KR960005893B1 - 외부로부터 기록 및 소거 횟수를 설정할 수 있는 불휘발성 반도체 기억장치 - Google Patents

외부로부터 기록 및 소거 횟수를 설정할 수 있는 불휘발성 반도체 기억장치 Download PDF

Info

Publication number
KR960005893B1
KR960005893B1 KR1019930004325A KR930004325A KR960005893B1 KR 960005893 B1 KR960005893 B1 KR 960005893B1 KR 1019930004325 A KR1019930004325 A KR 1019930004325A KR 930004325 A KR930004325 A KR 930004325A KR 960005893 B1 KR960005893 B1 KR 960005893B1
Authority
KR
South Korea
Prior art keywords
data
outside
erasing
memory device
program
Prior art date
Application number
KR1019930004325A
Other languages
English (en)
Other versions
KR930020467A (ko
Inventor
히데오 가토
히로토 나카이
마사미치 아사노
가오루 도쿠시게
Original Assignee
가부시키가이샤 도시바
사토 후미오
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 도시바, 사토 후미오 filed Critical 가부시키가이샤 도시바
Publication of KR930020467A publication Critical patent/KR930020467A/ko
Application granted granted Critical
Publication of KR960005893B1 publication Critical patent/KR960005893B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS

Landscapes

  • Read Only Memory (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

내용 없음.

Description

외부로부터 기록 및 소거 횟수를 설정할 수 있는 불휘발성 반도체 기억장치
제1도는 본 발명의 제1실시예를 나타낸 플로우차트.
제2도는 본 발명의 제1실시예의 타이밍차트.
제3도는 본 발명의 제1실시예를 나타낸 회로도.
제4도는 본 발명의 제1실시예의 타이밍차트.
제5도는 본 발명의 제1실시예를 나타낸 회로도.
제6도는 본 발명의 제1실시예를 나타낸 회로도.
제7도는 본 발명의 제1실시예를 나타낸 회로도.
제8도는 종래예를 나타낸 회로도.
제9도는 종래예의 메모리셀의 문턱치분포.
제10도는 종래예의 회로도 및 단면도.
제11도는 종래예의 회로도 및 단면도.
제12도는 종래예의 플로우차트.
제13도는 종래예의 플로우차트.
제14도는 종래예의 프로그램/소거횟수를 나타낸 그래프이다.
* 도면의 주요부분에 대한 부호의 설명
101 : N루프 랫치 102,103 : 2진 카운터
111~137 : 노드
[산업상의 이용분야]
본 발명은 전기적으로 데이터의 재기록이 가능한 외부로부터 기록 및 소거 횟수를 설정할 수 있는 불휘발성 반도체 메모리에 관한 것이다.
[종래의 기술 및 그 문제점]
전기적으로 기억데이터를 소거하고, 새로운 데이터를 재기록할 수 있는 ROM은 EEPROM(Electrically Eraseable Programable Read Only Memory)으로서 알려져 있는 바, 이 EEPROM은 기억내용을 소거할 때 EEPROM과는 달리 자외선을 이용할 필요가 없다. 따라서, 보드상에 실장한 그대로의 상태에서 전기적으로 데이터의 소거 및 재기록을 행할 수 있게 된다. 이 때문에, 사용하기 쉬어 각종 제어용 기기나 메모리카드 등에 이용도고 있다.
근래, 특히 대용량화에 접합한 EEPROM으로서 NAND셀구조를 갖춘 EEPROM이 개발되고 있는데, 이 NAND셀형 EEPROM의 특징은 다음과 같다. 즉, 데이터의 기록 소거시에 종래의 NOR형 메모리셀과 달리 열전자(hot electron)의 주입을 필요로 하지 않으며, 기록, 소거는 터널효과에 의해 이루어지기 때문에, 메모리셀에 흐르는 전류가 적어지게 된다. 그에 따라, 페이지 단위로 데이터의 재기록이 가능하게 된다. 따라서, 그 용도는 메모리 카드 뿐만 아니라 하드디스크 치환에서도 미치게 된다.
제8도는 8개의 부유게이트를 갖춘 NAND구조의 메모리셀군(MCG)을 2개 나타내고 있다. 독출시에는 선택된 메모리셀[MC(1), MC(2)]의 선택게이트[워드선 (WL(S))]는 저레벨(이하, "L"로 약기한다)로 설정되고, NAND셀군의 나머지 7개의 메모리셀의 선택게이트[워드선(WL(NS))]는 고레벨(이하 "H"로 약기한다)로 설정된다. 선택트랜지스터(T1)의 게이트[선택선(SGD)]와 선택트랜지스터(T2)의 게이트(선택선(SGS)]는 "H"로 설정된다. NAND 구조의 불휘발성 반도체 기억 장치에서는, 제9도에 나타낸 바와같이 "0"데이터가 기록된 메모리세의 문턱치전압은 정(正)방향으로 분포하게 된다. 더욱이, 그 "0"데이터셀의 문턱치전압은 NAND셀군의 비선택트랜지스터의 게이트전압("H")보다 낮은 값으로 되도록 설정된다. 이 때문에, 선택된 메모리셀[MC(1)]의 문턱치전압이 정이면("0"데이터가 기록되어 있으면), 비트선[BL(1)]과 GND간에 전류가 흐르지 않아 비트선[BL(1)]은 고레벨로 된다. 또, 선택된 메모리셀[MC(2)]의 문턱치전압이 부(負)이면 ("1"데이터가 기록되어 있으면), 비트선[BL(2)]과 GND간에 셀전류(출력)가 흘러 비트선[BL(2)]은 저레벨로 된다. 따라서, 이 비트선[BL(1), BL(2)]의 전위를 센스앰프회로에 의해 검지함으로써, 대상으로 하는 메모리셀[MC(1), MC(2)]의 데이터가 "0"인지 "1"인지를 독출할 수 있게 된다.
다음에는 기록동작에 대해 설명한다.
제10도에 나타낸 바와같이 선택된 메모리셀의 선택게이트[워드선(WL(S))]에는 20V 정도의 고전압(Vpp)이 행디코더부로부터 공급되고, 다른 7개의 선택게이트[워드선(WL(NS))]에는 10V 정도의 중간전위(VP1)가 공급된다. 이때, 선택트랜지스터(T1)의 게이트전압(SGD)은 12V, NAND셀군(MCG)과 소오스건간의 선택트랜지스터(T2)의 게이트전압(SGS)은 0V로 설정된다. 도시하지는 않았지만, 다른 NAND셀군의 선택게이트에는 0V가 공급된다. 이 상태에서, 비트선[BL(1)]을 0V로 하면, 선택된 메모리셀[MC(1)]의 선택게이트[WL(S)]와 첸널과의 사이의 전위차는 20V로 된다. 따라서, 선택된 메모리셀[MC(1)]에 있어서만 기판으로부터 부유게이트로 전자가 주입되게 된다. 이때 동일한 메모리셀군[MCG(1)]중의 다른 7개의 메모리셀에 있어서는 선택게이트와 채널간의 전위차는 10V로 되어 전자가 주입되지 않게 된다. 또, 선택된 메모리셀[MC(2)]로 전자를 주입하지 않을 때, 즉 "1"기록시에는 비트선[BL(2)]에 VDPI(10V)의 전압을 공급하면 좋다. 이때에는 전자가 주입되지 않는다. 즉, 선택적으로 "0" 또는 "1"의 데이터를 기록할 수 있게 된다.
다음에는 소거도작에 대해 설명한다.
제11도에 나타낸 바와같이, 소거시에는 기판을 20V(Vpp)정도로 설정하고, 선택게이트를 0V로 설정한다. 그에 따라, 선택게이트중의 전자가 기판으로 방출되어 소거가 이루어지게 된다. 이때는, 선택게이트의 게이트 스트레스를 완화하기 위해 선택선(SGD, SGS)은 20V(Vpp)로 설정된다.
이와같이, NAND구조의 EEPROM에서는 터널전류에 의해 기록이 이루어지기 때문에, 기록시에 메모리셀에 흐르는 전류가 대단히 적어지게 된다. 따라서, 수백~수천개의 메모리셀에 동시에 기록하는 것이 가능하게 된다.
이와같은 NAND형 EEPROM에서 기록, 소거를 행거하는 경우의 시퀀스를 각각 제12도, 제13도에 나타낸다.
데이터 입력명령 "80H"을 입력하고, 기록데이터를 1페이지분 입력한다. 그리고 프로그램명령 "10H"를 입력함으로써 칩은 자동프로그램모드로 된다. 즉, 프로그램→검증→프로그램이라는 동작을 전비트가 기록 OK로 될 때까지 반복한다. 이때, 기록을 몇회 반복할 것인가 하는 횟수의 제한은 미리 설정해 놓고 비교함으로써 그 칩이 불량인지의 여부를 판정하고 있다. 기록동작중에는 Ready/Busy 출력단자로부터 Busy신호가 출력되어, 기록동작중이라는 것을 칩외부에서도 알수 있도록 구성되어 있다. 기록이 정상적으로 종료했는지의 여부는 플래그독출명령을 입력하고, 내부레지스터에 기억된 검증의 결과를 I/O 단자로부터 독출함으로써 이루어진다.
또 소거에 있어서는, 소거블럭 입력명령 "60H"를 입력하고, 소거블럭 어드레스를 입력한다. 그리고, 소거명령 "DOH"를 입력함으로써 칩은 자동소거모드로 된다. 즉, 소거→검증→소거라는 동작을 소거 OK로 될 때까지 반복한다. 이때, 소거를 면회 반복할 것인가 하는 횟수의 제한은 미리 설정해 놓고 비교함으로써 그 칩이 불량인지의 여부를 판종하고 있다. 상기 소거동작중에는 Ready/Busy 출력단자로부터 Busy신호가 출력되어, 소거동작중이라는 것을 알 수 있도록 구성되어 있다. 소거가 정상적으로 종료했는지의 여부는, 플래그독출명령을 입력하고, 내부레지스터에 기억된 검증의 결과를 I/O 단자로부터 독출함으로써 이루어진다.
일반적으로, EEPROM은 기록/소거를 반복함으로써 산화막의 열화등에 의해 특성이 현저히 변화된다. 제14도에 기록/소거의 특성을 나타낸다. 데이터의 재기록 횟수가 증가하면 소정의 뭍턱치전압으로 될 때까지의 시간이 길어지게 된다. 이와같이 사용한계에 가까운 칩을 사용하는 것은 그 신뢰성상 문제가 있다.
그러나, 자도동작으로 기록, 소거를 행하면, 칩이 열화되기 시작하여 기록/소거에 걸리는 횟수가 증가하기 시작하더라도 판단할 수 없다고 하는 문제가 있다.
또 종래예 있어서는, 기록/소거의 횟수제한은, 예컨대 100회로 설정하면 마스크로 고정하기 때문에 어떠한 샘플에 있어서도 동일한 설정이 이루어졌다. 그렇지만, 기록/소거의 횟수는 제조오차에 의해 로트(lot)간에서 변동한다. 따라서, 기록/소거를 반복할 때의 상기 제한횟수까지의 동작마진이 샘플에 따라 달라진다고 하는 문제가 있었다.
상기한 바와가이, 종래의 불휘발성 반도체 기억장치는 자동동작으로 기록/소거를 행하면 칩의 열화상태를 칩외부에서 알 수 없다고 하는 문제가 있었다.
또, 기록/소거의 횟수 설정은 칩의 제조공정중에 마스크를 이용하여 행하도록 되어 있는 바, 어떠한 샘플에 대해서도 동일한 설정이 이루어지도록 되어 있어서 이 횟수까지의 동작마진이 샘플에 따라 달라진다고 하는 문제가 있었다.
[발명의 목적]
본 발명은 상기한 점을 감암하여 이루어진 것으로, 칩외부에서 칩의 열화상태를 검지하여 기록/소거횟수의 동작마진을 샘플에 따라 최적화할 수 있도록 된 외부로부터 기록 및 소거 횟수를 설정할 수 있는 불휘발성 반도체 기억장치를 제공함에 그 목적이 있다.
[발명의 구성]
상기한 목적을 달성하기 위해 본 발명은, 칩내에 복수의 메모리셀을 갖추고서, 제1외부신호에 응답해서 상기 메모리셀에 기록하는 데이터를 상기 칩내부로 취입하고, 기록이 정상적으로 이루어질 때까지 또는 소정의 최대횟수에 도달할 때까지 기록 및 기록데이터판정을 반복해서 상기 칩내부에서 행하도록된 불휘발성 반도체 기억장치에 있어서, 제2외부신호에 응답해서 기록 및 기폭데이터판정을 반복하는 상기 최대횟수를 칩외부로부터 취입하도록 된 것을 특징으로 하는 불휘발성 반도체 기억장치를 제공한다.
또 본 발명은 칩내에 복수의 메모리셀을 갖추고서, 제1외부신호에 응답해서 상기 메모리셀에 기록하는 데이터를 상기 칩내부로 취입하고, 기록이 정상적으로 이루어질 때까지 기록 및 기록데이터판정을 반복해서 행한 후, 이 반복횟수를 제3외부 신호에 응답해서 칩외부로부터 출력하도록 된 것을 특징으로 하는 불휘발성 반도체 기억장치를 제공한다.
또한 본 발명은 칩내에 복수의 메모리셀을 갖추고서, 제4외부신호에 응답해서 상기 메모리셀의 소거가 정상적으로 이루어질 때까지 또는 소정의 최대횟수에 도달할 때까지 소거 및 소거판정을 반복해서 상기 칩 내부에서 행하도록 된 불휘발성 반도체 기억장치에 있어서, 제5외부신호에 응답해서 소거 및 소거판정을 반복하는 상기 최대횟수를 칩외부로부터 취입하도록 된 것을 특징으로 하는 불휘발성 반도체 기억장치를 제공한다.
더욱이 본 발명은, 칩내에 복수의 메모리셀을 갖추고서, 제4외부신호에 응답해서 상기 메모리셀의 소거가 정상적으로 이루어질 때까지 혹은 소정의 최대횟수에 도달할 때까지 소거 및 소거판정을 반복해서 상기 칩내부에서 행하도록 된 불휘발성 반도체 기억장치에 있어서, 상기 소거 및 소거판정을 반복해서 행한후, 이 반복횟수를 제6외부신호에 응답해서 칩외부로 출력하도록 된 것을 특징으로 하는 불휘발성반도체 기억장치를 제공한다.
[작용]
상기와 같이 구성된 본 발명은, 상기 제2신호에 응답해서 기록 및 기록데이터판정의 횟수를 외부에서 사용자가 칩의 상태에 따라 입력하게 되므로, 기록횟수의 동작마진을 칩 샘플에 따라 최적화할 수 있게 된다.
또, 상기 제3실호에 응답해서 기록횟수를 칩외부로부터 출력할 수가 있으므로, 칩외부에서 칩의 열화상태를 검지하여 이 불휘발성 반도체 기억장치를 기용한 시스템의 신뢰성을 높이고, 칩의 교환타이밍을 사용자가 검지할 수 있게 된다.
또, 상기 제5신호에 응답해서, 소거횟수를 칩외부에서 사용자가 칩의 상태에 따라 입력하게 되므로, 소거횟수의 동작마진을 칩 샘플에 따라 최적화할 수 있게 된다.
또, 상기 제6신호에 응답해해서 소거횟수를 칩외부로 출력할 수가 있으므로, 칩외부에서 칩의 열화상태를 검지하여 이 불휘발성 반도체 기억장치를 이용한 시스템의 신뢰성을 높이고, 칩의 교환타이밍을 사용자가 검지할 수 있게 된다.
[실시예]
이하, 예시도면을 참조해서 본 발명의 실시예를 상세히 설명한다.
제1도는 본 발명의 실시예에 따른 프로그램동작의 시퀀스를 나타낸 것으로, 본 발명의 실시예의 반도체메모리를 사용함으로써 자동기록동작에서의 기록루프횟수를 외부에서 입력할 수가 있고, 또 기록동작 종료후에 기록루프횟수를 외부로 출력하는 것이 가능하게 된다.
다음에는 이때의 동작에 대해 설명한다.
먼저, 기록루프수 입력명령(8FH)이 I/O 입출력단자로부터 입력되면, 기록루프수를 2진 코드(binary code)로서 입력하게 되는데, 이 데이터는 내부의 랫치회로에서 랫치된다. 이것은, 반도체칩마다 기록의 제한최대횟수를 변경할 수 있으므로, 그 칩의 특성에 맞추는 것이 가능하다는 것을 의미한다. 이렇게 해서, 최대루프횟수를 입력한 다음 시리얼 메모리 입력명령(80H)를 I/O 입출력단자로부터 입력한다.
그러면, 각 비트선마다 접속되는 데이터 랫치회로의 데이터가 모드 "1"데이터로 설정되게 된다. 그후, 기록을 행하기 위한 페이지 어드레스 및 기록새시열의 선두어드레스를 입력한다. 그후, 기록데이터를 입력시킨다. 이 데이터 입력모드후 명령입력모드로 프로그램명령(10H)을 입력하면, 칩은 메모리셀로의 데이터기록을 행하게 된다. 이 데이터기록시에는 데이터 레지스터의 데이터가 "1"인 비트선은 10V정도의 고전위로 설정되고, 데이터 레지스터의 데이터가 "0"인 비트선은 0V로 설정된다. 이 때문에, 데이터 레지스터의 데이터가 "0"인 비트선에 접속되고, 워드선에 의해 선택된 메모리셀의 부유게이트에 전자가 주입되어, "0"데이터가 메모리셀에 기록되게 된다. 이 기록동작 및 기록이 정상적으로 이루어졌는지의 여부의 검증동작, 검증이 NG일때의 재프로그램동작응 칩내부에서 자동적으로 수행된다. 그리고, 기록할 때마다 내부카운터에 의해 카운트되고, 또 기록의 초기에 입력한 최대횟수에 도달하였는지의 여부를 비교한다. 최대횟수기록을 했어도 기록이 정상적으로 이루어지지 않은 칩은 기록불량품으로 된다. 또, 최대횟수이하의 루프수로 기록이 정상적으로 종료한 경우에는 그 횟수를 칩내부의 카운터에서 기억하도록 하고 있다. 상기 기록동작중에는 Ready/Busy 출력단자로부터 Busy 신호가 출력되고, 기록동작이 정상적으로 종료하면 자동적으로 Ready 신호가 출력되도도록 설정되어 있다. 이 기록동작이 정상적으로 종료했는지의 여부는 명령입력모드로 70H의 플래그 독출명령을 입력함으로써, 내부레지스터에 기억된 자동검증의 결과를 독출할 수 있게 된다.
그리고, 연속해서 명령입력모드로 루프수 출력명령(5FH)을 입력함으로써 상기 카운터의 내용을 2진 코드로서 칩외부로 독출하는 것이 가능하게 된다.
제2도는 제1도에서 설명한 시퀀스를 제어하기 위한 칩외부제어신호의 입력타이밍을 나타낸 도면이다. 여기에서, AIE, NWP, CE, NWE, RE는 외부제어신호로서, 각각의 입력핀으로부터 이력되어 칩의 동작모드를 결정한다. 또, Ready/Busy 출력단자로부터 입이 억세스가능한지 불가능한지를 나타내는 신호가 출력된다. 외부신호(CLE)는 명령입력모드를 결정하고, 외부신호(ALE)는 어드레스 입력모드를 결정한다. 또한 외부신호(CE)는 칩선택신호이고, 외부신호(NWE) 명령입력모드, 어드레스 입력모드 및 데이터 입력모드로 각각의 입력 데이터를 취입하는 클럭신호로서 기능한다. 또 제어신호(RE)는 데이터독출시에 입력된 어드레스로부터 연속한 어드레스를 독출할 때의 어드레스증가와 출력버퍼의 이네이블기능을 갖춘 클럭신호이다.
제3도는 본 발명을 적용한 반도체 메모리의 최대루프횟수 입력모드와 카운터회로 및 최대루프횟수 출력회로부의 회로도이다. 이 도면에서 사용되고 있는 심벌(NLLAT, BCA, BCE)의 구체적 회로는 각각 제5도, 제6도, 제7도에 나타낸다.
다음에는 제3도에 나타낸 회로의 동작을 제4도의 타이밍차트를 참조해서 설명한다.
먼저, 첫번째로 최대루프횟수를 입력할 때의 동작을 설명한다. 명령입력모드로 로프수 입력명령(8FH)이 입력되면 신호(ILF)가 "H"레벨, 신호(ILFB)가 "L"레벨로 되어 NOR회로(NOR1, NOR2)로 구성된 플립플롭회로에 랫치된다. 신호(ILF)가 "H"레벨, 신호(ILFB)가 "L"레벨로 되면 NAND회로(ND1~ND4), NOR회로(NOR2~NOR5)가 활성화상태로 된다. 이 상태에서, 신호(CLSE)가 "L"레벨, 신호(CESB)가 "L"레벨, 신호(RESB)가 "H"레벨로 되어 신호(WESB)를 "H"→"L"→"H"레벨로 변화시킴으로써, 이때 데이터 입출력패드에 할당되어 있는 최대루프횟수가 2진 코드의 상태로 루프칩회로(NLLAT)에 입력되게 된다. 이때, 랫치된 데이터에 대응해서 노드(N0~D6)가 셋트된다. 이 셋트된 신호(N0~N6)는 NAND회로(ND1~ND4), NOR회로(NOR2~NOR5)의 게이트에 입력되어 각 I/O마다 구성되는 전송회로(TSC)내의 트랜지스터(TT1, TT2)중 어느 한쪽을 도통상태로 할 것인지를 결정한다. 이 설정에 의해 2진 카운터의 출력(PC0~PC6)을 반전시켜서 출력할 것인지의 여부를 결정하게 된다. 이 동작에 의해 루프수의 설정이 종료된다.
다음에는 프로그램 동작시의 프로그램횟수의 카운트동작에 대해 설명한다. 명령입력모드로 자동프로그램명령(10H)이 입력되면, 칩은 프로그램→검증→프로그램이라는 동작을 1페이지가 기록 OK로 될 때까지 혹은 상술한 최대루프수에 도달할 때까지 반복한다. 명령(10H)이 입력되면 신호(APR0)가 "H"레벨로 되어 NOR회로(NOR6)가 입력대기상태로 된다. 신호(PERR)는 검증시에 1페이지 내에서 1비트라도 정상적으로 기록이 이루어지지 않은 비트가 있으며 에러 펄스를 출력하게 되고, 이 에러 펄스를 트리거로 해서 2진 카운터가 1씩 증가하게 된다. 즉, 1회째의 신호(PERR)의 트리거에 의해 노드(PC0)가 "H"레벨로 된다. 이때, 다른 PC1~PC6는 "L"레벨로 되어 있다. 따라서, 노드 H는 "H"레벨, 노드 I~노드 N은 "L"레벨, 노드 O는 상술한 바와같이 노드(N6)가 "H"레벨로 되어 있기 때문에 노드(PC6)의 반전신호가 출력되어 역시 "H"레벨로 된다. 따라서, 신호(PCEND)가 "L"레베로 된다. 신호(PCEND)가 "L"레벨일때는 최대루프횟수까지 도달하지 않았기 때문에 재차 프로그램이 이루어진다. 프로그램후에 다시 검증이 이루어져 다시 NG로 되어 신호(PERR)의 트리거나 나오면 노드(PC0)는 "L"레벨, 노드(PC1)는 "H"레벨, 노드(PC2~PC6)는 "L"레벨로 된다. 이때, 노드 H는 "L"레벨, 노드 I는 "H"레벨, 노드 J~노드 N은 "L"레벨노드 O는 "H"레벨로 되어 있기 때문에, 역시 신호(PCEND)가 "L"레벨로 되어 재차 프로그램이 이루어지게 된다. 이와 같이 해서, 기록이 정상적으로 이루어져 검증이 OK로 될 때까지 신호(PERR)로부터 트리거가 출력되어 카운터를 1식 증가시키게 된다.
그리고, 노드(PC6)가 "H"레벨로 된 경우, 즉 26=64회 기록이 이루어진 경우에는, PC0~PC5가 "L"레벨, PC6가 "H"레벨로 되면 노드 H~노드 O 모두가 "L"레벨로 되어 신호(PCEND)가 "H"레벨로 되게 된다. 즉, 최대루프횟수까지 기록이 이루어짐으로써 기록동작이 종료된다. 또, 최대루프수까지 도달하지 않았지만 기록이 정상적으로 이루어진 경우에는 그 카운터의 상태를 유지한 채로 프로그램동작이 종료된다. 금회의 예에서는 128회까지 횟수를 셋트시킬 수가 있다.
다음에는 루프횟수를 칩외부로 독출하는 방식을 설명한다. 명령입력모드로 루프수 출력명령(5FH)을 입력하면, 신호(ILM)가 "H"레벨, 신호(ILMB)가 "L"레벨로 되어 카운터내의 노드(PC0~PC6)의 데이터를 출력버퍼를 매개해서 칩외부로 2진 코드로서 독출하는 것이 가능하게 된다.
제5도는 루프수 랫치회로의 일례를 나타낸 도면이다. 신호(RST)에 의해 랫치회로가 초기화되고, 신호(DN)에 의해 랫치데이터가 입력되어 신호(PLP)를 "H"→"L"→"H"로 변화시킴으로써 클럭제어(clocked)인버터로 구성된 랫치회로에 기억되게 된다. 또, 신호(DTAT)로부터 그 랫치한 데이터를 출력하도록 되어 있다.
제6도, 제7도에 나타낸 카운터회로는 일반적으로 널리 이용되고 있는 회로이기 때문에, 그 동작설명은 생략하기로 한다.
이상, 기록동작을 예로들어 설명했지만, 소거시에 대해서도 완전히 동일하게 구성할 수가 있다. 회로구성도 기록동작에서 설명에 이용한 구성과 동일한 회로를 별도로 하나 더 칩내에 갖추고서 동일한 동작을 행하면 좋다.
이와 같이 하면, 기록/소거의 반복에 의한 메모리셀의 경시열화(輕時劣化)를 기록횟수, 소거횟수를 직접 칩외부로 출력하고, 이 칩을 사용하는 시스템측에서 독출함으로써 모니터할 수 있게 된다. 따라서, 메모리셀의 열화상태를 검지할 수 있게 되어 사용자가 직접 칩의 수명을 알 수 있게 되는 잇점이 있다.
예컨대, 기록횟수를 독출함으로써 메모리셀의 열화 또는 열화되고 있는 것을 검지한 때에는 그 열화된 메모리셀을 갖춘 블럭을 사용하지 않고 동일칩의 다른 블럭 또는 다른 칩의 블럭으로 치환하도록 하면, 데이터의 내용을 파괴하지 않고 신뢰성을 향상시킬 수 있게 된다. 또, 1칩내에 다수의 열화블럭 또는 열화되고 있는 블럭이 포함되어 있을 때에는, 새로운 칩으로 교환하는 것도 가능하게 된다.
또, 복수의 칩으로 메모리 카드나 메모리 보드 더 나아가서는 반도체 디스크등을 구성할 때에는 칩내의 메모리셀의 열화상태를 검지함으로써, 메모리 카드나 메모리 보드 더 나아가서는 반도체 디스크 등의 교환시간을 추정할 수 있게 된다.
또, 기록횟수를 독출함으로써, 열화가 적은 메모리셀을 많이 포함하고 있는 블럭을 우선적으로 사용할 수 있게 된다. 즉, 열화가 진행된 메모리셀을 많이 갖춘 블럭과 비교해서 우선적으로 열화가 그다지 진행되지 않은 메모리셀을 많이 갖춘 블럭을 사용하게 된다. 이와같이 하면, 칩내부에서 평균적으로 메모리셀의 열화가 진행되더라도 실질적인 칩의 수명을 연장시킬 수 있게 된다.
또, 최대루프횟수를 입력설정함으로써, 칩마다 최적의 값을 설정할 수 있게 되어 쓸데없는 프로그램/소거를 반복하지 않아도 된다.
이상, NAND형 플래시 EEPROM에 대해 설명했지만, 프로그램, 소거를 전기적으로 행하는 플래시 EEPROM이라면 NAND, NOR형에 한정되지 않고, 또 소거동작에 있어서 게이트에 0V를 거는 형, 부전압을 거는 형이라도 적용가능하다.
[발명의 효과]
이상 설명한 바와같이 본 발명에 의하면, 칩외부에서 칩의 열화상태를 검지하여 기록/소거횟수의 동작마진을 샘플에 따라 최적화할 수 있는 불휘발성 반도체 기억장치를 제공할 수 있게 된다.

Claims (20)

  1. 전기적으로 데이터를 기록하기 위한 다수의 메모리셀과; 이 메모리셀에 대해 데이터를 기록하도록 데이터 기록 프로그램을 실행하기 위한 프로그래밍수단; 데이터가 상기 메모리셀에 기록될 때마다 데이터가 상기 프로그램이수단에 의해 상기 메모리셀중 하나에 적절히 기록되었는가의 여부를 식별하기 위한 검증수단 및; 데이터가 상기 메모리셀중 하나에 적절히 기록되지 않았음을 상기 검증수단이 식별할 때마다 데이터 기록 프로그램을 다시 실행하도록 상기 프로그래밍 수단을 인에이블하기 위한 자동제어수단을 구비하여 구성되고, 상기 데이터 기록 프로그램이 메모리장치의 외부로부터 인가된 최대 프로그램 실행횟수의 수까지 실행횟수의 수를 반복적으로 실행하고; 상기 자동제어수단이 외부적으로 인가된 최대 프로그램 실행 횟수의 수를 재기록 및 저장할 수 있도록 형성되는 것을 특징으로 하는 외부로부터 기록 및 소거 횟수를 설정할 수 있는 불휘발성 반도체 기억장치.
  2. 전기적으로 데이터를 기록하기 위한 다수의 메모리셀과; 이 메모리셀에 대해 데이터를 기록하도록 데이터 기록 프로그램을 실행하기 위한 프로그래밍수단; 데이터가 상기 메모리셀에 기록될 때마다 데이터가 상기 프로그래밍수단에 의해 상기 메모리셀중 하나에 적절히 기록되었는가의 애부를 식별하기 위한 검증수단 및; 데이터가 상기 메모리셀중 하나에 적절히 기록되지 않았음을 상기 검증수단이 식별할 때마다 데이터 기록 프로그램을 다시 실행하도록 상기 프로그래밍 수단을 인에이블하기 위한 자동제어수단을 구비하여 구성되고, 상기 데이터 기록 프로그램이메모리장치의 외부로부터 인가된 최대 프로그램 실행횟수의 수가지 실행횟수의 수를 반복적으로 실행하고; 상기 자동제어수단이 상기 프로그래밍수단에 의해 실행된 데이터 기록 프로그램이 실행횟수의 수를 카운트 및 저장함과 더불어 메모리장치의 외부로 데이터 기록 프로그램의 실행횟수의 저장된 수를 출력할 수 있도록 형성되는 것을 특징으로 하는 외부로부터 기록 및 소거횟수를 설정할 수 있는 불휘발성 반도체 기억장치.
  3. 전기적으로 데이터를 기록하기 위한 다수의 메모리셀과; 이 메모리셀의 데이터를 소거하기 위한 소거수단; 데이터가 상기 메모리셀에서 소거될 때마다 데이터가 상기 소거수단에 의해 상기 메모리셀중 하나에서 적절히 소거되었는가의 여부를 식별하기 위한 검증 수단 및; 데이터가 상기 메모리셀중 하나에서 적절히 소거되지 않았음을 상기검증수단이 식별할 때마다 데이터 소거동작을 다시 실행하도록 상기 소거수단을 인에이블하기 위한 자동제어수단을 구비하여 구성되고, 상기 데이터 소거동작이 메모리장치의 외부로부터 인가된 최대 소거동작의 수까지 실행횟수의 수를 반복적으로 실행하고; 상기 자동제어수단이 외부적으로 인가된 최대 소거동작의 수를 재기록 및 저장할 수 있도록 형성되는 것을 특징으로 하는 외부로부터 기록 및 소거 횟수를 설정할 수 있는 불휘발성 반도체 기억장치.
  4. 전기적으로 데이터를 기록하기 위한 다수의 메모리셀과; 이 메모리셀의 데이터를 소거하기 위한 소거수단; 데이터가 상기 메모리셀에서 소거될 때마다 데이터가 상기 소거수단에 의해 상기 메모리셀중 하나에서 적절히 소거되었는가의 여부를 식별하기 위한 검증수단 및; 데이터가 상기 메모리셀중 하나에 적절히 소거되지 않았음을 상기 검증 수단이 식별할 때마다 데이터 소거동작을 다시 실행하도록 상기 소거수단을 인에이블하기 위한 자동제어수단을 구비하여 구성되고, 상기 데이터 소거동작이 메모리 장치의 외부로부터 인가된 최대 소거동작의 수가지 실행횟수의 수를 반복적으로 실행하고; 상기 자동제어수단이 상기 소거수단에 의해 실행된 소거동작의 실행횟수의 수를 카운트 및 저장함과 더불어 메모리장치의 외부로 소거동작의 실행횟수의 저장된 수를 출력할 수 있도록 형성되는 것을 특징으로 하는 외부로부터 기록 및 소거 횟수를 설정할 수 있는 불휘발성 반도체 기억장치.
  5. 전기적으로 데이터를 기록하기 위한 다수의 메모리셀과; 이 메모리셀에 대해 데이터를 기록하도록 데이터 기록 프로그램을 실행하기 위한 프로그래밍수단; 데이터가 상기 메모리셀에 기록될 때마다 데이터가 상기 프로그램이수단에 의해 상기 메모리셀중 하나에 적절히 기록되었는가의 여부를 식별하기 위한 검증수단 및; 메모리장치의 외부로부터 소정의 명령을 수신하는 것 없이 데이터가 상기 메모리셀중 하나에 적절히 기록되지 않았음을 상기 검증수단이 식별할 때마다 식별을 실행하도록 상기 검증수단을 자동으로 인에이블함과 더불어 데이터 기록 프로그램을 다시 실행하도록 상기 프로그램수단을 자동으로 인에이블하고, 메모리장치의 외부로부터의 인가된 최대 프로그램 실행횟수의 수까지 상기 데이터 기록 프로그램을 반복적으로 실행하는 자동제어수단을 구비하여 구성된 것을 특징으로 하는 외부로부터 기록 및 소거 횟수를 설정할 수 있는 불휘발성 반도체 기억장치.
  6. 제5항에 있어서, 상기 자동제어수단이 외부적으로 인가된 최대프로그램 실행횟수의 수를 재기록 및 저장할 수 있도록 형성되는 것을 특징으로 하는 외부로부터 기록 및 소거 횟수를 설정할 수 있는 불휘발성 반도체 기억장치.
  7. 제5항에 있어서, 상기 자동제어수단이 상기 프로그래밍수단에 의해 실행된 데이터 기록 프로그램의 실행횟수의 수를 카운트 및 저장함과 더불어 메모리장치의 외부로 저장된 실행횟수를 출력할 수 있도록 형성되는 것을 특징으로 하는 외부로부터 기록 및 소거 횟수를 설정할 수 있는 불휘발성 반도체 기억장치.
  8. 제6항에 있어서, 상기 자동제어수단이 상기 프로그래밍수단에 의해 실행된 데이터 기록 프로그램의 실행횟수의 수를 카운트 및 저장함과 더불어 메모리장치의 외부로 저장된 실행횟수를 출력할 수 있도록 형성되는 것을 특징으로 하는 외부로부터 기록 및 소거 횟수를 설정할 수 있는 불휘발성 반도체 기억장치.
  9. 제7항에 있어서, 상기 자동제어수단이 비교결과를 기초로 동일한 프로그램이 다시 실행되었는가의 여부를 결정하도록 상기 프로그램수단에 의해 실행된 데이터 기록 프로그램의 실행횟수의 수와 메모리장치의 외부로부터 인가되 최대 프로그램 실행횟수의 수를 비교하는 것을 특징으로 하는 외부로부터 기록 및 소거 횟수를 설정할 수 있는 불휘발서 반도체 기억장치.
  10. 제8항에 있어서, 상기 자동제어수단이 비교결과를 기초로 동일한 프로그램이 다시 실행되었는가의 여부를 결정하도록 상기 프로그램수단에 의해 실행된 데이터 기록 프로그램의 실행횟수의 수와 메모리장치의 외부로부터 인가된 최대 프로그램 실행횟수의 수를 비교하는 것을 특징으로 하는 외부로부터 기록 및 소거 횟수를 설정할 수 있는 불휘발성 반도체 기억장치.
  11. 제9항에 있어서, 상기 자동제어수단이 외부로부터 최대 프로그램 실행횟수의 수를 입력받고, 각각 입력된 명령에 응답하여 외부에 대해 실행된 프로그램의 실행횟수의 수를 출력하는 것을 특징으로 하는 외부로부터 기록 및 소거 횟수를 설정할 수 있는 불휘발성 반도체 기억장치.
  12. 제10항에 있어서, 상기 자동제어수단이 외부로부터 최대 프로그램 실행횟수의 수를 입력받고, 각각 입력된 명령에 응답하여 외부에 대해 실행된 프로그램의 실행횟수의 수를 출력하는 것을 특징으로 하는 외부로부터 기록 및 소거 횟수를 설정할 수 있는 불휘발성 반도체 기억장치.
  13. 전기적으로 데이터를 기록하기 위한 다수의 메모리셀과; 이 메모리셀에 대해 데이터를 기록하도록 데이터 기록 프로그램을 실행하기 위한 프로그래밍수단; 데이터가 상기 메모리셀에 기록될 때마다 데이터가 상기 프로그램수단에 의해 상기 메모리셀중 하나에 적절히 기록되었는가의 여부를 식별하기 위한 검증수단 및; 메모리장치의 외부로부터 소정의 명령을 수신하는 것 없이 데이터가 상기 메모리셀중 하나에서 적절히 소거되지 않았음을 사기 검증수단이 식별할 때마다 식별을 실행하도록 상기 검증수단을 자동으로 인에이블함과 더불어 데이터 소거동작을 다시 실행하도록 상기 소거수단을 자동으로 인에이블하고, 메모리장치의 외부로부터 인가된 최대 소거동작의 실행횟수의 수까지 상기 데이터 소거동작을 반복적으로 실행하는 자동제어수단을 구비하여 구성된 것을 특징으로 하는 외부로부터 기록 및 소거 횟수를 설정할 수 있는 불휘발성 반도체 기억장치.
  14. 제13항에 있어서, 상기 자동제어수단이 외부적으로 인가된 최대 소거동작의 수를 재기록 및 저장할 수 있도록 형성되는 것을 특징으로 하는 외부로부터 기록 및 소거 횟수를 설정할 수 있는 불휘발성 반도체 기억장치.
  15. 제13항에 있어서, 상기 자동제어수단이 상기 소거수단에 의해 실행된 소거동작이 실행횟수의 수를 카운트 및 저장함과 더불어 메모리장치의 외부로 소거동작의 실행횟수의 저장된 수를 출력할 수 있도록 형성되는 것을 특징으로 하는 외부로부터 기록 및 소거 횟수를 설정할 수 있는 불휘발성 반도체 기억장치.
  16. 제14항에 있어서, 상기 자동제어수단이 상기 소거수단에 의해 실행된 소거동작이 실행횟수의 수를 카운트 및 저장함과 더불어 메모리장치의 외부로 소거동작의 실행횟수의 저장된 수를 출력할 수 있도록 형성되는 것을 특징으로 하는 외부로부터 기록 및 소거 횟수를 설정할 수 있는 불휘발성 반도체 기억장치.
  17. 제15항에 있어서, 상기 자동제어수단이 비교결과를 기초로 동일한 소거동작이 다시 실행되었는가의 여부를 결정하도록 상기 소거수단에 의해 실행된 소거동작의 실행횟수의 수와 메모리장치의 외부로부터 인가된 최대 소거동작의 수를 비교하는 것을 특징으로 하는 외부로부터 기록 및 소거 횟수를 설정할 수 있는 불휘발성 반도체 기억장치.
  18. 제16항에 있어서, 상기 자동제어수단이 비교결과를 기초로 동일한 소거동작이 다시 실행되었는가의 여부를 결정하도록 상기 소거수단에 의해 실행된 소거동작의 실행횟수의 수와 메모리장치의 외부로부터 인가된 최대 소거동작의 수를 비교하는 것을 특징으로 하는 외부로부터 기록 및 소거 횟수를 설정할 수 있는 불휘발성 반도체 기억장치.
  19. 제17항에 있어서, 상기 자동제어수단이 외부로부터 최대 소거동작의 수를 입력받고, 각각 입력된 명령에 응답하여 외부에 대해 소거동작의 실행횟수의 수를 출력하는 것을 특징으로 하는 외부로부터 기록 및 소거 횟수를 설정할 수 있는 불휘발성 반도체 기억장치.
  20. 제18항에 있어서, 상기 자동제어수단이 외부로부터 최대 소거동작의 수를 입력받고, 각각 입력된 명령에 응답하여 외부에 대해 소거동작의 실행횟수의 수를 출력하는 것을 특징으로 하는 외부로부터 기록 및 소거 횟수를 설정할 수 있는 불휘발성 반도체 기억장치.
KR1019930004325A 1992-03-27 1993-03-20 외부로부터 기록 및 소거 횟수를 설정할 수 있는 불휘발성 반도체 기억장치 KR960005893B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP92-068960 1992-03-27
JP4068960A JP2716906B2 (ja) 1992-03-27 1992-03-27 不揮発性半導体記憶装置

Publications (2)

Publication Number Publication Date
KR930020467A KR930020467A (ko) 1993-10-19
KR960005893B1 true KR960005893B1 (ko) 1996-05-03

Family

ID=13388756

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930004325A KR960005893B1 (ko) 1992-03-27 1993-03-20 외부로부터 기록 및 소거 횟수를 설정할 수 있는 불휘발성 반도체 기억장치

Country Status (4)

Country Link
US (1) US5428569A (ko)
JP (1) JP2716906B2 (ko)
KR (1) KR960005893B1 (ko)
DE (1) DE4309814C2 (ko)

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5414664A (en) * 1993-05-28 1995-05-09 Macronix International Co., Ltd. Flash EPROM with block erase flags for over-erase protection
JPH0737049A (ja) * 1993-07-23 1995-02-07 Toshiba Corp 外部記憶装置
JPH07182899A (ja) * 1993-12-22 1995-07-21 Nec Corp 半導体記憶装置
US5561632A (en) * 1994-01-26 1996-10-01 Sony Corporation Nonvolatile semiconductor flash memory
JP3015661B2 (ja) * 1994-04-27 2000-03-06 株式会社東芝 不揮発性半導体メモリ
EP0681295A1 (en) * 1994-05-06 1995-11-08 STMicroelectronics S.r.l. Burn-in method for nonvolatile flash - EPROM memory devices
US5603001A (en) * 1994-05-09 1997-02-11 Kabushiki Kaisha Toshiba Semiconductor disk system having a plurality of flash memories
KR0142368B1 (ko) * 1994-09-09 1998-07-15 김광호 불휘발성 반도체 메모리장치의 자동프로그램 회로
US5513144A (en) * 1995-02-13 1996-04-30 Micron Technology, Inc. On-chip memory redundancy circuitry for programmable non-volatile memories, and methods for programming same
JP3145894B2 (ja) * 1995-03-10 2001-03-12 日本電気株式会社 電気的に書込み・消去可能な不揮発性半導体記憶装置
US6728851B1 (en) 1995-07-31 2004-04-27 Lexar Media, Inc. Increasing the memory performance of flash memory devices by writing sectors simultaneously to multiple flash memory devices
US6801979B1 (en) 1995-07-31 2004-10-05 Lexar Media, Inc. Method and apparatus for memory control circuit
US6081878A (en) 1997-03-31 2000-06-27 Lexar Media, Inc. Increasing the memory performance of flash memory devices by writing sectors simultaneously to multiple flash memory devices
US6757800B1 (en) 1995-07-31 2004-06-29 Lexar Media, Inc. Increasing the memory performance of flash memory devices by writing sectors simultaneously to multiple flash memory devices
US5596526A (en) * 1995-08-15 1997-01-21 Lexar Microsystems, Inc. Non-volatile memory system of multi-level transistor cells and methods using same
US5619448A (en) * 1996-03-14 1997-04-08 Myson Technology, Inc. Non-volatile memory device and apparatus for reading a non-volatile memory array
JP3200012B2 (ja) * 1996-04-19 2001-08-20 株式会社東芝 記憶システム
US5886927A (en) * 1996-06-11 1999-03-23 Nkk Corporation Nonvolatile memory device with verify function
US6028794A (en) * 1997-01-17 2000-02-22 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and erasing method of the same
JPH10255487A (ja) * 1997-03-10 1998-09-25 Fujitsu Ltd 半導体メモリ装置
US6411546B1 (en) 1997-03-31 2002-06-25 Lexar Media, Inc. Nonvolatile memory using flexible erasing methods and method and system for using same
US5963743A (en) * 1997-08-29 1999-10-05 Dell Usa, L.P. Database for facilitating software installation and testing for a build-to-order computer system
US6064596A (en) * 1997-12-26 2000-05-16 Samsung Electronics Co., Ltd. Nonvolatile integrated circuit memory devices and methods of operating same
US6256755B1 (en) 1998-10-19 2001-07-03 International Business Machines Corporation Apparatus and method for detecting defective NVRAM cells
AU1729100A (en) 1998-11-17 2000-06-05 Lexar Media, Inc. Method and apparatus for memory control circuit
JP2003085054A (ja) 2001-06-27 2003-03-20 Mitsubishi Electric Corp フラッシュメモリを搭載した半導体記憶装置における装置寿命警告発生システムとその方法
US7123537B2 (en) * 2002-03-15 2006-10-17 Macronix International Co., Ltd. Decoder arrangement of a memory cell array
JP3935139B2 (ja) 2002-11-29 2007-06-20 株式会社東芝 半導体記憶装置
US6657891B1 (en) * 2002-11-29 2003-12-02 Kabushiki Kaisha Toshiba Semiconductor memory device for storing multivalued data
JP4175991B2 (ja) * 2003-10-15 2008-11-05 株式会社東芝 不揮発性半導体記憶装置
JP4261461B2 (ja) 2004-11-05 2009-04-30 株式会社東芝 半導体集積回路装置、及びそれを用いた不揮発性メモリシステム
DE602004032455D1 (de) * 2004-12-15 2011-06-09 St Microelectronics Srl Ein nichtflüchtiger Speicher mit Unterstützung von hochparallelem Test auf Waferebene
JP2007004892A (ja) * 2005-06-23 2007-01-11 Toshiba Corp 半導体集積回路装置
WO2007016167A1 (en) * 2005-08-01 2007-02-08 Sandisk Corporation Programming non-volatile memory with self-adjusting maximum program loop
US7363556B2 (en) * 2005-12-09 2008-04-22 Advantest Corporation Testing apparatus and testing method
US20070139408A1 (en) * 2005-12-19 2007-06-21 Nokia Corporation Reflective image objects
KR100744122B1 (ko) * 2006-01-12 2007-08-01 삼성전자주식회사 하이브리드 하드디스크 드라이브의 제어 방법, 이에 적합한기록 매체 그리고 이에 적합한 장치
US20070177428A1 (en) * 2006-01-30 2007-08-02 Zeev Cohen Memory circuit arrangement and method for reading and/or verifying the status of memory cells of a memory cell array
US7499319B2 (en) * 2006-03-03 2009-03-03 Sandisk Corporation Read operation for non-volatile storage with compensation for coupling
DE102006010506B3 (de) * 2006-03-07 2007-06-06 Infineon Technologies Ag Speicher-Schaltkreis-Anordnung und Verfahren zum Lesen und/oder Verifizieren des Zustands von Speicherzellen eines Speicherzellen-Arrays
JP2008010046A (ja) * 2006-06-28 2008-01-17 Toshiba Corp 不揮発性半導体記憶装置
US8997255B2 (en) * 2006-07-31 2015-03-31 Inside Secure Verifying data integrity in a data storage device
US8352752B2 (en) * 2006-09-01 2013-01-08 Inside Secure Detecting radiation-based attacks
US20080061843A1 (en) * 2006-09-11 2008-03-13 Asier Goikoetxea Yanci Detecting voltage glitches
JP5078338B2 (ja) * 2006-12-12 2012-11-21 ルネサスエレクトロニクス株式会社 半導体記憶装置
KR100866962B1 (ko) * 2007-03-08 2008-11-05 삼성전자주식회사 Ｈｄｄ를 하이브리드 ｈｄｄ에서 노멀 ｈｄｄ로 전환시키는방법
US7508711B2 (en) * 2007-04-30 2009-03-24 Intel Corporation Arrangements for operating a memory circuit
KR20110014923A (ko) * 2009-08-06 2011-02-14 삼성전자주식회사 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
US8400854B2 (en) * 2009-09-11 2013-03-19 Sandisk Technologies Inc. Identifying at-risk data in non-volatile storage
JP2011164994A (ja) 2010-02-10 2011-08-25 Toshiba Corp メモリシステム
JP5404670B2 (ja) 2011-02-10 2014-02-05 株式会社東芝 不揮発性半導体記憶装置
JP6196199B2 (ja) * 2014-09-12 2017-09-13 東芝メモリ株式会社 半導体記憶装置
KR102567134B1 (ko) * 2018-10-01 2023-08-16 삼성전자주식회사 엑스선 조사량 측정 장치, 이를 포함하는 반도체 메모리 장치 및 반도체 메모리 장치의 테스트 방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4460982A (en) * 1982-05-20 1984-07-17 Intel Corporation Intelligent electrically programmable and electrically erasable ROM
JP2684365B2 (ja) * 1987-04-24 1997-12-03 株式会社日立製作所 半導体記憶装置
JPS63310215A (ja) * 1987-06-12 1988-12-19 Fujitsu Ltd プログラマブル論理回路
JPH0715799B2 (ja) * 1987-06-30 1995-02-22 日本電気株式会社 半導体記憶装置
US5053990A (en) * 1988-02-17 1991-10-01 Intel Corporation Program/erase selection for flash memory
US4942576A (en) * 1988-10-24 1990-07-17 Micron Technology, Inc. Badbit counter for memory testing
JP2698834B2 (ja) * 1988-11-22 1998-01-19 株式会社日立製作所 不揮発性記憶装置
US5163021A (en) * 1989-04-13 1992-11-10 Sundisk Corporation Multi-state EEprom read and write circuits and techniques
JP2938470B2 (ja) * 1989-06-01 1999-08-23 三菱電機株式会社 半導体記憶装置
FR2647941B1 (fr) * 1989-06-06 1991-08-30 Gemplus Card Int Procede d'effacement de points memoire, dispositif destine a sa mise en oeuvre, et son utilisation dans un dispositif a memoire non alimente
JPH0393098A (ja) * 1989-09-04 1991-04-18 Sharp Corp 集積回路
JPH03125399A (ja) * 1989-10-09 1991-05-28 Hitachi Ltd 半導体記憶装置

Also Published As

Publication number Publication date
DE4309814C2 (de) 1995-10-05
KR930020467A (ko) 1993-10-19
JP2716906B2 (ja) 1998-02-18
JPH0628899A (ja) 1994-02-04
US5428569A (en) 1995-06-27
DE4309814A1 (de) 1993-09-30

Similar Documents

Publication Publication Date Title
KR960005893B1 (ko) 외부로부터 기록 및 소거 횟수를 설정할 수 있는 불휘발성 반도체 기억장치
KR100609669B1 (ko) 감지 시간 제어 장치 및 방법
US6826116B2 (en) Semiconductor memory device including page latch circuit
US7417899B2 (en) Method of verifying flash memory device
KR100463197B1 (ko) 멀티-페이지 프로그램 동작, 멀티-페이지 읽기 동작,그리고 멀티-블록 소거 동작을 갖는 낸드 플래시 메모리장치
US6813184B2 (en) NAND flash memory and method of erasing, programming, and copy-back programming thereof
KR100496866B1 (ko) 미프로그램된 셀들 및 과프로그램된 셀들 없이 균일한문턱 전압 분포를 갖는 플레쉬 메모리 장치 및 그프로그램 검증 방법
JP3898349B2 (ja) 半導体記憶装置
KR100611825B1 (ko) 프로그래밍 방법 및 장치
KR930014616A (ko) 불휘발성 반도체 기억장치 및 이 불휘발성 반도체 기억장치를 이용한 기억시스템
JP3080744B2 (ja) 電気的に書き込み一括消去可能な不揮発性半導体記憶装置
JP2004014043A (ja) 不揮発性半導体メモリ
US6188603B1 (en) Nonvolatile memory device
JP3404712B2 (ja) 不揮発性半導体記憶装置及びその書き込み方法
US6842376B2 (en) Non-volatile semiconductor memory device for selectively re-checking word lines
CN107154275B (zh) 半导体存储装置及输入数据的验证方法
JP4251717B2 (ja) 不揮発性半導体記憶装置
US5579270A (en) Flash EEPROM with auto-function for automatically writing or erasing data
JP4040232B2 (ja) 不揮発性半導体記憶装置
US7145800B2 (en) Preconditioning of defective and redundant columns in a memory device
US20100046293A1 (en) Memory cell block of nonvolatile memory device and method of managing supplementary information
JP4322395B2 (ja) 不揮発性半導体記憶装置
KR19990074594A (ko) 반도체 메모리 장치 및 그 장치의 패스/페일 검사 방법
EP4339954A1 (en) Storage device including flash memory and block continuous-write operation method thereof
KR100245413B1 (ko) 불 휘발성 반도체 메모리 장치의 기입 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070430

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee