KR20160001427A - 저항성 메모리 장치 및 상기 저항성 메모리 장치의 동작 방법 - Google Patents

저항성 메모리 장치 및 상기 저항성 메모리 장치의 동작 방법 Download PDF

Info

Publication number
KR20160001427A
KR20160001427A KR1020140079948A KR20140079948A KR20160001427A KR 20160001427 A KR20160001427 A KR 20160001427A KR 1020140079948 A KR1020140079948 A KR 1020140079948A KR 20140079948 A KR20140079948 A KR 20140079948A KR 20160001427 A KR20160001427 A KR 20160001427A
Authority
KR
South Korea
Prior art keywords
write
resistance
memory cells
pulse
memory
Prior art date
Application number
KR1020140079948A
Other languages
English (en)
Other versions
KR102140785B1 (ko
Inventor
박현국
변대석
이영택
권효진
이용규
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020140079948A priority Critical patent/KR102140785B1/ko
Priority to US14/695,922 priority patent/US9558822B2/en
Publication of KR20160001427A publication Critical patent/KR20160001427A/ko
Application granted granted Critical
Publication of KR102140785B1 publication Critical patent/KR102140785B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5614—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using conductive bridging RAM [CBRAM] or programming metallization cells [PMC]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5685—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using storage elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0011—RRAM elements whose operation depends upon chemical change comprising conductive bridging RAM [CBRAM] or programming metallization cells [PMCs]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0045—Read using current through the cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • G11C2013/0066—Verify correct writing whilst writing is in progress, e.g. by detecting onset or cessation of current flow in cell and using the detector output to terminate writing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0073—Write using bi-directional cell biasing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0076—Write operation performed depending on read result
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0078—Write using current through the cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0088—Write with the simultaneous writing of a plurality of cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0092—Write characterized by the shape, e.g. form, length, amplitude of the write pulse

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 개시는 복수의 메모리 셀들을 포함하는 저항성 메모리 장치의 동작 방법으로서, 상기 복수의 메모리 셀들이 제1 기준 저항과 제2 기준 저항 사이의 목표 저항 상태를 갖도록 상기 복수의 메모리 셀들에 기입 펄스를 인가하는 단계; 상기 복수의 메모리 셀들에 검증 펄스를 인가함으로써 상기 복수의 메모리 셀들의 저항을 독출하는 단계; 상기 복수의 메모리 셀들 중 상기 저항이 상기 제2 기준 저항보다 높은 메모리 셀들에 검증 기입 전류 펄스를 인가하는 단계; 및 상기 복수의 메모리 셀들 중 상기 저항이 상기 제1 기준 저항보다 낮은 메모리 셀들에 검증 기입 전압 펄스를 인가하는 단계를 포함한다.

Description

저항성 메모리 장치 및 상기 저항성 메모리 장치의 동작 방법{Resistive Memory Device and Methods of Operating the Resistive Memory Device}
본 발명의 기술적 사상은 메모리 장치에 관한 것으로서, 더욱 상세하게는, 저항성 메모리 장치 및 상기 저항성 메모리 장치의 동작 방법들에 관한 것이다.
메모리 장치의 고용량화 및 저전력화의 요구에 따라 비휘발성인 동시에 리프레쉬가 필요 없는 차세대 메모리 장치들에 대한 연구가 진행되고 있다. 이러한 차세대 메모리 장치는 DRAM(Dynamic Random Access Memory)의 고집적성, 플래쉬 메모리의 비휘발성, SRAM(Static RAM)의 고속성 등을 갖출 것이 요구된다. 현재 각광을 받고 있는 차세대 메모리 장치로는 PRAM(Phase change RAM), NFGM(Nano Floating Gate Memory), PoRAM(Polymer RAM), MRAM(Magnetic RAM), FeRAM(Ferroelectric RAM), RRAM(Resistive RAM) 등이 상술한 요구 사항에 부응하는 차세대 메모리 장치로 거론되고 있다.
본 발명의 기술적 사상이 해결하려는 과제는 저항성 메모리 장치의 전류-전압 특성을 기초로 검증 기입 동작을 수행함으로써 검증 기입 동작의 효율성을 향상시킬 수 있는 저항성 메모리 장치를 제공하는 데에 있다.
본 발명의 다른 기술적 사상에 해결하려는 과제는 저항성 메모리 장치의 전류-전압 특성을 기초로 검증 기입 동작을 수행함으로써 검증 기입 동작의 효율성을 향상시킬 수 있는 저항성 메모리 장치의 동작 방법을 제공하는 데에 있다.
본 발명의 기술적 사상에 따른 메모리 장치의 동작 방법은 복수의 메모리 셀들을 포함하는 저항성 메모리 장치의 동작 방법으로서, 상기 복수의 메모리 셀들이 제1 기준 저항과 제2 기준 저항 사이의 목표 저항 상태를 갖도록 상기 복수의 메모리 셀들에 기입 펄스를 인가하는 단계; 상기 복수의 메모리 셀들에 검증 펄스를 인가함으로써 상기 복수의 메모리 셀들의 저항을 독출하는 단계; 상기 복수의 메모리 셀들 중 상기 저항이 상기 제2 기준 저항보다 높은 메모리 셀들에 검증 기입 전류 펄스를 인가하는 단계; 및 상기 복수의 메모리 셀들 중 상기 저항이 상기 제1 기준 저항보다 낮은 메모리 셀들에 검증 기입 전압 펄스를 인가하는 단계를 포함한다.
일부 실시예들에 있어서, 상기 방법은 상기 기입 펄스를 인가하는 단계를 수행하기 전에, 상기 복수의 메모리 셀들의 초기 저항을 독출하는 단계를 더 포함할 수 있다.
일부 실시예들에 있어서, 상기 기입 펄스를 인가하는 단계는, 상기 초기 저항이 상기 목표 저항 상태보다 높은 메모리 셀들에 기입 전류 펄스를 인가하는 단계를 포함할 수 있다.
일부 실시예들에 있어서, 상기 독출하는 단계는, 상기 저항이 상기 제2 기준 저항보다 높은지 여부를 판단하는 제1 방향 검증 독출 동작을 수행하는 단계를 포함할 수 있다. 일부 실시예들에 있어서, 상기 방법은 상기 검증 기입 전류 펄스를 인가하는 단계 이후에, 상기 저항이 상기 제1 기준 저항보다 낮은지 여부를 판단하는 제2 방향 검증 독출 동작을 수행하는 단계를 더 포함할 수 있다.
일부 실시예들에 있어서, 상기 검증 기입 전류 펄스의 진폭 및 펄스 폭 중 적어도 하나는 상기 기입 전류 펄스의 진폭 및 펄스 폭 중 적어도 하나보다 클 수 있다.
일부 실시예들에 있어서, 상기 기입 펄스를 인가하는 단계는, 상기 초기 저항이 상기 목표 저항 상태보다 낮은 메모리 셀들에 기입 전압 펄스를 인가하는 단계를 포함할 수 있다.일부 실시예들에 있어서, 상기 독출하는 단계는, 상기 저항이 상기 제1 기준 저항보다 낮은지 여부를 판단하는 제2 방향 검증 독출 동작을 수행하는 단계를 포함할 수 있다. 일부 실시예들에 있어서, 상기 방법은 상기 검증 기입 전압 펄스를 인가하는 단계 이후에, 상기 저항이 상기 제2 기준 저항보다 높은지 여부를 판단하는 제1 방향 검증 독출 동작을 수행하는 단계를 더 포함할 수 있다.
일부 실시예들에 있어서, 상기 검증 기입 전압 펄스의 진폭 및 펄스 폭 중 적어도 하나는 상기 기입 전압 펄스의 진폭 및 펄스 폭 중 적어도 하나보다 클 수 있다.
일부 실시예들에 있어서, 상기 기입 전압 펄스 및 상기 검증 기입 전압 펄스의 극성은 상기 검증 펄스의 극성과 반대일 수 있다.
또한, 본 발명의 다른 기술적 사상에 따른 메모리 장치의 동작 방법은 복수의 메모리 셀들을 포함하는 저항성 메모리 장치의 동작 방법으로서, 상기 복수의 메모리 셀들의 초기 저항을 독출하는 단계; 상기 초기 저항과 프로그램하고자 하는 목표 저항 상태를 비교하는 단계; 상기 초기 저항이 상기 목표 저항 상태보다 높은 경우, 상기 복수의 메모리 셀들에 기입 전류 펄스를 인가하는 단계; 및 상기 초기 저항이 상기 목표 저항 상태보다 낮은 경우, 상기 복수의 메모리 셀들에 기입 전압 펄스를 인가하는 단계를 포함한다.
일부 실시예들에 있어서, 상기 방법은 상기 기입 전류 펄스 또는 상기 기입 전압 펄스가 인가된 상기 복수의 메모리 셀들에 검증 펄스를 인가함으로써 상기 복수의 메모리 셀들의 현재 저항을 독출하는 단계를 더 포함할 수 있다.
일부 실시예들에 있어서, 상기 목표 저항 상태는 제1 기준 저항과 제2 기준 저항 사이의 저항에 대응되고, 상기 방법은 상기 현재 저항이 상기 제2 기준 저항보다 높은 경우, 상기 복수의 메모리 셀들에 검증 기입 전류 펄스를 인가하는 단계를 더 포함할 수 있다.
일부 실시예들에 있어서, 상기 목표 저항 상태는 제1 기준 저항과 제2 기준 저항 사이의 저항에 대응되고, 상기 방법은 상기 현재 저항이 상기 제1 기준 저항보다 낮은 경우, 상기 복수의 메모리 셀들에 검증 기입 전압 펄스를 인가하는 단계를 더 포함할 수 있다.
또한, 본 발명의 다른 기술적 사상에 따른 저항성 메모리 장치는 복수의 메모리 셀들을 포함하는 메모리 셀 어레이; 및 상기 복수의 메모리 셀들이 제1 기준 저항과 제2 기준 저항 사이의 목표 저항 상태를 갖도록 상기 복수의 메모리 셀들에 기입 펄스를 인가하고, 셋 검증 기입 동작 또는 리셋 검증 기입 동작을 지시하는 기입 모드 신호에 따라 상기 복수의 메모리 셀들에 검증 기입 전류 펄스 또는 검증 기입 전압 펄스를 인가하는 기입 회로를 포함한다.
일부 실시예들에 있어서, 상기 저항성 메모리 장치는 상기 기입 펄스가 인가된 상기 복수의 메모리 셀들의 현재 저항을 독출하는 독출 회로; 및 상기 저항과 상기 제1 및 제2 기준 저항들을 기초로 하여, 상기 기입 모드 신호를 생성하는 제어 로직을 더 포함할 수 있다..
일부 실시예들에 있어서, 상기 제어 로직은, 상기 현재 저항이 상기 제2 기준 저항보다 높은 메모리 셀들에 상기 검증 기입 전류 펄스를 인가하도록 제1 기입 모드를 지시하는 상기 기입 모드 신호를 생성할 수 있다.
일부 실시예들에 있어서, 상기 제어 로직은, 상기 현재 저항이 상기 제1 기준 저항보다 낮은 메모리 셀들에 상기 검증 기입 전압 펄스를 인가하도록 제2 기입 모드를 지시하는 상기 기입 모드 신호를 생성할 수 있다.
일부 실시예들에 있어서, 상기 독출 회로는 상기 복수의 메모리 셀들에 상기 기입 펄스가 인가되기 전의 상기 복수의 메모리 셀들의 초기 저항을 독출하고, 상기 제어 로직은, 상기 초기 저항과 상기 목표 저항 상태를 기초로 하여, 상기 기입 모드 신호를 생성할 수 있다.
본 발명의 기술적 사상에 따르면, 저항성 메모리 장치의 전류-전압 특성을 기초로 하여, 기입 방향에 따라 메모리 셀에 기입 전류 펄스 또는 기입 전압 펄스를 선택적으로 인가함으로써, 저항성 메모리 장치의 물리적 특성에 적합하게 기입 동작을 수행할 수 있으므로, 기입 동작의 정확성 및 효율성을 향상시킬 수 있다. 또한, 저항성 메모리 장치의 전류-전압 특성을 기초로 하여, 검증 기입 방향에 따라 메모리 셀에 검증 기입 전류 펄스 또는 검증 기입 전압 펄스를 선택적으로 인가함으로써, 저항성 메모리 장치의 물리적 특성에 적합하게 기입 동작을 수행할 수 있으므로, 기입 동작의 정확성 및 효율성을 향상시킬 수 있다.
구체적으로, 셋 방향의 기입 동작 또는 셋 방향의 검증 기입 동작 시에는 메모리 셀들에 기입 전류 펄스 또는 검증 기입 전류 펄스를 인가함으로써, 셋 방향의 기입 동작이 수행되는 메모리 셀들의 손상을 감소시킬 수 있고, 기입 동작의 정확성 및 효율성을 향상시킬 수 있다.
나아가, 셋 방향의 기입 동작 시에는 메모리 셀들에 기입 전류 펄스를 인가함으로써, 기입 동작을 위한 부가적인 회로들을, 예를 들어, 셋 방향의 기입 동작 시에 요구되는 전류 센싱부 또는 전압 피드백 회로 등을 저항성 메모리 장치에 포함시키지 않아도 되므로, 수율을 향상시킬 수 있다. 또한, 리셋 방향의 기입 동작 시에는 메모리 셀들에 기입 전압 펄스를 인가함으로써, 기입 동작을 위한 부가적인 회로들을, 예를 들어, 리셋 방향의 기입 동작 시에 요구되는 피크 전류 감지부 또는 전류 제한 회로 등을 저항성 메모리 장치에 포함시키지 않아도 되므로, 수율을 향상시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 메모리 시스템을 개략적으로 나타내는 블록도이다.
도 2는 도 1의 메모리 시스템에 포함된 메모리 장치의 일 예를 상세하게 나타내는 블록도이다.
도 3은 도 2의 메모리 셀 어레이를 상세하게 나타내는 회로도이다.
도 4는 도 3의 메모리 셀에 포함된 가변 저항 소자의 일 예를 나타낸다.
도 5a 내지 도 5d는 도 4의 메모리 셀의 변형 예들을 나타내는 회로도들이다.
도 6은 도 3의 메모리 셀이 싱글 레벨 셀인 경우 저항에 따른 메모리 셀들의 분포를 나타내는 그래프이다.
도 7은 도 6의 분포를 갖는 메모리 셀의 전압-전류 특성 곡선을 나타내는 그래프이다.
도 8a는 도 3의 메모리 셀에 대한 셋 동작을 나타내고, 도 8b는 도 3의 메모리 셀에 대한 리셋 동작을 나타낸다.
도 9는 도 3의 메모리 셀이 멀티 레벨 셀인 경우, 저항에 따른 메모리 셀들의 분포를 나타내는 그래프이다.
도 10은 도 9의 분포를 갖는 메모리 셀의 전압-전류 특성 곡선을 나타내는 그래프이다.
도 11은 도 2의 메모리 장치에 포함된 기입/독출 회로 및 제어 로직의 일 예를 상세하게 나타내는 블록도이다.
도 12는 도 11에 도시된 제1 기입 회로의 일 예 및 독출 회로의 일 예를 나타내는 회로도이다.
도 13은 도 12의 제1 기입 회로의 기입 동작에 따른 메모리 셀들의 분포를 나타내는 그래프이다.
도 14는 도 11에 도시된 제2 기입 회로의 일 예 및 독출 회로의 일 예를 나타내는 회로도이다.
도 15는 도 14의 제2 기입 회로의 기입 동작에 따른 메모리 셀들(MC)의 분포를 나타내는 그래프이다.
도 16은 본 발명의 일 실시예에 따른 메모리 장치의 동작 방법을 나타내는 흐름도이다.
도 17은 본 발명의 다른 실시예에 따른 메모리 장치의 동작 방법을 나타내는 흐름도이다.
도 18a는 도 17의 S1200a 단계에 따른 셋 기입 동작의 일 예를 나타내는 그래프이고, 도 18b는 도 17의 S1200b 단계에 따른 리셋 기입 동작의 일 예를 나타내는 그래프이다.
도 19는 본 발명의 다른 실시예에 따른 메모리 장치의 동작 방법을 나타내는 흐름도이다.
도 20a 내지 20c는 도 19의 동작에 따라 메모리 셀들에 인가되는 전기적 펄스들의 예들을 나타내는 그래프이다.
도 21은 도 19에 예시된 S1510 단계의 제1 방향 검증 독출 동작에 따른 검증 기입 동작을 나타내는 그래프이다.
도 22는 도 19에 예시된 S1520 단계의 제2 방향 검증 독출 동작에 따른 검증 기입 동작을 나타내는 그래프이다.
도 23은 본 발명의 다른 실시예에 따른 메모리 장치의 동작 방법을 나타내는 흐름도이다.
도 24a 내지 24c는 도 23의 동작에 따라 메모리 셀들에 인가되는 전기적 펄스들의 예들을 나타내는 그래프이다.
도 25는 도 23에 예시된 S1550 단계의 제2 방향 검증 독출 동작에 따른 검증 기입 동작을 나타내는 그래프이다.
도 26은 도 23에 예시된 S1560 단계의 제1 방향 검증 독출 동작에 따른 검증 기입 동작을 나타내는 그래프이다.
도 27은 본 발명의 다른 실시예에 따른 메모리 장치의 동작 방법을 나타내는 흐름도이다.
도 28은 본 발명의 실시예들에 따른 메모리 시스템을 메모리 카드 시스템에 적용한 예를 나타내는 블록도이다.
도 29는 본 발명의 실시예들에 따른 메모리 시스템을 포함하는 컴퓨팅 시스템을 나타내는 블록도이다.
도 30은 본 발명의 실시예들에 따른 메모리 시스템을 SSD 시스템에 적용한 예를 나타내는 블록도이다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명한다. 본 발명의 실시예는 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되는 것이다. 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용한다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하거나 축소하여 도시한 것이다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
또한, 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로 사용될 수 있다. 예를 들어, 본 발명의 권리 범위로부터 벗어나지 않으면서, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
도 1은 본 발명의 일 실시예에 따른 메모리 시스템(1)을 개략적으로 나타내는 블록도이다.
도 1을 참조하면, 메모리 시스템(1)은 메모리 장치(10) 및 메모리 컨트롤러(20)를 포함할 수 있다. 메모리 장치(10)는 메모리 셀 어레이(11) 및 기입/독출 회로(12)를 포함할 수 있다.
메모리 컨트롤러(20)는 호스트(Host)로부터의 읽기/쓰기 요청에 응답하여 메모리 장치(10)에 저장된 데이터를 독출 또는 메모리 장치(10)에 데이터를 기입하도록 메모리 장치(10)를 제어할 수 있다. 구체적으로, 메모리 컨트롤러(20)는 메모리 장치(10)에 어드레스(ADDR), 커맨드(CMD) 및 제어 신호(CTRL)를 제공함으로써, 메모리 장치(10)에 대한 프로그램(또는 기입), 독출(read) 및 소거(erase) 동작을 제어할 수 있다. 또한, 프로그램 동작을 위한 데이터(DATA)와 독출된 데이터(DATA)가 메모리 컨트롤러(20)와 메모리 장치(10) 사이에서 송수신될 수 있다.
도시되지는 않았으나, 메모리 컨트롤러(20)는 램(RAM), 프로세싱 유닛(processing unit), 호스트 인터페이스(host interface) 및 메모리 인터페이스(memory interface)를 포함할 수 있다. 램은 프로세싱 유닛의 동작 메모리로서 이용될 수 있고, 프로세싱 유닛은 메모리 컨트롤러(20)의 동작을 제어할 수 있다. 호스트 인터페이스는 호스트 및 메모리 컨트롤러(20) 사이의 데이터 교환을 수행하기 위한 프로토콜(protocol)을 포함할 수 있다. 예를 들어, 메모리 컨트롤러(20)는 USB, MMC, PCI-E, ATA(Advanced Technology Attachment), Serial-ATA, Parallel-ATA, SCSI, ESDI, 그리고 IDE(Integrated Drive Electronics) 등과 같은 다양한 인터페이스 프로토콜들 중 적어도 하나를 통해 외부(HOST)와 통신하도록 구성될 수 있다.
메모리 셀 어레이(11)는 복수의 제1 신호 라인들과 복수의 제2 신호 라인들이 교차하는 영역들에 각각 배치되는 복수의 메모리 셀들(미도시)을 포함할 수 있다. 일 실시예에서, 복수의 제1 신호 라인들은 복수의 비트 라인들일 수 있고, 복수의 제2 신호 라인들은 복수의 워드 라인들일 수 있다. 다른 실시예에서, 복수의 제1 신호 라인들은 복수의 워드 라인들일 수 있고, 복수의 제2 신호 라인들은 복수의 비트 라인들일 수 있다.
본 실시예에서, 복수의 메모리 셀들은 가변 저항을 갖는 가변 저항 소자(미도시)를 포함하는 저항형 메모리 셀들 또는 저항성 메모리 셀들을 포함할 수 있다. 예를 들어, 가변 저항 소자가 상변화(phase change) 물질(GST, Ge-Sb-Te)로서 온도에 따라 저항이 변화하는 경우에는 메모리 장치(10)는 PRAM이 될 수 있다. 다른 예를 들어, 가변 저항 소자가 상부 전극, 하부 전극 및 그 사이에 있는 전이금속 산화물(complex metal oxide)로 형성된 경우에는 메모리 장치(10)는 RRAM이 될 수 있다. 또 다른 예를 들어, 가변 저항 소자가 자성체의 상부 전극, 자성체의 하부 전극 및 그 사이에 있는 유전체로 형성된 경우에는 메모리 장치(10)는 MRAM이 될 수 있다.
기입/독출 회로(12)는 복수의 메모리 셀들에 대한 기입 동작을 수행하기 전에, 복수의 메모리 셀들에 대한 독출 동작을 수행하여 복수의 메모리 셀들의 초기 저항(Ri)을 미리 독출할 수 있다. 또한, 기입/독출 회로(12)는 복수의 메모리 셀들이 기입하고자 하는 데이터에 따른 목표 저항 상태(Rt)를 갖도록 복수의 메모리 셀들에 기입 펄스를 인가하는 기입 동작을 수행할 수 있다. 이때, 목표 저항 상태(Rt)는 제1 기준 저항과 상기 제1 기준 저항보다 높은 제2 기준 저항 사이의 범위로 미리 결정될 수 있다.
본 실시예에서, 독출된 초기 저항(Ri)이 목표 저항 상태(Rt)보다 높은 경우, 기입/독출 회로(12)는 복수의 메모리 셀들에 기입 전류 펄스를 인가함으로써 셋 방향의 기입 동작을 수행할 수 있다. 또한, 독출된 초기 저항(Ri)이 목표 저항 상태(Rt)보다 낮은 경우, 기입/독출 회로(12)는 복수의 메모리 셀들에 기입 전압 펄스를 인가함으로써 리셋 방향의 기입 동작을 수행할 수 있다.
또한, 기입/독출 회로(12)는 기입 펄스가 인가된 복수의 메모리 셀들에 대한 검증 독출(verify read) 동작을 수행할 수 있다. 이때, 검증 독출 동작은 기입 펄스가 인가된 복수의 메모리 셀들의 저항이 목표 저항 상태(Rt)에 포함되는지, 다시 말해, 제1 기준 저항과 제2 기준 저항 사이의 범위에 포함되는지 판단하는 동작이다.
본 실시예에서, 기입/독출 회로(12)는 복수의 메모리 셀들에 대한 양방향 검증 독출 동작을 수행할 수 있다. 구체적으로, 기입/독출 회로(12)는 기입 펄스가 인가된 복수의 메모리 셀들의 저항이 제2 기준 저항보다 높은지 판단하는 제1 방향 검증 독출 동작을 수행할 수 있고, 기입 펄스가 인가된 복수의 메모리 셀들의 저항이 제1 기준 전압보다 낮은지 판단하는 제2 방향 검증 독출 동작을 수행할 수 있다.
구체적으로, 제1 방향 검증 독출 동작의 수행 결과 복수의 메모리 셀들의 현재 저항이 제2 기준 저항보다 높은 경우, 기입/독출 회로(12)는 복수의 메모리 셀들에 검증 기입 전류 펄스를 인가할 수 있다. 또한, 제2 방향 검증 독출 동작의 수행 결과 복수의 메모리 셀들의 현재 저항이 제1 기준 저항보다 낮은 경우, 기입/독출 회로(12)는 복수의 메모리 셀들에 검증 기입 전압 펄스를 인가할 수 있다.
메모리 컨트롤러(20) 및 메모리 장치(10)는 하나의 반도체 장치로 집적될 수 있다. 예시적으로, 메모리 컨트롤러(20) 및 메모리 장치(10)는 하나의 반도체 장치로 집적되어, 메모리 카드를 구성할 수 있다. 예를 들어, 메모리 컨트롤러(20) 및 메모리 장치(10)는 하나의 반도체 장치로 집적되어 PC 카드(PCMCIA), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM/SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro), SD 카드(SD, miniSD, microSD), 유니버설 플래시 기억장치(UFS) 등을 구성할 수 있다. 다른 예를 들면, 메모리 컨트롤러(20) 및 메모리 장치(10)는 하나의 반도체 장치로 집적되어 SSD(Solid State Disk/Drive)를 구성할 수 있다.
도 2는 도 1의 메모리 시스템(1)에 포함된 메모리 장치의 일 예(10A)를 상세하게 나타내는 블록도이다.
도 2를 참조하면, 메모리 장치(10A)는 메모리 셀 어레이(11), 기입/독출 회로(12), 제어 로직(control logic)(13), 전압 생성부(14), 로우 디코더(15) 및 칼럼 디코더(16)를 포함할 수 있다. 이때, 기입/독출 회로(12)는 기입 회로(121) 및 독출 회로(122)를 포함할 수 있다. 이하에서는, 메모리 장치(10A)에 포함된 구성 요소들에 대하여 상술하기로 한다.
메모리 셀 어레이(11)는 복수의 제1 신호 라인들 및 복수의 제2 신호 라인들에 연결될 수 있고, 복수의 제1 신호 라인들과 복수의 제2 신호 라인들이 교차하는 영역들에 각각 배치되는 복수의 메모리 셀들을 포함할 수 있다. 이하에서는, 복수의 제1 신호 라인들은 비트 라인들(BL)이고, 복수의 제2 신호 라인들은 워드 라인들(WL)인 경우를 예로 하여 본 발명의 실시예들을 상술하기로 한다.
도 3은 도 2의 메모리 셀 어레이(11)를 상세하게 나타내는 회로도이다.
도 3을 참조하면, 메모리 셀 어레이(11)는 수평 구조의 2차원 메모리일 수 있고, 복수의 워드 라인들(WL1 내지 WLn), 복수의 비트 라인들(BL1 내지 BLm) 및 복수의 메모리 셀들(MC)을 포함할 수 있다. 여기서, 워드 라인들(WL)의 개수, 비트 라인들(BL)의 개수 및 메모리 셀들(MC)의 개수는 실시예에 따라 다양하게 변경될 수 있다. 그러나, 본 발명은 이에 한정되지 않고, 다른 실시예에서, 메모리 셀 어레이(11)는 수직 구조의 3차원 메모리일 수 있다.
본 실시예에 따르면, 복수의 메모리 셀들(MC)의 각각은 가변 저항 소자(R) 및 선택 소자(D)를 포함할 수 있다. 여기서, 가변 저항 소자(R)는 가변 저항 물질이라고 지칭할 수 있고, 선택 소자(D)는 스위칭 소자라고 지칭할 수 있다.
일 실시예에서, 가변 저항 소자(R)는 복수의 비트 라인들(BL1 내지 BLm) 중 하나와 선택 소자(D)의 사이에 연결되며, 선택 소자(D)는 가변 저항 소자(R)와 복수의 워드 라인들(WL1 내지 WLn) 중 하나의 사이에 연결될 수 있다. 그러나, 본 발명은 이에 한정되지 않고, 선택 소자(D)가 복수의 비트 라인들(BL1 내지 BLm) 중 하나와 가변 저항 소자(R) 사이에 연결되고, 가변 저항 소자(R)가 선택 소자(D)와 복수의 워드 라인들(WL1 내지 WLn) 중 하나의 사이에 연결될 수 있다.
선택 소자(D)는 복수의 워드 라인들(WL1 내지 WLn) 중 어느 하나와 가변 저항 소자(R) 사이에 연결될 수 있으며, 연결된 워드 라인과 비트 라인에 인가되는 전압에 따라 가변 저항 소자(R)로의 전류 공급을 제어할 수 있다. 도 3에서, 선택 소자(D)는 다이오드인 것으로 도시되었으나, 이는 본 발명의 일 실시예에 불과하며, 다른 실시예에서, 선택 소자(D)는 스위칭 가능한 다른 소자로 변경될 수 있다.
도 4는 도 3의 메모리 셀(MC)에 포함된 가변 저항 소자(R)의 일 예를 나타낸다.
도 4를 참조하면, 가변 저항 소자(R)는 제1 및 제2 전극들(electrodes)(EL1, EL2) 및 제1 전극(EL1)과 제2 전극(EL2) 사이에 배치되는 데이터 저장막(data storage film)(DS)을 포함할 수 있다.
제1 및 제2 전극들(EL1, EL2)은 다양한 금속, 금속 산화물 또는 금속 질화물로 형성될 수 있다. 제1 및 제2 전극들(EL1, EL2)은 알루미늄(Al), 구리(Cu), 티타늄 질화물(TiN), 티타늄 알루미늄 질화물(TixAlyNz), 이리듐(Ir), 백금(Pt), 은(Ag), 금(Au), 폴리실리콘(poly silicon), 텅스텐(W), 티타늄(Ti), 탄탈륨(Ta), 탄탈륨 질화물(TaN), 텅스텐 질화물(WN)), 니켈(Ni), 코발트(Co), 크롬(Cr), 안티몬(Sb), 철(Fe), 몰리브덴(Mo), 팔라듐(Pd). 주석(Sn). 지르코늄(Zr), 아연(Zn), 산화 이리듐(IrO2), 산화스트론튬지르코네이트(StZrO3) 등일 수 있다.
데이터 저장막(DS)은 쌍극성(bipolar) 저항 기억 재료 또는 단극성(unipolar) 저항 기억 재료로 형성될 수 있다. 쌍극성 저항 기억 재료는 펄스의 극성에 의하여 셋이나 리셋 상태로 프로그램될 수 있으며, 쌍극성 저항 기억 재료에는 페로브스카이트(Perovskite) 계열의 물질들이 사용될 수 있다. 한편, 단극성 저항 기억 재료는 동일한 극성의 펄스에 의해서도 셋이나 리셋 상태로 프로그램될 수 있으며, 단극성 저항 기억 재료에는, NiOx나 TiOx와 같은 전이 금속 산화물(transition metal oxide) 등이 사용될 수 있다.
도 5a 내지 도 5d는 도 4의 메모리 셀(MC)의 변형 예들을 나타내는 회로도들이다.
도 5a를 참조하면, 메모리 셀(MCa)은 가변 저항 소자(Ra)를 포함하고, 가변 저항 소자(Ra)는 비트 라인(BL)과 워드 라인(WL)에 연결될 수 있다. 메모리 셀(MCa)은 비트 라인(BL)과 워드 라인(WL)에 각각 인가되는 전압들에 의해서 데이터의 저장이 수행될 수 있다.
도 5b를 참조하면, 메모리 셀(MCb)은 가변 저항 소자(Rb)와 단방향 다이오드(Da)를 포함할 수 있다. 가변 저항 소자(Rb)는 데이터를 저장하기 위한 저항 물질을 포함할 수 있다. 단방향 다이오드(Da)는 워드 라인(WL) 및 비트 라인(BL)의 바이어스에 따라 가변 저항 소자(R)에 전류를 공급 또는 차단하는 선택 소자, 즉, 스위칭 소자일 수 있다. 단방향 다이오드(Da)는 가변 저항 소자(Rb)와 워드 라인(WL) 사이에 연결되며, 가변 저항 소자(R)는 비트 라인(BL)과 단방향 다이오드(Da) 사이에 연결될 수 있다. 단방향 다이오드(Da)와 가변 저항 소자(R)의 위치는 서로 바뀔 수도 있다.
일 실시예에서, 단방향 다이오드(Da)는 PN 접합 또는 PIN 접합 다이오드일 수 있으며, 단방향 다이오드(Da)의 애노드(anode)가 가변 저항 소자(Rb)에 연결되고, 단방향 다이오드(Da)의 캐소드(cathode)가 복수의 워드 라인들(WL1 내지 WLn) 중 하나에 연결될 수 있다. 이때, 단방향 다이오드(Da)의 애노드와 캐소드 사이의 전압 차가 단방향 다이오드(Da)의 문턱 전압보다 커지면, 단방향 다이오드(Da)가 턴 온되어 가변 저항 소자(Ra)에 전류가 공급될 수 있다.
도 5c를 참조하면, 메모리 셀(MCc)은 가변 저항 소자(Rc)와 양방향 다이오드(Db)를 포함할 수 있다. 가변 저항 소자(Rc)는 데이터를 저장하기 위한 저항 물질을 포함할 수 있다. 양방향 다이오드(Db)는 가변 저항 소자(R)와 워드 라인(WL) 사이에 연결되며, 가변 저항 소자(Rc)는 비트 라인(BL)과 양방향 다이오드(Db) 사이에 연결될 수 있다. 양방향 다이오드(Db)와 가변 저항 소자(Rc)의 위치는 서로 바뀔 수도 있다. 양방향 다이오드(Db)를 통해서 비선택 저항 셀에 흐르게 되는 누설 전류를 차단할 수 있다.
도 5d를 참조하면, 메모리 셀(MCd)은 가변 저항 소자(Rd)와 트랜지스터(TR)를 포함할 수 있다. 트랜지스터(TR)는 워드 라인(WL)의 전압에 따라 가변 저항 소자(Rd)에 전류를 공급 또는 차단하는 선택 소자, 즉, 스위칭 소자일 수 있다. 트랜지스터(TR)는 가변 저항 소자(Rd)와 워드 라인(WL) 사이에 연결되며, 가변 저항 소자(R)는 비트 라인(BL)과 트랜지스터(TR) 사이에 연결될 수 있다. 트랜지스터(TR)와 가변 저항 소자(Rd)의 위치는 서로 바뀔 수도 있다. 메모리 셀(MCd)은 워드 라인(WL)에 의해서 구동되는 트랜지스터(TR)의 온/오프 여부에 따라 선택 또는 비선택될 수 있다.
다시 도 2를 참조하면, 기입 회로(121)는 선택된 비트 라인(BL)에 연결되어 선택된 메모리 셀(MC)에 기입 펄스를 제공함으로써 기입 동작을 수행할 수 있고, 이로써, 메모리 셀 어레이(11)에 저장하고자 하는 데이터(DATA)를 입력할 수 있다. 본 실시예에서, 기입 회로(121)는 기입 모드 신호(WMD)에 따라, 선택된 메모리 셀(MC)에 기입 전류 펄스 또는 기입 전압 펄스를 제공할 수 있다.
보다 상세하게는, 기입 회로(121)는 기입 모드 신호(WMD)가 제1 기입 모드를 지시하는 경우 선택된 메모리 셀(MC)에 기입 전류 펄스를 제공하고, 기입 모드 신호(WMD)가 제2 기입 모드를 지시하는 경우 선택된 메모리 셀(MC)에 기입 전압 펄스를 제공할 수 있다. 본 실시예에서, 제1 기입 모드는 메모리 셀(MC)의 저항이 감소하는 방향으로 프로그램하는 경우에 대응하고, 제2 기입 모드는 메모리 셀(MC)의 저항이 증가하는 방향으로 프로그램하는 경우에 대응할 수 있다. 여기서, 기입 모드 신호(WMD)는 제어 로직(13) 또는 메모리 컨트롤러(20)로부터 수신할 수 있다.
또한, 기입 회로(121)는 기입 펄스가 제공된 메모리 셀(MC)에 검증 기입 펄스를 제공함으로써 검증 기입(verify write) 동작을 수행할 수 있다. 본 실시예에서, 기입 회로(121)는 기입 모드 신호(WMD)에 따라, 선택된 메모리 셀(MC)에 검증 기입 전류 펄스 또는 검증 기입 전압 펄스를 제공할 수 있다. 이때, 검증 기입 펄스의 크기는 기입 펄스의 크기보다 클 수 있다. 구체적으로, 검증 기입 펄스의 진폭 및 펄스 폭 중 적어도 하나는 기입 펄스의 진폭 및 펄스 폭 중 적어도 하나보다 클 수 있다.
보다 상세하게는, 기입 회로(121)는 기입 모드 신호(WMD)가 제1 기입 모드를 지시하는 경우 선택된 메모리 셀(MC)에 검증 기입 전류 펄스를 제공하고, 기입 모드 신호(WMD)가 제2 기입 모드를 지시하는 경우 선택된 메모리 셀(MC)에 검증 기입 전압 펄스를 제공할 수 있다. 본 실시예에서, 제1 기입 모드는 제1 방향 검증 독출 동작의 수행에 따라, 메모리 셀(MC)의 저항이 감소하는 방향으로 프로그램하는 경우에 대응할 수 있다. 또한, 제2 기입 모드는 제2 방향 검증 독출 동작의 수행에 따라, 메모리 셀(MC)의 저항이 증가하는 방향으로 프로그램하는 경우에 대응할 수 있다. 여기서, 기입 모드 신호(WMD)는 제어 로직(13) 또는 메모리 컨트롤러(20)로부터 수신할 수 있다.
독출 회로(122)는 선택된 비트 라인(BL)에 연결되어 선택된 메모리 셀(MC)에 저장된 데이터(DATA)를 독출할 수 있고, 이로써, 메모리 셀 어레이(11)에 저장된 데이터(DATA)를 출력할 수 있다. 구체적으로, 독출 회로(122)는 메모리 컨트롤러(20)로부터 독출 커맨드가 수신된 경우 메모리 셀(MC)에 대한 일반 독출 동작을 수행할 수 있다. 또한, 독출 회로(122)는 메모리 셀(MC)에 대한 기입 동작을 수행하기 전에, 메모리 셀(MC)에 대한 독출 동작을 수행하여 메모리 셀(MC)의 초기 저항(Ri)을 미리 독출하는 선 독출(pre-read) 동작을 수행할 수 있다.
나아가, 독출 회로(122)는 메모리 셀(MC)에 대한 기입 동작을 수행한 후에, 메모리 셀(MC)에 대한 기입이 완료되었는지를 판별하는 검증 독출 동작을 수행할 수 있다. 구체적으로, 독출 회로(122)는 기입 펄스들이 각각 인가된 메모리 셀들(MC)의 저항을 각각 독출하고, 독출 결과를 기입 회로(121) 또는 제어 로직(13)에 제공할 수 있다.
독출 회로(122)는 일반 독출 동작의 경우에는 독출된 데이터(DATA)를 메모리 장치(10A)의 외부로, 예를 들어, 메모리 컨트롤러(20)로 제공할 수 있다. 또한, 독출 회로(122)는 선 독출 동작 및 검증 독출 동작의 경우에는 독출된 데이터(DATA)를 기입 동작의 성공/실패를 나타내는 패스/페일 신호(P/F)로서 메모리 장치(10A)의 내부로, 예를 들어, 제어 로직(13) 또는 기입 회로(121)에 제공할 수 있다.
제어 로직(13)은 메모리 컨트롤러(20)로부터 수신한 커맨드(CMD), 어드레스(ADDR) 및 제어 신호(CTRL)를 기초로 하여, 메모리 셀 어레이(11)에 데이터(DATA)를 기입하거나 메모리 셀 어레이(11)로부터 데이터(DATA)를 독출하기 위한 각종 제어 신호를 출력할 수 있다. 제어 로직(13)에서 출력된 각종 제어 신호는 기입/독출 회로(12), 전압 생성부(14), 로우 디코더(15) 및 칼럼 디코더(16)에 제공될 수 있고, 이로써, 제어 로직(13)은 메모리 장치(10A) 내의 각종 동작을 전반적으로 제어할 수 있다.
구체적으로, 제어 로직(13)은 기입/독출 회로(12)에 각종 동작 제어 신호들(CTRL_op)을 제공할 수 있고, 기입 회로(121)에 기입 모드 신호(WMD)를 제공할 수 있다. 예를 들어, 동작 제어 신호들(CTRL_op)은 기입 인에이블(enable) 신호(WEN), 독출 인에이블 신호(REN), 센스 인에이블 신호(SEN), 방전(discharge) 신호(DIS), 프리차지(precharge) 인에이블 신호(PRE) 및 기입 제어 신호(WCS) 등을 포함할 수 있으며, 이에 대해서는 도 12 및 도 14를 참조하여 후술하기로 한다.
또한, 제어 로직(13)은 전압 생성부(14)에 전압 제어 신호(CTRL_vol)를 제공할 수 있다. 구체적으로, 기입 동작과 검증 동작으로 이루어진 프로그램 루프의 횟수가 증가함에 따라, 제어 로직(13)은 전압 생성부(14)에서 생성되는 전압의 레벨이 증가하도록(즉, ISPP 방식에 따라) 전압 제어 신호(CTRL_vol)를 생성할 수 있다. 나아가, 제어 로직(13)은 로우 디코더(15)에 로우 어드레스(X_ADDR)를 제공할 수 있으며, 칼럼 디코더(16)에 칼럼 어드레스(Y_ADDR)를 제공할 수 있다.
전압 생성부(14)는 전압 제어 신호(CTRL_vol)를 기초로 하여 메모리 셀 어레이(11)에 대한 기입, 독출 및 소거 동작을 수행하기 위한 다양한 종류의 전압들을 생성할 수 있다. 구체적으로, 전압 생성부(14)는 복수의 워드 라인들(WL)을 구동하기 위한 제1 구동 전압(VWL) 및 복수의 비트 라인들(BL)을 구동하기 위한 제2 구동 전압(VBL)을 생성할 수 있다.
이때, 제1 구동 전압(VWL)은 리셋 기입 전압(Vreset), 인히빗 전압(Vinh), 독출 전압(Vread) 또는 프로그램 검증(verify) 전압(Vver)일 수 있다. 또한, 제2 구동 전압(VBL)은 리셋 기입 전압(Vreset), 패스 전압(Vpass), 인히빗 전압(Vinh) 또는 제어 전압(VC)일 수 있다.
로우 디코더(15)는 복수의 워드 라인들(WL)을 통해 메모리 셀 어레이(11)에 연결되고, 제어 로직(13)으로부터 수신한 로우 어드레스(X_ADDR)에 응답하여 복수의 워드 라인들(WL) 중 선택된 워드 라인을 활성화할 수 있다. 구체적으로, 로우 디코더(15)는 로우 어드레스(X_ADDR)에 응답하여 복수의 워드 라인들(WL) 중 선택된 워드 라인에 인가되는 전압을 제어하거나 선택된 워드 라인의 연결 관계를 제어할 수 있다.
칼럼 디코더(16)는 복수의 비트 라인들(BL)을 통해 메모리 셀 어레이(11)에 연결되고, 제어 로직(13)으로부터 수신한 칼럼 어드레스(Y_ADDR)에 응답하여 복수의 비트 라인들(BL) 중 선택된 비트 라인을 활성화할 수 있다. 구체적으로, 칼럼 디코더(16)는 칼럼 어드레스(Y_ADDR)에 응답하여 복수의 비트 라인들(BL) 중 선택된 비트 라인에 인가되는 전압을 제어하거나 선택된 비트 라인의 연결 관계를 제어할 수 있다.
도 6은 도 3의 메모리 셀(MC)이 싱글 레벨 셀인 경우 저항에 따른 메모리 셀들(MC)의 분포를 나타내는 그래프이다.
도 6을 참조하면, 가로축은 저항을 나타내고, 세로축은 메모리 셀들(MC)의 개수를 나타낸다. 예를 들어, 메모리 셀(MC)이 1 비트로 프로그램되는 싱글 레벨 셀(single level cell, SLC)인 경우, 메모리 셀(MC)은 저 저항 상태(LRS) 또는 고 저항 상태(HRS)를 가질 수 있다.
저 저항 상태(LRS) 및 고 저항 상태(HRS)는 데이터 '0' 및 데이터 '1' 중 어느 하나에 해당할 수 있다. 일 실시예에서, 저항 레벨(R)은 데이터 '0'에서 데이터 '1'의 순서로 커질 수 있다. 즉, 저 저항 상태(LRS)는 데이터 '0'에 해당하고, 고 저항 상태(HRS)는 데이터 '1'에 해당할 수 있다.
메모리 셀(MC)에 기입 펄스를 인가하여 메모리 셀(MC)을 고 저항 상태(HRS)에서 저 저항 상태(LRS)로 스위칭하는 동작을 셋(set) 동작 또는 셋 기입 동작이라고 한다. 또한, 메모리 셀(MC)에 기입 펄스를 인가하여 메모리 셀(MC)을 저 저항 상태(LRS)에서 고 저항 상태(HRS)로 스위칭하는 동작을 리셋(reset) 동작 또는 리셋 기입 동작이라고 한다.
도 7은 도 6의 분포를 갖는 메모리 셀(MC)의 전압-전류 특성 곡선을 나타내는 그래프이다.
도 7을 참조하면, 가로축은 전압(V)을 나타내고, 세로축은 전류(I)를 나타낸다. 메모리 셀(MC)이 싱글 레벨 셀인 경우, 메모리 셀(MC)은 저장된 데이터에 따라 고 저항 상태(HRS) 또는 저 저항 상태(LRS)를 가질 수 있다.
메모리 셀(MC)이 고 저항 상태(HRS)인 경우, 메모리 셀(MC)에 임계 전압(Vth1) 이상의 전압이 인가되면 메모리 셀(MC)의 전류가 급격히 증가하게 되므로, 프로그램하고자 하는 데이터에 따른 저항 레벨을 기입하기 위한 전류 제어가 쉽지 않다. 따라서, 본 실시예에서는, 메모리 셀(MC)에 대한 셋 기입 동작을 수행할 경우에는 메모리 셀(MC)에 기입 전류 펄스를 인가할 수 있다.
한편, 메모리 셀(MC)이 저 저항 상태(LRS)인 경우, 리셋 기입 동작을 수행하기 위해서는 메모리 셀(MC)에 인가되는 전류를 피크 전류까지 증가한 이후에 다시 감소하도록 조절해야 하기 때문에, 일반적인 사각 펄스를 이용하여 메모리 셀(MC)에 대한 리셋 기입 동작을 수행하기는 쉽지 않다. 따라서, 본 실시예에서는, 메모리 셀(MC)에 대한 리셋 기입 동작을 수행할 경우에는 메모리 셀(MC)에 기입 전압 펄스를 인가할 수 있다.
도 8a는 도 3의 메모리 셀(MC)에 대한 셋 동작을 나타내고, 도 8b는 도 3의 메모리 셀(MC)에 대한 리셋 동작을 나타낸다.
도 8a를 참조하면, 메모리 셀(MC)에 대한 셋 동작 시, 예를 들어, 기입 전류 펄스의 인가에 따라 제1 전극(EL1)의 전압이 제2 전극(EL1)의 전압보다 높을 수 있다. 이러한 제1 전극(EL1)과 제2 전극(EL2) 사이의 전압 차이에 따라, 금속 산화막인 데이터 저장막(DS)에서 산소 이온과 보이드(void, Vo)가 분리될 수 있고, 분리된 산소 이온(O2 -)이 제1 전극(EL1)의 방향으로 이동하는 이온 마이그레이션(ion migration) 현상이 일어날 수 있다.
이러한 이온 마이그레이션 현상에 따라, 데이터 저장막(DS)에 보이드(Vo)로 이루어진 필라멘트(filament)가 생성될 수 있다. 필라멘트의 두께 및 밀도는 메모리 셀(MC)에 인가되는 기입 전류 펄스의 진폭 및 펄스 폭에 따라 변경되고, 이에 따라, 메모리 셀(MC)의 저항 레벨(R)이 변경된다.
도 8b를 참조하면, 메모리 셀(MC)에 대한 리셋 동작 시, 예를 들어, 기입 전압 펄스의 인가에 따라 제2 전극(EL2)의 전압은 제1 전극(EL1)의 전압보다 높을 수 있다. 이로써, 제1 전극(EL1)에 저장되어 있던 산소 이온(O2 -)이 데이터 저장막(DS)의 방향으로 이동하는 이온 마이그레이션 현상이 일어나고, 이에 따라, 데이터 저장막(DS)에서 산소 이온(O2 -)이 보이드(Vo)와 재결합되면서 필라멘트가 단절된다.
도 9는 도 3의 메모리 셀(MC)이 멀티 레벨 셀인 경우, 저항에 따른 메모리 셀들(MC)의 분포를 나타내는 그래프이다.
도 9를 참조하면, 가로축은 저항을 나타내고, 세로축은 메모리 셀들(MC)의 개수를 나타낸다. 예를 들어, 메모리 셀(MC)이 2 비트로 프로그램되는 멀티 레벨 셀(multi level cell, MLC)인 경우, 메모리 셀(MC)은 제1 저항 상태(RS1), 제2 저항 상태(RS2), 제3 저항 상태(RS3) 및 제4 저항 상태(RS4) 중 하나를 가질 수 있다.
그러나, 본 발명은 이에 한정되지 않고, 다른 실시예에서, 복수의 메모리 셀들은 3 비트의 데이터를 저장하는 트리플 레벨 셀들(TLC, triple level cells)을 포함할 수 있고, 이에 따라, 8개의 저항 상태들 중 하나를 각각 가질 수 있다. 또 다른 실시예에서, 복수의 메모리 셀들은 4 비트 이상의 데이터를 각각 저장할 수 있는 메모리 셀들을 포함할 수도 있다.
싱글 레벨 셀에 비하여 멀티 레벨 셀의 경우, 저항 분포들 사이의 간격이 좁으므로, 멀티 레벨 셀에서는 저항의 작은 변화에 의해 독출 오류가 발생될 수 있다. 따라서, 독출 마진(read margin)을 확보하기 위하여 저항 상태들(RS1, RS2, RS3, RS4)의 각각은 서로 중복되지 않는 저항범위(resistor range)를 가질 수 있다.
각각의 저항 상태(RS1, RS2, RS3, RS4)는 데이터 '00', 데이터 '01', 데이터 '10' 및 데이터 '11' 중 어느 하나에 해당할 수 있다. 일 실시예에서, 저항 레벨(R)은 데이터 '11', 데이터 '01', 데이터 '00', 데이터 '10'의 순서로 커질 수 있다. 즉, 제1 저항 상태(RS1)는 데이터 '11'에 해당하고, 제2 저항 상태(RS2)는 데이터 '01'에 해당하고, 제3 저항 상태(RS3)는 데이터 '00'에 해당하며, 제4 저항 상태(RS4)는 데이터 '10'에 해당할 수 있다.
예를 들어, 프로그램하고자 하는 데이터에 따른 목표 저항 상태(Rt)가 제1 저항 상태(RS1)인 경우, 제1 저항 상태(RS1)는 제1 기준 저항(RL)과 제1 기준 저항(RL)보다 높은 제2 기준 저항(RU) 사이의 범위에 대응될 수 있다. 이때, 제1 기준 저항(RL)은 저 기준 저항이라고 지칭할 수 있고, 제2 기준 저항은 고 기준 저항(RU) 이라고 지칭할 수 있다.
도 10은 도 9의 분포를 갖는 메모리 셀(MC)의 전압-전류 특성 곡선을 나타내는 그래프이다.
도 10을 참조하면, 가로축은 전압(V)을 나타내고, 세로축은 전류(I)를 나타낸다. 메모리 셀(MC)이 멀티 레벨 셀인 경우, 메모리 셀(MC)은 저장된 데이터에 따라 제1 내지 제4 저항 상태들(RS1, RS2, RS3, RS4) 중 하나를 가질 수 있다.
메모리 셀(MC)의 저항이 가장 높은 제4 저항 상태(RS4)인 경우, 메모리 셀(MC)에 임계 전압(Vth2) 이상의 전압이 인가되면 메모리 셀(MC)의 전류가 급격히 증가하게 되므로, 프로그램하고자 하는 데이터에 따른 저항 레벨을 기입하기 위한 전류 제어가 쉽지 않다. 따라서, 본 실시예에서는, 메모리 셀(MC)에 대한 셋 기입 동작을 수행할 경우에는 메모리 셀(MC)에 기입 전류 펄스(Iset)를 인가할 수 있다.
본 실시예에 따르면, 기입 전류 펄스(Iset)의 크기를 변경함에 따라 메모리 셀(MC)이 제4 저항 상태(RS4)에서 제1 내지 제3 저항 상태들(RS1, RS2, RS3) 중 하나로 스위칭될 수 있다. 구체적으로, 메모리 셀(MC)에 제1 기입 전류(I1)가 인가되면, 메모리 셀(MC)은 제4 저항 상태(RS4)에서 제1 저항 상태(RS1)로 스위칭될 수 있다. 또한, 메모리 셀(MC)에 제2 기입 전류(I2)가 인가되면, 메모리 셀(MC)은 제4 저항 상태(RS4)에서 제2 저항 상태(RS2)로 스위칭될 수 있다. 나아가, 메모리 셀(MC)에 제3 기입 전류(I3)가 인가되면, 메모리 셀(MC)는 제4 저항 상태(RS4)에서 제3 저항 상태(RS3)로 스위칭될 수 있다.
또한, 본 실시예에 따르면, 기입 전류 펄스(Iset)의 크기를 변경함에 따라 메모리 셀(MC)이 제3 저항 상태(RS3)에서 제1 또는 제2 저항 상태(RS1, RS2)로 스위칭될 수 있다. 나아가, 본 실시예에 따르면, 메모리 셀(MC)은 제2 저항 상태(RS2)에서 제1 저항 상태(RS1)로 스위칭될 수 있다.
한편, 메모리 셀(MC)이 제1 내지 제3 저항 상태들(RS1, RS2, RS3) 중 하나인 경우, 리셋 기입 동작을 수행하기 위해서는 메모리 셀(MC)에 인가되는 전류를 피크 전류까지(도 10의 점선 박스로 표시됨) 증가한 이후에 다시 감소하도록 조절해야 하기 때문에, 일반적인 사각 펄스를 이용하여 메모리 셀(MC)에 대한 리셋 기입 동작을 수행하기는 쉽지 않다. 따라서, 본 실시예에서는, 메모리 셀(MC)에 대한 리셋 기입 동작을 수행할 경우에는 메모리 셀(MC)에 기입 전압 펄스(Vreset)를 인가할 수 있다.
본 실시예에 따르면, 기입 전압 펄스의 크기를 변경함에 따라 메모리 셀(MC)이 제1 저항 상태(RS1)에서 제2 내지 제4 저항 상태들(RS2, RS3, RS4) 중 하나로 스위칭될 수 있다. 구체적으로, 메모리 셀(MC)에 제1 기입 전압(V1)이 인가되면, 메모리 셀(MC)은 제1 저항 상태(RS1)에서 제2 저항 상태(RS2)로 스위칭될 수 있다. 또한, 메모리 셀(MC)에 제2 기입 전압(V1)이 인가되면, 메모리 셀(MC)은 제1 저항 상태(RS1)에서 제3 저항 상태(RS3)로 스위칭될 수 있다. 나아가, 메모리 셀(MC)에 제3 기입 전압(V3)이 인가되면, 메모리 셀(MC)은 제1 저항 상태(RS1)에서 제4 저항 상태(RS4)로 스위칭될 수 있다.
또한, 본 실시예에 따르면, 기준 전압 펄스의 크기를 변경함에 따라 메모리 셀(MC)이 제2 저항 상태(RS2)에서 제3 또는 제4 저항 상태(RS3, RS4)로 스위칭될 수 있다. 나아가, 본 실시예에 따르면, 메모리 셀(MC)은 제3 저항 상태(RS3)에서 제4 저항 상태(RS4)로 스위칭될 수 있다.
도 11은 도 2의 메모리 장치(10a)에 포함된 기입/독출 회로 및 제어 로직의 일 예를 상세하게 나타내는 블록도이다.
도 11을 참조하면, 제어 로직(13A)은 기입 모드 결정부(131)를 포함하고, 기입/독출 회로(12A)는 기입 회로(121A) 및 독출 회로(122A)를 포함하며, 기입 회로(121A)는 제1 기입 회로(1211) 및 제2 기입 회로(1212)를 포함할 수 있다.
기입 모드 신호(WMD)가 제1 기입 모드를 지시하는 경우, 제1 기입 회로(1211)는 활성화되어 제1 기입 모드로 기입 동작을 수행할 수 있다. 구체적으로, 제1 기입 회로(1211)는 선택된 비트 라인에 기입 전류 펄스 또는 검증 기입 전류 펄스를 제공함으로써 기입 동작을 수행할 수 있다.
기입 모드 신호(WMD)가 제2 기입 모드를 지시하는 경우, 제2 기입 회로(1212)는 활성화되어 제2 기입 모드로 기입 동작을 수행할 수 있다. 구체적으로, 제2 기입 회로(121)는 선택된 비트 라인에 기입 전압 펄스 또는 검증 기입 전압 펄스를 제공함으로써 기입 동작을 수행할 수 있다.
먼저, 기입 동작이 수행되는 경우 독출 회로(122A) 및 기입 모드 결정부(131)의 동작에 대하여 설명하기로 한다.
독출 회로(122A)는 메모리 셀(MC)에 대한 기입 동작을 수행하기 전에, 메모리 셀(MC)의 초기 저항(Ri)을 독출할 수 있다. 또한, 독출 회로(122A)는 독출된 초기 저항(Ri)이 기입하고자 하는 데이터에 따른 목표 저항 상태(Rt)에 포함되는지 판단할 수 있다. 일 실시예에서, 독출 회로(122A)는 초기 저항(Ri)이 목표 저항 상태(Rt) 이하인지 판단하고, 판단 결과를 패스/페일 신호(P/F)로서 제어 로직(13A)에 제공할 수 있다. 다른 실시예에서, 독출 회로(122A)는 초기 저항(Ri)이 목표 저항 상태(Rt) 이상인지 판단하고, 판단 결과를 패스/페일 신호(P/F)로서 제어 로직(13A)에 제공할 수 있다.
기입 모드 결정부(131)는 패스/페일 신호(P/F)에 따라 제1 기입 회로(1211) 또는 제2 기입 회로(1212)을 활성화시키는 기입 모드 신호(WMD)를 생성하고, 생성된 기입 모드 신호(WMD)를 기입 회로(121A)에 제공할 수 있다. 여기서, 기입 모드 신호(WMD)는 제1 기입 회로(1211)가 활성화되도록 제1 기입 모드를 지시할 수 있고, 제2 기입 회로(1212)가 활성화되도록 제2 기입 모드를 지시할 수도 있다. 일 실시예에서, 제1 기입 모드는 논리 '하이' 레벨에 대응되고, 제2 기입 모드는 논리 '로우' 레벨에 대응될 수 있다. 다른 실시예에서, 제1 기입 모드는 논리 '로우' 레벨에 대응되고, 제2 기입 모드는 논리 '하이' 레벨에 대응될 수도 있다.
초기 저항(Ri)이 목표 저항 상태(Rt) 이상인 경우에는 저항이 감소하는 방향, 즉, 셋 방향으로 기입 동작을 수행해야 하므로, 기입 모드 결정부(131)는 제1 기입 모드를 지시하는 기입 모드 신호(WMD)를 생성할 수 있다. 한편, 초기 저항(Ri)이 목표 저항 상태(Rt) 이하인 경우에는 저항의 증가하는 방향, 즉, 리셋 방향으로 기입 동작을 수행해야 하므로, 기입 모드 결정부(131)는 제2 기입 모드를 지시하는 기입 모드 신호(WMD)를 생성할 수 있다.
다음으로, 검증 기입 동작이 수행되는 경우 독출 회로(122A) 및 기입 모드 결정부(131)의 동작에 대하여 설명하기로 한다.
독출 회로(122A)는 메모리 셀(MC)에 대한 기입 동작을 수행한 후에, 메모리 셀(MC)의 현재 저항을 독출하는 검증 독출 동작을 수행할 수 있다. 구체적으로, 독출 회로(122A)는 메모리 셀(MC)의 현재 저항이 기입하고자 하는 데이터에 따른 목표 저항 상태(Rt)에 포함되는지 판단할 수 있다. 이때, 목표 저항 상태(Rt)는 제1 기준 저항(예를 들어, 도 9의 RL)과 제1 기준 저항보다 높은 제2 기준 저항(예를 들어, 도 9의 RU) 사이의 범위에 대응될 수 있다. 이하에서는, 편의상 목표 저항 상태(Rt)는 도 9의 제4 저항 상태(RS2)이고, 제1 기준 저항은 도 9의 RL이며, 제2 기준 저항은 도 9의 RLU인 경우를 예로 하여 설명하기로 한다.
본 실시예에서, 독출 회로(122A)는 메모리 셀(MC)에 대한 양방향 검증 독출 동작을 수행할 수 있다.
구체적으로, 독출 회로(122A)는 메모리 셀(MC)의 현재 저항이 제2 기준 저항(RU)보다 낮은지 판단하는 제1 방향 검증 독출 동작을 수행할 수 있다. 이때, 메모리 셀(MC)의 현재 저항이 제2 기준 저항(RU)보다 낮은 경우 프로그램이 완료되었음을 나타내는 패스 신호(P)를 출력할 수 있고, 메모리 셀(MC)의 현재 저항이 제2 기준 저항보다 높은 경우 프로그램이 완료되지 않았음을 나타내는 페일 신호(F)를 출력할 수 있다.
일 실시예에서, 독출 회로(122A)가 제1 방향 검증 독출 동작의 결과 패스 신호(P)를 생성하는 경우, 제어 로직(13A)은 패스 신호(P)를 기초로 하여 동작 제어 신호(CTRL_op) 및 전압 제어 신호(CTRL_vol)를 비활성화할 수 있다. 다른 실시예에서, 독출 회로(122A)가 제1 방향 검증 독출 동작의 결과 패스 신호(P)를 생성하는 경우, 제어 로직(13A)은 독출 회로(122A)가 제2 방향 검증 독출 동작을 수행하도록 동작 제어 신호(CTRL_op) 및 전압 제어 신호(CTRL_vol)를 활성화할 수도 있다.
또한, 독출 회로(122A)가 제1 방향 검증 독출 동작의 결과 패스 신호(P)를 생성하는 경우, 기입 회로(121A)는 입력된 데이터(DATA)에 무관하게 패스 신호(P)를 기초로 하여 메모리 셀(MC)에 대한 기입 동작을 중단하고, 메모리 셀(MC)에 기입 펄스를 제공하지 않을 수 있다.
한편, 독출 회로(122A)가 제1 방향 검증 독출 동작의 결과 페일 신호(F)를 생성하는 경우, 제어 로직(13A)은 페일 신호(F)를 기초로 하여 동작 제어 신호(CRTL_op) 및 전압 제어 신호(CTRL_vol)를 활성화할 수 있다. 구체적으로, 제어 로직(13A)은 메모리 셀(MC)에 제공될 기입 펄스의 크기를 증가시키도록 전압 제어 신호(CTRL_vol)를 제어할 수 있다.
또한, 제어 로직(13A)은 메모리 셀(MC)을 셋 방향으로 프로그램하기 위하여 제2 기입 모드를 지시하는 기입 모드 신호(WMD)를 생성할 수 있다. 이에 따라, 제2 기입 회로(1212)는 기입 모드 신호(WMD)에 따라 활성화되어, 메모리 셀(MC)에 검증 기입 전류 펄스를 제공함으로써 검증 기입 동작을 수행할 수 있다.
또한, 독출 회로(122A)는 메모리 셀(MC)의 현재 저항이 제1 기준 저항(RL)보다 높은지 판단하는 제2 방향 검증 독출 동작을 수행할 수 있다. 이때, 메모리 셀(MC)의 현재 저항이 제1 기준 저항(RL)보다 높은 경우 프로그램이 완료되었음을 나타내는 패스 신호(P)를 출력할 수 있고, 메모리 셀(MC)의 현재 저항이 제1 기준 저항(RL)보다 낮은 경우 프로그램이 완료되지 않았음을 나타내는 페일 신호(F)를 출력할 수 있다.
일 실시예에서, 독출 회로(122A)가 제2 방향 검증 독출 동작의 결과 패스 신호(P)를 생성하는 경우, 제어 로직(13A)은 패스 신호(P)를 기초로 하여 동작 제어 신호(CTRL_op) 및 전압 제어 신호(CTRL_vol)를 비활성화할 수 있다. 다른 실시예에서, 독출 회로(122A)가 제2 방향 검증 독출 동작의 결과 패스 신호(P)를 생성하는 경우, 제어 로직(13A)은 독출 회로(122A)가 제1 방향 검증 독출 동작을 수행하도록 동작 제어 신호(CTRL_op) 및 전압 제어 신호(CTRL_vol)를 활성화할 수도 있다.
또한, 독출 회로(122A)가 제2 방향 검증 독출 동작의 결과 패스 신호(P)를 생성하는 경우, 기입 회로(121A)는 입력된 데이터(DATA)에 무관하게 패스 신호(P)를 기초로 하여 메모리 셀(MC)에 대한 기입 동작을 중단하고, 메모리 셀(MC)에 기입 펄스를 제공하지 않을 수 있다.
한편, 독출 회로(122A)가 제2 방향 검증 독출 동작의 결과 페일 신호(F)를 생성하는 경우, 제어 로직(13A)은 페일 신호(F)를 기초로 하여 동작 제어 신호(CRTL_op) 및 전압 제어 신호(CTRL_vol)를 활성화할 수 있다. 구체적으로, 제어 로직(13A)은 메모리 셀(MC)에 제공될 기입 펄스의 크기를 증가시키도록 전압 제어 신호(CTRL_vol)를 제어할 수 있다.
또한, 제어 로직(13A)은 메모리 셀(MC)을 리셋 방향으로 프로그램하기 위하여 제1 기입 모드를 지시하는 기입 모드 신호(WMD)를 생성할 수 있다. 이에 따라, 제1 기입 회로(1211)는 기입 모드 신호(WMD)에 따라 활성화되어, 메모리 셀(MC)에 검증 기입 전류 펄스를 제공함으로써 검증 기입 동작을 수행할 수 있다.
도 12는 도 11에 도시된 제1 기입 회로의 일 예(1211a) 및 독출 회로의 일 예(122a)를 나타내는 회로도이다.
도 12를 참조하면, 메모리 셀(MCi)은 비트 라인(BLi)과 워드 라인(WLi)이 교차하는 영역에 배치되고, 가변 저항 소자(R) 및 선택 소자(D)를 포함할 수 있다. 칼럼 디코더(16)는 비트 라인 선택 트랜지스터(MN1)를 포함할 수 있고, 비트 라인 선택 트랜지스터(Ty)는 칼럼 어드레스(Yi)에 응답하여 메모리 셀(MCi)과 기입/독출 회로(12a)를 연결할 수 있다. 이하에서는, 칼럼 어드레스(Yi)가 활성화되어 메모리 셀(MCi)과 기입/독출 회로(12a)가 연결된 경우를 설명하기로 한다.
제1 기입 회로(1211a)는 제1 내지 제3 트랜지스터들(T11, T12, T13), 전류 펄스 제공부(CPG) 및 래치 회로(LC)를 포함할 수 있다. 본 실시예에서, 기입 인에이블 신호(WEN)가 활성화되면 제1 트랜지스터(T11)가 턴온되고, 기입 모드 신호(WMD)가 활성화되면(즉, 제1 기입 모드를 지시) 제2 트랜지스터(T12)가 턴온되며, 이에 따라, 제1 기입 회로(1211a)는 메모리 셀(MCi)에 연결될 수 있다.
전류 펄스 제공부(CPG)는 제4 내지 제6 트랜지스터들(T14, T15, T16)을 포함할 수 있다. 제4 및 제5 트랜지스터들(T14, T15)은 전류 미러를 구성하고, 제6 트랜지스터(T16)의 게이트에 인가되는 제어 전압(VC)에 응답하여 제6 트랜지스터(T16)는 전류 펄스(Ip)를 제공할 수 있다. 제1 기입 회로(1211a)는 메모리 셀(MCi)에 전류 펄스(Ip)를 제공할 수 있다.
일 실시예에서, 전류 펄스(Ip)는 기입 전류 펄스일 수 있고, 메모리 셀(MCi)은 기입 전류 펄스에 따라 셋 방향으로 기입 동작이 수행될 수 있다. 다른 실시예에서, 전류 펄스(Ip)는 검증 기입 전류 펄스일 수 있고, 메모리 셀(MCi)은 검증 기입 전류 펄스에 따라 셋 방향으로 검증 기입 동작이 수행될 수 있다.
래치 회로(LC)는 기입 제어 신호(WCS)에 응답하여, 입력 비트(DIi)의 논리 레벨에 따라 제3 트랜지스터(T13)가 선택적으로 턴온될 수 있도록 게이트 전압을 출력할 수 있다. 일 실시예에서, 기입 제어 신호(WCS)가 셋 방향으로의 기입 동작을 지시하는 경우, 래치 회로(LC)는 입력 비트(DIi)의 논리 레벨이 '0'이면 제3 트랜지스터(T13)를 턴온시키고, 입력 데이터(DIi)의 논리 레벨이 '1'이면 제3 트랜지스터(T13)를 턴오프시킬 수 있다. 다른 실시예에서, 기입 제어 신호(WCS)가 리셋 방향으로의 기입 동작을 지시하는 경우, 래치 회로(LC)는 입력 데이터(DIi)의 논리 레벨이 '0'이면 제3 트랜지스터(T13)를 턴오프시키고, 입력 데이터(DIi)의 논리 레벨이 '1'이면 제3 트랜지스터(T13)를 턴온시킬 수 있다.
독출 회로(122a)는 제1 내지 제3 트랜지스터들(T21, T22, T23) 및 센스 앰프(SA)를 포함할 수 있다. 본 실시예에서, 독출 인에이블 신호(REN)가 활성화되면 제1 트랜지스터(T21)가 턴온되고, 이에 따라, 독출 회로(122a)는 메모리 셀(MCi)에 연결될 수 있다.
프리차지 신호(PRE)가 활성화되면 제2 트랜지스터(T12)가 턴온되고 비트 라인(BLi)이 프리차지 전압(Vpre)으로 프리차지될 수 있다. 한편, 방전 신호(DIS)가 활성화되면 제3 트랜지스터(T13)가 턴온되고 비트 라인(BLi)이 접지 전압으로 초기화될 수 있다.
센스 앰프(SA)는 센스 인에이블 신호(SEN)에 따라 활성화되어, 센싱 노드(SN)의 전압(VSN)과 기준 전압(Vref)을 비교하고 메모리 셀(MCi)이 온 상태 또는 오프 상태인지를 나타내는 출력 비트(DOi)를 제공할 수 있다. 일반 독출 동작의 경우에는 출력 비트(DOi)가 메모리 장치(10A)의 외부로, 예를 들어, 메모리 컨트롤러(20)로 제공될 수 있다. 한편, 기입이 완료되었는지 판별하는 검증 독출 동작의 경우에는 출력 비트(DOi)는 기입의 성공/실패 여부를 나타내는 패스/페일 신호(P/F)로서, 메모리 장치(10A)의 내부로, 예를 들어, 래치 회로(LC) 및 제어 로직(13a)으로 제공될 수 있다.
제어 로직(13a)은 패스/페일 신호(P/F)가 기입이 완료되지 않았음을 나타내는 경우, 전압 제어 신호(CTRL_vol)를 제어하여, 제어 전압(VC)의 크기를 증가시킬 수 있다. 제어 전압(VC)의 크기가 증가하면, 메모리 셀(MCi)에 제공되는 전류 펄스(Ip)의 크기도 증가하게 된다. 일 실시예에서, 제어 전압(VC)의 증가에 따라, 전류 펄스(Ip)의 진폭이 증가할 수 있다. 다른 실시예에서, 제어 전압(VC)의 증가에 따라, 전류 펄스(Ip)의 펄스 폭이 증가할 수 있다. 또 다른 실시예에서, 제어 전압(VC)의 증가에 따라 전류 펄스(Ip)의 진폭 및 펄스 폭이 증가할 수 있다.
또한, 래치 회로(LC)는 패스/페일 신호(P/F)가 기입이 완료되었음을 나타내는 경우, 입력 비트(DIi)에 관계없이 제3 트랜지스터(T13)를 턴오프시켜 메모리 셀(MCi)에 대한 기입 동작을 중단시킬 수 있다.
도 13은 도 12의 제1 기입 회로(1211a)의 기입 동작에 따른 메모리 셀들(MC)의 분포를 나타내는 그래프이다.
도 13을 참조하면, 가로축은 독출 전류(Iread)를 나타내고, 세로축은 누적 산포 퍼센트를 나타낸다. 고 저항 상태 또는 리셋 상태인 제4 저항 상태(RS4)를 갖는 메모리 셀들(MC)에 셋 전류 펄스(Iset), 즉, 기입 전류 펄스 또는 검증 기입 전류 펄스를 인가함으로써, 독출 전류(Iread)가 증가하고, 저항이 감소하는 셋 방향의 기입 동작이 수행될 수 있다. 이때, 셋 전류 펄스(Iset)가 증가함에 따라, 독출 전류(Iread)가 증가하고, 저항이 감소한다.
도 14는 도 11에 도시된 제2 기입 회로의 일 예(1212a) 및 독출 회로의 일 예(122a)를 나타내는 회로도이다.
도 14를 참조하면, 메모리 셀(MCi), 칼럼 디코더(16) 및 독출 회로(122a)의 구성 및 동작은 도 11에 도시된 대응되는 구성 요소들의 구성 및 동작과 실질적으로 동일하므로, 이에 대한 상세한 설명은 생략하고, 이하에서는, 제2 기입 회로(1212a)를 중심으로 설명하기로 한다.
제2 기입 회로(1212a)는 제1 및 제2 트랜지스터들(T31, T32), 전압 펄스 제공부(VPG), 및 래치 회로(LC)를 포함할 수 있다. 본 실시예에서, 기입 인에이블 신호(WEN)가 활성화되면 제1 트랜지스터(T31)가 턴온되고, 기입 모드 신호(WMD)가 비활성화되면(즉, 제2 기입 모드를 지시) 제2 트랜지스터(T32)가 턴온되며, 이에 따라, 제3 기입 회로(1212a)는 메모리 셀(MCi)에 연결될 수 있다.
전압 펄스 제공부(VPG)는 제3 트랜지스터(T33)를 포함할 수 있다. 제3 트랜지스터(T33)의 게이트에 인가되는 래치 회로(LC)의 출력에 응답하여, 제3 트랜지스터(T33)는 전압 펄스(Vp)를 제공할 수 있고, 이에 따라, 제2 기입 회로(1212a)는 메모리 셀(MCi)에 전압 펄스(Vp)를 제공할 수 있다.
일 실시예에서, 전압 펄스(Vp)는 기입 전압 펄스일 수 있고, 메모리 셀(MCi)은 기입 전압 펄스에 따라 리셋 방향으로 기입 동작이 수행될 수 있다. 다른 실시예에서, 전압 펄스(Vp)는 검증 기입 전압 펄스일 수 있고, 메모리 셀(MCi)은 검증 기입 전압 펄스에 따라 리셋 방향으로 검증 기입 동작을 수행할 수 있다.
래치 회로(LC)는 기입 제어 신호(WCS)에 응답하여, 입력 비트(DIi)의 논리 레벨에 따라 제3 트랜지스터(T33)가 선택적으로 턴온될 수 있도록 게이트 전압을 출력할 수 있다. 일 실시예에서, 기입 제어 신호(WCS)가 셋 방향으로의 기입 동작을 지시하는 경우, 래치 회로(LC)는 입력 비트(DIi)의 논리 레벨이 '0'이면 제3 트랜지스터(T33)를 턴온시키고, 입력 데이터(DIi)의 논리 레벨이 '1'이면 제3 트랜지스터(T33)를 턴오프시킬 수 있다. 다른 실시예에서, 기입 제어 신호(WCS)가 리셋 방향으로의 기입 동작을 지시하는 경우, 래치 회로(LC)는 입력 데이터(DIi)의 논리 레벨이 '0'이면 제3 트랜지스터(T33)를 턴오프시키고, 입력 데이터(DIi)의 논리 레벨이 '1'이면 제3 트랜지스터(T33)를 턴온시킬 수 있다.
도 15는 도 14의 제2 기입 회로(1212a)의 기입 동작에 따른 메모리 셀들(MC)의 분포를 나타내는 그래프이다.
도 15를 참조하면, 가로축은 리셋 전압(Vreset)을 나타내고, 세로축은 독출 전류(Iread)를 나타낸다. 저 저항 상태 또는 셋 상태인 제1 저항 상태(RS1)를 갖는 메모리 셀들(MC)에 리셋 전압(Vreset)에 해당하는 기입 전압 펄스, 즉, 기입 전압 펄스 또는 검증 기입 전압 펄스를 인가함으로써, 독출 전류(Iread)가 감소하고, 저항이 증가하는 리셋 방향의 기입 동작이 수행될 수 있다. 이때, 리셋 전압(Vreset)이 증가함에 따라, 독출 전류가(Iread)가 감소하고, 저항이 증가한다.
도 16은 본 발명의 일 실시예에 따른 메모리 장치의 동작 방법을 나타내는 흐름도이다.
도 16을 참조하면, 본 실시예에 따른 메모리 장치의 동작 방법은 메모리 장치에 포함된 메모리 셀 어레이에 포함된 복수의 메모리 셀들에 데이터를 기입하는 동작을 수행하는 방법으로서, 도 1 내지 도 15에 상술된 내용은 본 실시예에 따른 메모리 장치의 동작 방법에도 적용된다. 이하에서는, 도 1 내지 도 16을 참조하여, 본 실시예에 따른 메모리 장치의 동작 방법을 상술하기로 한다.
S1200 단계에서, 복수의 메모리 셀들이 목표 저항 상태를 갖도록 복수의 메모리 셀들에 기입 펄스를 인가한다. 여기서, 목표 저항 상태는 기입하고자 하는 데이터에 따른 저항 상태이며, 제1 기준 저항과 제2 기준 저항 사이의 범위에 해당할 수 있다. 제2 기준 저항은 제1 기준 저항보다 크고, 이에 따라, 제1 기준 저항을 저 기준 저항이라고 지칭하고, 제2 기준 저항을 고 기준 저항이라고 지칭할 수도 있다. 예를 들어, 목표 저항 상태는 도 9의 제1 저항 상태(RS1)이고, 제1 기준 저항은 도 9의 RL이며, 제2 기준 저항은 도 9의 RU일 수 있다.
S1400 단계에서, 복수의 메모리 셀들에 검증 펄스를 인가함으로써 복수의 메모리 셀들의 현재 저항을 독출한다. S1400 단계에 따른 동작은 복수의 메모리 셀들에 프로그램이 완료되었는지를 판별하는 동작으로서, 검증 독출 동작이라고 지칭할 수 있다. 예를 들어, 검증 펄스는 전압 펄스일 수 있고, 검증 펄스의 진폭은 기입 펄스의 진폭보다 낮을 수 있다.
S1600 단계에서, 독출된 저항이 고 기준 저항보다 높은 메모리 셀들에 검증 기입 전류 펄스를 인가한다. 구체적으로, 제어 로직(13)은 제1 기입 모드를 지시하는 기입 모드 신호(WMD)를 생성할 수 있고, 기입 모드 신호(WMD)에 따라 제1 기입 회로(1211)가 활성화될 수 있다. 제1 기입 회로(1211)는 검증 기입 전류 펄스를 메모리 셀에 인가할 수 있다.
S1800 단계에서, 독출된 저항이 저 기준 저항보다 낮은 메모리 셀들에 검증 기입 전압 펄스를 인가한다. 구체적으로, 제어 로직(13)은 제2 기입 모드를 지시하는 기입 모드 신호(WMD)를 생성할 수 있고, 기입 모드 신호(WMD)에 따라 제2 기입 회로(1212)가 활성화될 수 있다. 제2 기입 회로(1212)는 검증 기입 전압 펄스를 메모리 셀에 인가할 수 있다.
도 17은 본 발명의 다른 실시예에 따른 메모리 장치의 동작 방법을 나타내는 흐름도이다.
도 17을 참조하면, 본 실시예에 따른 메모리 장치의 동작 방법은 도 16의 S1200 단계 전에 수행되는 S1000 내지 S1150 단계들을 더 포함할 수 있고, 도 16의 S1200 단계는 S1200a 및 S1200b로 변경될 수 있다. 또한, S1200 단계 이후는 도 16의 방법과 동일하게 수행될 수 있다. 따라서, 도 16과 중복되는 내용은 생략하기로 한다.
S1000 단계에서, 기입 커맨드를 수신한다. 구체적으로, 제어 로직(13)은 메모리 컨트롤러(20)로부터 기입 커맨드를 수신할 수 있다.
S1020 단계에서, 복수의 메모리 셀들의 초기 저항(Ri)을 독출한다. 구체적으로, 독출 회로(122)는 기입 펄스가 인가되기 전의 복수의 메모리 셀들의 초기 저항(Ri)을 독출할 수 있다.
S1040 단계에서, 초기 저항(Ri)이 고 임계 저항보다 높은지 판단한다. 예를 들어, 독출 회로(122)는 고 임계 저항에 해당하는 기준 전압(Vref)과 메모리 셀에 연결된 센싱 노드의 전압(VSN)을 비교함으로써, 초기 저항(Ri)이 고 임계 저항보다 높은지 판단할 수 있다. 판단 결과, 초기 저항(Ri)이 고 임계 저항보다 높은 경우 S1100 단계를 수행한다. 한편, 판단 결과, 초기 저항(Ri)이 고 임계 저항보다 높지 않은 경우 S1060 단계를 수행한다.
S1060 단계에서, 초기 저항(Ri)이 저 임계 저항보다 낮은지 판단한다. 예를 들어, 독출 회로(122)는 저 임계 저항에 해당하는 기준 전압(Vref)과 메모리 셀에 연결된 센싱 노드(VSN)의 전압을 비교함으로써, 초기 저항(Ri)이 저 임계 저항보다 낮은지 판단할 수 있다. 판단 결과, 초기 저항(Ri)이 저 임계 저항보다 낮은 경우 S1150 단계를 수행한다. 한편, 판단 결과, 초기 저항(Ri)이 저 임계 저항보다 낮지 않은 경우 메모리 셀이 기입하고자 하는 데이터에 따른 저항 상태인 것으로 판단하고, 메모리 셀에 대한 기입 동작을 종료할 수 있다.
S1100 단계에서, 제1 기입 모드를 지시하는 기입 모드 신호를 생성한다. 구체적으로, 제어 로직(13)에 포함된 기입 모드 결정부(131)는 제1 기입 모드를 지시하는 기입 모드 신호(WMD)를 생성할 수 있다. 예를 들어, 기입 모드 결정부(131)는 기입 모드 신호(WMD)를 활성화시켜, 논리 '하이' 레벨로 결정할 수 있다.
S1150 단계에서, 제2 기입 모드를 지시하는 기입 모드 신호를 생성한다. 구체적으로, 제어 로직(13)에 포함된 기입 모드 결정부(131)는 제2 기입 모드를 지시하는 기입 모드 신호(WMD)를 생성할 수 있다. 예를 들어, 기입 모드 결정부(131)는 기입 모드 신호(WMD)를 비활성화시켜, 논리 '로우' 레벨로 결정할 수 있다.
S1200a 단계에서, 복수의 메모리 셀들에 기입 전류 펄스를 인가한다. 구체적으로, 제1 기입 회로(1211)는 활성화된 기입 모드 신호(WMD)에 응답하여 활성화될 수 있고, 기입 전류 펄스를 메모리 셀에 제공함으로써 메모리 셀에 대한 기입 동작을 수행할 수 있다.
S1200b 단계에서, 복수의 메모리 셀들에 기입 전압 펄스를 인가한다. 구체적으로, 제2 기입 회로(1212)는 비활성화된 기입 모드 신호(WMD)에 응답하여 활성화될 수 있고, 기입 전압 펄스를 메모리 셀에 제공함으로써 메모리 셀에 대한 기입 동작을 수행할 수 있다.
도 18a는 도 17의 S1200a 단계에 따른 셋 기입 동작의 일 예를 나타내는 그래프이고, 도 18b는 도 17의 S1200b 단계에 따른 리셋 기입 동작의 일 예를 나타내는 그래프이다.
도 18a를 참조하면, 가로축은 독출 전류(Iread)를 나타내고, 세로축은 메모리 셀들의 개수를 나타낸다. 본 실시예에 따르면, 저항이 감소하는 방향, 즉, 셋 방향으로 기입 동작을 수행하는 경우에는 메모리 셀에 기입 전류 펄스(Iset)를 제공할 수 있다. 기입 전류 펄스(Iset)가 증가할수록 독출 전류(Iread)는 증가하고 메모리 셀의 저항은 감소할 수 있다.
도 18b를 참조하면, 가로축은 독출 전류(Iread)를 나타내고, 세로축은 메모리 셀들의 개수를 나타낸다. 본 실시예에 따르면, 저항이 증가하는 방향, 즉, 리셋 방향으로 기입 동작을 수행하는 경우에는 메모리 셀에 기입 전압 펄스(Ireset)을 제공할 수 있다. 기입 전압 펄스(Ireset)가 증가할수록 독출 전류(Iresd)는 감소하고 메모리 셀의 저항은 증가할 수 있다.
도 19는 본 발명의 다른 실시예에 따른 메모리 장치의 동작 방법을 나타내는 흐름도이다.
도 19를 참조하면, 본 실시예에 따른 메모리 장치의 동작 방법은 도 17의 S1200a 단계 이후에 수행되는 S1400 내지 S1800 단계들을 더 포함할 수 있다. 따라서, 도 16 및 도 17과 중복되는 내용은 생략하기로 한다.
S1200a 단계에서, 복수의 메모리 셀들이 목표 저항 상태를 갖도록 복수의 메모리 셀들에 기입 전류 펄스(예를 들어, 도 20a 내지 도 20c의 Iset0)를 인가한다. S1400 단계에서, 복수의 메모리 셀들에 검증 펄스(예를 들어, 도 20a 내지 도 20c의 Vread)를 인가함으로써 복수의 메모리 셀들의 현재 저항을 독출한다.
S1510 단계에서, 현재 저항이 고 기준 저항보다 높은지 판단한다. S1510 단계에 따른 동작은 제1 방향에 따른 검증 독출 동작이라고 지칭할 수 있다. 예를 들어, 독출 회로(122)는 고 기준 저항에 해당하는 기준 전압(Vref)과 메모리 셀에 연결된 센싱 노드(VSN)의 전압을 비교함으로써, 저항이 고 기준 저항보다 높은지 판단할 수 있다. 판단 결과, 저항이 고 기준 저항보다 높은 경우 S1530 단계를 수행한다. 한편, 판단 결과, 저항이 고 기준 저항보다 높지 않은 경우 S1520 단계를 수행한다.
S1520 단계에서, 현재 저항이 저 기준 저항보다 낮은지 판단한다. S1520에 따른 동작은 제2 방향 검증 독출 동작이라고 지칭할 수 있다. 예를 들어, 독출 회로(122)는 저 기준 저항에 해당하는 기준 전압(Vref)과 메모리 셀에 연결된 센싱 노드(VSN)의 전압을 비교함으로써, 저항이 저 기준 저항보다 낮은지 판단할 수 있다. 판단 결과, 저항이 저 기준 저항보다 낮은 경우 S1540 단계를 수행한다.
한편, 판단 결과, 저항이 저 기준 저항보다 낮지 않은 경우 메모리 셀에 대한 기입 동작이 완료된 것으로 판단하고, 기입 동작을 종료할 수 있다. 예를 들어, 독출 회로(122)는 패스 신호(P)를 생성하고, 생성된 패스 신호(P)는 기입 회로(121) 및 제어 로직(13)에 제공할 수 있다.
S1530 단계에서, 제1 기입 모드를 지시하는 기입 모드 신호를 생성한다. 구체적으로, 제어 로직(13)에 포함된 기입 모드 결정부(131)는 제1 기입 모드를 지시하는 기입 모드 신호(WMD)를 생성할 수 있다. 예를 들어, 기입 모드 결정부(131)는 기입 모드 신호(WMD)를 활성화시켜, 논리 '하이' 레벨로 결정할 수 있다.
S1540 단계에서, 제2 기입 모드를 지시하는 기입 모드 신호를 생성한다. 구체적으로, 제어 로직(13)에 포함된 기입 모드 결정부(131)는 제2 기입 모드를 지시하는 기입 모드 신호(WMD)를 생성할 수 있다. 예를 들어, 기입 모드 결정부(131)는 기입 모드 신호(WMD)를 비활성화시켜, 논리 '로우' 레벨로 결정할 수 있다.
S1600 단계에서, 복수의 메모리 셀들에 검증 기입 전류 펄스(예를 들어, 도 21a 내지 도 21c의 Iset1)를 인가한다. 구체적으로, 제1 기입 회로(1211)는 활성화된 기입 모드 신호(WMD)에 응답하여 활성화될 수 있고, 검증 기입 전류 펄스를 메모리 셀에 제공함으로써 메모리 셀에 대한 검증 기입 동작을 수행할 수 있다. 이때, 검증 기입 전류 펄스(예를 들어, 도 20a 내지 도 20c의 Iset1)는 기입 전류 펄스(예를 들어, 도 20a 내지 도 20c의 Iset0)보다 클 수 있다.
도 20a 내지 20c는 도 19의 동작에 따라 메모리 셀들(MC)에 인가되는 전기적 펄스들의 예들을 나타내는 그래프이다.
도 20a 내지 도 20c을 참조하면, 가로축은 시간을 나타내고, 세로축은 전기적 펄스의 진폭을 나타낸다. 도 20a에 따른 일 실시예에서, 제1 검증 기입 전류 펄스(Iset1)의 제2 진폭은 기입 전류 펄스(Iset0)의 제1 진폭보다 높을 수 있다. 도 20b에 따른 일 실시예에서, 제1 검증 기입 전류 펄스(Iset1)의 제2 펄스 폭은 기입 전류 펄스(Iset0)의 제1 펄스 폭보다 넓을 수 있다. 도 20c에 따른 일 실시예에서 제1 검증 기입 전류 펄스(Iset1)의 제2 진폭 및 제2 펄스 폭은 기입 전류 펄스(Iset0)의 제1 진폭 및 제1 펄스 폭보다 클 수 있다.
다시 도 19를 참조하면, S1800 단계에서, 복수의 메모리 셀들에 검증 기입 전압 펄스를 인가한다. 구체적으로, 제2 기입 회로(1212)는 비활성화된 기입 모드 신호(WMD)에 응답하여 활성화될 수 있고, 검증 기입 전압 펄스를 메모리 셀에 제공함으로써 메모리 셀에 대한 검증 기입 동작을 수행할 수 있다.
일 실시예에서, S1600 단계 및 S1800 단계 이후에 S140 단계를 수행할 수 있다. 구체적으로, 검증 기입 전류 펄스 또는 검증 기입 전압 펄스가 인가된 복수의 메모리 셀들에 검증 펄스를 인가함으로써 복수의 메모리 셀들의 현재 저항을 독출하는 검증 독출 동작을 다시 수행할 수 있다.
도 21은 도 19에 예시된 S1510 단계의 제1 방향 검증 독출 동작에 따른 검증 기입 동작을 나타내는 그래프이다.
도 21을 참조하면, 가로축은 독출 전류(Iread)를 나타내고, 세로축은 메모리 셀들(MC)의 개수를 나타낸다. 본 실시예에서, 복수의 메모리 셀들(MC)의 현재 저항 상태는 제4 저항 상태(RS4)이고, 복수의 메모리 셀들(MC)의 프로그램하고자 하는 데이터에 따른 목표 저항 상태는 제1 저항 상태(RS1)라고 하자.
기입 전류 펄스(Iset)의 인가에 따라, 메모리 셀들(MC)의 저항은 제4 저항 상태(RS4)에서 제1 저항 상태(RS1)의 방향으로 변할 수 있다. 이때, 제1 프로그램 루프의 수행 결과 메모리 셀들(MC)의 분포는 "D1"이고, 제2 프로그램 루프의 수행 결과 메모리 셀들(MC)의 분포는 "D2"이며, 제3 프로그램 루프의 수행 결과 메모리 셀들(MC)의 분포는 "D3"일 수 있다.
제1 프로그램 루프에서, 복수의 메모리 셀들(MC)에 기입 전류 펄스(Iset0)를 인가하고, 이어서 검증 펄스(Vread)를 인가할 수 있다. 이때, 제어 로직(13)은 고 기준 저항에 대응하는 제1 기준 독출 전류(Iver1)보다 낮은 독출 전류가 출력된 메모리 셀들(MC)에 대해서는 기입 전류 펄스(Iset0)보다 큰 제1 검증 기입 전류 펄스(Iset1)를 인가하도록 전압 제어 신호(CTRL_vol)를 제어할 수 있다.
제2 프로그램 루프에서, 복수의 메모리 셀들(MC)에 제1 검증 기입 전류 펄스(Iset1)를 인가하고, 이어서 검증 펄스(Vread)를 인가할 수 있다. 이때, 제어 로직(13)은 제1 기준 독출 전류(Iver1)보다 낮은 독출 전류가 출력된 메모리 셀들(MC)에 대해서는 제1 검증 기입 전류 펄스(Iset1)보다 큰 제2 검증 기입 전류 펄스(Iset2)를 인가하도록 전압 제어 신호(CTRL_vol)를 제어할 수 있다.
제3 프로그램 루프에서, 복수의 메모리 셀들(MC)에 제2 검증 기입 전류 펄스(Iset2)를 인가하고, 이어서 검증 펄스(Vread)를 인가할 수 있다. 제3 프로그램 루프의 수행 결과, 복수의 메모리 셀들(MC)은 제1 기준 독출 전류(Iver1)보다 큰 독출 전류를 가질 수 있다. 본 실시예에 따르면, 이어서, 복수의 메모리 셀들(MC)에 대한 제2 방향 검증 독출 동작을 수행할 수 있다.
도 22는 도 19에 예시된 S1520 단계의 제2 방향 검증 독출 동작에 따른 검증 기입 동작을 나타내는 그래프이다.
도 22를 참조하면, 가로축은 독출 전류(Iread)를 나타내고, 세로축은 메모리 셀들(MC)의 개수를 나타낸다. 본 실시예에서, 복수의 메모리 셀들(MC)의 현재 저항 상태는 제4 저항 상태(RS4)이고, 복수의 메모리 셀들(MC)의 프로그램하고자 하는 데이터에 따른 저항 상태는 제1 저항 상태(RS1)라고 하자.
기입 전류 펄스 및 복수의 검증 기입 전류 펄스들의 인가에 따라, 메모리 셀들(MC)의 분포는 D4일 수 있고, 메모리 셀들(MC)의 최종 분포는 Df일 수 있다. D4에서 빗금 친 영역에 해당하는 일부 메모리 셀들은 오버 프로그램된 메모리 셀들일 수 있다. 본 실시예에서, 오버 프로그램된 메모리 셀들에 대해서는 검증 기입 전압 펄스(Vreset)를 인가할 수 있고, 이에 따라, 복수의 메모리 셀들(MC)은 프로그램하고자 하는 제2 저항 상태(R2)에 대응되는 최종 분포인 Df를 가질 수 있다.
도 23은 본 발명의 다른 실시예에 따른 메모리 장치의 동작 방법을 나타내는 흐름도이다.
도 23을 참조하면, 본 실시예에 따른 메모리 장치의 동작 방법은 도 17의 S1200b 단계 이후에 수행되는 S1400 내지 S1800 단계들을 더 포함할 수 있다. 따라서, 도 16 및 도 17과 중복되는 내용은 생략하기로 한다.
S1200b 단계에서, 복수의 메모리 셀들이 목표 저항 상태를 갖도록 복수의 메모리 셀들에 기입 전압 펄스(예를 들어, 도 24a 내지 24c의 Vreset0)를 인가한다. S1400 단계에서, 복수의 메모리 셀들에 검증 펄스(예를 들어, 도 24a 내지 24c의 Vread)를 인가함으로써 복수의 메모리 셀들의 현재 저항을 독출한다.
S1550 단계에서, 저항이 고 기준 저항보다 높은지 판단한다. S1550 단계에 따른 동작은 제2 방향에 따른 검증 독출 동작이라고 지칭할 수 있다. 예를 들어, 독출 회로(122)는 고 기준 저항에 해당하는 기준 전압(Vref)과 메모리 셀에 연결된 센싱 노드(VSN)의 전압을 비교함으로써, 저항이 고 기준 저항보다 높은지 판단할 수 있다. 판단 결과, 저항이 고 기준 저항보다 높은 경우 S1570 단계를 수행한다. 한편, 판단 결과, 저항이 고 기준 저항보다 높지 않은 경우 S1560 단계를 수행한다.
S1560 단계에서, 저항이 저 기준 저항보다 낮은지 판단한다. S1560에 따른 동작은 제1 방향 검증 독출 동작이라고 지칭할 수 있다. 예를 들어, 독출 회로(122)는 저 기준 저항에 해당하는 기준 전압(Vref)과 메모리 셀에 연결된 센싱 노드(VSN)의 전압을 비교함으로써, 저항이 저 기준 저항보다 낮은지 판단할 수 있다. 판단 결과, 저항이 저 기준 저항보다 낮은 경우 S1580 단계를 수행한다.
한편, 판단 결과, 저항이 저 기준 저항보다 낮지 않은 경우 메모리 셀에 대한 기입 동작이 완료된 것으로 판단하고, 기입 동작을 종료할 수 있다. 예를 들어, 독출 회로(122)는 패스 신호(P)를 생성하고, 생성된 패스 신호(P)는 기입 회로(121) 및 제어 로직(13)에 제공할 수 있다.
S1570 단계에서, 제2 기입 모드를 지시하는 기입 모드 신호를 생성한다. 구체적으로, 제어 로직(13)에 포함된 기입 모드 결정부(131)는 제2 기입 모드를 지시하는 기입 모드 신호(WMD)를 생성할 수 있다. 예를 들어, 기입 모드 결정부(131)는 기입 모드 신호(WMD)를 비활성화시켜, 논리 '로우' 레벨로 결정할 수 있다.
S1580 단계에서, 제1 기입 모드를 지시하는 기입 모드 신호를 생성한다. 구체적으로, 제어 로직(13)에 포함된 기입 모드 결정부(131)는 제1 기입 모드를 지시하는 기입 모드 신호(WMD)를 생성할 수 있다. 예를 들어, 기입 모드 결정부(131)는 기입 모드 신호(WMD)를 활성화시켜, 논리 '하이' 레벨로 결정할 수 있다.
S1800 단계에서, 복수의 메모리 셀들에 검증 기입 전압 펄스(예를 들어, 도 24a 내지 24c의 Vreset1)를 인가한다. 구체적으로, 제2 기입 회로(1212)는 비활성화된 기입 모드 신호(WMD)에 응답하여 활성화될 수 있고, 검증 기입 전압 펄스(예를 들어, 도 24a 내지 24c의 Vreset1)를 메모리 셀에 제공함으로써 메모리 셀에 대한 검증 기입 동작을 수행할 수 있다. 이때, 검증 기입 전압 펄스(예를 들어, 도 24a 내지 24c의 Vreset1)는 기입 전압 펄스(예를 들어, 도 24a 내지 24c의 Vreset1)보다 클 수 있다.
도 24a 내지 24c는 도 23의 동작에 따라 메모리 셀들(MC)에 인가되는 전기적 펄스들의 예들을 나타내는 그래프이다.
도 24a 내지 도 24c을 참조하면, 가로축은 시간을 나타내고, 세로축은 전기적 펄스의 진폭을 나타낸다. 도 24a에 따른 일 실시예에서, 제1 검증 기입 전압 펄스(Vreset1)의 제2 진폭은 기입 전압 펄스(Vreset0)의 제1 진폭보다 높을 수 있다. 도 24b에 따른 일 실시예에서, 제1 검증 기입 전압 펄스(Vreset1)의 제2 펄스 폭은 기입 전압 펄스(Vreset0)의 제1 펄스 폭보다 넓을 수 있다. 도 24c에 따른 일 실시예에서 제1 검증 기입 전압 펄스(Vreset1)의 제2 진폭 및 제2 펄스 폭은 기입 전압 펄스(Vreset0)의 제1 진폭 및 제1 펄스 폭보다 클 수 있다.
다시 도 19를 참조하면, S1600 단계에서, 복수의 메모리 셀들에 검증 기입 전류 펄스를 인가한다. 구체적으로, 제1 기입 회로(1211)는 활성화된 기입 모드 신호(WMD)에 응답하여 활성화될 수 있고, 검증 기입 전류 펄스를 메모리 셀에 제공함으로써 메모리 셀에 대한 검증 기입 동작을 수행할 수 있다.
일 실시예에서, S1600 단계 및 S1800 단계 이후에 S140 단계를 수행할 수 있다. 구체적으로, 검증 기입 전류 펄스 또는 검증 기입 전압 펄스가 인가된 복수의 메모리 셀들에 검증 펄스를 인가함으로써 복수의 메모리 셀들의 현재 저항을 독출하는 검증 독출 동작을 다시 수행할 수 있다.
도 25는 도 23에 예시된 S1550 단계의 제2 방향 검증 독출 동작에 따른 검증 기입 동작을 나타내는 그래프이다.
도 25를 참조하면, 가로축은 독출 전류(Iread)를 나타내고, 세로축은 메모리 셀들(MC)의 개수를 나타낸다. 본 실시예에서, 복수의 메모리 셀들(MC)의 현재 저항 상태는 제1 저항 상태(RS1)이고, 복수의 메모리 셀들(MC)의 프로그램하고자 하는 데이터에 따른 저항 상태는 제3 저항 상태(RS3)라고 하자.
기입 전압 펄스(Vreset)의 인가에 따라, 메모리 셀들(MC)의 저항은 제1 저항 상태(RS1)에서 제3 저항 상태(RS3)의 방향으로 변할 수 있다. 이때, 제1 프로그램 루프의 수행 결과 메모리 셀들(MC)의 분포는 D5이고, 제2 프로그램 루프의 수행 결과 메모리 셀들(MC)의 분포는 D6이며, 제3 프로그램 루프의 수행 결과 메모리 셀들(MC)의 분포는 D7일 수 있다.
제1 프로그램 루프에서, 복수의 메모리 셀들(MC)에 기입 전압 펄스(Vreset0)를 인가하고, 이어서 검증 펄스(Vread)를 인가할 수 있다. 이때, 제어 로직(13)은 저 기준 저항에 대응하는 제1 기준 독출 전류(Iver3)보다 높은 독출 전류가 출력된 메모리 셀들(MC)에 대해서는 기입 전압 펄스(Vreset0)보다 큰 제1 검증 기입 전압 펄스(Vreset1)를 인가하도록 전압 제어 신호(CTRL_vol)를 제어할 수 있다.
제2 프로그램 루프에서, 복수의 메모리 셀들(MC)에 제1 검증 기입 전압 펄스(Vreset1)를 인가하고, 이어서 검증 펄스(Vread)를 인가할 수 있다. 이때, 제어 로직(13)은 제1 기준 독출 전류(Iver3)보다 높은 독출 전류가 출력된 메모리 셀들(MC)에 대해서는 제1 검증 기입 전압 펄스(Vreset1)보다 큰 제2 검증 기입 전압 펄스(Vreset2)를 인가하도록 전압 제어 신호(CTRL_vol)를 제어할 수 있다.
제3 프로그램 루프에서, 복수의 메모리 셀들(MC)에 제2 검증 기입 전압 펄스(Vreset2)를 인가하고, 이어서 검증 펄스(Vread)를 인가할 수 있다. 제3 프로그램 루프의 수행 결과, 복수의 메모리 셀들(MC)은 제1 기준 독출 전류(Iver3)보다 낮은 독출 전류를 가질 수 있다. 본 실시예에 따르면, 이어서, 복수의 메모리 셀들(MC)에 대한 제1 방향 검증 독출 동작을 수행할 수 있다.
도 26은 도 23에 예시된 S1560 단계의 제1 방향 검증 독출 동작에 따른 검증 기입 동작을 나타내는 그래프이다.
도 26을 참조하면, 가로축은 독출 전류(Iread)를 나타내고, 세로축은 메모리 셀들(MC)의 개수를 나타낸다. 본 실시예에서, 복수의 메모리 셀들(MC)의 현재 저항 상태는 제1 저항 상태(RS1)이고, 복수의 메모리 셀들(MC)의 프로그램하고자 하는 데이터에 따른 저항 상태는 제3 저항 상태(RS3)라고 하자.
기입 전압 펄스 및 복수의 검증 기입 전압 펄스들의 인가에 따라, 메모리 셀들(MC)의 분포는 D8일 수 있고, 메모리 셀들(MC)의 최종 분포는 Df'일 수 있다. D8에서 빗금 친 영역에 해당하는 일부 메모리 셀들은 오버 프로그램된 메모리 셀들일 수 있다. 본 실시예에서, 오버 프로그램된 메모리 셀들에 대해서는 검증 기입 전류 펄스(Iset)를 인가할 수 있고, 이에 따라, 복수의 메모리 셀들(MC)은 프로그램하고자 하는 제3 저항 상태(R3)에 대응되는 최종 분포인 Df'를 가질 수 있다.
도 27은 본 발명의 다른 실시예에 따른 메모리 장치의 동작 방법을 나타내는 흐름도이다.
도 27을 참조하면, S2100 단계에서, 복수의 메모리 셀들의 초기 저항(Ri)을 독출한다. 구체적으로, 독출 회로(122)는 기입 펄스가 인가되지 전의 복수의 메모리 셀들의 초기 저항(Ri)을 독출할 수 있다.
S2200 단계에서, 초기 저항(Ri)과 프로그램하고자 하는 목표 저항 상태(Rt)를 비교한다. S2300 단계에서, 초기 저항(Ri)이 목표 저항 상태(Rt)보다 높은지 판단한다. 일 실시예에서, 독출 회로(122)는 초기 저항(Ri)이 고 임계 저항보다 높은지 판단할 수 있다. 다른 실시예에서, 독출 회로(122)는 초기 저항(Ri)이 저 임계 저항보다 낮은지 판단할 수 있다.
판단 결과, 초기 저항(Ri)이 목표 저항 상태(Rt)보다 높은 경우 S2400 단계를 수행한다. 한편, 판단 결과, 초기 저항(Ri)이 목표 저항 상태(Rt)보다 낮은 경우 S2300 단계를 수행한다.
S2400 단계에서, 복수의 메모리 셀들에 기입 전류 펄스를 인가한다. 구체적으로, 제1 기입 회로(1211)는 활성화된 기입 모드 신호(WMD)에 응답하여 활성화될 수 있고, 기입 전류 펄스를 메모리 셀에 제공함으로써 메모리 셀에 대한 기입 동작을 수행할 수 있다.
S2500 단계에서, 복수의 메모리 셀들에 기입 전압 펄스를 인가한다. 구체적으로, 제2 기입 회로(1212)는 비활성화된 기입 모드 신호(WMD)에 응답하여 활성화될 수 있고, 기입 전압 펄스를 메모리 셀에 제공함으로써 메모리 셀에 대한 기입 동작을 수행할 수 있다.
도 28은 본 발명의 실시예들에 따른 메모리 시스템을 메모리 카드 시스템(1000)에 적용한 예를 나타내는 블록도이다.
도 28을 참조하면, 메모리 카드 시스템(1000)은 호스트(1100) 및 메모리 카드(1200)를 포함할 수 있다. 호스트(1100)는 호스트 컨트롤러(1110) 및 호스트 접속부(1120)를 포함할 수 있다. 메모리 카드(1200)는 카드 접속부(1210), 카드 컨트롤러(1220) 및 메모리 장치(1230)를 포함할 수 있다. 이때, 메모리 카드(1200)는 도 1 내지 도 27에 도시된 실시예들을 이용하여 구현될 수 있다.
호스트(1100)는 메모리 카드(1200)에 데이터를 기입하거나, 메모리 카드(1200)에 저장된 데이터를 독출할 수 있다. 호스트 컨트롤러(1110)는 커맨드(CMD), 호스트(1100) 내의 클럭 발생기(미도시)에서 발생한 클럭 신호(CLK) 및 데이터(DATA)를 호스트 접속부(1120)를 통해 메모리 카드(1200)로 전송할 수 있다.
카드 컨트롤러(1220)는 카드 접속부(1210)를 통해 수신된 커맨드에 응답하여, 카드 컨트롤러(1220) 내에 있는 클럭 발생기(미도시)에서 발생한 클럭 신호에 동기하여 데이터를 메모리 장치(1230)에 저장할 수 있다. 메모리 장치(1230)는 호스트(1100)로부터 전송된 데이터를 저장할 수 있다.
메모리 카드(1230)는 컴팩트 플래시 카드(CFC: Compact Flash Card), 마이크로 드라이브(Microdrive), 스마트 미디어 카드(SMC: Smart Media Card) 멀티미디어 카드(MMC: Multimedia Card), 보안 디지털 카드(SDC: Security Digital Card), 메모리 스틱(Memory Stick), 및 USB 플래시 메모리 드라이버 등으로 구현될 수 있다.
도 29는 본 발명의 실시예들에 따른 메모리 시스템을 포함하는 컴퓨팅 시스템(2000)을 나타내는 블록도이다.
도 29를 참조하면, 컴퓨팅 시스템(2000)은 메모리 시스템(2100), 프로세서(2200), RAM(2300), 입출력 장치(2400), 및 전원 장치(2500) 포함할 수 있다. 한편, 도 29에는 도시되지 않았지만, 컴퓨팅 시스템(2000)은 비디오 카드, 사운드 카드, 메모리 카드, USB 장치 등과 통신하거나, 또는 다른 전자 기기들과 통신할 수 있는 포트(port)들을 더 포함할 수 있다. 컴퓨팅 시스템(2000)은 퍼스널 컴퓨터로 구현되거나, 노트북 컴퓨터, 휴대폰, PDA(personal digital assistant) 및 카메라 등과 같은 휴대용 전자 장치로 구현될 수 있다.
프로세서(2200)는 특정 계산들 또는 태스크(task)들을 수행할 수 있다. 실시예에 따라, 프로세서(2200)는 마이크로프로세서(micro-processor), 중앙 처리 장치(Central Processing Unit; CPU)일수 있다. 프로세서(2200)는 어드레스 버스(address bus), 제어 버스(control bus) 및 데이터 버스(data bus) 등과 같은 버스(2600)를 통하여 RAM(2300), 입출력 장치(2400) 및 메모리 시스템(2100)과 통신을 수행할 수 있다. 이때, 메모리 시스템(2100)은 도 1 내지 도 28에 도시된 실시예들을 이용하여 구현될 수 있다.
실시예에 따라, 프로세서(2200)는 주변 구성요소 상호연결(Peripheral Component Interconnect; PCI) 버스와 같은 확장 버스에도 연결될 수 있다.
RAM(2300)는 컴퓨팅 시스템(2000)의 동작에 필요한 데이터를 저장할 수 있다. 예를 들어, RAM(2300)은 디램(DRAM), 모바일 디램, 에스램(SRAM), 피램(PRAM), 에프램(FRAM), 알램(RRAM) 및/또는 엠램(MRAM)으로 구현될 수 있다.
입출력 장치(2400)는 키보드, 키패드, 마우스 등과 같은 입력 수단 및 프린터, 디스플레이 등과 같은 출력 수단을 포함할 수 있다. 전원 장치(2500)는 컴퓨팅 시스템(2000)의 동작에 필요한 동작 전압을 공급할 수 있다.
도 30은 본 발명의 실시예들에 따른 메모리 시스템을 SSD 시스템(3000)에 적용한 예를 나타내는 블록도이다.
도 30을 참조하면, SSD 시스템(3000)은 호스트(3100) 및 SSD(3200)를 포함할 수 있다. SSD(3200)는 신호 커넥터(signal connector)를 통해 호스트(3100)와 신호를 주고 받으며, 전원 커넥터(power connector)를 통해 전원을 입력 받는다. SSD(3200)는 SSD 컨트롤러(3210), 보조 전원 장치(3220) 및 복수의 메모리 장치들(3230, 3240, 3250)을 포함할 수 있다. 이때, SSD(3200)는 도 1 내지 도 29에 도시된 실시예들을 이용하여 구현될 수 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
1: 메모리 시스템
10, 10a: 메모리 장치
20: 메모리 컨트롤러

Claims (10)

  1. 복수의 메모리 셀들을 포함하는 저항성 메모리 장치의 동작 방법으로서,
    상기 복수의 메모리 셀들이 제1 기준 저항과 제2 기준 저항 사이의 목표 저항 상태를 갖도록 상기 복수의 메모리 셀들에 기입 펄스를 인가하는 단계;
    상기 복수의 메모리 셀들에 검증 펄스를 인가함으로써 상기 복수의 메모리 셀들의 저항을 독출하는 단계;
    상기 복수의 메모리 셀들 중 상기 저항이 상기 제2 기준 저항보다 높은 메모리 셀들에 검증 기입 전류 펄스를 인가하는 단계; 및
    상기 복수의 메모리 셀들 중 상기 저항이 상기 제1 기준 저항보다 낮은 메모리 셀들에 검증 기입 전압 펄스를 인가하는 단계를 포함하는 방법.
  2. 제1항에 있어서,
    상기 기입 펄스를 인가하는 단계를 수행하기 전에, 상기 복수의 메모리 셀들의 초기 저항을 독출하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  3. 제2항에 있어서,
    상기 기입 펄스를 인가하는 단계는, 상기 초기 저항이 상기 목표 저항 상태보다 높은 메모리 셀들에 기입 전류 펄스를 인가하는 단계를 포함하는 것을 특징으로 하는 방법.
  4. 제3항에 있어서,
    상기 독출하는 단계는, 상기 저항이 상기 제2 기준 저항보다 높은지 여부를 판단하는 제1 방향 검증 독출 동작을 수행하는 단계를 포함하는 것을 특징으로 하는 방법.
  5. 제4항에 있어서,
    상기 검증 기입 전류 펄스를 인가하는 단계 이후에, 상기 저항이 상기 제1 기준 저항보다 낮은지 여부를 판단하는 제2 방향 검증 독출 동작을 수행하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  6. 제2항에 있어서,
    상기 기입 펄스를 인가하는 단계는, 상기 초기 저항이 상기 목표 저항 상태보다 낮은 메모리 셀들에 기입 전압 펄스를 인가하는 단계를 포함하는 것을 특징으로 하는 방법.
  7. 제6항에 있어서,
    상기 독출하는 단계는, 상기 저항이 상기 제1 기준 저항보다 낮은지 여부를 판단하는 제2 방향 검증 독출 동작을 수행하는 단계를 포함하는 것을 특징으로 하는 방법.
  8. 제7항에 있어서,
    상기 검증 기입 전압 펄스를 인가하는 단계 이후에, 상기 저항이 상기 제2 기준 저항보다 높은지 여부를 판단하는 제1 방향 검증 독출 동작을 수행하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  9. 복수의 메모리 셀들을 포함하는 저항성 메모리 장치의 동작 방법으로서,
    상기 복수의 메모리 셀들의 초기 저항을 독출하는 단계;
    상기 초기 저항과 프로그램하고자 하는 목표 저항 상태를 비교하는 단계;
    상기 초기 저항이 상기 목표 저항 상태보다 높은 경우, 상기 복수의 메모리 셀들에 기입 전류 펄스를 인가하는 단계; 및
    상기 초기 저항이 상기 목표 저항 상태보다 낮은 경우, 상기 복수의 메모리 셀들에 기입 전압 펄스를 인가하는 단계를 포함하는 방법.
  10. 제9항에 있어서,
    상기 기입 전류 펄스 또는 상기 기입 전압 펄스가 인가된 상기 복수의 메모리 셀들에 검증 펄스를 인가함으로써 상기 복수의 메모리 셀들의 현재 저항을 독출하는 단계를 더 포함하는 것을 특징으로 하는 방법.
KR1020140079948A 2014-06-27 2014-06-27 저항성 메모리 장치 및 상기 저항성 메모리 장치의 동작 방법 KR102140785B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140079948A KR102140785B1 (ko) 2014-06-27 2014-06-27 저항성 메모리 장치 및 상기 저항성 메모리 장치의 동작 방법
US14/695,922 US9558822B2 (en) 2014-06-27 2015-04-24 Resistive memory device and method of operating the resistive memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140079948A KR102140785B1 (ko) 2014-06-27 2014-06-27 저항성 메모리 장치 및 상기 저항성 메모리 장치의 동작 방법

Publications (2)

Publication Number Publication Date
KR20160001427A true KR20160001427A (ko) 2016-01-06
KR102140785B1 KR102140785B1 (ko) 2020-08-03

Family

ID=54931244

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140079948A KR102140785B1 (ko) 2014-06-27 2014-06-27 저항성 메모리 장치 및 상기 저항성 메모리 장치의 동작 방법

Country Status (2)

Country Link
US (1) US9558822B2 (ko)
KR (1) KR102140785B1 (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102238647B1 (ko) * 2014-10-01 2021-04-09 삼성전자주식회사 저항성 메모리 장치, 저항성 메모리 시스템 및 저항성 메모리 장치의 동작방법
US9595327B2 (en) * 2015-03-06 2017-03-14 Kabushiki Kaisha Toshiba Variable resistance memory device and verify method thereof
US9627058B2 (en) * 2015-06-17 2017-04-18 Macronix International Co., Ltd. Resistance random access memory with accurate forming procedure, operating method thereof and operating system thereof
CN106653079B (zh) * 2015-10-30 2021-07-06 华邦电子股份有限公司 电阻式存储器装置及其写入方法
KR20180007187A (ko) * 2016-07-12 2018-01-22 에스케이하이닉스 주식회사 전자 장치 및 전자 장치의 동작 방법
JP2018085155A (ja) * 2016-11-21 2018-05-31 東芝メモリ株式会社 磁気メモリ
JP2018147541A (ja) * 2017-03-08 2018-09-20 株式会社東芝 メモリを備えた集積回路および書き込み方法
US10002669B1 (en) * 2017-05-10 2018-06-19 Arm Ltd. Method, system and device for correlated electron switch (CES) device operation
KR102040103B1 (ko) * 2017-05-25 2019-11-05 한국화학연구원 가변 저항 메모리 장치 및 그것의 동작 방법
US10755779B2 (en) * 2017-09-11 2020-08-25 Silicon Storage Technology, Inc. Architectures and layouts for an array of resistive random access memory cells and read and write methods thereof
US10290327B2 (en) * 2017-10-13 2019-05-14 Nantero, Inc. Devices and methods for accessing resistive change elements in resistive change element arrays
KR102531995B1 (ko) * 2018-03-29 2023-05-15 에스케이하이닉스 주식회사 반도체 메모리 장치, 이를 포함하는 저장 장치 및 메모리 컨트롤러의 동작 방법
CN110570889B (zh) * 2018-06-06 2021-07-27 华邦电子股份有限公司 找出电阻式随机存取存储器的最佳操作条件的方法
US11011227B2 (en) 2018-06-15 2021-05-18 Arm Ltd. Method, system and device for non-volatile memory device operation
KR20200009460A (ko) * 2018-07-19 2020-01-30 에스케이하이닉스 주식회사 저항 변화 메모리 장치 및 그것의 구동 방법
TWI696179B (zh) * 2019-07-09 2020-06-11 華邦電子股份有限公司 電阻式隨機存取記憶體及其重置方法
US11158358B2 (en) * 2019-07-22 2021-10-26 Micron Technology, Inc. Adaptive write operations for a memory device
TWI754175B (zh) * 2019-10-03 2022-02-01 華邦電子股份有限公司 熟化電阻式隨機存取記憶體的方法
CN112802521B (zh) * 2019-11-13 2024-02-23 华邦电子股份有限公司 熟化电阻式随机存取存储器的方法
US10818353B1 (en) 2019-11-14 2020-10-27 Winbond Electronics Corp. Method for ripening resistive random access memory
JP6968941B1 (ja) * 2020-07-08 2021-11-24 ウィンボンド エレクトロニクス コーポレーション 抵抗変化型クロスバーアレイ装置
JP7150787B2 (ja) * 2020-07-31 2022-10-11 ウィンボンド エレクトロニクス コーポレーション 抵抗変化型クロスバーアレイ装置
US11315634B1 (en) * 2020-10-20 2022-04-26 International Business Machines Corporation Device comprising tunable resistive elements

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100755409B1 (ko) * 2006-08-28 2007-09-04 삼성전자주식회사 저항 메모리 소자의 프로그래밍 방법
US20120069630A1 (en) * 2008-05-20 2012-03-22 Seagate Technology Llc Write verify method for resistive random access memory

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7960224B2 (en) 2007-04-03 2011-06-14 Macronix International Co., Ltd. Operation method for multi-level switching of metal-oxide based RRAM
WO2009016824A1 (ja) 2007-08-01 2009-02-05 Panasonic Corporation 不揮発性記憶装置
US7961494B2 (en) 2008-04-11 2011-06-14 Sandisk 3D Llc Non-volatile multi-level re-writable memory cell incorporating a diode in series with multiple resistors and method for writing same
US8031517B2 (en) * 2008-07-30 2011-10-04 Samsung Electronics Co., Ltd. Memory device, memory system having the same, and programming method of a memory cell
JP2010225221A (ja) 2009-03-23 2010-10-07 Toshiba Corp 半導体記憶装置
KR20100107609A (ko) 2009-03-26 2010-10-06 삼성전자주식회사 저항성 메모리 장치, 이를 포함하는 메모리 시스템 및 저항성 메모리 장치의 기입 방법
US8934292B2 (en) 2011-03-18 2015-01-13 Sandisk 3D Llc Balanced method for programming multi-layer cell memories
KR20130021199A (ko) 2011-08-22 2013-03-05 삼성전자주식회사 비휘발성 메모리 소자 및 그 구동 방법
KR101996020B1 (ko) 2012-02-08 2019-07-04 삼성전자주식회사 가변 저항 메모리 장치 및 그것의 쓰기 방법
KR101948153B1 (ko) 2012-03-12 2019-02-14 삼성전자주식회사 저항성 메모리 장치 및 그것의 데이터 쓰기 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100755409B1 (ko) * 2006-08-28 2007-09-04 삼성전자주식회사 저항 메모리 소자의 프로그래밍 방법
US20120069630A1 (en) * 2008-05-20 2012-03-22 Seagate Technology Llc Write verify method for resistive random access memory

Also Published As

Publication number Publication date
US20150380086A1 (en) 2015-12-31
US9558822B2 (en) 2017-01-31
KR102140785B1 (ko) 2020-08-03

Similar Documents

Publication Publication Date Title
KR102140785B1 (ko) 저항성 메모리 장치 및 상기 저항성 메모리 장치의 동작 방법
KR102140786B1 (ko) 저항성 메모리 장치 및 상기 저항성 메모리 장치의 동작 방법
KR102204389B1 (ko) 저항성 메모리 장치 및 저항성 메모리 장치의 동작 방법
KR102159258B1 (ko) 메모리 장치 및 상기 메모리 장치의 동작 방법
KR102264162B1 (ko) 저항성 메모리 장치 및 저항성 메모리 장치의 동작 방법
KR102178832B1 (ko) 저항성 메모리 장치 및 저항성 메모리 장치의 동작 방법
US9570170B2 (en) Resistive memory device and method of operating the same
KR102230195B1 (ko) 메모리 장치 및 상기 메모리 장치의 동작 방법
US9183932B1 (en) Resistive memory device and method of operating the same
KR20160010211A (ko) 저항성 메모리 장치, 저항성 메모리 시스템 및 저항성 메모리 장치의 동작방법
KR102157357B1 (ko) 메모리 장치 및 상기 메모리 장치의 독출 방법
KR102347180B1 (ko) 저항성 메모리 장치
KR20160101541A (ko) 저항성 메모리 시스템 및 저항성 메모리 시스템의 동작 방법
KR20200041122A (ko) 독출 마진을 증대시키기 위한 저항성 메모리 장치의 동작 방법
US9361974B2 (en) Resistive memory device and method of operating the same to reduce leakage current
US9384832B2 (en) Memory device and method of operating the same

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant