CN108427892A - 存储器件、存储器控制器及其操作方法 - Google Patents

存储器件、存储器控制器及其操作方法 Download PDF

Info

Publication number
CN108427892A
CN108427892A CN201711383740.8A CN201711383740A CN108427892A CN 108427892 A CN108427892 A CN 108427892A CN 201711383740 A CN201711383740 A CN 201711383740A CN 108427892 A CN108427892 A CN 108427892A
Authority
CN
China
Prior art keywords
write
data
memory device
memory
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201711383740.8A
Other languages
English (en)
Inventor
具滋现
权正贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN108427892A publication Critical patent/CN108427892A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/73—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by creating or determining hardware identification, e.g. serial numbers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1076—Parity data used in redundant arrays of independent storages, e.g. in RAID systems
    • G06F11/108—Parity data distribution in semiconductor storages, e.g. in SSD
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/073—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a memory management context, e.g. virtual memory or cache management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
    • G06F11/076—Error or fault detection not based on redundancy by exceeding limits by exceeding a count or rate limit, e.g. word- or bit count limit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1446—Point-in-time backing up or restoration of persistent data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/024—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

一种存储器控制器的操作方法可以包括：对存储器件的冗余区域执行预设次数的写入操作，读取存储器件的冗余区域的数据并检测数据中出现的错误比特位，以及基于检测到的错误比特位来产生与存储器件相对应的标识符。

Description

存储器件、存储器控制器及其操作方法
相关申请的交叉引用
本申请要求2017年2月13日提交的申请号为10-2017-0019343的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
各种实施例涉及一种存储器件，更具体地，涉及一种产生并分配存储器件的标识符的方法。
背景技术
包括存储器件的存储系统被应用于针对消费者或工业的各种电子设备中，例如计算机、移动电话、便携式数字助理(PDA)、数码相机、游戏机、导航系统等，并且用作主存储器件或辅助存储器件。这样的存储系统可以根据耦接到应用于存储系统的电子设备的接口协议而被实现为各种类型的储存器件中的一种。例如，各种类型的储存器件可以包括：固态硬盘(SSD)、MMC、嵌入式MMC(eMMC)、缩小尺寸MMC(RS-MMC)、微型MMC、安全数字(SD)卡(SD，迷你-SD或微型-SD)、通用储存总线(USB)器件、通用快闪储存(UFS)器件、紧凑型快闪(CF)卡、智能媒体卡和记忆棒。
根据半导体制造工艺制造包括在存储系统中的存储器件或存储芯片。半导体制造工艺可以包括如下至少三个步骤。
在第一步骤中，由半导体制造商制造存储芯片或存储裸片。各种逻辑块、存储器结构和其它半导体电路形成在半导体晶片或任意合适的衬底上。单个晶片通常包括大量相同芯片电路的复制品。在晶片工艺之后，测试所生产的芯片电路，并将晶片切割成多个裸片。由于裸片容易损坏，因此功能性裸片可以安装在其它材料(例如，塑料带)上以利于其它工艺。
在第二步骤中，可以初始化包括功能性裸片的存储芯片。对于特定的应用，可以使能和/或初始化存储芯片的各种组件。这样的工艺可以由被配置为将特定的初始化数据加载到存储芯片上的初始化设备来执行。对于特定的应用，可以将相同的初始化数据加载到所有的存储芯片。该步骤使存储芯片适合于特定的应用。
在第三步骤中，通过密钥和/或标识符来个性化存储芯片。例如，安全应用供应商可以使用用于期望的安全应用的密钥和/或标识符。对于该操作，此时可以将不同的个性化数据加载到各个存储芯片。
通常，通过具有特定加密算法的密钥和/或标识符发生器来产生密钥和/或标识符。由于这样的加密算法是基于数学特征的，因此通过加密算法计算的密钥和/或标识符不可避免地具有特定的模式。因此，当密钥和/或标识符发生器的加密算法被捕获时，通过对应的加密算法产生的密钥和/或标识符可以容易地被未经授权的用户解码。
发明内容
各种实施例涉及一种基于存储器件的特性来产生并分配能够区分存储器件的标识符的方法。
根据本发明的一个实施例，存储器控制器的操作方法包括：对存储器件的冗余区域执行预设次数的写入操作；从存储器件的冗余区域读取读取数据，并且检测读取数据中出现的错误比特位；以及基于检测到的错误比特位来产生针对存储器件的标识符。
根据本发明的一个实施例，存储器控制器包括：写入/读取操作控制单元，其适用于使用写入数据来对存储器件的冗余区域执行预设次数的写入操作；错误检测单元，其适用于检测来自存储器件的冗余区域的读取数据中出现的错误比特位；以及标识符发生单元，其适用于基于检测到的错误比特位来产生与存储器件相对应的标识符。
根据本发明的一个实施例，存储器件包括：存储单元阵列，其包括正常区域和冗余区域；以及控制逻辑，其适用于响应于指示进入预设操作模式的命令，通过对存储单元阵列的冗余区域执行预设次数的写入操作来产生标识符。
附图说明
图1是示出根据本发明的实施例的存储器控制器的框图。
图2是示出用于图1所示的存储器件的写入操作和读取操作的示例性电流脉冲的曲线图。
图3是示出根据本发明的实施例的存储器件的框图。
图4是根据本发明的实施例的存储器控制器的操作的流程图。
具体实施方式
下面将参考附图更详细地描述各种实施例。然而，本发明可以以不同的形式来实施，并且不应理解为限于本文所述的实施例。相反，提供这些实施例使得本公开将会充分且完整，且将会向本领域技术人员完全地传达本发明的范围。贯穿本公开，在本发明的各个附图和实施例中，相同的附图标记表示相同的部件。
图1是示出根据本发明的实施例的可操作地耦接到存储器件200的存储器控制器100的框图。
参考图1，存储器控制器100可以包括：测试器件(未示出)，其耦接到存储器件200，测试存储器件200并根据测试结果将数据加载到存储器件200。存储器控制器100可以在制造存储器件200的同时测试存储器件200的各种电路或电路的输入值。
存储器件200可以包括易失性存储器件或非易失性存储器件。例如，存储器件200可以包括使用电阻材料的存储器件，例如，相变随机存取存储器(PRAM)、磁阻式RAM(MRAM)或电阻式RAM(RRAM)。
虽然动态RAM(DRAM)或快闪存储器使用电荷来储存数据，但是使用电阻材料的存储器件使用诸如硫族化物合金(在PRAM的情况下)的相变材料的状态变化、取决于铁磁材料(在MRAM的情况下)的磁化状态的磁隧道结(MJT)薄膜的电阻变化或可变电阻材料(在RRAM的情况下)的电阻变化来储存数据。代表性地，PRAM的单位存储单元可以包括耦接到字线的一个单元晶体管和耦接到位线的一个可变电阻器。可变电阻器由诸如被称为硫族化物合金的特定薄膜材料的相变材料形成。
PRAM可以根据施加到对应存储单元的电流而使用相变材料的状态变化来储存数据。也就是说，相变材料可以根据施加到其上的电流而具有晶相或非晶相，并且存储单元可以使用晶相具有与非晶相不同的电阻的特性来储存数据。
当等于或小于阈值的低电流被施加到包括相变电阻器的存储单元时，相变电阻器可以具有适于结晶的温度。然后，存储单元可以转换为晶相，并成为低电阻材料。另一方面，当超过阈值的高电流被施加到存储单元时，相变电阻器可以具有等于或大于熔点的温度。然后，存储单元可以转换为非晶相，并成为高电阻材料。
这样，在写入操作期间，PRAM的存储单元可以具有两种状态(即，晶态或非晶态)中的一种状态。晶态可以表示数据的逻辑电平为“0”(逻辑0)，这是因为电阻具有相对较小的量级；而非晶态可以表示数据的逻辑电平为“1”(逻辑1)，这是因为电阻具有相对较大的量级。将存储单元的数据从逻辑电平“0”改变为逻辑电平“1”的写入操作可以被称为RESET操作，而将存储单元的数据从逻辑电平“1”改变到逻辑电平“0”的写入操作可以被称为SET操作。
图2是示出用于图1所示的存储器件的写入操作和读取操作的示例性电流脉冲的曲线图。
参考图2，写入操作包括用于将数据写入存储单元的RESET操作和SET操作(即，用于在写入操作期间改变相变材料的状态)。因此，如图2所示，写入操作需要大量的电流和较长的延时(参考RESET脉冲和SET脉冲)。另一方面，读取操作是仅感测相变材料的电流状态的操作。因此，读取操作需要少量的电流和较短的延时(参考READ脉冲)。
因此，与读取操作相比，对存储器件200执行的写入操作可以引起大量的电流流入相变材料，并且连续地改变相变材料的状态。结果，存储器件200可能被磨损。通常，为了确保正常操作和将数据储存在存储器件200的存储单元中，写入操作的次数被限制为最大预设次数。例如，最大预设次数可以是每个存储单元107次写入操作。这意味着，当数据被写入至存储单元超过107次时，在储存在存储单元中的数据中可能会发生错误。
多个存储单元中出现的错误可以根据存储器件200的制造环境或操作条件而不同。也就是说，根据存储器件200的特性，在储存在多个存储单元中的数据中可能发生随机但唯一的错误比特位。根据本实施例，存储器控制器100可以在存储器件200中产生错误比特位，检测所产生的错误比特位，以及产生区分存储器件200的标识符。
返回参考图1，存储器控制器100可以包括写入/读取操作控制单元110、错误检测单元120和标识符发生单元130。存储器件200可以包括正常区域210和用于替换正常区域210的有缺陷的存储单元的冗余区域220。根据本发明，冗余区域220可以用于产生用于区分存储器件200的标识符的写入/读取操作。
写入/读取操作控制单元110可以对存储器件200的区域执行预设次数的写入操作。例如，写入/读取操作控制单元110可以对存储器件200的冗余区域220执行预设次数的写入操作。写入/读取操作控制单元110可以将指示写入操作的命令WR和指示存储器件200的冗余区域220的地址ADD传输到存储器件200，以便执行写入操作。
根据本实施例，写入/读取操作控制单元110可以包括计数器111和比较器112。在每次对存储器件200执行写入操作时，计数器111都可以将计数值增加1。此外，在每次计数值增加时，比较器112可以将计数值与预设次数进行比较。
在计数值达到预设次数之前，写入/读取操作控制单元110可以通过将命令WR和地址ADD连续地传输到存储器件200来重复写入操作。此时，可以以逻辑电平“0”或逻辑电平“1”来同时传输写入数据WDATA。期望地，在重复写入操作的同时，写入/读取操作控制单元110可以以逻辑电平“0”和逻辑电平“1”交替地传输写入数据WDATA。
当计数值达到预设次数时，写入/读取操作控制单元110可以将命令RD和地址ADD传输到存储器件200，并执行读取操作。此时，地址ADD可以指示存储器件200的冗余区域220。此外，写入/读取操作控制单元110可以将写入数据WDATA传输到错误检测单元120，该写入数据WDATA最终被传输到存储器件200(以下称为“最终写入数据WDATA_F”)。
错误检测单元120可以检测从存储器件200的冗余区域220读取的读取数据RDATA中出现的错误比特位。错误检测单元120可以将从写入/读取操作控制单元110传输的最终写入数据WDATA_F与读取数据RDATA进行比较。对于该操作，错误检测单元120可以通过对最终写入数据WDATA_F和读取数据RDATA执行异或运算来检测错误比特位。
在对最终写入数据WDATA_F和读取数据RDATA执行异或运算之后，可以获得异或运算结果XOR。异或运算结果XOR可以具有第一逻辑电平，例如，在最终写入数据WDATA_F和读取数据RDATA的多个对应比特位之中，具有相同逻辑电平的最终写入数据WDATA_F和读取数据RDATA的对应比特位的逻辑电平“0”。异或运算结果XOR可以具有第二逻辑电平，例如，在最终写入数据WDATA_F和读取数据RDATA的多个对应比特位之中，具有不同逻辑电平的最终写入数据WDATA_F和读取数据RDATA的对应比特位的逻辑电平“1”。因此，具有异或运算结果XOR中的第二逻辑电平的比特位可以指示错误比特位的分布并对应于检测到的错误比特位。
标识符发生单元130可以基于异或运算结果XOR来产生与存储器件200相对应的标识符ID。在写入操作和读取操作期间输入至存储器件200的写入数据WDATA和从存储器件200输出的读取数据RDATA可以对应于冗余区域220的一个存储块。也就是说，写入数据WDATA、读取数据RDATA和异或运算结果XOR可以由512比特位构成，并且标识符发生单元130可以使用512比特位的一半或部分来产生标识符ID。
对于该操作，标识符发生单元130可以将异或运算结果XOR划分成多个部分。基于异或运算结果XOR的错误比特位分布，标识符发生单元130可以选择多个部分中的一个部分作为标识符ID。例如，标识符发生单元130可以对多个部分中具有第二逻辑电平的比特位进行计数，并且选择具有最大计数值的部分作为标识符ID。
在一个实施例中，标识符发生单元130可以选择整个异或运算结果XOR本身作为标识符ID。这可以依赖于应用存储器件200的系统的期望安全级别。所产生的标识符ID可以被重新传输到存储器件200，并储存在正常区域210和冗余区域220中的任何一个的特定存储块中。
根据上述实施例，存储器控制器100可以通过将与写入操作相对应的写入数据WDATA和命令/地址WR/ADD连续地传输到存储器件200多次而在重复执行写入操作之后产生标识符ID。然而，根据另一实施例，存储器件200可以重复执行写入操作并在从存储器控制器100接收一次命令/地址WR/ADD和写入数据WDATA之后储存对应的标识符ID。将参考图3详细描述该实施例。
图3是示出根据本发明的实施例的存储器件300的框图。
参考图3，根据本实施例的存储器件300可以包括存储单元阵列310、控制逻辑340、行选择电路350、列选择电路360和读取/写入电路370。
存储单元阵列310可以包括具有以矩阵形状布置的行和列的多个存储单元。多个存储单元的行可以分别耦接到字线WL0至WLm，并且多个存储单元的列可以分别耦接到位线BL0至BLn。每个存储单元可以包括存储元件和访问元件。存储元件可以包括根据晶态或非晶态而具有不同电阻值的相变材料，并且访问元件可以控制流过存储元件的电流。访问元件可以对应于串联耦接到可变电阻元件的二极管或晶体管。
包括在存储单元阵列310中的多个存储单元可以被划分成正常区域320和冗余区域330。正常区域320和冗余区域330两者都可以包括存储单元并且具有相同的结构。冗余区域330的存储单元可以用于替换在正常区域320所包括的存储单元之中具有缺陷的存储单元。
控制逻辑340可以响应于从外部设备(例如，图1的存储器控制器100或主机(未示出))提供的命令CMD和地址ADD来控制行选择电路350、列选择电路360和读取/写入电路370。此外，控制逻辑340可以将从外部设备提供的数据DATA传输到读取/写入电路370，或者将通过读取/写入电路370读取的数据DATA输出到外部设备。
根据本实施例，控制逻辑340可以从外部设备接收模式命令IM。模式命令IM可以被包括在命令CMD中，并且指示存储器件进入预设操作模式，例如，标识符发生模式。控制逻辑340可以响应于模式命令IM来对存储单元阵列310重复地执行预设次数的写入操作。
控制逻辑340可以利用模式命令IM从外部设备接收地址ADD和数据DATA。地址ADD可以指示存储单元阵列310的冗余区域330，并且数据DATA可以对应于逻辑电平“0”和逻辑电平“1”中的任何一个。因此，控制逻辑340可以以预设次数将数据DATA重复地写入存储单元阵列310的冗余区域330。
对于该操作，控制逻辑340可以包括解码电路(未示出)。为了选择与存储单元阵列310的冗余区域330相对应的字线WL0至WLm和位线BL0至BLn，控制逻辑340可以对地址ADD进行解码，并将行选择信号X0至Xm和列选择信号Y0至Yn分别提供给行选择电路350和列选择电路360。
行选择电路350可以响应于行选择信号X0至Xm来选择多个字线WL0至WLm之中的对应字线，并且列选择电路360可以响应于列选择信号Y0至Yn来选择多个位线BL0至BLn之中的对应位线。列选择电路360可以包括多个选择晶体管。多个选择晶体管可以响应于列选择信号Y0至Yn来将位线BL0至BLn耦接到数据线DL0至DLk。
读取/写入电路370可以从存储单元阵列310中选中的存储单元读取数据/将数据写入存储单元阵列310中选中的存储单元。读取/写入电路370可以从耦接到字线和位线的存储单元读取数据/将数据写入耦接到字线和位线的存储单元，该字线和位线分别由行选择电路350和列选择电路360来选择。在根据本实施例的操作模式中，读取/写入电路370可以根据控制逻辑340的控制来以预设次数将数据DATA重复地写入到存储单元阵列310的选中的存储单元中。
对于该操作，读取/写入电路370可以从控制逻辑340接收数据DATA，并将与数据DATA相对应的写入偏置施加到存储单元阵列310的选中的存储单元。写入偏置可以包括RESET脉冲和SET脉冲(参考图2)。也就是说，读取/写入电路370可以锁存所接收的数据DATA，并以预设次数将与锁存的数据DATA相对应的写入偏置施加到存储单元阵列310的选中的存储单元。
根据本实施例，存储器件300可以响应于指示操作模式的模式命令IM而进入预设操作模式。此外，根据从外部设备一次输入的地址ADD和数据DATA，存储器件300可以将数据DATA重复地写入到存储单元阵列310中与地址ADD相对应的区域。因此，在使用固定为逻辑电平“0”或逻辑电平“1”的数据DATA而执行预设次数的写入操作之后，储存在存储单元阵列310的对应区域中的数据可以用作存储器件300的标识符ID。结果，外部设备可以通过仅将命令/地址CMD/ADD和数据DATA传输到存储器件一次来产生并储存与多个存储器件相对应的标识符ID。
在下文中，参考图1至图4，将详细说明根据本发明的实施例的存储器控制器的操作。
图4是根据本发明的实施例的存储器控制器的操作的流程图。
1)写入操作S410
对于存储器件200的写入操作，存储器控制器100可以利用指示写入操作的命令WR来传输地址ADD和写入数据WDATA。地址ADD可以指示存储器件200的冗余区域220，并且数据DATA可以具有第一逻辑电平和第二逻辑电平中的任何一个。因此，存储器件200可以将写入数据WDATA写入到冗余区域220。
2)计数增加操作S420和比较操作S430
不论何时执行写入操作，写入/读取操作控制单元110的计数器111都可以增加计数值。写入/读取操作控制单元110的比较器112可以将计数值与预设次数进行比较。预设次数可以被设置为与无错操作中对存储器件200的写入操作的有限次数相等。
当计数值未达到预设次数(步骤S430中为“否”)时，程序可以返回到步骤S410的写入操作。也就是说，在计数值达到预设次数之前，写入/读取操作控制单元110可以重复步骤S410的写入操作，并且计数器111可以在步骤S420增加计数值。不论何时重复写入操作，写入/读取操作控制单元110都可以使用具有与先前写入操作的写入数据WDATA的逻辑电平不同的逻辑电平(在第一逻辑电平和第二逻辑电平之间)的写入数据WDATA来执行写入操作。
3)错误比特位检测操作S440
当计数值等于预设次数(步骤S430中为“是”)时，写入/读取操作控制单元110可以将最终写入数据WDATA_F传输到错误检测单元120，并从存储器件200的冗余区域220读取读取数据RDATA。存储器控制器100的错误检测单元120可以将读取数据RDATA与最终写入数据WDATA_F进行比较，并且检测来自存储器件200的冗余区域220的读取数据RDATA中出现的错误比特位。例如，错误检测单元120可以通过对读取数据RDATA和最终写入数据WDATA_F执行异或运算来检测错误比特位。基于异或运算，错误检测单元120可以获得异或运算结果XOR。
4)标识符发生操作S450
存储器控制器100的标识符发生单元130可以基于指示检测到的错误比特位的异或运算结果XOR来产生与存储器件200相对应的标识符ID。对于该操作，标识符发生单元130可以将异或运算结果XOR划分成多个部分。标识符发生单元130可以基于异或运算结果XOR的错误比特位分布来选择多个部分中的一个部分作为标识符ID。例如，标识符发生单元130可以对多个部分中具有第二逻辑电平的比特位进行计数，并且选择具有最大计数值的部分作为标识符ID。
在详细的说明书中，已经描述了具体实施例。然而，应该理解的是，这些实施例仅用于说明的目的，而不应用作限制本说明书。例如，已经在上述实施例中例示了相变存储器件。然而，本实施例可以应用于任何非易失性存储器件或易失性存储器件。也就是说，在包括根据制造环境或操作条件而可能具有不同特性的多个存储单元的存储器件中，存储单元可以暴露于可能发生错误的环境中，以便基于不同的特性来产生标识符。
根据本发明所描述的实施例，本技术可以基于存储器件的特性来产生用于区分存储器件的标识符或加密密钥，该存储器件的特性可以根据存储器件的制造环境或操作条件而不同。因此，当基于特定算法产生多个存储器件的标识符时，即使算法被暴露，也可以防止所有存储器件的安全性受到损害。
此外，通过一个操作命令，多个存储器件可以同时产生并储存标识符。随着存储器件数量的增加，可以以更高的速度产生标识符，并将其分配给相应的存储器件。
虽然已经为了说明的目的描述了各种实施例，但是对于本领域技术人员来说明显的是，在不脱离如所附权利要求所限定的本发明的精神和范围的情况下，可以进行各种改变和修改。

Claims (20)

1.一种存储器控制器的操作方法，其包括：
对存储器件的冗余区域执行预设次数的写入操作，
从存储器件的冗余区域读取读取数据，并检测读取数据中出现的错误比特位，以及
基于检测到的错误比特位来产生针对存储器件的标识符。
2.根据权利要求1所述的操作方法，其中，执行预设次数的写入操作的步骤包括：
执行用于将具有第一逻辑电平和第二逻辑电平之一的写入数据写入存储器件的冗余区域的写入操作；
每次执行写入操作时，增加计数值并将计数值与预设次数进行比较；以及
重复执行写入操作和增加计数值，直到计数值达到预设次数。
3.根据权利要求2所述的操作方法，其中，执行写入操作的步骤包括：
使用具有在第一逻辑电平和第二逻辑电平之间的与先前写入操作的写入数据的逻辑电平不同的逻辑电平的写入数据来执行写入操作。
4.根据权利要求2所述的操作方法，其中，读取读取数据和检测错误比特位的步骤包括：
当计数值等于预设次数时，从存储器件的冗余区域读取读取数据；以及
将写入数据与读取数据进行比较。
5.根据权利要求4所述的操作方法，其中，将写入数据与读取数据进行比较的步骤包括：
对写入数据和读取数据执行异或运算以检测错误比特位。
6.根据权利要求5所述的操作方法，其中，产生标识符的步骤包括：
将异或运算结果划分成多个部分；以及
基于检测到的错误比特位的分布来选择所述多个部分中的一个部分作为标识符。
7.根据权利要求1所述的操作方法，其中，存储器件包括非易失性存储器件，并且预设次数对应于对非易失性存储器件的写入操作的有限次数。
8.一种存储器控制器，其包括：
写入/读取操作控制单元，其适用于使用写入数据来对存储器件的冗余区域执行预设次数的写入操作；
错误检测单元，其适用于检测来自存储器件的冗余区域的读取数据中出现的错误比特位；以及
标识符发生单元，其适用于基于检测到的错误比特位来产生与存储器件相对应的标识符。
9.根据权利要求8所述的存储器控制器，其中，写入/读取操作控制单元包括：
计数器，其适用于在执行写入操作时将计数值增加1；以及
比较器，其适用于将计数值与预设次数进行比较。
10.根据权利要求9所述的存储器控制器，其中，在计数值达到预设次数之前，写入/读取操作控制单元在以第一逻辑电平和第二逻辑电平交替地传输写入数据的同时重复写入操作。
11.根据权利要求9所述的存储器控制器，其中，当计数值等于预设次数时，写入/读取操作控制单元从存储器件的冗余区域读取读取数据。
12.根据权利要求8所述的存储器控制器，其中，错误检测单元通过对写入数据和读取数据执行异或运算来检测错误比特位。
13.根据权利要求12所述的存储器控制器，其中，标识符发生单元将异或运算结果划分成多个部分，并且基于检测到的错误比特位的分布来选择所述多个部分中的一个部分作为标识符。
14.根据权利要求8所述的存储器控制器，其中，存储器件包括非易失性存储器件，并且预设次数对应于对非易失性存储器件的写入操作的有限次数。
15.根据权利要求8所述的存储器控制器，其中，存储器控制器包括：
测试器件，其耦接到存储器件以测试存储器件，并且基于测试结果将数据加载到存储器件。
16.一种存储器件，其包括：
存储单元阵列，其包括正常区域和冗余区域；以及
控制逻辑，其适用于响应于指示进入预设操作模式的命令，通过对存储单元阵列的冗余区域执行预设次数的写入操作来产生标识符。
17.根据权利要求16所述的存储器件，其中，控制逻辑通过对用命令输入的地址进行解码来产生行选择信号和列选择信号。
18.根据权利要求17所述的存储器件，还包括：
行选择电路，其适用于选择在存储单元阵列的多个字线之中与行选择信号相对应的字线；
列选择电路，其适用于选择在存储单元阵列的多个位线之中与列选择信号相对应的位线；以及
读取/写入电路，其适用于从耦接到选中的字线和选中的位线的存储单元读取数据/将数据写入耦接到选中的字线和选中的位线的存储单元。
19.根据权利要求18所述的存储器件，其中，读取/写入电路锁存从控制逻辑传输的数据，并且以预定次数将与锁存的数据相对应的写入偏置施加到存储单元。
20.根据权利要求16所述的存储器件，其中，存储器件包括非易失性存储器件，并且预设次数对应于对非易失性存储器件的写入操作的有限次数。
CN201711383740.8A 2017-02-13 2017-12-20 存储器件、存储器控制器及其操作方法 Pending CN108427892A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170019343A KR20180094170A (ko) 2017-02-13 2017-02-13 식별자를 생성하기 위한 메모리 장치, 메모리 컨트롤러, 및 그의 동작 방법
KR10-2017-0019343 2017-02-13

Publications (1)

Publication Number Publication Date
CN108427892A true CN108427892A (zh) 2018-08-21

Family

ID=63106387

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711383740.8A Pending CN108427892A (zh) 2017-02-13 2017-12-20 存储器件、存储器控制器及其操作方法

Country Status (3)

Country Link
US (1) US10204037B2 (zh)
KR (1) KR20180094170A (zh)
CN (1) CN108427892A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111540388A (zh) * 2019-01-22 2020-08-14 爱思开海力士有限公司 半导体存储器
CN111638994A (zh) * 2020-06-01 2020-09-08 长江存储科技有限责任公司 一种闪存存储器及其错误比特计数检测方法和系统
CN113178223A (zh) * 2021-04-27 2021-07-27 珠海全志科技股份有限公司 存储器的数据训练方法、计算机装置及计算机可读存储介质

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10296405B2 (en) * 2016-07-05 2019-05-21 SK Hynix Inc. Nonvolatile memory system and error determination method thereof
KR20200121179A (ko) 2019-04-15 2020-10-23 에스케이하이닉스 주식회사 반도체 장치 및 이를 포함하는 반도체 시스템
US11513880B1 (en) 2021-08-26 2022-11-29 Powerchip Semiconductor Manufacturing Corporation Failure bit count circuit for memory and method thereof

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5841709A (en) * 1995-12-29 1998-11-24 Stmicroelectronics, Inc. Memory having and method for testing redundant memory cells
US20040162959A1 (en) * 2003-02-14 2004-08-19 Adelmann Todd C. Device identification using a memory profile
US7783941B2 (en) * 2004-09-06 2010-08-24 Samsung Electronics Co., Ltd. Memory devices with error detection using read/write comparisons
CN104517654A (zh) * 2013-10-07 2015-04-15 爱思开海力士有限公司 半导体存储器件和包括其的半导体系统
US20150363257A1 (en) * 2014-06-16 2015-12-17 Hyo-Jin KWON Resistive memory device and operating method

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6948091B2 (en) * 2002-05-02 2005-09-20 Honeywell International Inc. High integrity recovery from multi-bit data failures
EP1523607B1 (en) * 2002-07-23 2011-08-24 Welldynamics, B.V. Subterranean well pressure and temperature measurement
EP2011123B1 (en) 2006-04-13 2015-03-04 Nxp B.V. Semiconductor device identifier generation method and semiconductor device
US7787034B2 (en) * 2006-04-27 2010-08-31 Avago Technologies General Ip (Singapore) Pte. Ltd. Identification of integrated circuits using pixel or memory cell characteristics

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5841709A (en) * 1995-12-29 1998-11-24 Stmicroelectronics, Inc. Memory having and method for testing redundant memory cells
US20040162959A1 (en) * 2003-02-14 2004-08-19 Adelmann Todd C. Device identification using a memory profile
US7783941B2 (en) * 2004-09-06 2010-08-24 Samsung Electronics Co., Ltd. Memory devices with error detection using read/write comparisons
CN104517654A (zh) * 2013-10-07 2015-04-15 爱思开海力士有限公司 半导体存储器件和包括其的半导体系统
US20150363257A1 (en) * 2014-06-16 2015-12-17 Hyo-Jin KWON Resistive memory device and operating method

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111540388A (zh) * 2019-01-22 2020-08-14 爱思开海力士有限公司 半导体存储器
CN111540388B (zh) * 2019-01-22 2023-09-08 爱思开海力士有限公司 半导体存储器
CN111638994A (zh) * 2020-06-01 2020-09-08 长江存储科技有限责任公司 一种闪存存储器及其错误比特计数检测方法和系统
CN113178223A (zh) * 2021-04-27 2021-07-27 珠海全志科技股份有限公司 存储器的数据训练方法、计算机装置及计算机可读存储介质

Also Published As

Publication number Publication date
US10204037B2 (en) 2019-02-12
US20180232267A1 (en) 2018-08-16
KR20180094170A (ko) 2018-08-23

Similar Documents

Publication Publication Date Title
CN108427892A (zh) 存储器件、存储器控制器及其操作方法
US10042588B2 (en) Electronic device and operating method thereof
KR101622817B1 (ko) 저항 메모리 센싱 방법 및 디바이스
US10762958B2 (en) Resistive memory device including a reference cell and method of controlling a reference cell to identify values stored in memory cells
JP5754710B2 (ja) 抵抗性メモリ装置
EP3576341A1 (en) Random code generator and associated random code generating method
US9437294B2 (en) Resistance variable memory sensing
CN105518800B (zh) 半导体存储器装置及其ecc方法
CN110491431A (zh) 校准参考电阻器的电阻式存储器装置
CN105122217A (zh) 电阻式随机存取存储器以及存储及检索电阻式随机存取存储器的信息的方法
US10090033B2 (en) PUF circuit and magnetoresistive device and control method thereof
US9646660B2 (en) Selectable memory access time
US10992483B2 (en) Physically unclonable function device for use in user authentication system and operation method thereof
US20210165577A1 (en) Sensing operations in memory
CN107408412A (zh) 存储器装置及存储器系统
CN108335715A (zh) 非易失性存储器件及其操作方法
CN109920469A (zh) 半导体系统
CN107924369A (zh) 存储器装置
CN111223505B (zh) 半导体存储装置
CN109472168A (zh) 基于一次性可编程mram的物理不可克隆函数生成方法及装置
US11651825B2 (en) Random value generator
US20240062795A1 (en) Memory device configured to generate read current based on size of memory cell and value of read current actually applied to memory cell
CN109472169A (zh) 一种mram芯片的物理不可克隆函数生成方法及装置
JP6586398B2 (ja) オプションコード供与回路及びその供与方法
US20190027485A1 (en) Memory arrangement

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20180821