CN111540388B - 半导体存储器 - Google Patents

半导体存储器 Download PDF

Info

Publication number
CN111540388B
CN111540388B CN201911271840.0A CN201911271840A CN111540388B CN 111540388 B CN111540388 B CN 111540388B CN 201911271840 A CN201911271840 A CN 201911271840A CN 111540388 B CN111540388 B CN 111540388B
Authority
CN
China
Prior art keywords
data
write
control signal
pattern
normal write
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911271840.0A
Other languages
English (en)
Other versions
CN111540388A (zh
Inventor
安昶用
高汉硕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mimi Ip Co ltd
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN111540388A publication Critical patent/CN111540388A/zh
Application granted granted Critical
Publication of CN111540388B publication Critical patent/CN111540388B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/1201—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G11C29/787—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using a fuse hierarchy
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1045—Read-write mode select circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0076—Write operation performed depending on read result
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

半导体存储器件包括：存储单元阵列；储存电路，其适用于储存模式数据；数据输入电路，其适用于从外部设备接收正常写入数据；比较电路，其适用于基于预读取控制信号将图案数据与正常写入数据进行比较，并生成与比较结果相对应的比较信号；以及写入电路，其适用于基于预写入控制信号将图案数据写入到存储单元阵列，以及基于正常写入控制信号和比较信号将正常写入数据中的一些写入到存储单元阵列。

Description

半导体存储器
相关申请的交叉引用
本申请要求于2019年1月22日提交的申请号为10-2019-0008122的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
本发明的各种实施例涉及半导体设计技术，更具体地，涉及半导体存储器件。
背景技术
半导体存储器件根据写入模式来储存从控制设备(例如，主机)输入的写入数据。通常，当储存写入数据时，由于半导体存储器件的特性而消耗大量电力。特别地，相变随机存取存储器(RAM)的功耗比动态RAM的功耗高很多倍。
另外，可以在写入模式下访问在半导体存储器件中包括的存储单元之中选择的一些存储单元。访问次数可以确定所选择的存储单元的寿命。换句话说，访问次数的增加缩短了所选择的存储单元的寿命。
因此，需要一种在写入模式下减少功耗并增加存储单元的寿命的方法。
发明内容
本发明的各个实施例针对一种半导体存储器件，该半导体存储器件能够将存储单元在写入模式下被访问(即，被写入)的次数最小化。
根据一个实施例，一种半导体存储器件包括：存储单元阵列；储存电路，其适用于储存图案数据；数据输入电路，其适用于从外部设备接收正常写入数据；比较电路，其适用于基于预读取控制信号将图案数据与正常写入数据进行比较，并生成与比较结果相对应的比较信号；以及写入电路，其适用于基于预写入控制信号将图案数据写入到存储单元阵列，以及基于正常写入控制信号和比较信号将正常写入数据中的一些写入存储单元阵列。
根据一个实施例，一种半导体存储器件包括：存储单元阵列；储存电路，其适用于储存多个图案数据，每个图案数据具有包括根据每个应用以不同顺序被图案化的第一数据值和第二数据值的图案，并且基于选择控制信号输出在多个图案数据之中选择的图案数据；数据输入电路，其适用于从外部设备接收正常写入数据，所述正常写入数据是响应于所述应用而被提供的；写入电路，其适用于基于预写入控制信号将选择的图案数据写入到存储单元阵列；读取电路，其适用于基于预读取控制信号来读取被写入到存储单元阵列的图案数据；以及比较电路，其适用于将写入图案数据与正常写入数据进行比较，并生成与比较结果相对应的比较信号，其中，写入电路适用于基于正常写入控制信号和比较信号而将正常写入数据中的一些写入到存储单元阵列。
根据一个实施例，一种半导体存储器件的操作方法包括：在启动模式下，将图案数据写入到存储单元阵列，所述图案数据具有其中以预定顺序图案化第一数据值和第二数据值的图案；并且，在写入模式下，将图案数据的数据值与写入数据的数据值进行比较，并基于比较结果将写入数据的一些数据值写入到存储单元阵列。
根据一个实施例，一种存储器件包括：存储单元阵列，其包括多个单元，每个单元包括可变电阻元件；储存电路，其适用于储存多个单元之中的目标单元的图案数据；数据输入电路，其适用于接收目标单元的写入数据；和写入电路，其适用于将写入数据的一部分写入目标单元，所述写入数据的所述一部分对应于正常写入数据与图案数据之间的差异。
附图说明
图1是示出根据实施例的半导体存储器件的框图。
图2是示出图1所示的半导体存储器件的操作的表。
图3是示出根据实施例的半导体存储器件的框图。
图4是示出图3所示的半导体存储器件的操作的表。
具体实施方式
下面参考附图更详细地描述本发明的各种实施例。提供这些实施例是为了使本公开透彻和完整，并将本发明的保护范围充分传达给本领域技术人员。
图1是示出根据实施例的半导体存储器件100的框图。
参照图1，半导体存储器件100可以包括存储单元阵列101、储存电路103、数据焊盘105、数据输入电路107、比较电路109、写入电路111、命令焊盘113和命令解码器115。
存储单元阵列101可以包括多个存储单元(未示出)。每个存储单元可以包括可变电阻元件。可变电阻元件可以包括相变材料。
储存电路103可以储存图案数据PT_DATA。图案数据PT_DATA是指在执行对应的应用时频繁产生的数据值的图案(pattern)。所述应用是指诸如应用程序的软件。换句话说，根据所述应用，可以通过以预定顺序对第一数据值(即，“0”)和第二数据值(即，“1”)进行图案化来获得图案数据PT_DATA。例如，图案数据PT_DATA可以包括：其中对第一数据值和第二数据值进行交替图案化的图案“01010101”，或者其中以预定数量对第一数据值和第二数据值进行重复图案化的图案“00001111”。替代地，根据所述应用，图案数据PT_DATA可以具有各种方式的图案。图案数据PT_DATA可以在测试模式下储存在储存电路103中。储存电路103可以包括例如熔丝电路和寄存器。
储存电路103可以基于输出控制信号BT_CTRL将图案数据PT_DATA输出到写入电路111，并且基于预读取控制信号PRE_CTRL将图案数据PT_DATA输出到比较电路109。
数据焊盘105可以将从外部设备(即主机(未示出))输入的外部写入数据EXT_DATA作为内部写入数据INT_DATA传输到数据输入电路107。
数据输入电路107可以基于内部写入数据INT_DATA来生成正常写入数据IP_DATA，并且将正常写入数据IP_DATA输出到比较电路109和写入电路111。例如，数据输入电路107可以包括通用输入缓冲器。
比较电路109可以基于预读取控制信号PRE_CTRL将图案数据PT_DATA与正常写入数据IP_DATA进行比较，并且将与比较结果相对应的比较信号COMP输出到写入电路111。例如，比较电路109可以将正常写入数据IP_DATA的数据值与图案数据PT_DATA的数据值进行比较，并且生成比较信号COMP作为比较结果。当正常写入数据IP_DATA具有16比特数据值并且图案数据PT_DATA具有16比特数据值时，比较信号COMP可以具有16比特比较值。比较值可以指的是通过将正常写入数据IP_DATA的数据值与图案数据PT_DATA的数据值逐比特地按顺序进行比较而获得的结果值。例如，当正常写入数据IP_DATA的对应数据值等于图案数据PT_DATA的对应数据值时，每个比较值可以具有逻辑值“1”，而当正常写入数据IP_DATA的对应数据值不同于图案数据PT_DATA的对应数据值时，每个比较值可以具有逻辑值“0”。对于另一示例，当正常写入数据IP_DATA的对应数据值等于图案数据PT_DATA的对应数据值时，每个比较值可以具有逻辑值“0”，并且，当正常写入数据IP_DATA的对应数据值与图案数据PT_DATA的对应数据值不同时，每个比较值可以具有逻辑值“1”。
写入电路111可以基于预写入控制信号WT_CTRL1将图案数据PT_DATA作为写入数据WT_DATA写入存储单元阵列101。另外，写入电路111可以基于正常写入控制信号WT_CTRL2和比较信号COMP将正常写入数据IP_DATA中的一些作为写入数据WT_DATA写入存储单元阵列101。例如，写入电路111可以仅将正常写入数据IP_DATA的数据值中的与图案数据PT_DATA的数据值不同的数据值写入存储单元阵列101。下面将提供其详细描述(参见图2)。
命令焊盘113可以将从外部设备输入的外部命令信号EXT_CMD作为内部命令信号INT_CMD输出到命令解码器115。
命令解码器115可以基于内部命令信号INT_CMD来生成输出控制信号BT_CTRL、预读取控制信号PRE_CTRL、预写入控制信号WT_CTRL1和正常写入控制信号WT_CTRL2。例如，命令解码器115可以在启动(boot-up)模式下激活输出控制信号BT_CTRL和预写入控制信号WT_CTRL1。对于另一个示例，命令解码器115可以在写入模式下激活预读取控制信号PRE_CTRL和正常写入控制信号WT_CTRL2。
在下文中，将参照图2来描述根据本实施例的具有前述结构的半导体存储器件100的操作。
图2是示出图1所示的半导体存储器件100的操作的表。
参照图2，图案数据PT_DATA可以在测试模式下储存在储存电路103中。例如，可以通过熔丝编程操作将图案数据PT_DATA储存在储存电路103中。根据该应用，图案数据PT_DATA可以具有这样的图案：在该图案中，以预定顺序图案化了第一数据值(即，“0”)和第二数据值(即，“1”)。例如，图案数据PT_DATA可以包括16比特数据值，即“1010101010101010”。
在启动模式下，当输入外部命令信号EXT_CMD时，命令焊盘113可以将外部命令信号EXT_CMD作为内部命令信号INT_CMD传输到命令解码器115。命令解码器115可以基于内部命令信号INT_CMD激活输出控制信号BT_CTRL和预写入控制信号WT_CTRL1。因此，储存电路103可以基于输出控制信号BT_CTRL将图案数据PT_DATA输出到写入电路111，并且写入电路111可以基于预写入控制信号WT_CTRL1将图案数据PT_DATA作为写入数据WT_DATA写入存储单元阵列101。
在写入模式下，当输入外部命令信号EXT_CMD时，命令焊盘113可以将外部命令信号EXT_CMD作为内部命令信号INT_CMD传输到命令解码器115。命令解码器115可以基于内部命令信号INT_CMD来激活预读取控制信号PRE_CTRL和正常写入控制信号WT_CTRL2。当输入外部写入数据EXT_DATA时，数据焊盘105可以将外部写入数据EXT_DATA作为内部写入数据INT_DATA传输到数据输入电路107。数据输入电路107可以基于内部写入数据INT_DATA来生成正常写入数据IP_DATA。例如，正常写入数据IP_DATA可以包括16比特数据值，即，“1010101000000000”。
在写入模式下，储存电路103可以基于预读取控制信号PRE_CTRL将图案数据PT_DATA输出到比较电路109。比较电路109可以将图案数据PT_DATA与正常写入数据IP_DATA进行比较，并且生成与比较结果相对应的比较信号COMP。例如，比较电路109可以顺序地将图案数据PT_DATA的数据值(即，“1010101010101010”)与正常写入数据IP_DATA的数据值(即，“1010101000000000”)进行比较，并且生成针对各个数据值的比较结果作为比较信号COMP。例如，比较信号COMP可以包括16比特逻辑值，即，“1111111101010101”。因此，如图2所示，写入电路111可以基于正常写入控制信号WT_CTRL2和比较信号COMP而仅将正常写入数据IP_DATA的一些数据值(“0 0 0 0”)作为写入数据WT_DATA写入存储单元阵列101。例如，写入电路111可以仅将4比特数据值作为写入数据WT_DATA写入到存储单元阵列101，4比特数据值是在正常写入数据IP_DATA的数据值之中与图案数据PT_DATA的数据值不同的数据值。在此，4比特数据值是指在比较信号COMP的逻辑值为“0”时的数据值。
图3是示出根据实施例的半导体存储器件200的框图。
参照图3，半导体存储器件200可以包括存储单元阵列201、储存电路203、数据焊盘205、数据输入电路207、读取电路209、比较电路211、写入电路213、数据输出电路215、命令焊盘217、命令解码器219和模式寄存器组(MRS，mode register set)电路221。
存储单元阵列201可以包括多个存储单元(未示出)。每个存储单元可以包括可变电阻元件。可变电阻元件可以包括相变材料。
储存电路203可以储存多个图案数据。多个图案数据中的每一个指的是当执行相应的应用时经常产生的数据值的图案。所述应用是指诸如应用程序的软件。换句话说，根据相应的应用，每个图案数据可以包括其中以预定顺序图案化了第一数据值(即，“0”)和第二数据值(即，“1”)的图案。例如，第一图案数据可以具有其中交替图案化了第一数据值和第二数据值的图案“01010101”，而第二图案数据可以包括其中以预定数量重复图案化了第一数据值和第二数据值的图案“00001111”。替代地，多个图案数据可以取决于每个应用而具有各种方式的图案。可以在测试模式下将多个图案数据储存在储存电路203中。储存电路203可以包括例如熔丝电路和寄存器。
储存电路203可以基于选择控制信号SEL从多个图案数据中选择一个图案数据PT_DATA，并且基于输出控制信号BT_CTRL将选择的图案数据PT_DATA输出到写入电路213。
数据焊盘205可以将从外部设备(即，主机(未示出))输入的外部写入数据EXT_DATA1作为内部写入数据INT_DATA1传输到数据输入电路207。数据焊盘205可以将从数据输出电路215输入的内部读取数据INT_DATA2传输到外部设备作为外部读取数据EXT_DATA2。
数据输入电路207可以基于内部写入数据INT_DATA1来生成正常写入数据IP_DATA，并且将正常写入数据IP_DATA输出到比较电路211和写入电路213。例如，数据输入电路207可以包括通用输入缓冲器。
读取电路209可以基于预读取控制信号PRE_CTRL从存储单元阵列201接收读取数据RD_DATA，并且将与读取数据RD_DATA相对应的写入图案数据PRE_DATA输出到比较电路211。读取电路209可以基于正常读取控制信号RD_CTRL从存储单元阵列201读取读取数据RD_DATA，并且将与读取数据RD_DATA相对应的正常读取数据OP_DATA输出到数据输出电路215。
比较电路211可以基于预读取控制信号PRE_CTRL将写入图案数据PRE_DATA与正常写入数据IP_DATA进行比较，并且生成与比较结果相对应的比较信号COMP。例如，比较电路211可以将写入图案数据PRE_DATA的数据值与正常写入数据IP_DATA的数据值进行比较，并且生成比较信号COMP作为比较结果。当正常写入数据IP_DATA具有16比特数据值并且写入图案数据PRE_DATA具有16比特数据值时，比较信号COMP可以具有16比特比较值。比较值可以指通过将正常写入数据IP_DATA的数据值与写入图案数据PRE_DATA的数据值逐比特地按顺序进行比较而获得的结果值。例如，当正常写入数据IP_DATA的对应数据值等于写入图案数据PRE_DATA的对应数据值时，每个比较值可以具有逻辑值“1”，而当正常写入数据IP_DATA的对应数据值与写入图案数据PRE_DATA的对应数据值不同时，每个比较值可以具有逻辑值“0”。对于另一示例，当正常写入数据IP_DATA的对应数据值等于图案数据PT_DATA的对应数据值时，每个比较值可以具有逻辑值“0”，而当正常写入数据IP_DATA的对应数据值与图案数据PT_DATA的对应数据值不同时，每个比较值可以具有逻辑值“1”。
写入电路213可以基于预写入控制信号WT_CTRL1将选择的图案数据PT_DATA作为写入数据WT_DATA写入到存储单元阵列201。另外，写入电路213可以基于正常写入控制信号WT_CTRL2和比较信号COMP将正常写入数据IP_DATA中的一些作为写入数据WT_DATA写入到存储单元阵列201。例如，写入电路213可以仅将在正常写入数据IP_DATA的数据值之中的与写入图案数据PRE_DATA的数据值不同的数据值写入到存储单元阵列201。下面将提供其详细描述(参照图4)。
数据输出电路215可以基于正常读取数据OP_DATA来产生内部读取数据INT_DATA2。例如，数据输出电路215可以包括通用输出缓冲器。
命令焊盘217可以将从外部设备输入的外部命令信号EXT_CMD作为内部命令信号INT_CMD传输到命令解码器219。
命令解码器219可以基于内部命令信号INT_CMD来生成MRS控制信号MRS_CTRL、输出控制信号BT_CTRL、预读取控制信号PRE_CTRL、预写入控制信号WT_CTRL1、正常写入控制信号WT_CTRL2和正常读取控制信号RD_CTRL。例如，命令解码器219可以在启动模式下激活MRS控制信号MRS_CTRL、输出控制信号BT_CTRL和预写入控制信号WT_CTRL1。对于另一个示例，命令解码器219可以在写入模式下激活预读取控制信号PRE_CTRL和正常写入控制信号WT_CTRL2。对于另一个示例，命令解码器219可以在读取模式下激活正常读取控制信号RD_CTRL。
在下文中，将参照图4描述根据本实施例的具有前述结构的半导体存储器件200的操作。
图4是示出图3所示的半导体存储器件200的操作的表。
参照图4，可以在测试模式下将多个图案数据储存在储存电路203中。例如，可以通过熔丝编程操作将多个图案数据储存在储存电路203中。根据相应的应用，多个图案数据中的每一个可以包括以预定的顺序图案化了第一数据值(即，“0”)和第二数据值(即，“1”)的图案。
在启动模式下，当输入外部命令信号EXT_CMD时，命令焊盘217可以将外部命令信号EXT_CMD作为内部命令信号INT_CMD传输到命令解码器219。命令解码器219可以基于内部命令信号INT_CMD而激活MRS控制信号MRS_CTRL、输出控制信号BT_CTRL和预写入控制信号WT_CTRL1。因此，MRS电路221可以基于MRS控制信号MRS_CTRL生成选择控制信号SEL，并且储存电路203可以基于选择控制信号SEL在多个图案数据中选择一个图案数据PT_DATA。例如，选择的图案数据PT_DATA可以包括16比特数据值，即，“1010101010101010”。储存电路203可以基于输出控制信号BT_CTRL将选择的图案数据PT_DATA输出到写入电路213。写入电路213可以基于预写入控制信号WT_CTRL1将选择的图案数据PT_DATA作为写入数据WT_DATA写入存储单元阵列201。
在写入模式下，当输入外部命令信号EXT_CMD时，命令焊盘217可以将外部命令信号EXT_CMD作为内部命令信号INT_CMD传输到命令解码器219。命令解码器219可以基于内部命令信号INT_CMD而激活预读取控制信号PRE_CTRL和正常写入控制信号WT_CTRL2。当输入外部写入数据EXT_DATA时，数据焊盘205可以将外部写入数据EXT_DATA1作为内部写入数据INT_DATA1传输到数据输入电路207。数据输入电路207可以基于内部写入数据INT_DATA1而生成正常写入数据IP_DATA。例如，正常写入数据IP_DATA可以包括16比特数据值，即，“1010101000000000”。
在写入模式下，基于预读取控制信号PRE_CTRL，读取电路209可以从存储单元阵列201读取与选择的图案数据PT_DATA相对应的读取数据RD_DATA，并将读取数据RD_DATA作为写入图案数据PRE_DATA输出到比较电路211。比较电路211可以将写入图案数据PRE_DATA与正常写入数据IP_DATA进行比较，并且生成与比较结果相对应的比较信号COMP。例如，比较电路211可以将写入图案数据PRE_DATA的数据值(即，“1010101010101010”)与正常写入数据IP_DATA的数据值(即，“1010101000000000”)顺序地进行比较，并且生成针对各个数据值的比较结果作为比较信号COMP。例如，比较信号COMP可以包括16比特逻辑值，即，“1111111101010101”。因此，如图4所示，写入电路213可以基于正常写入控制信号WT_CTRL2和比较信号COMP而仅将正常写入数据IP_DATA的一些数据值(“0 0 0 0”)作为写入数据WT_DATA写入到存储单元阵列201。例如，写入电路213可以仅将正常写入数据IP_DATA的数据值之中的与图案数据PT_DATA的数据值不同的4比特数据值作为写入数据WT_DATA写入到存储单元阵列201。这里，所述的4比特数据值表示当比较信号COMP具有逻辑值“0”时的数据值。
从以上描述显而易见的是，半导体存储器件具有以下优点：可以在写入模式下仅写入正常写入数据的数据值中的一些。
根据实施例，由于在写入模式下要被写入的存储单元的数量被最小化，因此功耗可以被最小化，而存储单元的寿命可以被最大化。
尽管已经相对于特定实施例示出和描述了本发明，但是所公开的实施例不旨在是限制性的。此外，应注意的是，如本领域技术人员根据本公开将认识到的，可以通过替代、改变和修改而以各种方式来实现本发明，而不背离本发明的精神和/或范围。本发明旨在涵盖落入所附权利要求的范围内的所有替代、改变和修改。

Claims (16)

1.一种半导体存储器件，包括：
存储单元阵列；
储存电路，所述储存电路适用于储存图案数据；
数据输入电路，所述数据输入电路适用于从外部设备接收正常写入数据；
比较电路，所述比较电路适用于基于预读取控制信号将所述图案数据与所述正常写入数据进行比较，并且生成与比较结果相对应的比较信号；和
写入电路，所述写入电路适用于基于预写入控制信号将所述图案数据作为写入数据写入所述存储单元阵列，以及基于正常写入控制信号和所述比较信号将所述正常写入数据中的一些作为所述写入数据写入所述存储单元阵列，其中，所述写入电路将所述正常写入数据的数据值之中的与所述图案数据的数据值不同的数据值写入到所述存储单元阵列。
2.根据权利要求1所述的半导体存储器件，其中，所述图案数据包括以预定顺序被图案化的第一数据值和第二数据值。
3.根据权利要求1所述的半导体存储器件，其中，所述储存电路包括寄存器和熔丝电路中的任一个。
4.根据权利要求1所述的半导体存储器件，其中，所述比较电路顺序地将所述正常写入数据的数据值与所述图案数据的数据值进行比较。
5.根据权利要求1所述的半导体存储器件，其中，所述预写入控制信号在启动模式下被激活，而所述预读取控制信号和所述正常写入控制信号在写入模式下被激活。
6.根据权利要求5所述的半导体存储器件，其中，所述预读取控制信号在所述正常写入控制信号之前被激活。
7.一种半导体存储器件，包括：
存储单元阵列；
储存电路，所述储存电路适用于储存多个图案数据，每个图案数据具有包括根据每个应用而以不同顺序被图案化的第一数据值和第二数据值的图案，并且基于选择控制信号输出在所述多个图案数据之中选择的图案数据；
数据输入电路，所述数据输入电路适用于从外部设备接收正常写入数据，所述正常写入数据是响应于所述应用而被提供的；
写入电路，所述写入电路适用于基于预写入控制信号将所述选择的图案数据写入到所述存储单元阵列；
读取电路，所述读取电路适用于基于预读取控制信号来读取被写入到所述存储单元阵列的图案数据；和
比较电路，所述比较电路适用于将写入图案数据与所述正常写入数据进行比较，并且生成与比较结果相对应的比较信号，
其中，所述写入电路适用于基于正常写入控制信号和所述比较信号将所述正常写入数据的数据值之中的与所述图案数据的数据值不同的数据值写入到所述存储单元阵列。
8.根据权利要求7所述的半导体存储器件，其中，所述储存电路包括寄存器和熔丝电路中的任一个。
9.根据权利要求7所述的半导体存储器件，还包括适用于生成所述选择控制信号的模式寄存器组MRS电路。
10.根据权利要求7所述的半导体存储器件，其中，所述比较电路将所述正常写入数据的数据值与所述图案数据的数据值顺序地进行比较。
11.根据权利要求7所述的半导体存储器件，其中，所述预写入控制信号在启动模式下被激活，而所述预读取控制信号和所述正常写入控制信号在写入模式下被激活。
12.根据权利要求11所述的半导体存储器件，其中，所述预读取控制信号在所述正常写入控制信号之前被激活。
13.一种半导体存储器件的操作方法，包括：
在启动模式下，将图案数据作为写入数据写入到存储单元阵列，所述图案数据具有以预定顺序图案化第一数据值和第二数据值的图案；和
在写入模式下，将所述图案数据的数据值与正常写入数据的数据值进行比较，并且基于比较结果将所述正常写入数据的一些数据值作为所述写入数据写入到所述存储单元阵列，
在所述正常写入数据的数据值之中所述正常写入数据的所述一些数据值不同于所述图案数据的数据值。
14.根据权利要求13所述的操作方法，还包括：在测试模式下，将所述图案数据储存在储存电路中。
15.根据权利要求14所述的操作方法，其中，所述写入模式包括：
从所述储存电路读取所述图案数据；
将所述图案数据的数据值与所述正常写入数据的数据值顺序地进行比较；和
基于所述图案数据的数据值与所述正常写入数据的数据值的比较的比较结果，将所述正常写入数据的数据值中的一些写入到所述存储单元阵列。
16.根据权利要求13所述的操作方法，其中，所述写入模式包括：
从所述存储单元阵列读取在所述启动模式下写入到所述存储单元阵列的所述图案数据；
将在读取所述图案数据时读取的图案数据的数据值与所述正常写入数据的数据值顺序地进行比较；和
基于所述图案数据的数据值和所述正常写入数据的数据值的比较的比较结果，将所述正常写入数据的数据值中的一些写入到所述存储单元阵列。
CN201911271840.0A 2019-01-22 2019-12-12 半导体存储器 Active CN111540388B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190008122A KR102683747B1 (ko) 2019-01-22 2019-01-22 반도체 메모리 장치
KR10-2019-0008122 2019-01-22

Publications (2)

Publication Number Publication Date
CN111540388A CN111540388A (zh) 2020-08-14
CN111540388B true CN111540388B (zh) 2023-09-08

Family

ID=71608609

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911271840.0A Active CN111540388B (zh) 2019-01-22 2019-12-12 半导体存储器

Country Status (3)

Country Link
US (1) US11037623B2 (zh)
KR (1) KR102683747B1 (zh)
CN (1) CN111540388B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1159619A (zh) * 1995-11-13 1997-09-17 摩托罗拉公司 改进计时器性能的集成电路输入/输出处理器
JP2010049780A (ja) * 2008-07-25 2010-03-04 Panasonic Corp Ｅｃｃ回路、半導体記憶装置、メモリシステム
CN102023917A (zh) * 2009-09-18 2011-04-20 华硕电脑股份有限公司 电脑系统以及用于电脑系统的监控装置
KR20110080516A (ko) * 2010-01-06 2011-07-13 주식회사 노바칩스 반도체 메모리 장치 및 이의 패리티 생성 방법
CN105374385A (zh) * 2014-08-28 2016-03-02 爱思开海力士有限公司 半导体存储器装置
CN108399936A (zh) * 2017-02-06 2018-08-14 爱思开海力士有限公司 具有延长产品寿命的存储系统及其操作方法
CN108427892A (zh) * 2017-02-13 2018-08-21 爱思开海力士有限公司 存储器件、存储器控制器及其操作方法
CN109240596A (zh) * 2017-07-10 2019-01-18 爱思开海力士有限公司 存储系统及其操作方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3795822B2 (ja) * 2002-04-03 2006-07-12 Ｎｅｃエレクトロニクス株式会社 組込み自己テスト回路及び設計検証方法
US6801980B2 (en) 2002-04-25 2004-10-05 International Business Machines Corporation Destructive-read random access memory system buffered with destructive-read memory cache
KR100827702B1 (ko) * 2006-11-01 2008-05-07 삼성전자주식회사 가변저항 반도체 메모리 장치
KR20080081656A (ko) * 2007-03-06 2008-09-10 한국전자통신연구원 상 변화 메모리에서의 쓰기 전력 감소를 위한 선택적데이터 쓰기 장치 및 방법
US7783846B2 (en) * 2007-08-09 2010-08-24 International Business Machines Corporation Method, apparatus and computer program product providing energy reduction when storing data in a memory
KR101411499B1 (ko) * 2008-05-19 2014-07-01 삼성전자주식회사 가변 저항 메모리 장치 및 그것의 관리 방법
US7830726B2 (en) * 2008-09-30 2010-11-09 Seagate Technology Llc Data storage using read-mask-write operation
JP5285714B2 (ja) * 2008-11-26 2013-09-11 シャープ株式会社 不揮発性半導体記憶装置及びその駆動方法
US8488363B2 (en) * 2010-05-11 2013-07-16 Qualcomm Incorporated Write energy conservation in memory
US9881099B2 (en) * 2010-05-24 2018-01-30 International Business Machines Corporation System, method and computer program product for data transfer management
US8363484B2 (en) * 2011-03-09 2013-01-29 Arm Limited Memory device and method of controlling a write operation within a memory device
KR20150140041A (ko) * 2014-06-05 2015-12-15 에스케이하이닉스 주식회사 반도체 메모리 장치 및 테스트 방법
KR102247087B1 (ko) * 2014-07-08 2021-05-03 삼성전자주식회사 스토리지 장치 및 스토리지 장치의 동작 방법
US10068631B2 (en) * 2015-07-08 2018-09-04 Texas Instruments Incorporated Dual mode memory array security apparatus, systems and methods
US9805802B2 (en) * 2015-09-14 2017-10-31 Samsung Electronics Co., Ltd. Memory device, memory module, and memory system
KR20170112630A (ko) * 2016-04-01 2017-10-12 에스케이하이닉스 주식회사 반도체장치 및 반도체시스템
US10394648B2 (en) * 2016-11-07 2019-08-27 Samsung Electronics Co., Ltd. Method to deliver in-DRAM ECC information through DDR bus
WO2019102656A1 (ja) * 2017-11-21 2019-05-31 ソニーセミコンダクタソリューションズ株式会社 メモリコントローラ、メモリ、メモリシステム、情報処理システム、および、それらにおける制御方法
US11157202B2 (en) * 2018-12-28 2021-10-26 Micron Technology, Inc. Memory management utilizing buffer reset commands

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1159619A (zh) * 1995-11-13 1997-09-17 摩托罗拉公司 改进计时器性能的集成电路输入/输出处理器
JP2010049780A (ja) * 2008-07-25 2010-03-04 Panasonic Corp Ｅｃｃ回路、半導体記憶装置、メモリシステム
CN102023917A (zh) * 2009-09-18 2011-04-20 华硕电脑股份有限公司 电脑系统以及用于电脑系统的监控装置
KR20110080516A (ko) * 2010-01-06 2011-07-13 주식회사 노바칩스 반도체 메모리 장치 및 이의 패리티 생성 방법
CN105374385A (zh) * 2014-08-28 2016-03-02 爱思开海力士有限公司 半导体存储器装置
CN108399936A (zh) * 2017-02-06 2018-08-14 爱思开海力士有限公司 具有延长产品寿命的存储系统及其操作方法
CN108427892A (zh) * 2017-02-13 2018-08-21 爱思开海力士有限公司 存储器件、存储器控制器及其操作方法
CN109240596A (zh) * 2017-07-10 2019-01-18 爱思开海力士有限公司 存储系统及其操作方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
李海兵等.MT8981数字交换芯片的编程与应用.《重庆邮电学院学报》.1997,第第9卷卷(第第9卷期),第19-24页. *

Also Published As

Publication number Publication date
US20200234764A1 (en) 2020-07-23
CN111540388A (zh) 2020-08-14
US11037623B2 (en) 2021-06-15
KR20200091184A (ko) 2020-07-30
KR102683747B1 (ko) 2024-07-11

Similar Documents

Publication Publication Date Title
US20230238038A1 (en) Apparatuses and methods for storing and writing multiple parameter codes for memory operating parameters
US6836434B2 (en) Mode selection in a flash memory device
US8060705B2 (en) Method and apparatus for using a variable page length in a memory
US8705302B2 (en) Semiconductor memory devices having self-refresh capability
US10559335B2 (en) Method of training drive strength, ODT of memory device, computing system performing the same and system-on-chip performing the same
US8935467B2 (en) Memory system, and a method of controlling an operation thereof
US11868266B2 (en) Bank redistribution based on power consumption
US20110128766A1 (en) Programmable Resistance Memory
US8914602B2 (en) Display controller having an embedded non-volatile memory divided into a program code block and a data block and method for updating parameters of the same
CN100485810C (zh) 逻辑与非快闪存储器芯片存取方法及与非快闪存储器芯片
US20170344278A1 (en) Memory controllers, memory systems, and methods relating to wear-leveling
EP3057100B1 (en) Memory device and operating method of same
US11328786B2 (en) Memory module storing test pattern information, computer system comprising the same, and test method thereof
CN113741602A (zh) 校准电路和该校准电路的操作方法
CN111540388B (zh) 半导体存储器
US9405674B2 (en) Address generating circuit and address generating method
KR20000070274A (ko) 가변 페이지 사이즈를 갖는 리프로그래머블 메모리 장치
US10895998B2 (en) Controller and operating method thereof
WO2022185091A1 (en) Methods and systems for reducing ecc power consumption
US11789650B2 (en) Storage device and method of operating the same
CN117873368A (zh) 存储器系统及其操作方法
KR20240129456A (ko) 저장 장치 및 그 동작 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20240613

Address after: American Texas

Patentee after: Mimi IP Co.,Ltd.

Country or region after: U.S.A.

Address before: Gyeonggi Do, South Korea

Patentee before: Sk Hynix Inc.

Country or region before: Republic of Korea

TR01 Transfer of patent right