KR20150140041A - 반도체 메모리 장치 및 테스트 방법 - Google Patents

반도체 메모리 장치 및 테스트 방법 Download PDF

Info

Publication number
KR20150140041A
KR20150140041A KR1020140068218A KR20140068218A KR20150140041A KR 20150140041 A KR20150140041 A KR 20150140041A KR 1020140068218 A KR1020140068218 A KR 1020140068218A KR 20140068218 A KR20140068218 A KR 20140068218A KR 20150140041 A KR20150140041 A KR 20150140041A
Authority
KR
South Korea
Prior art keywords
read
write
test
memory cell
signal
Prior art date
Application number
KR1020140068218A
Other languages
English (en)
Inventor
안창용
신윤재
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020140068218A priority Critical patent/KR20150140041A/ko
Priority to US14/479,696 priority patent/US9368236B2/en
Publication of KR20150140041A publication Critical patent/KR20150140041A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12005—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/1201—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/48—Arrangements in static stores specially adapted for testing by means external to the store, e.g. using direct memory access [DMA] or using auxiliary access paths

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

본 기술의 일 실시예에 의한 반도체 메모리 장치는 테스트 모드시 내부전압이 생성되는 동안 외부전압을 인가받아 메모리 셀 어레이의 데이터를 리드하여 프리-리드 신호를 생성하는 리드/라이트 회로부 및 프리-리드 신호에 응답하여 라이트 회로부를 선택적으로 구동하는 컨트롤러를 포함할 수 있다.

Description

반도체 메모리 장치 및 테스트 방법{Semiconductor Memory Apparatus and Test Method Thereof}
본 발명은 반도체 집적 장치에 관한 것으로, 보다 구체적으로는 반도체 메모리 장치 및 테스트 방법에 관한 것이다.
반도체 메모리 장치는 고집적화 및 고용량화되고 있으며, 그에 따라 공정 난이도는 점차 높아지게 되었다.
이러한 반도체 메모리 장치는 불량률을 낮추는 것이 중요한 이슈로 작용하며, 따라서 반도체 메모리 장치를 제조한 후에는 불량 셀을 검출하는 테스트 과정이 수행된다.
테스트 과정은 웨이퍼 레벨 또는 패키지 레벨에서 수행될 수 있다. 그리고, 반도체 메모리 장치가 고집적/고용량으로 제조됨에 따라 웨이퍼당, 또는 패키지된 칩당 테스트 대상 메모리 셀의 개수는 방대할 수 밖에 없다.
따라서, 신뢰성을 담보할 수 있으면서도 고속으로 테스트를 수행할 수 있는 방안이 필요하다.
본 발명의 실시예는 고속으로 테스트를 수행할 수 있는 반도체 메모리 장치 및 테스트 방법을 제공한다.
본 기술의 일 실시예에 의한 반도체 메모리 장치는 테스트 모드시 내부전압이 생성되는 동안 외부전압을 인가받아 메모리 셀 어레이의 데이터를 리드하여 프리-리드 신호를 생성하는 리드/라이트 회로부; 및 상기 프리-리드 신호에 응답하여 라이트 회로부를 선택적으로 구동하는 컨트롤러;를 포함할 수 있다.
본 기술의 일 실시예에 의한 반도체 메모리 장치는 제 1 패드를 통해 제 1 외부전압을 인가받아 내부전압을 생성하는 내부전압 생성부; 테스트 모드시 제 2 패드를 통해 인가되는 제 2 외부전압에 응답하여 메모리 셀 어레이 내 메모리 셀의 데이터를 리드한 프리-리드 신호를 생성하고, 라이트 회로부 선택 정보가 반영된 라이트 제어 신호에 응답하여 구동되는 리드/라이트 회로; 및 상기 테스트 모드시 상기 프리-리드 신호와 테스트 라이트 신호의 비교 결과에 따라 상기 라이트 회로부 선택 정보가 반영된 라이트 제어 신호를 생성하는 컨트롤러;를 포함할 수 있다.
본 기술의 일 실시예에 의한 반도체 메모리 장치의 테스트 방법은 메모리 셀 어레이, 리드/라이트 회로, 내부전압 생성부 및 컨트롤러를 구비하는 반도체 메모리 장치의 테스트 방법으로서, 테스트 모드시 제 1 패드를 통해 상기 내부전압 생성부로 제 1 외부전압이 인가됨에 따라 내부전압을 생성하는 단계; 상기 테스트 모드시 제 2 패드를 통해 제 2 외부전압이 인가됨에 따라 상기 리드/라이트 회로가 상기 제 2 외부전압에 응답하여 상기 메모리 셀 어레이 내 메모리 셀의 데이터를 리드한 프리-리드 신호를 생성하는 단계; 상기 컨트롤러가 상기 프리-리드 신호와 테스트 라이트 신호의 비교 결과에 따라 라이트 회로부 선택 정보가 반영된 라이트 제어 신호를 생성하는 단계; 및 상기 리드/라이트 회로가 상기 라이트 제어 신호에 응답하여 상기 테스트 라이트 데이터를 상기 메모리 셀 어레이에 라이트하는 단계;를 포함할 수 있다.
본 기술에 의하면 테스트 전압이 안정화되는 시간 동안 메모리 셀의 데이터를 미리 읽어내고, 그 결과에 따라 테스트 라이트 동작을 수행하므로써 고속으로 테스트를 수행할 수 있다.
도 1은 본 발명의 일 실시예에 의한 반도체 메모리 장치의 구성도,
도 2는 본 발명의 일 실시예에 의한 제 2 외부전압 인가 회로의 구성도,
도 3은 본 발명의 일 실시예에 의한 테스트 방법을 설명하기 위한 흐름도,
도 4는 본 발명의 일 실시예에 의한 테스트 방법을 설명하기 위한 타이밍도,
도 5는 본 발명에 적용되는 리드 개념의 일 예를 설명하기 위한 도면,
도 6은 본 발명에 적용되는 리드 개념의 다른 예를 설명하기 위한 도면,
도 7은 본 발명에 적용되는 단위 리드/라이트부의 일 예를 설명하기 위한 도면이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 보다 구체적으로 설명한다.
도 1은 본 발명의 일 실시예에 의한 반도체 메모리 장치의 구성도이다.
본 발명의 일 실시예에 의한 반도체 메모리 장치(10)는 메모리 셀 어레이(110), 로우 선택부(120), 컬럼 선택부(130), 리드/라이트 회로(140), 내부전압 생성부(150), 제 1 패드(160), 제 2 패드(170) 및 컨트롤러(180)를 포함할 수 있다.
메모리 셀 어레이(110)는 복수의 비트라인들 및 복수의 워드라인들 간에 접속되는 복수의 메모리 셀을 포함할 수 있다. 메모리 셀 각각은 휘발성 메모리 셀, 비휘발성 메모리 셀 중 어느 하나일 수 있다.
로우 선택부(120)는 복수의 워드라인을 통해 메모리 셀 어레이(110)와 접속된다. 그리고 컨트롤러(180)로부터 제공되는 로우 선택 제어신호 및 외부에서 입력되는 어드레스 신호에 응답하여 대응하는 워드라인을 선택할 수 있으며, 선택된 워드라인에 접속된 메모리 셀들 각각에는 동작모드에 따라 필요한 전압이 인가될 수 있다.
컬럼 선택부(130)는 복수의 비트라인을 통해 메모리 셀 어레이(110)와 접속된다. 그리고 컨트롤러(180)로부터 제공되는 컬럼 선택 제어신호 및 외부에서 입력되는 어드레스 신호에 기초하여 대응하는 비트라인을 선택할 수 있다. 아울러, 선택된 비트라인에 접속된 메모리 셀들에는 동작모드에 따라 필요한 전압이 인가될 수 있다.
리드/라이트 회로(140)는 라이트 드라이버를 포함하는 라이트 회로부 및 감지 증폭기를 포함하는 리드 회로부를 포함할 수 있으며, 컨트롤러(180)로부터 제공되는 라이트 제어 신호(WT) 및 리드 제어 신호(RD)에 따라 동작한다. 라이트 회로부는 라이트 동작시 라이트 제어 신호(WT)에 응답하여 메모리 셀 어레이(110)의 선택된 메모리 셀에 데이터를 라이트하도록 구성된다. 리드 회로부는 리드 동작시 리드 제어 신호(RD)에 응답하여 메모리 셀 어레이(110)의 선택된 메모리 셀에 저장된 데이터를 읽어내도록 구성된다.
내부전압 생성부(150)는 제 1 패드(160)로부터 제 1 외부전압이 인가됨에 따라 내부전압을 생성하며, 특히 테스트 모드시 테스트 리드 전압(VDD_RD) 및 테스트 라이트 전압(VDD_WT)을 생성할 수 있다. 제 1 패드(160)는 예를 들어 전원공급 패드일 수 있다. 내부전압 생성부(150)에서 제 1 외부전압을 인가받아 내부 테스트 전압(VDD_RD, VDD_WT)을 생성하기 위해서는 수 ㎲의 시간이 소요될 수 있다.
제 2 패드(170)는 테스트 모드시 제 2 외부 전압(VEXT_RD)을 인가받아 리드/라이트 회로(140)로 제공한다. 제 2 패드(170)는 데이터 입출력 패드 중 어느 하나, 또는 본 발명의 실시예를 위해 별도로 마련된 전원인가 패드일 수 있다.
제 2 패드(170)로 제 2 외부전압(VEXT_RD)이 인가되고 컨트롤러(180)로부터 제공되는 리드 제어 신호(RD)가 인에이블됨에 따라 리드/라이트 회로(140)의 리드 회로부는 메모리 셀 어레이(110)를 구성하는 전체 메모리 셀에 라이트되어 있는 데이터를 읽어 프리-리드 데이터(PRD_DATA)를 생성하고 이를 컨트롤러(180)로 제공한다.
컨트롤러(180)는 리드/라이트 회로(140)로부터 프리-리드 데이터(PRD_DATA)가 제공됨에 따라 이를 테스트 라이트 데이터(TEST_DATA)와 비교하고, 비교 결과를 반영한 라이트 제어 신호(WT)를 생성한다. 특히, 본 발명의 일 실시예에서, 컨트롤러(180)는 프리-리드 데이터(PRD_DATA)와 테스트 데이터(TEST_DATA)가 상이한 메모리 셀에 연결된 라이트 회로부만을 구동할 수 있도록 라이트 회로부 선택 정보가 반영된 라이트 제어 신호(WT)를 생성할 수 있다.
본 발명의 일 실시예에서, 제 1 패드(16)를 통해 인가된 제 1 외부전압이 내부전압 생성부(150)에서 내부 테스트 전압(VDD_RD, VDD_WT)으로 출력되는 '내부 테스트 전압 생성 구간' 동안, 리드/라이트 회로(140)가 제 2 패드(170)를 통해 인가된 제 2 외부전압을 이용하여 프리-리드 데이터(PRD_DATA)를 생성하고 컨트롤러(180)로 제공하는 '프리-리드 동작'이 수행될 수 있다. 다른 실시예에서, '내부 테스트 전압 생성 구간' 동안, '프리-리드 동작'에 더하여 컨트롤러(180)에서 프리-리드 데이터(PRD_DATA)와 테스트 라이트 데이터(TEST_DATA)를 비교하고 그 결과에 따라 라이트 제어 신호(WT)를 생성하는 '라이트 회로부 선택 동작'이 더 수행되는 것도 가능함은 물론이다.
따라서, 테스트 모드시 수 ㎲의 시간이 소요되는 '내부 테스트 전압 생성 구간' 동안 '프리-리드 동작'을 통해 메모리 셀 어레이(110)의 각 메모리 셀에 저장되어 있는 데이터를 미리 읽어 낸다. 그리고, 미리 읽어 낸 데이터와 테스트 라이트 데이터(TEST_DATA)를 비교하여, 테스트 라이트 데이터(TEST_DATA)와 동일한 데이터가 이미 라이트되어 있는 메모리 셀은 제외하고 테스트 라이트 데이터(TEST_DATA)와 상이한 데이터가 라이트되어 있는 메모리 셀에만 테스트 라이트 데이터(TEST_DATA)를 라이트할 수 있도록 라이트 제어 신호(WT)를 생성한다.
라이트 제어 신호(WT)가 생성되면, 내부전압 생성부(150)에서 생성된 테스트 라이트 전압(VDD_WT)을 리드/라이트 회로(140)의 라이트 회로부로 공급하여 라이트 대상 메모리 셀에 테스트 라이트 데이터(TEST_DATA)를 기록한다. 그리고, 테스트 리드 전압(VDD_RD)을 리드/라이트 회로(140)의 리드 회로부로 공급하여 메모리 셀 어레이(110) 내 모든 메모리 셀의 데이터를 읽어 내어 테스트 결과를 검증할 수 있다.
도 2는 본 발명의 일 실시예에 의한 제 2 외부전압 인가 회로의 구성도이다.
제 2 패드(170)는 데이터 입출력 패드 중 어느 하나를 이용할 수 있다. 테스트 모드시 프리-리드 동작을 수행하기 위해 제 2 외부전압 인가 회로(20)는 프리-리드 신호(TM_PRD)의 반전신호(TM_PRDB)에 의해 구동되며 데이터 신호가 인가되는 제 1 스위치(SW1)와, 프리-리드 신호(TM_PRD)에 의해 구동되며 제 2 외부전압(VEXT_RD)가 인가되는 제 2 스위치(SW2)를 포함할 수 있다.
테스트 모드에서 프리-리드 신호(TM_PRD)가 인에이블되면 제 2 스위치(SW2)가 턴온되고, 이에 따라 제 2 패드(170)로는 제 2 외부전압(VEXT_RD)이 인가될 수 있다. 그 외의 모드에서는 제 2 스위치(SW1)가 턴온되어 제 2 패드(170)는 통상의 데이터 입출력 패드로 작용할 수 있다.
본 발명의 일 실시예에서, 프리-리드 신호(TM_PRD)는 테스트 모드 신호(TM)가 인에이블된 후 디스에이블되기 전, 기 설정된 시간 동안 인에이블 상태를 갖는 신호일 수 있다. 프리-리드 신호(TM_PRD)는 테스트 모드 신호(TM)의 지연 신호 및 반전 지연 신호의 논리 조합에 의해 기 설정된 시간 동안 인에이블되는 펄스를 생성할 수 있는 회로로 구성할 수 있다.
이하에서는 도 3 및 도 4를 참조하여 본 발명의 일 실시예에 의한 테스트 방법을 설명한다.
테스트 모드시 제 1 패드(160)를 통해 제 1 외부전압이 인가되면(S101), 내부전압 생성부(150)에서 테스트 리드 전압(VDD_RD) 및 테스트 라이트 전압(VDD_WT)을 생성한다(S103). 테스트 리드 전압(VDD_RD) 및 테스트 라이트 전압(VDD_WT)을 생성하는 '내부 테스트 전압 생성 구간'(T1)에는 수 ㎲의 시간이 소요될 수 있다.
테스트 리드 전압(VDD_RD) 및 테스트 라이트 전압(VDD_WT)이 생성되는 동안, 제 2 패드(170)를 통해 리드/라이트 회로(140)로 제 2 외부전압(VEXT_RD)을 인가한다(S015). 이를 위해 도 2에 도시한 제 2 외부전압 인가 회로(20)에서, 프리-리드 신호(TM_PRD)가 인에이블되고, 제 2 패드(170)로 제 2 외부전압(VEXT_RD)이 인가된다.
그러면 리드/라이트 회로(140)는 컨트롤러(180)에서 제공되는 리드 제어 신호(RD) 및 제 2 외부전압(VEXT_RD)에 응답하여 메모리 셀 어레이(110) 내 모든 메모리 셀의 데이터를 리드한 결과인 프리-리드 데이터(PRD_DATA)를 컨트롤러(180)로 제공한다(S107).
컨트롤러(180)는 프리-리드 데이터(PRD_DATA)와 테스트 라이트 데이터(TEST_DATA)의 비교 결과에 따라 리드/라이트 회로(140) 내의 라이트 회로부를 선택적으로 구동하기 위한 라이트 제어 신호(WT)를 출력한다(S109). 컨트롤러(180)에 의해 구동된 라이트 회로부는 내부전압 생성부(150)에서 제공되는 테스트 라이트 전압(VDD_WT)에 따라 해당 셀에만 테스트 라이트 데이터(TEST_DATA)를 라이트한다(S111).
그리고, 리드/라이트 회로부(140) 내의 리드 회로부는 내부전압 생성부(150)에서 제공되는 리드 전압(VDD_RD) 및 컨트롤러(180)에서 제공되는 리드 제어 신호(RD)에 따라 메모리 셀 어레이(110) 내의 모든 메모리 셀의 데이터를 읽어 내어 테스트 결과를 확인할 수 있도록 한다(S113).
제 2 외부전압(VEXT_RD)에 의한 프리-리드 동작, 또는 제 1 외부전압에 의한 테스트 리드 동작시에는 메모리 셀 어레이(110) 내의 메모리 셀에 라이트된 데이터를 다양한 방식으로 리드할 수 있다. 일 예로, 메모리 셀 어레이(110) 내의 각 비트라인에 연결과 리드 회로부를 순차적으로 연결하여 메모리 셀의 데이터를 리드하는 비트라인별 리드 방식을 이용할 수 있다. 다른 실시예에서, 메모리 셀 어레이(110) 내의 메모리 셀을 복수의 비트라인 단위로 그룹화하고, 각 그룹 별로 순차적으로 메모리 셀의 데이터를 리드하는 그룹별 리드 방식을 이용할 수 있다.
도 5는 본 발명에 적용되는 리드 개념의 일 예를 설명하기 위한 도면으로, 비트라인별 리드 방식을 설명하기 위한 도면이다.
메모리 셀로부터 연장되는 비트라인(BL0~BLx-1)은 각각 리드/라이트 회로(140) 내의 단위 리드/라이트부(R/W_0 ~ R/W_x-1)에 접속될 수 있다. 각 비트라인(BL0~BLx-1)과 각 단위 리드/라이트부(R/W_0 ~ R/W_x-1) 간의 접속 여부는 컬럼 선택부(130) 내에 구비되고 컬럼 선택 신호(BS<0:x-1>)에 응답하여 구동되는 컬럼 선택 스위치부(132)에 의해 결정될 수 있다.
프리-리드 동작 또는 테스트 리드 동작시 컬럼 선택 신호(BS<0:x-1>)를 순차적으로 인에이블시키면 각 비트라인(BL0~BLx-1)이 각 단위 리드/라이트부(R/W_0 ~ R/W_x-1)에 순차적으로 접속되게 된다. 따라서 각 단위 리드/라이트부(R/W_0 ~ R/W_x-1)와 접속된 비트라인에 연결된 메모리 셀의 데이터를 리드 회로부를 통해 순차적으로 리드할 수 있다.
도 6은 본 발명에 적용되는 리드 개념의 다른 예를 설명하기 위한 도면으로, 그룹별 리드 방식을 설명하기 위한 도면이다.
본 실시예에서, 단위 리드/라이트부(R/W_0 ~ R/W_x-1)는 n개로 그룹화되어 리드/라이트 그룹(140-1 ~ 140-n)을 구성할 수 있다. 메모리 셀 어레이(110)로부터 연장되는 비트라인(BL0~BLx-1)과 단위 리드/라이트부(R/W_0 ~ R/W_x-1) 간을 접속하는 컬럼 선택 스위치부(132) 또한 n개로 그룹화되어 컬럼 선택 스위치 그룹(132-1 ~ 132-n)으로 구성될 수 있다.
프리-리드 동작 또는 테스트 리드 동작시, 컬럼 선택 스위치 그룹(132-1 ~ 132-n)은 대응하는 컬럼 선택 신호(BS<0:x-1>)에 의해 그룹별 및 순차적으로 리드/라이트 그룹(140-1 ~ 140-n)과 접속될 수 있다. 따라서 리드/라이트 그룹(140-1 ~ 140-n)별로 이에 접속된 복수의 비트라인들에 연결된 메모리 셀의 데이터를 동시에 리드할 수 있다.
도 7은 본 발명에 적용되는 단위 리드/라이트부의 일 예를 설명하기 위한 도면이다.
단위 리드/라이트부(142)는 라이트 회로부(1421) 및 리드 회로부(1423)를 포함할 수 있다.
라이트 회로부(1421)는 테스트 모드시 테스트 라이트 전압(VDD_WT)을 인가받아 라이트 전류를 생성하는 제 1 전류원(I11) 및 라이트 제어신호(WT)에 응답하여 비트라인(BL)으로 라이트 전류를 제공하는 스위치(SW11)를 포함하도록 구성될 수 있다.
리드 회로부(1423)는 테스트 모드시 제 2 외부전압(VEXT_RD) 또는 테스트 리드 전압(VDD_RD)을 인가받아 리드 전류를 생성하는 제 2 전류원(I12), 리드 제어신호(RD)에 응답하여 구동되는 스위치(SW12) 및 감지노드(SN)에 인가되는 전압과 기준전압(REF)을 비교 및 증폭하고 리드 신호(OUT)를 출력하는 감지증폭부(AMP)를 포함하도록 구성될 수 있다.
단위 리드/라이트부(142)와 비트라인(BL) 간에는 컬럼 선택 신호(BS)에 의해 구동되는 컬럼 선택 스위치가 구비될 수 있다.
도 5 및 도 6에서 설명한 리드 방식 외에 다양한 리드 방식이 본 발명을 위해 적용될 수 있다. 아울러, 도 7에 도시한 단위 리드/라이트 회로부(142) 외에 적용 가능한 모든 단위 리드/라이트 회로부 중 어느 하나가 채택될 수 있음은 물론이다.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
10 : 반도체 메모리 장치
20 : 제 2 외부전압 인가 회로

Claims (18)

  1. 테스트 모드시 내부전압이 생성되는 동안 외부전압을 인가받아 메모리 셀 어레이의 데이터를 리드하여 프리-리드 신호를 생성하는 리드/라이트 회로부; 및
    상기 프리-리드 신호에 응답하여 라이트 회로부를 선택적으로 구동하는 컨트롤러;
    를 포함하는 반도체 메모리 장치.
  2. 제 1 항에 있어서,
    상기 컨트롤러는 상기 프리-리드 신호와 테스트 라이트 데이터의 비교 결과에 따라 상기 라이트 회로부를 선택적으로 구동하는 반도체 메모리 장치.
  3. 제 1 항에 있어서,
    상기 외부전압은 패드로부터 직접 인가되는 반도체 메모리 장치.
  4. 제 1 항에 있어서,
    상기 패드는 데이터 입출력 패드이며,
    상기 테스트 모드시 생성되는 프리-리드 신호에 응답하여 상기 패드로 상기 외부전압을 제공하는 외부전압 인가 회로를 더 포함하는 반도체 메모리 장치.
  5. 제 1 패드를 통해 제 1 외부전압을 인가받아 내부전압을 생성하는 내부전압 생성부;
    테스트 모드시 제 2 패드를 통해 인가되는 제 2 외부전압에 응답하여 메모리 셀 어레이 내 메모리 셀의 데이터를 리드한 프리-리드 신호를 생성하고, 라이트 회로부 선택 정보가 반영된 라이트 제어 신호에 응답하여 구동되는 리드/라이트 회로; 및
    상기 테스트 모드시 상기 프리-리드 신호와 테스트 라이트 신호의 비교 결과에 따라 상기 라이트 회로부 선택 정보가 반영된 라이트 제어 신호를 생성하는 컨트롤러;
    를 포함하는 반도체 메모리 장치.
  6. 제 5 항에 있어서,
    상기 리드/라이트 회로는, 상기 라이트 회로부 선택 정보가 반영된 라이트 제어 신호에 응답하여 구동되고, 상기 내부전압에 기초하여 생성된 라이트 전류에 따라 상기 메모리 셀 어레이에 상기 테스트 라이트 신호를 라이트하도록 구성되는 반도체 메모리 장치.
  7. 제 5 항에 있어서,
    상기 리드/라이트 회로는, 상기 내부전압에 기초하여 생성된 리드 전류에 따라 상기 메모리 셀 어레이에 라이트된 데이터를 리드하여 테스트 리드 신호를 생성하도록 구성되는 반도체 메모리 장치.
  8. 제 5 항에 있어서,
    상기 컨트롤러는 상기 프리-리드 신호 생성을 위해 인에이블되고, 상기 라이트 제어 신호 생성시 디스에이블된 후, 상기 테스트 리드 신호 생성을 위해 인에이블되는 리드 제어 신호를 생성하는 반도체 메모리 장치.
  9. 제 5 항에 있어서,
    상기 테스트 모드시 생성되는 프리-리드 신호에 응답하여 상기 제 2 패드로 상기 제 2 외부전압을 제공하는 제 2 외부전압 인가 회로를 더 포함하는 반도체 메모리 장치.
  10. 제 5 항에 있어서,
    상기 리드/라이트 회로는 복수의 비트라인을 통해 상기 메모리 셀 어레이와 접속되고, 상기 복수의 비트라인 각각으로부터 순차적으로 데이터를 리드하여 상기 프리-리드 신호를 생성하는 반도체 메모리 장치.
  11. 제 5 항에 있어서,
    상기 리드/라이트 회로는 복수의 비트라인과 각각 접속되는 복수의 단위 리드/라이트부를 지정된 개수로 그룹화한 적어도 하나의 리드/라이트 그룹을 포함하고,
    상기 적어도 하나의 리드/라이트 그룹으로부터 그룹별 및 순차적으로 데이터를 리드하여 상기 프리-리드 신호를 생성하는 반도체 메모리 장치.
  12. 메모리 셀 어레이, 리드/라이트 회로, 내부전압 생성부 및 컨트롤러를 구비하는 반도체 메모리 장치의 테스트 방법으로서,
    테스트 모드시 제 1 패드를 통해 상기 내부전압 생성부로 제 1 외부전압이 인가됨에 따라 내부전압을 생성하는 단계;
    상기 테스트 모드시 제 2 패드를 통해 제 2 외부전압이 인가됨에 따라 상기 리드/라이트 회로가 상기 제 2 외부전압에 응답하여 상기 메모리 셀 어레이 내 메모리 셀의 데이터를 리드한 프리-리드 신호를 생성하는 단계;
    상기 컨트롤러가 상기 프리-리드 신호와 테스트 라이트 신호의 비교 결과에 따라 라이트 회로부 선택 정보가 반영된 라이트 제어 신호를 생성하는 단계; 및
    상기 리드/라이트 회로가 상기 라이트 제어 신호에 응답하여 상기 테스트 라이트 데이터를 상기 메모리 셀 어레이에 라이트하는 단계;
    를 포함하는 반도체 메모리 장치의 테스트 방법.
  13. 제 12 항에 있어서,
    상기 프리-리드 신호는 상기 내부전압을 생성하는 동안 생성하는 반도체 메모리 장치의 테스트 방법.
  14. 제 12 항에 있어서,
    상기 프리-리드를 생성하는 단계 및 상기 라이트 회로부 선택 정보가 반영된 라이트 제어 신호를 생성하는 단계는 상기 내부전압을 생성하는 동안 수행되는 반도체 메모리 장치의 테스트 방법.
  15. 제 12 항에 있어서,
    상기 테스트 라이트 데이터를 상기 메모리 셀 어레이에 라이트하는 단계는 상기 내부전압에 기초하여 생성된 리드 전류에 따라 수행되는 반도체 메모리 장치의 테스트 방법.
  16. 제 12 항에 있어서,
    상기 상기 테스트 라이트 데이터를 상기 메모리 셀 어레이에 라이트하는 단계 이후, 상기 리드/라이트 회로부가 상기 메모리 셀 어레이 내 메모리 셀의 데이터를 리드하여 테스트 리드 신호를 생성하는 단계를 더 포함하는 반도체 메모리 장치의 테스트 방법.
  17. 제 12 항에 있어서,
    상기 프리-리드 신호를 생성하는 단계는, 상기 리드/라이트 회로와 상기 메모리 셀 어레이를 접속하는 복수의 비트라인 각각으로부터 순차적으로 데이터를 리드하는 단계인 반도체 메모리 장치의 테스트 방법.
  18. 제 12 항에 있어서,
    상기 리드/라이트 회로는 복수의 비트라인과 각각 접속되는 복수의 단위 리드/라이트부를 지정된 개수로 그룹화한 적어도 하나의 리드/라이트 그룹을 포함하고,
    상기 프리-리드 신호를 생성하는 단계는, 상기 적어도 하나의 리드/라이트 그룹으로부터 그룹별 및 순차적으로 데이터를 리드하는 단계인 반도체 메모리 장치의 테스트 방법.
KR1020140068218A 2014-06-05 2014-06-05 반도체 메모리 장치 및 테스트 방법 KR20150140041A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140068218A KR20150140041A (ko) 2014-06-05 2014-06-05 반도체 메모리 장치 및 테스트 방법
US14/479,696 US9368236B2 (en) 2014-06-05 2014-09-08 Semiconductor memory apparatus and test method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140068218A KR20150140041A (ko) 2014-06-05 2014-06-05 반도체 메모리 장치 및 테스트 방법

Publications (1)

Publication Number Publication Date
KR20150140041A true KR20150140041A (ko) 2015-12-15

Family

ID=54770105

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140068218A KR20150140041A (ko) 2014-06-05 2014-06-05 반도체 메모리 장치 및 테스트 방법

Country Status (2)

Country Link
US (1) US9368236B2 (ko)
KR (1) KR20150140041A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160094658A (ko) * 2015-02-02 2016-08-10 에스케이하이닉스 주식회사 내부전압 생성회로, 반도체 장치 및 반도체 시스템
US11896368B2 (en) 2016-08-31 2024-02-13 Apple Inc. Systems and methods for determining swimming metrics
JP6746659B2 (ja) * 2018-11-09 2020-08-26 華邦電子股▲ふん▼有限公司Ｗｉｎｂｏｎｄ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏｒｐ． メモリデバイス及びその内蔵セルフテスト方法
KR102683747B1 (ko) * 2019-01-22 2024-07-11 에스케이하이닉스 주식회사 반도체 메모리 장치

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5488583A (en) * 1994-09-22 1996-01-30 Micron Technology, Inc. Memory integrated circuits having on-chip topology logic driver, and methods for testing and producing such memory integrated circuits
US6324666B1 (en) * 1998-04-20 2001-11-27 Mitsubishi Denki Kabushiki Kaisha Memory test device and method capable of achieving fast memory test without increasing chip pin number
KR100500442B1 (ko) * 2002-11-07 2005-07-12 삼성전자주식회사 반도체 메모리 장치 및 이 장치의 테스트 방법
KR20050075192A (ko) 2004-01-16 2005-07-20 삼성전자주식회사 반도체 제조 장치의 임피던스 정합 장치
DE102005011891B3 (de) * 2005-03-15 2006-09-21 Infineon Technologies Ag Halbleiterspeicherbauelement und Verfahren zum Prüfen von Halbleiterspeicherbauelementen mit eingeschränktem Speicherbereich (Partial-Good-Memories)
US20070109888A1 (en) * 2005-11-14 2007-05-17 Ronald Baker Integrated circuit with test circuit
US20110002169A1 (en) * 2009-07-06 2011-01-06 Yan Li Bad Column Management with Bit Information in Non-Volatile Memory Systems
KR20110034980A (ko) 2009-09-29 2011-04-06 주식회사 하이닉스반도체 상변화 메모리 장치 및 이를 위한 라이트 제어 방법

Also Published As

Publication number Publication date
US9368236B2 (en) 2016-06-14
US20150357048A1 (en) 2015-12-10

Similar Documents

Publication Publication Date Title
US10991427B2 (en) Memory programming methods and memory systems
US8804444B2 (en) Semiconductor device including test circuit and burn-in test method
KR101094904B1 (ko) 기준전압 생성 회로 및 방법, 이를 이용한 상변화 메모리 장치 및 리드 방법
US20060136791A1 (en) Test method, control circuit and system for reduced time combined write window and retention testing
TWI602177B (zh) 用於在電阻式隨機存取記憶體單元上執行記憶體操作之系統及方法
US20130326295A1 (en) Semiconductor memory device including self-contained test unit and test method thereof
KR20020006428A (ko) 반도체 기억장치
KR20150140041A (ko) 반도체 메모리 장치 및 테스트 방법
JP4685482B2 (ja) メモリモジュール
KR20170139852A (ko) 반도체 메모리 장치 및 그의 동작 방법
US20070025168A1 (en) Method for testing memory device
JP2012113776A (ja) 半導体装置
US10134484B2 (en) Semiconductor devices, semiconductor systems including the same, methods of testing the same
US9036429B2 (en) Nonvolatile memory device and operating method thereof
JP2006040421A (ja) 半導体メモリ
US9455008B2 (en) Word line test control circuit of semiconductor apparatus and testing method thereof
JPH0628893A (ja) 半導体記憶装置
KR20140076128A (ko) 비휘발성 메모리 장치 및 동작 방법과, 이를 포함하는 데이터 처리 시스템
CN114514579A (zh) 用于减少存储器单元中的读取干扰的电压分布
KR20160055549A (ko) 반도체 장치 및 그의 구동방법
KR100612951B1 (ko) 반도체 메모리 소자
US11906584B2 (en) Simulation method and system of verifying operation of semiconductor memory device of memory module at design level
JP3836802B2 (ja) 半導体記憶装置およびその救済方法並びにテスト方法
US20070038804A1 (en) Testmode and test method for increased stress duty cycles during burn in
US9542984B2 (en) Semiconductor memory apparatus and operation method using the same

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination