KR101814476B1 - 비휘발성 메모리 장치 및 그 구동 방법 - Google Patents

비휘발성 메모리 장치 및 그 구동 방법 Download PDF

Info

Publication number
KR101814476B1
KR101814476B1 KR1020110070464A KR20110070464A KR101814476B1 KR 101814476 B1 KR101814476 B1 KR 101814476B1 KR 1020110070464 A KR1020110070464 A KR 1020110070464A KR 20110070464 A KR20110070464 A KR 20110070464A KR 101814476 B1 KR101814476 B1 KR 101814476B1
Authority
KR
South Korea
Prior art keywords
parity bit
message data
data
inverted
receiving
Prior art date
Application number
KR1020110070464A
Other languages
English (en)
Other versions
KR20130009389A (ko
Inventor
전성현
정회주
김서희
김성훈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020110070464A priority Critical patent/KR101814476B1/ko
Priority to US13/532,911 priority patent/US8848465B2/en
Publication of KR20130009389A publication Critical patent/KR20130009389A/ko
Application granted granted Critical
Publication of KR101814476B1 publication Critical patent/KR101814476B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Read Only Memory (AREA)

Abstract

ECC 방식의 에러 정정 회로를 채택한 비휘발성 메모리 장치 및 그 구동 방법이 제공된다. 상기 비휘발성 메모리 장치는 메시지 데이터를 제공받아 반전하는 제1 반전부, 상기 반전된 메시지 데이터를 인코딩하여, 비트 에러 정정 가능한 패러티 비트를 생성하는 인코더, 상기 패러티 비트를 제공받아 반전하는 제2 반전부, 및 상기 메시지 데이터와 상기 반전된 패러티 비트를 메모리 코어에 라이트하는 라이트 회로를 포함한다.

Description

비휘발성 메모리 장치 및 그 구동 방법{Nonvolatile memory device and driving method thereof}
본 발명은 비휘발성 메모리 장치 및 그 구동 방법에 관한 것이다.
저항체(resistance material)를 이용한 비휘발성 메모리 장치에는 상변화 메모리 장치(PRAM: Phase change Random Access Memory or PCM: Phase Change Memory), 저항 메모리 장치(RRAM: Resistive RAM), 자기 메모리 장치(MRAM: Magnetic RAM) 등 있다. 동적 메모리 장치(DRAM: Dynamic RAM)나 플래시 메모리 장치는 전하(charge)를 이용하여 데이터를 저장하는 반면, 저항체를 이용한 비휘발성 메모리 장치는 캘코제나이드 합금(chalcogenide alloy)과 같은 상변화 물질의 상태 변화(PRAM), 가변 저항체의 저항 변화(RRAM), 강자성체의 자화상태에 따른 MTJ(Magnetic Tunnel Junction) 박막의 저항 변화(MRAM) 등을 이용하여 데이터를 저장한다.
여기서, 상변화 메모리 장치를 예를 들어 설명하면, 상변화 물질은 가열 후 냉각되면서 결정 상태 또는 비정질 상태로 변화된다. 결정 상태의 상변화 물질은 저항이 낮고 비정질 상태의 상변화 물질은 저항이 높다. 따라서, 결정 상태는 셋(set) 상태로 정의하고 비정질 상태는 리셋(reset) 상태로 정의할 수 있다.
또한, 비휘발성 메모리 장치의 메모리 용량이 증가함에 따라, 결함 메모리 셀의 에러를 정정하기 위한 에러 정정 회로를 사용할 필요가 있다. 에러 정정 회로는 예를 들어, 리던던시 메모리 셀을 이용하는 방식과, ECC(Error Correction Code) 방식 등이 있다.
본 발명이 해결하려는 과제는, ECC 방식의 에러 정정 방식을 채택한 비휘발성 메모리 장치를 제공하는 것이다.
본 발명이 해결하려는 다른 과제는, 상기 비휘발성 메모리 장치의 구동 방법을 제공하는 것이다.
본 발명이 해결하려는 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 본 발명의 비휘발성 메모리 장치의 일 태양은 메시지 데이터를 제공받아 반전하는 제1 반전부, 상기 반전된 메시지 데이터를 인코딩하여, 비트 에러 정정 가능한 패러티 비트를 생성하는 인코더, 상기 패러티 비트를 제공받아 반전하는 제2 반전부, 및 상기 메시지 데이터와 상기 반전된 패러티 비트를 메모리 코어에 라이트하는 라이트 회로를 포함한다.
상기 과제를 해결하기 위한 본 발명의 비휘발성 메모리 장치의 다른 태양은 메시지 데이터와 반전된 패러티 비트를 저장하는 메모리 코어, 상기 메모리 코어로부터 메시지 데이터와 반전된 패러티 비트를 리드하는 리드 회로, 상기 리드 회로로부터 상기 메시지 데이터를 제공받아 반전하는 제3 반전부, 상기 리드 회로로부터 반전된 패러티 비트를 제공받아 다시 반전하여 패러티 비트를 생성하는 제4 반전부 및 상기 제3 반전부로부터 반전된 메시지 데이터를 제공받고, 상기 제4 반전부로부터 패러티 비트를 제공받아, 신드롬을 생성하는 신드롬 생성부를 포함한다.
상기 과제를 해결하기 위한 본 발명의 비휘발성 메모리 장치의 또 다른 태양은 메시지 데이터를 입력받는 입력 버퍼, 상기 메시지 데이터와, 기설정된 보조 메시지 데이터를 제공받고, 선택 신호에 응답하여 상기 메시지 데이터와 상기 보조 메시지 데이터 중 어느 하나를 선택적으로 출력하는 제1 선택기, 및 상기 제1 선택기로부터 출력되는 메시지 데이터 또는 보조 메시지 데이터를 메모리 코어에 라이트하는 라이트 회로를 포함한다.
상기 과제를 해결하기 위한 본 발명의 비휘발성 메모리 장치의 또 다른 태양은 다수의 상변화 메모리 셀을 포함하되, 상기 상변화 메모리 셀의 셋 상태는 제1 로직 데이터에 대응되고, 리셋 상태는 제2 로직 데이터에 대응되는 메모리 코어, 및 상기 메모리 코어에 코드워드를 라이트하는 라이트 회로를 포함하되, 상기 코드워드의 그룹은 모든 성분이 제1 로직 데이터인 벡터는 포함하고, 모든 성분이 제2 로직 데이터인 벡터는 불포함한다.
상기 다른 과제를 해결하기 위한 본 발명의 비휘발성 메모리 장치의 구동 방법의 일 태양은 메시지 데이터를 제공받아 반전하고, 상기 반전된 메시지 데이터를 인코딩하여, 비트 에러 정정 가능한 패러티 비트를 생성하고, 상기 패러티 비트를 제공받아 반전하고, 상기 메시지 데이터와 상기 반전된 패러티 비트를 메모리 코어에 라이트하는 것을 포함한다.
본 발명의 기타 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
도 1은 본 발명의 제1 실시예에 따른 비휘발성 메모리 장치를 설명하기 위한 블록도이다.
도 2는 도 1에 도시된 메모리 코어 내의 예시적 상변화 메모리 셀을 설명하기 위한 도면이다.
도 3은 본 발명의 제2 실시예에 따른 비휘발성 메모리 장치를 설명하기 위한 블록도이다.
도 4는 본 발명의 제3 실시예에 따른 비휘발성 메모리 장치를 설명하기 위한 블록도이다.
도 5는 본 발명의 제4 실시예에 따른 비휘발성 메모리 장치를 설명하기 위한 블록도이다.
도 6는 본 발명의 몇몇 실시예에 따른 메모리 시스템을 설명하기 위한 블록도이다.
도 7은 도 6의 메모리 시스템의 응용 예를 보여주는 블록도이다.
도 8은 도 7을 참조하여 설명된 메모리 시스템을 포함하는 컴퓨팅 시스템을 보여주는 블록도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
하나의 소자(elements)가 다른 소자와 "접속된(connected to)" 또는 "커플링된(coupled to)" 이라고 지칭되는 것은, 다른 소자와 직접 연결 또는 커플링된 경우 또는 중간에 다른 소자를 개재한 경우를 모두 포함한다. 반면, 하나의 소자가 다른 소자와 "직접 접속된(directly connected to)" 또는 "직접 커플링된(directly coupled to)"으로 지칭되는 것은 중간에 다른 소자를 개재하지 않은 것을 나타낸다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.
비록 제1, 제2 등이 다양한 소자, 구성요소 및/또는 섹션들을 서술하기 위해서 사용되나, 이들 소자, 구성요소 및/또는 섹션들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 소자, 구성요소 또는 섹션들을 다른 소자, 구성요소 또는 섹션들과 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 소자, 제1 구성요소 또는 제1 섹션은 본 발명의 기술적 사상 내에서 제2 소자, 제2 구성요소 또는 제2 섹션일 수도 있음은 물론이다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.
이하, 본 발명의 실시예들은 상변화 메모리 장치(PRAM: Phase change Random Access Memory or PCM: Phase Change Memory)를 이용하여 설명할 것이다. 그러나, 본 발명은 저항성 메모리 장치(RRAM: Resistive RAM), 강유전체 메모리 장치(FRAM: Ferroelectric RAM)과 같이 저항체를 이용한 비휘발성 메모리 장치에 모두 적용될 수 있음은 본 발명이 속하는 기술의 당업자에게 자명하다.
도 1은 본 발명의 제1 실시예에 따른 비휘발성 메모리 장치를 설명하기 위한 블록도이다. 도 2는 도 1에 도시된 메모리 코어 내의 예시적 상변화 메모리 셀을 설명하기 위한 도면이다.
도 1을 참조하면, 본 발명의 제1 실시예에 따른 비휘발성 메모리 장치(1)는 입력 버퍼(105), 제1 반전부(106), 인코더(110), 제2 반전부(108), 라이트 회로(180), 메모리 코어(190), 리드 회로(210), 제3 반전부(216), 제4 반전부(218), 디코더(220), 출력 버퍼(250) 등을 포함한다. 디코더(220)는 신드롬 생성기(222), 에러 위치 검출기(224), 에러 정정기(226) 등을 포함할 수 있다. 이러한 구성을 통해서, 본 발명의 제1 실시예에 따른 비휘발성 메모리 장치(1)는 ECC를 이용한 에러 정정 동작을 수행할 수 있다.
메모리 코어(190)은 다수의 상변화 메모리 셀(도 2의 MC 참조)을 포함할 수 있다. 도시된 것과 같이, 상변화 메모리 셀(MC)은 가변 저항 소자(RC)와 억세스 소자(AC)를 포함할 수 있다. 가변 저항 소자(RC)는 상변화 물질을 포함할 수 있는데, 예를 들어, 상변화 물질은 2개의 원소를 화합한 GaSb, InSb, InSe. Sb2Te3, GeTe, 3개의 원소를 화합한 GeSbTe, GaSeTe, InSbTe, SnSb2Te4, InSbGe, 4개의 원소를 화합한 AgInSbTe, (GeSn)SbTe, GeSb(SeTe), Te81Ge15Sb2S2 등 다양한 종류의 물질을 사용할 수 있다. 이 중에서 게르마늄(Ge), 안티모니(Sb), 텔루리움(Te)으로 이루어진 GeSbTe를 주로 이용할 수 있다. 또한, 억세스 소자(AC)는 가변 저항 소자(RC)에 흐르는 전류를 제어한다. 억세스 소자(AC)는 가변 저항 소자(RC)와 직렬로 커플링된 다이오드, 트랜지스터 등일 수 있다. 도면에서는 가변 저항 소자(RC)로 다이오드를 도시하였다. 한편, 상변화 물질은 결정 상태 또는 비정질 상태를 가질 수 있다. 여기서, 결정 상태는 셋(set) 상태로 정의하고, 비정질 상태는 리셋(reset) 상태로 정의할 수 있다. 또한, 셋 상태는 제1 로직 데이터(예를 들어, 로직 1)에 대응되고, 리셋 상태는 제2 로직 데이터(예를 들어, 로직 0)에 대응된다.
입력 버퍼(105)는 메시지 데이터(M_DATA)를 제공받는다.
제1 반전부(106)는 메시지 데이터(M_DATA)를 반전하여, 반전된 메시지 데이터(/M_DATA)를 출력한다.
인코더(110)는 반전된 메시지 데이터(/M_DATA)를 입력받아, 비트 에러 정정 가능한 패러티 비트(ECCP)를 생성한다. 인코더(110)는 예를 들어, 1비트의 에러를 정정할 수 있는 패러티 비트(ECCP)를 생성할 수 있으나, 이에 한정되지 않는다. 인코더(110)는 XOR 게이트를 이용하여 만들 수 있다.
제2 반전부(108)는 패러티 비트(ECCP)를 반전하여, 반전된 패러티 비트(/ECCP)를 출력한다.
라이트 회로(180)는 메시지 데이터(M_DATA)와, 반전된 패러티 비트(/ECCP)를 메모리 코어(190)에 라이트한다. 한편, 코드워드(codeword)(CW)는 ECC동작과 관련하여 라이트 회로(180)가 메모리 코어(190)에 저장하는 벡터(vector)를 의미한다. 도 1에서, 코드워드(CW)는 "메시지 데이터(M_DATA) + 반전된 패러티 비트(/ECCP)"가 된다. 또한, 코드워드 그룹(codeword group)은, 코드워드(CW)가 가질 수 있는 모든 벡터의 집합을 의미한다.
리드 회로(210)는 메모리 코어(190)에 저장되었던 메시지 데이터(M_DATA)와 반전된 패러티 비트(/ECCP)를 리드한다.
제3 반전부(216)는 리드 회로(210)로부터 메시지 데이터(M_DATA)를 제공받아 반전한다. 즉, 제3 반전부(216)는 반전된 메시지 데이터(/M_DATA)를 출력한다.
제4 반전부(218)는 리드 회로(210)로부터 반전된 패러티 비트(/ECCP)를 제공받아 다시 반전하여 패러티 비트(ECCP)를 생성한다.
신드롬 생성기(222)는 제3 반전부(216)로부터 반전된 메시지 데이터(/M_DATA)와, 제4 반전부(218)로부터 패러티 비트(ECCP) 제공받아 디코딩한다. 이러한 과정을 통해서 신드롬(syndrome)(SDR)을 생성한다.
에러 위치 검출기(224)는 신드롬(SDR)을 이용하여 메시지 데이터(M_DATA)의 오류 위치를 파악한다. 예를 들어, 에러 위치 검출기(224)는 둘 이상의 신드롬(SDR)을 이용하여, 오류 위치 방정식의 계수들을 산출하고, 계수들에 기초하여 오류 위치를 검출할 수 있다.
에러 정정기(226)는 검출된 에러 위치에 기초하여, 메시지 데이터(M_DATA)의 에러를 정정한다. 정정된 메시지 데이터는 CORRECTED_DATA 라 한다.
출력 버퍼(250)는 정정된 메시지 데이터(CORRECTED_DATA)를 외부로 출력한다.
한편, 본 발명의 제1 실시예에 따른 비휘발성 메모리 장치에서, 인코더(110)의 전단과 후단에 각각 제1 반전부(106), 제2 반전부(108)가 배치된다. 따라서, 인코더(110)는 반전된 메시지 데이터(/M_DATA)를 인코딩하여 패러티 비트(ECCP)를 생성하고, 반전된 패러티 비트(/ECCP)가 메모리 코어(190)에 저장된다. 이와 같은 방식을 사용하면, 코드워드(CW)를 모든 성분이 제1 로직 데이터(로직 1)인 벡터로 만들 수 있다. 특히, ECC를 채용한 비휘발성 메모리 장치에서도, 코드워드(CW)를 "모든 성분이 제1 로직 데이터(로직 1)인 벡터"로 만들 수 있다.
아래 표 1을 참조하여 구체적으로 설명한다. 전술한 것과 같이, 인코더(110)는 XOR 게이트를 이용하여 만들 수 있다.
CASE1에서와 같이, 메시지 데이터(M_DATA)가 모든 성분이 1인 벡터(1,1,1 … ,1)인 경우, 즉, 반전된 메시지 데이터(/M_DATA)가 모든 성분이 0인 벡터(0,0,0 … ,0)인 경우에, 인코더(110)는 모든 성분이 0인 벡터(0, … ,0)을 패러티 비트(ECCP)로 출력할 수 있다. 따라서, 반전된 패러티 비트(/ECCP)는 모든 성분이 1인 벡터(1,1,1 … ,1)가 된다. CASE1의 코드워드는 모든 성분이 1인 벡터(1,1,1, … ,1,1,1)가 된다.
반면, CASE2에서와 같이, 메시지 데이터(M_DATA)가 모든 성분이 0인 벡터(0,0,0 … ,0)인 경우, 즉, 반전된 메시지 데이터(/M_DATA)가 모든 성분이 1인 벡터(1,1,1 … ,1)인 경우에, 인코더(110)는 모든 성분이 1인 벡터(1, … ,1)를 출력하지 않는다. 인코더(110)는 기설정된 벡터(예를 들어, (1,0, … ,1))를 출력할 수 있다. 따라서, CASE2의 코드워드는 모든 성분이 0인 벡터(0,0,0, … ,0,0,0)가 되지 않는다.
M_DATA /M_DATA ECCP /ECCP Codeword
"M_DATA + /ECCP"
CASE 1 (1,1,1 … ,1) (0,0,0 … ,0) (0, … ,0) (1, … ,1) (1,1,1, … ,1,1,1)
CASE 2 (0,0,0 … ,0) (1,1,1 … ,1) 기설정
벡터		 반전된
기설정 벡터
결과적으로, 본 발명의 제1 실시예에 따른 비휘발성 메모리 장치(1)에서, 코드워드 그룹은, 모든 성분이 제1 로직 데이터(로직 1)인 벡터(1,1,1, … ,1,1,1)는 포함하지만, 모든 성분이 제2 로직 데이터(로직 0)인 벡터(0,0,0, … ,0,0,0)는 포함하지 않는다. 코드워드 그룹이 C라고 할 때, 수학식 1과 같이 표현된다.
Figure 112011054603510-pat00001
본 발명의 제1 실시예에 따른 비휘발성 메모리 장치에서, 코드워드(CW)를 모든 성분이 제1 로직 데이터(로직 1)인 벡터로 만들 수 있기 때문에, 메모리 코어(190)에서 소거(erase)되는 영역 전체에, 제1 로직 데이터(로직 1)를 라이트할 수 있다.
뿐만 아니라, 비휘발성 메모리 장치(특히, 메모리 칩 또는 패키지)를 회로 기판에 본딩할 때, 비휘발성 메모리 장치에도 열이 가해진다. 본딩 후에, 비휘발성 메모리 장치 내의 모든 상변화 메모리 셀은 셋 상태가 될 수 있다. 통상적으로, 본딩 시에 상변화 메모리 셀이 리셋 상태가 될 정도로 높은 열이 가해지지 않는다. 전술한 것과 같이, 상변화 메모리 셀의 셋 상태를 제1 로직 데이터(로직 1)에 대응시키면, 본딩 후의 모든 상변화 메모리 셀에 제1 로직 데이터가 라이트되는 것이다. 즉, 본딩 후의 모든 상변화 메모리 셀은 소거 상태가 될 수 있다.
한편, 제조사가 비휘발성 메모리 장치에 특정 데이터를 직접 프로그램해야 할 경우가 있다. 이러한 경우에는, 데이터 프로그램 시간이 스루풋(throughput)에 많은 영향을 줄 수 있다. 특히, 프로그램 동작 전에 소거 동작을 수행해야 하는 메모리 장치는, 특정 데이터를 프로그램할 때 "소거 동작 시간"이 더 필요하게 된다. 그런데, 전술한 것과 같이, 본딩 후의 모든 상변화 메모리 셀이 소거 상태가 되면, 별도의 소거 동작 시간이 불필요하기 때문에 프로그램을 빠르게 진행할 수 있다.
도 3은 본 발명의 제2 실시예에 따른 비휘발성 메모리 장치를 설명하기 위한 블록도이다. 이하에서는, 본 발명의 제1 실시예에 따른 비휘발성 메모리 장치와 다른 점을 위주로 설명한다.
도 3을 참조하면, 본 발명의 제2 실시예에 따른 비휘발성 메모리 장치(2)에서, 소거 동작시, 라이트 회로(180)는 메시지 데이터(M_DATA) 대신, 기설정된 보조 메시지 데이터를 메모리 코어(190)에 라이트한다. 여기서, 소거 동작은 정상 소거(normal erase operation)와 반전 소거(inverse erase operation)를 포함할 수 있다. 반전 소거는 반전 라이트 동작과 유사하게, 소거 명령이 입력되었을 때, 제1 로직 데이터(로직 1)이 아닌, 제2 로직 데이터(로직 0)을 라이트하는 것이다. 반전 라이트 동작은, 외부에서 제1 로직 데이터(로직 1)/제2 로직 데이터(로직 0)이 입력되면, 반대로 메모리 코어(190)에 제2 로직 데이터(로직 0)/제1 로직 데이터(로직 1)을 라이트하는 것을 의미한다.
구체적으로, 제1 선택기(196)는 선택 신호(SEL_MODE)에 응답하여, 메시지 데이터(M_DATA) 대신, 기설정된 보조 메시지 데이터 중 하나를 선택한다. 제1 선택기(196)는 선택된 것을 라이트 회로(180)에 전달한다. 여기서, 선택 신호(SEL_MODE)는 라이트(PGM), 정상 소거(ERS), 반전 소거(inv.ERS) 중 하나를 선택하는 신호이다. 정상 소거(ERS) 시에 사용되는 보조 메시지 데이터는, 모든 성분이 제1 로직 데이터(로직 1)인 벡터(1,1,1, … ,1,1,1)이고, 반전 소거(inv.ERS) 시에 사용되는 보조 메시지 데이터는, 모든 성분이 제2 로직 데이터(로직 0)인 벡터(0,0,0, … ,0,0,0)이다.
또한, 소거 동작시, 라이트 회로(180)는 인코더(110)을 거치지 않고 기 설정된 인코더 출력에 해당하는 값을 인가하여 보조 패러티 비트를 메모리 코어(190)에 라이트 한다.
구체적으로, 제2 선택기(198)는 선택 신호(SEL_MODE)에 응답하여, 반전된 패러티 비트(/ECCP) 대신, 기설정된 보조 패러티 비트 중 하나를 선택한다. 제2 선택기(198)는 선택된 것을 라이트 회로(180)에 전달한다. 정상 소거(ERS) 시에 사용되는 보조 메시지 데이터는, 모든 성분이 제1 로직 데이터(로직 1)인 벡터(1,1,1, … ,1,1,1) 이고, 반전 소거(inv.ERS) 시에 사용되는 보조 패러티 비트는 기설정된 벡터(FCODE)일 수 있다. 여기서, 기설정된 벡터(FCODE)는 모든 성분이 제2 로직 데이터(로직 0)가 아닐 수 있다. 도 1을 이용해서 설명한 것과 같이, 코드워드 그룹은, 모든 성분이 제1 로직 데이터(로직 1)인 벡터(1,1,1, … ,1,1,1)는 포함하지만, 모든 성분이 제2 로직 데이터(로직 0)인 벡터(0,0,0, … ,0,0,0)는 포함하지 않기 때문이다.
소거 동작시, 메시지 데이터(M_DATA) 대신 보조 메시지 데이터를 사용하고, 반전 패러티 비트(ECCP) 대신 보조 패러티 비트를 사용하면, 소거 시간을 단축할 수 있다. 특히, 보조 패러티 비트는 리드, 메시지 데이터 조합, 그리고 인코딩 과정을 거치지 않았기 때문에, 소거 시간을 더욱 단축할 수 있다.
도 4는 본 발명의 제3 실시예에 따른 비휘발성 메모리 장치를 설명하기 위한 블록도이다. 이하에서는, 본 발명의 제2 실시예에 따른 비휘발성 메모리 장치와 다른 점을 위주로 설명한다. 도 4를 참조하면, 본 발명의 제3 실시예에 따른 비휘발성 메모리 장치(3)는, 정상 소거 동작만 채택하고, 반전 소거 동작을 채택하지 않는다. 따라서, 선택 신호(SEL_MODE)는 라이트(PGM), 정상 소거(ERS) 중 하나를 선택하는 신호이다.
도 5는 본 발명의 제4 실시예에 따른 비휘발성 메모리 장치를 설명하기 위한 블록도이다. 이하에서는, 본 발명의 제1 실시예에 따른 비휘발성 메모리 장치와 다른 점을 위주로 설명한다.
도 5를 참조하면, 본 발명의 제1 실시예에 따른 비휘발성 메모리 장치(1)에서, 상변화 메모리 셀(MC)의 셋 상태는 제1 로직 데이터(예를 들어, 로직 1)에 대응되고, 리셋 상태는 제2 로직 데이터(예를 들어, 로직 0)에 대응된다.
반면, 본 발명의 제4 실시예에 따른 비휘발성 메모리 장치(4)에서, 상변화 메모리 셀(MC)의 셋 상태는 제2 로직 데이터(예를 들어, 로직 0)에 대응되고, 리셋 상태는 제1 로직 데이터(예를 들어, 로직 1)에 대응된다.
따라서, 본 발명의 제4 실시예에 따른 비휘발성 메모리 장치(4)에서, 코드워드 그룹은, 모든 성분이 제2 로직 데이터(로직 0)인 벡터(0,0,0, … ,0,0,0)는 포함하지만, 모든 성분이 제1 로직 데이터(로직 1)인 벡터(1,1,1, … ,1,1,1)는 포함하지 않는다. 코드워드 그룹이 C라고 할 때, 수학식 2과 같이 표현된다.
Figure 112011054603510-pat00002
소거 동작시, 라이트 회로(180)는 메시지 데이터(M_DATA) 대신, 기설정된 보조 메시지 데이터를 메모리 코어(190)에 라이트한다.
구체적으로, 제1 선택기(196)는 선택 신호(SEL_MODE)에 응답하여, 메시지 데이터(M_DATA) 대신, 기설정된 보조 메시지 데이터 중 하나를 선택한다. 제1 선택기(196)는 선택된 것을 라이트 회로(180)에 전달한다. 정상 소거(ERS) 시에 사용되는 보조 메시지 데이터는, 모든 성분이 제1 로직 데이터(로직 1)인 벡터(1,1,1, … ,1,1,1)이고, 반전 소거(inv.ERS) 시에 사용되는 보조 메시지 데이터는, 모든 성분이 제2 로직 데이터(로직 0)인 벡터(0,0,0, … ,0,0,0)이다.
또한, 소거 동작시, 라이트 회로(180)는 인코더(110)을 거치지 않고 기 설정된 인코더 출력에 해당하는 값을 인가하여 보조 패러티 비트를 메모리 코어(190)에 라이트 한다.
구체적으로, 제2 선택기(198)는 선택 신호(SEL_MODE)에 응답하여, 패러티 비트(ECCP) 대신, 기설정된 보조 패러티 비트 중 하나를 선택한다. 제2 선택기(198)는 선택된 것을 라이트 회로(180)에 전달한다. 정상 소거(ERS) 시에 사용되는 보조 메시지 데이터는, 기설정된 벡터(FCODE)일 수 있다. 여기서, 기설정된 벡터(FCODE)는 모든 성분이 제1 로직 데이터(로직 1)가 아니다. 또한, 반전 소거(inv.ERS) 시에 사용되는 보조 패러티 비트는 모든 성분이 제2 로직 데이터(로직 0)인 벡터(0,0,0, … ,0,0,0)이다. 전술한 것과 같이, 코드워드 그룹은, 모든 성분이 제2 로직 데이터(로직 0)인 벡터(0,0,0, … ,0,0,0)는 포함하지만, 모든 성분이 제1 로직 데이터(로직 1)인 벡터(1,1,1, … ,1,1,1)는 포함하지 않기 때문이다.
소거 동작시, 메시지 데이터(M_DATA) 대신 보조 메시지 데이터를 사용하고, 패러티 비트(ECCP) 대신 보조 패러티 비트를 사용하면, 소거 시간을 단축할 수 있다. 특히, 보조 패러티 비트는 리드, 메시지 데이터 조합, 그리고 인코딩 과정을 거치지 않았기 때문에, 소거 시간을 더욱 단축할 수 있다.
전술한 것과 같이, 비휘발성 메모리 장치(특히, 메모리 칩 또는 패키지)를 회로 기판에 본딩한 후에, 비휘발성 메모리 장치 내의 모든 상변화 메모리 셀은 셋 상태가 될 수 있다. 본 발명의 제4 실시예에 따른 비휘발성 메모리 장치(4)에서, 상변화 메모리 셀(MC)의 셋 상태는 제2 로직 데이터(예를 들어, 로직 0)에 대응된다. 따라서, 본딩 후의 모든 상변화 메모리 셀(MC)은 반전 소거(inverse erase)된 것으로 볼 수 있다. 즉, 본딩 후의 모든 상변화 메모리 셀(MC)은 반전 라이트(inverse write) 하기 전에, 반전 소거(inverse erase)를 하지 않아도 된다.
도 6는 본 발명의 몇몇 실시예에 따른 메모리 시스템을 설명하기 위한 블록도이다.
도 6를 참조하면, 메모리 시스템(1000)은 비휘발성 메모리 장치(1100) 및 컨트롤러(1200)를 포함한다.
비휘발성 메모리 장치(1100)는 도 1 내지 도 5을 참조하여 설명된 바와 마찬가지로 구성되고, 동작할 수 있다.
컨트롤러(1200)는 호스트(Host) 및 비휘발성 메모리 장치(1100)에 연결된다. 호스트(Host)로부터의 요청에 응답하여, 컨트롤러(1200)는 비휘발성 메모리 장치(1100)를 액세스하도록 구성된다. 예를 들면, 컨트롤러(1200)는 비휘발성 메모리 장치(1100)의 읽기, 쓰기, 소거, 그리고 배경(background) 동작을 제어하도록 구성된다. 컨트롤러(1200)는 비휘발성 메모리 장치(1100) 및 호스트(Host) 사이에 인터페이스를 제공하도록 구성된다. 컨트롤러(1200)는 비휘발성 메모리 장치(1100)를 제어하기 위한 펌웨어(firmware)를 구동하도록 구성된다.
예시적으로, 컨트롤러(1200)는 램(RAM, Random Access Memory), 프로세싱 유닛(processing unit), 호스트 인터페이스(host interface), 그리고 메모리 인터페이스(memory interface)와 같은 잘 알려진 구성 요소들을 더 포함한다. 램(RAM)은 프로세싱 유닛의 동작 메모리, 비휘발성 메모리 장치(1100) 및 호스트(Host) 사이의 캐시 메모리, 그리고 비휘발성 메모리 장치(1100) 및 호스트(Host) 사이의 버퍼 메모리 중 적어도 하나로서 이용된다. 프로세싱 유닛은 컨트롤러(1200)의 제반 동작을 제어한다.
호스트 인터페이스는 호스트(Host) 및 컨트롤러(1200) 사이의 데이터 교환을 수행하기 위한 프로토콜을 포함한다. 예시적으로, 컨트롤러(1200)는 USB (Universal Serial Bus) 프로토콜, MMC (multimedia card) 프로토콜, PCI (peripheral component interconnection) 프로토콜, PCI-E (PCI-express) 프로토콜, ATA (Advanced Technology Attachment) 프로토콜, Serial-ATA 프로토콜, Parallel-ATA 프로토콜, SCSI (small computer small interface) 프로토콜, ESDI (enhanced small disk interface) 프로토콜, 그리고 IDE (Integrated Drive Electronics) 프로토콜 등과 같은 다양한 인터페이스 프로토콜들 중 적어도 하나를 통해 외부(호스트)와 통신하도록 구성된다. 메모리 인터페이스는 비휘발성 메모리 장치(1100)와 인터페이싱한다. 예를 들면, 메모리 인터페이스는 낸드 인터페이스 또는 노어 인터페이스를 포함한다.
메모리 시스템(1000)은 오류 정정 블록을 추가적으로 포함하도록 구성될 수 있다. 오류 정정 블록은 오류 정정 코드(ECC)를 이용하여 비휘발성 메모리 장치(1100)로부터 읽어진 데이터의 오류를 검출하고, 정정하도록 구성된다. 예시적으로, 오류 정정 블록은 컨트롤러(1200)의 구성 요소로서 제공된다. 오류 정정 블록은 비휘발성 메모리 장치(1100)의 구성 요소로서 제공될 수 있다.
컨트롤러(1200) 및 비휘발성 메모리 장치(1100)는 하나의 반도체 장치로 집적될 수 있다. 예시적으로, 컨트롤러(1200) 및 비휘발성 메모리 장치(1100)는 하나의 반도체 장치로 집적되어, 메모리 카드를 구성할 수 있다. 예를 들면, 컨트롤러(1200) 및 비휘발성 메모리 장치(1100)는 하나의 반도체 장치로 집적되어 PC 카드(PCMCIA, personal computer memory card international association), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro), SD 카드(SD, miniSD, microSD, SDHC), 유니버설 플래시 기억장치(UFS) 등과 같은 메모리 카드를 구성할 것이다.
컨트롤러(1200) 및 비휘발성 메모리 장치(1100)는 하나의 반도체 장치로 집적되어 반도체 드라이브(SSD, Solid State Drive)를 구성할 수 있다. 반도체 드라이브(SSD)는 반도체 메모리에 데이터를 저장하도록 구성되는 저장 장치를 포함한다. 메모리 시스템(10)이 반도체 드라이브(SSD)로 이용되는 경우, 메모리 시스템(1000)에 연결된 호스트(Host)의 동작 속도는 획기적으로 개선된다.
다른 예로서, 메모리 시스템(1000)은 컴퓨터, UMPC (Ultra Mobile PC), 워크스테이션, 넷북(net-book), PDA (Personal Digital Assistants), 포터블(portable) 컴퓨터, 웹 타블렛(web tablet), 무선 전화기(wireless phone), 모바일 폰(mobile phone), 스마트폰(smart phone), e-북(e-book), PMP(portable multimedia player), 휴대용 게임기, 네비게이션(navigation) 장치, 블랙박스(black box), 디지털 카메라(digital camera), 3차원 수상기(3-dimensional television), 디지털 음성 녹음기(digital audio recorder), 디지털 음성 재생기(digital audio player), 디지털 영상 녹화기(digital picture recorder), 디지털 영상 재생기(digital picture player), 디지털 동영상 녹화기(digital video recorder), 디지털 동영상 재생기(digital video player), 정보를 무선 환경에서 송수신할 수 있는 장치, 홈 네트워크를 구성하는 다양한 전자 장치들 중 하나, 컴퓨터 네트워크를 구성하는 다양한 전자 장치들 중 하나, 텔레매틱스 네트워크를 구성하는 다양한 전자 장치들 중 하나, RFID 장치, 또는 컴퓨팅 시스템을 구성하는 다양한 구성 요소들 중 하나 등과 같은 전자 장치의 다양한 구성 요소들 중 하나로 제공된다.
예시적으로, 비휘발성 메모리 장치(1100) 또는 메모리 시스템(1000)은 다양한 형태들의 패키지로 실장될 수 있다. 예를 들면, 비휘발성 메모리 장치(1100) 또는 메모리 시스템(1000)은 PoP(Package on Package), Ball grid arrays(BGAs), Chip scale packages(CSPs), Plastic Leaded Chip Carrier(PLCC), Plastic Dual In Line Package(PDIP), Die in Waffle Pack, Die in Wafer Form, Chip On Board(COB), Ceramic Dual In Line Package(CERDIP), Plastic Metric Quad Flat Pack(MQFP), Thin Quad Flatpack(TQFP), Small Outline(SOIC), Shrink Small Outline Package(SSOP), Thin Small Outline(TSOP), Thin Quad Flatpack(TQFP), System In Package(SIP), Multi Chip Package(MCP), Wafer-level Fabricated Package(WFP), Wafer-Level Processed Stack Package(WSP) 등과 같은 방식으로 패키지화되어 실장될 수 있다.
도 7은 도 6의 메모리 시스템의 응용 예를 보여주는 블록도이다.
도 7을 참조하면, 메모리 시스템(2000)은 비휘발성 메모리 장치(2100) 및 컨트롤러(2200)를 포함한다. 비휘발성 메모리 장치(2100)는 복수의 비휘발성 메모리 칩들을 포함한다. 복수의 비휘발성 메모리 칩들은 복수의 그룹들로 분할된다. 복수의 비휘발성 메모리 칩들의 각 그룹은 하나의 공통 채널을 통해 컨트롤러(2200)와 통신하도록 구성된다. 예를 들어, 복수의 비휘발성 메모리 칩들은 제 1 내지 제 k 채널들(CH1~CHk)을 통해 컨트롤러(2200)와 통신하는 것으로 도시되어 있다.
각 비휘발성 메모리 칩은 도 1 내지 도 5을 참조하여 설명된 비휘발성 메모리 장치(100)와 마찬가지로 구성된다.
도 7에서, 하나의 채널에 복수의 비휘발성 메모리 칩들이 연결되는 것으로 설명되었다. 그러나, 하나의 채널에 하나의 비휘발성 메모리 칩이 연결되도록 메모리 시스템(2000)이 변형될 수 있음이 이해될 것이다.
도 8은 도 7을 참조하여 설명된 메모리 시스템을 포함하는 컴퓨팅 시스템을 보여주는 블록도이다.
도 8을 참조하면, 컴퓨팅 시스템(3000)은 중앙 처리 장치(3100), 램(3200, RAM, Random Access Memory), 사용자 인터페이스(3300), 전원(3400), 그리고 메모리 시스템(2000)을 포함한다.
메모리 시스템(2000)은 시스템 버스(3500)를 통해, 중앙처리장치(3100), 램(3200), 사용자 인터페이스(3300), 그리고 전원(3400)에 전기적으로 연결된다. 사용자 인터페이스(3300)를 통해 제공되거나, 중앙 처리 장치(3100)에 의해서 처리된 데이터는 메모리 시스템(2000)에 저장된다.
도 8에서, 비휘발성 메모리 장치(2100)는 컨트롤러(2200)를 통해 시스템 버스(3500)에 연결되는 것으로 도시되어 있다. 그러나, 비휘발성 메모리 장치(2100)는 시스템 버스(3500)에 직접 연결되도록 구성될 수 있다.
도 8에서, 도 7을 참조하여 설명된 메모리 시스템(2000)이 제공되는 것으로 도시되어 있다. 그러나, 메모리 시스템(2000)은 도 6를 참조하여 설명된 메모리 시스템(1000)으로 대체될 수 있다. 예시적으로, 컴퓨팅 시스템(3000)은 도 6 및 도 7을 참조하여 설명된 메모리 시스템들(1000, 2000)을 모두 포함하도록 구성될 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
1~4: 비휘발성 메모리 장치 106: 제1 반전부
108: 제2 반전부 110: 인코더
180: 라이트 회로 190: 메모리 코어
196: 제1 선택기 198: 제2 선택기
210: 리드 회로 216: 제3 반전부
218: 제4 반전부 220: 디코더

Claims (10)

  1. 메시지 데이터를 제공받아 반전하는 제1 반전부;
    상기 반전된 메시지 데이터를 인코딩하여, 비트 에러 정정 가능한 패러티 비트를 생성하는 인코더;
    상기 패러티 비트를 제공받아 반전하는 제2 반전부; 및
    상기 메시지 데이터와 상기 반전된 패러티 비트를 메모리 코어에 라이트하되, 소거(erase) 동작시에는, 상기 반전된 패러티 비트 대신, 상기 인코더를 거치지 않고, 기 설정된 인코더 출력에 해당하는 값을 인가하여 보조 패러티 비트를 상기 메모리 코어에 라이트하는 라이트 회로를 포함하는 비휘발성 메모리 장치.
  2. 제 1항에 있어서,
    상기 메모리 코어는 다수의 상변화 메모리 셀을 포함하되, 상기 상변화 메모리 셀의 셋 상태는 제1 로직 데이터에 대응되고, 상기 상변화 메모리 셀의 리셋 상태는 제2 로직 데이터에 대응되는 비휘발성 메모리 장치.
  3. 제 2항에 있어서,
    상기 메모리 코어에 라이트되는 상기 메시지 데이터와 상기 반전된 패러티 비트를 코드워드(codeword)라 할 때,
    상기 코드워드의 그룹은 모든 성분이 제1 로직 데이터인 벡터를 포함하고, 모든 성분이 제2 로직 데이터인 벡터는 불포함하는 비휘발성 메모리 장치.
  4. 삭제
  5. 제 1항에 있어서,
    상기 소거 동작시, 상기 라이트 회로는 상기 메시지 데이터 대신, 기설정된 보조 메시지 데이터를 상기 메모리 코어에 라이트하는 비휘발성 메모리 장치.
  6. 제 1항에 있어서,
    상기 메모리 코어에 저장되었던 상기 메시지 데이터와 상기 반전된 패러티 비트를 리드하는 리드 회로와,
    상기 리드 회로로부터 상기 메시지 데이터를 제공받아 반전하는 제3 반전부와,
    상기 리드 회로로부터 반전된 패러티 비트를 제공받아 다시 반전하여 패러티 비트를 생성하는 제4 반전부와,
    상기 제3 반전부로부터 반전된 메시지 데이터를 제공받고 상기 제4 반전부로부터 패러티 비트를 제공받아, 신드롬을 생성하는 신드롬 생성부를 더 포함하는 비휘발성 메모리 장치.
  7. 메시지 데이터 및 보조 메시지 데이터 중 어느 하나와, 반전된 패러티 비트 및 기설정된 값인 보조 패러티 비트 중 어느 하나를 포함하는 코드워드를 저장하는 메모리 코어;
    상기 메모리 코어로부터 상기 코드워드를 리드하는 리드 회로;
    상기 리드 회로로부터 상기 메시지 데이터 및 상기 보조 메시지 데이터 중 어느 하나를 제공받아 반전하는 제3 반전부;
    상기 리드 회로로부터 상기 반전된 패러티 비트 및 상기 보조 패러티 비트 중 어느 하나를 제공받아 다시 반전하여 패러티 비트를 생성하는 제4 반전부; 및
    상기 제3 반전부로부터 반전된 메시지 데이터를 제공받고, 상기 제4 반전부로부터 상기 패러티 비트를 제공받아, 신드롬을 생성하는 신드롬 생성부를 포함하는 비휘발성 메모리 장치.
  8. 메시지 데이터를 입력받는 입력 버퍼;
    상기 메시지 데이터와, 기설정된 보조 메시지 데이터를 제공받고, 선택 신호에 응답하여 상기 메시지 데이터와 상기 보조 메시지 데이터 중 어느 하나를 선택적으로 출력하는 제1 선택기;
    상기 메시지 데이터를 이용하여 비트 에러 정정이 가능한 패러티 비트를 생성하는 인코더;
    상기 패러티 비트와, 기설정된 보조 패러티 비트를 제공받고, 상기 선택 신호에 응답하여 상기 패러티 비트와 상기 보조 패러티 비트 중 어느 하나를 선택적으로 출력하는 제2 선택기; 및
    상기 제1 선택기로부터 출력되는 상기 메시지 데이터와 보조 메시지 데이터 중 어느 하나와, 상기 제2 선택기로부터 출력되는 상기 패러티 비트와 상기 보조 패러티 비트 중 어느 하나를 메모리 코어에 라이트하는 라이트 회로를 포함하고,
    상기 보조 패러티 비트는, 상기 인코더를 거치지 않은 기설정된 값인 비휘발성 메모리 장치.
  9. 다수의 상변화 메모리 셀을 포함하되, 상기 상변화 메모리 셀의 셋 상태는 제1 로직 데이터에 대응되고, 리셋 상태는 제2 로직 데이터에 대응되는 메모리 코어; 및
    상기 메모리 코어에 코드워드를 라이트하는 라이트 회로를 포함하되,
    상기 코드워드의 그룹은 모든 성분이 제1 로직 데이터인 벡터는 포함하고, 모든 성분이 제2 로직 데이터인 벡터는 불포함하고,
    상기 코드워드는, 메시지 데이터 및 보조 메시지 데이터 중 어느 하나와, 패러티 비트 및 보조 패러티 비트 중 어느 하나를 포함하고,
    상기 보조 패러티 비트는 기설정된 값인 비휘발성 메모리 장치.
  10. 메시지 데이터를 제공받아 반전하고,
    상기 반전된 메시지 데이터를 인코딩하여, 비트 에러 정정 가능한 패러티 비트를 생성하고,
    상기 패러티 비트를 제공받아 반전하고,
    상기 메시지 데이터와 상기 반전된 패러티 비트를 메모리 코어에 라이트하되, 소거(erase) 동작시에는, 상기 반전된 패러티 비트 대신, 상기 인코딩을 거치지 않고, 기 설정된 값을 인가하여 보조 패러티 비트를 상기 메모리 코어에 라이트하는 것을 포함하는 비휘발성 메모리 장치의 구동 방법.
KR1020110070464A 2011-07-06 2011-07-15 비휘발성 메모리 장치 및 그 구동 방법 KR101814476B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110070464A KR101814476B1 (ko) 2011-07-15 2011-07-15 비휘발성 메모리 장치 및 그 구동 방법
US13/532,911 US8848465B2 (en) 2011-07-06 2012-06-26 Memory devices including selective RWW and RMW decoding

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110070464A KR101814476B1 (ko) 2011-07-15 2011-07-15 비휘발성 메모리 장치 및 그 구동 방법

Publications (2)

Publication Number Publication Date
KR20130009389A KR20130009389A (ko) 2013-01-23
KR101814476B1 true KR101814476B1 (ko) 2018-01-05

Family

ID=47839190

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110070464A KR101814476B1 (ko) 2011-07-06 2011-07-15 비휘발성 메모리 장치 및 그 구동 방법

Country Status (1)

Country Link
KR (1) KR101814476B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9183086B2 (en) * 2013-06-03 2015-11-10 Sandisk Technologies Inc. Selection of data for redundancy calculation in three dimensional nonvolatile memory
US11461174B2 (en) 2020-08-31 2022-10-04 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit and method of operating same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004234545A (ja) 2003-01-31 2004-08-19 Toshiba Corp 制御回路及びメモリコントローラ
KR100827702B1 (ko) * 2006-11-01 2008-05-07 삼성전자주식회사 가변저항 반도체 메모리 장치
JP2010108569A (ja) 2008-10-31 2010-05-13 Toshiba Corp メモリ装置
JP2012243332A (ja) 2011-05-16 2012-12-10 Renesas Electronics Corp 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004234545A (ja) 2003-01-31 2004-08-19 Toshiba Corp 制御回路及びメモリコントローラ
US20040255225A1 (en) * 2003-01-31 2004-12-16 Yoriharu Takai Control circuit for error checking and correction and memory controller
KR100827702B1 (ko) * 2006-11-01 2008-05-07 삼성전자주식회사 가변저항 반도체 메모리 장치
JP2010108569A (ja) 2008-10-31 2010-05-13 Toshiba Corp メモリ装置
JP2012243332A (ja) 2011-05-16 2012-12-10 Renesas Electronics Corp 半導体装置

Also Published As

Publication number Publication date
KR20130009389A (ko) 2013-01-23

Similar Documents

Publication Publication Date Title
US8848465B2 (en) Memory devices including selective RWW and RMW decoding
US9928140B2 (en) Non-volatile memory device and method of operating the same
KR102154296B1 (ko) 저항체를 이용한 비휘발성 메모리 장치의 구동 방법 및 비휘발성 메모리 장치
US8102729B2 (en) Resistive memory device capable of compensating for variations of bit line resistances
US20190051353A1 (en) Resistive memory device and resistive memory system including a plurality of layers, and method of operating the system
JP6345405B2 (ja) 抵抗体を利用した不揮発性メモリ装置及びその駆動方法
KR102005226B1 (ko) 저항체를 이용한 비휘발성 메모리 장치 및 그 구동 방법
JP5837916B2 (ja) 抵抗体を利用する不揮発性メモリ装置及びその駆動方法
US9443586B2 (en) Nonvolatile memory device, memory system including the same and method for driving nonvolatile memory device
KR101791508B1 (ko) 비휘발성 메모리 장치
US8995203B2 (en) Non-volatile memory device, driving method of memory controller controlling the non-volatile memory device and memory system including the memory controller and the non-volatile memory device
US8902633B2 (en) Resistive memory device comprising selectively disabled write driver
US9135994B2 (en) Nonvolatile memory device having read circuits for performing Read-While-Write (RWW) operation and Read-Modify-Write (RMW) operation
US10074426B2 (en) Memory device having resistance change material and operating method for the memory device
US9299429B2 (en) Nonvolatile memory device using a resistance material and a driving method thereof
KR101814476B1 (ko) 비휘발성 메모리 장치 및 그 구동 방법
US20130135923A1 (en) Phase change memory device and data storage device having the same
US8526232B2 (en) Nonvolatile memory device using variable resistive element
KR20130005499A (ko) 비휘발성 메모리 장치 및 그 구동 방법
KR101816642B1 (ko) 에러 정정 회로, 이를 포함하는 비휘발성 메모리 장치 및 이의 구동 방법
KR20140094171A (ko) 비휘발성 메모리 장치 및 그 구동 방법
US8248842B2 (en) Memory cell array biasing method and a semiconductor memory device
KR20140108984A (ko) 저항체를 이용한 비휘발성 메모리 장치 및 그 구동 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant