KR101791508B1 - 비휘발성 메모리 장치 - Google Patents

비휘발성 메모리 장치 Download PDF

Info

Publication number
KR101791508B1
KR101791508B1 KR1020110075366A KR20110075366A KR101791508B1 KR 101791508 B1 KR101791508 B1 KR 101791508B1 KR 1020110075366 A KR1020110075366 A KR 1020110075366A KR 20110075366 A KR20110075366 A KR 20110075366A KR 101791508 B1 KR101791508 B1 KR 101791508B1
Authority
KR
South Korea
Prior art keywords
read
signal
enabled
read circuit
decoder
Prior art date
Application number
KR1020110075366A
Other languages
English (en)
Other versions
KR20130013637A (ko
Inventor
김서희
정회주
전성현
김성훈
Original Assignee
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사 filed Critical 삼성전자 주식회사
Priority to KR1020110075366A priority Critical patent/KR101791508B1/ko
Priority to US13/532,911 priority patent/US8848465B2/en
Publication of KR20130013637A publication Critical patent/KR20130013637A/ko
Application granted granted Critical
Publication of KR101791508B1 publication Critical patent/KR101791508B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check

Abstract

비휘발성 메모리 장치가 제공된다. 상기 비휘발성 메모리 장치는 다수의 비휘발성 메모리 셀을 포함하는 메모리 코어, RWW(Read While Write) 동작 중, 상기 메모리 코어로부터 제1 코드워드를 리드하는 제1 리드 회로, RMW(Read Modification Write) 동작 중, 상기 메모리 코어로부터 제2 코드워드를 리드하는 제2 리드 회로, 상기 제1 리드 회로와 상기 제2 리드 회로에 의해 공유되고, 선택적으로 상기 제1 코드워드를 디코딩하거나 상기 제2 코드워드를 디코딩하는 공유 디코더를 포함한다.

Description

비휘발성 메모리 장치{Nonvolatile memory device}
본 발명은 비휘발성 메모리 장치에 관한 것이다.
저항체(resistance material)를 이용한 비휘발성 메모리 장치에는 상변화 메모리 장치(PRAM: Phase change Random Access Memory or PCM: Phase Change Memory), 저항 메모리 장치(RRAM: Resistive RAM), 자기 메모리 장치(MRAM: Magnetic RAM) 등 있다. 동적 메모리 장치(DRAM: Dynamic RAM)나 플래시 메모리 장치는 전하(charge)를 이용하여 데이터를 저장하는 반면, 저항체를 이용한 비휘발성 메모리 장치는 캘코제나이드 합금(chalcogenide alloy)과 같은 상변화 물질의 상태 변화(PRAM), 가변 저항체의 저항 변화(RRAM), 강자성체의 자화상태에 따른 MTJ(Magnetic Tunnel Junction) 박막의 저항 변화(MRAM) 등을 이용하여 데이터를 저장한다.
여기서, 상변화 메모리 장치를 예를 들어 설명하면, 상변화 물질은 가열 후 냉각되면서 결정 상태 또는 비정질 상태로 변화되는데, 결정 상태의 상변화 물질은 저항이 낮고 비정질 상태의 상변화 물질은 저항이 높다. 따라서, 결정 상태는 셋(set) 데이터로 정의하고 비정질 상태는 리셋(reset) 데이터로 정의할 수 있다.
한편, 비휘발성 메모리 장치의 메모리 용량이 증가함에 따라, 결함 메모리 셀의 에러를 정정하기 위한 에러 정정 회로를 사용할 필요가 있다. 에러 정정 회로는 예를 들어, 리던던시 메모리 셀을 이용하는 방식과, ECC(Error Correction Code) 방식 등이 있다.
여기서, ECC 방식은 ECC 인코더와 ECC 디코더를 사용하는 데, ECC 인코더 및 ECC 디코더의 사이즈는 상당히 크다. 따라서, ECC 방식을 사용하는 비휘발성 메모리 장치의 칩 사이즈를 줄이기 어렵다.
본 발명이 해결하려는 과제는, 사이즈를 최소화할 수 있는 비휘발성 메모리 장치를 제공하는 것이다.
본 발명이 해결하려는 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 본 발명의 비휘발성 메모리 장치의 일 태양은 다수의 비휘발성 메모리 셀을 포함하는 메모리 코어, RWW(Read While Write) 동작 중, 상기 메모리 코어로부터 제1 코드워드를 리드하는 제1 리드 회로, RMW(Read Modification Write) 동작 중, 상기 메모리 코어로부터 제2 코드워드를 리드하는 제2 리드 회로, 상기 제1 리드 회로와 상기 제2 리드 회로에 의해 공유되고, 선택적으로 상기 제1 코드워드를 디코딩하거나 상기 제2 코드워드를 디코딩하는 공유 디코더를 포함한다.
상기 과제를 해결하기 위한 본 발명의 비휘발성 메모리 장치의 다른 태양은 다수의 비휘발성 메모리 셀을 포함하는 메모리 코어, RWW(Read While Write) 동작 중, 상기 메모리 코어로부터 제1 코드워드를 리드하는 제1 리드 회로, RMW(Read Modification Write) 동작 중, 상기 메모리 코어로부터 제2 코드워드를 리드하는 제2 리드 회로, 상기 제1 리드 회로와 커플링되어, 상기 제1 코드워드를 디코딩하는 제1 디코더, 상기 제2 리드 회로와 커플링되어, 상기 제2 코드워드를 디코딩하는 제2 디코더를 포함하되, 상기 제1 디코더와 상기 제2 디코더는 동시에 디코딩 동작을 수행하지 않는다.
상기 과제를 해결하기 위한 본 발명의 비휘발성 메모리 장치의 또 다른 태양은 RWW 리드 커맨드를 기초로 발생된 제1 펄스를 제공받고, RWW 동작의 리드 구간 중 적어도 일부에 인에이블되는 보호 신호를 생성하는 보호 신호 생성부, 및 RMW 리드 커맨드를 기초로 발생된 제2 펄스를 제공받고, 상기 보호 신호의 인에이블 여부를 기초로 선택 신호를 생성하는 선택 신호 생성부를 포함한다.
본 발명의 기타 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
도 1은 본 발명의 일 실시예에 따른 비휘발성 메모리 장치를 설명하기 위한 블록도이다.
도 2는 도 1에 도시된 메모리 코어 내의 예시적 비휘발성 메모리 셀을 설명하기 위한 도면이다.
도 3은 도 1에 도시된 리드 회로를 설명하기 위한 회로도이다.
도 4는 도 1에 도시된 공유 디코더를 설명하기 위한 블록도이다.
도 5는 도 1에서 설명한 신호 생성기를 설명하기 위한 블록도이다.
도 6는 도 5에서 설명한 신호 생성기를 보다 자세히 설명하기 위한 블록도이다.
도 7은 도 6의 신호 생성기의 동작을 설명하기 위한 타이밍도이다.
도 8은 본 발명의 다른 실시예에 따른 비휘발성 메모리 장치를 설명하기 위한 블록도이다.
도 9는 본 발명의 몇몇 실시예에 따른 메모리 시스템을 설명하기 위한 블록도이다.
도 10은 도 9의 메모리 시스템의 응용 예를 보여주는 블록도이다.
도 11은 도 10을 참조하여 설명된 메모리 시스템을 포함하는 컴퓨팅 시스템을 보여주는 블록도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
하나의 소자(elements)가 다른 소자와 "접속된(connected to)" 또는 "커플링된(coupled to)" 이라고 지칭되는 것은, 다른 소자와 직접 연결 또는 커플링된 경우 또는 중간에 다른 소자를 개재한 경우를 모두 포함한다. 반면, 하나의 소자가 다른 소자와 "직접 접속된(directly connected to)" 또는 "직접 커플링된(directly coupled to)"으로 지칭되는 것은 중간에 다른 소자를 개재하지 않은 것을 나타낸다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.
비록 제1, 제2 등이 다양한 소자, 구성요소 및/또는 섹션들을 서술하기 위해서 사용되나, 이들 소자, 구성요소 및/또는 섹션들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 소자, 구성요소 또는 섹션들을 다른 소자, 구성요소 또는 섹션들과 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 소자, 제1 구성요소 또는 제1 섹션은 본 발명의 기술적 사상 내에서 제2 소자, 제2 구성요소 또는 제2 섹션일 수도 있음은 물론이다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.
이하, 본 발명의 실시예들은 상변화 메모리 장치(PRAM: Phase change Random Access Memory)를 이용하여 설명할 것이다. 그러나, 본 발명은 저항성 메모리 장치(RRAM: Resistive RAM), 강유전체 메모리 장치(FRAM: Ferroelectric RAM)과 같이 저항체를 이용한 비휘발성 메모리 장치에 모두 적용될 수 있음은 본 발명이 속하는 기술의 당업자에게 자명하다.
도 1은 본 발명의 일 실시예에 따른 비휘발성 메모리 장치를 설명하기 위한 블록도이다. 도 2는 도 1에 도시된 메모리 코어 내의 예시적 비휘발성 메모리 셀을 설명하기 위한 도면이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 비휘발성 메모리 장치(1)는 메모리 코어(190), 제1 리드 회로(210_1), 제2 리드 회로(210_2), 공유 디코더(220), 제1 선택기(301), 제2 선택기(302) 등을 포함한다. 이러한 구성을 통해서, 본 발명의 일 실시예에 따른 비휘발성 메모리 장치(1)는 ECC를 이용한 에러 정정 동작을 수행할 수 있다.
메모리 코어(190)은 다수의 비휘발성 메모리 셀(도 2의 MC 참조)을 포함할 수 있다. 비휘발성 메모리 셀(MC)은 저항체를 이용하여 데이터를 라이트하거나 리드할 수 있다. 이러한 비휘발성 메모리 셀(MC)은 저장되는 데이터에 따라 저항이 달라지는 상변화 물질을 구비하는 가변 저항 소자(RC)와, 가변 저항 소자(RC)에 흐르는 전류를 제어하는 억세스 소자(AC)를 포함할 수 있다. 여기서, 억세스 소자(AC)는 가변 저항 소자(RC)와 직렬로 커플링된 다이오드, 트랜지스터 등일 수 있다. 도면에서는 가변 저항 소자(RC)로 다이오드를 도시하였다. 또한, 상변화 물질은 2개의 원소를 화합한 GaSb, InSb, InSe. Sb2Te3, GeTe, 3개의 원소를 화합한 GeSbTe, GaSeTe, InSbTe, SnSb2Te4, InSbGe, 4개의 원소를 화합한 AgInSbTe, (GeSn)SbTe, GeSb(SeTe), Te81Ge15Sb2S2 등 다양한 종류의 물질을 사용할 수 있다. 이 중에서 게르마늄(Ge), 안티모니(Sb), 텔루리움(Te)으로 이루어진 GeSbTe를 주로 이용할 수 있다.
도 1에서는 도시하지 않았으나, 인코더(미도시)는 메시지 데이터를 입력받아, 비트 에러 정정 가능한 패러티 비트를 생성한다. 라이트 회로(미도시)는 메시지 데이터와 패러티 비트를 메모리 코어(190)에 라이트한다. 여기서, "메시지 데이터 + 패러티 비트"를 "코드워드(codeword)" 라고 부를 수 있다.
제1 리드 회로(210_1)는 RWW(Read While Write) 동작 중 메모리 코어(190)로부터 제1 코드워드(RSACW)를 리드한다. 제1 리드 회로(210_1)는 정상 리드(normal read) 동작에 사용되는 것이다.
여기서, RWW 동작은, 라이트 동작 수행 중에 리드 동작을 수행하는 것을 의미한다. 예를 들어, 일부 영역에서 라이트 동작이 수행되고, 다른 일부 영역에서는 리드 동작이 동시에 수행될 수 있다. 이하에서는, RWW 동작시 입력되는 리드 커맨드는 "RWW 리드 커맨드"라고 하고, RWW 동작 중의 리드 동작을 "RWW 리드" 라고 한다. RWW 리드 커맨드는 라이트 동작 중에 입력되는 리드 커맨드라는 점을 제외하고는, 정상적인 리드 커맨드와 동일하다.
제2 리드 회로(210_2)는 RMW(Read Modification Write) 동작 중 메모리 코어(190)로부터 제2 코드워드(WSACW)를 리드한다.
여기서, RMW 동작은 메모리 코어(190)에 저장되어 있는 데이터를 리드하고, 리드된 데이터와 라이트해야 하는 데이터와 서로 비교하고, 서로 다른 비트만 라이트하는 것을 의미한다. 즉, RMW 동작에서는, 리드 동작이 라이트 동작 이전에 선행되어야 한다. 이하에서는, RMW 동작시 입력되는 리드 커맨드는 "RMW 리드 커맨드"라고 하고, RMW 동작 중의 리드 동작을 "RMW 리드" 라고 한다.
공유 디코더(220)는 제1 리드 회로(210_1)와 제2 리드 회로(210_2)에 의해 공유된다. 공유 디코더(220)는 선택적으로 제1 리드 회로(210_1)로부터 제공받은 제1 코드워드(RSACW)를 디코딩하거나, 제2 리드 회로(210_2)로부터 제공받은 제2 코드워드(WSACW)를 디코딩한다. 공유 디코더(220)는 이와 같이 제1 코드워드(RSACW)와 제2 코드워드(WSACW)를 디코딩하여, 메시지 데이터의 오류 위치를 산출할 수 있다. 그 후, 공유 디코더는 메시지 데이터를 정정하여 정정된 메시지 데이터(CORRECTED_RSADATA or CORRECTED_WSADATA)를 출력할 수 있다.
또한, 제1 선택기(301), 제2 선택기(302)는 선택 신호(WSADECEN)에 응답하여 동작한다. 선택 신호(WSADECEN)가 제1 레벨(예를 들어, 로직 0)일 때, 제1 및 제2 선택기(301, 302)는 제1 리드 회로(210_1)와 공유 디코더(220)를 커플링시킨다. 또한, 선택 신호(WSADECEN)가 제2 레벨(예를 들어, 로직 1)일 때, 제1 및 제2 선택기(301, 302)는 제2 리드 회로(210_2)와 공유 디코더(220)를 커플링시킨다. 여기서, 선택 신호(WSADECEN)는 신호 생성기(310)로부터 제공받는다. 신호 생성기(310)의 구성 및 동작에 대해서는 자세히 후술한다.
또는, 도면에는 명확하게 표시하지 않았으나, 선택 신호(WSADECEN)에 따라, 제1 리드 회로(210_1)가 센싱 동작을 수행하거나 제2 리드 회로(210_2)가 센싱 동작을 수행할 수도 있다. 즉, 제1 리드 회로(210_1)의 센싱 동작과 제2 리드 회로(210_2)의 센싱 동작이 동시에 이루어지지 않을 수도 있다. 이러한 동작에 대해서는 도 7을 이용하여 자세히 후술하도록 한다.
본 발명의 일 실시예에 따른 비휘발성 메모리 장치(1)는 공유 디코더(220)를 채택한다. 즉, 정상적인 리드 동작(또는 RWW리드 동작)에 사용되는 디코더와, RMW 리드 동작에서 사용되는 디코더를 별개로 구비하지 않는다. 정상적인 리드 동작에 사용되는 디코더와, RMW 리드 동작에서 사용되는 디코더가 동시에 동작할 경우, 상호간 노이즈(noise)가 발생할 수 있다. 그런데, 본 발명의 일 실시예에 따른 비휘발성 메모리 장치(1)는 공유 디코더(220)를 채택하기 때문에, 동시에 제1 코드워드와 제2 코드워드를 디코딩하지 않는다. 따라서, 이러한 노이즈가 발생하지 않는다. 뿐만 아니라, 2개의 디코더가 1개의 공유 디코더로 통합되었기 때문에, 칩사이즈를 최소화할 수 있다.
도 3은 도 1에 도시된 리드 회로를 설명하기 위한 회로도이다. 도 1에 도시된 제1 리드 회로(210_1)와 제2 리드 회로(210_2)는 실질적으로 동일한 회로 구성을 가질 수 있기 때문에, 제1 리드 회로(210_1)에 대해서만 설명하도록 한다. 도 3에 도시된 회로도는 예시적인 것에 불과하고, 이에 한정되는 것은 아니다.
도 3을 참조하면, 제1 리드 회로(210_1)는 디스차지부(211), 프리차지부(212), 보상부(214), 클램핑부(216), 센스 앰프(218), 먹스(219) 등을 포함할 수 있다.
프리차지부(212)는 센싱 동작에 선행되어 프리차지 기간 동안 센싱 노드를 일정 레벨, 예를 들어, 전원 전압(VDD) 또는 승압 전압(VPPSA)으로 프리차지시킨다. 프리차지부(212)는 프리차지 제어 신호(nPRE1 또는 nPRE2)에 의해서 제어되는 PMOS 트랜지스터를 포함할 수 있다.
보상부(214)는 선택된 비휘발성 메모리 셀(도 2의 MC)을 관통하여 흐르는 전류(Icell)에 의해 발생하는 센싱 노드(SDL)의 레벨 감소를 보상하기 위해, 센싱 노드(SDL)에 보상 전류를 제공하는 역할을 한다.
구체적으로 설명하면, 비휘발성 메모리 셀이 셋 상태인 경우에는 상변화 물질의 저항이 작기 때문에 관통 전류(Icell)의 양이 크고, 리셋 상태인 경우에는 상변화 물질의 저항이 크기 때문에 관통 전류(Icell)의 양이 작다. 여기서, 보상부(214)에서 제공하는 보상 전류의 양은 리셋 상태에서의 관통 전류(Icell)를 보상하는 정도일 수 있다. 이와 같이 하게 되면, 리셋 상태에서의 센싱 노드(SDL)의 레벨은 일정하게 유지되는 반면, 셋 상태에서의 센싱 노드(SDL)의 레벨은 떨어지게 된다. 따라서, 리셋 상태에서의 센싱 노드(SDL)의 레벨과 셋 상태에서의 센싱 노드(SDL)의 레벨은 큰 차이를 갖게 되므로, 셋 상태와 리셋 상태를 구분하기가 용이하다. 이와 같이 함으로써 센싱 마진을 증가시킬 수 있다. 이러한 보상부(214)는 보상 제어 신호(nPBIAS)에 의해서 제어되는 PMOS 트랜지스터와, 전압 신호(VBIAS)에 의해서 제어되는 PMOS 트랜지스터를 포함할 수 있다.
클램핑부(216)는 선택된 비휘발성 메모리 셀과 커플링된 비트 라인(BL)의 레벨을 리드하기 적절한 범위 내로 클램핑시켜 주는 역할을 한다. 구체적으로, 상변화 물질의 임계 전압(Vth) 이하의 소정 레벨로 클램핑시킨다. 임계 전압(Vth) 이상의 레벨이 되면, 선택된 비휘발성 메모리 셀의 상변화 물질의 상이 변화할 수 있기 때문이다. 클램핑부(216)는 클램핑 제어 신호(VCMP)에 의해서 제어되는 NMOS 트랜지스터를 포함할 수 있다.
디스차지부(211)는 센싱 동작 후에, 센싱 노드(SDL)를 디스차지한다. 디스차지부(211)는 디스차지 제어 신호(PDIS)에 의해서 제어되는 NMOS 트랜지스터를 포함할 수 있다.
센스 앰프(218)는 센싱 노드(SDL)의 레벨과 기준 레벨(Vref)을 비교하여, 비교 결과를 출력한다. 센스 앰프(218)는 전류 센스 앰프일 수도 있고, 전압 센스 앰프일 수도 있다. 센스 앰프(218)는 센스 앰프 제어 신호(PSA)에 의해서 인에이블된다.
먹스(219)는 센스 앰프(218)의 출력 신호를 선택적으로 출력한다. 먹스(219)는 먹스 제어 신호(PMUX)에 의해서 인에이블된다.
도 4는 도 1에 도시된 공유 디코더를 설명하기 위한 블록도이다. 예를 들어, 공유 디코더(220)가 제1 코드워드(RSACW)를 입력받아 디코딩하는 것을 도시하였다.
도 4를 참조하면, 공유 디코더(220)는 신드롬 생성기(222), 에러 위치 검출기(224), 에러 정정기(226) 등을 포함할 수 있다.
신드롬 생성기(222)는 메시지 데이터(M_DATA)와 패러티 비트(ECCP)(즉, 제1 코드워드(RSACW))를 이용하여 신드롬(syndrome)(SDR)을 생성한다. 에러 위치 검출기(224)는 신드롬(SDR)을 이용하여 메시지 데이터(M_DATA)의 오류 위치를 파악한다. 예를 들어, 에러 위치 검출기(224)는 둘 이상의 신드롬(SDR)을 이용하여, 오류 위치 방정식의 계수들을 산출하고, 계수들에 기초하여 오류 위치를 검출할 수 있다. 에러 정정기(226)는 검출된 에러 위치에 기초하여, 메시지 데이터(M_DATA)의 에러를 정정한다. 정정된 메시지 데이터는 CORRECTED_RSADATA 라 한다.
도 5는 도 1에서 설명한 신호 생성기를 설명하기 위한 블록도이다.
도 5를 참조하면, 신호 생성기(310)는 보호 신호 생성부(320)와, 선택 신호 생성부(330)를 포함할 수 있다.
구체적으로, 보호 신호 생성부(320)는 RWW 리드 커맨드를 기초로 발생된 제1 펄스(RASP)를 제공받고, RWW 동작의 리드 구간 중 적어도 일부에 인에이블되는 보호 신호(ECCDECPRO)를 생성한다. 또한, 보호 신호 생성부(320)는 RWW 동작 중의 센싱 시작과 종료를 각각 나타내는 제1 센싱 시작 신호(RSA_START)와 제1 센싱 종료 신호(RSA_DONE)를 생성할 수 있다.
선택 신호 생성부(330)는 RMW 리드 커맨드를 기초로 발생된 제2 펄스(WSAP)를 제공받고, 보호 신호(ECCDECPRO)의 인에이블 여부를 기초로 선택 신호(WSADECEN)를 생성할 수 있다. 또한, 선택 신호 생성부(330)는 RMW 동작 중의 센싱 시작과 종료를 각각 나타내는 제2 센싱 시작 신호(WSA_START)와 제2 센싱 종료 신호(WSA_DONE)를 생성할 수 있다.
도 6는 도 5에서 설명한 신호 생성기를 보다 자세히 설명하기 위한 블록도이다.
도 6를 참조하면, 보호 신호 생성부(320)는 제1 지연부(324, 326)와 제1 SR 래치(322)를 포함한다.
제1 지연부(324, 326)는 제1 펄스(RSAP)를 지연시켜, 제1 센싱 시작 신호(RSA_START), 제1 센싱 종료 신호(RSA_DONE)를 생성할 수 있다.
제1 SR 래치(322)는 제1 펄스(RSAP) 및 제1 센싱 종료 신호(RSA_DONE)를 제공받아, 보호 신호(ECCDECPRO)를 생성한다 제1 센싱 종료 신호(RSA_DONE)가 로직 0인 상태에서, 제1 펄스(RSAP)가 입력되면(즉, 로직 1 입력되면), 보호 신호(ECCDECPRO)는 인에이블된다(예를 들어, 로직 1이 된다.). 또한, 제1 센싱 종료 신호(RSA_DONE)가 로직 0에서 로직 1로 바뀌면, 보호 신호(ECCDECPRO)는 디스에이블된다.
선택 신호 생성부(330)는 제2 펄스(WSAP)가 입력되더라도, 바로 선택 신호(WSADECEN)를 생성하지 않는다. 선택 신호 생성부(330)는 보호 신호(ECCDECPRO)의 레벨 및 제1 센싱 종료 신호(RSA_DONE)의 레벨을 체크한 후, 그 결과에 따라 선택 신호(WSADECEN)를 생성한다.
이러한 선택 신호 생성부(330)는 제2 지연부(332), D플립플롭(334), 연산부(336, 338, 342), 제3 지연부(344), 제2 SR 래치(346)를 포함할 수 있다.
제2 지연부(332)는 제2 펄스(WSAP)를 지연시켜, 체크 신호(CK)를 생성한다.
D플립플롭(334)은 체크 신호(CK)를 응답하여, 보호 신호(ECCDECPRO)를 전달한다.
연산부(336, 338, 342)는 체크 신호(CK)와, 전달된 보호 신호(ECCDECPRO)와, 제1 센싱 종료 신호(RSA_DONE)를 제공받는다. 여기서, 연산부(336, 338, 342)는 제1 AND 게이트(336), 제2 AND 게이트(338), OR 게이트(342)를 포함한다. 제1 AND 게이트(336)는 보호 신호(ECCDECPRO)의 반전 신호와, 체크 신호(CK)를 제공받는다. 또한, 제2 AND 게이트(338)는 보호 신호(ECCDECPRO)와, 제1 센싱 종료 신호(RSA_DONE)를 제공받는다. OR 게이트(342)는 제1 AND 게이트(336)의 출력과, 제2 AND 게이트(338)의 출력을 제공받는다.
제3 지연부(344)는 연산부(336, 338, 342)의 출력을 지연시켜, 제2 센싱 종료 신호(WSA_DONE)를 생성한다. 제2 SR 래치(346)는 연산부(336, 338, 342)의 출력과, 제2 센싱 종료 신호(WSA_DONE)를 제공받아, 선택 신호를 생성한다.
여기서, 연산부(336, 338, 342)의 동작을 정리하면 다음과 같다.
제2 펄스(WSAP)가 입력되면, 보호 신호(ECCDECPRO)의 레벨 또는 제1 센싱 종료 신호(RSA_DONE)의 레벨을 체크한다.
제2 펄스(WSAP)가 입력되는 시점에, 보호 신호(ECCDECPRO)가 인에이블 상태(즉, 로직 1인 상태)라고 가정하자.
따라서, 보호 신호(ECCDECPRO)의 반전 신호는 로직 0이 되기 때문에, 제1 AND 게이트(336)는 로직 0을 출력한다. 또한, 보호 신호(ECCDECPRO)는 로직 1이지만 제1 센싱 종료 신호(RSA_DONE)는 로직 0이기 때문에, 제2 AND 게이트(338)는 로직 0을 출력한다. 따라서, OR 게이트(342)도 로직 0을 출력한다. 결국, 선택 신호(WSADECEN)도 로직 0이 된다. 정리하면, 보호 신호(ECCDECPRO)가 인에이블 상태에서는, 선택 신호(WSADECEN)는 로직 0이 된다.
또한, RWW 동작 중 센싱 동작이 종료되면, 제1 센싱 종료 신호(RSA_DONE)가 인에이블(즉, 로직 1)이 된다. 이에 따라, 제2 AND 게이트(338)는 로직 1을 출력하게 된다. 따라서, OR 게이트(342)도 로직 1을 출력한다. 결국, 선택 신호(WSADECEN)는 로직 1이 된다. 정리하면, RWW 동작 중 센싱 동작이 종료되면, 선택 신호(WSADECEN)는 로직 1이 된다.
도 7은 도 6의 신호 생성기의 동작을 설명하기 위한 타이밍도이다. 도 7의 타이밍도는 예시적인 것에 불과하고, 이에 한정되는 것은 아니다.
도 3, 도 6, 도 7을 참조하면, 먼저, RMW 리드 커맨드가 입력된다. 이에 따라 제2 보상 제어 신호(PBIAS_WSA)가 인에이블된다. 제2 보상 제어 신호(PBIAS_WSA)에 따라, 제2 펄스(WSAP)가 인에이블된다(부호 a 참조). 제2 펄스(WSAP)에 따라 제2 센스 앰프 제어 신호(PSA_WSA)가 인에이블된다(부호 b 참조).
한편, RMW 리드 커맨드보다 늦게 RWW 리드 커맨드가 입력된다. 이에 따라 제1 보상 제어 신호(PBIAS_RSA)가 인에이블된다. 제1 보상 제어 신호(PBIAS_RSA)에 따라, 제1 펄스(RSAP)가 인에이블된다(부호 c 참조). 여기서, 제1 펄스(RSAP)에 따라, 보호 신호(ECCDECPRO)가 인에이블된다(부호 d 참조). 제1 펄스(RSAP)에 따라 제1 센스 앰프 제어 신호(PSA_RSA)가 인에이블된다(부호 e 참조).
제1 센스 앰프 제어 신호(PSA_RSA)에 따라, 제1 센싱 시작 신호(RSA_START)가 인에이블된다(부호 f 참조). 제1 센싱 시작 신호(RSA_START)에 따라, 제1 먹스 제어 신호(PMUX_RSA)가 인에이블된다. 따라서, 센싱 결과인 제1 코드워드(RSACW)가 출력되기 시작한다(부호 h 참조). 일정한 시간이 경과한 후에, 제1 먹스 제어 신호(PMUX_RSA)가 디스에이블된다. 디스에이블된 제1 먹스 제어 신호(PMUX_RSA)에 따라, 제1 센싱 종료 신호(RSA_DONE)이 인에이블된다(부호 i 참조).
전술한 것과 같이, 제1 센싱 종료 신호(RSA_DONE)에 따라, 보호 신호(ECCDECPRO)가 디스에이블된다(부호 j 참조). 보호 신호(ECCDECPRO)가 인에이블 상태에서 디스에이블되면(즉, 보호 신호(ECCDECPRO)의 폴링 에지(falling edge)에 응답하여), 선택 신호(WSADECEN)는 인에이블된다(부호 k 참조).
선택 신호(WSADECEN)가 인에이블되면, 제2 센싱 시작 신호(RSA_START)가 인에이블된다(부호 l 참조). 제2 센싱 시작 신호(RSA_START)에 따라, 제2 먹스 제어 신호(PMUX_WSA)가 인에이블된다(부호 m 참조). 따라서, 센싱 결과인 제2 코드워드(WSACW)가 출력되기 시작한다(부호 n 참조). 일정한 시간이 경과한 후에, 제2 먹스 제어 신호(PMUX_WSA)가 디스에이블된다. 디스에이블된 제2 먹스 제어 신호(PMUX_WSA)에 따라, 제2 센싱 종료 신호(WSA_DONE)이 인에이블된다(부호 o 참조). 제2 센싱 종료 신호(WSA_DONE)에 따라, 선택 신호(WSADECEN)가 디스에이블된다.
정리하면, RMW 리드 커맨드가 먼저 입력되고 RWW 리드 커맨드가 나중에 입력되더라도, 제2 리드 회로(210_2)가 RMW 리드 동작을 시작하지 않았다면, 제1 리드 회로(210_1)가 RWW 리드 동작을 먼저 수행하게 된다.
보호 신호(ECCDECPRO)가 인에이블 상태일 때, 제2 리드 회로(210_2)는 RMW 리드 동작을 수행하지 않을 수 있다. RMW 리드 커맨드를 기초로 한 제2 펄스(WSAP)가 신호 생성기(310)에 입력되었을 때, 보호 신호(ECCDECPRO)가 인에이블 상태라면 선택 신호(WSADECEN)가 인에이블되지 않기 때문이다.
소정 시간이 지난 후에, 보호 신호(ECCDECPRO)가 인에이블 상태에서 디스에이블 상태가 되면, 선택 신호(WSADECEN)가 인에이블된다. 이에 따라, 제2 리드 회로(210_2)는 RMW 리드 동작을 수행할 수 있다.
도 8은 본 발명의 다른 실시예에 따른 비휘발성 메모리 장치를 설명하기 위한 블록도이다. 설명의 편의상, 도 1 내지 도 7을 이용하여 설명한 내용과 다른 것을 위주로 설명한다.
도 8을 참조하면, 본 발명의 다른 실시예에 따른 비휘발성 메모리 장치(2)는 공유 디코더(도 1의 220 참조)를 포함하지 않는다. 제1 리드 회로(210_1)로부터 제공된 제1 코드워드(RSACW)를 디코딩하는 제1 디코더(220_1)와, 제2 리드 회로(210_2)로부터 제공된 제2 코드워드(WSACW)를 디코딩하는 제2 디코더(220_2)를 포함한다. 하지만, 제1 디코더(220_1)와 제2 디코더(220_2)는 신호 생성기(310)로부터 선택 신호(WSADECEN)를 제공받아, 배타적으로 동작한다. 즉, 제1 디코더(220_1)와 제2 디코더(220_2)는 동시에 디코딩 동작을 수행하지 않는다. 예를 들어, 선택 신호(WSADECEN)가 제1 레벨(예를 들어, 로직 0)일 때, 제1 디코더(220_1)는 제1 코드워드(RSACW)를 디코딩할 수 있고, 선택 신호(WSADECEN)가 제2 레벨(예를 들어, 로직 1)일 때, 제2 디코더(220_2)는 제2 코드워드(WSACW)를 디코딩할 수 있다.
전술한 것과 같이, 신호 생성기(310)는 RWW 동작의 리드 구간 중 적어도 일부에 인에이블되는 보호 신호(ECCDECPRO)를 더 생성하고, 신호 생성기(310)는 보호 신호(ECCDECPRO)의 인에이블 여부를 기초로, 선택 신호(WSADECEN)를 인에이블시킬 수 있다.
또한, 도면에 도시하지 않았으나, 보호 신호(ECCDECPRO)가 인에이블 상태일 때, RMW 리드 커맨드가 입력되더라도 제2 리드 회로(210_2)는 RMW 리드 동작을 수행하지 않는다.
또한, 보호 신호(ECCDECPRO)가 인에이블 상태일 때, RMW 리드 커맨드가 입력되면, 제2 리드 회로(210_2)는 보호 신호(ECCDECPRO)가 디스에이블된 후에 RMW 리드 동작을 수행할 수 있다.
한편, 본 발명의 다른 실시예에 따른 비휘발성 메모리 장치(2)는 공유 디코더(220)를 채택하지 않더라도, 정상적인 리드 동작(또는 RWW리드 동작)에 사용되는 제1 디코더(220_1)와, RMW 리드 동작에서 사용되는 제2 디코더(220_2)가 동시에 동작하지 않는다. 따라서, 2개의 디코더(220_1, 220_2)가 동시에 동작하면 발생할 수 있는 노이즈(noise)가 발생하지 않는다.
도 9는 본 발명의 몇몇 실시예에 따른 메모리 시스템을 설명하기 위한 블록도이다.
도 9를 참조하면, 메모리 시스템(1000)은 비휘발성 메모리 장치(1100) 및 컨트롤러(1200)를 포함한다.
비휘발성 메모리 장치(1100)는 도 1 내지 도 8을 참조하여 설명된 바와 마찬가지로 구성되고, 동작할 수 있다.
컨트롤러(1200)는 호스트(Host) 및 비휘발성 메모리 장치(1100)에 연결된다. 호스트(Host)로부터의 요청에 응답하여, 컨트롤러(1200)는 비휘발성 메모리 장치(1100)를 액세스하도록 구성된다. 예를 들면, 컨트롤러(1200)는 비휘발성 메모리 장치(1100)의 읽기, 쓰기, 소거, 그리고 배경(background) 동작을 제어하도록 구성된다. 컨트롤러(1200)는 비휘발성 메모리 장치(1100) 및 호스트(Host) 사이에 인터페이스를 제공하도록 구성된다. 컨트롤러(1200)는 비휘발성 메모리 장치(1100)를 제어하기 위한 펌웨어(firmware)를 구동하도록 구성된다.
예시적으로, 컨트롤러(1200)는 램(RAM, Random Access Memory), 프로세싱 유닛(processing unit), 호스트 인터페이스(host interface), 그리고 메모리 인터페이스(memory interface)와 같은 잘 알려진 구성 요소들을 더 포함한다. 램(RAM)은 프로세싱 유닛의 동작 메모리, 비휘발성 메모리 장치(1100) 및 호스트(Host) 사이의 캐시 메모리, 그리고 비휘발성 메모리 장치(1100) 및 호스트(Host) 사이의 버퍼 메모리 중 적어도 하나로서 이용된다. 프로세싱 유닛은 컨트롤러(1200)의 제반 동작을 제어한다.
호스트 인터페이스는 호스트(Host) 및 컨트롤러(1200) 사이의 데이터 교환을 수행하기 위한 프로토콜을 포함한다. 예시적으로, 컨트롤러(1200)는 USB (Universal Serial Bus) 프로토콜, MMC (multimedia card) 프로토콜, PCI (peripheral component interconnection) 프로토콜, PCI-E (PCI-express) 프로토콜, ATA (Advanced Technology Attachment) 프로토콜, Serial-ATA 프로토콜, Parallel-ATA 프로토콜, SCSI (small computer small interface) 프로토콜, ESDI (enhanced small disk interface) 프로토콜, 그리고 IDE (Integrated Drive Electronics) 프로토콜 등과 같은 다양한 인터페이스 프로토콜들 중 적어도 하나를 통해 외부(호스트)와 통신하도록 구성된다. 메모리 인터페이스는 비휘발성 메모리 장치(1100)와 인터페이싱한다. 예를 들면, 메모리 인터페이스는 낸드 인터페이스 또는 노어 인터페이스를 포함한다.
메모리 시스템(1000)은 오류 정정 블록을 추가적으로 포함하도록 구성될 수 있다. 오류 정정 블록은 오류 정정 코드(ECC)를 이용하여 비휘발성 메모리 장치(1100)로부터 읽어진 데이터의 오류를 검출하고, 정정하도록 구성된다. 예시적으로, 오류 정정 블록은 컨트롤러(1200)의 구성 요소로서 제공된다. 오류 정정 블록은 비휘발성 메모리 장치(1100)의 구성 요소로서 제공될 수 있다.
컨트롤러(1200) 및 비휘발성 메모리 장치(1100)는 하나의 반도체 장치로 집적될 수 있다. 예시적으로, 컨트롤러(1200) 및 비휘발성 메모리 장치(1100)는 하나의 반도체 장치로 집적되어, 메모리 카드를 구성할 수 있다. 예를 들면, 컨트롤러(1200) 및 비휘발성 메모리 장치(1100)는 하나의 반도체 장치로 집적되어 PC 카드(PCMCIA, personal computer memory card international association), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro), SD 카드(SD, miniSD, microSD, SDHC), 유니버설 플래시 기억장치(UFS) 등과 같은 메모리 카드를 구성할 것이다.
컨트롤러(1200) 및 비휘발성 메모리 장치(1100)는 하나의 반도체 장치로 집적되어 반도체 드라이브(SSD, Solid State Drive)를 구성할 수 있다. 반도체 드라이브(SSD)는 반도체 메모리에 데이터를 저장하도록 구성되는 저장 장치를 포함한다. 메모리 시스템(10)이 반도체 드라이브(SSD)로 이용되는 경우, 메모리 시스템(1000)에 연결된 호스트(Host)의 동작 속도는 획기적으로 개선된다.
다른 예로서, 메모리 시스템(1000)은 컴퓨터, UMPC (Ultra Mobile PC), 워크스테이션, 넷북(net-book), PDA (Personal Digital Assistants), 포터블(portable) 컴퓨터, 웹 타블렛(web tablet), 무선 전화기(wireless phone), 모바일 폰(mobile phone), 스마트폰(smart phone), e-북(e-book), PMP(portable multimedia player), 휴대용 게임기, 네비게이션(navigation) 장치, 블랙박스(black box), 디지털 카메라(digital camera), 3차원 수상기(3-dimensional television), 디지털 음성 녹음기(digital audio recorder), 디지털 음성 재생기(digital audio player), 디지털 영상 녹화기(digital picture recorder), 디지털 영상 재생기(digital picture player), 디지털 동영상 녹화기(digital video recorder), 디지털 동영상 재생기(digital video player), 정보를 무선 환경에서 송수신할 수 있는 장치, 홈 네트워크를 구성하는 다양한 전자 장치들 중 하나, 컴퓨터 네트워크를 구성하는 다양한 전자 장치들 중 하나, 텔레매틱스 네트워크를 구성하는 다양한 전자 장치들 중 하나, RFID 장치, 또는 컴퓨팅 시스템을 구성하는 다양한 구성 요소들 중 하나 등과 같은 전자 장치의 다양한 구성 요소들 중 하나로 제공된다.
예시적으로, 비휘발성 메모리 장치(1100) 또는 메모리 시스템(1000)은 다양한 형태들의 패키지로 실장될 수 있다. 예를 들면, 비휘발성 메모리 장치(1100) 또는 메모리 시스템(1000)은 PoP(Package on Package), Ball grid arrays(BGAs), Chip scale packages(CSPs), Plastic Leaded Chip Carrier(PLCC), Plastic Dual In Line Package(PDIP), Die in Waffle Pack, Die in Wafer Form, Chip On Board(COB), Ceramic Dual In Line Package(CERDIP), Plastic Metric Quad Flat Pack(MQFP), Thin Quad Flatpack(TQFP), Small Outline(SOIC), Shrink Small Outline Package(SSOP), Thin Small Outline(TSOP), Thin Quad Flatpack(TQFP), System In Package(SIP), Multi Chip Package(MCP), Wafer-level Fabricated Package(WFP), Wafer-Level Processed Stack Package(WSP) 등과 같은 방식으로 패키지화되어 실장될 수 있다.
도 10은 도 9의 메모리 시스템의 응용 예를 보여주는 블록도이다.
도 10을 참조하면, 메모리 시스템(2000)은 비휘발성 메모리 장치(2100) 및 컨트롤러(2200)를 포함한다. 비휘발성 메모리 장치(2100)는 복수의 비휘발성 메모리 칩들을 포함한다. 복수의 비휘발성 메모리 칩들은 복수의 그룹들로 분할된다. 복수의 비휘발성 메모리 칩들의 각 그룹은 하나의 공통 채널을 통해 컨트롤러(2200)와 통신하도록 구성된다. 예를 들어, 복수의 비휘발성 메모리 칩들은 제 1 내지 제 k 채널들(CH1~CHk)을 통해 컨트롤러(2200)와 통신하는 것으로 도시되어 있다.
각 비휘발성 메모리 칩은 도 1 내지 도 8을 참조하여 설명된 비휘발성 메모리 장치(100)와 마찬가지로 구성된다.
도 10에서, 하나의 채널에 복수의 비휘발성 메모리 칩들이 연결되는 것으로 설명되었다. 그러나, 하나의 채널에 하나의 비휘발성 메모리 칩이 연결되도록 메모리 시스템(2000)이 변형될 수 있음이 이해될 것이다.
도 11은 도 10을 참조하여 설명된 메모리 시스템을 포함하는 컴퓨팅 시스템을 보여주는 블록도이다.
도 11을 참조하면, 컴퓨팅 시스템(3000)은 중앙 처리 장치(3100), 램(3200, RAM, Random Access Memory), 사용자 인터페이스(3300), 전원(3400), 그리고 메모리 시스템(2000)을 포함한다.
메모리 시스템(2000)은 시스템 버스(3500)를 통해, 중앙처리장치(3100), 램(3200), 사용자 인터페이스(3300), 그리고 전원(3400)에 전기적으로 연결된다. 사용자 인터페이스(3300)를 통해 제공되거나, 중앙 처리 장치(3100)에 의해서 처리된 데이터는 메모리 시스템(2000)에 저장된다.
도 11에서, 비휘발성 메모리 장치(2100)는 컨트롤러(2200)를 통해 시스템 버스(3500)에 연결되는 것으로 도시되어 있다. 그러나, 비휘발성 메모리 장치(2100)는 시스템 버스(3500)에 직접 연결되도록 구성될 수 있다.
도 11에서, 도 10을 참조하여 설명된 메모리 시스템(2000)이 제공되는 것으로 도시되어 있다. 그러나, 메모리 시스템(2000)은 도 9를 참조하여 설명된 메모리 시스템(1000)으로 대체될 수 있다.
예시적으로, 컴퓨팅 시스템(3000)은 도 9 및 도 10을 참조하여 설명된 메모리 시스템들(1000, 2000)을 모두 포함하도록 구성될 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
1: 비휘발성 메모리 장치 190: 메모리 코어
210_1: 제1 리드 회로 210_2: 제2 리드 회로
220: 디코더 301: 제1 선택기
302: 제2 선택기

Claims (10)

  1. 다수의 비휘발성 메모리 셀을 포함하는 메모리 코어;
    RWW(Read While Write) 동작 중, 상기 메모리 코어로부터 제1 코드워드를 리드하는 제1 리드 회로;
    RMW(Read Modification Write) 동작 중, 상기 메모리 코어로부터 제2 코드워드를 리드하는 제2 리드 회로; 및
    상기 제1 리드 회로와 상기 제2 리드 회로에 의해 공유되고, 선택적으로 상기 제1 코드워드를 디코딩하거나 상기 제2 코드워드를 디코딩하는 공유 디코더를 포함하는 비휘발성 메모리 장치.
  2. 제 1항에 있어서,
    상기 공유 디코더가 상기 제1 코드워드를 디코딩할 수 있는지, 상기 제2 코드워드를 디코딩할 수 있는지를 결정하는 선택 신호를 생성하는 신호 생성기를 더 포함하는 비휘발성 메모리 장치.
  3. 제 2항에 있어서,
    상기 신호 생성기는 상기 RWW 동작의 리드 구간 중 적어도 일부에 인에이블되는 보호 신호를 더 생성하고,
    상기 신호 생성기는 상기 보호 신호의 인에이블 여부를 기초로, 상기 선택 신호를 인에이블시키는 비휘발성 메모리 장치.
  4. 제 3항에 있어서,
    상기 보호 신호가 인에이블 상태에서 디스에이블되면, 상기 선택 신호는 인에이블되는 비휘발성 메모리 장치.
  5. 제 3항에 있어서,
    상기 보호 신호가 인에이블 상태일 때, 상기 제2 리드 회로는 RMW 리드 동작을 수행하지 않는 비휘발성 메모리 장치.
  6. 제 3항에 있어서,
    상기 제2 리드 회로는 상기 보호 신호가 디스에이블된 후에 RMW 리드 동작을 수행하는 비휘발성 메모리 장치.
  7. 제 1항에 있어서,
    RMW 리드 커맨드가 먼저 입력되고 RWW 리드 커맨드가 나중에 입력되더라도, 상기 제2 리드 회로가 RMW 리드 동작을 시작하지 않았다면, 상기 제1 리드 회로가 RWW 리드 동작을 먼저 수행하는 비휘발성 메모리 장치.
  8. 제 1항에 있어서,
    선택 신호에 응답하여 동작하는 선택기를 더 포함하되,
    상기 선택 신호가 제1 레벨일 때, 상기 선택기는 상기 제1 리드 회로와 상기 공유 디코더를 커플링시키고,
    상기 선택 신호가 제2 레벨일 때, 상기 선택기는 상기 제2 리드 회로와 상기 공유 디코더를 커플링시키는 비휘발성 메모리 장치.
  9. 다수의 비휘발성 메모리 셀을 포함하는 메모리 코어;
    RWW(Read While Write) 리드 커맨드에 따라 보호 신호가 인에이블된 구간에서, 상기 메모리 코어로부터 제1 코드워드를 리드하는 제1 리드 회로;
    RMW(Read Modification Write) 동작 중, 상기 보호 신호가 디스에이블되면, 상기 메모리 코어로부터 제2 코드워드를 리드하는 제2 리드 회로;
    상기 제1 리드 회로와 커플링되어, 상기 보호 신호가 인에이블된 구간에서 상기 제1 코드워드를 디코딩하는 제1 디코더; 및
    상기 제2 리드 회로와 커플링되어, 상기 보호 신호가 디스에이블되면 상기 제2 코드워드를 디코딩하는 제2 디코더를 포함하되,
    상기 제1 디코더와 상기 제2 디코더는 동시에 디코딩 동작을 수행하지 않는 비휘발성 메모리 장치.
  10. RWW 리드 커맨드를 기초로 발생된 제1 펄스를 제공받고, RWW 동작의 리드 구간 중 적어도 일부에 인에이블되는 보호 신호를 생성하는 보호 신호 생성부; 및
    RMW 리드 커맨드를 기초로 발생된 제2 펄스를 제공받고, 상기 보호 신호의 인에이블 여부를 기초로 선택 신호를 생성하는 선택 신호 생성부를 포함하는 비휘발성 메모리 장치.
KR1020110075366A 2011-07-06 2011-07-28 비휘발성 메모리 장치 KR101791508B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110075366A KR101791508B1 (ko) 2011-07-28 2011-07-28 비휘발성 메모리 장치
US13/532,911 US8848465B2 (en) 2011-07-06 2012-06-26 Memory devices including selective RWW and RMW decoding

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110075366A KR101791508B1 (ko) 2011-07-28 2011-07-28 비휘발성 메모리 장치

Publications (2)

Publication Number Publication Date
KR20130013637A KR20130013637A (ko) 2013-02-06
KR101791508B1 true KR101791508B1 (ko) 2017-10-31

Family

ID=47894064

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110075366A KR101791508B1 (ko) 2011-07-06 2011-07-28 비휘발성 메모리 장치

Country Status (1)

Country Link
KR (1) KR101791508B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11221965B2 (en) 2018-07-17 2022-01-11 SK Hynix Inc. Cache memory, memory system including the same, and eviction method of cache memory
WO2023034356A1 (en) * 2021-08-31 2023-03-09 Micron Technology, Inc. Configurable data protection circuitry for memory devices

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102084461B1 (ko) * 2013-03-04 2020-04-14 삼성전자 주식회사 저항체를 이용한 비휘발성 메모리 장치
KR102091394B1 (ko) * 2013-03-04 2020-03-20 삼성전자 주식회사 저항체를 이용한 비휘발성 메모리 장치 및 그 구동 방법
KR102504176B1 (ko) * 2016-06-23 2023-03-02 에스케이하이닉스 주식회사 반도체장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040019743A1 (en) 2000-11-22 2004-01-29 Mario Au FIFO memory devices having multi-port cache memory arrays therein that support hidden EDC latency and bus matching and methods of operating same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040019743A1 (en) 2000-11-22 2004-01-29 Mario Au FIFO memory devices having multi-port cache memory arrays therein that support hidden EDC latency and bus matching and methods of operating same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11221965B2 (en) 2018-07-17 2022-01-11 SK Hynix Inc. Cache memory, memory system including the same, and eviction method of cache memory
WO2023034356A1 (en) * 2021-08-31 2023-03-09 Micron Technology, Inc. Configurable data protection circuitry for memory devices

Also Published As

Publication number Publication date
KR20130013637A (ko) 2013-02-06

Similar Documents

Publication Publication Date Title
US8848465B2 (en) Memory devices including selective RWW and RMW decoding
KR102154296B1 (ko) 저항체를 이용한 비휘발성 메모리 장치의 구동 방법 및 비휘발성 메모리 장치
US8102729B2 (en) Resistive memory device capable of compensating for variations of bit line resistances
US9082478B2 (en) Nonvolatile memory device using resistance material and method of driving the nonvolatile memory device
US20140119095A1 (en) Nonvolatile memory device using variable resistance material and method for driving the same
US9443586B2 (en) Nonvolatile memory device, memory system including the same and method for driving nonvolatile memory device
US10181348B2 (en) Memory device comprising resistance change material and method for driving the same
KR101791508B1 (ko) 비휘발성 메모리 장치
US9135994B2 (en) Nonvolatile memory device having read circuits for performing Read-While-Write (RWW) operation and Read-Modify-Write (RMW) operation
US8902633B2 (en) Resistive memory device comprising selectively disabled write driver
US9299429B2 (en) Nonvolatile memory device using a resistance material and a driving method thereof
US10074426B2 (en) Memory device having resistance change material and operating method for the memory device
KR20140091961A (ko) 저항체를 이용한 비휘발성 메모리 장치 및 이를 포함하는 메모리 시스템
KR101814476B1 (ko) 비휘발성 메모리 장치 및 그 구동 방법
US9142294B2 (en) Nonvolatile resistive memory device and writing method
KR20130005499A (ko) 비휘발성 메모리 장치 및 그 구동 방법
KR101816642B1 (ko) 에러 정정 회로, 이를 포함하는 비휘발성 메모리 장치 및 이의 구동 방법
US10629262B2 (en) Method of operating resistive memory device capable of reducing write latency
KR102091394B1 (ko) 저항체를 이용한 비휘발성 메모리 장치 및 그 구동 방법
US8248842B2 (en) Memory cell array biasing method and a semiconductor memory device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant