KR20140094171A

KR20140094171A - 비휘발성 메모리 장치 및 그 구동 방법

Info

Publication number: KR20140094171A
Application number: KR1020130006568A
Authority: KR
Inventors: 이용규; 김보근
Original assignee: 삼성전자주식회사
Priority date: 2013-01-21
Filing date: 2013-01-21
Publication date: 2014-07-30
Also published as: US20140204650A1; KR102030326B1; US9142294B2

Abstract

비휘발성 메모리 장치 및 그 구동 방법이 제공된다. 비휘발성 메모리 장치의 구동 방법은, 제1 데이터가 라이트될 제1 메모리 셀과, 제1 데이터와 다른 제2 데이터가 라이트될 제2 메모리 셀을 제공하고, 제1 메모리 셀에 제1 데이터를 라이트할 경우 그 크기가 점차 증가하는 제1 라이트 펄스와 그 크기가 점차 감소하는 제2 라이트 펄스를 모두 제1 메모리 셀에 인가하고, 제2 메모리 셀에 제2 데이터를 라이트할 경우, 제1 라이트 펄스와, 제2 라이트 펄스 중 어느 하나만을 제2 메모리 셀에 인가하는 것을 포함한다.

Description

비휘발성 메모리 장치 및 그 구동 방법{Nonvolatile memory device and driving method thereof}

본 발명은 비휘발성 메모리 장치 및 그 구동 방법에 관한 것이다.

저항체(resistance material)를 이용한 비휘발성 메모리 장치에는 상변화 메모리 장치(PRAM: Phase change Random Access Memory), 저항 메모리 장치(RRAM: Resistive RAM), 자기 메모리 장치(MRAM: Magnetic RAM) 등 있다. 동적 메모리 장치(DRAM: Dynamic RAM)나 플래시 메모리 장치는 전하(charge)를 이용하여 데이터를 저장하는 반면, 저항체를 이용한 비휘발성 메모리 장치는 캘코제나이드 합금(chalcogenide alloy)과 같은 상변화 물질의 상태 변화(PRAM), 가변 저항체의 저항 변화(RRAM), 강자성체의 자화상태에 따른 MTJ(Magnetic Tunnel Junction) 박막의 저항 변화(MRAM) 등을 이용하여 데이터를 저장한다.

여기서, 상변화 메모리 셀을 예를 들어 설명하면, 상변화 물질은 가열 후 냉각되면서 결정 상태 또는 비정질 상태로 변화되는데, 결정 상태의 상변화 물질은 저항이 낮고 비정질 상태의 상변화 물질은 저항이 높다. 따라서, 결정 상태는 셋(set) 데이터 또는 0데이터로 정의하고 비정질 상태는 리셋(reset) 데이터 또는 1데이터로 정의할 수 있다.

본 발명이 해결하고자 하는 기술적 과제는 동작 속도가 향상된 비휘발성 메모리 장치의 구동 방법을 제공하는 것이다.

본 발명이 해결하고자 하는 다른 기술적 과제는 동작 속도가 향상된 비휘발성 메모리 장치를 제공하는 것이다.

본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.

상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 비휘발성 메모리 장치의 구동 방법은, 제1 데이터가 라이트될 제1 메모리 셀과, 제1 데이터와 다른 제2 데이터가 라이트될 제2 메모리 셀을 제공하고, 제1 메모리 셀에 제1 데이터를 라이트할 경우 그 크기가 점차 증가하는 제1 라이트 펄스와 그 크기가 점차 감소하는 제2 라이트 펄스를 모두 제1 메모리 셀에 인가하고, 제2 메모리 셀에 제2 데이터를 라이트할 경우, 제1 라이트 펄스와, 제2 라이트 펄스 중 어느 하나만을 제2 메모리 셀에 인가하는 것을 포함한다.

본 발명의 몇몇 실시예에서, 상기 제1 데이터가 라이트된 상기 제1 메모리 셀의 저항은 상기 제2 데이터가 라이트된 상기 제2 메모리 셀의 저항보다 작고, 상기 제2 메모리 셀에 상기 제2 데이터를 라이트할 경우, 상기 제1 라이트 펄스만 인가될 수 있다. 이 때, 상기 제1 메모리 셀을 상기 제1 데이터로 라이트하기 위한 상기 제1 라이트 펄스의 크기 증가량은 상기 제2 메모리 셀을 상기 제2 데이터로 라이트하기 위한 상기 제1 라이트 펄스의 크기 증가량보다 작을 수 있다.

본 발명의 몇몇 실시예에서, 비휘발성 메모리 장치의 구동 방법은 상기 제1 및 제2 데이터와 다른 제3 데이터가 라이트될 제3 메모리 셀을 더 제공하고,

상기 제1 데이터가 라이트된 상기 제1 메모리 셀의 저항은 상기 제2 데이터가 라이트된 상기 제2 메모리 셀의 저항보다 작고, 상기 제2 메모리 셀에 상기 제2 데이터를 라이트할 경우, 상기 제1 라이트 펄스만 인가될 수 있고, 상기 제3 데이터가 라이트된 상기 제3 메모리 셀의 저항은 상기 제1 데이터가 라이트된 상기 제1 메모리 셀의 저항보다 작고, 상기 제3 메모리 셀에 상기 제3 데이터를 라이트할 경우, 상기 제2 라이트 펄스만 인가될 수 있다.

본 발명의 몇몇 실시예에서, 상기 제1 데이터가 라이트된 상기 제1 메모리 셀의 저항은 상기 제2 데이터가 라이트된 상기 제2 메모리 셀의 저항보다 크고, 상기 제2 메모리 셀에 상기 제2 데이터를 라이트할 경우, 상기 제2 라이트 펄스만 인가될 수 있다. 이 때, 상기 제1 메모리 셀을 상기 제1 데이터로 라이트하기 위한 상기 제2 라이트 펄스의 크기 감소량은 상기 제2 메모리 셀을 상기 제2 데이터로 라이트하기 위한 상기 제2 라이트 펄스의 크기 감소량보다 작을 수 있다.

본 발명의 몇몇 실시예에서, 상기 제1 메모리 셀을 상기 제1 데이터로 라이트하기 위한 상기 제1 라이트 펄스와 상기 제2 메모리 셀을 상기 제2 데이터로 라이트하기 위한 상기 제2 라이트 펄스는 순차적으로 상기 제1 및 제2 메모리 셀에 각각 인가될 수 있다.

본 발명의 몇몇 실시예에서, 상기 제1 메모리 셀을 상기 제1 데이터로 라이트하기 위한 상기 제1 라이트 펄스와 상기 제2 메모리 셀을 상기 제2 데이터로 라이트하기 위한 상기 제2 라이트 펄스는 동시에 상기 제1 및 제2 메모리 셀에 각각 인가될 수 있다.

본 발명의 몇몇 실시예에서, 상기 메모리 셀은, 상기 메모리 셀에 라이트되는 데이터에 따라 상기 메모리 셀의 저항이 변하는 저항성 메모리 셀(resistive memory cell)을 포함할 수 있다. 여기서, 상기 저항성 메모리 셀은 상변화 물질(phase change material)로 이루어진 상변화 메모리 셀일 수 있다.

본 발명의 몇몇 실시예에서, 상기 제1 및 제2 메모리 셀은, 각각 멀티 레벨 메모리 셀(Multi Level Memory Cell)일 수 있다.

상기 다른 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 비휘발성 메모리 장치는, 서로 다른 제1 내지 제3 데이터를 저장하는 상변화 메모리 셀, 및 상변화 메모리 셀에 제1 및 제2 데이터를 라이트할 시, 그 크기가 점차 증가하는 제1 라이트 펄스와 그 크기가 점차 감소하는 제2 라이트 펄스를 모두 상변화 메모리 셀에 인가하고, 상변화 메모리 셀에 제3 데이터를 라이트할 시, 제1 라이트 펄스와, 제2 라이트 펄스 중 어느 하나만을 상변화 메모리 셀에 인가하는 제어 회로를 포함한다.

본 발명의 몇몇 실시예에서, 상기 제1 및 제2 데이터가 저장된 상변화 메모리 셀의 저항 값은 상기 제3 데이터가 저장된 상변화 메모리 셀의 저항 값보다 작고, 상기 제어 회로는 상기 상변화 메모리 셀에 상기 제3 데이터를 라이트할 시, 상기 제1 라이트 펄스 만을 상기 상변화 메모리 셀에 인가할 수 있다. 이 때, 상기 제어 회로가 상기 상변화 메모리 셀을 상기 제1 및 제2 데이터로 라이트하기 위해 상기 상변화 메모리 셀에 인가하는 상기 제1 라이트 펄스의 크기 증가량은, 상기 상변화 메모리 셀을 상기 제3 데이터로 라이트하기 위해 상기 상변화 메모리 셀에 인가하는 상기 제1 라이트 펄스의 크기 증가량 보다 작을 수 있다.

본 발명의 몇몇 실시예에서, 상기 제1 및 제2 데이터가 저장된 상변화 메모리 셀의 저항 값은 상기 제3 데이터가 저장된 상변화 메모리 셀의 저항 값보다 크고, 상기 제어 회로는 상기 상변화 메모리 셀에 상기 제3 데이터를 라이트할 시, 상기 제2 라이트 펄스 만을 상기 상변화 메모리 셀에 인가할 수 있다.

기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.

도 1은 본 발명의 몇몇 실시예에 따른 비휘발성 메모리 장치의 배치를 설명하기 위한 블록도이다.
도 2 및 도 3은 도 1의 메모리 셀 어레이를 설명하기 위한 도면들이다.
도 4는 본 발명의 몇몇 실시예에 따른 비휘발성 메모리 장치의 구성을 설명하기 위한 블록도이다.
도 5는 도 4의 각 메모리 셀에 저장되는 데이터를 설명하기 위한 도면이다.
도 6 내지 도 8은 본 발명의 일 실시예에 따른 비휘발성 메모리 장치의 구동 방법을 설명하기 위한 도면들이다.
도 9 및 도 10은 본 발명의 다른 실시예에 따른 비휘발성 메모리 장치의 구동 방법을 설명하기 위한 도면들이다.
도 11은 본 발명의 또 다른 실시예에 따른 비휘발성 메모리 장치의 구동 방법을 설명하기 위한 도면이다.
도 12은 본 발명의 또 다른 실시예에 따른 비휘발성 메모리 장치의 구동 방법을 설명하기 위한 도면이다.
도 13 내지 도 17은 본 발명의 몇몇 실시예에 따른 메모리 시스템을 설명하기 위한 도면들이다.
도 18은 본 발명의 실시예들에 따른 비휘발성 메모리 장치가 사용되는 메모리 시스템의 예시적 블록도이다.
도 19는 본 발명의 실시예들에 따른 비휘발성 메모리 장치가 사용되는 메모리 시스템의 다른 예시적 블록도이다.
도 20은 본 발명의 실시예들에 따른 비휘발성 메모리 장치가 사용되는 메모리 시스템의 또 다른 예시적 블록도이다.
도 21은 본 발명의 실시예들에 따른 비휘발성 메모리 장치가 사용되는 메모리 시스템의 또 다른 예시적 블록도이다.
도 22는 본 발명의 실시예들에 따른 비휘발성 메모리 장치가 사용되는 메모리 시스템의 또 다른 예시적 블록도이다.
도 23은 SCM이 사용된 메모리 시스템을 도시한 예시적 블록도이다.
도 24는 SCM이 사용된 메모리 시스템을 도시한 다른 예시적 블록도이다.
도 25는 SCM이 사용된 메모리 시스템을 도시한 다른 예시적 블록도이다.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.

하나의 소자(elements)가 다른 소자와 "접속된(connected to)" 또는 "연결된(coupled to)" 이라고 지칭되는 것은, 다른 소자와 직접 연결 또는 연결된 경우 또는 중간에 다른 소자를 개재한 경우를 모두 포함한다. 반면, 하나의 소자가 다른 소자와 "직접 접속된(directly connected to)" 또는 "직접 연결된(directly coupled to)"으로 지칭되는 것은 중간에 다른 소자를 개재하지 않은 것을 나타낸다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.

비록 제1, 제2 등이 다양한 소자, 구성요소 및/또는 섹션들을 서술하기 위해서 사용되나, 이들 소자, 구성요소 및/또는 섹션들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 소자, 구성요소 또는 섹션들을 다른 소자, 구성요소 또는 섹션들과 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 소자, 제1 구성요소 또는 제1 섹션은 본 발명의 기술적 사상 내에서 제2 소자, 제2 구성요소 또는 제2 섹션일 수도 있음은 물론이다.

본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.

다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.

이하, 본 발명의 실시예들은 상변화 메모리 장치(PRAM: Phase change Random Access Memory)를 이용하여 설명할 것이다. 그러나, 본 발명은 저항 메모리 장치(RRAM: Resistive RAM), 자기 메모리 장치(MRAM: Magnetic RAM) 과 같이 저항체를 이용한 비휘발성 메모리 장치에 모두 적용될 수 있음은 본 발명이 속하는 기술의 당업자에게 자명하다.

도 1은 본 발명의 몇몇 실시예에 따른 비휘발성 메모리 장치의 배치를 설명하기 위한 블록도이다. 도 1에서는 설명의 편의를 위해서 16개의 메모리 뱅크로 구성된 비휘발성 메모리 장치를 예로 드나, 이에 한정되는 것은 아니다.

도 1을 참조하면, 본 발명의 실시예들에 따른 비휘발성 메모리 장치는 메모리 셀 어레이, 다수의 센스 앰프 및 라이트 드라이버(2_1~2_8), 주변 회로 영역(3)을 포함한다.

메모리 셀 어레이는 다수의 메모리 뱅크(1_1~1_16)로 구성될 수 있고, 각 메모리 뱅크(1_1~1_16)는 각각 다수의 메모리 블록(BLK0~BLK7)으로 구성될 수 있고, 각 메모리 블록(1_1~1_16)은 매트릭스 형태로 배열된 다수의 비휘발성 메모리 셀을 포함한다. 본 발명의 실시예들에서는, 메모리 블록이 8개씩 배치된 경우를 예로 들었으나, 이에 한정되는 것은 아니다.

또한, 도면에는 자세히 도시하지 않았으나, 메모리 뱅크(1_1~1_16)에 대응하여 라이트/리드하려는 저항성 메모리 셀의 행 및 열을 각각 지정하는 로우 선택 회로 및 컬럼 선택 회로가 배치될 수 있다.

센스 앰프 및 라이트 드라이버(2_1~2_8)은 2개의 메모리 뱅크(1_1~1_16)에 대응하여 배치되어, 대응하는 메모리 뱅크에서의 리드 및 라이트 동작을 한다. 본 발명의 실시예들에서는, 센스 앰프 및 라이트 드라이버(2_1~2_8)가 2개의 메모리 뱅크(1_1~1_16)에 대응되는 경우를 예로 들었으나, 이에 한정되는 것은 아니다. 즉, 센스 앰프 및 라이트 드라이버(2_1~2_8)는 1개 또는 4개의 메모리 뱅크 등에 대응하여 배치되어도 무방하다.

주변 회로 영역(3)에는 상기 컬럼 선택 회로, 로우 선택 회로, 센스 앰프 및 라이트 드라이버(2_1~2_8) 등을 동작시키기 위한 다수의 로직 회로 블록과 전압 생성부가 배치될 수 있다.

도 2 및 도 3은 도 1의 메모리 셀 어레이를 설명하기 위한 도면이다.

도 2를 참조하면, 메모리 셀 어레이는 크로스 포인트 구조(cross point structure)를 가질 수 있다. 크로스 포인트 구조는 하나의 라인과 다른 라인이 서로 교차되는 영역에, 하나의 메모리 셀이 형성되어 있는 구조를 의미한다. 예를 들어, 비트 라인(BL1_1~BL4_1)이 제1 방향으로 연장되어 형성되고, 워드 라인(WL1_1~WL3_1)이 상기 비트 라인(BL1_1~BL4_1)과 서로 교차되도록 제2 방향으로 연장되어 형성되고, 각 비트 라인(BL1_1~BL4_1)과 각 워드 라인(WL1_1~WL3_1)이 교차되는 영역에 저항성 메모리 셀(MC)이 형성될 수 있다. 각 저항성 메모리 셀(MC)은 가변 저항 소자(B)와, 가변 저항 소자(B)에 흐르는 전류를 제어하는 억세스 소자(A)를 포함할 수 있다.

또는, 메모리 셀 어레이는 도 3에 도시된 것과 같이, 3차원 적층 구조를 가질 수도 있다. 3차원 적층 구조는 다수의 메모리 셀 레이어(111_1~111_8)가 수직으로 적층된 형태를 의미한다. 도면에서는 8개의 메모리 셀 레이어(111_1~111_8)가 적층된 것을 예로 들고 있으나, 이에 한정되는 것은 아니다. 여기서, 각 메모리 셀 레이어(111_1~111_8)는 다수의 메모리 셀 그룹 및/또는 다수의 리던던시 메모리 셀 그룹을 포함할 수 있다. 메모리 셀 어레이가 3차원 적층 구조일 경우, 각 메모리 셀 레이어(111_1~111_8)는 도 2에 도시된 크로스 포인트 구조일 수 있으나, 이에 한정되는 것은 아니다.

도 4는 본 발명의 일 실시예에 따른 비휘발성 메모리 장치의 구성을 설명하기 위한 블록도이다. 도 5는 도 4의 각 메모리 셀에 저장되는 데이터를 설명하기 위한 도면이다.

도 4를 참조하면, 비휘발성 메모리 장치(10)는, 메모리 셀 어레이(20), 로우 디코더(30), 컬럼 디코더(40), 제어 회로(50), 및 데이터 버퍼(54)를 포함한다.

메모리 셀 어레이(20)는 다수의 비트 라인(BL1-1~BLn-1; n은 자연수)과 다수의 워드 라인(WL1-1~WLm-1; m은 자연수), 및 다수의 저항성 메모리 셀(MC)을 포함한다. 다수의 저항성 메모리 셀(MC) 각각은 데이터를 저장하기 위하여 저항성 메모리 소자(MC)의 저항값을 이용한다. 예를 들어, 고 저항값을 갖도록 라이트된 저항성 메모리 소자(MC)는 논리 1데이터를 가질 수 있고, 저 저항값을 갖도록 라이트된 저항성 메모리 소자(MC)는 논리 0 데이터를 가질 수 있다.

각 저항성 메모리 셀(MC)은 저항성 메모리 소자(B), 및 저항성 메모리 소자(B)에 흐르는 전류를 제어하기 위한 억세스 소자(A)를 포함한다. 구현 예들에 따라, 저항성 메모리 소자(B)는 메모리 셀, 또는 메모리 물질(memory material)이라고도 불린다.

본 발명의 몇몇 실시예에서, 이러한 저항성 메모리 셀(MC) 각각은 PRAM(Phase Change Random Access Memory)으로 구현될 수 있다. PCRAM 또는 OUM(Ovonic Unified Memory)이라고도 불리는 PRAM은 저항성 메모리 소자(B)를 위하여 상변화 물질, 예를 들어, 켈코제나이드 합금(Chalcogenide alloy)으로 이루어질 수 있다. 이 경우, 저항성 메모리 소자(B)는 켈코제나이드 소자라고도 지칭될 수도 있다.

이러한 저항성 메모리 소자(B)는 결정 상태(crystalline state)인지 아니면 비정질 상태(amorphous state)인지에 따라, 서로 다른 저항값을 갖는 상변화 물질로서 구현될 수 있다. 예를 들어, 상변화 물질은 두 개의 원소들을 화합한 물질, 예컨대 GaSb, Insb, Inse, Sb2Te3, 또는 GeTe일 수 있고, 세 개의 원소들을 화합한 물질, 예컨대 GeSbTe, GaSeTe, InSeTe, SnSb2Te4, 또는 InSbGe일 수 있고, 네 개의 원소들을 화합한 물질, 예컨대 AgInSbTe, (GnSn)SbTe, GeSb(SeTe), 또는 Te81Ge15Sb2S2일 수 있다.

격리 장치(isolation device)라고도 불리는 억세스 소자(A)는 다이오드-타입, MOSFET-타입, 또는 BJT-타입으로 구현될 수 있다. 본 명세서에서는 설명의 편의를 위하여 다이오드-타입의 억세스 소자(A)를 도시하나, 본 발명이 이에 제한되는 것은 아니다.

한편, 본 발명의 몇몇 실시예에서, 각 저항성 메모리 셀(MC)은 멀티 레벨 메모리 셀(Multi Level Memory Cell)일 수 있다. 구체적으로, 각 저항성 메모리 셀(MC)은 저항성 메모리 소자(B)의 저항 레벨에 따라 적어도 3개 이상의 데이터를 저장할 수 있다. 도 5는 그 일 예로, 하나의 저항성 메모리 셀(MC)이 4개의 데이터(D1~D4)를 저장할 수 있는 상태를 도시한 셀 산포도이다.

도 5를 참조하면, 저항성 메모리 소자(B)의 저항 레벨이 제1 레벨(R1-L≤R1≤R1-H)일 때, 저항성 메모리 셀(MC)은 제1 데이터(D1)를 저장하게 되고, 저항성 메모리 소자(B)의 저항 레벨이 제2 레벨(R2-L≤R2≤R2-H)일 때, 저항성 메모리 셀(MC)은 제2 데이터(D2)를 저장하게 되고, 저항성 메모리 소자(B)의 저항 레벨이 제3 레벨(R3-L≤R3≤R3-H)일 때, 저항성 메모리 셀(MC)은 제3 데이터(D3)를 저장하게 되고, 저항성 메모리 소자(B)의 저항 레벨이 제4 레벨(R4-L≤R4)일 때, 저항성 메모리 셀(MC)은 제4 데이터(D4)를 저장하게 된다.

즉, 도 5에서는 저항성 메모리 소자(B)의 저항 레벨에 따라 하나의 저항성 메모리 셀(MC)이 서로 다른 4개의 데이터(D1~D4)를 저장할 수 있는 예를 도시하고 있으나, 본 발명이 이에 제한되는 것은 아니다. 본 발명의 다른 몇몇 실시에에서는, 하나의 저항성 메모리 셀(MC)에 이 보다 큰 수의 서로 다른 데이터를 저장할 수 있도록 변형될 수도 있고, 하나의 저항성 메모리 셀(MC)에 이 보다 작은 수의 서로 다른 데이터(예를 들어, 3개)를 저장할 수 있도록 변형될 수도 있다.

로우 디코더(30)는 로우 어드레스(X-ADD)를 디코딩하여 다수의 워드 라인(WL1-1~WLm-1) 중에서 적어도 하나의 워드 라인(또는, 행)을 선택할 수 있다. 컬럼 디코더(40)는 컬럼 어드레스(Y-ADD)를 디코딩하여 다수의 비트 라인(BL1-1~BLn-1) 중에서 적어도 하나의 비트 라인(또는, 컬럼)을 선택할 수 있다.

제어 회로(50)는 저항성 메모리 셀(MC)을 원하는 데이터로 라이트하기 위한 펄스 신호를 발생시키는 펄스 발생기(52)를 포함할 수 있다. 본 발명의 몇몇 실시예에서, 펄스 발생기(52)는 도 5에 도시된 것과 같이 그 크기가 점차 증가하는 라이트 펄스를 생성할 수도 있고, 도 8에 도시된 것과 같이 그 크기가 점차 감소하는 라이트 펄스를 생성할 수도 있다.

즉, 본 실시예에 따른 제어 회로(50)는 각 저항성 메모리 셀(MC)의 문턱 전압 산포(threshold voltage distribution) 또는 저항값 산포(resistance distribution)를 도 5에 도시된 것과 같이 제어하기 위하여, 라이트 루프가 증가함에 따라 라이트 전류를 증가시키거나 감소시키는 스킴(scheme)을 사용할 수 있다. 이에 대한 보다 구체적인 설명은 후술하도록 한다.

한편, 제어 회로(50)는 센스 앰프 및 라이트 드라이버(51)를 포함할 수 있다. 센스 앰프 및 라이트 드라이버(51)는 각 비트 라인(BL1-1~BLn-1)에 접속된 다수의 서브 센스 앰프 및 라이트 드라이버(51-1~51-n)를 포함할 수 있다. 비록, 도 4에서는 하나의 비트 라인(BL1-1~BLn-1)에 하나의 서브 센스 앰프 및 라이트 드라이버(51-1~51-n)가 접속된 것이 도시되어 있으나, 본 발명이 이러한 구성에 제한되는 것은 아니다. 필요에 따라, 하나의 서브 센스 앰프 및 라이트 드라이버(51-1~51-n)에 접속되는 비트 라인(BL1-1~BLn-1)의 수는 얼마든지 이와 다르게 변형될 수 있다. 예를 들어, 본 발명의 다른 몇몇 실시예에서, 하나의 서브 센스 앰프 및 라이트 드라이버(51-1~51-n)에는 2개의 비트 라인(BL1-1~BLn-1)이 접속되도록 구성될 수 있다.

센스 앰프 및 라이트 드라이버(51)에 포함된 센스 앰프(SA)는, 리드 동작 또는 검증(verify) 동작 시, 비트 라인(BL1-1~BLn-1)을 통하여 저항성 메모리 셀(MC)로부터 출력된 전류에 상응하는 전압을 감지하고 증폭함으로써 저항성 메모리 셀(MC)에 저장된 데이터를 리드할 수 있다. 이러한 센스 앰프는 프리차지 회로, 디스차지 회로, 스위칭 회로, 전류 미러, 및 전압 비교기 등을 포함할 수 있다.

센스 앰프 및 라이트 드라이버(51)에 포함된 라이트 드라이버(WD)는, 데이터 버퍼(54)에 제공된 데이터 값을 바탕으로 펄스 발생기(52)가 라이트 펄스를 발생하면, 이를 비트 라인(BL1-1~BLn-1)을 통하여 저항성 메모리 셀(MC)에 제공할 수 있다.

데이터 버퍼(54)는 제어 회로(50)와 호스트(미도시) 사이에서 라이트 데이터 또는 리드 데이터를 주고 받는 역할을 수행할 수 있다.

한편, 본 실시예에 따른 제어 회로(50)는, 저항성 메모리 셀(MC)에 라이트될 데이터에 따라 저항성 메모리 셀(MC)에 대한 라이트 방법을 달리할 수 있다. 구체적으로, 본 실시예에 따른 제어 회로(50)는 저항성 메모리 셀(MC)에 제1 데이터를 라이트할 시, 그 크기가 점차 증가하는 제1 라이트 펄스와 그 크기가 점차 감소하는 제2 라이트 펄스를 모두 저항성 메모리 셀(MC)에 인가하여 저항성 메모리 셀(MC)에 제1 데이터를 라이트하나, 저항성 메모리 셀(MC)에 제2 데이터를 라이트할 시, 그 크기가 점차 증가하는 제1 라이트 펄스만을 저항성 메모리 셀(MC)에 인가하여 저항성 메모리 셀(MC)에 제2 데이터를 라이트할 수 있다. 이하, 도 4 및 도 6 내지 도 8을 참조하여, 본 발명의 일 실시예에 따른 비휘발성 메모리 장치의 라이트 방법에 대해 설명하도록 한다.

도 6 내지 도 8은 본 발명의 일 실시예에 따른 비휘발성 메모리 장치의 구동 방법을 설명하기 위한 도면들이다.

먼저 도 4 및 도 6을 참조하면, 제어 회로(50)는 제1 데이터(D1)를 저장하기 위해 제1 저항 값(R1)을 가져야 하는 저항성 메모리 셀(MC)에 그 크기가 점차 증가하는 제1 라이트 펄스를 인가한다(R1(a)). 그리고, 순차적으로, 제어 회로(50)는 제2 내지 제4 데이터(D2~D4)를 저장하기 위해 제2 내지 제4 저항 값(R2~R4)을 가져야 하는 저항성 메모리 셀(MC)에 그 크기가 점차 증가하는 제1 라이트 펄스를 인가한다(R2(a)~R4(a)).

이러한 제1 라이트 펄스 인가에 따라, 저항성 메모리 셀(MC)의 산포는 도 7의 (a)에 도시된 것과 같이 변화하게 된다. 즉, 각 저항성 메모리 셀(MC)의 왼쪽 산포가 이러한 제1 라이트 펄스 인가에 따라 좁아지게 된다((a)로 도시된 화살표 참조). 이와 같은 제1 라이트 펄스의 인가는 제1 내지 제4 저항 값(R1~R4)을 가져야 하는 저항성 메모리 셀(MC)의 저항 값이 R1-L 내지 R4-L 이상이 될 때까지 지속된다.

이어서, 먼저 도 4 및 도 8을 참조하면, 제어 회로(50)는 제1 데이터(D1)를 저장하기 위해 제1 저항 값(R1)을 가져야 하는 저항성 메모리 셀(MC)에 그 크기가 점차 감소하는 제2 라이트 펄스를 인가한다(R1(b)). 그리고, 순차적으로, 제어 회로(50)는 제2 내지 제3 데이터(D2, D3)를 저장하기 위해 제2 및 제3 저항 값(R2, R3)을 가져야 하는 저항성 메모리 셀(MC)에 그 크기가 점차 감소하는 제2 라이트 펄스를 인가한다(R2(b), R3(b)).

이에 따라, 저항성 메모리 셀(MC)의 산포는 도 7의 (b)에 도시된 것과 같이 변화하게 된다. 즉, 각 저항성 메모리 셀(MC)의 오른쪽 산포가 이러한 제2 라이트 펄스 인가에 따라 좁아지게 된다((b)로 도시된 화살표 참조). 이와 같은 제2 라이트 펄스의 인가는 제1 내지 제3 저항 값(R1~R3)을 가져야 하는 저항성 메모리 셀(MC)의 저항 값이 R1-H 내지 R3-L 이하가 될 때까지 지속된다. 이와 같은 프로그램이 모두 완료되고 나면, 저항성 메모리 셀(MC)의 산포는 도 5에 도시된 것과 같은 형상이 된다.

즉, 저항성 메모리 셀(MC)의 저항 레벨이 제1 레벨(R1-L≤R1≤R1-H)일 때, 이러한 저항성 메모리 셀(MC)에는 제1 데이터(D1)가 저장되게 되고, 저항성 메모리 셀(MC)의 저항 레벨이 제2 레벨(R2-L≤R2≤R2-H)일 때, 이러한 저항성 메모리 셀(MC)에는 제2 데이터(D2)가 저장되게 되며, 저항성 메모리 셀(MC)의 저항 레벨이 제3 레벨(R3-L≤R3≤R3-H)일 때, 이러한 저항성 메모리 셀(MC)에는 제3 데이터(D1)가 저장되게 되고, 저항성 메모리 셀(MC)의 저항 레벨이 제4 레벨(R4-L≤R4)일 때, 이러한 저항성 메모리 셀(MC)에는 제4 데이터(D4)가 저장되게 된다.

이처럼 본 실시예에 따른 라이트 방법에서는, 제1 내지 제3 저항 값(R1~R3)을 가져야 하는 저항성 메모리 셀(MC)에는 그 크기가 점차 증가하는 제1 라이트 펄스와 그 크기가 점차 감소하는 제2 라이트 펄스를 모두 인가하여, 저항성 메모리 셀(MC)을 라이트하나, 제1 내지 제3 저항 값(R1~R3) 보다 큰 제4 저항 값(R4)을 가져야 하는 저항성 메모리 셀(MC)에는 그 크기가 점차 증가하는 제1 라이트 펄스만을 인가하여, 저항성 메모리 셀(MC)을 라이트한다. 즉, 가장 큰 제4 저항 값(R4)을 갖는 저항성 메모리 셀(MC)에 그 크기가 점차 감소하는 제2 라이트 펄스를 인가하는 동작이 생략된다.

이렇게 가장 큰 제4 저항 값(R4)을 갖는 저항성 메모리 셀(MC)은 각 저항성 메모리 셀(MC)의 저항 값이 R4-L 이상이기만 하면, 저항성 메모리 셀(MC)에 제4 데이터(D4)가 저장되어 있다고 판단해도, 이보다 더 큰 저항 값을 갖는 저항성 메모리 셀(MC)이 존재하지 않아 문제가 발생하지 않는다. 따라서, 본 실시예에서는, 가장 큰 제4 저항 값(R4)을 갖는 저항성 메모리 셀(MC)에 그 크기가 점차 감소하는 제2 라이트 펄스를 인가하는 동작을 생략함으로써 비휘발성 메모리 장치(10)의 라이트 동작 속도를 향상시킬 수 있다.

또한, 도 6을 참조하면, 제어 회로(50)가 저항성 메모리 셀(MC)이 제1 내지 제3 저항 값(R1~R3)을 갖도록 하기 위해 저항성 메모리 셀(MC)에 인가하는 제1 라이트 펄스의 크기 증가량(ΔI)은, 제어 회로(50)가 저항성 메모리 셀(MC)이 제4 저항 값(R4)을 갖도록 하기 위해 저항성 메모리 셀(MC)에 인가하는 제1 라이트 펄스의 크기 증가량(ΔI)보다 작다. 다시 말해, 제어 회로(50)가 저항성 메모리 셀(MC)이 제4 저항 값(R4)을 갖도록 하기 위해 저항성 메모리 셀(MC)에 인가하는 제1 라이트 펄스의 크기 증가량(ΔI)이 다른 경우에 비해 크다. 이에 따라, 도 7에 도시된 가장 큰 제4 저항 값(R4)을 갖는 저항성 메모리 셀(MC)의 산포는 제1 내지 제3 저항 값(R1~R3)을 갖는 저항성 메모리 셀(MC)의 산포보다 더 빨리 좁아질 수 있다(즉, 화살표 (a)로 표시된 변화가 보다 빨리 이루어질 수 있다). 이에 따라, 비휘발성 메모리 장치(10)의 라이트 동작 속도가 역시 향상될 수 있다.

다음 도 4, 도 9 및 도 10을 참조하여, 본 발명의 다른 실시예에 따른 비휘발성 메모리 장치의 라이트 방법에 대해 설명하도록 한다.

도 9 및 도 10은 본 발명의 다른 실시예에 따른 비휘발성 메모리 장치의 구동 방법을 설명하기 위한 도면들이다. 이하에서는 앞서 설명한 내용과 중복되는 설명은 생략하고, 그 차이점을 위주로 설명하도록 한다.

도 9를 참조하면, 본 실시예가 앞서 설명한 실시예와 다른 점은, 여기서는 제2 내지 제4 저항 값(R2~R4) 보다 작은 제1 저항 값(R1)을 가져야 하는 저항성 메모리 셀(MC)에는 그 크기가 점차 감소하는 제2 라이트 펄스만을 인가하여, 저항성 메모리 셀(MC)을 라이트한다는 점이다.

구체적으로, 도 7을 참조하면, 앞서 설명한 실시예에서는 제1 내지 제3 저항 값(R1~R3)을 가져야 하는 저항성 메모리 셀(MC)에는 그 크기가 점차 증가하는 제1 라이트 펄스와 그 크기가 점차 감소하는 제2 라이트 펄스를 모두 인가하여, 저항성 메모리 셀(MC)을 라이트하나, 제1 내지 제3 저항 값(R1~R3) 보다 큰 제4 저항 값(R4)을 가져야 하는 저항성 메모리 셀(MC)에는 그 크기가 점차 증가하는 제1 라이트 펄스만을 인가하여, 저항성 메모리 셀(MC)을 라이트하였다.

하지만, 본 실시예에서는 그와 반대로, 제2 내지 제4 저항 값(R2~R4)을 가져야 하는 저항성 메모리 셀(MC)에는 그 크기가 점차 증가하는 제1 라이트 펄스와 그 크기가 점차 감소하는 제2 라이트 펄스를 모두 인가하여, 저항성 메모리 셀(MC)을 라이트하나, 제2 내지 제4 저항 값(R2~R4) 보다 작은 제1 저항 값(R1)을 가져야 하는 저항성 메모리 셀(MC)에는 그 크기가 점차 감소하는 제2 라이트 펄스만을 인가하여, 저항성 메모리 셀(MC)을 라이트한다.

도 4 및 도 10을 참조하면, 이러한 동작을 구현하기 위해, 제어 회로(50)는 제1 데이터(D1)를 저장하기 위해 제1 저항 값(R1)을 가져야 하는 저항성 메모리 셀(MC)에 그 크기가 점차 감소하는 제2 라이트 펄스를 인가한다(R1(b)). 그리고, 순차적으로, 제어 회로(50)는 제2 내지 제4 데이터(D2~D4)를 저장하기 위해 제2 내지 제4 저항 값(R2~R4)을 가져야 하는 저항성 메모리 셀(MC)에 그 크기가 점차 감소하는 제2 라이트 펄스를 인가한다(R2(b)~R4(b)).

이 때, 제어 회로(50)가 저항성 메모리 셀(MC)이 제2 내지 제4 저항 값(R2~R4)을 갖도록 하기 위해 저항성 메모리 셀(MC)에 인가하는 제2 라이트 펄스의 크기 감소량(ΔI)은, 제어 회로(50)가 저항성 메모리 셀(MC)이 가장 작은 제1 저항 값(R1)을 갖도록 하기 위해 저항성 메모리 셀(MC)에 인가하는 제2 라이트 펄스의 크기 감소량(ΔI)보다 작다. 다시 말해, 제어 회로(50)가 저항성 메모리 셀(MC)이 제1 저항 값(R1)을 갖도록 하기 위해 저항성 메모리 셀(MC)에 인가하는 제2 라이트 펄스의 크기 감소량(ΔI)이 다른 경우에 비해 크다. 이에 따라, 도 9에 도시된 가장 작은 제1 저항 값(R1)을 갖는 저항성 메모리 셀(MC)의 산포는 제2 내지 제4 저항 값(R2~R4)을 갖는 저항성 메모리 셀(MC)의 산포보다 더 빨리 좁아질 수 있다(즉, 화살표 (b)로 표시된 변화가 보다 빨리 이루어질 수 있다). 이에 따라, 비휘발성 메모리 장치(10)의 라이트 동작 속도가 역시 향상될 수 있다.

또한, 앞서 설명한 것처럼 본 실시예에서는, 가장 작은 제1 저항 값(R1)을 갖는 저항성 메모리 셀(MC)에 그 크기가 점차 증가하는 제1 라이트 펄스를 인가하는 동작이 생략된다. 이렇게 가장 작은 제1 저항 값(R1)을 갖는 저항성 메모리 셀(MC)은 각 저항성 메모리 셀(MC)의 저항 값이 R1-H 이하이기만 하면, 저항성 메모리 셀(MC)에 제1 데이터(D1)가 저장되어 있다고 판단해도, 이보다 더 작은 저항 값을 갖는 저항성 메모리 셀(MC)이 존재하지 않아 문제가 발생하지 않는다. 따라서, 본 실시예에서는 가장 작은 제1 저항 값(R1)을 갖는 저항성 메모리 셀(MC)에 그 크기가 점차 증가하는 제1 라이트 펄스를 인가하는 동작을 생략함으로써 비휘발성 메모리 장치(10)의 라이트 동작 속도를 역시 향상시킬 수 있다.

다음 도 4 및 도 11을 참조하여, 본 발명의 또 다른 실시예에 따른 비휘발성 메모리 장치의 라이트 방법에 대해 설명하도록 한다.

도 11은 본 발명의 또 다른 실시예에 따른 비휘발성 메모리 장치의 구동 방법을 설명하기 위한 도면이다. 이하에서도 앞서 설명한 내용과 중복되는 설명은 생략하고, 그 차이점을 위주로 설명하도록 한다.

도 11을 참조하면, 본 실시예가 앞서 설명한 실시예와 다른 점은, 여기서는 제1 저항 값(R1)을 가져야 하는 저항성 메모리 셀(MC)에는 그 크기가 점차 감소하는 제2 라이트 펄스만을 인가하여, 저항성 메모리 셀(MC)을 라이트하고, 제2 및 제3 저항 값(R2, R3)을 가져야 하는 저항성 메모리 셀(MC)에는 그 크기가 점차 증가하는 제1 라이트 펄스와, 그 크기가 점차 감소하는 제2 라이트 펄스를 모두 인가하여, 저항성 메모리 셀(MC)을 라이트하고, 제4 저항 값(R4)을 가져야 하는 저항성 메모리 셀(MC)에는 그 크기가 점차 증가하는 제1 라이트 펄스만을 인가하여, 저항성 메모리 셀(MC)을 라이트한다는 점이다.

이러한 구동 방법에 따라 비휘발성 메모리 장치(10)의 라이트 속도가 개선될 수 있음은 앞서 설명한 실시예들의 내용을 바탕으로 본 기술분야의 통상의 지식을 가진 자가 충분히 유추할 수 있으므로, 중복된 설명은 생략하도록 한다.

다음 도 4 및 도 12를 참조하여, 본 발명의 또 다른 실시예에 따른 비휘발성 메모리 장치의 라이트 방법에 대해 설명하도록 한다.

도 12은 본 발명의 또 다른 실시예에 따른 비휘발성 메모리 장치의 구동 방법을 설명하기 위한 도면이다. 이하에서도 앞서 설명한 내용과 중복되는 설명은 생략하고, 그 차이점을 위주로 설명하도록 한다.

도 12를 참조하면, 본 실시예에 따른 제어 회로(50)는 제1 내지 제4 데이터(D1~D4)를 저장하기 위해 각각 제1 내지 제4 저항 값(R1~R4)을 가져야 하는 저항성 메모리 셀(MC)에 그 크기가 점차 증가하는 제1 라이트 펄스를 도 6에 도시된 것과 같이 순차적으로 인가하는 것이 아니라, 서로 동시에 인가한다. 이러한 제어 회로(50)의 동작에 따라, 각 저항성 메모리 셀(MC)에 그 크기가 점차 증가하는 제1 라이트 펄스가 인가되는 시간이 단축될 수 있다.

한편, 도 12에서는 각각 제1 내지 제4 저항 값(R1~R4)을 가져야 하는 저항성 메모리 셀(MC)에 그 크기가 점차 증가하는 제1 라이트 펄스를 동시에 인가하는 그래프만 도시되어 있으나, 본 발명이 이에 제한되는 것은 아니다. 본 발명의 몇몇 실시예에서, 각각 제1 내지 제4 저항 값(R1~R4)을 가져야 하는 저항성 메모리 셀(MC)에 그 크기가 점차 감소하는 제2 라이트 펄스가 동시에 인가되도록 변형되는 것도 가능하다.

도 13 내지 도 17은 본 발명의 몇몇 실시예에 따른 메모리 시스템을 설명하기 위한 도면이다. 여기서, 도 13 내지 도 17은 본 발명의 실시예들에 따른 비휘발성 메모리 장치를 사용하는 메모리 시스템에 관한 것이다.

도 13은 본 발명의 실시예들에 따른 비휘발성 메모리 장치가 사용되는 휴대폰 시스템(cellular phone system)의 예시적 도면이다.

도 13을 참조하면, 휴대폰 시스템은 소리를 압축하거나 압축된 소리를 푸는(compression or decompression) ADPCM 코덱 회로(1202), 스피커(speaker)(1203), 마이크로폰(microphone)(1204), 디지털 데이터를 시분할 멀티플렉싱하는 TDMA회로(1206), 무선 신호의 캐리어 주파수(carrier frequency)를 세팅하는 PLL회로(1210), 무선 신호를 전달하거나 받기 위한 RF 회로(1211) 등을 포함할 수 있다.

또한, 휴대폰 시스템은 여러가지 종류의 메모리 장치를 포함할 수 있는데, 예를 들어, 비휘발성 메모리 장치(1207), ROM(1208), SRAM(1209)를 포함할 수 있다. 비휘발성 메모리 장치(1207)는 본 발명의 실시예들에 따른 비휘발성 메모리 장치가 사용될 수 있고, 예를 들어, ID번호를 저장할 수 있다. ROM(1208)은 프로그램을 저장할 수 있고, SRAM(1209)은 시스템 컨트롤 마이크로컴퓨터(1212)를 위한 작업 영역으로써 역할을 하거나 데이터를 일시적으로 저장한다. 여기서, 시스템 컨트롤 마이크로컴퓨터(1212)는 프로세서로서, 비휘발성 메모리 장치(1207)의 라이트 동작 및 리드 동작을 제어할 수 있다.

도 14는 본 발명의 실시예들에 따른 비휘발성 메모리 장치가 사용되는 메모리 카드(memory card)의 예시적 도면이다. 메모리 카드는 예를 들어, MMC 카드, SD카드, 멀티유즈(multiuse) 카드, 마이크로 SD카드, 메모리 스틱, 컴팩트 SD 카드, ID 카드, PCMCIA 카드, SSD카드, 칩카드(chipcard), 스마트카드(smartcard), USB카드 등일 수 있다.

도 14를 참조하면, 메모리 카드는 외부와의 인터페이스를 수행하는 인터페이스부(1221), 버퍼 메모리를 갖고 메모리 카드의 동작을 제어하는 컨트롤러(1222), 본 발명의 실시예들에 따른 비휘발성 메모리 장치(1207)을 적어도 하나 포함할 수 있다. 컨트롤러(1222)는 프로세서로서, 비휘발성 메모리 장치(1207)의 라이트 동작 및 리드 동작을 제어할 수 있다. 구체적으로, 컨트롤러(1222)는 데이터 버스(DATA)와 어드레스 버스(ADDRESS)를 통해서 비휘발성 메모리 장치(1207), 인터페이스부(1221)와 커플링되어 있다.

도 15는 본 발명의 실시예들에 따른 비휘발성 메모리 장치가 사용되는 디지털 스틸 카메라(digital still camera)의 예시적 도면이다.

도 15를 참조하면, 디지털 스틸 카메라는 바디(1301), 슬롯(1302), 렌즈(303), 디스플레이부(1308), 셔터 버튼(1312), 스트로브(strobe)(1318) 등을 포함한다. 특히, 슬롯(1308)에는 메모리 카드(1331)가 삽입될 수 있고, 메모리 카드(1331)는 본 발명의 실시예들에 따른 비휘발성 메모리 장치(1207)를 적어도 하나 포함할 수 있다.

메모리 카드(1331)가 접촉형(contact type)인 경우, 메모리 카드(1331)가 슬롯(1308)에 삽입될 때 메모리 카드(1331)와 회로 기판 상의 특정 전기 회로가 전기적으로 접촉하게 된다. 메모리 카드(1331)가 비접촉형(non-contact type)인 경우, 메모리 카드(1331)는 무선 신호를 통해서 메모리 카드(1331)와 통신하게 된다.

도 16은 도 14의 메모리 카드가 사용되는 다양한 시스템을 설명하는 예시적 도면이다.

도 16을 참조하면, 메모리 카드(331)는 (a) 비디오 카메라, (b) 텔레비전, (c) 오디오 장치, (d) 게임장치, (e) 전자 음악 장치, (f) 휴대폰, (g) 컴퓨터, (h) PDA(Personal Digital Assistant), (i) 보이스 레코더(voice recorder), (j) PC 카드 등에 사용될 수 있다.

도 17은 본 발명의 실시예들에 따른 비휘발성 메모리 장치가 사용되는 이미지 센서(image sensor) 시스템의 예시적 도면이다.

도 17를 참조하면, 이미지 센서 시스템은 이미지 센서(1332), 입출력 장치(1336), RAM(1348), CPU(1344), 본 발명의 실시예들에 따른 비휘발성 메모리 장치(1354) 등을 포함할 수 있다. 각 구성요소, 즉, 이미지 센서(1332), 입출력 장치(1336), RAM(1348), CPU(1344), 비휘발성 메모리 장치(1354)는 버스(1352)를 통해서 서로 통신한다. 이미지 센서(1332)는 포토게이트, 포토다이오드 등과 같은 포토센싱(photo sensing) 소자를 포함할 수 있다. 각각의 구성 요소는 프로세서와 함께 하나의 칩으로 구성될 수도 있고, 프로세서와 각각 별개의 칩으로 구성될 수도 있다.

도 18는 본 발명의 실시예들에 따른 비휘발성 메모리 장치가 사용되는 메모리 시스템의 예시적 블록도이다.

도시된 것과 같이, 메모리(3010)은 메모리 컨트롤러(3020)과 커플링된다. 메모리(3010)은 전술한 실시예들 중 어느 것이어도 무방하다. 메모리 컨트롤러(3020)는 메모리(3010)의 동작 제어를 위해 입력 신호를 제공한다. 예를 들어, 메모리 컨트롤러(3020)은 커맨트(CMD)와 어드레스 신호를 보낼 수 있다. 메모리 컨트롤러(3020)는 메모리 인터페이스, 호스트 인터페이스, ECC회로, CPU(central processing unit), 버퍼 메모리 등을 포함할 수 있다. 메모리 인터페이스는 데이터를 버퍼 메모리로부터 메모리(3010)으로 전송할 수 있고, 메모리(3010)으로부터 데이터를 읽어 버퍼 메모리로 전송할 수도 있다. 또한, 메모리 인터페이스는 커맨드 또는 어드레스를 외부 호스트로부터 메모리(3010)으로 전송할 수 있다.

호스트 인터페이스는 외부 호스트와 USB (Universal Serial Bus), SCSI (Small Computer System Interface), PCI express, ATA, PATA (Parallel ATA), SATA (Serial ATA), SAS (Serial Attached SCSI) 등을 통해서 통신할 수 있다.

본 발명의 실시예들에 따른 메모리 시스템은, ECC회로를 가질 수 있다. ECC회로는 메모리(3010)에 전송되는 데이터를 이용하여 패러티 비트를 생성할 수 있다. 생성된 패러티 비트는 메모리(3010)의 특정 영역에 데이터와 함께 저장될 수 있다. ECC 회로는 메모리(3010)에서 리드되는 데이터의 에러를 감지한다. 만약 감지된 에러가 수정가능하면, ECC회로는 데이터를 수정한다.

CPU는 호스트 인터페이스 또는 메모리 인터페이스를 통해서 외부 호스트 또는 메모리(3010)을 제어한다. CPU는 메모리를 구동하는 펌웨어에 따라서, 라이트, 리드, 이레이즈 동작을 제어할 수 있다.

버퍼 메모리는 외부 소스트로부터 제공된 라이트 데이터 또는 메모리(3010)로부터 리드된 데이터를 일시적으로 저장한다. 또한, 버퍼 메모리는 메모리(3010)에 저장될 메타 데이터 또는 캐쉬 데이터를 저장할 수 있다. 갑작스런 파워 오프 동작 중에, 버퍼 메모리에 저장되어 있는 메타 데이터 또는 캐쉬 데이터는 메모리(3010)에 저장될 수 있다. 버퍼 데이터는 DRAM 또는 SRAM 일 수 있다.

도 19는 본 발명의 실시예들에 따른 비휘발성 메모리 장치가 사용되는 메모리 시스템의 다른 예시적 블록도이다. 도 19의 메모리 시스템은 도 18의 메모리 시스템과 실질적으로 동일하다. 다른 점은, 메모리(3010), 메모리 컨트롤러(3020)은 카드(3130)에 임베디드된다는 점이다. 예를 들어, 카드(3130)은 플래쉬 메모리 카드일 수 있다. 즉, 카드(3130)는 디지털 카메라, 퍼스널 컴퓨터 등과 같은 소비자 전자 기기에 사용되는 스탠다드 제품일 수 있다. 메모리 컨트롤러(3020)는 다른 장치(외부 장치)로부터 제공된 제어 신호에 따라서 메모리(3010)를 제어할 수 있다.

도 20은 본 발명의 실시예들에 따른 비휘발성 메모리 장치가 사용되는 메모리 시스템의 또 다른 예시적 블록도이다. 도시된 것과 같이, 메모리(3010)은 호스트 시스템(3210)에 커플링될 수 있다. 호스트 시스템(3210)는 퍼스널 컴퓨터, 디지털 카메라 등과 같은 프로세싱 시스템일 수 있다. 호스트 시스템(3210)은 지울 수 있는 저장 장치로서 메모리(3010)을 사용할 수 있다. 전술한 것과 같이, 호스트 시스템(3210)은 메모리(3010)를 제어하기 위해 입력 신호를 제공할 수 있다. 예를 들어, 호스트 시스템(3210)은 커맨드(CMD)와 어드레스 신호를 제공할 수 있다.

도 21은 본 발명의 실시예들에 따른 비휘발성 메모리 장치가 사용되는 메모리 시스템의 또 다른 예시적 블록도이다. 호스트 시스템(3210)과 카드(3130)이 커플링된다. 호스트 시스템(3210)이 제어 신호를 카드(3130)에 제공하여, 메모리 컨트롤러(3020)가 메모리(3010)을 제어하도록 한다.

도 22는 본 발명의 실시예들에 따른 비휘발성 메모리 장치가 사용되는 메모리 시스템의 또 다른 예시적 블록도이다. 메모리(3010)는 컴퓨터 시스템(3410) 내의 CPU(3120)에 저장된다. 예를 들어, 컴퓨터 시스템(3410)는 퍼스널 컴퓨터, PDA 등일 수 있다. 메모리(3010)는 버스 등을 통해서 CPU(3120)과 직접 연결될 수 있다.

본 발명의 실시예들에 따른 비휘발성 메모리 장치는 SCM(storage class memory)으로 사용될 수 있다. SCM은 비휘발성 특성과 억세스 특성을 동시에 지닌 일반적 메모리 컨셉을 의미한다. SCM은 데이터 저장 영역 및 프로그램 동작 영역으로 사용될 수 있다.

전술한 PRAM, RRAM, MRAM 등의 저항체를 이용한 비휘발성 메모리 장치는 SCM으로 사용될 수 있다. 이러한 SCM은 플래쉬 메모리를 대신하여 데이터 저장 메모리로 사용될 수도 있고, SRAM을 대신하여 메인 메모리로 사용될 수 있다. 하나의 SCM은 플래쉬 메모리와 SRAM을 대체할 수 있다.

도 23는 SCM이 사용된 메모리 시스템을 도시한 예시적 블록도이다. 메모리 시스템(4100)은 CPU(4110), SDRAM(4120), 플래시 메모리를 대신하여 사용된 SCM(4130)을 포함한다.

메모리 시스템(4100)에서, SCM(4130)의 데이터 억세스 스피드는 플래시 메모리의 스피드보다 빠르다. 예를 들어, PC 환경에서, CPU(4110)은 4GHz로 동작할 때, SCM의 일종인 PRAM의 억세스 속도는 플래시의 억세스 속도보다 약 32배 빠르다. 따라서, 메모리 시스템(4100)은 플래쉬 메모리를 장착한 메모리 시스템보다 더 빠른 스피드 억세스 이득(higher-speed access gain)을 얻을 수 있다.

도 24은 SCM이 사용된 메모리 시스템을 도시한 다른 예시적 블록도이다. 메모리 시스템(4200)은 CPU(4210), SDRAM을 대신하여 사용된 SCM(4220), 플래쉬 메모리(4230)을 포함한다.

메모리 시스템(4200)에서, SCM(4220)의 파워 사용은 SDRAM의 파워 사용보다 작다. 컴퓨터 시스템의 메인 메모리에 의해 사용된 에너지는, 전체 시스템에서 사용되는 에너지의 약 40% 정도이다. 그러므로, 많은 사람들이 메인 메모리에서 사용되는 에너지를 줄이기 위한 노력한다. SCM은 동적 에너지 사용을 평균적으로 약 53% 절감할 수 있고, 전력 누수로 인한 에너지 사용을 평균적으로 약 73% 절감할 수 있다. 그 결과, 메모리 시스템(4200)은 SDRAM을 장착한 메모리 시스템보다 에너지를 절감할 수 있다.

도 25는 SCM이 사용된 메모리 시스템을 도시한 다른 예시적 블록도이다. 메모리 시스템(4300)은 CPU(4310), SDRAM 및 플래쉬 메모리를 대신하여 사용된 SCM(4320)을 포함한다. SCM(4320)은 SDRAM 대신 메인 메모리로 사용되고, 플래쉬 메모리 대신 데이터 저장 메모리로 사용된다. 이러한 메모리 시스템(4300)은 데이터 억세스 스피드, 로우 파워, 스페이스 활용, 비용 등에서 장점이 있다.

이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

20: 메모리 셀 어레이 30: 로우 디코더
40: 컬럼 디코더 50: 제어 회로

Claims

제1 데이터가 라이트될 제1 메모리 셀과, 상기 제1 데이터와 다른 제2 데이터가 라이트될 제2 메모리 셀을 제공하고,
상기 제1 메모리 셀에 상기 제1 데이터를 라이트할 경우 그 크기가 점차 증가하는 제1 라이트 펄스와 그 크기가 점차 감소하는 제2 라이트 펄스를 모두 상기 제1 메모리 셀에 인가하고, 상기 제2 메모리 셀에 상기 제2 데이터를 라이트할 경우, 상기 제1 라이트 펄스와, 상기 제2 라이트 펄스 중 어느 하나만을 상기 제2 메모리 셀에 인가하는 것을 포함하는 비휘발성 메모리 장치의 구동 방법.
제 1항에 있어서,
상기 제1 데이터가 라이트된 상기 제1 메모리 셀의 저항은 상기 제2 데이터가 라이트된 상기 제2 메모리 셀의 저항보다 작고,
상기 제2 메모리 셀에 상기 제2 데이터를 라이트할 경우, 상기 제1 라이트 펄스만 인가되는 비휘발성 메모리 장치의 구동 방법.
제 2항에 있어서,
상기 제1 메모리 셀을 상기 제1 데이터로 라이트하기 위한 상기 제1 라이트 펄스의 크기 증가량은 상기 제2 메모리 셀을 상기 제2 데이터로 라이트하기 위한 상기 제1 라이트 펄스의 크기 증가량보다 작은 비휘발성 메모리 장치의 구동 방법.
제 2항에 있어서,
상기 제1 및 제2 데이터와 다른 제3 데이터가 라이트될 제3 메모리 셀을 더 제공하고,
상기 제3 데이터가 라이트된 상기 제3 메모리 셀의 저항은 상기 제1 데이터가 라이트된 상기 제1 메모리 셀의 저항보다 작고,
상기 제3 메모리 셀에 상기 제3 데이터를 라이트할 경우, 상기 제2 라이트 펄스만 인가되는 비휘발성 메모리 장치의 구동 방법.
제 1항에 있어서,
상기 제1 데이터가 라이트된 상기 제1 메모리 셀의 저항은 상기 제2 데이터가 라이트된 상기 제2 메모리 셀의 저항보다 크고,
상기 제2 메모리 셀에 상기 제2 데이터를 라이트할 경우, 상기 제2 라이트 펄스만 인가되는 비휘발성 메모리 장치의 구동 방법.
제 5항에 있어서,
상기 제1 메모리 셀을 상기 제1 데이터로 라이트하기 위한 상기 제2 라이트 펄스의 크기 감소량은 상기 제2 메모리 셀을 상기 제2 데이터로 라이트하기 위한 상기 제2 라이트 펄스의 크기 감소량보다 작은 비휘발성 메모리 장치의 구동 방법.
제 1항에 있어서,
상기 제1 메모리 셀을 상기 제1 데이터로 라이트하기 위한 상기 제1 라이트 펄스와 상기 제2 메모리 셀을 상기 제2 데이터로 라이트하기 위한 상기 제2 라이트 펄스는 순차적으로 상기 제1 및 제2 메모리 셀에 각각 인가되는 비휘발성 메모리 장치의 구동 방법.
제 1항에 있어서,
상기 제1 메모리 셀을 상기 제1 데이터로 라이트하기 위한 상기 제1 라이트 펄스와 상기 제2 메모리 셀을 상기 제2 데이터로 라이트하기 위한 상기 제2 라이트 펄스는 동시에 상기 제1 및 제2 메모리 셀에 각각 인가되는 비휘발성 메모리 장치의 구동 방법.
제 1항에 있어서,
상기 메모리 셀은, 상기 메모리 셀에 라이트되는 데이터에 따라 상기 메모리 셀의 저항이 변하는 저항성 메모리 셀(resistive memory cell)을 포함하는 비휘발성 메모리 장치의 구동 방법.
서로 다른 제1 내지 제3 데이터를 저장하는 상변화 메모리 셀; 및
상기 상변화 메모리 셀에 상기 제1 및 제2 데이터를 라이트할 시, 그 크기가 점차 증가하는 제1 라이트 펄스와 그 크기가 점차 감소하는 제2 라이트 펄스를 모두 상기 상변화 메모리 셀에 인가하고, 상기 상변화 메모리 셀에 상기 제3 데이터를 라이트할 시, 상기 제1 라이트 펄스와, 상기 제2 라이트 펄스 중 어느 하나만을 상기 상변화 메모리 셀에 인가하는 제어 회로를 포함하는 비휘발성 메모리 장치.