KR20170099618A - 데이터 저장 장치 - Google Patents

데이터 저장 장치 Download PDF

Info

Publication number
KR20170099618A
KR20170099618A KR1020160021943A KR20160021943A KR20170099618A KR 20170099618 A KR20170099618 A KR 20170099618A KR 1020160021943 A KR1020160021943 A KR 1020160021943A KR 20160021943 A KR20160021943 A KR 20160021943A KR 20170099618 A KR20170099618 A KR 20170099618A
Authority
KR
South Korea
Prior art keywords
request
host
task
control unit
write
Prior art date
Application number
KR1020160021943A
Other languages
English (en)
Other versions
KR102565918B1 (ko
Inventor
김의진
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020160021943A priority Critical patent/KR102565918B1/ko
Priority to US15/189,788 priority patent/US10303378B2/en
Priority to CN201610620110.7A priority patent/CN107122317B/zh
Publication of KR20170099618A publication Critical patent/KR20170099618A/ko
Application granted granted Critical
Publication of KR102565918B1 publication Critical patent/KR102565918B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0646—Configuration or reconfiguration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/48—Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806—Task transfer initiation or dispatching
    • G06F9/4843—Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
    • G06F9/4881—Scheduling strategies for dispatcher, e.g. round robin, multi-level priority queues
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F2003/0697—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers device management, e.g. handlers, drivers, I/O schedulers

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Security & Cryptography (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Software Systems (AREA)

Abstract

본 발명은 불휘발성 메모리 장치를 저장 매체로서 사용하는 데이터 저장 장치에 관한 것이다. 상기 데이터 저장 장치는, 표준 전송 프로토콜을 통해서 호스트 장치로부터 전송된 리퀘스트에 근거하여 생성한 호스트 리퀘스트를 리퀘스트 큐에 인큐(enqueue)하는 호스트 인터페이스 유닛; 상기 리퀘스트 큐로부터 디큐(dequeue)한 호스트 리퀘스트에 근거하여 생성한 태스크를 태스크 큐에 인큐하는 컨트롤 유닛; 및 상기 태스크 큐로부터 디큐한 태스크에 근거하여 불휘발성 메모리 장치를 제어하는 메모리 컨트롤 유닛을 포함하되, 상기 메모리 컨트롤 유닛은, 상기 불휘발성 메모리 장치의 쓰기 동작이 실패한 것으로 판단되면, 실패한 쓰기 동작과 관련된 쓰기 실패 정보를 상기 호스트 인터페이스 유닛으로 전송한다.

Description

데이터 저장 장치{DATA STORAGE DEVICE}
본 발명은 불휘발성 메모리 장치를 저장 매체로서 사용하는 데이터 저장 장치에 관한 것이다.
최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨터 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitous computing)으로 전환되고 있다. 이로 인해 휴대폰, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다. 이와 같은 휴대용 전자 장치는 일반적으로 메모리 장치를 이용하는 데이터 저장 장치를 사용한다. 데이터 저장 장치는 휴대용 전자 장치에서 사용되는 데이터를 저장하기 위해서 사용된다.
메모리 장치를 이용한 데이터 저장 장치는 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 데이터 저장 장치는 USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, UFS(Universal Flash Storage) 장치, 솔리드 스테이트 드라이브(Solid State Drive, 이하, SSD라 칭함)를 포함한다.
본 발명의 실시 예는 쓰기 동작이 실패되더라도 큐잉된 작업을 원할하게 처리할 수 있는 데이터 저장 장치를 제공하는 데 있다.
또한, 본 발명의 실시 예는 쓰기 동작의 실패로 인한 에러 처리를 효율적으로 수행하는 데이터 저장 장치를 제공하는 데 있다.
본 발명의 실시 예에 따른 데이터 저장 장치는, 표준 전송 프로토콜을 통해서 호스트 장치로부터 전송된 리퀘스트에 근거하여 생성한 호스트 리퀘스트를 리퀘스트 큐에 인큐(enqueue)하는 호스트 인터페이스 유닛; 상기 리퀘스트 큐로부터 디큐(dequeue)한 호스트 리퀘스트에 근거하여 생성한 태스크를 태스크 큐에 인큐하는 컨트롤 유닛; 및 상기 태스크 큐로부터 디큐한 태스크에 근거하여 불휘발성 메모리 장치를 제어하는 메모리 컨트롤 유닛을 포함하되, 상기 메모리 컨트롤 유닛은, 상기 불휘발성 메모리 장치의 쓰기 동작이 실패한 것으로 판단되면, 실패한 쓰기 동작과 관련된 쓰기 실패 정보를 상기 호스트 인터페이스 유닛으로 전송한다.
본 발명의 실시 예에 따른 데이터 저장 장치는, 논리 어드레스에 대한 쓰기 리퀘스트가 호스트 장치로부터 전송된 경우, 상기 논리 어드레스에 대한 제1 호스트 리퀘스트를 생성하고, 상기 제1 호스트 리퀘스트를 리퀘스트 큐에 인큐(enqueue)하는 호스트 인터페이스 유닛; 상기 제1 호스트 리퀘스트에 근거하여 제1 태스크를 생성하고, 상기 제1 태스크를 태스크 큐에 인큐하는 컨트롤 유닛; 및 상기 제1 태스크에 근거하여 불휘발성 메모리 장치를 제어하는 메모리 컨트롤 유닛을 포함하되, 상기 메모리 컨트롤 유닛은, 상기 제1 태스크에 따라서 제어된 상기 불휘발성 메모리 장치의 동작이 실패한 것으로 판단되면, 실패한 동작과 관련된 실패 정보를 상기 호스트 인터페이스 유닛으로 전송한다.
본 발명의 실시 예에 따른 데이터 저장 장치는, 제1 논리 어드레스에 대한 쓰기 리퀘스트와 제2 논리 어드레스에 대한 읽기 리퀘스트가 호스트 장치로부터 전송된 경우, 상기 제1 논리 어드레스에 대한 제1 호스트 리퀘스트와 상기 제2 논리 어드레스에 대한 제2 호스트 리퀘스트를 생성하고, 상기 제1 호스트 리퀘스트와 상기 제2 호스트 리퀘스트를 리퀘스트 큐에 인큐(enqueue)하는 호스트 인터페이스 유닛; 상기 제1 호스트 리퀘스트와 상기 제2 호스트 리퀘스트에 근거하여 제1 태스크와 제2 태스크를 생성하고, 상기 제1 태스크와 상기 제2 태스크를 태스크 큐에 인큐하는 컨트롤 유닛; 및 상기 제1 태스크와 상기 제2 태스크에 근거하여 불휘발성 메모리 장치를 제어하는 메모리 컨트롤 유닛을 포함하되, 상기 메모리 컨트롤 유닛은, 상기 제1 태스크에 따라서 제어된 상기 불휘발성 메모리 장치의 동작이 실패한 것으로 판단되면, 실패한 동작과 관련된 실패 정보를 상기 호스트 인터페이스 유닛으로 전송하고, 상기 제2 태스크에 따라서 제어된 상기 불휘발성 메모리 장치의 동작의 결과를 상기 컨트롤 유닛으로 전송한다.
본 발명의 실시 예에 따르면 데이터 저장 장치의 쓰기 동작이 빠르게 수행될 수 있다.
도 1은 본 발명의 실시 예에 따른 데이터 저장 장치를 예시적으로 보여주는 블럭도이다.
도 2는 도 1에 도시된 내부 블럭들 간에 전송되는 정보(또는 데이터)의 구조를 설명하기 위한 테이블이다.
도 3은 본 발명의 실시 예에 따른 쓰기 실패 정보에 근거하여 호스트 리퀘스트를 리퀘스트 큐에 인큐하는 호스트 인터페이스 유닛의 동작을 설명하기 위한 도면이다.
도 4는 본 발명의 실시 예에 따른 쓰기 실패 정보에 근거하여 호스트 리퀘스트를 리퀘스트 큐에 인큐하는 호스트 인터페이스 유닛의 예외 처리를 설명하기 위한 도면이다.
도 5는 본 발명의 실시 예에 따른 쓰기 실패 정보에 근거하여 호스트 리퀘스트를 리퀘스트 큐에 인큐하는 호스트 인터페이스 유닛의 예외 처리를 설명하기 위한 또 다른 도면이다.
도 6은 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브(SSD)를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 블럭도이다.
도 7은 도 6에 도시된 SSD 컨트롤러를 예시적으로 보여주는 블럭도이다.
도 8은 본 발명의 실시 예에 따른 데이터 저장 장치가 장착되는 컴퓨터 시스템을 예시적으로 보여주는 블럭도이다.
도 9는 본 발명의 실시 예에 따른 데이터 저장 장치에 포함된 불휘발성 메모리 장치의 블럭도이다.
본 발명의 이점 및 특징, 그리고 그것을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 통해 설명될 것이다. 그러나 본 발명은 여기에서 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 단지, 본 실시 예들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여 제공되는 것이다.
도면들에 있어서, 본 발명의 실시 예들은 도시된 특정 형태로 제한되는 것이 아니며 명확성을 기하기 위하여 과장된 것이다. 본 명세서에서 특정한 용어들이 사용되었으나. 이는 본 발명을 설명하기 위한 목적에서 사용된 것이며, 의미 한정이나 특허 청구 범위에 기재된 본 발명의 권리 범위를 제한하기 위하여 사용된 것은 아니다.
본 명세서에서 '및/또는'이란 표현은 전후에 나열된 구성요소들 중 적어도 하나를 포함하는 의미로 사용된다. 또한, '연결되는/결합되는'이란 표현은 다른 구성 요소와 직접적으로 연결되거나 다른 구성 요소를 통해서 간접적으로 연결되는 것을 포함하는 의미로 사용된다. 본 명세서에서 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 또한, 명세서에서 사용되는 '포함한다' 또는 '포함하는'으로 언급된 구성 요소, 단계, 동작 및 소자는 하나 이상의 다른 구성 요소, 단계, 동작 및 소자의 존재 또는 추가를 의미한다.
이하, 도면들을 참조하여 본 발명의 실시 예에 대해 상세히 설명하기로 한다.
도 1은 본 발명의 실시 예에 따른 데이터 저장 장치를 예시적으로 보여주는 블럭도이다. 그리고 도 2는 도 1에 도시된 내부 블럭들 간에 전송되는 정보(또는 데이터)의 구조를 설명하기 위한 테이블이다.
데이터 저장 장치(100)는 휴대폰, MP3 플레이어, 랩탑 컴퓨터, 데스크탑 컴퓨터, 게임기, TV, 차량용 인포테인먼트(in-vehicle infotainment) 시스템 등과 같은 호스트 장치(400)에 의해서 액세스되는 데이터를 저장할 수 있다. 데이터 저장 장치(100)는 메모리 시스템이라고도 불릴 수 있다.
데이터 저장 장치(100)는 호스트 장치(400)와의 전송 프로토콜을 의미하는 호스트 인터페이스(HIF)에 따라서 다양한 종류의 저장 장치들 중 어느 하나로 제조될 수 있다. 예를 들면, 데이터 저장 장치(100)는 솔리드 스테이트 드라이브(solid state drive, SSD), MMC, eMMC, RS-MMC, micro-MMC 형태의 멀티 미디어 카드(multi media card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(secure digital) 카드, USB(universal storage bus) 저장 장치, UFS(universal flash storage) 장치, PCMCIA(personal computer memory card international association) 카드 형태의 저장 장치, PCI(peripheral component interconnection) 카드 형태의 저장 장치, PCI-E(PCI express) 카드 형태의 저장 장치, CF(compact flash) 카드, 스마트 미디어(smart media) 카드, 메모리 스틱(memory stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구성될 수 있다.
데이터 저장 장치(100)는 다양한 종류의 패키지(package) 형태들 중 어느 하나로 제조될 수 있다. 예를 들면, 데이터 저장 장치(100)는 POP(package on package), SIP(system in package), SOC(system on chip), MCP(multi chip package), COB(chip on board), WFP(wafer-level fabricated package), WSP(wafer-level stack package) 등과 같은 다양한 종류의 패키지 형태들 중 어느 하나로 제조될 수 있다.
데이터 저장 장치(100)는 컨트롤러(200) 및 불휘발성 메모리 장치(300)를 포함할 수 있다.
불휘발성 메모리 장치(300)는 데이터 저장 장치(100)의 저장 매체로서 동작할 수 있다. 불휘발성 메모리 장치(300)는 낸드(NAND) 플래시 메모리 장치, 노어(NOR) 플래시 메모리 장치, 강유전체 커패시터를 이용한 강유전체 램(ferroelectric random access memory: FRAM), 티엠알(tunneling magneto-resistive: TMR) 막을 이용한 마그네틱 램(magnetic random access memory: MRAM), 칼코겐 화합물(chalcogenide alloys)을 이용한 상 변화 램(phase change random access memory: PCRAM), 전이 금속 산화물(transition metal oxide)을 이용한 저항성 램(resistive random access memory: RERAM) 등과 같은 다양한 형태의 불휘발성 메모리 장치들 중 어느 하나로 구성될 수 있다. 강유전체 램(FRAM), 마그네틱 램(MRAM), 상 변화 램(PCRAM) 및 저항성 램(RERAM)는 메모리 셀에 대한 랜덤 액세스가 가능한 불휘발성 랜덤 액세스 메모리 장치의 한 종류이다. 불휘발성 메모리 장치(300)는 낸드 플래시 메모리 장치와 위에서 언급한 다양한 형태의 불휘발성 랜덤 액세스 메모리 장치의 조합으로 구성될 수 있다.
컨트롤러(200)는 호스트 인터페이스 유닛(210), 컨트롤 유닛(220), 동작 메모리(230), 메모리 컨트롤 유닛(240), 버퍼 메모리(250), 리퀘스트 큐(260) 및 태스크 큐(270)를 포함할 수 있다.
호스트 인터페이스 유닛(210)은 호스트 장치(400)와 데이터 저장 장치(100)를 인터페이싱할 수 있다. 예시적으로, 호스트 인터페이스 유닛(210)은 USB(universal serial bus), UFS(universal flash storage), MMC(multimedia card), PATA(parallel advanced technology attachment), SATA(serial advanced technology attachment), SCSI(small computer system interface), SAS(serial attached SCSI), PCI(peripheral component interconnection), PCI-E(PCI expresss)와 같은 표준 전송 프로토콜들 중 어느 하나를 이용해서 호스트 장치와 통신할 수 있다.
호스트 인터페이스 유닛(210)은 호스트 장치(400)로부터 전송된 리퀘스트에 근거하여 생성된 호스트 리퀘스트(HRQ)를 리퀘스트 큐(260)에 삽입(insert) 또는 인큐(enqueue)할 수 있다. 호스트 리퀘스트(HRQ)는 호스트 장치(400)로부터 전송된 리퀘스트를 처리하기 위해서 컨트롤 유닛(220)이 수행해야 하는 태스크(task)(또는 커맨드)를 의미할 수 있다. 호스트 장치(400)로부터 쓰기 리퀘스트가 전송된 경우, 호스트 인터페이스 유닛(210)은 쓰기 리퀘스트와 함께 전송된 데이터(이하, 쓰기 요청된 데이터라 칭함)를 버퍼 메모리(250)에 저장할 수 있다.
도 2에 도시된 바와 같이, 호스트 리퀘스트(HRQ)는 "OP(LA/BMA)"의 정보 구조로 구성될 수 있다. 호스트 리퀘스트(HRQ)는 액세스 요청된 논리 어드레스(LA)에 대한 동작(OP)이 무엇인지, 즉, 쓰기(W) 인지 읽기(R)인지에 대한 정보를 포함할 수 있다. 액세스 요청된 논리 어드레스(LA)에 대해서 쓰기(W) 동작이 수행되어야 하는 경우, 호스트 리퀘스트(HRQ)는 쓰기 요청된 데이터가 저장된 버퍼 메모리 어드레스(BMA)와 관련된 정보를 선택적으로 포함할 수 있다.
호스트 인터페이스 유닛(210)은, 호스트 장치(400)로부터 리퀘스트가 전송되지 않더라도 마치 새로운 리퀘스트가 호스트 장치(400)로부터 전송된 것처럼, 메모리 컨트롤 유닛(240)으로부터 전송된 쓰기 실패 정보(WFI)에 근거하여 호스트 리퀘스트(HRQ)를 리퀘스트 큐(260)에 인큐할 수 있다. 즉, 불휘발성 메모리 장치(300)에 대한 쓰기 동작이 실패되었을 때 쓰기 동작의 실패로 인한 에러를 처리하는 대신 쓰기 요청된 데이터에 대한 쓰기 동작이 다시 수행되도록, 호스트 인터페이스 유닛(210)은 쓰기 실패 정보(WFI)에 근거하여 호스트 리퀘스트(HRQ)를 리퀘스트 큐(260)에 인큐할 수 있다.
컨트롤 유닛(220)은 컨트롤러(200)의 제반 동작을 제어할 수 있다. 컨트롤 유닛(220)은 내부의 동작 메모리(230)에 로딩된 코드 형태의 명령(instruction) 또는 알고리즘, 즉, 소프트웨어를 구동하고, 내부의 기능 블럭들의 동작을 제어할 수 있다. 컨트롤 유닛(220)은 리퀘스트 큐(260)에 인큐된 호스트 리퀘스트(HRQ)를 디큐(dequeue)할 수 있다. 컨트롤 유닛(220)은 디큐된 호스트 리퀘스트(HRQ)를 분석하고 처리할 수 있다.
컨트롤 유닛(220)은 디큐된 호스트 리퀘스트(HRQ)에 근거하여 생성된 태스크(TSK)를 태스크 큐(270)에 삽입(insert) 또는 인큐(enqueue)할 수 있다. 태스크(TSK)는 불휘발성 메모리 장치(300)를 제어하기 위해서 메모리 컨트롤 유닛(240)이 처리해야할 작업이 기술된 작업 지시서(work order)를 의미할 수 있다.
도 2에 도시된 바와 같이, 태스크(TSK)는 "OP(LA/PA/BMA)"의 정보 구조로 구성될 수 있다. 태스크(TSK)는 액세스 요청된 논리 어드레스(LA)에 대응하는 물리 어드레스(즉, 불휘발성 메모리 장치의 어드레스)에 대한 동작(OP)이 무엇인지, 즉, 쓰기(W) 인지, 읽기(R)인지, 읽기 재시도(RR)인지에 대한 정보를 포함할 수 있다. 액세스 요청된 논리 어드레스(LA)에 대응하는 물리 어드레스(PA)에 대해서 쓰기(W) 동작이 수행되어야 하는 경우, 태스크(TSK)는 쓰기 요청된 데이터가 저장된 버퍼 메모리 어드레스(BMA)와 관련된 정보를 선택적으로 포함할 수 있다.
비록 도시되지는 않았지만, 물리 어드레스(PA)에 대한 동작(OP)은, 불휘발성 메모리 장치(300)의 사양서(specification)에 정의된 동작, 예를 들면, 삭제 동작, 상태 체크 동작, 일반적인 읽기 동작과는 다른 특수 읽기 동작(예를 들면, 캐시(cache) 리드, 멀티-플레인 리드 등), 일반적인 쓰기 동작과는 다른 특수 쓰기 동작(예를 들면, 멀티-플레인 라이트 등)을 포함할 수 있다.
동작 메모리(230)는 컨트롤 유닛(220)에 의해서 구동되는 소프트웨어를 저장할 수 있다. 동작 메모리(230)는 소프트웨어의 구동에 필요한 데이터를 저장할 수 있다. 동작 메모리(230)는 DRAM 또는 SRAM과 같은 랜덤 액세스 메모리로 구성될 수 있다.
메모리 컨트롤 유닛(240)은 컨트롤 유닛(220)에 의해서 생성된 태스크(TSK)에 따라서 불휘발성 메모리 장치(300)를 제어할 수 있다. 메모리 컨트롤 유닛(240)은 불휘발성 메모리 장치(300)의 동작을 제어하기 위한 제어 신호들, 예를 들면, 커맨드, 어드레스, 클럭 신호 등을 생성하고, 불휘발성 메모리 장치(300)로 제공할 수 있다. 메모리 컨트롤 유닛(240)은 메모리 인터페이스 유닛으로도 불릴 수 있다.
메모리 컨트롤 유닛(240)은 태스크(TSK)에 따라서 제어된 불휘발성 메모리 장치(300)가 수행한 동작의 결과 또는 상태를 불휘발성 메모리 장치(300)로부터 제공받을 수 있다. 또는 메모리 컨트롤 유닛(240)은 태스크(TSK)에 따라서 제어된 불휘발성 메모리 장치(300)가 수행한 동작의 결과 또는 상태를 체크(check)할 수 있다. 후속 동작을 위해서, 메모리 컨트롤 유닛(240)은 불휘발성 메모리 장치(300)의 동작 결과 또는 상태를 컨트롤 유닛(220)과 호스트 인터페이스 유닛(210)으로 전송할 수 있다.
메모리 컨트롤 유닛(240)은, 불휘발성 메모리 장치(300)의 쓰기(또는 프로그램) 동작이 실패한 것으로 판단되면, 실패한 쓰기 동작과 관련된 정보를 쓰기 실패 정보(WFI)로 생성할 수 있다. 메모리 컨트롤 유닛(240)은 쓰기 실패 정보(WFI)를 호스트 인터페이스 유닛(210)으로 전송할 수 있다.
도 2에 도시된 바와 같이, 쓰기 실패 정보(WFI)는 "WFI(LA/BMA)"의 정보 구조로 구성될 수 있다. 쓰기 실패 정보(WFI)는 쓰기 실패된 논리 어드레스(LA)와 쓰기 실패된 데이터가 저장된 버퍼 메모리 어드레스(BMA)에 대한 정보를 포함할 수 있다.
버퍼 메모리(250)는 호스트 장치(400)로부터 불휘발성 메모리 장치(300)로 또는 불휘발성 메모리 장치(300)로부터 호스트 장치(400)로 전송될 데이터를 임시 저장할 수 있다. 버퍼 메모리(250)는 DRAM 또는 SRAM과 같은 랜덤 액세스 메모리로 구성될 수 있다.
도 3은 본 발명의 실시 예에 따른 쓰기 실패 정보(WFI)에 근거하여 호스트 리퀘스트(HRQ)를 리퀘스트 큐(260)에 인큐하는 호스트 인터페이스 유닛(210)의 동작을 설명하기 위한 도면이다.
도 3을 설명함에 있어서, 호스트 장치(400)로부터 논리 어드레스들(L100 및 L800)에 대한 쓰기 리퀘스트와 논리 어드레스들(L900 및 L930)에 대한 읽기 리퀘스트가 순차적으로 전송된 후, 리퀘스트들 각각에 대한 호스트 리퀘스트(HRQ)가 리퀘스트 큐(260)에 인큐된 상태를 가정할 것이다. 또한, 태스크 큐(270)에 인큐된 논리 어드레스(L100)에 대한 태스크(W(L100/P900/B1))가 실패(F)로 완료되고, 태스크 큐(270)에 인큐된 논리 어드레스(L800)에 대한 태스크(W(L800/P200/B2))가 불휘발성 메모리 장치(300) 내에서 진행 중인 상태를 가정할 것이다.
메모리 컨트롤 유닛(240)은, 태스크(W(L100/P900/B1))에 대한 불휘발성 메모리 장치(300)의 쓰기 동작이 실패한 것으로 판단되면, 논리 어드레스(L100)에 대한 쓰기 실패 정보(WFI)를 생성할 수 있다. 생성된 쓰기 실패 정보(WFI)는 쓰기 실패된 논리 어드레스(L100)와 쓰기 실패된 데이터가 저장된 버퍼 메모리 어드레스(B1)에 대한 정보를 포함할 수 있다.
호스트 인터페이스 유닛(210)은 쓰기 실패 정보(WFI(L100/B1))에 근거하여 논리 어드레스(L100)에 대한 호스트 리퀘스트(W(L100/B1))를 리퀘스트 큐(260)에 인큐(EQ)할 수 있다. 즉, 호스트 장치(400)로부터 논리 어드레스(L100)에 대한 추가적인 리퀘스트가 전송되지 않았지만, 호스트 인터페이스 유닛(210)은 논리 어드레스(L100)에 대한 새로운 리퀘스트가 호스트 장치(400)로부터 전송된 것처럼, 마지막으로 인큐된 호스트 리퀘스트(R(L930)) 뒤에 호스트 리퀘스트(W(L100/B1))를 인큐(EQ)할 수 있다.
컨트롤 유닛(220)은 새롭게 인큐된 호스트 리퀘스트(W(L100/B1))를 디큐(DQ)할 수 있다. 컨트롤 유닛(220)은 디큐된 호스트 리퀘스트(W(L100/B1))에 근거하여 태스크(W(L100/P999/B1)를 생성할 수 있다. 쓰기 실패가 재발하지 않도록, 컨트롤 유닛(220)은 실패된 태스크(W(L100/P900/B1)와는 물리 어드레스(PA)가 다른 새로운 태스크(W(L100/P999/B1))를 생성할 수 있다. 컨트롤 유닛(220)은 생성된 태스크(W(L100/P999/B1))를 태스크 큐(270)에 인큐(EQ)할 수 있다.
이러한 동작을 통해서, 불휘발성 메모리 장치(300)에 대한 쓰기 동작이 실패되었을 때 쓰기 동작의 실패로 인한 에러를 처리하는 대신 쓰기 요청된 데이터에 대한 쓰기 동작이 다시 수행될 수 있다.
도 4는 본 발명의 실시 예에 따른 쓰기 실패 정보(WFI)에 근거하여 호스트 리퀘스트(HRQ)를 리퀘스트 큐(260)에 인큐하는 호스트 인터페이스 유닛(210)의 예외 처리를 설명하기 위한 도면이다.
도 4를 설명함에 있어서, 호스트 장치(400)로부터 논리 어드레스들(L100 및 L800)에 대한 쓰기 리퀘스트와 논리 어드레스들(L900 및 L930)에 대한 읽기 리퀘스트가 순차적으로 전송된 후, 리퀘스트들 각각에 대한 호스트 리퀘스트(HRQ)가 리퀘스트 큐(260)에 인큐된 상태를 가정할 것이다. 또한, 태스크 큐(270)에 인큐된 논리 어드레스(L100)에 대한 태스크(W(L100/P900/B1))가 실패(F)로 완료되고, 태스크 큐(270)에 인큐된 논리 어드레스(L800)에 대한 태스크(W(L800/P200/B2))가 불휘발성 메모리 장치(300) 내에서 진행 중인 상태를 가정할 것이다. 또한, 태스크(W(L100/P900/B1))에 대한 쓰기 동작의 실패를 통지하기 위한 쓰기 실패 정보(WFI)가 호스트 인터페이스 유닛(210)에 전송되기 전에, 호스트 장치(400)로부터 논리 어드레스(L100)에 대한 쓰기 리퀘스트가 새롭게 전송된 상태를 가정할 것이다.
메모리 컨트롤 유닛(240)은, 태스크(W(L100/P900/B1))에 대한 불휘발성 메모리 장치(300)의 쓰기 동작이 실패한 것으로 판단되면, 논리 어드레스(L100)에 대한 쓰기 실패 정보(WFI)를 생성할 수 있다. 생성된 쓰기 실패 정보(WFI)는 쓰기 실패된 논리 어드레스(L100)와 쓰기 실패된 데이터가 저장된 버퍼 메모리 어드레스(B1)에 대한 정보를 포함할 수 있다.
태스크(W(L100/P900/B1))에 대한 쓰기 동작의 실패를 통지하기 위한 쓰기 실패 정보(WFI)가 호스트 인터페이스 유닛(210)에 전송되기 전에, 호스트 장치(400)로부터 논리 어드레스(L100)에 대한 쓰기 리퀘스트가 새롭게 전송된 경우, 먼저 전송된 쓰기 데이터는 무효한 데이터로 처리되어야 하고, 새롭게 전송된 쓰기 데이터가 유효한 데이터로 저장되어야 할 것이다. 그러한 이유로, 먼저 전송된 쓰기 데이터를 저장하는 대신 새롭게 전송된 쓰기 데이터가 저장되도록, 호스트 인터페이스 유닛(210)은 논리 어드레스(L100)에 대한 쓰기 실패 정보(WFI(L100/B1))를 무시할 수 있다.
도 5는 본 발명의 실시 예에 따른 쓰기 실패 정보(WFI)에 근거하여 호스트 리퀘스트(HRQ)를 리퀘스트 큐(260)에 인큐하는 호스트 인터페이스 유닛(210)의 예외 처리를 설명하기 위한 또 다른 도면이다.
도 5를 설명함에 있어서, 호스트 장치(400)로부터 논리 어드레스(L100)에 대한 쓰기 리퀘스트, 논리 어드레스(L100)에 대한 읽기 리퀘스트 및 논리 어드레스(L800)에 대한 쓰기 리퀘스트가 순차적으로 전송된 후, 리퀘스트들 각각에 대한 호스트 리퀘스트(HRQ)가 리퀘스트 큐(260)에 인큐된 상태를 가정할 것이다. 또한, 태스크 큐(270)에 인큐된 논리 어드레스(L100)에 대한 태스크(W(L100/P900/B1))와 태스크(R(L100/P900/B3))가 실패(F)로 완료되고, 태스크 큐(270)에 인큐된 논리 어드레스(L800)에 대한 태스크(W(L800/P200/B2))가 불휘발성 메모리 장치(300) 내에서 진행 중인 상태를 가정할 것이다.
컨트롤 유닛(220)은, 불휘발성 메모리 장치(300)의 읽기 동작이 실패한 것으로 판단되면, 동일한 논리 어드레스(LA)에 대한 읽기 동작을 재시도할 수 있다. 이러한 동작을 읽기 재시도(read retry)(RR) 동작이라 정의한다. 읽기 실패한 논리 어드레스(LA)에 대한 읽기 재시도 동작이 수행되도록, 컨트롤 유닛(220)은 호스트 장치(400)로부터 읽기 리퀘스트가 전송되지 않더라도 태스크(TSK)를 생성할 수 있다. 이 때, 컨트롤 유닛(220)은 읽기 실패한 논리 어드레스(LA)에 대응하는 물리 어드레스(PA)가 변경되었는지를 판단할 수 있다. 물리 어드레스(PA)가 변경되지 않았기 때문에, 도 5에 도시된 바와 같이, 컨트롤 유닛(220)은 읽기 실패된 논리 어드레스(L100)에 대한 새로운 태스크(RR(L100/P900/B3)를 호스트 리퀘스트(W(L800/B2))에 근거하여 인큐된 태스크(W(L800/P200/B2))의 뒤에 인큐할 수 있다.
메모리 컨트롤 유닛(240)은, 태스크(W(L100/P900/B1))에 대한 불휘발성 메모리 장치(300)의 쓰기 동작이 실패한 것으로 판단되면, 논리 어드레스(L100)에 대한 쓰기 실패 정보(WFI)를 생성할 수 있다. 생성된 쓰기 실패 정보(WFI)는 쓰기 실패된 논리 어드레스(L100)와 쓰기 실패된 데이터가 저장된 버퍼 메모리 어드레스(B1)에 대한 정보를 포함할 수 있다.
호스트 인터페이스 유닛(210)은 쓰기 실패 정보(WFI(L100/B1))에 근거하여 논리 어드레스(L100)에 대한 호스트 리퀘스트(W(L100/B1))를 리퀘스트 큐(260)에 인큐(EQ)할 수 있다. 즉, 호스트 장치(400)로부터 논리 어드레스(L100)에 대한 추가적인 리퀘스트가 전송되지 않았지만, 호스트 인터페이스 유닛(210)은 논리 어드레스(L100)에 대한 새로운 리퀘스트가 호스트 장치(400)로부터 전송된 것처럼, 마지막으로 인큐된 호스트 리퀘스트(W(L800/B2)) 뒤에 호스트 리퀘스트(W(L100/B1))를 인큐(EQ)할 수 있다.
컨트롤 유닛(220)은 새롭게 인큐된 호스트 리퀘스트(W(L100/B1))를 디큐(DQ)할 수 있다. 컨트롤 유닛(220)은 디큐된 호스트 리퀘스트(W(L100/B1))에 근거하여 태스크(W(L100/P999/B1)를 생성할 수 있다. 쓰기 실패가 재발하지 않도록, 컨트롤 유닛(220)은 실패된 태스크(W(L100/P900/B1)와는 물리 어드레스(PA)가 다른 새로운 태스크(W(L100/P999/B1))를 생성할 수 있다. 컨트롤 유닛(220)은 생성된 태스크(W(L100/P999/B1))를 태스크 큐(270)에 인큐(EQ)할 수 있다.
새로운 태스크(W(L100/P999/B1))에 의해서 쓰기 실패된 데이터가 저장되는 물리 어드레스(PA)의 위치가 물리 어드레스(P900)에서 물리 어드레스(P999)로 변경될 수 있다. 읽기 실패한 논리 어드레스(L100)에 대한 읽기 재시도 동작 역시 실패되어 읽기 재시도 동작이 다시 수행되어야 하는 경우, 컨트롤 유닛(220)은, 읽기 실패한 논리 어드레스(LA)에 대응하는 물리 어드레스(PA)가 변경되었는지를 판단하고, 판단 결과에 근거하여 새로운 태스크(TSK)를 생성할 수 있다. 물리 어드레스(PA)가 물리 어드레스(P900)에서 물리 어드레스(P999)로 변경되었기 때문에, 컨트롤 유닛(220)은 쓰기 실패된 데이터가 저장된 새로운 물리 어드레스(P999)에서 읽기 재시도 동작이 수행되도록, 태스크(RR(L100/P999/B3))를 태스크 큐(270)에 새롭게 인큐할 수 있다.
도 6은 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브(SSD)를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 블럭도이다. 도 6을 참조하면, 데이터 처리 시스템(2000)은 호스트 장치(2100)와 솔리드 스테이트 드라이브(solid state drive, 이하, SSD라 칭함, 2200)를 포함할 수 있다.
SSD(2200)는 SSD 컨트롤러(2210), 버퍼 메모리 장치(2220), 불휘발성 메모리 장치들(2231~223n), 전원 공급기(2240), 신호 커넥터(2250), 전원 커넥터(2260)를 포함할 수 있다.
SSD 컨트롤러(2210)는 호스트 장치(2100)로부터의 요청에 응답하여 불휘발성 메모리 장치들(2231~223n)을 액세스할 수 있다.
버퍼 메모리 장치(2220)는 불휘발성 메모리 장치들(2231~223n)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(2220)는 불휘발성 메모리 장치들(2231~223n)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(2220)에 임시 저장된 데이터는 SSD 컨트롤러(2210)의 제어에 따라 호스트 장치(2100) 또는 불휘발성 메모리 장치들(2231~223n)로 전송될 수 있다.
불휘발성 메모리 장치들(2231~223n)은 SSD(2200)의 저장 매체로 사용될 수 있다. 불휘발성 메모리 장치들(2231~223n) 각각은 복수의 채널들(CH1~CHn)을 통해 SSD 컨트롤러(2210)와 연결될 수 있다. 하나의 채널에는 하나 또는 그 이상의 불휘발성 메모리 장치가 연결될 수 있다. 하나의 채널에 연결되는 불휘발성 메모리 장치들은 동일한 신호 버스 및 데이터 버스에 연결될 수 있다.
전원 공급기(2240)는 전원 커넥터(2260)를 통해 입력된 전원(PWR)을 SSD(2200) 내부에 제공할 수 있다. 전원 공급기(2240)는 보조 전원 공급기(2241)를 포함할 수 있다. 보조 전원 공급기(2241)는 서든 파워 오프(sudden power off)가 발생되는 경우, SSD(2200)가 정상적으로 종료될 수 있도록 전원을 공급할 수 있다. 보조 전원 공급기(2241)는 전원(PWR)을 충전할 수 있는 대용량 캐패시터들(capacitors)을 포함할 수 있다.
SSD 컨트롤러(2210)는 신호 커넥터(2250)를 통해서 호스트 장치(2100)와 신호(SGL)를 주고 받을 수 있다. 여기에서, 신호(SGL)는 커맨드, 어드레스, 데이터 등이 포함될 수 있다. 신호 커넥터(2250)는 호스트 장치(2100)와 SSD(2200)의 인터페이스 방식에 따라 PATA(parallel advanced technology attachment), SATA(serial advanced technology attachment), SCSI(small computer system interface), SAS(serial attached SCSI), PCI(peripheral component interconnection), PCI-E(PCI Express) 등의 커넥터로 구성될 수 있다.
도 7은 도 6에 도시된 SSD 컨트롤러를 예시적으로 보여주는 블럭도이다. 도 7을 참조하면, SSD 컨트롤러(2210)는 메모리 인터페이스 유닛(2211), 호스트 인터페이스 유닛(2212), 에러 정정 코드(ECC) 유닛(2213), 컨트롤 유닛(2214) 및 랜덤 액세스 메모리(2215)를 포함할 수 있다.
메모리 인터페이스 유닛(2211)은 불휘발성 메모리 장치들(2231~223n)에 커맨드 및 어드레스와 같은 제어 신호를 제공할 수 있다. 그리고 메모리 인터페이스 유닛(2211)은 불휘발성 메모리 장치들(2231~223n)과 데이터를 주고받을 수 있다. 메모리 인터페이스 유닛(2211)은 컨트롤 유닛(2214)의 제어에 따라 버퍼 메모리 장치(2220)로부터 전달된 데이터를 각각의 채널들(CH1~CHn)로 스캐터링(Scattering)할 수 있다. 그리고 메모리 인터페이스 유닛(2211)은 컨트롤 유닛(2214)의 제어에 따라 불휘발성 메모리 장치들(2231~223n)로부터 읽혀진 데이터를 버퍼 메모리 장치(2220)로 전달할 수 있다.
메모리 인터페이스 유닛(2211)은 불휘발성 메모리 장치들(2231~223n)의 쓰기(또는 프로그램) 동작이 실패한 것으로 판단되면, 실패한 쓰기 동작과 관련된 정보를 쓰기 실패 정보(WFI)로 생성하고, 생성된 쓰기 실패 정보(WFI)를 호스트 인터페이스 유닛(2212)으로 전송할 수 있다.
호스트 인터페이스 유닛(2212)은 호스트 장치(2100)의 프로토콜에 대응하여 SSD(2200)와의 인터페이싱을 제공할 수 있다. 예를 들면, 호스트 인터페이스(2212)는 PATA(parallel advanced technology attachment), SATA(serial advanced technology attachment), SCSI(small computer system interface), SAS(serial attached SCSI), PCI(peripheral component interconnection), PCI-E(PCI Expresss) 프로토콜들 중 어느 하나를 통해 호스트 장치(2100)와 통신할 수 있다. 또한, 호스트 인터페이스 유닛(2212)은 호스트 장치(2100)가 SSD(2200)를 하드 디스크 드라이브(HDD)로 인식하도록 지원하는 디스크 에뮬레이션(disk emulation) 기능을 수행할 수 있다.
호스트 인터페이스 유닛(2212)은, 호스트 장치(2100)로부터 리퀘스트가 전송되지 않더라도 마치 새로운 리퀘스트가 호스트 장치(2100)로부터 전송된 것처럼, 메모리 인터페이스 유닛(2211)으로부터 전송된 쓰기 실패 정보(WFI)에 근거하여 호스트 리퀘스트를 컨트롤 유닛(2214)으로 전송할 수 있다.
컨트롤 유닛(2214)은 호스트 장치(2100)로부터 입력된 신호(SGL)를 분석하고 처리할 수 있다. 컨트롤 유닛(2214)은 SSD(2200)를 구동하기 위한 펌웨어 또는 소프트웨어에 따라서 버퍼 메모리 장치(2220) 그리고 불휘발성 메모리 장치들(2231~223n)의 동작을 제어할 수 있다. 랜덤 액세스 메모리(2215)는 이러한 펌웨어 또는 소프트웨어를 구동하기 위한 동작 메모리로서 사용될 수 있다.
컨트롤 유닛(2214)은 불휘발성 메모리 장치들(2231~223n)에 대한 멀티-플레인 멀티-페이지(multi-plane multi-page ) 리드 동작을 제어할 수 있다. 불휘발성 메모리 장치들(2231~223n)이 멀티-플레인 멀티 페이지(MPMP) 리드 동작으로 제어되면, 서로 다른 플레인들에 포함된 페이지에 저장된 데이터는, 플레인들 각각의 메모리 블럭 어드레스와 페이지 어드레스에 무관하게 센싱될 수 있고, 필요에 따라서 랜덤하게 출력될 수 있다.
에러 정정 코드(ECC) 유닛(2213)은 버퍼 메모리 장치(2220)에 저장된 데이터 중에서 불휘발성 메모리 장치들(2231~223n)로 전송될 데이터의 패리티 데이터를 생성할 수 있다. 생성된 패리티 데이터는 데이터와 함께 불휘발성 메모리 장치들(2231~223n)에 저장될 수 있다. 에러 정정 코드(ECC) 유닛(2213)은 불휘발성 메모리 장치들(2231~223n)로부터 독출된 데이터의 에러를 검출할 수 있다. 만약, 검출된 에러가 정정 범위 내이면, 에러 정정 코드(ECC) 유닛(2213)은 검출된 에러를 정정할 수 있다.
도 8은 본 발명의 실시 예에 따른 데이터 저장 장치가 장착되는 컴퓨터 시스템을 예시적으로 보여주는 블럭도이다. 도 8을 참조하면, 컴퓨터 시스템(3000)은 시스템 버스(3700)에 전기적으로 연결되는 네트워크 어댑터(3100), 중앙 처리 장치(3200), 데이터 저장 장치(3300), 램(3400), 롬(3500) 그리고 사용자 인터페이스(3600)를 포함할 수 있다. 여기에서, 데이터 저장 장치(3300)는 도 1에 도시된 데이터 저장 장치(100) 또는 도 6에 도시된 SSD(2200)로 구성될 수 있다.
네트워크 어댑터(3100)는 컴퓨터 시스템(3000)과 외부의 네트워크들 사이의 인터페이싱을 제공할 수 있다. 중앙 처리 장치(3200)는 램(3400)에 상주하는 운영 체제(Operating System)나 응용 프로그램(Application Program)을 구동하기 위한 제반 연산 처리를 수행할 수 있다.
데이터 저장 장치(3300)는 컴퓨터 시스템(3000)에서 필요한 제반 데이터를 저장할 수 있다. 예를 들면, 컴퓨터 시스템(3000)을 구동하기 위한 운영 체제(Operating System), 응용 프로그램(Application Program), 다양한 프로그램 모듈(Program Module), 프로그램 데이터(Program data), 그리고 유저 데이터(User data) 등이 데이터 저장 장치(3300)에 저장될 수 있다.
램(3400)은 컴퓨터 시스템(3000)의 동작 메모리로서 사용될 수 있다. 부팅 시에 램(3400)에는 데이터 저장 장치(3300)로부터 읽혀진 운영 체제(Operating System), 응용 프로그램(Application Program), 다양한 프로그램 모듈(Program Module)과 프로그램들의 구동에 소요되는 프로그램 데이터(Program data)가 로드될 수 있다. 롬(3500)에는 운영 체제(Operating System)가 구동되기 이전부터 활성화되는 기본적인 입출력 시스템인 바이오스(BIOS: Basic Input/Output System)가 저장될 수 있다. 유저 인터페이스(3600)를 통해서 컴퓨터 시스템(3000)과 사용자 사이의 정보 교환이 이루어질 수 있다.
도 9는 본 발명의 실시 예에 따른 데이터 저장 장치에 포함된 불휘발성 메모리 장치의 블럭도이다. 도 9를 참조하면, 불휘발성 메모리 장치(300)는 메모리 셀 어레이(310), 행 디코더(320), 열 디코더(330), 데이터 읽기/쓰기 블럭(340), 전압 발생기(350) 및 제어 로직(360)을 포함할 수 있다.
메모리 셀 어레이(310)는 워드 라인들(WL1~WLm)과 비트 라인들(BL1~BLn)이 서로 교차된 영역에 배열된 메모리 셀(MC)들을 포함할 수 있다. 비록 도시되지는 않았지만, 메모리 셀 어레이(310)는 도 1의 메모리 셀 영역(310)과 같이, 복수의 플레인들로 구성될 수 있다.
행 디코더(320)는 워드 라인들(WL1~WLm)을 통해서 메모리 셀 어레이(310)와 연결될 수 있다. 행 디코더(320)는 제어 로직(360)의 제어에 따라 동작할 수 있다. 행 디코더(320)는 외부 장치(도시되지 않음)로부터 제공된 어드레스를 디코딩할 수 있다. 행 디코더(320)는 디코딩 결과에 근거하여 워드 라인들(WL1~WLm)을 선택하고, 구동할 수 있다. 예시적으로, 행 디코더(320)는 전압 발생기(350)로부터 제공된 워드 라인 전압을 워드 라인들(WL1~WLm)에 제공할 수 있다.
데이터 읽기/쓰기 블럭(340)은 비트 라인들(BL1~BLn)을 통해서 메모리 셀 어레이(310)와 연결될 수 있다. 데이터 읽기/쓰기 블럭(340)은 비트 라인들(BL1~BLn) 각각에 대응하는 읽기/쓰기 회로들(RW1~RWn)을 포함할 수 있다. 데이터 읽기/쓰기 블럭(340)은 제어 로직(360)의 제어에 따라 동작할 수 있다. 데이터 읽기/쓰기 블럭(340)은 동작 모드에 따라서 쓰기 드라이버로서 또는 감지 증폭기로서 동작할 수 있다. 예를 들면, 데이터 읽기/쓰기 블럭(340)은 쓰기 동작 시 외부 장치로부터 제공된 데이터를 메모리 셀 어레이(310)에 저장하는 쓰기 드라이버로서 동작할 수 있다. 다른 예로서, 데이터 읽기/쓰기 블럭(340)은 읽기 동작 시 메모리 셀 어레이(310)로부터 데이터를 독출하는 감지 증폭기로서 동작할 수 있다.
열 디코더(330)는 제어 로직(360)의 제어에 따라 동작할 수 있다. 열 디코더(330)는 외부 장치로부터 제공된 어드레스를 디코딩할 수 있다. 열 디코더(330)는 디코딩 결과에 근거하여 비트 라인들(BL1~BLn) 각각에 대응하는 데이터 읽기/쓰기 블럭(340)의 읽기/쓰기 회로들(RW1~RWn)과 데이터 입출력 라인(또는 데이터 입출력 버퍼)을 연결할 수 있다.
전압 발생기(350)는 불휘발성 메모리 장치(300)의 내부 동작에 사용되는 전압을 생성할 수 있다. 전압 발생기(350)에 의해서 생성된 전압들은 메모리 셀 어레이(310)의 메모리 셀들에 인가될 수 있다. 예를 들면, 프로그램 동작 시 생성된 프로그램 전압은 프로그램 동작이 수행될 메모리 셀들의 워드 라인에 인가될 수 있다. 다른 예로서, 소거 동작 시 생성된 소거 전압은 소거 동작이 수행될 메모리 셀들의 웰-영역에 인가될 수 있다. 다른 예로서, 읽기 동작 시 생성된 읽기 전압은 읽기 동작이 수행될 메모리 셀들의 워드 라인에 인가될 수 있다.
제어 로직(360)은 외부 장치로부터 제공된 제어 신호에 근거하여 불휘발성 메모리 장치(300)의 제반 동작을 제어할 수 있다. 예를 들면, 제어 로직(360)은 불휘발성 메모리 장치(300)의 읽기, 쓰기, 소거 동작과 같은 불휘발성 메모리 장치(100)의 동작을 제어할 수 있다.
이상에서, 본 발명은 구체적인 실시 예를 통해 설명되고 있으나, 본 발명은 그 범위에서 벗어나지 않는 한도 내에서 여러 가지로 변형할 수 있음은 잘 이해될 것이다. 그러므로, 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며, 후술하는 특허청구범위 및 이와 균등한 것들에 의해 정해져야 한다. 본 발명의 범위 또는 기술적 사상을 벗어나지 않고 본 발명의 구조가 다양하게 수정되거나 변경될 수 있음은 잘 이해될 것이다.
100 : 데이터 저장 장치
200 : 컨트롤러
210 : 호스트 인터페이스
220 : 컨트롤 유닛
230 : 동작 메모리
240 : 메모리 컨트롤 유닛
250 : 버퍼 메모리
260 : 리퀘스트 큐
270 : 작업 큐

Claims (12)

  1. 표준 전송 프로토콜을 통해서 호스트 장치로부터 전송된 리퀘스트에 근거하여 생성한 호스트 리퀘스트를 리퀘스트 큐에 인큐(enqueue)하는 호스트 인터페이스 유닛;
    상기 리퀘스트 큐로부터 디큐(dequeue)한 호스트 리퀘스트에 근거하여 생성한 태스크를 태스크 큐에 인큐하는 컨트롤 유닛; 및
    상기 태스크 큐로부터 디큐한 태스크에 근거하여 불휘발성 메모리 장치를 제어하는 메모리 컨트롤 유닛을 포함하되,
    상기 메모리 컨트롤 유닛은, 상기 불휘발성 메모리 장치의 쓰기 동작이 실패한 것으로 판단되면, 실패한 쓰기 동작과 관련된 쓰기 실패 정보를 상기 호스트 인터페이스 유닛으로 전송하는 데이터 저장 장치.
  2. 제1항에 있어서,
    상기 호스트 인터페이스 유닛은, 상기 호스트 장치로부터 리퀘스트가 전송되지 않더라도, 상기 쓰기 실패 정보에 근거하여 호스트 리퀘스트를 생성하고, 생성된 호스트 리퀘스트를 상기 리퀘스트 큐에 인큐하는 데이터 저장 장치.
  3. 제2항에 있어서,
    상기 메모리 컨트롤 유닛은, 쓰기 실패된 논리 어드레스와 쓰기 실패된 데이터가 저장된 버퍼 메모리 어드레스에 대한 정보를 포함하는 상기 쓰기 실패 정보를 생성하는 데이터 저장 장치.
  4. 제3항에 있어서,
    상기 호스트 인터페이스 유닛은 상기 쓰기 실패된 논리 어드레스와 상기 쓰기 실패된 데이터가 저장된 상기 버퍼 메모리 어드레스에 근거하여 새로운 호스트 리퀘스트를 생성하고, 새롭게 생성된 호스트 리퀘스트를 상기 리퀘스트 큐에 인큐하는 데이터 저장 장치.
  5. 논리 어드레스에 대한 쓰기 리퀘스트가 호스트 장치로부터 전송된 경우, 상기 논리 어드레스에 대한 제1 호스트 리퀘스트를 생성하고, 상기 제1 호스트 리퀘스트를 리퀘스트 큐에 인큐(enqueue)하는 호스트 인터페이스 유닛;
    상기 제1 호스트 리퀘스트에 근거하여 제1 태스크를 생성하고, 상기 제1 태스크를 태스크 큐에 인큐하는 컨트롤 유닛; 및
    상기 제1 태스크에 근거하여 불휘발성 메모리 장치를 제어하는 메모리 컨트롤 유닛을 포함하되,
    상기 메모리 컨트롤 유닛은, 상기 제1 태스크에 따라서 제어된 상기 불휘발성 메모리 장치의 동작이 실패한 것으로 판단되면, 실패한 동작과 관련된 실패 정보를 상기 호스트 인터페이스 유닛으로 전송하는 데이터 저장 장치.
  6. 제5항에 있어서,
    상기 호스트 인터페이스 유닛은 상기 실패 정보에 근거하여 제2 호스트 리퀘스트를 생성하고, 생성된 제2 호스트 리퀘스트를 상기 리퀘스트 큐에 인큐하는 데이터 저장 장치.
  7. 제6항에 있어서,
    상기 실패 정보가 전송되기 전에 상기 논리 어드레스에 대한 새로운 쓰기 리퀘스트가 상기 호스트 장치로부터 전송된 경우, 상기 호스트 인터페이스 유닛은 상기 실패 정보를 무시하는 데이터 저장 장치.
  8. 제1 논리 어드레스에 대한 쓰기 리퀘스트와 제2 논리 어드레스에 대한 읽기 리퀘스트가 호스트 장치로부터 전송된 경우, 상기 제1 논리 어드레스에 대한 제1 호스트 리퀘스트와 상기 제2 논리 어드레스에 대한 제2 호스트 리퀘스트를 생성하고, 상기 제1 호스트 리퀘스트와 상기 제2 호스트 리퀘스트를 리퀘스트 큐에 인큐(enqueue)하는 호스트 인터페이스 유닛;
    상기 제1 호스트 리퀘스트와 상기 제2 호스트 리퀘스트에 근거하여 제1 태스크와 제2 태스크를 생성하고, 상기 제1 태스크와 상기 제2 태스크를 태스크 큐에 인큐하는 컨트롤 유닛; 및
    상기 제1 태스크와 상기 제2 태스크에 근거하여 불휘발성 메모리 장치를 제어하는 메모리 컨트롤 유닛을 포함하되,
    상기 메모리 컨트롤 유닛은, 상기 제1 태스크에 따라서 제어된 상기 불휘발성 메모리 장치의 동작이 실패한 것으로 판단되면, 실패한 동작과 관련된 실패 정보를 상기 호스트 인터페이스 유닛으로 전송하고, 상기 제2 태스크에 따라서 제어된 상기 불휘발성 메모리 장치의 동작의 결과를 상기 컨트롤 유닛으로 전송하는 데이터 저장 장치.
  9. 제8항에 있어서,
    상기 호스트 인터페이스 유닛은 상기 실패 정보에 근거하여 제3 호스트 리퀘스트를 생성하고, 생성된 제3 호스트 리퀘스트를 상기 리퀘스트 큐에 인큐하는 데이터 저장 장치.
  10. 제9항에 있어서,
    상기 컨트롤 유닛은 상기 제3 호스트 리퀘스트에 근거하여 제3 태스크를 생성하고, 상기 제3 태스크를 상기 태스크 큐에 인큐하는 데이터 저장 장치.
  11. 제10항에 있어서,
    상기 컨트롤 유닛은 상기 제2 태스크에 따라서 제어된 상기 불휘발성 메모리 장치의 동작이 실패한 것으로 판단되면, 상기 제2 논리 어드레스에 대한 읽기 동작이 다시 수행되도록 제4 태스크를 생성하고, 상기 제4 태스크를 상기 태스크 큐에 인큐하는 데이터 저장 장치.
  12. 제11항에 있어서,
    상기 컨트롤 유닛은 상기 제2 논리 어드레스에 대응하는 물리 어드레스가 상기 제3 태스크에 의해서 변경되었는지를 판단하고, 판단 결과에 근거하여 상기 제4 태스크를 생성하는 데이터 저장 장치.
KR1020160021943A 2016-02-24 2016-02-24 데이터 저장 장치 및 그것의 동작방법 KR102565918B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020160021943A KR102565918B1 (ko) 2016-02-24 2016-02-24 데이터 저장 장치 및 그것의 동작방법
US15/189,788 US10303378B2 (en) 2016-02-24 2016-06-22 Data storage device
CN201610620110.7A CN107122317B (zh) 2016-02-24 2016-07-29 数据存储装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160021943A KR102565918B1 (ko) 2016-02-24 2016-02-24 데이터 저장 장치 및 그것의 동작방법

Publications (2)

Publication Number Publication Date
KR20170099618A true KR20170099618A (ko) 2017-09-01
KR102565918B1 KR102565918B1 (ko) 2023-08-11

Family

ID=59629901

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160021943A KR102565918B1 (ko) 2016-02-24 2016-02-24 데이터 저장 장치 및 그것의 동작방법

Country Status (3)

Country Link
US (1) US10303378B2 (ko)
KR (1) KR102565918B1 (ko)
CN (1) CN107122317B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190071573A (ko) * 2017-12-14 2019-06-24 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작 방법
US10725702B2 (en) 2018-02-13 2020-07-28 SK Hynix Inc. Memory system and method of operating the same
US11537318B2 (en) 2019-05-29 2022-12-27 SK Hynix Inc. Memory system and operating method thereof

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102515924B1 (ko) * 2016-04-19 2023-03-30 에스케이하이닉스 주식회사 미디어 컨트롤러 및 이를 포함한 데이터 저장 장치
KR102358177B1 (ko) 2015-12-24 2022-02-07 에스케이하이닉스 주식회사 제어회로 및 제어회로를 포함하는 메모리 장치
US11082043B2 (en) 2014-10-28 2021-08-03 SK Hynix Inc. Memory device
KR102260369B1 (ko) 2014-10-28 2021-06-03 에스케이하이닉스 주식회사 보정 회로 및 이를 포함하는 보정 장치
US10067903B2 (en) 2015-07-30 2018-09-04 SK Hynix Inc. Semiconductor device
US11755255B2 (en) 2014-10-28 2023-09-12 SK Hynix Inc. Memory device comprising a plurality of memories sharing a resistance for impedance matching
KR20190051564A (ko) * 2017-11-07 2019-05-15 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작 방법
KR102527925B1 (ko) * 2017-11-29 2023-05-03 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작 방법
KR102590439B1 (ko) * 2018-10-01 2023-10-18 에스케이하이닉스 주식회사 메모리 시스템

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012507070A (ja) * 2008-10-25 2012-03-22 サンディスク スリーディー，エルエルシー データをメモリ装置に再入力することなくページをプログラムするためのページバッファプログラムコマンド及び方法
JP2012198953A (ja) * 2011-03-18 2012-10-18 Toshiba Corp 不揮発性半導体メモリ
KR20150015764A (ko) * 2013-08-01 2015-02-11 삼성전자주식회사 스토리지 디바이스 및 이를 포함하는 스토리지 시스템

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4082913B2 (ja) * 2002-02-07 2008-04-30 株式会社ルネサステクノロジ メモリシステム
JP4073799B2 (ja) * 2003-02-07 2008-04-09 株式会社ルネサステクノロジ メモリシステム
JP2008027383A (ja) * 2006-07-25 2008-02-07 Toshiba Corp 情報記録装置及びその制御方法
US20090172279A1 (en) * 2007-12-28 2009-07-02 Po Yuan System For Accessing A Removable Non-Volatile Memory Card
JP2009211215A (ja) * 2008-03-01 2009-09-17 Toshiba Corp メモリシステム
JP5458568B2 (ja) * 2008-12-25 2014-04-02 ソニー株式会社 不揮発性記憶装置、情報記録システム、及び情報記録方法
KR101137297B1 (ko) 2010-04-09 2012-04-19 삼성전자주식회사 모바일 스토리지 제어 방법
US20120221884A1 (en) 2011-02-28 2012-08-30 Carter Nicholas P Error management across hardware and software layers
KR101942272B1 (ko) * 2011-12-27 2019-01-28 삼성전자주식회사 비휘발성 메모리의 제어방법, 이를 구현한 비휘발성 메모리 컨트롤러 및 이를 포함하는 메모리 시스템
CN103186470B (zh) * 2011-12-30 2016-04-20 群联电子股份有限公司 存储器储存装置及其存储器控制器与数据写入方法
US10175885B2 (en) * 2015-01-19 2019-01-08 Toshiba Memory Corporation Memory device managing data in accordance with command and non-transitory computer readable recording medium
WO2016154078A1 (en) * 2015-03-26 2016-09-29 Burlywood, LLC A medium defect management method for storage systems requiring an integrated controller

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012507070A (ja) * 2008-10-25 2012-03-22 サンディスク スリーディー，エルエルシー データをメモリ装置に再入力することなくページをプログラムするためのページバッファプログラムコマンド及び方法
JP2012198953A (ja) * 2011-03-18 2012-10-18 Toshiba Corp 不揮発性半導体メモリ
KR20150015764A (ko) * 2013-08-01 2015-02-11 삼성전자주식회사 스토리지 디바이스 및 이를 포함하는 스토리지 시스템

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190071573A (ko) * 2017-12-14 2019-06-24 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작 방법
US10725702B2 (en) 2018-02-13 2020-07-28 SK Hynix Inc. Memory system and method of operating the same
US11537318B2 (en) 2019-05-29 2022-12-27 SK Hynix Inc. Memory system and operating method thereof

Also Published As

Publication number Publication date
CN107122317B (zh) 2020-10-02
US10303378B2 (en) 2019-05-28
US20170242600A1 (en) 2017-08-24
KR102565918B1 (ko) 2023-08-11
CN107122317A (zh) 2017-09-01

Similar Documents

Publication Publication Date Title
KR102565918B1 (ko) 데이터 저장 장치 및 그것의 동작방법
KR102465321B1 (ko) 데이터 저장 장치
KR102419036B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20180114972A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20170099610A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20200085967A (ko) 데이터 저장 장치 및 그 동작 방법
CN113220220B (zh) 控制器、控制器的操作方法及包括该控制器的存储装置
CN111916140B (zh) 控制器及其操作方法以及包括控制器的存储器系统
CN107066201B (zh) 数据存储装置及其方法
KR20160105625A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20190019543A (ko) 데이터 저장 장치 및 그것의 동작 방법
US10810118B2 (en) Data storage device and operating method thereof
US11461238B2 (en) Storage device, memory controller, and method for fetching write commands from submission queues to perform full page writes
KR102474937B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
KR102645786B1 (ko) 컨트롤러, 메모리 시스템 및 그것의 동작 방법
CN112988045A (zh) 数据存储装置及其操作方法
KR102475688B1 (ko) 불휘발성 메모리 장치, 이를 포함하는 데이터 저장 장치 및 그것의 동작 방법
KR102469098B1 (ko) 불휘발성 메모리 장치, 불휘발성 메모리 장치의 동작 방법 및 이를 포함하는 데이터 저장 장치
KR20170031311A (ko) 데이터 저장 장치 및 그것의 동작 방법
US11157401B2 (en) Data storage device and operating method thereof performing a block scan operation for checking for valid page counts
KR20190041082A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20210002190A (ko) 컨트롤러, 메모리 시스템 및 그것의 동작 방법
CN111324302B (zh) 数据存储装置及其操作方法
US11314461B2 (en) Data storage device and operating method of checking success of garbage collection operation
KR20190085359A (ko) 데이터 저장 장치 및 그것의 동작 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant