KR20190085359A - 데이터 저장 장치 및 그것의 동작 방법 - Google Patents

데이터 저장 장치 및 그것의 동작 방법 Download PDF

Info

Publication number
KR20190085359A
KR20190085359A KR1020180003400A KR20180003400A KR20190085359A KR 20190085359 A KR20190085359 A KR 20190085359A KR 1020180003400 A KR1020180003400 A KR 1020180003400A KR 20180003400 A KR20180003400 A KR 20180003400A KR 20190085359 A KR20190085359 A KR 20190085359A
Authority
KR
South Korea
Prior art keywords
write data
value
data
write
flag bit
Prior art date
Application number
KR1020180003400A
Other languages
English (en)
Inventor
김병준
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020180003400A priority Critical patent/KR20190085359A/ko
Priority to US16/107,111 priority patent/US20190212946A1/en
Priority to CN201811138681.2A priority patent/CN110018967A/zh
Publication of KR20190085359A publication Critical patent/KR20190085359A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1673—Details of memory controller using buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G06F2003/0691—
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7203—Temporary buffering, e.g. using volatile buffer or dedicated buffer blocks
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5607—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using magnetic storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5641—Multilevel memory having cells with different number of storage levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5646—Multilevel memory with flag bits, e.g. for showing that a "first page" of a word line is programmed but not a "second page"
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Hardware Design (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Memory System (AREA)

Abstract

본 발명의 실시 예에 따른 데이터 저장 장치는 불휘발성 메모리 장치; 상기 불휘발성 메모리 장치에 저장될 라이트 데이터들이 임시 저장되는 라이트 데이터 버퍼; 상기 라이트 데이터 버퍼에 임시 저장된 상기 라이트 데이터들 각각에 대응하는 유지 플래그 비트들을 포함하는 유지 플래그 비트 맵; 및 호스트 장치로부터 제1 라이트 커맨드 및 제1 라이트 데이터가 수신되면, 상기 제1 라이트 커맨드에 포함된 데이터 유지 비트의 설정 값에 근거하여 상기 제1 라이트 데이터를 상기 라이트 데이터 버퍼 내에 유지해야 하는지 여부를 판단하고, 상기 제1 라이트 데이터를 상기 라이트 데이터 버퍼 내에 유지해야 하면 상기 제1 라이트 데이터에 대응하는 유지 플래그 비트를 제1 값으로 설정하고, 상기 제1 라이트 데이터를 상기 라이트 데이터 버퍼 내에 유지할 필요가 없으면 상기 제1 라이트 데이터에 대응하는 상기 유지 플래그 비트를 제2 값으로 설정하는 프로세서를 포함한다.

Description

데이터 저장 장치 및 그것의 동작 방법{DATA STORAGE DEVICE AND OPERATING METHOD THEREOF}
본 발명은 반도체 장치에 관한 것으로, 구체적으로 데이터 저장 장치 및 그것의 동작 방법에 관한 것이다.
최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨터 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitous computing)으로 전환되고 있다. 이로 인해 휴대폰, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다. 이와 같은 휴대용 전자 장치는 일반적으로 메모리 장치를 이용하는 데이터 저장 장치를 사용한다. 데이터 저장 장치는 휴대용 전자 장치에서 사용되는 데이터를 저장하기 위해서 사용된다.
메모리 장치를 이용한 데이터 저장 장치는 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 데이터 저장 장치는 USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, UFS(Universal Flash Storage) 장치, 솔리드 스테이트 드라이브(Solid State Drive, 이하, SSD라 칭함)를 포함한다.
본 발명의 실시 예는 리드 성능이 개선된 데이터 저장 장치 및 그것의 동작 방법을 제공하는 것이다.
본 발명의 실시 예에 따른 데이터 저장 장치는 불휘발성 메모리 장치; 상기 불휘발성 메모리 장치에 저장될 라이트 데이터들이 임시 저장되는 라이트 데이터 버퍼; 상기 라이트 데이터 버퍼에 임시 저장된 상기 라이트 데이터들 각각에 대응하는 유지 플래그 비트들을 포함하는 유지 플래그 비트 맵; 및 호스트 장치로부터 제1 라이트 커맨드 및 제1 라이트 데이터가 수신되면, 상기 제1 라이트 커맨드에 포함된 데이터 유지 비트의 설정 값에 근거하여 상기 제1 라이트 데이터를 상기 라이트 데이터 버퍼 내에 유지해야 하는지 여부를 판단하고, 상기 제1 라이트 데이터를 상기 라이트 데이터 버퍼 내에 유지해야 하면 상기 제1 라이트 데이터에 대응하는 유지 플래그 비트를 제1 값으로 설정하고, 상기 제1 라이트 데이터를 상기 라이트 데이터 버퍼 내에 유지할 필요가 없으면 상기 제1 라이트 데이터에 대응하는 상기 유지 플래그 비트를 제2 값으로 설정하는 프로세서를 포함한다. 상기 유지 플래그 비트들은 각각 대응하는 라이트 데이터에 대한 유지 여부를 나타내는 값으로 설정된다.
본 발명의 실시 예에 따른 데이터 저장 장치의 동작 방법은 호스트 장치로부터 제1 라이트 커맨드 및 제1 라이트 데이터가 수신되면, 상기 제1 라이트 커맨드에 포함된 데이터 유지 비트의 설정 값을 확인하는 단계; 상기 데이터 유지 비트의 설정 값에 근거하여 상기 제1 라이트 데이터를 라이트 데이터 버퍼 내에 유지해야 하는지 여부를 판단하는 단계; 및 상기 제1 라이트 데이터를 상기 라이트 데이터 버퍼 내에 유지해야 하는 것으로 판단되면 상기 제1 라이트 데이터에 대응하는 유지 플래그 비트를 제1 값으로 설정하고, 상기 제1 라이트 데이터를 상기 라이트 데이터 버퍼 내에 유지할 필요가 없는 것으로 판단되면 상기 제1 라이트 데이터에 대응하는 상기 유지 플래그 비트를 제2 값으로 설정하는 단계를 포함한다.
본 발명의 실시 예에 따르면, 호스트 장치로부터 빠른 시간 내에 리드 요청될 데이터 또는 자주 리드 요청될 데이터를 라이트 데이터 버퍼 내에서 삭제하지 않고 유지할 수 있으며, 이에 따라, 리드 동작 속도가 향상되어 리드 성능이 개선될 수 있다.
도 1은 본 발명의 실시 예에 따른 데이터 저장 장치의 구성 예를 도시한 블록도이다.
도 2는 라이트 커맨드의 구성을 예시적으로 도시한 도면이다.
도 3은 라이트 데이터 버퍼 및 유지 플래그 비트 맵을 예시적으로 도시한 도면이다.
도 4a는 라이트 데이터의 크기가 데이터 유지 임계 크기보다 큰 예를 도시한 도면이다.
도 4b는 제1 라이트 데이터는 유지하고 제2 라이트 데이터는 삭제하는 예를 도시한 도면이다.
도 4c는 제2 라이트 커맨드가 제1 라이트 데이터에 대한 삭제 비트를 포함하는 예를 도시한 도면이다.
도 4d는 데이터 유지 비트가 셋 상태인 라이트 커맨드들이 연속적으로 수신되는 예를 도시한 도면이다.
도 5는 본 발명의 실시 예에 따른 데이터 저장 장치의 동작 방법을 도시한 순서도이다.
도 6은 라이트 데이터 버퍼 내에 유지 중인 데이터가 있는 상태에서 후속 라이트 커맨드가 수신되는 경우에 대한 동작 방법을 설명하는 순서도이다.
도 7은 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브(SSD)를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다.
도 8은 도 7에 도시된 컨트롤러를 예시적으로 보여주는 도면이다.
도 9는 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다.
도 10은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다.
도 11은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 네트워크 시스템을 예시적으로 보여주는 도면이다.
도 12는 본 발명의 실시 예에 따른 데이터 저장 장치에 포함된 불휘발성 메모리 장치를 예시적으로 보여주는 블록도이다.
이하, 도면들을 참조하여 본 발명의 실시 예에 대해 상세히 설명하기로 한다.
도 1은 본 발명의 실시 예에 따른 데이터 저장 장치(10)의 구성 예를 도시한 블록도이다. 본 실시 예에서, 데이터 저장 장치(10)는 휴대폰, MP3 플레이어, 랩탑 컴퓨터, 데스크탑 컴퓨터, 게임기, TV, 차량용 인포테인먼트(in-vehicle infotainment) 시스템 등과 같은 호스트 장치(300)에 의해서 액세스되는 데이터를 저장할 수 있다. 데이터 저장 장치(10)는 메모리 시스템이라고도 불릴 수 있다.
데이터 저장 장치(10)는 호스트 장치(300)와의 전송 프로토콜을 의미하는 호스트 인터페이스에 따라서 다양한 종류의 저장 장치들 중 어느 하나로 제조될 수 있다. 예를 들면, 데이터 저장 장치(10)는 솔리드 스테이트 드라이브(solid state drive, SSD), MMC, eMMC, RS-MMC, micro-MMC 형태의 멀티 미디어 카드(multi media card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(secure digital) 카드, USB(universal storage bus) 저장 장치, UFS(universal flash storage) 장치, PCMCIA(personal computer memory card international association) 카드 형태의 저장 장치, PCI(peripheral component interconnection) 카드 형태의 저장 장치, PCI-E(PCI express) 카드 형태의 저장 장치, CF(compact flash) 카드, 스마트 미디어(smart media) 카드, 메모리 스틱(memory stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구성될 수 있다.
데이터 저장 장치(10)는 다양한 종류의 패키지(package) 형태들 중 어느 하나로 제조될 수 있다. 예를 들면, 데이터 저장 장치(10)는 POP(package on package), SIP(system in package), SOC(system on chip), MCP(multi chip package), COB(chip on board), WFP(wafer-level fabricated package), WSP(wafer-level stack package) 등과 같은 다양한 종류의 패키지 형태들 중 어느 하나로 제조될 수 있다.
도 1을 참조하면, 데이터 저장 장치(10)는 불휘발성 메모리 장치(100) 및 컨트롤러(200)를 포함할 수 있다.
불휘발성 메모리 장치(100)는 데이터 저장 장치(10)의 저장 매체로서 동작할 수 있다. 불휘발성 메모리 장치(100)는 메모리 셀에 따라서 낸드(NAND) 플래시 메모리 장치, 노어(NOR) 플래시 메모리 장치, 강유전체 커패시터를 이용한 강유전체 램(ferroelectric random access memory, FRAM), 티엠알(tunneling magneto-resistive, TMR) 막을 이용한 마그네틱 램(magnetic random access memory, MRAM), 칼코겐 화합물(chalcogenide alloys)을 이용한 상 변화 램(phase change random access memory, PRAM), 전이 금속 화합물(transition metal oxide)을 이용한 저항성 램(resistive random access memory, RERAM) 등과 같은 다양한 형태의 불휘발성 메모리 장치들 중 어느 하나로 구성될 수 있다.
도 1에서는 데이터 저장 장치(10)가 하나의 불휘발성 메모리 장치(100)를 포함하는 것으로 도시하였으나, 이는 설명의 편의를 위한 것으로, 데이터 저장 장치(10)는 복수의 불휘발성 메모리 장치들을 포함할 수 있다.
불휘발성 메모리 장치(100)는 복수의 비트라인들(도시되지 않음) 및 복수의 워드라인들(도시되지 않음)이 교차하는 영역들에 각각 배치되는 복수의 메모리 셀들을 갖는 메모리 셀 어레이를 포함할 수 있다. 메모리 셀 어레이는 복수의 플레인(plane)들을 포함할 수 있고, 각 플레인(plane)은 복수의 메모리 블록들을 포함할 수 있다. 복수의 메모리 블록들은 각각 복수의 페이지들을 포함할 수 있다.
예를 들어, 메모리 셀 어레이의 각 메모리 셀은 하나의 비트를 저장하는 싱글 레벨 셀(single, level cell, SLC), 2 비트의 데이터를 저장할 수 있는 멀티 레벨 셀(multi level cell, MLC), 3 비트의 데이터를 저장할 수 있는 트리플 레벨 셀(triple level cell, TLC) 또는 4 비트의 데이터를 저장할 수 있는 쿼드 레벨 셀(quad level cell, QLC)일 수 있다. 메모리 셀 어레이는 싱글 레벨 셀, 멀티 레벨 셀, 트리플 레벨 셀, 및 쿼드 레벨 셀 중 적어도 하나 이상을 포함할 수 있다. 예를 들어, 메모리 셀 어레이는 2차원 수평 구조의 메모리 셀들을 포함할 수도 있고, 또는 3차원 수직 구조의 메모리 셀들을 포함할 수도 있다.
컨트롤러(200)는 호스트 인터페이스(Host I/F)(210), 프로세서(processor)(220), 메모리(Memory)(230), 버퍼 매니저(BM)(240), 및 메모리 인터페이스(Memory I/F)(250)를 포함할 수 있다.
호스트 인터페이스(210)는 호스트 장치(300)와 데이터 저장 장치(10)를 인터페이싱할 수 있다. 예시적으로, 호스트 인터페이스(210)는 USB(universal serial bus), UFS(universal flash storage), MMC(multimedia card), PATA(parallel advanced technology attachment), SATA(serial advanced technology attachment), SCSI(small computer system interface), SAS(serial attached SCSI), PCI(peripheral component interconnection), PCI-E(PCI expresss)와 같은 표준 전송 프로토콜들 중 어느 하나를 이용해서 호스트 장치(300)와 통신할 수 있다.
호스트 장치(300)는 호스트 인터페이스(210)를 통해 데이터 저장 장치(10)로 커맨드 및 데이터 등을 전송하거나 또는 데이터 저장 장치(10)로부터 커맨드에 대한 응답(response) 및 데이터 등을 수신할 수 있다. 설명의 편의를 위하여, 도 1에서는 호스트 장치(300)에서 라이트 커맨드(WCMD) 및 라이트 데이터(WDATA)를 데이터 저장 장치(10)로 전송하는 것을 예를 들어 도시하였으나, 호스트 장치(300)가 데이터 저장 장치(10)로 다양한 커맨드들, 제어 신호들을 전송하는 것은 당업자에게 자명할 것이다.
호스트 장치(300)는 데이터 유지 여부를 나타내는 값이 설정되는 비트(이하, ‘데이터 유지 비트’라 함) 및 데이터 삭제 여부를 나타내는 값이 설정되는 비트(이하, ‘데이터 삭제 비트’라 함)를 포함하는 라이트 커맨드(WCMD)를 데이터 저장 장치(10)로 전송할 수 있다.
도 2는 호스트 장치(300)로부터 전송되는 라이트 커맨드(WCMD)의 구성을 예시적으로 도시한 도면이다.
도 2를 참조하면, 호스트 장치(300)로부터 전송되는 라이트 커맨드(WCMD)는 해당 커맨드에 대한 동작 코드(operation code) 즉, 해당 커맨드가 라이트 동작을 요청하는 커맨드임을 나타내는 정보가 저장되는 영역, 해당 커맨드에 대한 동작을 수행할 위치 정보 즉, 시작 논리 어드레스(start logical block address, start LBA)와 어드레스 길이(LBA length)가 저장되는 영역들, 및 해당 커맨드에 대한 동작을 수행하는데 필요한 다양한 정보들이 저장되는 정보 영역(info region)을 포함할 수 있다. 데이터 유지 비트(HB) 및 데이터 삭제 비트(DB)는 정보 영역(info region) 내에 포함될 수 있다.
데이터 유지 비트(HB)는 대응하는 라이트 커맨드(WCMD)와 함께 전송되는 라이트 데이터(WDATA)를 라이트 데이터 버퍼(WDB) 내에 유지할지 여부를 나타내는 값이 설정되는 비트이다. 설명의 편의를 위해 본 실시 예에서는 데이터 유지 비트(HB)가 ‘1’이면, 라이트 데이터(WDATA)를 불휘발성 메모리 장치(100)에 저장한 후 라이트 데이터 버퍼(WDB)로부터 삭제하지 말고 유지하라는 것을 의미하고, 데이터 유지 비트(HB)가 ‘0’이면, 라이트 데이터(WDATA)를 불휘발성 메모리 장치(100)에 저장한 후 라이트 데이터 버퍼(WDB)로부터 삭제하라는 것을 의미하는 것으로 가정한다.
데이터 삭제 비트(DB)는 대응하는 라이트 커맨드(WCMD)가 전송되기 전에 이미 라이트 데이터 버퍼(WDB) 내에 유지되고 있는 이전 라이트 데이터(WDATA)를 라이트 데이터 버퍼(WDB)에서 삭제할지 여부를 나타내는 값이 설정되는 비트이다. 설명의 편의를 위해 본 실시 예에서는 데이터 삭제 비트(DB)가 ‘1’이면, 이전 라이트 데이터(WDATA)를 라이트 데이터 버퍼(WDB)로부터 삭제하라는 것을 의미하고, 데이터 삭제 비트(HB)가 ‘0’이면, 이전 라이트 데이터(WDATA)를 라이트 데이터 버퍼(WDB)로부터 삭제하지 말고 유지하라는 것을 의미하는 것으로 가정한다.
프로세서(220)는 마이크로 컨트롤 유닛(micro control unit)(MCU), 중앙 처리 장치(central processing unit)(CPU)로 구성될 수 있다. 프로세서(220)는 호스트 장치로부터 전송된 커맨드를 처리할 수 있다. 프로세서(220)는 커맨드를 처리하기 위하여 메모리(230)에 로딩된 코드 형태의 명령(instruction) 또는 알고리즘, 즉, 소프트웨어를 구동하고, 내부의 기능 블럭들 및 불휘발성 메모리 장치(100)를 제어할 수 있다.
메모리(230)는 동적 랜덤 액세스 메모리(DRAM) 또는 정적 랜덤 액세스 메모리(SRAM)와 같은 랜덤 액세스 메모리로 구성될 수 있다. 메모리(230)는 프로세서(220)에 의해서 구동되는 소프트웨어를 저장할 수 있다. 또한, 메모리(230)는 소프트웨어의 구동에 필요한 데이터를 저장할 수 있다. 즉, 메모리(230)는 프로세서(220)의 동작 메모리(working memory)로서 동작할 수 있다.
메모리(230)는 호스트 장치(300)로부터 불휘발성 메모리 장치(100)로 전송될 라이트 데이터(WDATA) 또는 불휘발성 메모리 장치(100)로부터 독출되어 호스트 장치(300)로 전송될 리드 데이터(도시되지 않음)를 임시 저장할 수 있다. 즉, 메모리(230)는 버퍼 메모리(buffer memory)로서 동작할 수 있다.
메모리(230)는 라이트 데이터 버퍼(WDB) 및 유지 플래그 비트 맵(HFBM)을 포함할 수 있다. 도면의 간략화를 위해 도 1에서는 메모리(230)가 라이트 데이터 버퍼(WDB)를 포함하는 것으로 도시하였으나, 메모리(230)는 라이트 데이터 버퍼(WDB)와 분리된 리드 데이터 버퍼를 포함할 수 있다.
도 3은 라이트 데이터 버퍼(WDB) 및 유지 플래그 비트 맵(HFBM)을 예시적으로 도시한 도면이다.
도 3을 참조하면, 라이트 데이터 버퍼(WDB)는 호스트 장치(300)로부터 전송된 라이트 데이터(WDATA)를 청크(Chunk) 단위로 저장하도록 구성될 수 있다. 유지 플래그 비트 맵(HFBM)은 라이트 데이터 버퍼(WDB)에 저장되는 라이트 데이터 청크(WDATA Chunk) 별로 대응하는 유지 플래그 비트들을 포함할 수 있다. 예를 들어, 라이트 데이터 버퍼(WDB)에 n 개의 라이트 데이터 청크들(WDATA Chunk1~WDATA Chunkn)들이 저장되면, 유지 플래그 비트 맵(HFBM)은 n 개의 비트들(B1~Bn)을 포함할 수 있다. 여기에서, n은 1 이상의 정수일 수 있다.
프로세서(220)는 호스트 장치(300)로부터 수신된 라이트 커맨드(WCMD)에 포함된 데이터 유지 비트(HB) 및 데이터 삭제 비트(DB)에 근거하여 유지 플래그 비트 맵(HFBM)의 플래그 비트들을 셋(set) 또는 리셋(reset)할 수 있다. 설명의 편의를 위해 ‘셋(set)’는 ‘1’로 설정하는 것을 의미하고, ‘리셋(reset)’은 ‘0’으로 설정하는 것을 의미하는 것으로 가정한다.
도 3에 도시한 바와 같이, 라이트 데이터 버퍼(WDB) 내에서 최대로 유지될 수 있는 라이트 데이터 청크들의 개수 즉, 유지 임계 값(hold threshold)은 사전에 설정될 수 있다. 설명의 편의를 위하여 본 실시 예에서는 유지 임계 값(hold threshold)을 4 개의 라이트 데이터 청크(WDATA Chunk)에 해당하는 것으로 가정한다. 도 3에서 표시된 유지 임계 값(hold threshold)은 영역을 의미하는 것이 아닌 라이트 데이터 청크들의 개수(예컨대, 라이트 데이터 크기)를 의미하는 것임을 유의해야 한다.
프로세서(220)는 라이트 데이터 버퍼(WDB)가 라이트 데이터 청크(WDATA Chunk)들로 가득 차면, 라이트 데이터 버퍼(WDB)에 저장된 라이트 데이터 청크(WDATA Chunk)들에 대한 라이트 동작을 수행하거나 또는, 라이트 데이터 버퍼(WDB)에 저장된 라이트 데이터 청크(WDATA Chunk)들의 개수가 일정 개수 이상이 되면 해당 라이트 데이터 청크(WDATA Chunk)들에 대한 라이트 동작을 수행하도록 불휘발성 메모리 장치(100)를 제어할 수 있다.
버퍼 매니저(240)는 메모리(230)의 라이트 데이터 버퍼(WDB)를 관리하도록 구성될 수 있다. 버퍼 매니저(240)는 유지 플래그 비트 맵(HFBM)을 참조하여 라이트 데이터 버퍼(WDB)에 저장된 라이트 데이터 청크(WDATA Chunk)가 유지되거나 또는 삭제되도록 관리할 수 있다. 예를 들어, 버퍼 매니저(240)는 유지 플래그 비트 맵(HFBM)에서 라이트 데이터 버퍼(WDB)에 저장된 임의의 라이트 데이터 청크(WDATA Chunk)에 대응하는 플래그 비트의 설정 값(‘셋’ 또는 ‘리셋’)을 확인하고, 해당 라이트 데이터 청크(WDATA Chunk)를 라이트 데이터 버퍼(WDB) 내에 유지시키거나 또는 라이트 데이터 버퍼(WDB)로부터 삭제할 수 있다.
도 4a는 라이트 데이터의 크기가 데이터 유지 임계 값(hold threshold)보다 큰 예를 도시한 도면이다. 설명의 편의를 위하여, 라이트 데이터 버퍼(WDB)는 비어 있는 상태로 가정한다.
도 4a에 도시한 바와 같이, 호스트 장치(300)로부터 제1 라이트 커맨드(WCMD1) 및 제1 라이트 데이터(WDATA1)가 수신되면, 버퍼 매니저(240)는 제1 라이트 데이터(WDATA1)를 라이트 데이터 버퍼(WDB)에 저장할 수 있다.
프로세서(220)는 제1 라이트 커맨드(WCMD1)에 포함된 데이터 유지 비트(HB) 및 데이터 삭제 비트(DB)를 확인할 수 있다. 데이터 유지 비트(HB)는 ‘1’이고 데이터 삭제 비트(DB)는 ‘0’이므로, 프로세서(220)는 제1 라이트 데이터(WDATA1)를 라이트 데이터 버퍼(WDB) 내에 유지해야 하는 데이터로 판단하고, 제1 라이트 데이터(WDATA1)의 크기와 유지 임계 값을 비교할 수 있다.
전술한 바와 같이, 유지 임계 값은 4개의 라이트 데이터 청크(WDATA Chunk)들이고, 제1 라이트 데이터(WDATA1)는 5개의 라이트 데이터 청크들(WDATA Chunk1~WDATA Chunk5)을 포함하므로, 프로세서(220)는 제1 라이트 데이터(WDATA1)를 라이트 데이터 버퍼(WDB)에 유지할 수 없는 데이터로 판단하고, 제1 라이트 데이터(WDATA1)의 각 라이트 데이터 청크(WDATA Chunk1~WDATA Chunk5)에 대응하는 유지 플래그 비트들(B1~B5)을 ‘0’으로 설정할 수 있다.
제1 라이트 커맨드(WCMD1)에 대응하는 라이트 동작의 수행이 완료되면, 버퍼 매니저(240)는 유지 플래그 비트 맵(HFBM)을 참조하여 제1 라이트 데이터(WDATA1)의 라이트 데이터 청크들(WDATA Chunk1~WDATA Chunk5) 각각에 대한 유지 플래그 비트들(B1~B5)이 ‘0’으로 설정된 것을 확인하고, 라이트 데이터 버퍼(WDB)로부터 제1 라이트 데이터(WDATA1)의 라이트 데이터 청크들(WDATA Chunk1~WDATA Chunk5)을 삭제할 수 있다.
도 4b는 제1 라이트 데이터는 유지하고 제2 라이트 데이터는 삭제하는 예를 도시한 도면이다. 설명의 편의를 위하여, 라이트 데이터 버퍼(WDB)는 비어 있는 상태이고, 라이트 단위는 4개의 라이트 데이터 청크들(WDATA Chunk)에 해당하는 것으로 가정한다. 즉, 라이트 데이터 버퍼(WDB)에 4개의 라이트 데이터 청크들(WDATA Chunk)이 저장되면 라이트 동작이 수행되는 것으로 가정한다.
도 4b에 도시한 바와 같이, 호스트 장치(300)로부터 제1 라이트 커맨드(WCMD1) 및 제1 라이트 데이터(WDATA1)가 수신되면, 버퍼 매니저(240)는 제1 라이트 데이터(WDATA1)를 라이트 데이터 버퍼(WDB)에 저장할 수 있다.
프로세서(220)는 제1 라이트 커맨드(WCMD1)에 포함된 데이터 유지 비트(HB) 및 데이터 삭제 비트(DB)를 확인할 수 있다. 데이터 유지 비트(HB)는 ‘1’이고 데이터 삭제 비트(DB)는 ‘0’이므로, 프로세서(220)는 제1 라이트 데이터(WDATA1)를 라이트 데이터 버퍼(WDB) 내에 유지해야 하는 데이터로 판단하고, 제1 라이트 데이터(WDATA1)의 크기와 유지 임계 값을 비교할 수 있다.
제1 라이트 데이터(WDATA1)는 2개의 라이트 데이터 청크들(WDATA Chunk1~WDATA Chunk2)을 포함하므로, 프로세서(220)는 제1 라이트 데이터(WDATA1)를 유지할 수 있는 데이터로 판단하고, 제1 라이트 데이터(WDATA1)의 각 라이트 데이터 청크(WDATA Chunk1~WDATA Chunk2)에 대응하는 유지 플래그 비트들(B1~B2)을 ‘1’로 설정할 수 있다.
이후, 호스트 장치(300)로부터 제2 라이트 커맨드(WCMD2) 및 제2 라이트 데이터(WDATA2)가 수신되면, 버퍼 매니저(240)는 제2 라이트 데이터(WDATA2)를 라이트 데이터 버퍼(WDB)에 저장할 수 있다. 프로세서(220)는 제2 라이트 커맨드(WCMD2)에 포함된 데이터 유지 비트(HB) 및 데이터 삭제 비트(DB)를 확인할 수 있다. 데이터 유지 비트(HB)는 ‘0’이고 데이터 삭제 비트(DB)는 ‘0’이므로, 프로세서(220)는 제2 라이트 데이터(WDATA2)를 라이트 데이터 버퍼(WDB) 내에 유지시킬 필요가 없는 것으로 판단하고, 제2 라이트 데이터(WDATA2)의 각 라이트 데이터 청크(WDATA Chunk3~WDATA Chunk4)에 대응하는 유지 플래그 비트들(B3~B4)을 ‘0’으로 설정할 수 있다.
라이트 데이터 버퍼(WDB)에 4개의 라이트 데이터 청크들(WDATA Chunk1~WDATA Chunk4)이 저장됨에 따라, 프로세서(220)는 제1 라이트 커맨드(WCMD1) 및 제2 라이트 커맨드(WCMD2)에 대한 라이트 동작을 수행하도록 불휘발성 메모리 장치(100)를 제어할 수 있다.
제1 라이트 커맨드(WCMD1) 및 제2 라이트 커맨드(WCMD2)에 대한 라이트 동작이 완료되면, 버퍼 매니저(240)는 유지 플래그 비트 맵(HFBM)을 참조하여 제1 라이트 데이터(WDATA1)의 라이트 데이터 청크들(WDATA Chunk1~WDATA Chunk2)에 대한 유지 플래그 비트들(B1~B2)은 ‘1’로 설정되어 있고, 제2 라이트 데이터(WDATA2)의 라이트 데이터 청크들(WDATA Chunk3~WDATA Chunk4)에 대한 유지 플래그 비트들(B3~B4)은 ‘0’으로 설정된 것을 확인하고, 라이트 데이터 버퍼(WDB)로부터 제2 라이트 데이터(WDATA2)의 라이트 데이터 청크들(WDATA Chunk3~WDATA Chunk4)는 삭제하고, 제1 라이트 데이터(WDATA1)의 라이트 데이터 청크들(WDATA Chunk1~WDATA Chunk2)은 삭제하지 않고 유지시킬 수 있다.
도 4c는 제2 라이트 커맨드가 제1 라이트 데이터에 대한 삭제 비트를 포함하는 예를 도시한 도면이다. 설명의 편의를 위하여, 라이트 데이터 버퍼(WDB)는 비어 있는 상태이고, 라이트 데이터 버퍼(WDB)에 4개의 라이트 데이터 청크들(WDATA Chunk)이 저장되면 라이트 동작이 수행되는 것으로 가정한다.
도 4c에 도시한 바와 같이, 호스트 장치(300)로부터 제1 라이트 커맨드(WCMD1) 및 제1 라이트 데이터(WDATA1)가 수신되면, 버퍼 매니저(240)는 제1 라이트 데이터(WDATA1)를 라이트 데이터 버퍼(WDB)에 저장할 수 있다.
데이터 유지 비트(HB)는 ‘1’이고 데이터 삭제 비트(DB)는 ‘0’이므로, 프로세서(220)는 제1 라이트 데이터(WDATA1)를 라이트 데이터 버퍼(WDB) 내에 유지해야 하는 데이터로 판단하고, 제1 라이트 데이터(WDATA1)의 크기와 유지 임계 값을 비교할 수 있다. 제1 라이트 데이터(WDATA1)는 2개의 라이트 데이터 청크들(WDATA Chunk1~WDATA Chunk2)을 포함하므로, 프로세서(220)는 제1 라이트 데이터(WDATA1)의 각 라이트 데이터 청크(WDATA Chunk1~WDATA Chunk2)에 대응하는 유지 플래그 비트들(B1~B2)을 ‘1’로 설정할 수 있다.
이후, 호스트 장치(300)로부터 제2 라이트 커맨드(WCMD2) 및 제2 라이트 데이터(WDATA2)가 수신되면, 버퍼 매니저(240)는 제2 라이트 데이터(WDATA2)를 라이트 데이터 버퍼(WDB)에 저장할 수 있다. 프로세서(220)는 제2 라이트 커맨드(WCMD2)에 포함된 데이터 유지 비트(HB) 및 데이터 삭제 비트(DB)를 확인할 수 있다. 데이터 유지 비트(HB)는 ‘0’이고 데이터 삭제 비트(DB)는 ‘1’이므로, 프로세서(220)는 제2 라이트 데이터(WDATA2)는 라이트 데이터 버퍼(WDB) 내에 유지할 필요가 없는 데이터로 판단하고, 제1 라이트 데이터(WDATA1)는 라이트 데이터 버퍼(WDB)에서 삭제해야 하는 데이터로 판단할 수 있다. 이에 따라, 프로세서(220)는 제1 라이트 데이터(WDATA1)의 각 라이트 데이터 청크(WDATA Chunk1~WDATA Chunk2)에 대응하는 유지 플래그 비트들(B1~B2)을 ‘0’으로 변경하고, 제2 라이트 데이터(WDATA2)의 각 라이트 데이터 청크(WDATA Chunk3~WDATA Chunk4)에 대응하는 유지 플래그 비트들(B3~B4)을 ‘0’으로 설정할 수 있다.
라이트 데이터 버퍼(WDB)에 4개의 라이트 데이터 청크들(WDATA Chunk1~WDATA Chunk4)이 저장됨에 따라, 프로세서(220)는 제1 라이트 커맨드(WCMD1) 및 제2 라이트 커맨드(WCMD2)에 대한 라이트 동작을 수행하도록 불휘발성 메모리 장치(100)를 제어할 수 있다.
제1 라이트 커맨드(WCMD1) 및 제2 라이트 커맨드(WCMD2)에 대한 라이트 동작이 완료되면, 버퍼 매니저(240)는 유지 플래그 비트 맵(HFBM)을 참조하여 제1 라이트 데이터(WDATA1) 및 제2 라이트 데이터(WDATA2)의 라이트 데이터 청크들(WDATA Chunk1~WDATA Chunk4)에 대한 유지 플래그 비트들(B1~B4)이 ‘0’으로 설정된 것을 확인하고, 라이트 데이터 버퍼(WDB)로부터 제1 및 제2 라이트 데이터들(WDATA1, WDATA2)의 라이트 데이터 청크들(WDATA Chunk1~WDATA Chunk4)를 삭제할 수 있다.
도 4d는 데이터 유지 비트가 셋 상태인 라이트 커맨드들이 연속적으로 수신되는 예를 도시한 도면이다. 설명의 편의를 위하여, 라이트 데이터 버퍼(WDB)는 비어 있는 상태이고, 유지 임계 값은 4개의 라이트 데이터 청크(WDATA Chunk)에 해당하고, 라이트 데이터 버퍼(WDB)에 6개의 라이트 데이터 청크들(WDATA Chunk)이 저장되면 라이트 동작이 수행되는 것으로 가정한다.
도 4d에 도시한 바와 같이, 호스트 장치(300)로부터 데이터 유지 비트(HB)가 ‘1’로 설정된 제1 라이트 커맨드(WCMD1), 제2 라이트 커맨드(WCMD2) 및 제3 라이트 커맨드(WCMD3)가 순차적으로 수신되면, 버퍼 매니저(240)는 제1 라이트 데이터(WDATA1), 제2 라이트 데이터(WDATA2), 및 제3 라이트 데이터(WDATA3)를 순차적으로 라이트 데이터 버퍼(WDB)에 저장할 수 있다.
프로세서(220)는 제2 라이트 커맨드(WCMD2)가 수신될 때까지 제1 라이트 데이터(WDATA1) 및 제2 라이트 데이터(WDATA2)에 대응하는 유지 플래그 비트들(B1~B4)을 모두 ‘1’로 설정할 수 있다. 이에 따라, 라이트 데이터 버퍼(WDB)에 저장된 유지해야 할 데이터의 크기는 유지 임계 값과 동일하게 된다.
제3 라이트 커맨드(WCMD3)가 수신되면, 프로세서(220)는 현재 라이트 데이터 버퍼(WDB) 내에서 삭제되지 않고 유지 중인 라이트 데이터들 즉, 제1 라이트 데이터(WDATA1) 및 제2 라이트 데이터(WDATA2) 중 라이트 데이터 버퍼(WDB)로부터 삭제할 라이트 데이터를 선택할 수 있다. 예를 들어, 프로세서(220)는 가장 먼저 라이트 데이터 버퍼(WDB)에 저장된 올드 데이터를 삭제할 데이터로 선택하거나, 호스트 장치(300)로부터 리드 요청된 횟수가 적은 데이터를 삭제할 데이터로 선택하거나, 또는 기 설정된 시간 이내에 호스트 장치(300)로부터 리드 요청되지 않은 데이터를 삭제할 데이터로 선택할 수 있다.
도 4d에서는 제1 라이트 데이터(WDATA1)가 삭제할 데이터로 선택된 것을 예를 들어 도시하였다. 프로세서(220)는 제1 라이트 데이터(WDATA1)에 대응하는 유지 플래그 비트들(B1~B2)을 ‘0’으로 변경하고, 제3 라이트 데이터(WDATA3)에 대응하는 유지 플래그 비트들(B5~B6)을 ‘1’로 설정할 수 있다.
라이트 데이터 버퍼(WDB)에 6개의 라이트 데이터 청크들(WDATA Chunk1~WDATA Chunk6)이 저장됨에 따라, 프로세서(220)는 제1 내지 제3 라이트 커맨드들(WCMD1~WCMD3)에 대한 라이트 동작을 수행하도록 불휘발성 메모리 장치(100)를 제어할 수 있다.
라이트 동작이 완료되면, 버퍼 매니저(240)는 유지 플래그 비트 맵(HFBM)을 참조하여 제1 라이트 데이터(WDATA1)는 라이트 데이터 버퍼(WDB)로부터 삭제하고, 제2 및 제3 라이트 데이터들(WDATA2, WDATA3)은 라이트 데이터 버퍼(WDB)에서 삭제하지 않고 유지시킬 수 있다.
호스트 장치(300)는 빠른 시간 내에 리드할 데이터나 또는 자주 리드할 데이터에 대해서는 불휘발성 메모리 장치(100)에 저장된 이후에도 라이트 데이터 버퍼(WDB)에서 삭제되지 않고 유지될 수 있도록 라이트 커맨드(WCMD)에 특정 요청 비트 즉, 데이터 유지 비트를 포함시켜 데이터 저장 장치(10)로 전송하고, 데이터 저장 장치(10)는 호스트 장치(300)가 원하는 시간 동안 해당 데이터를 라이트 데이터 버퍼(WDB)내에서 삭제하지 않고 유지시킨다. 이에 따라, 리드 성능이 향상될 수 있다.
메모리 인터페이스(250)는 프로세서(220)의 제어에 따라서 불휘발성 메모리 장치(100)를 제어할 수 있다. 메모리 인터페이스(250)는 메모리 컨트롤러로도 불릴 수 있다. 메모리 인터페이스(250)는 제어 신호들을 불휘발성 메모리 장치(100)로 제공할 수 있다. 제어 신호들은 불휘발성 메모리 장치(100)를 제어하기 위한 커맨드, 어드레스 등을 포함할 수 있다. 메모리 인터페이스(250)는 데이터를 불휘발성 메모리 장치(100)로 제공하거나, 불휘발성 메모리 장치(100)로부터 데이터를 제공 받을 수 있다. 메모리 인터페이스(250)는 하나 이상의 신호 라인들을 포함하는 채널(CH)을 통해 불휘발성 메모리 장치(100)와 연결될 수 있다.
도 5는 본 발명의 실시 예에 따른 데이터 저장 장치의 동작 방법을 도시한 순서도이다. 도 5를 참조하여 본 실시 예에 따른 데이터 저장 장치의 동작 방법을 설명함에 있어서, 도 1 내지 도 4d가 참조될 수 있다.
S501 단계에서, 호스트 장치(300, 도 1 참조)로부터 데이터 저장 장치(10, 도 1 참조)로 제1 라이트 커맨드(WCMD1, 도 4a 내지 도 4b 참조)가 수신될 수 있다.
S503 단계에서, 데이터 저장 장치(10)에 포함된 컨트롤러(200)의 프로세서(220)는 호스트 장치(300)로부터 수신된 제1 라이트 커맨드(WCMD1)의 데이터 유지 비트(HB)를 확인할 수 있다.
S505 단계에서, 프로세서(220)는 데이터 유지 비트(HB)의 설정 값에 근거하여 제1 라이트 커맨드(WCMD1)와 함께 수신된 제1 데이터(예컨대, 제1 라이트 데이터(WDATA1))를 라이트 데이터 버퍼(WDB) 내에 유지해야 하는지 여부를 판단할 수 있다. 제1 데이터를 유지해야 하는 것으로 판단되면, S507 단계로 진행될 수 있다.
S507 단계에서, 프로세서(220)는 제1 데이터의 크기(예컨대, 제1 데이터에 대한 데이터 청크의 개수)가 기 설정된 유지 임계 값 이하인지 여부를 판단할 수 있다. 제1 데이터의 크기가 기 설정된 유지 임계 값 이하이면 S509 단계로 진행될 수 있다.
S509 단계에서, 프로세서(220)는 유지 플래그 비트 맵(HFBM)에서 제1 데이터에 대응하는 유지 플래그 비트들을 제1 값으로 설정할 수 있다. 예를 들어, 제1 값은 ‘1’일 수 있다.
S505 단계에서 제1 데이터를 유지할 필요가 없는 것으로 판단되거나 또는, S507 단계에서 제1 데이터의 크기가 유지 임계 값을 초과하는 것으로 판단되면, S511 단계로 진행될 수 있다.
S511 단계에서, 프로세서(220)는 유지 플래그 비트 맵(HFBM)에서 제1 데이터에 대응하는 유지 플래그 비트들을 제2 값으로 설정할 수 있다. 예를 들어, 제2 값은 ‘0’일 수 있다.
S513 단계에서, 프로세서(220)는 제1 데이터가 불휘발성 메모리 장치(100)에 저장되도록 즉, 제1 라이트 커맨드(WCMD1)에 대한 라이트 동작을 수행하도록 불휘발성 메모리 장치(100)를 제어할 수 있다.
S515 단계에서, 프로세서(220)는 버퍼 매니저(240)를 이용하여 제1 데이터에 대응하는 유지 플래그 비트들이 제1 값으로 설정되었는지 여부를 확인할 수 있다. 제1 데이터에 대응하는 유지 플래그 비트들이 제1 값으로 설정된 것으로 확인되면, S517 단계로 진행될 수 있다.
S517 단계에서, 프로세서(220)는 버퍼 매니저(240)를 이용하여 라이트 데이터 버퍼(WDB)에서 제1 데이터가 삭제되지 않고 유지되도록 할 수 있다.
S515 단계에서 제1 데이터에 대응하는 유지 플래그 비트들이 제2 값으로 설정된 것으로 확인되면, S521 단계로 진행될 수 있다.
S519 단계에서, 프로세서(220)는 호스트 장치(300)로부터 기 설정된 시간 내에 제1 데이터에 대한 리드 요청이 수신되는지 여부를 판단할 수 있다. 기 설정된 시간 내에 제1 데이터에 대한 리드 요청이 수신되면, 프로세서(220)는 버퍼 매니저(240)를 이용하여 제1 데이터를 라이트 데이터 버퍼(WDB) 내에 계속 유지시킬 수 있다. 기 설정된 시간 내에 제1 데이터에 대한 리드 요청이 수신되지 않으면, S521 단계로 진행될 수 있다.
S521 단계에서, 프로세서(220)는 버퍼 매니저(240)를 이용하여 라이트 데이터 버퍼(WDB)에서 제1 데이터를 삭제할 수 있다.
도 6은 라이트 데이터 버퍼 내에 유지 중인 데이터가 있는 상태에서 후속 라이트 커맨드가 수신되는 경우에 대한 동작 방법을 설명하는 순서도이다.
S601 단계에서, 호스트 장치(300)로부터 데이터 저장 장치(10)로 제2 라이트 커맨드(WCMD2, 도 4a 내지 도 4b 참조)가 수신될 수 있다.
S603 단계에서, 프로세서(220)는 제2 라이트 커맨드(WCMD2)의 데이터 유지 비트(HB) 및 데이터 삭제 비트(DB)를 확인할 수 있다.
S605 단계에서, 프로세서(220)는 제2 라이트 커맨드(WCMD2)의 데이터 유지 비트(HB)의 설정 값에 근거하여 제2 라이트 커맨드(WCMD2)와 함께 수신된 제2 데이터(예컨대, 제2 라이트 데이터(WDATA2))를 라이트 데이터 버퍼(WDB) 내에 유지해야 하는지 여부를 판단할 수 있다. 제2 데이터를 유지해야 하는 것으로 판단되면, S607 단계로 진행될 수 있다.
S607 단계에서, 프로세서(220)는 제2 라이트 커맨드(WCMD2)의 데이터 삭제 비트(HB)의 설정 값에 근거하여 라이트 데이터 버퍼(WDB) 내에 유지 중인 제1 데이터를 유지해야 하는지 여부를 판단할 수 있다. 제1 데이터를 유지해야 하는 것으로 판단되면, S609 단계로 진행될 수 있다.
S609 단계에서, 프로세서(220)는 제1 데이터의 크기와 제2 데이터의 크기의 합이 기 설정된 유지 임계 값 이하인지 여부를 판단할 수 있다. 제1 데이터의 크기와 제2 데이터의 크기의 합이 기 설정된 유지 임계 값 이하이면 S611 단계로 진행될 수 있다.
S611 단계에서, 프로세서(220)는 유지 플래그 비트 맵(HFBM)에서 제1 데이터에 대응하는 유지 플래그 비트들은 앞서 설정된 제1 값으로 계속 유지시키고, 제2 데이터에 대응하는 유지 플래그 비트들은 제1 값으로 설정할 수 있다.
S607 단계에서 제1 데이터를 삭제해야 하는 것으로 판단되거나 또는, S609 단계에서 제1 데이터의 크기와 제2 데이터의 크기의 합이 기 설정된 유지 임계 값을 초과하면 S613 단계로 진행될 수 있다.
S613 단계에서, 프로세서(220)는 제2 데이터의 크기가 기 설정된 유지 임계 값 이하인지 여부를 판단할 수 있다. 제2 데이터의 크기가 기 설정된 유지 임계 값 이하이면 S615 단계로 진행될 수 있다.
S615 단계에서, 프로세서(220)는 유지 플래그 비트 맵(HFBM)에서 제1 데이터에 대응하는 유지 플래그 비트들은 제2 값으로 변경하고, 제2 데이터에 대응하는 유지 플래그 비트들은 제1 값으로 설정할 수 있다.
S605 단계에서 제2 데이터를 유지해야 할 필요가 없는 것으로 판단되면, S617 단계로 진행될 수 있다.
S617 단계에서, 프로세서(220)는 제2 라이트 커맨드(WCMD2)의 데이터 삭제 비트(HB)의 설정 값에 근거하여 라이트 데이터 버퍼(WDB) 내에 유지 중인 제1 데이터를 삭제해야 하는지 여부를 판단할 수 있다. 제1 데이터를 삭제해야 하는 것으로 판단되면, S619 단계로 진행될 수 있다.
S619 단계에서, 프로세서(220)는 유지 플래그 비트 맵(HFBM)에서 제1 데이터에 대응하는 유지 플래그 비트들은 제2 값으로 변경하고, 제2 데이터에 대응하는 유지 플래그 비트들은 제2 값으로 설정할 수 있다.
S617 단계에서 제1 데이터를 유지해야 하는 것으로 판단되면, S621 단계로 진행될 수 있다.
S621 단계에서, 프로세서(220)는 유지 플래그 비트 맵(HFBM)에서 제1 데이터에 대응하는 유지 플래그 비트들은 앞서 설정된 제1 값으로 계속 유지시키고, 제2 데이터에 대응하는 유지 플래그 비트들은 제2 값으로 설정할 수 있다.
도 7은 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브(SSD)를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다. 도 7을 참조하면, 데이터 처리 시스템(2000)은 호스트 장치(2100)와 솔리드 스테이트 드라이브(solid state drive)(2200)(이하, SSD라 칭함)를 포함할 수 있다.
SSD(2200)는 컨트롤러(2210), 버퍼 메모리 장치(2220), 불휘발성 메모리 장치들(2231~223n), 전원 공급기(2240), 신호 커넥터(2250) 및 전원 커넥터(2260)를 포함할 수 있다.
컨트롤러(2210)는 SSD(2200)의 제반 동작을 제어할 수 있다.
버퍼 메모리 장치(2220)는 불휘발성 메모리 장치들(2231~223n)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(2220)는 불휘발성 메모리 장치들(2231~223n)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(2220)에 임시 저장된 데이터는 컨트롤러(2210)의 제어에 따라 호스트 장치(2100) 또는 불휘발성 메모리 장치들(2231~223n)로 전송될 수 있다.
불휘발성 메모리 장치들(2231~223n)은 SSD(2200)의 저장 매체로 사용될 수 있다. 불휘발성 메모리 장치들(2231~223n) 각각은 복수의 채널들(CH1~CHn)을 통해 컨트롤러(2210)와 연결될 수 있다. 하나의 채널에는 하나 또는 그 이상의 불휘발성 메모리 장치가 연결될 수 있다. 하나의 채널에 연결되는 불휘발성 메모리 장치들은 동일한 신호 버스 및 데이터 버스에 연결될 수 있다.
전원 공급기(2240)는 전원 커넥터(2260)를 통해 입력된 전원(PWR)을 SSD(2200) 내부에 제공할 수 있다. 전원 공급기(2240)는 보조 전원 공급기(2241)를 포함할 수 있다. 보조 전원 공급기(2241)는 서든 파워 오프(sudden power off)가 발생되는 경우, SSD(2200)가 정상적으로 종료될 수 있도록 전원을 공급할 수 있다. 보조 전원 공급기(2241)는 전원(PWR)을 충전할 수 있는 대용량 캐패시터들(capacitors)을 포함할 수 있다.
컨트롤러(2210)는 신호 커넥터(2250)를 통해서 호스트 장치(2100)와 신호(SGL)를 주고 받을 수 있다. 여기에서, 신호(SGL)는 커맨드, 어드레스, 데이터 등을 포함할 수 있다. 신호 커넥터(2250)는 호스트 장치(2100)와 SSD(2200)의 인터페이스 방식에 따라 다양한 형태의 커넥터로 구성될 수 있다.
도 8은 도 7에 도시된 컨트롤러를 예시적으로 보여주는 도면이다. 도 8을 참조하면, 컨트롤러(2210)는 호스트 인터페이스 유닛(2211), 컨트롤 유닛(2212), 랜덤 액세스 메모리(2213), 에러 정정 코드(ECC) 유닛(2214) 및 메모리 인터페이스 유닛(2215)을 포함할 수 있다.
호스트 인터페이스 유닛(2211)은, 호스트 장치(2100)의 프로토콜에 따라서, 호스트 장치(2100)와 SSD(2200)를 인터페이싱할 수 있다. 예를 들면, 호스트 인터페이스 유닛(2211)은, 시큐어 디지털(secure digital), USB(universal serial bus), MMC(multi-media card), eMMC(embedded MMC), PCMCIA(personal computer memory card international association), PATA(parallel advanced technology attachment), SATA(serial advanced technology attachment), SCSI(small computer system interface), SAS(serial attached SCSI), PCI(peripheral component interconnection), PCI-E(PCI Expresss), UFS(universal flash storage) 프로토콜들 중 어느 하나를 통해서 호스트 장치(2100)와 통신할 수 있다. 또한, 호스트 인터페이스 유닛(2211)은 호스트 장치(2100)가 SSD(2200)를 범용 데이터 저장 장치, 예를 들면, 하드 디스크 드라이브(HDD)로 인식하도록 지원하는 디스크 에뮬레이션(disk emulation) 기능을 수행할 수 있다.
컨트롤 유닛(2212)은 호스트 장치(2100)로부터 입력된 신호(SGL)를 분석하고 처리할 수 있다. 컨트롤 유닛(2212)은 SSD(2200)를 구동하기 위한 펌웨어 또는 소프트웨어에 따라서 내부 기능 블럭들의 동작을 제어할 수 있다. 랜덤 액세스 메모리(2213)는 이러한 펌웨어 또는 소프트웨어를 구동하기 위한 동작 메모리로서 사용될 수 있다.
에러 정정 코드(ECC) 유닛(2214)은 불휘발성 메모리 장치들(2231~223n)로 전송될 데이터의 패리티 데이터를 생성할 수 있다. 생성된 패리티 데이터는 데이터와 함께 불휘발성 메모리 장치들(2231~223n)에 저장될 수 있다. 에러 정정 코드(ECC) 유닛(2214)은 패리티 데이터에 근거하여 불휘발성 메모리 장치들(2231~223n)로부터 독출된 데이터의 에러를 검출할 수 있다. 만약, 검출된 에러가 정정 범위 내이면, 에러 정정 코드(ECC) 유닛(2214)은 검출된 에러를 정정할 수 있다.
메모리 인터페이스 유닛(2215)은, 컨트롤 유닛(2212)의 제어에 따라서, 불휘발성 메모리 장치들(2231~223n)에 커맨드 및 어드레스와 같은 제어 신호를 제공할 수 있다. 그리고 메모리 인터페이스 유닛(2215)은, 컨트롤 유닛(2212)의 제어에 따라서, 불휘발성 메모리 장치들(2231~223n)과 데이터를 주고받을 수 있다. 예를 들면, 메모리 인터페이스 유닛(2215)은 버퍼 메모리 장치(2220)에 저장된 데이터를 불휘발성 메모리 장치들(2231~223n)로 제공하거나, 불휘발성 메모리 장치들(2231~223n)로부터 읽혀진 데이터를 버퍼 메모리 장치(2220)로 제공할 수 있다.
도 9는 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다. 도 9를 참조하면, 데이터 처리 시스템(3000)은 호스트 장치(3100)와 데이터 저장 장치(3200)를 포함할 수 있다.
호스트 장치(3100)는 인쇄 회로 기판(printed circuit board)과 같은 기판(board) 형태로 구성될 수 있다. 비록 도시되지 않았지만, 호스트 장치(3100)는 호스트 장치의 기능을 수행하기 위한 내부 기능 블럭들을 포함할 수 있다.
호스트 장치(3100)는 소켓(socket), 슬롯(slot) 또는 커넥터(connector)와 같은 접속 터미널(3110)을 포함할 수 있다. 데이터 저장 장치(3200)는 접속 터미널(3110)에 마운트(mount)될 수 있다.
데이터 저장 장치(3200)는 인쇄 회로 기판과 같은 기판 형태로 구성될 수 있다. 데이터 저장 장치(3200)는 메모리 모듈 또는 메모리 카드로 불릴 수 있다. 데이터 저장 장치(3200)는 컨트롤러(3210), 버퍼 메모리 장치(3220), 불휘발성 메모리 장치(3231~3232), PMIC(power management integrated circuit)(3240) 및 접속 터미널(3250)을 포함할 수 있다.
컨트롤러(3210)는 데이터 저장 장치(3200)의 제반 동작을 제어할 수 있다. 컨트롤러(3210)는 도 8에 도시된 컨트롤러(2210)와 동일하게 구성될 수 있다.
버퍼 메모리 장치(3220)는 불휘발성 메모리 장치들(3231~3232)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(3220)는 불휘발성 메모리 장치들(3231~3232)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(3220)에 임시 저장된 데이터는 컨트롤러(3210)의 제어에 따라 호스트 장치(3100) 또는 불휘발성 메모리 장치들(3231~3232)로 전송될 수 있다.
불휘발성 메모리 장치들(3231~3232)은 데이터 저장 장치(3200)의 저장 매체로 사용될 수 있다.
PMIC(3240)는 접속 터미널(3250)을 통해 입력된 전원을 데이터 저장 장치(3200) 내부에 제공할 수 있다. PMIC(3240)는, 컨트롤러(3210)의 제어에 따라서, 데이터 저장 장치(3200)의 전원을 관리할 수 있다.
접속 터미널(3250)은 호스트 장치의 접속 터미널(3110)에 연결될 수 있다. 접속 터미널(3250)을 통해서, 호스트 장치(3100)와 데이터 저장 장치(3200) 간에 커맨드, 어드레스, 데이터 등과 같은 신호와, 전원이 전달될 수 있다. 접속 터미널(3250)은 호스트 장치(3100)와 데이터 저장 장치(3200)의 인터페이스 방식에 따라 다양한 형태로 구성될 수 있다. 접속 터미널(3250)은 데이터 저장 장치(3200)의 어느 한 변에 배치될 수 있다.
도 10은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다. 도 10을 참조하면, 데이터 처리 시스템(4000)은 호스트 장치(4100)와 데이터 저장 장치(4200)를 포함할 수 있다.
호스트 장치(4100)는 인쇄 회로 기판(printed circuit board)과 같은 기판(board) 형태로 구성될 수 있다. 비록 도시되지 않았지만, 호스트 장치(4100)는 호스트 장치의 기능을 수행하기 위한 내부 기능 블럭들을 포함할 수 있다.
데이터 저장 장치(4200)는 표면 실장형 패키지 형태로 구성될 수 있다. 데이터 저장 장치(4200)는 솔더 볼(solder ball)(4250)을 통해서 호스트 장치(4100)에 마운트될 수 있다. 데이터 저장 장치(4200)는 컨트롤러(4210), 버퍼 메모리 장치(4220) 및 불휘발성 메모리 장치(4230)를 포함할 수 있다.
컨트롤러(4210)는 데이터 저장 장치(4200)의 제반 동작을 제어할 수 있다. 컨트롤러(4210)는 도 8에 도시된 컨트롤러(2210)와 동일하게 구성될 수 있다.
버퍼 메모리 장치(4220)는 불휘발성 메모리 장치(4230)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(4220)는 불휘발성 메모리 장치들(4230)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(4220)에 임시 저장된 데이터는 컨트롤러(4210)의 제어에 따라 호스트 장치(4100) 또는 불휘발성 메모리 장치(4230)로 전송될 수 있다.
불휘발성 메모리 장치(4230)는 데이터 저장 장치(4200)의 저장 매체로 사용될 수 있다.
도 11은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 네트워크 시스템(5000)을 예시적으로 보여주는 도면이다. 도 11을 참조하면, 네트워크 시스템(5000)은 네트워크(5500)를 통해서 연결된 서버 시스템(5300) 및 복수의 클라이언트 시스템들(5410~5430)을 포함할 수 있다.
서버 시스템(5300)은 복수의 클라이언트 시스템들(5410~5430)의 요청에 응답하여 데이터를 서비스할 수 있다. 예를 들면, 서버 시스템(5300)은 복수의 클라이언트 시스템들(5410~5430)로부터 제공된 데이터를 저장할 수 있다. 다른 예로서, 서버 시스템(5300)은 복수의 클라이언트 시스템들(5410~5430)로 데이터를 제공할 수 있다.
서버 시스템(5300)은 호스트 장치(5100) 및 데이터 저장 장치(5200)를 포함할 수 있다. 데이터 저장 장치(5200)는 도 1의 데이터 저장 장치(100), 도 7의 데이터 저장 장치(2200), 도 9의 데이터 저장 장치(3200), 도 10의 데이터 저장 장치(4200)로 구성될 수 있다.
도 12는 본 발명의 실시 예에 따른 데이터 저장 장치에 포함된 불휘발성 메모리 장치를 예시적으로 보여주는 블록도이다. 도 12를 참조하면, 불휘발성 메모리 장치(100)는 메모리 셀 어레이(110), 행 디코더(120), 열 디코더(130), 데이터 읽기/쓰기 블럭(140), 전압 발생기(150) 및 제어 로직(160)을 포함할 수 있다.
메모리 셀 어레이(110)는 워드 라인들(WL1~WLm)과 비트 라인들(BL1~BLn)이 서로 교차된 영역에 배열된 메모리 셀(MC)들을 포함할 수 있다.
행 디코더(120)는 워드 라인들(WL1~WLm)을 통해서 메모리 셀 어레이(110)와 연결될 수 있다. 행 디코더(120)는 제어 로직(160)의 제어에 따라 동작할 수 있다. 행 디코더(120)는 외부 장치(도시되지 않음)로부터 제공된 어드레스를 디코딩할 수 있다. 행 디코더(120)는 디코딩 결과에 근거하여 워드 라인들(WL1~WLm)을 선택하고, 구동할 수 있다. 예시적으로, 행 디코더(120)는 전압 발생기(150)로부터 제공된 워드 라인 전압을 워드 라인들(WL1~WLm)에 제공할 수 있다.
데이터 읽기/쓰기 블럭(140)은 비트 라인들(BL1~BLn)을 통해서 메모리 셀 어레이(110)와 연결될 수 있다. 데이터 읽기/쓰기 블럭(140)은 비트 라인들(BL1~BLn) 각각에 대응하는 읽기/쓰기 회로들(RW1~RWn)을 포함할 수 있다. 데이터 읽기/쓰기 블럭(140)은 제어 로직(160)의 제어에 따라 동작할 수 있다. 데이터 읽기/쓰기 블럭(140)은 동작 모드에 따라서 쓰기 드라이버로서 또는 감지 증폭기로서 동작할 수 있다. 예를 들면, 데이터 읽기/쓰기 블럭(140)은 쓰기 동작 시 외부 장치로부터 제공된 데이터를 메모리 셀 어레이(110)에 저장하는 쓰기 드라이버로서 동작할 수 있다. 다른 예로서, 데이터 읽기/쓰기 블럭(140)은 읽기 동작 시 메모리 셀 어레이(110)로부터 데이터를 독출하는 감지 증폭기로서 동작할 수 있다.
열 디코더(130)는 제어 로직(160)의 제어에 따라 동작할 수 있다. 열 디코더(130)는 외부 장치로부터 제공된 어드레스를 디코딩할 수 있다. 열 디코더(130)는 디코딩 결과에 근거하여 비트 라인들(BL1~BLn) 각각에 대응하는 데이터 읽기/쓰기 블럭(140)의 읽기/쓰기 회로들(RW1~RWn)과 데이터 입출력 라인(또는 데이터 입출력 버퍼)을 연결할 수 있다.
전압 발생기(150)는 불휘발성 메모리 장치(100)의 내부 동작에 사용되는 전압을 생성할 수 있다. 전압 발생기(150)에 의해서 생성된 전압들은 메모리 셀 어레이(110)의 메모리 셀들에 인가될 수 있다. 예를 들면, 프로그램 동작 시 생성된 프로그램 전압은 프로그램 동작이 수행될 메모리 셀들의 워드 라인에 인가될 수 있다. 다른 예로서, 소거 동작 시 생성된 소거 전압은 소거 동작이 수행될 메모리 셀들의 웰-영역에 인가될 수 있다. 다른 예로서, 읽기 동작 시 생성된 읽기 전압은 읽기 동작이 수행될 메모리 셀들의 워드 라인에 인가될 수 있다.
제어 로직(160)은 외부 장치로부터 제공된 제어 신호에 근거하여 불휘발성 메모리 장치(100)의 제반 동작을 제어할 수 있다. 예를 들면, 제어 로직(160)은 불휘발성 메모리 장치(100)의 읽기, 쓰기, 소거 동작과 같은 불휘발성 메모리 장치(100)의 동작을 제어할 수 있다.
이상에서, 본 발명은 구체적인 실시 예를 통해 설명되고 있으나, 본 발명은 그 범위에서 벗어나지 않는 한도 내에서 여러 가지로 변형할 수 있음은 잘 이해될 것이다. 그러므로, 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며, 후술하는 특허청구범위 및 이와 균등한 것들에 의해 정해져야 한다. 본 발명의 범위 또는 기술적 사상을 벗어나지 않고 본 발명의 구조가 다양하게 수정되거나 변경될 수 있음은 잘 이해될 것이다.
10: 데이터 저장 장치 100: 불휘발성 메모리 장치
200: 컨트롤러 210: 호스트 인터페이스
220: 프로세서 230: 메모리
240: 버퍼 매니저 250: 메모리 인터페이스
300: 호스트 장치

Claims (23)

  1. 불휘발성 메모리 장치;
    상기 불휘발성 메모리 장치에 저장될 라이트 데이터들이 임시 저장되는 라이트 데이터 버퍼;
    상기 라이트 데이터 버퍼에 임시 저장된 상기 라이트 데이터들 각각에 대응하는 유지 플래그 비트들을 포함하는 유지 플래그 비트 맵, 상기 유지 플래그 비트들은 각각 대응하는 라이트 데이터에 대한 유지 여부를 나타내는 값으로 설정되고; 및
    호스트 장치로부터 제1 라이트 커맨드 및 제1 라이트 데이터가 수신되면, 상기 제1 라이트 커맨드에 포함된 데이터 유지 비트의 설정 값에 근거하여 상기 제1 라이트 데이터를 상기 라이트 데이터 버퍼 내에 유지해야 하는지 여부를 판단하고, 상기 제1 라이트 데이터를 상기 라이트 데이터 버퍼 내에 유지해야 하면 상기 제1 라이트 데이터에 대응하는 유지 플래그 비트를 제1 값으로 설정하고, 상기 제1 라이트 데이터를 상기 라이트 데이터 버퍼 내에 유지할 필요가 없으면 상기 제1 라이트 데이터에 대응하는 상기 유지 플래그 비트를 제2 값으로 설정하는 프로세서
    를 포함하는 데이터 저장 장치.
  2. 제1항에 있어서,
    상기 제1 라이트 커맨드에 포함된 상기 데이터 유지 비트의 설정 값이 상기 제1 라이트 데이터를 상기 라이트 데이터 버퍼 내에 유지시키는 것을 나타내는 경우,
    상기 프로세서는 상기 제1 라이트 데이터의 크기가 기 설정된 유지 임계 값 이하이면 상기 제1 라이트 데이터에 대응하는 상기 유지 플래그 비트를 상기 제1 값으로 설정하고, 상기 제1 라이트 데이터의 크기가 상기 유지 임계 값을 초과하면 상기 제1 라이트 데이터에 대응하는 상기 유지 플래그 비트를 상기 제2 값으로 설정하는 데이터 저장 장치.
  3. 제1항에 있어서,
    상기 제1 라이트 데이터에 대응하는 상기 유지 플래그 비트가 상기 제1 값으로 설정된 경우,
    상기 프로세서는 상기 호스트 장치로부터 기 설정된 시간 이내에 상기 제1 라이트 데이터에 대한 리드 요청이 수신되면 상기 제1 라이트 데이터에 대응하는 상기 유지 플래그 비트를 상기 제1 값으로 유지하고, 상기 호스트 장치로부터 기 설정된 시간 이내에 상기 제1 라이트 데이터에 대한 리드 요청이 수신되지 않으면 상기 제1 라이트 데이터에 대응하는 상기 유지 플래그 비트를 상기 제2 값으로 변경하는 데이터 저장 장치.
  4. 제1항에 있어서,
    상기 제1 라이트 커맨드는 상기 라이트 데이터 버퍼에서 유지 중인 이전 라이트 데이터에 대한 삭제 여부를 요청하기 위한 데이터 삭제 비트를 더 포함하는 데이터 저장 장치.
  5. 제4항에 있어서,
    상기 제1 라이트 데이터에 대응하는 상기 유지 플래그 비트가 상기 제1 값으로 설정된 상태에서 상기 호스트 장치로부터 제2 라이트 커맨드 및 제2 라이트 데이터가 수신되면,
    상기 프로세서는 상기 제2 라이트 커맨드에 포함된 상기 데이터 유지 비트의 설정 값 및 상기 데이터 삭제 비트의 설정 값에 근거하여 상기 제2 라이트 데이터의 유지 여부 및 상기 제1 라이트 데이터의 삭제 여부를 판단하는 데이터 저장 장치.
  6. 제5항에 있어서,
    상기 제1 라이트 데이터와 상기 제2 라이트 데이터를 모두 유지해야 하는 경우,
    상기 프로세서는 상기 제1 라이트 데이터의 크기와 상기 제2 라이트 데이터의 크기의 합이 기 설정된 유지 임계 값 이하인지 여부를 판단하고, 상기 제1 라이트 데이터의 크기와 상기 제2 라이트 데이터의 크기의 합이 기 설정된 유지 임계 값 이하이면 상기 제1 라이트 데이터에 대응하는 상기 유지 플래그 비트를 상기 제1 값으로 유지하고, 상기 제2 라이트 데이터에 대응하는 유지 플래그 비트를 상기 제1 값으로 설정하는 데이터 저장 장치.
  7. 제6항에 있어서,
    상기 제1 라이트 데이터의 크기와 상기 제2 라이트 데이터의 크기의 합이 기 설정된 유지 임계 값을 초과하면, 상기 프로세서는 상기 제2 라이트 데이터의 크기가 상기 기 설정된 유지 임계 값 이하인지 여부를 판단하고, 상기 제2 라이트 데이터의 크기가 상기 기 설정된 유지 임계 값 이하이면 상기 제1 라이트 데이터에 대응하는 상기 유지 플래그 비트를 상기 제2 값으로 변경하고, 상기 제2 라이트 데이터에 대응하는 유지 플래그 비트를 상기 제1 값으로 설정하는 데이터 저장 장치.
  8. 제7항에 있어서,
    상기 제2 라이트 데이터의 크기가 상기 기 설정된 유지 임계 값을 초과하면, 상기 프로세서는 상기 제1 라이트 데이터에 대응하는 상기 유지 플래그 비트를 상기 제2 값으로 변경하고, 상기 제2 라이트 데이터에 대응하는 유지 플래그 비트를 상기 제2 값으로 설정하는 데이터 저장 장치.
  9. 제5항에 있어서,
    상기 제1 라이트 데이터는 삭제하고, 상기 제2 라이트 데이터는 유지해야 하는 경우,
    상 상기 프로세서는 상기 제2 라이트 데이터의 크기가 기 설정된 유지 임계 값 이하인지 여부를 판단하고, 상기 제2 라이트 데이터의 크기가 상기 기 설정된 유지 임계 값 이하이면 상기 제1 라이트 데이터에 대응하는 상기 유지 플래그 비트를 상기 제2 값으로 변경하고, 상기 제2 라이트 데이터에 대응하는 유지 플래그 비트를 상기 제1 값으로 설정하는 데이터 저장 장치.
  10. 제9항에 있어서,
    상기 제2 라이트 데이터의 크기가 상기 기 설정된 유지 임계 값을 초과하면, 상기 프로세서는 상기 제1 라이트 데이터에 대응하는 상기 유지 플래그 비트를 상기 제2 값으로 변경하고, 상기 제2 라이트 데이터에 대응하는 유지 플래그 비트를 상기 제2 값으로 설정하는 데이터 저장 장치.
  11. 제5항에 있어서,
    상기 제1 라이트 데이터와 상기 제2 라이트 데이터를 모두 삭제해야 하는 경우,
    상기 프로세서는 상기 제1 라이트 데이터에 대응하는 상기 유지 플래그 비트를 상기 제2 값으로 변경하고, 상기 제2 라이트 데이터에 대응하는 유지 플래그 비트를 상기 제2 값으로 설정하는 데이터 저장 장치.
  12. 제5항에 있어서,
    상기 제1 라이트 데이터는 유지하고, 상기 제2 라이트 데이터는 삭제해야 하는 경우,
    상기 프로세서는 상기 제1 라이트 데이터에 대응하는 상기 유지 플래그 비트를 상기 제1 값으로 유지하고, 상기 제2 라이트 데이터에 대응하는 유지 플래그 비트를 상기 제2 값으로 설정하는 데이터 저장 장치.
  13. 호스트 장치로부터 제1 라이트 커맨드 및 제1 라이트 데이터가 수신되면, 상기 제1 라이트 커맨드에 포함된 데이터 유지 비트의 설정 값을 확인하는 단계;
    상기 데이터 유지 비트의 설정 값에 근거하여 상기 제1 라이트 데이터를 라이트 데이터 버퍼 내에 유지해야 하는지 여부를 판단하는 단계;
    상기 제1 라이트 데이터를 상기 라이트 데이터 버퍼 내에 유지해야 하는 것으로 판단되면 상기 제1 라이트 데이터에 대응하는 유지 플래그 비트를 제1 값으로 설정하고, 상기 제1 라이트 데이터를 상기 라이트 데이터 버퍼 내에 유지할 필요가 없는 것으로 판단되면 상기 제1 라이트 데이터에 대응하는 상기 유지 플래그 비트를 제2 값으로 설정하는 단계
    를 포함하는 데이터 저장 장치의 동작 방법.
  14. 제13항에 있어서,
    상기 제1 라이트 데이터를 상기 라이트 데이터 버퍼 내에 유지해야 하는 것으로 판단되면 상기 제1 라이트 데이터의 크기가 기 설정된 유지 임계 값 이하인지 여부를 판단하고, 상기 제1 라이트 데이터의 크기가 상기 기 설정된 유지 임계 값 이하이면 상기 제1 라이트 데이터에 대응하는 유지 플래그 비트를 제1 값으로 설정하는 데이터 저장 장치의 동작 방법.
  15. 제13항에 있어서,
    상기 제1 라이트 데이터에 대응하는 상기 유지 플래그 비트가 상기 제1 값으로 설정된 경우,
    상기 호스트 장치로부터 기 설정된 시간 내에 상기 제1 라이트 데이터에 대한 리드 요청이 수신되는지 여부를 판단하는 단계; 및
    상기 기 설정된 시간 내에 상기 제1 라이트 데이터에 대한 상기 리드 요청이 수신되면 상기 제1 라이트 데이터에 대응하는 상기 유지 플래그 비트를 상기 제1 값으로 유지하고, 상기 기 설정된 시간 내에 상기 제1 라이트 데이터에 대한 상기 리드 요청이 수신되지 않으면 상기 제1 라이트 데이터에 대응하는 상기 유지 플래그 비트를 상기 제2 값으로 변경하는 단계
    를 더 포함하는 데이터 저장 장치의 동작 방법.
  16. 제13항에 있어서,
    상기 제1 라이트 데이터에 대응하는 상기 유지 플래그 비트가 상기 제1 값으로 설정된 경우,
    상기 호스트 장치로부터 제2 라이트 커맨드 및 제2 라이트 데이터가 수신되면, 상기 제2 라이트 커맨드에 포함된 데이터 유지 비트의 설정 값 및 데이터 삭제 비트의 설정 값을 확인하여 상기 제1 라이트 데이터의 삭제 여부 및 상기 제2 라이트 데이터의 유지 여부를 판단하는 단계를 더 포함하는 데이터 저장 장치의 동작 방법.
  17. 제16항에 있어서,
    상기 제1 라이트 데이터와 상기 제2 라이트 데이터를 모두 유지해야 하는 것으로 판단되면,
    상기 제1 라이트 데이터의 크기와 상기 제2 라이트 데이터의 크기의 합이 기 설정된 유지 임계 값 이하인지 여부를 판단하는 단계; 및
    상기 제1 라이트 데이터의 크기와 상기 제2 라이트 데이터의 크기의 합이 기 설정된 유지 임계 값 이하이면 상기 제1 라이트 데이터에 대응하는 상기 유지 플래그 비트를 상기 제1 값으로 유지하고, 상기 제2 라이트 데이터에 대응하는 유지 플래그 비트를 상기 제1 값으로 설정하는 단계
    를 더 포함하는 데이터 저장 장치의 동작 방법.
  18. 제17항에 있어서,
    상기 제1 라이트 데이터의 크기와 상기 제2 라이트 데이터의 크기의 합이 기 설정된 유지 임계 값을 초과하면,
    상기 제2 라이트 데이터의 크기가 상기 기 설정된 유지 임계 값 이하인지 여부를 판단하는 단계; 및
    상기 제2 라이트 데이터의 크기가 상기 기 설정된 유지 임계 값 이하이면 상기 제1 라이트 데이터에 대응하는 상기 유지 플래그 비트를 상기 제2 값으로 변경하고, 상기 제2 라이트 데이터에 대응하는 유지 플래그 비트를 상기 제1 값으로 설정하는 단계
    를 더 포함하는 데이터 저장 장치의 동작 방법.
  19. 제18항에 있어서,
    상기 제2 라이트 데이터의 크기가 상기 기 설정된 유지 임계 값을 초과하면, 상기 제1 라이트 데이터에 대응하는 상기 유지 플래그 비트를 상기 제2 값으로 변경하고, 상기 제2 라이트 데이터에 대응하는 유지 플래그 비트를 상기 제2 값으로 설정하는 데이터 저장 장치의 동작 방법.
  20. 제16항에 있어서,
    상기 제1 라이트 데이터는 삭제하고, 상기 제2 라이트 데이터는 유지해야 하는 것으로 판단되면,
    상기 제2 라이트 데이터의 크기가 기 설정된 유지 임계 값 이하인지 여부를 판단하는 단계; 및
    상기 제2 라이트 데이터의 크기가 상기 기 설정된 유지 임계 값 이하이면 상기 제1 라이트 데이터에 대응하는 상기 유지 플래그 비트를 상기 제2 값으로 변경하고, 상기 제2 라이트 데이터에 대응하는 유지 플래그 비트를 상기 제1 값으로 설정하는 단계
    를 더 포함하는 데이터 저장 장치의 동작 방법.
  21. 제20항에 있어서,
    상기 제2 라이트 데이터의 크기가 상기 기 설정된 유지 임계 값을 초과하면, 상기 제1 라이트 데이터에 대응하는 상기 유지 플래그 비트를 상기 제2 값으로 변경하고, 상기 제2 라이트 데이터에 대응하는 유지 플래그 비트를 상기 제2 값으로 설정하는 데이터 저장 장치의 동작 방법.
  22. 제16항에 있어서,
    상기 제1 라이트 데이터와 상기 제2 라이트 데이터를 모두 삭제해야 하는 것으로 판단되면,
    상기 제1 라이트 데이터에 대응하는 상기 유지 플래그 비트를 상기 제2 값으로 변경하고, 상기 제2 라이트 데이터에 대응하는 유지 플래그 비트를 상기 제2 값으로 설정하는 데이터 저장 장치의 동작 방법.
  23. 제16항에 있어서,
    상기 제1 라이트 데이터는 유지하고, 상기 제2 라이트 데이터는 삭제해야 하는 것으로 판단되면,
    상기 제1 라이트 데이터에 대응하는 상기 유지 플래그 비트를 상기 제1 값으로 유지하고, 상기 제2 라이트 데이터에 대응하는 유지 플래그 비트를 상기 제2 값으로 설정하는 데이터 저장 장치의 동작 방법.
KR1020180003400A 2018-01-10 2018-01-10 데이터 저장 장치 및 그것의 동작 방법 KR20190085359A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180003400A KR20190085359A (ko) 2018-01-10 2018-01-10 데이터 저장 장치 및 그것의 동작 방법
US16/107,111 US20190212946A1 (en) 2018-01-10 2018-08-21 Data storage device and operating method thereof
CN201811138681.2A CN110018967A (zh) 2018-01-10 2018-09-28 数据存储装置及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180003400A KR20190085359A (ko) 2018-01-10 2018-01-10 데이터 저장 장치 및 그것의 동작 방법

Publications (1)

Publication Number Publication Date
KR20190085359A true KR20190085359A (ko) 2019-07-18

Family

ID=67140750

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180003400A KR20190085359A (ko) 2018-01-10 2018-01-10 데이터 저장 장치 및 그것의 동작 방법

Country Status (3)

Country Link
US (1) US20190212946A1 (ko)
KR (1) KR20190085359A (ko)
CN (1) CN110018967A (ko)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4313068B2 (ja) * 2003-03-28 2009-08-12 株式会社日立製作所 記憶装置のキャッシュ管理方法
US7437510B2 (en) * 2005-09-30 2008-10-14 Intel Corporation Instruction-assisted cache management for efficient use of cache and memory
US7916528B2 (en) * 2009-03-30 2011-03-29 Seagate Technology Llc Predictive thermal preconditioning and timing control for non-volatile memory cells
US9417794B2 (en) * 2011-07-26 2016-08-16 Apple Inc. Including performance-related hints in requests to composite memory
US20140237170A1 (en) * 2011-09-13 2014-08-21 Kabushiki Kaisha Toshiba Storage device, and read command executing method
CN103858110B (zh) * 2011-10-07 2017-02-15 株式会社日立制作所 存储系统
CN106326142B (zh) * 2015-06-17 2019-05-21 群联电子股份有限公司 缓冲存储器存取方法、存储器控制器与存储器存储装置
US10031883B2 (en) * 2015-10-16 2018-07-24 International Business Machines Corporation Cache management in RDMA distributed key/value stores based on atomic operations
US10324760B2 (en) * 2016-04-29 2019-06-18 Advanced Micro Devices, Inc. Leases for blocks of memory in a multi-level memory

Also Published As

Publication number Publication date
US20190212946A1 (en) 2019-07-11
CN110018967A (zh) 2019-07-16

Similar Documents

Publication Publication Date Title
KR102419036B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
KR102565918B1 (ko) 데이터 저장 장치 및 그것의 동작방법
KR20170105760A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20200095103A (ko) 데이터 저장 장치 및 그 동작 방법
KR20170102694A (ko) 데이터 저장 장치
KR20200085967A (ko) 데이터 저장 장치 및 그 동작 방법
KR20190120573A (ko) 메모리 시스템, 데이터 처리 시스템 및 메모리 시스템의 동작 방법
CN111916140B (zh) 控制器及其操作方法以及包括控制器的存储器系统
KR20190054383A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR102474035B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
US12026398B2 (en) Memory system performing flush operation for buffer region
KR20190083150A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20210006556A (ko) 컨트롤러, 메모리 시스템 및 그것의 동작 방법
KR20200114212A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20190128498A (ko) 메모리 시스템, 그것의 동작 방법 및 전자 장치
KR20190006677A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR102469098B1 (ko) 불휘발성 메모리 장치, 불휘발성 메모리 장치의 동작 방법 및 이를 포함하는 데이터 저장 장치
KR20190106005A (ko) 메모리 시스템, 그것의 동작 방법 및 전자 장치
KR20190023196A (ko) 데이터 저장 장치
KR102475688B1 (ko) 불휘발성 메모리 장치, 이를 포함하는 데이터 저장 장치 및 그것의 동작 방법
KR102695482B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20210068734A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20170109344A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20170031311A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20200015185A (ko) 데이터 저장 장치 및 그것의 동작 방법