KR20170102694A - 데이터 저장 장치 - Google Patents

데이터 저장 장치 Download PDF

Info

Publication number
KR20170102694A
KR20170102694A KR1020160025147A KR20160025147A KR20170102694A KR 20170102694 A KR20170102694 A KR 20170102694A KR 1020160025147 A KR1020160025147 A KR 1020160025147A KR 20160025147 A KR20160025147 A KR 20160025147A KR 20170102694 A KR20170102694 A KR 20170102694A
Authority
KR
South Korea
Prior art keywords
page
plane
address
memory device
read
Prior art date
Application number
KR1020160025147A
Other languages
English (en)
Other versions
KR102465321B1 (ko
Inventor
신범주
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020160025147A priority Critical patent/KR102465321B1/ko
Priority to US15/189,836 priority patent/US9659638B1/en
Priority to TW105123158A priority patent/TWI711923B/zh
Priority to CN201610666233.4A priority patent/CN107153509B/zh
Publication of KR20170102694A publication Critical patent/KR20170102694A/ko
Application granted granted Critical
Publication of KR102465321B1 publication Critical patent/KR102465321B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0631—Configuration or reconfiguration of storage systems by allocating resources to storage systems
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명은 불휘발성 메모리 장치를 저장 매체로서 사용하는 데이터 저장 장치 및 그것의 동작 방법에 관한 것이다. 상기 데이터 저장 장치는, 제1 플레인과 제2 플레인으로 구분된 메모리 셀 영역을 포함하는 불휘발성 메모리 장치; 및 상기 제1 플레인과 상기 제2 플레인을 동시에 리드하기 위한 리드 명령, 상기 제1 플레인을 액세스하기 위한 제1 어드레스 및 상기 제2 플레인을 액세스하기 위한 제2 어드레스를 상기 불휘발성 메모리 장치로 제공하는 컨트롤러를 포함하되, 상기 불휘발성 메모리 장치는, 상기 리드 명령, 상기 제1 어드레스 및 상기 제2 어드레스에 따라서, 상기 제1 플레인과 상기 제2 플레인에서 리드되어야 하는 모든 페이지 타입을 상기 제1 플레인과 상기 제2 플레인 각각에서 리드한다.

Description

데이터 저장 장치{DATA STORAGE DEVICE}
본 발명은 불휘발성 메모리 장치를 저장 매체로서 사용하는 데이터 저장 장치에 관한 것이다.
최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨터 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitous computing)으로 전환되고 있다. 이로 인해 휴대폰, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다. 이와 같은 휴대용 전자 장치는 일반적으로 메모리 장치를 이용하는 데이터 저장 장치를 사용한다. 데이터 저장 장치는 휴대용 전자 장치에서 사용되는 데이터를 저장하기 위해서 사용된다.
메모리 장치를 이용한 데이터 저장 장치는 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 데이터 저장 장치는 USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, UFS(Universal Flash Storage) 장치, 솔리드 스테이트 드라이브(Solid State Drive, 이하, SSD라 칭함)를 포함한다.
본 발명의 실시 예는 읽기 성능이 향상된 데이터 저장 장치를 제공하는 데 있다.
본 발명의 실시 예에 따른 데이터 저장 장치는, 제1 플레인과 제2 플레인으로 구분된 메모리 셀 영역을 포함하는 불휘발성 메모리 장치; 및 상기 제1 플레인과 상기 제2 플레인을 동시에 리드하기 위한 리드 명령, 상기 제1 플레인을 액세스하기 위한 제1 어드레스 및 상기 제2 플레인을 액세스하기 위한 제2 어드레스를 상기 불휘발성 메모리 장치로 제공하는 컨트롤러를 포함하되, 상기 불휘발성 메모리 장치는, 상기 리드 명령, 상기 제1 어드레스 및 상기 제2 어드레스에 따라서, 상기 제1 플레인과 상기 제2 플레인에서 리드되어야 하는 모든 페이지 타입을 상기 제1 플레인과 상기 제2 플레인 각각에서 리드한다.
본 발명의 실시 예에 따른 데이터 저장 장치는, 동일한 워드 라인에 연결된 메모리 셀들로 구성된 제1 논리 페이지와 제2 논리 페이지를 포함하는 제1 플레인 및 동일한 워드 라인에 연결된 메모리 셀들로 구성된 제1 논리 페이지와 제2 논리 페이지를 포함하는 제2 플레인을 포함하는 메모리 셀 영역을 포함하는 불휘발성 메모리 장치; 및 리드 명령, 상기 제1 플레인의 상기 제1 논리 페이지를 액세스하기 위한 제1 어드레스 및 상기 제2 플레인의 상기 제2 논리 페이지를 액세스하기 위한 제2 어드레스를 상기 불휘발성 메모리 장치로 제공하는 컨트롤러를 포함하되, 상기 불휘발성 메모리 장치는, 상기 제1 플레인의 상기 제1 논리 페이지와 상기 제2 논리 페이지 및 상기 제2 플레인의 상기 제1 논리 페이지와 상기 제2 논리 페이지를 한꺼번에 리드한다.
본 발명의 실시 예에 따르면 데이터 저장 장치의 읽기 성능이 향상될 수 있다.
도 1은 본 발명의 실시 예에 따른 데이터 저장 장치를 예시적으로 보여주는 블럭도이다.
도 2는 본 발명의 실시 예에 따른 메모리 셀의 문턱 전압 분포를 예시적으로 보여주는 도면이다.
도 3은 본 발명의 실시 예에 따른 페이지 어드레스와 페이지 타입을 설명하기 위한 도면이다.
도 4는 본 발명의 실시 예에 따른 멀티-플레인 멀티-페이지(MPMP) 방식으로 리드되는 페이지를 설명하기 위한 도표이다.
도 5는 본 발명의 실시 예에 따른 메모리 셀의 문턱 전압 분포를 예시적으로 보여주는 도면이다.
도 6은 본 발명의 실시 예에 따른 페이지 어드레스와 페이지 타입을 설명하기 위한 도면이다.
도 7은 본 발명의 실시 예에 따른 멀티-플레인 멀티-페이지(MPMP) 방식으로 리드되는 페이지를 설명하기 위한 도표이다.
도 8은 불휘발성 메모리 장치에서 멀티-플레인 멀티-페이지(MPMP) 리드 동작이 수행되도록 제어하는 컨트롤러의 제어 흐름을 설명하기 위한 도면이다.
도 9는 컨트롤러의 제어에 따라서 멀티-플레인 멀티-페이지(MPMP) 리드 동작을 수행하는 불휘발성 메모리 장치의 상태를 설명하기 위한 도면이다.
도 10은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 블럭도이다.
도 11은 본 발명의 실시 예에 따른 솔리드 스테이트 드라이버(SSD)를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 블럭도이다.
도 12는 도 11에 도시된 SSD 컨트롤러를 예시적으로 보여주는 블럭도이다.
도 13은 본 발명의 실시 예에 따른 데이터 저장 장치가 장착되는 컴퓨터 시스템을 예시적으로 보여주는 블럭도이다.
도 14는 본 발명의 실시 예에 따른 데이터 저장 장치에 포함된 불휘발성 메모리 장치의 블럭도이다.
본 발명의 이점 및 특징, 그리고 그것을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 통해 설명될 것이다. 그러나 본 발명은 여기에서 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 단지, 본 실시 예들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여 제공되는 것이다.
도면들에 있어서, 본 발명의 실시 예들은 도시된 특정 형태로 제한되는 것이 아니며 명확성을 기하기 위하여 과장된 것이다. 본 명세서에서 특정한 용어들이 사용되었으나, 이는 본 발명을 설명하기 위한 목적에서 사용된 것이며, 의미 한정이나 특허 청구 범위에 기재된 본 발명의 권리 범위를 제한하기 위하여 사용된 것은 아니다.
본 명세서에서 '및/또는'이란 표현은 전후에 나열된 구성요소들 중 적어도 하나를 포함하는 의미로 사용된다. 또한, '연결되는/결합되는'이란 표현은 다른 구성 요소와 직접적으로 연결되거나 다른 구성 요소를 통해서 간접적으로 연결되는 것을 포함하는 의미로 사용된다. 본 명세서에서 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 또한, 명세서에서 사용되는 '포함한다' 또는 '포함하는'으로 언급된 구성 요소, 단계, 동작 및 소자는 하나 이상의 다른 구성 요소, 단계, 동작 및 소자의 존재 또는 추가를 의미한다.
이하, 도면들을 참조하여 본 발명의 실시 예에 대해 상세히 설명하기로 한다.
도 1은 본 발명의 실시 예에 따른 데이터 저장 장치를 예시적으로 보여주는 블럭도이다. 데이터 저장 장치(100)는 휴대폰, MP3 플레이어, 랩탑 컴퓨터, 데스크탑 컴퓨터, 게임기, TV, 차량용 인포테인먼트(in-vehicle infotainment) 시스템 등과 같은 호스트 장치(도시되지 않음)에 의해서 액세스되는 데이터를 저장할 수 있다. 데이터 저장 장치(100)는 메모리 시스템이라고도 불릴 수 있다.
데이터 저장 장치(100)는 호스트 장치와 연결되는 인터페이스 프로토콜에 따라서 다양한 종류의 저장 장치들 중 어느 하나로 제조될 수 있다. 예를 들면, 데이터 저장 장치(100)는 솔리드 스테이트 드라이브(solid state drive, SSD), MMC, eMMC, RS-MMC, micro-MMC 형태의 멀티 미디어 카드(multi media card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(secure digital) 카드, USB(universal storage bus) 저장 장치, UFS(universal flash storage) 장치, PCMCIA(personal computer memory card international association) 카드 형태의 저장 장치, PCI(peripheral component interconnection) 카드 형태의 저장 장치, PCI-E(PCI express) 카드 형태의 저장 장치, CF(compact flash) 카드, 스마트 미디어(smart media) 카드, 메모리 스틱(memory stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구성될 수 있다.
데이터 저장 장치(100)는 다양한 종류의 패키지(package) 형태들 중 어느 하나로 제조될 수 있다. 예를 들면, 데이터 저장 장치(100)는 POP(package on package), SIP(system in package), SOC(system on chip), MCP(multi chip package), COB(chip on board), WFP(wafer-level fabricated package), WSP(wafer-level stack package) 등과 같은 다양한 종류의 패키지 형태들 중 어느 하나로 제조될 수 있다.
데이터 저장 장치(100)는 컨트롤러(200)를 포함할 수 있다. 컨트롤러(200)는 코드 형태의 명령(instruction) 또는 알고리즘, 즉, 소프트웨어를 구동하고, 호스트 장치로부터 입력된 요청을 분석하고 처리할 수 있다. 컨트롤러(200)는 호스트 장치의 요청을 처리하기 위해서 불휘발성 메모리 장치(300)를 제어할 수 있다. 컨트롤러(200)는 불휘발성 메모리 장치(300)의 동작을 제어하기 위한 제어 신호들, 예를 들면, 커맨드, 어드레스, 제어 클럭 신호 등을 생성하고, 불휘발성 메모리 장치(300)로 제공할 수 있다.
데이터 저장 장치(100)는 불휘발성 메모리 장치(300)를 포함할 수 있다. 불휘발성 메모리 장치(300)는 데이터 저장 장치(100)의 저장 매체로서 동작할 수 있다. 불휘발성 메모리 장치(300)는 낸드(NAND) 플래시 메모리 장치, 노어(NOR) 플래시 메모리 장치, 강유전체 커패시터를 이용한 강유전체 램(ferroelectric random access memory: FRAM), 티엠알(tunneling magneto-resistive: TMR) 막을 이용한 마그네틱 램(magnetic random access memory: MRAM), 칼코겐 화합물(chalcogenide alloys)을 이용한 상 변화 램(phase change random access memory: PCRAM), 전이 금속 산화물(transition metal oxide)을 이용한 저항성 램(resistive random access memory: RERAM) 등과 같은 다양한 형태의 불휘발성 메모리 장치들 중 어느 하나로 구성될 수 있다. 강유전체 램(FRAM), 마그네틱 램(MRAM), 상 변화 램(PCRAM) 및 저항성 램(RERAM)는 메모리 셀에 대한 랜덤 액세스가 가능한 불휘발성 랜덤 액세스 메모리 장치의 한 종류이다. 불휘발성 메모리 장치(300)는 낸드 플래시 메모리 장치와 위에서 언급한 다양한 형태의 불휘발성 랜덤 액세스 메모리 장치의 조합으로 구성될 수 있다. 이하의 설명에서, 낸드 플래시 메모리 장치로 구성된 불휘발성 메모리 장치(300)가 예시될 것이다.
불휘발성 메모리 장치(300)는 메모리 셀 영역(310) 및 페이지 버퍼(340)를 포함할 수 있다.
설명의 간략화를 위해서, 2개의 플레인들(PL1 및 PL2), 플레인당 2개의 메모리 블럭들(BLK1 및 BLK2)로 구성된 메모리 셀 영역(310)이 예시될 것이다. 그리고 2개의 워드 라인들(WL1 및 WL2)과 2개의 비트 라인들(BL1 및 BL2)이 서로 교차된 영역에 배열된 4개의 메모리 셀들을 포함하는 메모리 블럭들(BLK1 및 BLK2)이 예시될 것이다. 메모리 셀 영역(310)의 플레인의 수, 플레인당 메모리 블럭의 수, 메모리 블럭당 메모리 셀들의 수는 다양하게 변경될 수 있다.
메모리 셀 영역(310)에 포함된 메모리 셀들은 동작의 관점에서 또는 물리적(또는 구조적) 관점에서 계층적인 메모리 셀 집합 또는 메모리 셀 단위로 구성될 수 있다. 예를 들면, 동일한 워드 라인(WL)에 연결되며, 동시에 리드(read)되고 프로그램(program)되는 메모리 셀들은 페이지(PG)로 구성될 수 있다. 이하에서, 설명의 편의를 위해서, 페이지(PG)로 구성되는 메모리 셀들을 "페이지"라고 칭할 것이다. 또한, 동시에 소거되는 메모리 셀들은 메모리 블럭(BLK)으로 구성될 수 있다. 또한, 서로 다른 페이지 버퍼(PB1 및 PB2)에 의해서 제어되는 메모리 셀들은, 서로 다른 플레인(PL)으로 구성될 수 있다.
서로 다른 플레인(PL1 및 PL2)에 포함된 메모리 셀들은, 플레인들(PL1 및 PL2) 각각에 대응하는 페이지 버퍼(PB1 및 PB2)에 의해서 제어되기 때문에, 병렬적으로 또는 개별적으로 리드되거나 프로그램될 수 있다. 또한, 서로 다른 플레인(PL1 및 PL2)에 포함된 메모리 셀들은, 메모리 블럭(BLK) 어드레스와 페이지(PG) 어드레스에 무관하게, 병렬적으로 또는 개별적으로 리드되거나 프로그램될 수 있다. 예를 들면, 제1 플레인(PL1)의 제1 메모리 블럭(BLK1)의 제1 페이지(PG1)와 제2 플레인(PL2)의 제2 메모리 블럭(BLK2)의 제2 페이지(PG2)는, 메모리 블럭 어드레스와 페이지 어드레스가 서로 다르지만, 병렬적으로 또는 개별적으로 리드되거나 프로그램될 수 있다.
이러한 불휘발성 메모리 장치(300)의 메모리 셀 영역(310)의 특징을 이용해서, 컨트롤러(200)는 불휘발성 메모리 장치(300)에 대한 멀티-플레인 멀티-페이지(multi-plane multi-page )(MPMP) 리드 동작을 제어할 수 있다. 불휘발성 메모리 장치(300)가 멀티-플레인 멀티 페이지(MPMP) 리드 동작으로 제어되면, 서로 다른 플레인들에 포함된 페이지에 저장된 데이터는, 플레인들 각각의 메모리 블럭 어드레스와 페이지 어드레스에 무관하게 센싱될 수 있고, 필요에 따라서 랜덤하게 출력될 수 있다. 멀티-플레인 멀티-페이지(MPMP) 리드 동작은 이하의 도면들을 참조하여 상세히 설명될 것이다.
플레인들(PL1 및 PL2) 각각에 대응하는 페이지 버퍼들(PB1 및 PB2)은 동작 모드에 따라서 쓰기 드라이버(write driver)로서 또는 감지 증폭기(sense amplifier)로서 동작할 수 있다. 예를 들면, 프로그램 동작 시, 페이지 버퍼들(PB1 및 PB2)은 컨트롤러(200)로부터 제공된 데이터를 대응하는 플레인들(PL1 및 PL2)의 페이지에 저장하는 쓰기 드라이버로서 동작할 수 있다. 다른 예로서, 리드 동작 시, 페이지 버퍼들(PB1 및 PB2)은 대응하는 플레인들(PL1 및 PL2)의 페이지로부터 데이터를 센싱하는 감지 증폭기로서 동작할 수 있다. 도 9를 참조하여 설명되겠지만, 페이지 버퍼들(PL1 및 PL2) 각각은 페이지 타입에 대응하는 래치들을 포함할 수 있다.
도 2는 본 발명의 실시 예에 따른 메모리 셀의 문턱 전압 분포를 예시적으로 보여주는 도면이다. 도 1의 메모리 셀 영역(310)에 포함된 메모리 셀들 각각은 셀당 2-비트 이상의 데이터를 저장할 수 있는 멀티 레벨 셀(multi level cell: MLC)로 구성될 수 있다. 도 1의 메모리 셀 영역(310)에 포함된 메모리 셀들이 셀당 2-비트의 데이터를 저장할 수 있는 2비트 멀티 레벨 셀(2bit-MLC)로 구성되는 경우, 메모리 셀들은, 도 2에 도시된 문턱 전압 분포를 갖도록 소거될 수 있고 프로그램될 수 있다.
즉, 메모리 셀들은 소거 상태(E)의 문턱 전압을 갖도록 소거될 수 있다. 또한, 메모리 셀들은, LSB(Least Significant Bit) 데이터(또는 하위(lower) 비트 데이터)와 MSB(Most Significant Bit) 데이터(또는 상위(upper) 비트 데이터)에 따라서 복수의 프로그램 상태들(P1, P2 및 P3) 중 어느 하나의 문턱 전압을 갖도록 프로그램될 수 있다.
도 3은 본 발명의 실시 예에 따른 페이지 어드레스와 페이지 타입을 설명하기 위한 도면이다. 도 3은, 도 1의 메모리 셀 영역(310)에 포함된 메모리 셀들이 도 2에서 설명된 2비트 멀티 레벨 셀(2bit-MLC)로 구성되는 경우, 페이지의 구성, 즉, 페이지 어드레스와 페이지의 타입을 예시적으로 보여준다.
하나의 메모리 셀은 저장되는 데이터의 타입에 따라서 다른 타입의 페이지로 구성될 수 있다. 물리적으로는 하나의 메모리 셀이 가상적으로 다른 타입의 페이지로 구성될 수 있기 때문에, 페이지는 논리 페이지라고 칭해질 수 있다. 즉, 메모리 셀에 저장되는 데이터가 LSB 데이터인 경우, 메모리 셀은 LSB 타입의 페이지(LPG)(이하, LSB 페이지라 칭함) 또는 제1 논리 페이지로 구성될 수 있다. 또한, 메모리 셀에 저장되는 데이터가 MSB 데이터인 경우, 메모리 셀은 MSB 타입의 페이지(MPG)(이하, MSB 페이지라 칭함) 또는 제2 논리 페이지로 구성될 수 있다.
이러한 구성 방식에 따르면, 제1 워드 라인(WL1)과 비트 라인들(BL1 및 BL2) 각각에 연결된 메모리 셀들은 LSB 페이지(LPG)와 MSB 페이지(MPG)로 구성될 수 있다. 또한, 제2 워드 라인(WL2)과 비트 라인들(BL1 및 BL2) 각각에 연결된 메모리 셀들은 LSB 페이지(LPG)와 MSB 페이지(MPG)로 구성될 수 있다.
제1 워드 라인(WL1)의 LSB 페이지(LPG)와 MSB 페이지(MPG), 제2 워드 라인(WL2)의 LSB 페이지(LPG)와 MSB 페이지(MPG) 각각은 서로 다른 페이지 번호(#PG), 즉, 페이지 어드레스가 할당될 수 있다. 예를 들면, 제1 워드 라인(WL1)의 LSB 페이지(LPG)는 제1 페이지(PG1)로, 제1 워드 라인(WL1)의 MSB 페이지(MPG)는 제2 페이지(PG2)로, 제2 워드 라인(WL2)의 LSB 페이지(LPG)는 제3 페이지(PG3)로 그리고 제2 워드 라인(WL2)의 MSB 페이지(MPG)는 제4 페이지(PG4)로 페이지 어드레스가 할당될 수 있다.
컨트롤러(200)는 액세스하고자 하는 페이지 어드레스를 불휘발성 메모리 장치(300)에 제공함으로써, 제1 워드 라인(WL1)의 LSB 페이지(LPG)와 MSB 페이지(MPG), 제2 워드 라인(WL2)의 LSB 페이지(LPG)와 MSB 페이지(MPG) 각각을 액세스할 수 있다.
도 4는 본 발명의 실시 예에 따른 멀티-플레인 멀티-페이지(MPMP) 방식으로 리드되는 페이지를 설명하기 위한 도표이다. 도 4는, 도 1의 메모리 셀 영역(310)에 포함된 메모리 셀들이 도 2에서 설명된 2비트 멀티 레벨 셀(2bit-MLC)로 구성되는 경우, 멀티-플레인 멀티-페이지(MPMP) 방식으로 리드되는 페이지를 예시적으로 보여준다.
플레인들 마다 서로 다른 타입의 페이지가 멀티-플레인 멀티-페이지(MPMP) 방식으로 리드되면, 플레인들 각각에서 다른 타입의 페이지들이 한꺼번에 리드될 수 있다. 즉, 어느 하나의 플레인에서 리드되는 논리 페이지들은, 해당하는 플레인에서 리드되어야 하는 논리 페이지뿐만 아니라, 다른 플레인들에서 리드되어야 하는 논리 페이지들을 모두 포함할 수 있다.
도 4를 참조하여 예를 들면, 제1 플레인(PL1)에서 LSB 페이지(LPG)가 리드되어야 하고 제2 플레인(PL2)에서 MSB 페이지(MPG)가 리드되어야할 때, 멀티-플레인 멀티-페이지(MPMP) 방식으로 리드 동작이 수행되면, 제1 플레인(PL1)에서 LSB 페이지(LPG)와 MSB 페이지(MPG)가 리드되고, 제2 플레인(PL2)에서도 LSB 페이지(LPG)와 MSB 페이지(MPG)가 리드될 수 있다. 다른 예로서, 제1 플레인(PL1)에서 MSB 페이지(MPG)가 리드되어야 하고 제2 플레인(PL2)에서 LSB 페이지(LPG)가 리드되어야할 때, 멀티-플레인 멀티-페이지(MPMP) 방식으로 리드 동작이 수행되면, 제1 플레인(PL1)에서 LSB 페이지(LPG)와 MSB 페이지(MPG)가 리드되고, 제2 플레인(PL2)에서도 LSB 페이지(LPG)와 MSB 페이지(MPG)가 리드될 수 있다.
플레인들 마다 서로 같은 타입의 페이지가 멀티-플레인 멀티-페이지(MPMP) 방식으로 리드되면, 플레인들 각각에서 같은 타입의 페이지가 리드될 수 있다. 즉, 어느 하나의 플레인에서 리드되는 논리 페이지는 해당하는 플레인에서 리드되어야 할 논리 페이지만을 포함할 수 있다.
도 4를 참조하여 예를 들면, 제1 플레인(PL1)에서 LSB 페이지(LPG)가 리드되어야 하고 제2 플레인(PL2)에서 LSB 페이지(LPG)가 리드되어야할 때, 멀티-플레인 멀티-페이지(MPMP) 방식으로 리드 동작이 수행되면, 제1 플레인(PL1)에서 LSB 페이지(LPG)만이 리드되고, 제2 플레인(PL2)에서도 LSB 페이지(LPG)만이 리드될 수 있다. 다른 예로서, 제1 플레인(PL1)에서 MSB 페이지(MPG)가 리드되어야 하고 제2 플레인(PL2)에서 MSB 페이지(MPG)가 리드되어야할 때, 멀티-플레인 멀티-페이지(MPMP) 방식으로 리드 동작이 수행되면, 제1 플레인(PL1)에서 MSB 페이지(MPG)만이 리드되고, 제2 플레인(PL2)에서도 MSB 페이지(MPG)만이 리드될 수 있다.
멀티-플레인 멀티-페이지(MPMP) 리드 동작이 수행되면, 각각의 플레인들에서 리드되어야 하는 모든 페이지 타입들이 플레인들 마다 동일하게 리드될 수 있다. 즉, 멀티-플레인 멀티-페이지(MPMP) 리드 동작이 수행되면, 서로 다른 플레인에 포함되며 서로 다른 타입의 페이지에 저장된 데이터가, 한 번의 리드 동작에 의해서 한꺼번에 센싱될 수 있다.
도 5는 본 발명의 실시 예에 따른 메모리 셀의 문턱 전압 분포를 예시적으로 보여주는 도면이다. 도 1의 메모리 셀 영역(310)에 포함된 메모리 셀들이 셀당 3-비트의 데이터를 저장할 수 있는 3비트 멀티 레벨 셀(3bit-MLC)로 구성되는 경우, 메모리 셀들은, 도 5에 도시된 문턱 전압 분포를 갖도록 소거될 수 있고 프로그램될 수 있다.
즉, 메모리 셀들은 소거 상태(E)의 문턱 전압을 갖도록 소거될 수 있다. 또한, 메모리 셀들은, LSB(Least Significant Bit) 데이터(또는 하위(lower) 비트 데이터), CSB(Central Significant Bit) 데이터(또는 중간(middle) 비트 데이터) 및 MSB(Most Significant Bit) 데이터(또는 상위(upper) 비트 데이터)에 따라서 복수의 프로그램 상태들(P1, P2, P3, P4, P5, P6 및 P7) 중 어느 하나의 문턱 전압을 갖도록 프로그램될 수 있다.
도 6은 본 발명의 실시 예에 따른 페이지 어드레스와 페이지 타입을 설명하기 위한 도면이다. 도 6은, 도 1의 메모리 셀 영역(310)에 포함된 메모리 셀들이 도 5에서 설명된 3비트 멀티 레벨 셀(3bit-MLC)로 구성되는 경우, 페이지의 구성, 즉, 페이지 어드레스와 페이지의 타입을 예시적으로 보여준다.
하나의 메모리 셀은 저장되는 데이터의 타입에 따라서 다른 타입의 페이지로 구성될 수 있다. 물리적으로는 하나의 메모리 셀이 가상적으로 다른 타입의 페이지로 구성될 수 있기 때문에, 페이지는 논리 페이지라고 칭해질 수 있다. 즉, 메모리 셀에 저장되는 데이터가 LSB 데이터인 경우, 메모리 셀은 LSB 타입의 페이지(LPG)(이하, LSB 페이지라 칭함) 또는 제1 논리 페이지로 구성될 수 있다. 메모리 셀에 저장되는 데이터가 CSB 데이터인 경우, 메모리 셀은 CSB 타입의 페이지(CPG)(이하, CSB 페이지라 칭함) 또는 제2 논리 페이지로 구성될 수 있다. 또한, 메모리 셀에 저장되는 데이터가 MSB 데이터인 경우, 메모리 셀은 MSB 타입의 페이지(MPG)(이하, MSB 페이지라 칭함) 또는 제3 논리 페이지로 구성될 수 있다.
이러한 구성 방식에 따르면, 제1 워드 라인(WL1)과 비트 라인들(BL1 및 BL2) 각각에 연결된 메모리 셀들은 LSB 페이지(LPG), CSB 페이지(CPG) 및 MSB 페이지(MPG)로 구성될 수 있다. 또한, 제2 워드 라인(WL2)과 비트 라인들(BL1 및 BL2) 각각에 연결된 메모리 셀들은 LSB 페이지(LPG), CSB 페이지(CPG) 및 MSB 페이지(MPG)로 구성될 수 있다.
제1 워드 라인(WL1)의 LSB 페이지(LPG), CSB 페이지(CPG) 및 MSB 페이지(MPG), 제2 워드 라인(WL2)의 LSB 페이지(LPG), CSB 페이지(CPG) 및 MSB 페이지(MPG) 각각은 서로 다른 페이지 번호(#PG), 즉, 페이지 어드레스가 할당될 수 있다. 예를 들면, 제1 워드 라인(WL1)의 LSB 페이지(LPG)는 제1 페이지(PG1)로, 제1 워드 라인(WL1)의 CSB 페이지(CPG)는 제2 페이지(PG2)로, 제1 워드 라인(WL1)의 MSB 페이지(MPG)는 제3 페이지(PG3)로, 제2 워드 라인(WL2)의 LSB 페이지(LPG)는 제4 페이지(PG4)로, 제2 워드 라인(WL2)의 CSB 페이지(CPG)는 제5 페이지(PG5)로, 그리고 제2 워드 라인(WL2)의 MSB 페이지(MPG)는 제6 페이지(PG6)로 페이지 어드레스가 할당될 수 있다.
컨트롤러(200)는 액세스하고자 하는 페이지 어드레스를 불휘발성 메모리 장치(300)에 제공함으로써, 제1 워드 라인(WL1)의 LSB 페이지(LPG), CSB 페이지(CPG) 및 MSB 페이지(MPG), 제2 워드 라인(WL2)의 LSB 페이지(LPG), CSB 페이지(CPG) 및 MSB 페이지(MPG) 각각을 액세스할 수 있다.
도 7은 본 발명의 실시 예에 따른 멀티-플레인 멀티-페이지(MPMP) 방식으로 리드되는 페이지를 설명하기 위한 도표이다. 도 7은, 도 1의 메모리 셀 영역(310)에 포함된 메모리 셀들이 도 5에서 설명된 3비트 멀티 레벨 셀(3bit-MLC)로 구성되는 경우, 멀티-플레인 멀티-페이지(MPMP) 방식으로 리드되는 페이지를 예시적으로 보여준다.
플레인들 마다 서로 다른 타입의 페이지가 멀티-플레인 멀티-페이지(MPMP) 방식으로 리드되면, 플레인들 각각에서 다른 타입의 페이지들이 한꺼번에 리드될 수 있다. 즉, 어느 하나의 플레인에서 리드되는 논리 페이지들은, 해당하는 플레인에서 리드되어야 하는 논리 페이지뿐만 아니라, 다른 플레인들에서 리드되어야 하는 논리 페이지들을 모두 포함할 수 있다.
도 7을 참조하여 예를 들면, 제1 플레인(PL1)에서 LSB 페이지(LPG)가 리드되어야 하고 제2 플레인(PL2)에서 CSB 페이지(CPG)가 리드되어야할 때, 멀티-플레인 멀티-페이지(MPMP) 방식으로 리드 동작이 수행되면, 제1 플레인(PL1)에서 LSB 페이지(LPG)와 CSB 페이지(CPG)가 리드되고, 제2 플레인(PL2)에서도 LSB 페이지(LPG)와 CSB 페이지(CPG)가 리드될 수 있다. 다른 예로서, 제1 플레인(PL1)에서 CSB 페이지(CPG)가 리드되어야 하고 제2 플레인(PL2)에서 MSB 페이지(MPG)가 리드되어야할 때, 멀티-플레인 멀티-페이지(MPMP) 방식으로 리드 동작이 수행되면, 제1 플레인(PL1)에서 CSB 페이지(CPG)와 MSB 페이지(MPG)가 리드되고, 제2 플레인(PL2)에서도 CSB 페이지(CPG)와 MSB 페이지(MPG)가 리드될 수 있다. 다른 예로서, 제1 플레인(PL1)에서 MSB 페이지(MPG)가 리드되어야 하고 제2 플레인(PL2)에서 LSB 페이지(LPG)가 리드되어야할 때, 멀티-플레인 멀티-페이지(MPMP) 방식으로 리드 동작이 수행되면, 제1 플레인(PL1)에서 LSB 페이지(LPG)와 MSB 페이지(MPG)가 리드되고, 제2 플레인(PL2)에서도 LSB 페이지(LPG)와 MSB 페이지(MPG)가 리드될 수 있다.
플레인들 마다 서로 같은 타입의 페이지가 멀티-플레인 멀티-페이지(MPMP) 방식으로 리드되면, 플레인들 각각에서 같은 타입의 페이지가 리드될 수 있다. 즉, 어느 하나의 플레인에서 리드되는 논리 페이지는 해당하는 플레인에서 리드되어야 할 논리 페이지만을 포함할 수 있다.
도 7을 참조하여 예를 들면, 제1 플레인(PL1)에서 LSB 페이지(LPG)가 리드되어야 하고 제2 플레인(PL2)에서 LSB 페이지(LPG)가 리드되어야할 때, 멀티-플레인 멀티-페이지(MPMP) 방식으로 리드 동작이 수행되면, 제1 플레인(PL1)에서 LSB 페이지(LPG)만이 리드되고, 제2 플레인(PL2)에서도 LSB 페이지(LPG)만이 리드될 수 있다. 다른 예로서, 제1 플레인(PL1)에서 CSB 페이지(CPG)가 리드되어야 하고 제2 플레인(PL2)에서 CSB 페이지(CPG)가 리드되어야할 때, 멀티-플레인 멀티-페이지(MPMP) 방식으로 리드 동작이 수행되면, 제1 플레인(PL1)에서 CSB 페이지(CPG)만이 리드되고, 제2 플레인(PL2)에서도 CSB 페이지(CPG)만이 리드될 수 있다. 다른 예로서, 제1 플레인(PL1)에서 MSB 페이지(MPG)가 리드되어야 하고 제2 플레인(PL2)에서 MSB 페이지(MPG)가 리드되어야할 때, 멀티-플레인 멀티-페이지(MPMP) 방식으로 리드 동작이 수행되면, 제1 플레인(PL1)에서 MSB 페이지(MPG)만이 리드되고, 제2 플레인(PL2)에서도 MSB 페이지(MPG)만이 리드될 수 있다.
멀티-플레인 멀티-페이지(MPMP) 리드 동작이 수행되면, 각각의 플레인들에서 리드되어야 하는 모든 페이지 타입들이 플레인들 마다 동일하게 리드될 수 있다. 즉, 멀티-플레인 멀티-페이지(MPMP) 리드 동작이 수행되면, 서로 다른 플레인에 포함되며 서로 다른 타입의 페이지에 저장된 데이터가 한 번의 리드 동작에 의해서 한꺼번에 센싱될 수 있다.
도 8은 불휘발성 메모리 장치에서 멀티-플레인 멀티-페이지(MPMP) 리드 동작이 수행되도록 제어하는 컨트롤러의 제어 흐름을 설명하기 위한 도면이다. 그리고 도 9는 컨트롤러의 제어에 따라서 멀티-플레인 멀티-페이지(MPMP) 리드 동작을 수행하는 불휘발성 메모리 장치의 상태를 설명하기 위한 도면이다. 도 8 및 도 9는, 도 1의 메모리 셀 영역(310)에 포함된 메모리 셀들이 도 2에서 설명된 2비트 멀티 레벨 셀(2bit-MLC)로 구성되는 경우, 컨트롤러(200)의 제어에 따라서 수행되는 불휘발성 메모리 장치(300)의 멀티-플레인 멀티-페이지(MPMP) 리드 동작을 예시적으로 보여준다.
멀티-플레인 멀티-페이지(MPMP) 리드 동작은, 셋업 구간(pSU), 데이터 센싱 구간(pDS) 및 데이터 출력 구간들(pDO1 및 pDO2)로 나뉠 수 있다.
셋업 구간(pSU)은 멀티-플레인 멀티-페이지(MPMP) 리드 동작이 수행되도록 컨트롤러(200)가 불휘발성 메모리 장치(300)를 제어하는 구간으로 정의될 수 있다. 셋업 구간(pSU) 동안, 컨트롤러(200)는 불휘발성 메모리 장치(300)로 제어 신호, 예를 들면, 명령 및 어드레스를 제공하는 주체로서 동작할 수 있다. 그리고, 불휘발성 메모리 장치(300)는 제어 신호를 받아들이는 객체로서 동작할 수 있다.
컨트롤러(200)는 멀티-플레인 멀티-페이지 리드 명령(RD_MPMP), 멀티-플레인 멀티-페이지(MPMP) 리드 동작이 수행될 어드레스들(ADD1 및 ADD2)을 불휘발성 메모리 장치(300)로 제공할 수 있다.
제1 어드레스(ADD1)는, 제1 플레인(PL1)에 포함된 페이지를 액세스하기 위한 어드레스일 수 있다. 도 8 및 도 9에서는 제1 플레인(PL1)의 제1 메모리 블럭(BLK1)의 제1 페이지(PG1)를 액세스하기 위한 제1 어드레스(ADD1)가 제공되는 것이 예시된다. 제2 어드레스(ADD2)는, 제2 플레인(PL2)에 포함된 페이지를 액세스하기 위한 어드레스일 수 있다. 도 8 및 도 9에서는 제2 플레인(PL2)의 제2 메모리 블럭(BLK2)의 제4 페이지(PG4)를 액세스하기 위한 제2 어드레스(ADD2)가 제공되는 것이 예시된다.
데이터 센싱 구간(pDS)은 셋업 구간(pSU)에서 제공된 제어 신호, 즉, 멀티-플레인 멀티-페이지 리드 명령(RD_MPMP)과 어드레스들(ADD1 및 ADD2)에 따라서 불휘발성 메모리 장치(300)가 내부적으로 리드 동작을 수행하는 구간으로 정의될 수 있다. 데이터 센싱 구간(pDS) 동안, 불휘발성 메모리 장치(300)의 페이지 버퍼들(PB1 및 PB2) 각각은, 어드레스들(ADD1 및 ADD2)에 대응하는 페이지에 저장된 데이터를 센싱하고, 센싱된 데이터를 리드된 페이지의 타입에 대응하는 래치들(LCL 및 LCM)에 저장할 수 있다.
제1 플레인(PL1)에 대응하는 제1 페이지 버퍼(PB1)는 제1 메모리 블럭(BLK1)의 제1 페이지(PG1)에 저장된 데이터를 센싱하고, 센싱된 데이터를 제1 페이지(PG1)의 타입, 즉, LSB 페이지에 대응하는 LSB 래치(LCL)에 저장할 수 있다. 제2 플레인(PL2)에 대응하는 제2 페이지 버퍼(PB2)는 제2 메모리 블럭(BLK2)의 제4 페이지(PG4)에 저장된 데이터를 센싱하고, 센싱된 데이터를 제4 페이지(PG4)의 타입, 즉, MSB 페이지에 대응하는 MSB 래치(LCM)에 저장할 수 있다.
앞서 설명된 바와 같이, 플레인들 마다 서로 다른 타입의 페이지가 멀티-플레인 멀티-페이지(MPMP) 방식으로 리드되면, 플레인들 각각에서 다른 타입의 페이지들이 한꺼번에 리드될 수 있다. 즉, 제1 플레인(PL1)에서, 제1 어드레스(ADD1)에 따라서 제1 플레인(PL1)에서 리드되어야 하는 LSB 타입의 제1 페이지(PG1)뿐만 아니라, 제2 플레인(PL2)에서 리드되어야 하는 제4 페이지(PG4)의 타입, 즉, MSB 타입의 제2 페이지(PG2)가 한꺼번에 리드될 수 있다. 따라서, 제1 페이지 버퍼(PB1)는 제1 메모리 블럭(BLK1)의 제2 페이지(PG2)에 저장된 데이터를 센싱하고, 센싱된 데이터를 제2 페이지(PG2)의 타입, 즉, MSB 페이지에 대응하는 MSB 래치(LCM)에 저장할 수 있다. 마찬가지로, 제2 플레인(PL2)에서, 제2 어드레스(ADD2)에 따라서 제2 플레인(PL2)에서 리드되어야 하는 MSB 타입의 제4 페이지(PG2)뿐만 아니라, 제1 플레인(PL1)에서 리드되어야 하는 제1 페이지(PG1)의 타입, 즉, LSB 타입의 제3 페이지(PG3)가 한꺼번에 리드될 수 있다. 따라서, 제2 페이지 버퍼(PB2)는 제2 메모리 블럭(BLK2)의 제3 페이지(PG3)에 저장된 데이터를 센싱하고, 센싱된 데이터를 제3 페이지(PG3)의 타입, 즉, LSB 페이지에 대응하는 LSB 래치(LCL)에 저장할 수 있다.
데이터 센싱 구간(pDS)이 완료된 이후에, 데이터 출력 구간들(pDO1 및 pDO2)이 수행될 수 있다. 데이터 출력 구간들(pDO1 및 pDO2) 각각은 페이지 버퍼의 래치에 저장된 데이터를 컨트롤러(200)로 출력하는 구간으로 정의될 수 있다. 데이터 출력 구간들(pDO1 및 pDO2) 동안, 컨트롤러(200)는 불휘발성 메모리 장치(300)로 제어 신호, 예를 들면, 데이터 출력 명령(DO) 및 출력되어야할 데이터가 저장된 어드레스들(ADD1 및 ADD2)을 불휘발성 메모리 장치(300)로 제공할 수 있다.
제1 데이터 출력 구간(pDO1)은 제1 플레인에서 센싱된 데이터가 출력되는 구간으로 정의될 수 있다. 제1 데이터 출력 구간(pDO1) 동안, 컨트롤러(200)로부터 제공된 데이터 출력 명령(DO)과 제1 어드레스(ADD1)에 따라서, 제1 페이지 버퍼(PB1)의 LSB 래치(LCL)에 저장된 제1 페이지(PG1)의 데이터(D1 및 D2)가 불휘발성 메모리 장치(300)로부터 컨트롤러(200)로 출력될 수 있다.
제2 데이터 출력 구간(pDO2)은 제2 플레인에서 센싱된 데이터가 출력되는 구간으로 정의될 수 있다. 제2 데이터 출력 구간(pDO2) 동안, 컨트롤러(200)로부터 제공된 데이터 출력 명령(DO)과 제2 어드레스(ADD2)에 따라서, 제2 페이지 버퍼(PB2)의 MSB 래치(LCM)에 저장된 제4 페이지(PG4)의 데이터(D3 및 D4)가 불휘발성 메모리 장치(300)로부터 컨트롤러(200)로 출력될 수 있다.
본 발명의 실시 예에 따르면, 한 번의 데이터 센싱 동작만으로도, 각각의 플레인들(PL1 및 PL2)에서 리드되어야 하는 모든 타입의 페이지들(LSB 페이지 및 MSB 페이지)이 플레인들(PL1 및 PL2) 마다 동일하게 리드될 수 있다. 따라서, 플레인들(PL1 및 PL2) 마다 리드되어야 하는 페이지의 타입이 서로 달라서 여러번의 데이터 리드 동작을 수행해야하는 문제점이 해결될 수 있다.
도 10은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 블럭도이다. 도 10을 참조하면, 데이터 처리 시스템(1000)은 호스트 장치(1100)와 데이터 저장 장치(1200)를 포함할 수 있다.
데이터 저장 장치(1200)는 컨트롤러(1210) 및 불휘발성 메모리 장치(1220)를 포함할 수 있다. 데이터 저장 장치(1200)는 휴대폰, MP3 플레이어, 랩탑 컴퓨터, 데스크탑 컴퓨터, 게임기, TV, 차량용 인포테인먼트(in-vehicle infotainment) 시스템 등과 같은 호스트 장치(1100)에 접속되어 사용될 수 있다. 데이터 저장 장치(1200)는 메모리 시스템이라고도 불린다.
컨트롤러(1210)는 호스트 인터페이스 유닛(1211), 컨트롤 유닛(1212), 메모리 인터페이스 유닛(1213), 랜덤 액세스 메모리(1214) 그리고 에러 정정 코드(ECC) 유닛(1215)을 포함할 수 있다.
컨트롤 유닛(1212)은 호스트 장치(1100)의 요청에 응답하여 컨트롤러(1210)의 제반 동작을 제어할 수 있다. 컨트롤 유닛(1212)은 불휘발성 메모리 장치(1220)를 제어하기 위한 펌웨어 또는 소프트웨어를 구동할 수 있다.
컨트롤 유닛(1212)은 불휘발성 메모리 장치(1220)에 대한 멀티-플레인 멀티-페이지(multi-plane multi-page ) 리드 동작을 제어할 수 있다. 불휘발성 메모리 장치(1220)가 멀티-플레인 멀티 페이지(MPMP) 리드 동작으로 제어되면, 서로 다른 플레인들에 포함된 페이지에 저장된 데이터는, 플레인들 각각의 메모리 블럭 어드레스와 페이지 어드레스에 무관하게 센싱될 수 있고, 필요에 따라서 랜덤하게 출력될 수 있다.
랜덤 액세스 메모리(1214)는 컨트롤 유닛(1212)의 동작 메모리(working memory)로서 이용될 수 있다. 랜덤 액세스 메모리(1214)는 불휘발성 메모리 장치(1220)로부터 읽혀진 데이터 또는 호스트 장치(1100)로부터 제공된 데이터를 임시로 저장하는 버퍼 메모리로서 이용될 수 있다.
호스트 인터페이스 유닛(1211)은 호스트 장치(1100)와 컨트롤러(1210)를 인터페이싱할 수 있다. 예를 들면, 호스트 인터페이스 유닛(1211)은 USB(universal serial bus) 프로토콜, UFS(universal flash storage) 프로토콜, MMC(multi-media card) 프로토콜, PCI(peripheral component interconnection) 프로토콜, PCI-E(PCI-Express) 프로토콜, PATA(parallel advanced technology attachment) 프로토콜, SATA(serial advanced technology attachment) 프로토콜, SCSI(small computer system interface) 프로토콜, 그리고 SAS(serial attached SCSI) 프로토콜 등과 같은 다양한 인터페이스 프로토콜들 중 하나를 통해 호스트 장치(1100)와 통신할 수 있다.
메모리 인터페이스 유닛(1213)은 컨트롤러(1210)와 불휘발성 메모리 장치(1220)를 인터페이싱할 수 있다. 메모리 인터페이스 유닛(1213)은 불휘발성 메모리 장치(1220)에 커맨드 및 어드레스를 제공할 수 있다. 그리고 메모리 인터페이스 유닛(1213)은 불휘발성 메모리 장치(1220)와 데이터를 주고받을 수 있다.
에러 정정 코드(ECC) 유닛(1215)은 불휘발성 메모리 장치(1220)로 저장될 데이터를 ECC 인코딩할 수 있다. 그리고 에러 정정 코드(ECC) 유닛(1215)은 불휘발성 메모리 장치(1220)로부터 독출된 데이터를 ECC 디코딩할 수 있다.
불휘발성 메모리 장치(1220)는 데이터 저장 장치(1200)의 저장 매체로 사용될 수 있다. 불휘발성 메모리 장치(1220)는 복수의 불휘발성 메모리 칩들(또는 다이들(dies))(NVM_1~NVM_k)을 포함할 수 있다.
컨트롤러(1210) 및 불휘발성 메모리 장치(1220)는 다양한 데이터 저장 장치 중 어느 하나로 제조될 수 있다. 예를 들면, 컨트롤러(1210) 및 불휘발성 메모리 장치(1220)는 하나의 반도체 장치로 집적되어 MMC, eMMC, RS-MMC, micro-MMC 형태의 멀티미디어 카드(multi-media card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(secure digital) 카드, USB(universal serial bus) 저장 장치, UFS(universal flash storage) 장치, PCMCIA(personal computer memory card international association) 카드, CF(compact flash) 카드, 스마트 미디어(smart media) 카드, 메모리 스틱(memory stick) 중 어느 하나로 제조될 수 있다.
도 11은 본 발명의 실시 예에 따른 솔리드 스테이트 드라이버(SSD)를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 블럭도이다. 도 11을 참조하면, 데이터 처리 시스템(2000)은 호스트 장치(2100)와 솔리드 스테이트 드라이브(solid state drive, 이하, SSD라 칭함, 2200)를 포함할 수 있다.
SSD(2200)는 SSD 컨트롤러(2210), 버퍼 메모리 장치(2220), 불휘발성 메모리 장치들(2231~223n), 전원 공급기(2240), 신호 커넥터(2250), 전원 커넥터(2260)를 포함할 수 있다.
SSD 컨트롤러(2210)는 호스트 장치(2100)로부터의 요청에 응답하여 불휘발성 메모리 장치들(2231~223n)을 액세스할 수 있다.
버퍼 메모리 장치(2220)는 불휘발성 메모리 장치들(2231~223n)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(2220)는 불휘발성 메모리 장치들(2231~223n)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(2220)에 임시 저장된 데이터는 SSD 컨트롤러(2210)의 제어에 따라 호스트 장치(2100) 또는 불휘발성 메모리 장치들(2231~223n)로 전송될 수 있다.
불휘발성 메모리 장치들(2231~223n)은 SSD(2200)의 저장 매체로 사용될 수 있다. 불휘발성 메모리 장치들(2231~223n) 각각은 복수의 채널들(CH1~CHn)을 통해 SSD 컨트롤러(2210)와 연결될 수 있다. 하나의 채널에는 하나 또는 그 이상의 불휘발성 메모리 장치가 연결될 수 있다. 하나의 채널에 연결되는 불휘발성 메모리 장치들은 동일한 신호 버스 및 데이터 버스에 연결될 수 있다.
전원 공급기(2240)는 전원 커넥터(2260)를 통해 입력된 전원(PWR)을 SSD(2200) 내부에 제공할 수 있다. 전원 공급기(2240)는 보조 전원 공급기(2241)를 포함할 수 있다. 보조 전원 공급기(2241)는 서든 파워 오프(sudden power off)가 발생되는 경우, SSD(2200)가 정상적으로 종료될 수 있도록 전원을 공급할 수 있다. 보조 전원 공급기(2241)는 전원(PWR)을 충전할 수 있는 대용량 캐패시터들(capacitors)을 포함할 수 있다.
SSD 컨트롤러(2210)는 신호 커넥터(2250)를 통해서 호스트 장치(2100)와 신호(SGL)를 주고 받을 수 있다. 여기에서, 신호(SGL)는 커맨드, 어드레스, 데이터 등이 포함될 수 있다. 신호 커넥터(2250)는 호스트 장치(2100)와 SSD(2200)의 인터페이스 방식에 따라 PATA(parallel advanced technology attachment), SATA(serial advanced technology attachment), SCSI(small computer system interface), SAS(serial attached SCSI), PCI(peripheral component interconnection), PCI-E(PCI Express) 등의 커넥터로 구성될 수 있다.
도 12는 도 11에 도시된 SSD 컨트롤러를 예시적으로 보여주는 블럭도이다. 도 12를 참조하면, SSD 컨트롤러(2210)는 메모리 인터페이스 유닛(2211), 호스트 인터페이스 유닛(2212), 에러 정정 코드(ECC) 유닛(2213), 컨트롤 유닛(2214) 및 랜덤 액세스 메모리(2215)를 포함할 수 있다.
메모리 인터페이스 유닛(2211)은 불휘발성 메모리 장치들(2231~223n)에 커맨드 및 어드레스와 같은 제어 신호를 제공할 수 있다. 그리고 메모리 인터페이스 유닛(2211)은 불휘발성 메모리 장치들(2231~223n)과 데이터를 주고받을 수 있다. 메모리 인터페이스 유닛(2211)은 컨트롤 유닛(2214)의 제어에 따라 버퍼 메모리 장치(2220)로부터 전달된 데이터를 각각의 채널들(CH1~CHn)로 스캐터링(Scattering)할 수 있다. 그리고 메모리 인터페이스 유닛(2211)은 컨트롤 유닛(2214)의 제어에 따라 불휘발성 메모리 장치들(2231~223n)로부터 읽혀진 데이터를 버퍼 메모리 장치(2220)로 전달할 수 있다.
호스트 인터페이스 유닛(2212)은 호스트 장치(2100)의 프로토콜에 대응하여 SSD(2200)와의 인터페이싱을 제공할 수 있다. 예를 들면, 호스트 인터페이스(2212)는 PATA(parallel advanced technology attachment), SATA(serial advanced technology attachment), SCSI(small computer system interface), SAS(serial attached SCSI), PCI(peripheral component interconnection), PCI-E(PCI Expresss) 프로토콜들 중 어느 하나를 통해 호스트 장치(2100)와 통신할 수 있다. 또한, 호스트 인터페이스 유닛(2212)은 호스트 장치(2100)가 SSD(2200)를 하드 디스크 드라이브(HDD)로 인식하도록 지원하는 디스크 에뮬레이션(disk emulation) 기능을 수행할 수 있다.
컨트롤 유닛(2214)은 호스트 장치(2100)로부터 입력된 신호(SGL)를 분석하고 처리할 수 있다. 컨트롤 유닛(2214)은 SSD(2200)를 구동하기 위한 펌웨어 또는 소프트웨어에 따라서 버퍼 메모리 장치(2220) 그리고 불휘발성 메모리 장치들(2231~223n)의 동작을 제어할 수 있다. 랜덤 액세스 메모리(2215)는 이러한 펌웨어 또는 소프트웨어를 구동하기 위한 동작 메모리로서 사용될 수 있다.
컨트롤 유닛(2214)은 불휘발성 메모리 장치들(2231~223n)에 대한 멀티-플레인 멀티-페이지(multi-plane multi-page ) 리드 동작을 제어할 수 있다. 불휘발성 메모리 장치들(2231~223n)이 멀티-플레인 멀티 페이지(MPMP) 리드 동작으로 제어되면, 서로 다른 플레인들에 포함된 페이지에 저장된 데이터는, 플레인들 각각의 메모리 블럭 어드레스와 페이지 어드레스에 무관하게 센싱될 수 있고, 필요에 따라서 랜덤하게 출력될 수 있다.
에러 정정 코드(ECC) 유닛(2213)은 버퍼 메모리 장치(2220)에 저장된 데이터 중에서 불휘발성 메모리 장치들(2231~223n)로 전송될 데이터의 패리티 데이터를 생성할 수 있다. 생성된 패리티 데이터는 데이터와 함께 불휘발성 메모리 장치들(2231~223n)에 저장될 수 있다. 에러 정정 코드(ECC) 유닛(2213)은 불휘발성 메모리 장치들(2231~223n)로부터 독출된 데이터의 에러를 검출할 수 있다. 만약, 검출된 에러가 정정 범위 내이면, 에러 정정 코드(ECC) 유닛(2213)은 검출된 에러를 정정할 수 있다.
도 13은 본 발명의 실시 예에 따른 데이터 저장 장치가 장착되는 컴퓨터 시스템을 예시적으로 보여주는 블럭도이다. 도 13을 참조하면, 컴퓨터 시스템(3000)은 시스템 버스(3700)에 전기적으로 연결되는 네트워크 어댑터(3100), 중앙 처리 장치(3200), 데이터 저장 장치(3300), 램(3400), 롬(3500) 그리고 사용자 인터페이스(3600)를 포함할 수 있다. 여기에서, 데이터 저장 장치(3300)는 도 1에 도시된 데이터 저장 장치(100), 도 10에 도시된 데이터 저장 장치(1200) 또는 도 11에 도시된 SSD(2200)로 구성될 수 있다.
네트워크 어댑터(3100)는 컴퓨터 시스템(3000)과 외부의 네트워크들 사이의 인터페이싱을 제공할 수 있다. 중앙 처리 장치(3200)는 램(3400)에 상주하는 운영 체제(Operating System)나 응용 프로그램(Application Program)을 구동하기 위한 제반 연산 처리를 수행할 수 있다.
데이터 저장 장치(3300)는 컴퓨터 시스템(3000)에서 필요한 제반 데이터를 저장할 수 있다. 예를 들면, 컴퓨터 시스템(3000)을 구동하기 위한 운영 체제(Operating System), 응용 프로그램(Application Program), 다양한 프로그램 모듈(Program Module), 프로그램 데이터(Program data), 그리고 유저 데이터(User data) 등이 데이터 저장 장치(3300)에 저장될 수 있다.
램(3400)은 컴퓨터 시스템(3000)의 동작 메모리로서 사용될 수 있다. 부팅 시에 램(3400)에는 데이터 저장 장치(3300)로부터 읽혀진 운영 체제(Operating System), 응용 프로그램(Application Program), 다양한 프로그램 모듈(Program Module)과 프로그램들의 구동에 소요되는 프로그램 데이터(Program data)가 로드될 수 있다. 롬(3500)에는 운영 체제(Operating System)가 구동되기 이전부터 활성화되는 기본적인 입출력 시스템인 바이오스(BIOS: Basic Input/Output System)가 저장될 수 있다. 유저 인터페이스(3600)를 통해서 컴퓨터 시스템(3000)과 사용자 사이의 정보 교환이 이루어질 수 있다.
도 14는 본 발명의 실시 예에 따른 데이터 저장 장치에 포함된 불휘발성 메모리 장치의 블럭도이다. 도 14를 참조하면, 불휘발성 메모리 장치(300)는 메모리 셀 어레이(310), 행 디코더(320), 열 디코더(330), 데이터 읽기/쓰기 블럭(340), 전압 발생기(350) 및 제어 로직(360)을 포함할 수 있다.
메모리 셀 어레이(310)는 워드 라인들(WL1~WLm)과 비트 라인들(BL1~BLn)이 서로 교차된 영역에 배열된 메모리 셀(MC)들을 포함할 수 있다. 비록 도시되지는 않았지만, 메모리 셀 어레이(310)는 도 1의 메모리 셀 영역(310)과 같이, 복수의 플레인들로 구성될 수 있다.
행 디코더(320)는 워드 라인들(WL1~WLm)을 통해서 메모리 셀 어레이(310)와 연결될 수 있다. 행 디코더(320)는 제어 로직(360)의 제어에 따라 동작할 수 있다. 행 디코더(320)는 외부 장치(도시되지 않음)로부터 제공된 어드레스를 디코딩할 수 있다. 행 디코더(320)는 디코딩 결과에 근거하여 워드 라인들(WL1~WLm)을 선택하고, 구동할 수 있다. 예시적으로, 행 디코더(320)는 전압 발생기(350)로부터 제공된 워드 라인 전압을 워드 라인들(WL1~WLm)에 제공할 수 있다.
데이터 읽기/쓰기 블럭(340)은 비트 라인들(BL1~BLn)을 통해서 메모리 셀 어레이(310)와 연결될 수 있다. 데이터 읽기/쓰기 블럭(340)은 비트 라인들(BL1~BLn) 각각에 대응하는 읽기/쓰기 회로들(RW1~RWn)을 포함할 수 있다. 데이터 읽기/쓰기 블럭(340)은 제어 로직(360)의 제어에 따라 동작할 수 있다. 데이터 읽기/쓰기 블럭(340)은 동작 모드에 따라서 쓰기 드라이버로서 또는 감지 증폭기로서 동작할 수 있다. 예를 들면, 데이터 읽기/쓰기 블럭(340)은 쓰기 동작 시 외부 장치로부터 제공된 데이터를 메모리 셀 어레이(310)에 저장하는 쓰기 드라이버로서 동작할 수 있다. 다른 예로서, 데이터 읽기/쓰기 블럭(340)은 읽기 동작 시 메모리 셀 어레이(310)로부터 데이터를 독출하는 감지 증폭기로서 동작할 수 있다.
열 디코더(330)는 제어 로직(360)의 제어에 따라 동작할 수 있다. 열 디코더(330)는 외부 장치로부터 제공된 어드레스를 디코딩할 수 있다. 열 디코더(330)는 디코딩 결과에 근거하여 비트 라인들(BL1~BLn) 각각에 대응하는 데이터 읽기/쓰기 블럭(340)의 읽기/쓰기 회로들(RW1~RWn)과 데이터 입출력 라인(또는 데이터 입출력 버퍼)을 연결할 수 있다.
전압 발생기(350)는 불휘발성 메모리 장치(300)의 내부 동작에 사용되는 전압을 생성할 수 있다. 전압 발생기(350)에 의해서 생성된 전압들은 메모리 셀 어레이(310)의 메모리 셀들에 인가될 수 있다. 예를 들면, 프로그램 동작 시 생성된 프로그램 전압은 프로그램 동작이 수행될 메모리 셀들의 워드 라인에 인가될 수 있다. 다른 예로서, 소거 동작 시 생성된 소거 전압은 소거 동작이 수행될 메모리 셀들의 웰-영역에 인가될 수 있다. 다른 예로서, 읽기 동작 시 생성된 읽기 전압은 읽기 동작이 수행될 메모리 셀들의 워드 라인에 인가될 수 있다.
제어 로직(360)은 외부 장치로부터 제공된 제어 신호에 근거하여 불휘발성 메모리 장치(300)의 제반 동작을 제어할 수 있다. 예를 들면, 제어 로직(360)은 불휘발성 메모리 장치(300)의 읽기, 쓰기, 소거 동작과 같은 불휘발성 메모리 장치(100)의 동작을 제어할 수 있다. 또한, 제어 로직(360)은 외부 장치로부터 멀티-플레인 멀티-페이지 리드 동작이 요청될 때, 도 9와 같은 내부 동작이 수행되도록 제어할 수 있다.
이상에서, 본 발명은 구체적인 실시 예를 통해 설명되고 있으나, 본 발명은 그 범위에서 벗어나지 않는 한도 내에서 여러 가지로 변형할 수 있음은 잘 이해될 것이다. 그러므로, 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며, 후술하는 특허청구범위 및 이와 균등한 것들에 의해 정해져야 한다. 본 발명의 범위 또는 기술적 사상을 벗어나지 않고 본 발명의 구조가 다양하게 수정되거나 변경될 수 있음은 잘 이해될 것이다.
100 : 데이터 저장 장치
200 : 컨트롤러
300 : 불휘발성 메모리 장치
310 : 메모리 셀 영역
340 : 페이지 버퍼

Claims (18)

  1. 제1 플레인과 제2 플레인으로 구분된 메모리 셀 영역을 포함하는 불휘발성 메모리 장치; 및
    상기 제1 플레인과 상기 제2 플레인을 동시에 리드하기 위한 리드 명령, 상기 제1 플레인을 액세스하기 위한 제1 어드레스 및 상기 제2 플레인을 액세스하기 위한 제2 어드레스를 상기 불휘발성 메모리 장치로 제공하는 컨트롤러를 포함하되,
    상기 불휘발성 메모리 장치는, 상기 리드 명령, 상기 제1 어드레스 및 상기 제2 어드레스에 따라서, 상기 제1 플레인과 상기 제2 플레인에서 리드되어야 하는 모든 페이지 타입을 상기 제1 플레인과 상기 제2 플레인 각각에서 리드하는 데이터 저장 장치.
  2. 제1항에 있어서,
    상기 제1 어드레스에 따라서 리드되는 페이지가 제1 타입의 페이지이고, 상기 제2 어드레스에 따라서 리드되는 페이지가 제2 타입의 페이지인 경우, 상기 불휘발성 메모리 장치는, 상기 제1 플레인에서 상기 제1 타입의 페이지와 상기 제2 타입의 페이지를 리드하고, 상기 제2 플레인에서 상기 제1 타입의 페이지와 상기 제2 타입의 페이지를 리드하는 데이터 저장 장치.
  3. 제2항에 있어서,
    상기 제1 타입의 페이지와 상기 제2 타입의 페이지는 동일한 워드 라인에 연결된 메모리 셀들로 구성되는 데이터 저장 장치.
  4. 제3항에 있어서,
    상기 제1 타입의 페이지는 하위 비트 데이터를 저장하는 LSB 페이지로 구성되고,
    상기 제2 타입의 페이지는 상위 비트 데이터를 저장하는 MSB 페이지로 구성되는 데이터 저장 장치.
  5. 제2항에 있어서,
    상기 불휘발성 메모리 장치는,
    상기 제1 플레인에 대응하며, 상기 제1 타입의 페이지로부터 센싱된 데이터를 저장하는 제1 래치와 상기 제2 타입의 페이지로부터 센싱된 데이터를 저장하는 제2 래치를 포함하는 제1 페이지 버퍼; 및
    상기 제2 플레인에 대응하며, 상기 제1 타입의 페이지로부터 센싱된 데이터를 저장하는 제1 래치와 상기 제2 타입의 페이지로부터 센싱된 데이터를 저장하는 제2 래치를 포함하는 제2 페이지 버퍼를 더 포함하는 데이터 저장 장치.
  6. 제5항에 있어서,
    상기 컨트롤러는, 상기 제1 타입의 페이지로부터 센싱된 데이터가 상기 제1 페이지 버퍼의 상기 제1 래치에 저장되고, 상기 제2 타입의 페이지로부터 센싱된 데이터가 상기 제1 페이지 버퍼의 상기 제2 래치에 저장된 이후에, 데이터 출력 명령 및 상기 제1 어드레스를 상기 불휘발성 메모리 장치로 제공하는 데이터 저장 장치.
  7. 제6항에 있어서,
    상기 불휘발성 메모리 장치는, 상기 제1 어드레스에 따라서 상기 제1 페이지 버퍼의 상기 제1 래치에 저장된 데이터를 상기 컨트롤러로 출력하는 데이터 저장 장치.
  8. 제5항에 있어서,
    상기 컨트롤러는, 상기 제1 타입의 페이지로부터 센싱된 데이터가 상기 제2 페이지 버퍼의 상기 제1 래치에 저장되고, 상기 제2 타입의 페이지로부터 센싱된 데이터가 상기 제2 페이지 버퍼의 상기 제2 래치에 저장된 이후에, 데이터 출력 명령 및 상기 제2 어드레스를 상기 불휘발성 메모리 장치로 제공하는 데이터 저장 장치.
  9. 제8항에 있어서,
    상기 불휘발성 메모리 장치는, 상기 제2 어드레스에 따라서 상기 제2 페이지 버퍼의 상기 제2 래치에 저장된 데이터를 상기 컨트롤러로 출력하는 데이터 저장 장치.
  10. 제1항에 있어서,
    상기 제1 어드레스와 상기 제2 어드레스에 따라서 리드되는 페이지가 제1 타입과 제2 타입 중 어느 하나인 경우, 상기 불휘발성 메모리 장치는 상기 제1 플레인과 상기 제2 플레인 각각에서 상기 제1 타입과 상기 제2 타입 중 어느 하나의 타입의 페이지를 리드하는 데이터 저장 장치.
  11. 동일한 워드 라인에 연결된 메모리 셀들로 구성된 제1 논리 페이지와 제2 논리 페이지를 포함하는 제1 플레인 및 동일한 워드 라인에 연결된 메모리 셀들로 구성된 제1 논리 페이지와 제2 논리 페이지를 포함하는 제2 플레인을 포함하는 메모리 셀 영역을 포함하는 불휘발성 메모리 장치; 및
    리드 명령, 상기 제1 플레인의 상기 제1 논리 페이지를 액세스하기 위한 제1 어드레스 및 상기 제2 플레인의 상기 제2 논리 페이지를 액세스하기 위한 제2 어드레스를 상기 불휘발성 메모리 장치로 제공하는 컨트롤러를 포함하되,
    상기 불휘발성 메모리 장치는, 상기 제1 플레인의 상기 제1 논리 페이지와 상기 제2 논리 페이지 및 상기 제2 플레인의 상기 제1 논리 페이지와 상기 제2 논리 페이지를 한꺼번에 리드하는 데이터 저장 장치.
  12. 제11항에 있어서,
    상기 컨트롤러는 데이터 출력 명령과 함께 상기 제1 어드레스를 상기 불휘발성 메모리 장치로 더 제공하는 데이터 저장 장치.
  13. 제12항에 있어서,
    상기 불휘발성 메모리 장치는, 상기 제1 플레인에 대응하며, 상기 제1 논리 페이지로부터 센싱된 데이터를 저장하는 제1 래치와 상기 제2 논리 페이지로부터 센싱된 데이터를 저장하는 제2 래치를 포함하는 제1 페이지 버퍼를 더 포함하되,
    상기 데이터 출력 명령과 함께 제공된 상기 제1 어드레스에 따라서 상기 제1 페이지 버퍼의 상기 제1 래치에 저장된 데이터를 상기 컨트롤러로 제공하는 데이터 저장 장치.
  14. 제12항에 있어서,
    상기 컨트롤러는 상기 리드 명령, 상기 제1 어드레스 및 상기 제2 어드레스에 따라서 상기 불휘발성 메모리 장치가 내부적으로 리드 동작을 수행한 이후에, 상기 데이터 출력 명령과 상기 제1 어드레스를 제공하는 데이터 저장 장치.
  15. 제11항에 있어서,
    상기 컨트롤러는 데이터 출력 명령과 함께 상기 제2 어드레스를 상기 불휘발성 메모리 장치로 더 제공하는 데이터 저장 장치.
  16. 제15항에 있어서,
    상기 불휘발성 메모리 장치는, 상기 제2 플레인에 대응하며, 상기 제1 논리 페이지로부터 센싱된 데이터를 저장하는 제1 래치와 상기 제2 논리 페이지로부터 센싱된 데이터를 저장하는 제2 래치를 포함하는 제2 페이지 버퍼를 더 포함하되,
    상기 데이터 출력 명령과 함께 제공된 상기 제2 어드레스에 따라서 상기 제2 페이지 버퍼의 상기 제2 래치에 저장된 데이터를 상기 컨트롤러로 제공하는 데이터 저장 장치.
  17. 제15항에 있어서,
    상기 컨트롤러는 상기 리드 명령, 상기 제1 어드레스 및 상기 제2 어드레스에 따라서 상기 불휘발성 메모리 장치가 내부적으로 리드 동작을 수행한 이후에, 상기 데이터 출력 명령과 상기 제2 어드레스를 제공하는 데이터 저장 장치.
  18. 제11항에 있어서,
    상기 제1 논리 페이지는 하위 비트 데이터를 저장하는 LSB 페이지로 구성되고,
    상기 제2 논리 페이지는 상위 비트 데이터를 저장하는 MSB 페이지로 구성되는 데이터 저장 장치.
KR1020160025147A 2016-03-02 2016-03-02 데이터 저장 장치 KR102465321B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020160025147A KR102465321B1 (ko) 2016-03-02 2016-03-02 데이터 저장 장치
US15/189,836 US9659638B1 (en) 2016-03-02 2016-06-22 Data storage device and the operating method thereof
TW105123158A TWI711923B (zh) 2016-03-02 2016-07-22 資料儲存裝置及其操作方法
CN201610666233.4A CN107153509B (zh) 2016-03-02 2016-08-12 数据存储装置及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160025147A KR102465321B1 (ko) 2016-03-02 2016-03-02 데이터 저장 장치

Publications (2)

Publication Number Publication Date
KR20170102694A true KR20170102694A (ko) 2017-09-12
KR102465321B1 KR102465321B1 (ko) 2022-11-11

Family

ID=58708186

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160025147A KR102465321B1 (ko) 2016-03-02 2016-03-02 데이터 저장 장치

Country Status (4)

Country Link
US (1) US9659638B1 (ko)
KR (1) KR102465321B1 (ko)
CN (1) CN107153509B (ko)
TW (1) TWI711923B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200054000A (ko) * 2018-11-09 2020-05-19 삼성전자주식회사 스토리지 장치 및 스토리지 장치의 동작 방법
KR20200128873A (ko) * 2019-05-07 2020-11-17 에스케이하이닉스 주식회사 컨트롤러, 메모리 시스템 및 그것의 동작 방법

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10096366B2 (en) * 2016-01-28 2018-10-09 Toshiba Memory Corporation Memory system including multi-plane flash memory and controller
KR102653139B1 (ko) * 2016-10-28 2024-04-02 삼성전자주식회사 복수의 입출력 유닛들을 포함하는 불휘발성 메모리 장치 및 그것의 동작 방법
US10497447B2 (en) * 2017-06-29 2019-12-03 SK Hynix Inc. Memory device capable of supporting multiple read operations
KR102416939B1 (ko) * 2017-10-20 2022-07-06 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
KR102527265B1 (ko) * 2018-08-23 2023-05-02 에스케이하이닉스 주식회사 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템
US11157416B2 (en) 2020-02-27 2021-10-26 Micron Technology, Inc. Firmware loading for a memory controller
US11126369B1 (en) * 2020-02-28 2021-09-21 Western Digital Technologies, Inc. Data storage with improved suspend resume performance
US11935595B2 (en) 2022-02-24 2024-03-19 Silicon Motion, Inc. Flash memory device, controller, and method capable of performing access operation upon data unit(s) of multiple planes of flash memory device in response one simplified command sequence
US11977752B2 (en) 2022-02-24 2024-05-07 Silicon Motion, Inc. Flash memory controller and method capable of sending data toggle set-feature signal to enable, disable, or configure data toggle operation of flash memory device
US11861212B2 (en) 2022-02-24 2024-01-02 Silicon Motion, Inc. Flash memory device, controller, and method capable of performing access operation upon data unit(s) of multiple planes of flash memory device in response one simplified command sequence
US11977776B2 (en) 2022-02-24 2024-05-07 Silicon Motion, Inc. Flash memory controller and method capable of sending read command or data toggle command to ask for flash memory device return more plane data of different planes
US11972146B2 (en) 2022-02-24 2024-04-30 Silicon Motion, Inc. Flash memory controller and method capable of sending read command or data toggle command to ask for flash memory device return more plane data of different planes
US20230185453A1 (en) * 2023-02-09 2023-06-15 Intel NDTM US LLC Method and apparatus to reduce memory in a nand flash device to store page related information

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100329018A1 (en) * 2009-06-30 2010-12-30 Hynix Semiconductor Inc. Method of operating nonvolatile memory device capable of reading two planes
US20160011779A1 (en) * 2014-07-10 2016-01-14 Ji-Sang LEE Nonvolatile memory device, memory controller, and operating method of the same

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4251675B2 (ja) * 1997-07-30 2009-04-08 ソニー株式会社 記憶装置およびアクセス方法
KR101424782B1 (ko) 2007-07-19 2014-08-04 삼성전자주식회사 솔리드 스테이트 디스크 컨트롤러 및 솔리드 스테이트디스크 컨트롤러의 데이터 처리 방법
KR101448169B1 (ko) * 2008-01-02 2014-10-13 삼성전자주식회사 멀티-플레인 구조의 3차원 메모리 장치
TWI373769B (en) * 2008-08-15 2012-10-01 Phison Electronics Corp Block management method for flash memory and storage system and controller using the same
KR101083680B1 (ko) * 2010-05-31 2011-11-16 주식회사 하이닉스반도체 면적을 줄일 수 있는 반도체 집적 회로 장치
KR101903095B1 (ko) * 2011-11-21 2018-10-02 삼성전자주식회사 불휘발성 메모리 장치 및 불휘발성 메모리 장치를 제어하는 컨트롤러의 동작 방법
JP5323170B2 (ja) * 2011-12-05 2013-10-23 ウィンボンド エレクトロニクス コーポレーション 不揮発性半導体メモリおよびそのデータの読出し方法
TWI545571B (zh) * 2014-02-18 2016-08-11 慧榮科技股份有限公司 存取快閃記憶體的方法及相關的控制器與記憶裝置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100329018A1 (en) * 2009-06-30 2010-12-30 Hynix Semiconductor Inc. Method of operating nonvolatile memory device capable of reading two planes
KR20110001575A (ko) * 2009-06-30 2011-01-06 주식회사 하이닉스반도체 불휘발성 메모리 장치의 동작 방법
KR101012887B1 (ko) * 2009-06-30 2011-02-08 주식회사 하이닉스반도체 불휘발성 메모리 장치의 동작 방법
US20160011779A1 (en) * 2014-07-10 2016-01-14 Ji-Sang LEE Nonvolatile memory device, memory controller, and operating method of the same
KR20160007972A (ko) * 2014-07-10 2016-01-21 삼성전자주식회사 불 휘발성 메모리 장치 및 메모리 컨트롤러, 그리고 그것의 동작 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200054000A (ko) * 2018-11-09 2020-05-19 삼성전자주식회사 스토리지 장치 및 스토리지 장치의 동작 방법
KR20200128873A (ko) * 2019-05-07 2020-11-17 에스케이하이닉스 주식회사 컨트롤러, 메모리 시스템 및 그것의 동작 방법

Also Published As

Publication number Publication date
CN107153509B (zh) 2020-06-30
TWI711923B (zh) 2020-12-01
TW201732598A (zh) 2017-09-16
KR102465321B1 (ko) 2022-11-11
CN107153509A (zh) 2017-09-12
US9659638B1 (en) 2017-05-23

Similar Documents

Publication Publication Date Title
KR102465321B1 (ko) 데이터 저장 장치
US10949105B2 (en) Data storage device and operating method of the data storage device
KR102456118B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
KR102565918B1 (ko) 데이터 저장 장치 및 그것의 동작방법
US11068206B2 (en) Data storage device for processing a sequential unmap entry by using trim instruction data and operating method thereof
US10748626B2 (en) Data storage device and operating method thereof
KR102592796B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
KR102645786B1 (ko) 컨트롤러, 메모리 시스템 및 그것의 동작 방법
KR20160097657A (ko) 데이터 저장 장치 그리고 그것의 동작 방법
CN111916140A (zh) 控制器及其操作方法以及包括控制器的存储器系统
CN107066201B (zh) 数据存储装置及其方法
US11461238B2 (en) Storage device, memory controller, and method for fetching write commands from submission queues to perform full page writes
KR20210147696A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20190006677A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR102434840B1 (ko) 데이터 저장 장치
KR102474937B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
KR102372828B1 (ko) 불휘발성 메모리 장치 및 그것을 포함하는 데이터 저장 장치
KR20210068734A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20190085645A (ko) 데이터 저장 장치 및 그것의 동작 방법
US11157401B2 (en) Data storage device and operating method thereof performing a block scan operation for checking for valid page counts
KR20190041082A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20210002190A (ko) 컨트롤러, 메모리 시스템 및 그것의 동작 방법
KR20190006680A (ko) 데이터 저장 장치 및 그것의 동작 방법
US20210089208A1 (en) Memory system and data processing system including the same
KR20210014337A (ko) 데이터 저장 장치 및 그것의 동작 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right