KR20160007972A - 불 휘발성 메모리 장치 및 메모리 컨트롤러, 그리고 그것의 동작 방법 - Google Patents

불 휘발성 메모리 장치 및 메모리 컨트롤러, 그리고 그것의 동작 방법 Download PDF

Info

Publication number
KR20160007972A
KR20160007972A KR1020140086904A KR20140086904A KR20160007972A KR 20160007972 A KR20160007972 A KR 20160007972A KR 1020140086904 A KR1020140086904 A KR 1020140086904A KR 20140086904 A KR20140086904 A KR 20140086904A KR 20160007972 A KR20160007972 A KR 20160007972A
Authority
KR
South Korea
Prior art keywords
plane
page
data
command
dumping
Prior art date
Application number
KR1020140086904A
Other languages
English (en)
Inventor
이지상
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020140086904A priority Critical patent/KR20160007972A/ko
Priority to US14/743,267 priority patent/US20160011779A1/en
Publication of KR20160007972A publication Critical patent/KR20160007972A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2245—Memory devices with an internal cache buffer
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/106—Data output latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1087—Data input latches

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명에 따른 불휘발성 메모리 장치의 동작 방법은 제 1 플래인에 프로그램하기 위한 명령, 어드레스, 그리고 데이터를 수신하는 단계, 상기 제 1 플래인에 프로그램될 데이터를 수신한 후에, 멀티-플래인 덤핑 명령을 수신하는 단계, 및 상기 제 1 플래인에 대한 멀티-플래인 덤핑 동작이 수행되는 동안, 제 2 플래인에 프로그램하기 위한 명령, 어드레스, 그리고 데이터를 수신하는 단계를 포함한다.

Description

불 휘발성 메모리 장치 및 메모리 컨트롤러, 그리고 그것의 동작 방법{NONVOLATILE MEMORY DEVICE, MEMORY CONTROLLER, AND OPERATING METHOD OF THE SAME}
본 발명은 불 휘발성 메모리 장치 및 메모리 컨트롤러에 관한 것으로, 좀 더 구체적으로는 불 휘발성 메모리 장치, 메모리 컨트롤러, 그리고 그것의 동작 방법에 관한 것이다.
반도체 메모리 장치(Semiconductor Memory Device)는 크게 휘발성 메모리 장치(Volatile Memory Device)와 불 휘발성 메모리 장치(Non-volatile Memory Device)로 구분된다. 휘발성 메모리 장치는 읽고 쓰는 속도가 빠르지만 외부 전원 공급이 끊기면 저장된 내용이 사라져 버리는 단점이 있다. 반면에 불 휘발성 메모리 장치는 외부 전원 공급이 중단되더라도 그 내용을 보존한다. 그러므로 불 휘발성 메모리 장치는 전원이 공급되었는지의 여부에 관계없이 보존되어야 할 내용을 기억시키는 데 쓰인다. 특히, 불 휘발성 메모리 중에서 플래시 메모리(Flash memory)는 기존의 EEPROM에 비해 집적도가 높아, 대용량 보조 기억 장치로의 응용에 매우 유리하다.
최근에는 이러한 플래시 메모리를 이용하여 다양한 메모리 시스템이 제조되고 있다. 메모리 시스템은 프로토콜을 통해 플래시 메모리에 데이터를 저장하거나 플래시 메모리에서 데이터를 읽어올 수 있다. 메모리 시스템의 저장 또는 읽기 동작에 걸리는 시간을 단축하기 위해 다양한 방법들이 제안되고 있다.
본 발명의 목적은 저장 또는 읽기 동작 시간을 단축하는 불 휘발성 메모리 장치, 메모리 컨트롤러, 그리고 그것의 동작 방법을 제공하는 데 있다.
상기 목적을 달성하기 위한 본 발명에 따른 불휘발성 메모리 장치의 동작 방법에 있어서: 제 1 플래인에 프로그램하기 위한 명령, 어드레스, 그리고 데이터를 수신하는 단계; 상기 제 1 플래인에 프로그램될 데이터를 수신한 후에, 멀티-플래인 덤핑 명령을 수신하는 단계; 및 상기 제 1 플래인에 대한 멀티-플래인 덤핑 동작이 수행되는 동안, 제 2 플래인에 프로그램하기 위한 명령, 어드레스, 그리고 데이터를 수신하는 단계를 포함한다.
실시 예로서, 상기 제 1 및 제 2 플래인 각각의 선택된 물리적 페이지는 원샷 프로그램 방식으로 프로그램된다.
실시 예로서, 상기 멀티-플래인 덤핑 동작은 상기 제 1 플래인에 대응하는 페이지 버퍼 회로에 포함된 캐시 래치들과 데이터 래치들 사이에서 수행된다.
실시 예로서, 상기 제 1 및 제 2 플래인들은 입출력 회로에 포함된 하나의 글로벌 버퍼를 공유한다.
상기 목적을 달성하기 위한 본 발명에 따른 제 1 및 제 2 플래인을 포함하는 불 휘발성 메모리 장치의 동작 방법에 있어서: 제 1 프로그램 시작 명령 및 제 1 어드레스를 수신하는 단계; 상기 제 1 어드레스에 기초하여 상기 제 1 플래인에 프로그램 될 제 1 페이지 데이터를 수신하는 단계; 상기 제 1 페이지 데이터의 수신이 완료된 후, 제 1 멀티-플래인 덤핑 명령을 수신하는 단계; 상기 제 1 멀티-플래인 덤핑 명령에 따라 상기 제 1 페이지 데이터의 덤핑 동작이 수행되는 동안, 제 2 프로그램 시작 명령 및 제 2 어드레스를 수신하는 단계; 그리고 상기 제 2 어드레스에 기초하여 상기 제 2 플래인에 프로그램 될 제 2 페이지 데이터를 수신하는 단계를 포함한다.
실시 예로서, 상기 제 2 페이지 데이터의 수신이 완료된 후, 제 2 멀티-플래인 덤핑 명령을 수신하는 단계; 상기 제 2 멀티-플래인 덤핑 명령에 따라 상기 제 2 페이지 데이터의 덤핑 동작이 수행되는 동안, 제 3 프로그램 시작 명령 및 제 3 어드레스를 수신하는 단계; 상기 제 3 어드레스에 기초하여 상기 제 1 플래인에 프로그램 될 제 3 페이지 데이터를 수신하는 단계; 상기 제 3 페이지 데이터의 수신이 완료된 후, 제 3 멀티-플래인 덤핑 명령을 수신하는 단계; 상기 제 3 멀티-플래인 덤핑 명령에 따라 상기 제 3 페이지 데이터의 덤핑 동작이 수행되는 동안, 제 4 프로그램 시작 명령 및 제 4 어드레스를 수신하는 단계; 상기 제 4 어드레스에 기초하여 상기 제 2 플래인에 프로그램 될 제 4 페이지 데이터를 수신하는 단계; 그리고 상기 제 4 페이지 데이터의 수신이 완료된 후, 제 4 멀티-플래인 덤핑 명령을 수신하는 단계를 포함한다.
실시 예로서, 상기 제 4 멀티-플래인 덤핑 명령에 따라 상기 제 4 페이지 데이터의 덤핑 동작을 수행하는 단계; 상기 제 4 페이지 데이터의 덤핑 동작이 완료된 후, 상기 제 1 플래인에 대응하는 제 1 프로그램 실행 명령 및 제 5 어드레스를 수신하는 단계; 그리고 상기 제 2 플래인에 대응하는 제 2 프로그램 실행 명령 및 제 6 어드레스를 수신하는 단계를 더 포함한다.
실시 예로서, 상기 제 4 멀티-플래인 덤핑 명령에 따라 상기 제 4 페이지 데이터의 덤핑 동작이 수행되는 동안, 제 5 프로그램 시작 명령 및 제 5 어드레스를 수신하는 단계; 상기 제 5 어드레스에 기초하여 상기 제 1 플래인에 프로그램 될 제 5 페이지 데이터를 수신하는 단계; 상기 제 5 페이지 데이터의 수신이 완료된 후, 제 5 멀티-플래인 덤핑 명령을 수신하는 단계; 상기 제 5 멀티-플래인 덤핑 명령에 따라 상기 제 5 페이지 데이터의 덤핑 동작이 수행되는 동안, 제 6 프로그램 시작 명령 및 제 6 어드레스를 수신하는 단계; 상기 제 6 어드레스에 기초하여 상기 제 2 플래인에 프로그램 될 제 6 페이지 데이터를 수신하는 단계; 그리고 상기 제 6 페이지 데이터의 전송이 완료된 후, 제 6 멀티-플래인 덤핑 명령을 수신하는 단계를 더 포함한다.
실시 예로서, 상기 제 6 멀티-플래인 덤핑 명령에 따라 상기 제 6 페이지 데이터의 덤핑 동작이 완료된 후, 상기 제 1 플래인에 대응하는 제 1 프로그램 실행 명령 및 제 7 어드레스를 수신하는 단계; 그리고 상기 제 2 플래인에 대응하는 제 2 프로그램 실행 명령 및 제 8 어드레스를 수신하는 단계를 더 포함한다.
실시 예로서, 상기 제 1, 제 3, 및 제 5 페이지 데이터의 덤핑 동작들은 상기 제 1 플래인에 대응하는 페이지 버퍼 회로에 포함된 캐시 래치들과 데이터 래치들 사이에서 수행되고, 상기 제 2, 제 4, 및 제 6 페이지 데이터의 덤핑 동작들은 상기 제 2 플래인에 대응하는 페이지 버퍼 회로에 포함된 캐시 래치들과 데이터 래치들 사이에서 수행된다.
상기 목적을 달성하기 위한 본 발명에 따른 제 1 및 제 2 플래인을 포함하는 불 휘발성 메모리 장치의 동작 방법에 있어서: 각각의 플래인에 대응하는 독출 시작 명령, 어드레스 및 데이터 센싱 명령을 수신하는 단계; 상기 데이터 센싱 명령에 따라 상기 제 1 및 제 2 플래인에서 센싱 동작들이 수행된 후, 제 1 데이터 출력 명령에 따라 상기 제 1 플래인으로부터 센싱된 제 1 페이지 데이터를 출력하는 단계; 상기 제 1 페이지 데이터의 출력이 완료된 후, 제 1 멀티-플래인 덤핑 명령을 수신하는 단계; 상기 제 1 멀티-플래인 덤핑 명령에 따라 상기 제 1 플래인으로부터 센싱된 제 2 페이지 데이터의 덤핑 동작이 수행되는 동안, 제 2 데이터 출력 명령에 따라 상기 제 2 플래인으로부터 센싱된 제 3 페이지 데이터를 출력하는 단계를 포함한다.
실시 예로서, 상기 독출 시작 명령, 어드레스 및 데이터 센싱 명령을 수신하는 단계는: 제 1 독출 시작 명령 및 상기 제 1 플래인에 대응하는 제 1 어드레스를 수신하는 단계; 제 2 독출 시작 명령 및 상기 제 2 플래인에 대응하는 제 2 어드레스를 수신하는 단계; 그리고 상기 제 1 및 제 2 어드레스들에 대응하는 상기 데이터 센싱 명령을 수신하는 단계를 포함한다.
실시 예로서, 상기 제 3 페이지 데이터의 출력이 완료된 후, 제 2 멀티-플래인 덤핑 명령을 수신하는 단계; 상기 제 2 멀티-플래인 덤핑 명령에 따라 상기 제 2 플래인으로부터 센싱된 제 4 페이지 데이터의 덤핑 동작이 수행되는 동안, 제 3 데이터 출력 명령에 따라 상기 제 2 페이지 데이터를 출력하는 단계; 그리고 상기 제 2 페이지 데이터의 출력이 완료된 후, 제 4 데이터 출력 명령에 따라 상기 제 4 페이지 데이터를 출력하는 단계를 더 포함한다.
실시 예로서, 상기 제 4 데이터 데이터를 출력하는 단계는: 상기 제 2 페이지 데이터의 출력이 완료된 후, 제 3 멀티-플래인 덤핑 명령을 수신하는 단계; 상기 제 3 멀티-플래인 덤핑 명령에 따라 상기 제 1 플래인으로부터 센싱된 제 5 페이지 데이터의 덤핑 동작이 수행되는 동안, 상기 제 4 데이터 출력 명령에 따라 상기 제 4 페이지 데이터를 출력하는 단계; 상기 제 4 페이지 데이터의 출력이 완료된 후, 제 4 멀티-플래인 덤핑 명령을 수신하는 단계; 상기 제 4 멀티-플래인 덤핑 명령에 따라 상기 제 2 플래인으로부터 센싱된 제 6 페이지 데이터의 덤핑 동작이 수행되는 동안, 제 5 데이터 출력 명령에 따라 상기 제 5 페이지 데이터를 출력하는 단계; 그리고 상기 제 5 페이지 데이터의 출력이 완료된 후, 제 6 데이터 출력 명령에 따라 상기 제 6 페이지 데이터를 출력하는 단계를 포함한다.
실시 예로서, 제 1 내지 제 4 래치 지정 명령들 각각은 상기 제 1 내지 제 4 멀티-플래인 덤핑 명령들 각각의 바로 다음에 수신된다.
실시 예로서, 상기 제 2 및 제 5 페이지 데이터의 덤핑 동작들은 상기 제 1 플래인에 대응하는 페이지 버퍼 회로에 포함된 캐시 래치들과 데이터 래치들 사이에서 수행된다.
실시 예로서, 상기 제 4 및 제 6 페이지 데이터의 덤핑 동작들은 상기 제 2 플래인에 대응하는 페이지 버퍼 회로에 포함된 캐시 래치들과 데이터 래치들 사이에 수행된다.
실시 예로서, 상기 데이터 센싱 명령을 수신하는 단계에서, 상기 제 1 페이지 데이터는 상기 제 1 플래인의 센싱 동작이 완료된 후 바로 상기 제 1 플래인에 대응하는 페이지 버퍼 회로에 포함된 데이터 래치들로부터 캐시 래치들로 덤핑된다.
실시 예로서, 상기 데이터 센싱 명령을 수신하는 단계에서, 상기 제 3 페이지 데이터는 상기 제 2 플래인의 센싱 동작이 완료된 후 바로 상기 제 2 플래인에 대응하는 페이지 버퍼 회로에 포함된 데이터 래치들로부터 캐시 래치들로 덤핑된다.
실시 예로서, 상기 제 1 및 제 2 플래인은 입출력 회로에 포함된 하나의 글로벌 버퍼를 공유한다.
상기 목적을 달성하기 위한 본 발명에 따른 적어도 두 플래인들을 포함하는 불 휘발성 메모리 장치를 제어하는 메모리 컨트롤러의 동작 방법에 있어서: 호스트의 요청에 따라 제 1 프로그램 시작 명령 및 제 1 어드레스를 출력하는 단계; 상기 제 1 어드레스에 기초하여 상기 적어도 두 플래인들 중 제 1 플래인에 대응하는 페이지 버퍼 회로에 제 1 페이지 데이터를 전송하는 단계; 상기 제 1 페이지 데이터의 전송이 완료된 후, 제 1 멀티-플래인 덤핑 명령을 출력하는 단계; 상기 제 1 멀티-플래인 덤핑 명령을 출력한 후, 제 2 프로그램 시작 명령 및 제 2 어드레스를 출력하는 단계; 그리고 상기 제 2 어드레스에 기초하여 상기 적어도 두 플래인들 중 제 2 플래인에 대응하는 페이지 버퍼 회로에 제 2 페이지 데이터를 전송하는 단계를 포함한다.
실시 예로서, 상기 제 2 페이지 데이터의 전송이 완료된 후, 제 2 멀티-플래인 덤핑 명령을 출력하는 단계; 상기 제 2 멀티-플래인 덤핑 명령을 출력한 후, 제 3 프로그램 시작 명령 및 제 3 어드레스를 출력하는 단계; 상기 제 3 어드레스에 기초하여 상기 제 1 플래인에 대응하는 페이지 버퍼 회로에 제 3 페이지 데이터를 전송하는 단계; 상기 제 3 페이지 데이터의 전송이 완료된 후, 제 3 멀티-플래인 덤핑 명령을 출력하는 단계; 상기 제 3 멀티-플래인 덤핑 명령을 출력한 후, 제 4 프로그램 시작 명령 및 제 4 어드레스를 출력하는 단계; 그리고 상기 제 4 어드레스에 기초하여 상기 제 2 플래인에 대응하는 페이지 버퍼 회로에 제 4 페이지 데이터를 전송하는 단계를 더 포함한다.
실시 예로서, 상기 제 4 페이지 데이터의 전송이 완료된 후, 제 4 멀티-플래인 덤핑 명령을 출력하는 단계; 상기 제 4 멀티-플래인 덤핑 명령을 출력한 후, 상기 제 1 플래인에 대응하는 제 1 프로그램 실행 명령 및 제 5 어드레스를 출력하는 단계; 그리고 상기 제 2 플래인에 대응하는 제 2 프로그램 실행 명령 및 제 6 어드레스를 출력하는 단계를 더 포함한다.
실시 예로서, 상기 제 4 페이지 데이터의 전송이 완료된 후, 제 4 멀티-플래인 덤핑 명령을 출력하는 단계; 상기 제 4 멀티-플래인 덤핑 명령을 출력한 후, 제 5 프로그램 시작 명령 및 제 5 어드레스를 출력하는 단계; 상기 제 5 어드레스에 기초하여 상기 제 1 플래인에 대응하는 페이지 버퍼 회로에 제 5 페이지 데이터를 전송하는 단계; 상기 제 5 페이지 데이터의 전송이 완료된 후, 제 5 멀티-플래인 덤핑 명령을 출력하는 단계; 상기 제 5 멀티-플래인 덤핑 명령을 출력한 후, 제 6 프로그램 시작 명령 및 제 6 어드레스를 출력하는 단계; 상기 제 6 어드레스에 기초하여 상기 제 2 플래인에 대응하는 페이지 버퍼 회로에 제 6 페이지 데이터를 전송하는 단계; 그리고 상기 제 6 페이지 데이터의 전송이 완료된 후, 제 6 멀티-플래인 덤핑 명령을 출력하는 단계를 더 포함한다.
실시 예로서, 상기 제 6 멀티-플래인 덤핑 명령을 출력한 후, 상기 제 1 플래인에 대응하는 제 1 프로그램 실행 명령 및 제 7 어드레스를 출력하는 단계; 그리고 상기 제 2 플래인에 대응하는 제 2 프로그램 실행 명령 및 제 8 어드레스를 출력하는 단계를 더 포함한다.
실시 예로서, 상기 제 1 프로그램 실행 명령은 상기 제 6 멀티-플래인 덤핑 명령이 출력되고 데이터 셋 업을 위한 더미 비지 시간 이후 출력된다.
실시 예로서, 제 1 내지 제 6 래치 지정 명령들 각각은 상기 제 1 내지 제 6 멀티-플래인 덤핑 명령들 각각의 바로 다음에 출력된다.
상기 목적을 달성하기 위한 본 발명에 따른 적어도 두 플래인들을 포함하는 불 휘발성 메모리 장치를 제어하는 메모리 컨트롤러의 동작 방법에 있어서: 호스트의 요청에 따라 각각의 플래인에 대응하는 독출 시작 명령, 어드레스 및 데이터 센싱 명령를 출력하는 단계; 상기 데이터 센싱 명령이 출력되고 페이지 데이터 센싱 시간이 지난 후, 상기 적어도 두 플래인들 중 제 1 플래인에 대응하는 제 1 데이터 출력 명령에 따라 상기 제 1 플래인으로부터 센싱된 제 1 페이지 데이터를 수신하는 단계; 상기 제 1 페이지 데이터의 수신이 완료된 후, 제 1 멀티-플래인 덤핑 명령을 출력하는 단계; 그리고 상기 제 1 멀티-플래인 덤핑 명령을 출력한 후, 상기 제 2 플래인에 대응하는 제 2 데이터 출력 명령에 따라 상기 제 2 플래인으로부터 센싱된 제 3 페이지 데이터를 수신하는 단계를 포함한다.
실시 예로서, 상기 독출 시작 명령, 어드레스 및 데이터 센싱 명령을 출력하는 단계는: 제 1 독출 시작 명령 및 상기 제 1 플래인에 대응하는 제 1 어드레스를 출력하는 단계; 제 2 독출 시작 명령 및 상기 제 2 플래인에 대응하는 제 2 어드레스를 출력하는 단계; 그리고 상기 제 1 및 제 2 어드레스들에 대응하는 상기 데이터 센싱 명령을 출력하는 단계를 포함한다.
실시 예로서, 상기 제 3 페이지 데이터의 수신이 완료된 후, 제 2 멀티-플래인 덤핑 명령을 출력하는 단계; 상기 제 2 멀티-플래인 덤핑 명령을 출력한 후, 제 3 데이터 출력 명령에 따라 상기 제 2 페이지 데이터를 수신하는 단계; 상기 제 2 페이지 데이터의 수신이 완료된 후, 제 4 데이터 출력 명령에 따라 상기 제 4 페이지 데이터를 수신하는 단계를 더 포함한다.
실시 예로서, 상기 제 4 페이지 데이터를 수신하는 단계는: 상기 제 2 페이지 데이터의 수신이 완료된 후, 제 3 멀티-플래인 덤핑 명령을 출력하는 단계; 상기 제 3 멀티-플래인 덤핑 명령을 출력한 후, 상기 제 4 데이터 출력 명령에 따라 상기 제 4 페이지 데이터를 수신하는 단계; 상기 제 4 페이지 데이터의 수신이 완료된 후, 제 4 멀티-플래인 덤핑 명령을 출력하는 단계; 상기 제 4 멀티-플래인 덤핑 명령을 출력한 후, 제 5 데이터 출력 명령에 따라 상기 제 5 페이지 데이터를 수신하는 단계; 상기 제 5 페이지 데이터의 수신이 완료된 후, 제 6 데이터 출력 명령에 따라 상기 제 6 페이지 데이터를 수신하는 단계를 포함한다.
실시 예로서, 제 1 내지 제 4 래치 지정 명령들 각각은 상기 제 1 내지 제 4 멀티-플래인 덤핑 명령들 각각의 바로 다음에 출력된다.
상기 목적을 달성하기 위한 본 발명에 따른 적어도 두 플래인들을 포함하는 불 휘발성 메모리 장치, 그리고 상기 불 휘발성 메모리 장치를 제어하도록 멀티-플래인 프로그램 시퀀스를 출력하는 메모리 컨트롤러를 포함하는 메모리 시스템의 동작 방법에 있어서: 상기 멀티-플래인 프로그램 시퀀스에 따라 상기 적어도 두 플래인들 중 제 1 플래인에 대응하는 제 1 입력 동작을 수행하는 단계; 상기 멀티-플래인 프로그램 시퀀스에 따라 상기 제 1 플래인에 대응하는 제 1 덤핑 동작을 수행하는 동안, 상기 적어도 두 플래인들 중 제 2 플래인에 대응하는 제 2 입력 동작을 수행하는 단계를 포함한다.
실시 예로서, 상기 멀티-플래인 프로그램 시퀀스에 따라 상기 제 2 플래인에 대응하는 제 2 덤핑 동작을 수행하는 동안, 상기 제 1 플래인에 해당하는 제 3 입력 동작을 수행하는 단계; 상기 멀티-플래인 프로그램 시퀀스에 따라 상기 제 1 플래인에 대응하는 제 3 덤핑 동작을 수행하는 동안, 상기 제 2 플래인에 대응하는 제 4 입력 동작을 수행하는 단계; 상기 멀티-플래인 프로그램 시퀀스에 따라 상기 제 2 플래인에 대응하는 제 4 덤핑 동작을 수행하는 단계; 그리고 상기 멀티-플래인 프로그램 시퀀스에 따라 상기 제 1 및 제 2 플래인들 각각의 프로그램 동작을 수행하는 단계를 포함한다.
실시 예로서, 상기 제 4 덤핑 동작을 수행하는 단계는: 상기 멀티-플래인 프로그램 시퀀스에 따라 상기 제 2 플래인에 대응하는 제 4 덤핑 동작을 수행하는 동안, 상기 제 1 플래인에 대응하는 제 5 입력 동작을 수행하는 단계; 그리고 상기 멀티-플래인 프로그램 시퀀스에 따라 상기 제 1 플래인에 대응하는 제 5 덤핑 동작을 수행하는 동안, 상기 제 2 플래인에 대응하는 제 6 입력 동작을 수행하는 단계를 포함한다.
상기 목적을 달성하기 위한 본 발명에 따른 적어도 두 플래인들을 포함하는 불 휘발성 메모리 장치, 그리고 상기 불 휘발성 메모리 장치를 제어하도록 멀티-플래인 독출 시퀀스를 출력하는 메모리 컨트롤러를 포함하는 메모리 시스템의 동작 방법에 있어서: 상기 멀티-플래인 독출 시퀀스에 따라 상기 적어도 두 플래인들 각각의 선택된 물리적 페이지로부터 복수의 페이지 데이터를 독출하는 센싱 동작을 수행하는 단계; 상기 멀티-플래인 독출 시퀀스에 따라 상기 적어도 두 플래인들 중 제 1 플래인에 대응하는 제 1 출력 동작을 수행하는 단계; 그리고 상기 멀티-플래인 독출 시퀀스에 따라 상기 제 1 플래인에 대응하는 제 1 덤핑 동작을 수행하는 동안, 상기 적어도 두 플래인들 중 제 2 플래인에 대응하는 제 2 출력 동작을 수행하는 단계를 포함한다.
실시 예로서, 상기 멀티-플래인 독출 시퀀스에 따라 상기 제 2 플래인에 대응하는 제 2 덤핑 동작을 수행하는 동안, 상기 제 1 플래인에 대응하는 제 3 출력 동작을 수행하는 단계; 그리고 상기 멀티-플래인 독출 시퀀스에 따라 상기 제 2 플래인에 대응하는 제 4 출력 동작을 수행하는 단계를 포함한다.
실시 예로서, 상기 제 4 출력 동작을 수행하는 단계는: 상기 멀티-플래인 독출 시퀀스에 따라 상기 제 1 플래인에 대응하는 제 3 덤핑 동작을 수행하는 동안, 상기 제 2 플래인에 대응하는 제 4 출력 동작을 수행하는 단계; 상기 멀티-플래인 독출 시퀀스에 따라 상기 제 2 플래인에 대응하는 제 4 덤핑 동작을 수행하는 동안, 상기 제 1 플래인에 대응하는 제 5 출력 동작을 수행하는 단계; 그리고 상기 멀티-플래인 독출 시퀀스에 따라 상기 제 2 플래인에 대응하는 제 6 출력 동작을 수행하는 단계를 포함한다.
상기 목적을 달성하기 위한 본 발명에 따른 메모리 시스템은, 적어도 두 플래인들을 포함하는 불 휘발성 메모리 장치; 그리고 멀티-플래인 동작 시퀀스를 생성하고, 상기 멀티-플래인 동작 시퀀스에 따라 상기 적어도 두 플래인들 중 하나에 대응하는 덤핑 동작을 수행하는 동안, 상기 적어도 두 플래인들 중 하나와 다른 플래인에 대응하는 데이터 입력 동작 또는 데이터 출력 동작을 수행하도록 상기 불 휘발성 메모리 장치를 제어하는 메모리 컨트롤러를 포함한다.
이상과 같은 본 발명의 실시 예에 따르면, 멀티-플래인 동작 시퀀스에 따라 저장 또는 읽기 동작 시간을 단축하는 불 휘발성 메모리 장치, 메모리 컨트롤러, 그리고 그것의 동작 방법을 제공할 수 있다.
도 1은 본 발명의 실시 예에 따른 메모리 시스템을 보여주는 블록도이다.
도 2는 2-플래인 구조의 불 휘발성 메모리 장치(100)를 예시적으로 보여주는 블록도이다.
도 3은 도 2의 불 휘발성 메모리 장치에서 수행되는 원샷 프로그램의 특징을 간략히 보여주는 도면이다.
도 4는 도 2에 도시된 메모리 블록들 중 어느 하나의 메모리 블록(BLK)을 예시적으로 보여주는 도면이다.
도 5는 도 2의 도시된 메모리 블록들 중 어느 하나의 메모리 블록(BLK1)의 사시단면도를 예시적으로 보여주는 도면이다.
도 6은 도 5에 도시된 메모리 블록(BLK1)의 등가 회로를 보여주는 도면이다.
도 7은 도 2의 페이지 버퍼 회로를 자세히 보여주는 블록도이다.
도 8은 도 7의 데이터 래치들을 자세히 보여주는 블록도이다.
도 9는 본 발명에 따른 프로그램 동작 시 메모리 컨트롤러에서 출력되는 멀티-플래인 프로그램 시퀀스(Multi-Plane Program Sequence)를 보여주는 도면이다.
도 10은 본 발명에 따른 읽기 동작 시 메모리 컨트롤러에서 출력되는 멀티-플래인 독출 시퀀스(Multi-Plane Read Sequence)를 보여주는 도면이다.
도 11은 도 9 및 도 10의 어드레스(ADD3, ADD5) 및 데이터 출력 명령(RDout)의 시퀀스들을 자세히 보여주는 도면이다.
도 12는 본 발명의 다른 실시 예에 따른 프로그램 동작 방법의 데이터 전송 순서를 예시적으로 보여주는 도면이다.
도 13은 도 12의 프로그램 동작 방법을 수행하기 위해 생성되는 멀티-플래인 프로그램 시퀀스(Multi-Plane Program Sequence)의 실시 예를 보여주는 도면이다.
도 14는 도 13의 멀티-플래인 프로그램 시퀀스(Multi-Plane Program Sequence)에 따른 메모리 컨트롤러의 동작을 보여주는 순서도이다.
도 15는 도 13의 멀티-플래인 프로그램 시퀀스(Multi-Plane Program Sequence)에 따른 불 휘발성 메모리 장치의 동작을 보여주는 순서도이다.
도 16은 본 발명의 다른 실시 예에 따른 읽기 동작 방법의 데이터 전송 순서를 예시적으로 보여주는 도면이다.
도 17은 도 16의 읽기 동작 방법을 수행하기 위해 생성되는 멀티-플래인 독출 시퀀스(Multi-Plane Read Sequence)의 실시 예를 보여주는 도면이다.
도 18은 도 17의 멀티-플래인 독출 시퀀스(Multi-Plane Read Sequence)에 따른 메모리 컨트롤러의 동작을 보여주는 순서도이다.
도 19는 도 17의 멀티-플래인 독출 시퀀스(Multi-Plane Read Sequence)에 따른 불 휘발성 메모리 장치의 동작을 보여주는 순서도이다.
도 20은 본 발명의 실시 예에 따른 SSD를 예시적으로 보여주는 블록도이다.
도 21은 본 발명의 실시 예에 따른 eMMC를 예시적으로 보여주는 블록도이다.
도 22는 본 발명의 실시 예에 따른 UFS 시스템을 예시적으로 보여주는 블록도이다.
도 23은 본 발명의 실시 예에 따른 모바일 장치(4000)를 예시적으로 보여주는 블록도이다.
앞의 일반적인 설명 및 다음의 상세한 설명 모두 예시적이라는 것이 이해되어야 하며, 청구된 발명의 부가적인 설명이 제공되는 것으로 여겨져야 한다. 참조 부호들이 본 발명의 바람직한 실시 예들에 상세히 표시되어 있으며, 그것의 예들이 참조 도면들에 표시되어 있다. 가능한 어떤 경우에도, 동일한 참조 번호들이 동일한 또는 유사한 부분을 참조하기 위해서 설명 및 도면들에 사용된다.
이하에서는, 메모리 시스템이 본 발명의 특징 및 기능을 설명하기 위한 저장 장치 또는 전자 장치의 한 예로서 사용될 것이다. 또한, 이동되는 데이터 단위를 섹터 단위로 가정하여 본 발명의 특징이 설명되었으나, 데이터 단위가 섹터 단위에만 국한되지 않는다. 하지만, 이 기술 분야에 정통한 사람은 여기에 기재된 내용에 따라 본 발명의 다른 이점들 및 성능을 쉽게 이해할 수 있을 것이다. 또한, 저장 매체로서 낸드 플래시 메모리를 예로 들어 설명되었으나, 또 다른 불 휘발성 메모리 장치들로 구성될 수 있다. 예를 들면, 저장 매체로서 PRAM, MRAM, ReRAM, FRAM, NOR 플래시 메모리 등이 사용될 수 있으며, 이종의 메모리 장치들이 혼용되는 메모리 시스템에도 적용될 수 있다.
본 발명은 다른 실시 예들을 통해 구현되거나 적용될 수 있을 것이다. 게다가, 상세한 설명은 본 발명의 범위, 기술적 사상 그리고 다른 목적으로부터 상당히 벗어나지 않고 관점 및 응용에 따라 수정되거나 변경될 수 있다. 이하, 본 발명에 따른 실시 예를 첨부된 도면을 참조하여 상세히 설명한다.
도 1은 본 발명의 실시 예에 따른 메모리 시스템을 보여주는 블록도이다. 도 1을 참조하면, 메모리 시스템은 불 휘발성 메모리 장치(100) 및 그것을 제어하는 메모리 컨트롤러(200)를 포함한다.
불 휘발성 메모리 장치(100)는 낸드 플래시 메모리(NAND Flash Memory), 수직형 낸드 플래시 메모리(Vertical NAND, 이하, 'VNAND'라고 함), 노아 플래시 메모리(NOR Flash Memory), 저항성 램(Resistive Random Access Memory: RRAM), 상변화 메모리(Phase-Change Memory: PRAM), 자기저항 메모리(Magnetoresistive Random Access Memory: MRAM), 강유전체 메모리(Ferroelectric Random Access Memory: FRAM), 스핀주입 자화반전 메모리(Spin Transfer Torque Random Access Memory: STT-RAM) 등이 될 수 있다. 또한, 본 발명의 불 휘발성 메모리 장치는 3차원 어레이 구조(Three-Dimentional Array Structure)로 구현될 수 있다. 본 발명은 전하 저장층이 전도성 부유 게이트로 구성된 플래시 메모리 장치는 물론, 전하 저장층이 절연막으로 구성된 차지 트랩형 플래시(Charge Trap Flash, "CTF"라 불림)에도 모두 적용 가능하다. 아래에서는 설명의 편의를 위하여 불 휘발성 메모리 장치(100)가 낸드 플래시 메모리인 경우를 예시적으로 설명한다.
불 휘발성 메모리 장치(100)는 복수의 플래인(Plane)들을 가질 수 있다. 플래인(Plane)은 독립적으로 동작하는 하나의 페이지 버퍼 회로에 연결된 메모리 셀 어레이를 의미한다. 따라서, 메모리 컨트롤러(200)로부터 수신된 페이지 단위의 데이터는 각각의 플래인(Plane)에 저장될 수 있다. 또한, 각각의 플래인(Plane)에서 독출된 데이터는 대응하는 페이지 버퍼 회로를 통해 메모리 컨트롤러(200)로 출력될 수 있다. 각각의 플래인(Plane)은 복수의 메모리 블록들을 포함할 수 있다. 불 휘발성 메모리 장치(100)는 페이지 단위로 읽기, 쓰기 동작을 수행하고, 메모리 블록 단위로 소거 동작을 수행할 수 있다.
메모리 컨트롤러(200)는 불 휘발성 메모리 장치(100)에 연결된다. 메모리 컨트롤러(200)는 불 휘발성 메모리 장치(100)를 액세스하도록 구성된다. 예를 들면, 메모리 컨트롤러(200)는 불 휘발성 메모리 장치(100)의 읽기, 쓰기, 소거, 그리고 배경(Background) 동작을 제어하도록 구성된다. 메모리 컨트롤러(200)는 불 휘발성 메모리 장치(100) 및 호스트(Host) 사이에 인터페이스를 제공하도록 구성된다. 메모리 컨트롤러(200)는 불 휘발성 메모리 장치(100)를 제어하기 위한 펌웨어(Firmware)를 구동하도록 구성된다.
메모리 컨트롤러(200)는 호스트(Host)로부터 프로그램 또는 읽기 동작 요청을 수신할 수 있다. 메모리 컨트롤러(200)는 수신된 프로그램 또는 읽기 동작 요청에 따라 멀티-플래인 동작 시퀀스(Multi-Plane Operation Sequence)를 생성할 수 있다. 불 휘발성 메모리 장치(100)는 멀티-플래인 동작 시퀀스(Multi-Plane Operation Sequence)에 따라 프로그램 또는 읽기 동작을 수행할 수 있다. 예를 들면, 멀티-플래인 동작 시퀀스(Multi-Plane Operation Sequence)는 프로그램 동작을 수행하기 위한 멀티-플래인 프로그램 시퀀스(Multi-Plane Program Sequence)를 포함할 수 있다. 또한, 멀티-플래인 동작 시퀀스(Multi-Plane Operation Sequence)는 읽기 동작을 수행하기 위한 멀티-플래인 독출 시퀀스(Multi-Plane Read Sequence)를 포함할 수 있다.
예시적으로, 메모리 컨트롤러(200)는 램(RAM, Random Access Memory), 프로세싱 유닛(Processing unit), 호스트 인터페이스(Host interface), 메모리 인터페이스(Memory interface), 에러 정정부와 같은 구성 요소들을 포함할 수 있다. 메모리 컨트롤러(200)는 메모리 인터페이스(Memory Interface)를 통하여 멀티-플래인 동작 시퀀스(Multi-Plane Operation Sequence)에 따라 프로그램 또는 읽기 동작을 수행할 수 있다.
메모리 컨트롤러(200)는 특정한 통신 규격에 따라 외부 장치(예를 들어, 호스트)와 통신할 수 있다. 예시적으로, 메모리 컨트롤러(200)는 USB (Universal Serial Bus), MMC (multimedia card), PCI (peripheral component interconnection), PCI-E (PCI-express), ATA (Advanced Technology Attachment), Serial-ATA, Parallel-ATA, SCSI (small computer small interface), ESDI (enhanced small disk interface), IDE (Integrated Drive Electronics), 그리고 파이어와이어(Firewire) 등과 같은 다양한 통신 규격들 중 적어도 하나를 통해 외부 장치와 통신하도록 구성된다.
메모리 컨트롤러(200) 및 불 휘발성 메모리 장치(100)는 하나의 반도체 장치로 집적될 수 있다.
예를 들면, 메모리 컨트롤러(200) 및 불 휘발성 메모리 장치(100)는 하나의 반도체 장치로 집적되어, 메모리 카드를 구성할 수 있다. 메모리 컨트롤러(200) 및 불 휘발성 메모리 장치(100)는 하나의 반도체 장치로 집적되어 PC 카드(PCMCIA, personal computer memory card international association), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro), SD 카드(SD, miniSD, microSD, SDHC), 유니버설 플래시 기억장치(UFS) 등과 같은 메모리 카드를 구성할 수 있다.
예를 들면, 메모리 컨트롤러(200) 및 불 휘발성 메모리 장치(100)는 하나의 반도체 장치로 집적되어 솔리드 스테이트 드라이브(SSD, Solid State Drive)를 구성할 수 있다. 솔리드 스테이트 드라이브(SSD)는 반도체 메모리에 데이터를 저장하도록 구성되는 저장 장치를 포함한다. 메모리 시스템이 솔리드 스테이트 드라이브(SSD)로 이용되는 경우, 메모리 시스템에 연결된 호스트(Host)의 동작 속도는 획기적으로 개선된다.
다른 예로서, 메모리 시스템은 컴퓨터, UMPC (Ultra Mobile PC), 워크스테이션, 넷북(net-book), PDA (Personal Digital Assistants), 포터블(portable) 컴퓨터, 웹 타블렛(web tablet), 태블릿 컴퓨터(tablet computer), 무선 전화기(wireless phone), 모바일 폰(mobile phone), 스마트폰(smart phone), e-북(e-book), PMP(portable multimedia player), 휴대용 게임기, 네비게이션(navigation) 장치, 블랙박스(black box), 디지털 카메라(digital camera), DMB (Digital Multimedia Broadcasting) 재생기, 3차원 텔레비전(3-dimensional television), 스마트 텔레비전(smart television), 디지털 음성 녹음기(digital audio recorder), 디지털 음성 재생기(digital audio player), 디지털 영상 녹화기(digital picture recorder), 디지털 영상 재생기(digital picture player), 디지털 동영상 녹화기(digital video recorder), 디지털 동영상 재생기(digital video player), 데이터 센터를 구성하는 스토리지, 정보를 무선 환경에서 송수신할 수 있는 장치, 홈 네트워크를 구성하는 다양한 전자 장치들 중 하나, 컴퓨터 네트워크를 구성하는 다양한 전자 장치들 중 하나, 텔레매틱스 네트워크를 구성하는 다양한 전자 장치들 중 하나, RFID 장치, 또는 컴퓨팅 시스템을 구성하는 다양한 구성 요소들 중 하나 등을 구성할 수 있다.
불 휘발성 메모리 장치(100) 또는 메모리 시스템은 다양한 형태의 패키지로 실장될 수 있다.
예를 들면, 불 휘발성 메모리 장치(100) 또는 메모리 시스템은 PoP(Package on Package), Ball grid arrays(BGAs), Chip scale packages(CSPs), Plastic Leaded Chip Carrier(PLCC), Plastic Dual In Line Package(PDIP), Die in Waffle Pack, Die in Wafer Form, Chip On Board(COB), Ceramic Dual In Line Package(CERDIP), Plastic Metric Quad Flat Pack(MQFP), Thin Quad Flatpack(TQFP), Small Outline(SOIC), Shrink Small Outline Package(SSOP), Thin Small Outline(TSOP), Thin Quad Flatpack(TQFP), System In Package(SIP), Multi Chip Package(MCP), Wafer-level Fabricated Package(WFP), Wafer-Level Processed Stack Package(WSP) 등과 같은 방식으로 패키지화되어 실장될 수 있다.
도 2는 2-플래인 구조의 불 휘발성 메모리 장치(100)를 예시적으로 보여주는 블록도이다. 도 2을 참조하면, 불 휘발성 메모리 장치(100)는 제 1 플래인(110-1), 제 2 플래인(110-2), 제 1 어드레스 디코더(120-1), 제 2 어드레스 디코더(120-2), 제 1 페이지 버퍼 회로(130-1), 제 2 페이지 버퍼 회로(130-2) 및 제어 로직(140)을 포함한다.
제 1 플래인(110-1) 및 제 2 플래인(110-2)들 각각은 복수의 메모리 블록들(BLK1 ~ BLKz, z는 2 이상의 정수)을 포함한다. 메모리 블록들(BLK1 ~ BLKz) 각각은 워드 라인들(WLs), 적어도 하나의 스트링 선택 라인(SSL) 및 적어도 하나의 접지 선택 라인(GSL)을 통해 어드레스 디코더(120-1 혹은 120-2)에 연결될 수 있다. 메모리 블록들(BLK1 ~ BLKz) 각각은 비트 라인들(BLs)을 통해 페이지 버퍼 회로(130-1 혹은 130-2)에 연결될 수 있다.
메모리 블록들(BLK1 ~ BLKz) 각각은 기판 상에서 제 1 방향 및 제 2 방향(제 1 방향과 다름)에 따라 배열되고, 제 3 방향(제 1 방향과 제 2 방향으로 형성된 평면에 수직한 방향)으로 배열되는 3차원 구조의 복수의 스트링들(strings)을 포함한다. 여기서 복수의 스트링들 각각은, 적어도 하나의 스트링 선택 트랜지스터, 복수의 메모리 셀들, 적어도 하나의 접지 선택 트랜지스터들로 기판에 수직한 방향으로 직렬로 구성된다. 여기서 복수의 메모리 셀들 각각은 적어도 한 비트를 저장할 수 있다. 실시 예에 있어서, 적어도 하나의 스트링 선택 트랜지스터 및 복수의 메모리 셀들 사이에 적어도 하나의 더미 셀들이 포함될 수 있다. 다른 실시 예에 있어서, 복수의 메모리 셀들과 적어도 하나의 접지 선택 트랜지스터들 사이에 적어도 하나의 더미 셀들이 포함될 수 있다.
제 1 및 제 2 어드레스 디코더들(120-1, 120-2) 각각은 어드레스에 응답하여 복수의 메모리 블록들(BLK1 ~ BLKz) 중 어느 하나를 선택할 수 있다. 또한, 제 1 및 제 2 어드레스 디코더들(120-1, 120-2) 각각은 워드 라인들(WLs), 적어도 하나의 스트링 선택 라인(SSL) 및 적어도 하나의 접지 선택 라인(GSL)을 통해 각각의 플래인(110-1, 110-2)에 연결된다. 어드레스 디코더(120)는 디코딩된 로우(Row) 어드레스를 이용하여 워드 라인들(WLs), 스트링 선택 라인(SSL), 접지 선택 라인(GSL)을 선택한다. 또한, 제 1 및 제 2 어드레스 디코더들(120-1, 120-2) 각각은 입력된 어드레스 중 컬럼(Column) 어드레스를 디코딩할 수 있다. 여기서 디코딩된 컬럼 어드레스는 페이지 버퍼 회로(130-1 혹은 130-2)에 전달될 것이다. 예를 들면, 어드레스 디코더들(120-1, 120-2) 각각은 로우 디코더, 컬럼 디코더, 어드레스 버퍼 등을 포함할 수 있다.
제 1 및 제 2 페이지 버퍼 회로들(130-1, 130-2) 각각은 비트 라인들(BLs)을 통해 대응하는 플래인(110-1 혹은 110-2)에 연결된다. 제 1 및 제 2 페이지 버퍼 회로들(130-1, 130-2) 각각은 제 1 및 제 2 어드레스 디코더들(120-1, 120-2)로부터 디코딩된 컬럼 어드레스를 입력받도록 구현될 것이다. 제 1 및 제 2 페이지 버퍼 회로들(130-1, 130-2) 각각은 디코딩된 컬럼 어드레스를 이용하여 비트 라인들(BLs)을 선택할 것이다.
제 1 및 제 2 페이지 버퍼 회로들(130-1, 130-2) 각각은 외부로부터(예를 들어, 메모리 컨트롤러(200), 도 1 참조) 데이터를 입력받고, 입력된 데이터를 대응하는 플래인(110-1 혹은 110-2)에 저장한다. 또한, 제 1 및 제 2 페이지 버퍼 회로들(130-1, 130-2) 각각은 대응하는 플래인(110-1 혹은 110-2)로부터 데이터를 읽고, 읽혀진 데이터를 외부로 출력할 것이다.
예를 들면, 제 1 및 제 2 페이지 버퍼 회로들(130-1, 130-2) 각각은 복수의 페이지 데이터를 동시에 하나의 물리적 페이지에 저장할 수 있다. 제 1 및 제 2 페이지 버퍼 회로들(130-1, 130-2) 각각은 복수의 페이지 데이터를 저장하는 래치들(도시되지 않음)을 구비할 수 있다. 제 1 및 제 2 페이지 버퍼 회로들(130-1, 130-2) 각각의 래치들에 저장된 복수의 페이지 데이터는 필요에 따라 서로 교환될 수 있으며, 이를 페이지 데이터 교환이라고 불린다. 아래에서는 이러한 래치들 사이에서 페이지 데이터가 교환되는 것을 덤핑 동작(Dumping Operation)이라고 부르겠다.
제어 로직(140)은 불 휘발성 메모리 장치(100)의 전반적인 동작(프로그램/읽기/소거 등)을 제어할 수 있다. 제어 로직(140)은 멀티-플래인 동작 시퀀스(Multi-Plane Operation Sequence)에 따라 메모리 컨트롤러(200)로부터 출력된 제어 신호들(CTRL) 혹은 명령들에 응답하여 동작할 수 있다.
예를 들어, 제어 로직(140)은 멀티-플래인 동작 시퀀스(Multi-Plane Operation Sequence)에 따라 복수의 페이지 데이터를 하나의 물리적 페이지에 프로그램 되도록 대응하는 어드레스 디코더(120-1 혹은 120-2) 및 대응하는 페이지 버퍼 회로(130-1 혹은 130-2)를 제어할 수 있다.
또한, 제어 로직(140)은 멀티-플래인 동작 시퀀스(Multi-Plane Operation Sequence)에 따라 하나의 물리적 페이지에 저장된 복수의 페이지 데이터를 읽고, 읽혀진 복수의 페이지 데이터를 순차적으로 출력하도록 대응하는 어드레스 디코더(120-1 혹은 120-2) 및 대응하는 페이지 버퍼 회로(130-1 혹은 130-2)를 제어할 수 있다.
제어 로직(140)은 멀티-플래인 동작 시퀀스(Multi-Plane Operation Sequence)에 따른 페이지 데이터 교환 명령을 입력받고, 페이지 데이터 교환 명령에 응답하여 대응하는 페이지 버퍼 회로(130-1 혹은 130-2)의 래치들에 저장된 페이지 데이터를 교환시킬 수 있다.
도 2에 미도시되어 있지만, 불 휘발성 메모리 장치(100)는 입출력 회로(I/O Circuit)를 더 포함할 수 있다. 입출력 회로(I/O Circuit)는 제 1 및 제 2 어드레스 디코더(120-1, 120-2), 제 1 및 제 2 페이지 버퍼 회로(130-1, 130-2) 및 제어 로직(140)과 연결될 수 있다. 입출력 회로(I/O Circuit)는 메모리 컨트롤러(200)로부터 수신되는 명령들, 어드레스들 및 데이터를 임시로 저장하는 글로벌 버퍼(Global Buffer)를 포함할 수 있다. 제 1 및 제 2 페이지 버퍼 회로(130-1, 130-2)는 입출력 회로(I/O Circuit)에 포함된 하나의 글로벌 버퍼(Global Buffer)를 공유할 수 있다.
상술 된 바와 같이, 본 발명의 실시 예에 따른 불 휘발성 메모리 장치(100)는 멀티-플래인 동작 시퀀스(Multi-Plane Operation Sequence)에 따른 멀티-플래인 동작 모드를 지원할 수 있다. 멀티-플래인 동작 모드는 프로그램 및 읽기 동작들 모두에 적용될 수 있다.
도 3은 도 2의 불 휘발성 메모리 장치에서 수행되는 원샷 프로그램의 특징을 간략히 보여주는 도면이다. 도 3을 참조하면, (I)는 프로그램되기 이전의 메모리 셀들의 문턱 전압 상태를 보여주는 산포이고, (II)는 원샷 프로그램 이후의 메모리 셀들의 프로그램 상태에 해당하는 문턱 전압의 산포를 나타낸다.
(I)에서 도시된 바와 같이 프로그램되기 이전에는 모든 메모리 셀들은 소거 상태(E0)에 해당하는 문턱 전압을 갖는다. 선택된 메모리 셀들은 소거 동작에 의해서 모두 소거 상태(E0)에 대응하는 문턱 전압을 가질 것이다. 그러나, 선택된 메모리 셀들이 저장할 수 있는 최대 용량의 데이터가 제공되면, 메모리 셀들에 대한 원샷 프로그램(One Shot Program)이 실시될 것이다.
원샷 프로그램은 멀티 레벨 셀에 저장될 수 있는 멀티-비트가 하나의 프로그램 사이클을 통해서 저장되는 프로그램 동작이다. 즉, 2-비트 멀티 레벨 셀의 경우, 원샷 프로그램에 의해서 하나의 메모리 셀에 2-비트 데이터가 1회의 프로그램 사이클 동안에 프로그램되는 동작을 일컫는다. 1회의 프로그램 사이클은 복수의 증가하는 프로그램 펄스들과 각각의 프로그램 펄스들에 후속하는 타깃 상태들(Q1, Q2, Q3) 각각에 대응하는 검증 펄스들로 구성된다. 즉, 원샷 프로그램은 멀티 레벨 셀에 하나의 프로그램 사이클에서 1-비트가 저장되는 셰도우 프로그램(Shadow Program) 방식과 대비될 수 있다.
도 3에서, 예시적으로 2-비트 멀티 레벨 셀의 경우가 도시되었다. 그러나 원샷 프로그램은 이에 한정되지 않는다. 도시되지 않았지만 예를 들면, 3-비트 멀티 레벨 셀의 경우, 원샷 프로그램에 의해서 하나의 메모리 셀에 3-비트 데이터가 1회의 프로그램 사이클 동안에 프로그램될 수 있다. 1회의 프로그램 사이클은 복수의 증가하는 프로그램 펄스들과 각각의 프로그램 펄스들에 후속하는 타깃 상태들(Q1, Q2, Q3, Q4, Q5, Q6, Q7) 각각에 대응하는 검증 펄스들로 구성될 수 있다.
원샷 프로그램은 프로그램 교란(Program Disturbance)과 같은 워드 라인 간의 간섭이 문제되지 않는 수직 구조 불 휘발성 메모리 장치에서 사용될 수 있다. 원샷 프로그램에 의해 프로그램된 불 휘발성 메모리 장치는 읽기 동작 시에도 멀티-레벨의 데이터를 한번의 센싱 동작으로 독출할 수 있다.
도 4는 도 2에 도시된 메모리 블록들 중 어느 하나의 메모리 블록(BLK)을 예시적으로 보여주는 도면이다. 도 4를 참조하면, 기판(SUB) 위에 4개의 서브 블록들이 형성된다. 각각의 서브 블록들은 기판(SUB) 위에 워드 라인 컷들 사이에 적어도 하나의 접지 선택 라인(Ground Selection Line: GSL), 복수의 워드 라인들(WLs), 적어도 하나의 스트링 선택 라인(String Selection Line: SSL)이 판 형태로 적층됨으로써 형성된다. 여기서 적어도 하나의 스트링 선택 라인(SSL)은 스트링 선택 라인 컷으로 분리된다.
예를 들면, 접지 선택 라인(GSL)과 워드 라인들(WLs) 사이에 적어도 하나의 더미 워드 라인이 판 형태로 적층되거나, 워드 라인들(WLs)과 스트링 선택 라인(SSL) 사이에 적어도 하나의 더미 워드 라인이 판 형태로 적층될 수 있다.
각각의 워드 라인 컷들은, 도시되지 않았지만 공통 소스 라인(Common Source Line: CSL)을 포함할 수 있다. 예를 들면, 각각의 워드 라인 컷에 포함된 공통 소스 라인(CSL)은 공통으로 연결된다. 비트 라인에 연결된 필라(Pillar)가 적어도 하나의 접지 선택 라인(GSL), 복수의 워드 라인들(WLs), 적어도 하나의 스트링 선택 라인(SSL)을 관통함으로써, 스트링이 형성된다.
도 4에서는 워드 라인 컷들 사이의 대상을 서브 블록으로 도시하였는데, 본 발명이 반드시 여기에 제한되지 않는다. 본 발명의 서브 블록은 워드 라인 컷과 스트링 선택 라인 컷 사이의 대상을 서브 블록으로 명명할 수 있다.
본 발명의 실시 예에 따른 블록(BLK)은 두 개의 워드 라인들이 하나로 병합된 구조, 다른 말로 워드 라인 병합 구조(Merged Wordline Structure)로 구현될 수 있다.
도 5는 도 2의 도시된 메모리 블록들 중 어느 하나의 메모리 블록(BLK1)의 사시단면도를 예시적으로 보여주는 도면이다. 도 5를 참조하면, 메모리 블록(BLK1)은 기판(SUB)과 수직 방향으로 형성된다. 기판(SUB)에는 n+ 도핑 영역이 제 1 방향으로 신장된다.
기판(SUB) 위에는 게이트 전극막(Gate Electrode Layer)과 절연막(Insulation Layer)이 교대로 증착된다. 게이트 전극막(Gate Electrode Layer)과 절연막(Insulation Layer) 사이에는 정보 저장막(Information storage Layer)이 형성될 수 있다. 게이트 전극막과 절연막을 수직 방향으로 패터닝(Vertical Patterning)하면, V자 모양의 필라(Pillar)가 형성된다. 필라(Pillar)는 게이트 전극막과 절연막을 관통하여 기판(SUB)과 연결된다. 필라(Pillar)의 내부는 충전 유전 패턴(Filing Dielectric Pattern)으로 실리콘 산화물(Silicon Oxide)과 같은 절연 물질로 구성될 수 있다. 필라(Pillar)의 외부는 수직 활성 패턴(Vertical Active Pattern)으로 채널 반도체로 구성될 수 있다.
메모리 블록(BLK1)의 게이트 전극막(Gate Electrode Layer)은 접지 선택 라인(GSL), 복수의 워드 라인들(WL1 ~ WL8), 그리고 스트링 선택 라인(SSL)에 연결될 수 있다. 그리고 메모리 블록(BLK1)의 필라(Pillar)는 복수의 비트 라인들(BL1 ~ BL3)과 연결될 수 있다. 도 5에서는, 하나의 메모리 블록(BLK1)이 2개의 선택 라인(GSL, SSL), 8개의 워드 라인(WL1 ~ WL8), 그리고 3개의 비트 라인(BL1 ~ BL3)을 갖는 것으로 도시되어 있으나, 실제로는 이것들보다 더 많거나 적을 수 있다.
도 6은 도 5에 도시된 메모리 블록(BLK1)의 등가 회로를 보여주는 도면이다. 도 6을 참조하면, 비트 라인들(BL1 ~ BL3)과 공통 소스 라인(CSL) 사이에는 셀 스트링(CS11 ~ CS33)이 연결되어 있다. 각각의 셀 스트링(예를 들면, CS11)은 접지 선택 트랜지스터(GST), 복수의 메모리 셀(MC1 ~ MC8), 그리고 스트링 선택 트랜지스터(SST)를 포함할 수 있다.
스트링 선택 트랜지스터(SST)는 스트링 선택 라인(SSL)에 연결된다. 스트링 선택 라인(SSL)은 제 1 내지 제 3 스트링 선택 라인(SSL1 ~ SSL3)으로 분리되어 있다. 도 6에서는 하나의 비트 라인에 대응하는 3개의 스트링 선택 라인들(SSL1 ~ SSL3)에 대하여 도시한다. 하지만, 본 발명이 여기에 제한되지 않을 것이다. 본 발명의 메모리 블록(BLK1)은 하나의 비트 라인에 대응하는 적어도 2개의 스트링 선택 라인들로 구성될 수 있다.
접지 선택 트랜지스터(GST)는 접지 선택 라인(GSL)에 연결된다. 각 셀 스트링의 접지 선택 라인(GSL)은 연결되어 있다. 스트링 선택 트랜지스터(SST)는 비트 라인(BL)에 연결되고, 접지 선택 트랜지스터(GST)는 공통 소스 라인(CSL)에 연결된다. 한편, 도 6에 도시된 메모리 블록(BLK1)에서는 접지 선택 라인(GSL)이 공유된 구조이다. 하지만, 본 발명이 반드시 여기에 제한될 필요는 없다. 본 발명의 접지 선택 라인(GSL)은 스트링 선택 라인들(SSL1 ~ SSL3)처럼 분리된 구조로 구현될 수 있다.
복수의 메모리 셀(MC1 ~ MC8)은 각각 대응하는 워드 라인(WL1 ~ WL8)에 연결된다. 하나의 워드 라인에 연결되고, 동시에 프로그램되는 메모리 셀들의 집합을 페이지(Page)라 부른다. 메모리 블록(BLK1)은 복수의 페이지로 구성된다. 또한, 하나의 워드 라인에는 복수의 페이지들이 연결될 수 있다. 도 3을 참조하면, 공통 소스 라인(CSL)으로부터 동일 높이의 워드 라인(예를 들면, WL4)은 3개의 페이지에 공통으로 연결되어 있다.
한편, 각각의 메모리 셀은 한 비트의 데이터 또는 두 비트 이상의 데이터를 저장할 수 있다. 하나의 메모리 셀에 한 비트의 데이터를 저장할 수 있는 메모리 셀은 싱글-레벨 셀(Single Level Cell: SLC) 또는 싱글-비트 셀(Single Bit Cell)이라 부른다. 하나의 메모리 셀에 두 비트 이상의 데이터를 저장할 수 있는 메모리 셀은 멀티-레벨 셀(Multi Level Cell: MLC) 또는 멀티-비트 셀(Multi Bit Cell)이라 부른다. 2비트 MLC의 경우에는 하나의 물리적 페이지에 2개의 페이지 데이터가 저장된다. 따라서 제 4 워드 라인(WL4)에 연결된 메모리 셀에는 6개의 페이지 데이터가 저장될 수 있다.
한편, 불 휘발성 메모리 장치가 차지 트랩형 플래시(Charge Trap Flash; CTF)로 구현될 수 있다. 이때, 프로그램 된 CTF에 트랩 되어 있던 전하들이 시간이 지나면서 재분포되고 유실되는 IVS(Initial Verify Shift)가 발생될 수 있다. 이러한 산포 열화 현상을 극복하기 위하여 재프로그래밍을 수행할 수도 있다.
도 7은 도 2의 페이지 버퍼 회로를 자세히 보여주는 블록도이다. 도 7을 참조하면, 페이지 버퍼 회로(130-1)는 캐시 래치들(131-1) 및 데이터 래치들(132-1)을 포함할 수 있다. 도 7에서 예시적으로 제 1 플래인(110-1)과 연결된 페이지 버퍼 회로(130-1)를 설명한다. 하지만, 불 휘발성 메모리 장치(100)에 포함된 모든 페이지 버퍼 회로들(130-1, 130-2)은 페이지 버퍼 회로(130-1)와 같은 구조를 가질 수 있다.
데이터 래치들(132-1)은 복수의 페이지 데이터를 저장하기 위해 캐시 래치들(131-1)보다 더 많은 수의 래치들을 포함할 수 있다. 본 발명에 따른 불 휘발성 메모리 장치(100)는 데이터 래치들(132-1)에 저장된 복수의 페이지 데이터를 제 1 플래인(110-1)의 선택된 물리적 페이지에 동시에 프로그램할 수 있다. 또한, 불 휘발성 메모리 장치(100)는 제 1 플래인(110-1)의 선택된 물리적 페이지에 프로그램되어 있는 복수의 페이지 데이터를 동시에 센싱하여 데이터 래치들(132-1)에 저장할 수 있다. 이하에서 물리적 페이지는 어느 하나의 플래인 내에서 하나의 워드 라인에 연결된 메모리 셀들의 집합을 의미한다.
프로그램 동작 시, 캐시 래치들(131-1)은 하나의 페이지 데이터를 수신할 수 있다. 캐시 래치들(131-1)은 수신된 페이지 데이터를 데이터 래치들(132-1)에 전송한 후에 다른 페이지 데이터를 수신할 수 있다. 데이터 래치들(132-1)은 캐시 래치들(131-1)로부터 한번에 하나의 페이지 데이터를 수신할 수 있다. 또한, 데이터 래치들(132-1)은 복수의 페이지 데이터를 저장할 수 있다. 저장된 복수의 페이지 데이터는 원샷 프로그램에 따라 제 1 플래인(110-1)의 선택된 물리적 페이지에 한번에 프로그램될 수 있다.
읽기 동작 시, 제 1 플래인(110-1)의 선택된 물리적 페이지로부터 복수의 페이지 데이터는 동시에 센싱되어 데이터 래치들(132-1)에 저장될 수 있다. 복수의 페이지 데이터는 한번에 하나의 페이지 단위로 캐시 래치들(131-1)에 전송될 수 있다. 캐시 래치들(131-1)은 하나의 페이지 데이터를 출력한 후에 다른 페이지 데이터를 데이터 래치들(132-1)로부터 수신할 수 있다.
도 8은 도 7의 데이터 래치들을 자세히 보여주는 블록도이다. 도 8을 참조하면, 데이터 래치들(132-1)은 제 1 내지 제 3 데이터 래치들(DL11, DL12, DL13)을 포함할 수 있다. 도 8에서 예시적으로 제 1 플래인(110-1)과 연결된 페이지 버퍼 회로(130-1)를 설명한다. 하지만, 불 휘발성 메모리 장치(100)에 포함된 모든 페이지 버퍼 회로들(130-1, 130-2)은 페이지 버퍼 회로(130-1)와 같은 구조를 가질 수 있다. 이하에서 예시적으로 제 1 플래인(110-1)의 메모리 셀들 각각은 3-비트 데이터를 저장하는 멀티-레벨 셀인 것으로 가정한다. 그러나 불 휘발성 메모리 장치(100)의 메모리 셀들은 이에 한정되지 않는다.
프로그램 동작 시, 캐시 래치들(131-1)은 제 1 페이지(First Page)의 데이터를 수신할 수 있다. 캐시 래치들(131-1)은 제 1 페이지(First Page)의 데이터를 제 1 데이터 래치들(DL11)에 전송한 후에 제 2 페이지(Second Page)의 데이터를 수신할 수 있다. 캐시 래치들(131-1)은 제 2 페이지(Second Page)의 데이터를 제 2 데이터 래치들(DL12)에 전송한 후에 제 3 페이지(Third Page)의 데이터를 수신할 수 있다. 캐시 래치들(131-1)은 제 3 페이지(Third Page)의 데이터를 제 3 데이터 래치들(DL13)에 전송할 수 있다. 제 1 내지 제 3 데이터 래치들(DL11, DL12, DL13)에 저장된 제 1 내지 제 3 페이지(First Page, Second Page, Third Page)의 데이터는 원샷 프로그램에 따라 제 1 플래인(110-1)의 선택된 물리적 페이지에 한번에 프로그램될 수 있다.
읽기 동작 시, 제 1 플래인(110-1)의 선택된 물리적 페이지로부터 제 1 내지 제 3 페이지(First Page, Second Page, Third Page)의 데이터는 동시에 센싱되어 제 1 내지 제 3 데이터 래치들(DL11, DL12, DL13)에 저장될 수 있다. 예를 들면, 제 1 페이지(First Page)의 데이터는 제 1 데이터 래치들(DL11)에 저장될 수 있다. 제 2 페이지(Second Page)의 데이터는 제 2 데이터 래치들(DL12)에 저장될 수 있다. 제 3 페이지(Third Page)의 데이터는 제 3 데이터 래치들(DL13)에 저장될 수 있다. 제 1 내지 제 3 페이지(First Page, Second Page, Third Page)의 데이터는 하나씩 캐시 래치들(131-1)로 전송될 수 있다. 예를 들면, 제 1 페이지(First Page)의 데이터는 제 1 데이터 래치들(DL11)로부터 캐시 래치들(131-1)로 전송될 수 있다. 제 1 페이지(First Page)의 데이터가 출력된 후에 제 2 페이지(Second Page)의 데이터는 제 2 데이터 래치들(DL12)로부터 캐시 래치들(131-1)로 전송될 수 있다. 제 2 페이지(Second Page)의 데이터가 출력된 후에 제 3 페이지(Third Page)의 데이터는 제 3 데이터 래치들(DL13)로부터 캐시 래치들(131-1)로 전송될 수 있다. 제 3 페이지(Third Page)의 데이터가 출력된 후에 읽기 동작은 완료될 수 있다.
각 플래인(110-1, 110-2)의 제 1 내지 제 3 페이지(First Page, Second Page, Third Page)의 데이터는 하위비트(Least Significant Bit, 이하 LSB), 중위비트(Central Significant Bit, 이하 CSB) 또는 상위비트(Most Significant Bit, 이하 MSB) 페이지 데이터일 수 있다. 예를 들면, 각 플래인(110-1, 110-2)의 제 1 페이지(First Page)의 데이터는 LSB 페이지 데이터일 수 있다. 각 플래인(110-1, 110-2)의 제 2 페이지(Second Page)의 데이터는 CSB 페이지 데이터일 수 있다. 각 플래인(110-1, 110-2)의 제 3 페이지(Third Page)의 데이터는 MSB 페이지 데이터일 수 있다.
도 9는 본 발명에 따른 프로그램 동작 시 메모리 컨트롤러에서 출력되는 멀티-플래인 프로그램 시퀀스(Multi-Plane Program Sequence)를 보여주는 도면이다. 도 9를 참조하면, 메모리 컨트롤러(200, 도 1 참조)는 호스트(Host)의 프로그램 동작 요청에 따라 멀티-플래인 프로그램 시퀀스(Multi-Plane Program Sequence)를 생성할 수 있다. 불 휘발성 메모리 장치(100)는 멀티-플래인 프로그램 시퀀스(Multi-Plane Program Sequence)에 따라 프로그램 동작을 수행할 수 있다. 멀티-플래인 프로그램 시퀀스(Multi-Plane Program Sequence)는 다음과 같은 4개의 프로그램 시퀀스들로 구성될 수 있다.
제 1 프로그램 시퀀스에서, 프로그램 시퀀스 시작 명령(80h) 및 어드레스(ADD5)가 입력된 후, 제 1 플래인의 제 1 페이지 데이터(Page Data1_p1)는 제 1 플래인의 페이지 버퍼 회로(130-1, 도 2 참조)로 전송될 수 있다. 제 1 플래인의 제 1 페이지 데이터(Page Data1_p1)는 제 1 플래인의 페이지 버퍼(130-1)의 캐시 래치들에 저장될 수 있다. 확인 명령(11h)이 입력되고 2-플래인 프로그램을 위한 더미 비지 시간(tDBSY, Dummy Busy Time for Two Plane Program)이 지난 후, 프로그램 시퀀스 시작 명령(81h) 및 어드레스(ADD5)가 입력될 수 있다. 프로그램 시퀀스 시작 명령(81h) 및 어드레스(ADD5)가 입력된 후, 제 2 플래인의 제 1 페이지 데이터(Page Data1_p2)는 제 2 플래인의 페이지 버퍼 회로(130-2)로 전송될 수 있다. 제 2 플래인의 제 1 페이지 데이터(Page Data1_p2)는 제 2 플래인의 페이지 버퍼(130-2)의 캐시 래치들에 저장될 수 있다. 그 후에 캐시 래치들로부터 제 1 데이터 캐시들로 데이터를 전송하도록 멀티-플래인 덤핑 명령(C0h) 및 래치 지정 명령(31h)이 입력된 후, 제 1 및 제 2 플래인 각각의 제 1 페이지 데이터(Page Data1_p1, Page Data1_p2)는 캐시 래치들로부터 제 1 데이터 래치들로 전송될 수 있다. 캐시 래치들로부터 데이터 래치들로의 덤핑 동작(Dumping Operation)은 데이터 셋 업을 위한 더미 비지 시간(tDBSY2, Dummy Busy Time for Data Set Up)동안 수행될 수 있다.
제 2 프로그램 시퀀스에서, 프로그램 시퀀스 시작 명령(80h) 및 어드레스(ADD5)가 입력된 후, 제 1 플래인의 제 2 페이지 데이터(Page Data2_p1)는 제 1 플래인의 페이지 버퍼 회로(130-1)로 전송될 수 있다. 제 1 플래인의 제 2 페이지 데이터(Page Data2_p1)는 제 1 플래인의 페이지 버퍼(130-1)의 캐시 래치들에 저장될 수 있다. 확인 명령(11h)이 입력되고 2-플래인 프로그램을 위한 더미 비지 시간(tDBSY)이 지난 후, 프로그램 시퀀스 시작 명령(81h) 및 어드레스(ADD5)가 입력될 수 있다. 프로그램 시퀀스 시작 명령(81h) 및 어드레스(ADD5)가 입력된 후, 제 2 플래인의 제 2 페이지 데이터(Page Data2_p2)는 제 2 플래인의 페이지 버퍼 회로(130-2)로 전송될 수 있다. 제 2 플래인의 제 2 페이지 데이터(Page Data2_p2)는 제 2 플래인의 페이지 버퍼(130-2)의 캐시 래치들에 저장될 수 있다. 그 후에 캐시 래치들로부터 제 2 데이터 캐시들로 데이터를 전송하도록 덤핑 동작 명령(C0h-32h)이 입력된 후, 제 1 및 제 2 플래인 각각의 제 2 페이지 데이터(Page Data2_p1, Page Data2_p2)는 캐시 래치들로부터 제 2 데이터 래치들로 전송될 수 있다. 캐시 래치들로부터 데이터 래치들로의 덤핑 동작(Dumping Operation)은 데이터 셋 업을 위한 더미 비지 시간(tDBSY2)동안 수행될 수 있다.
제 3 프로그램 시퀀스에서, 프로그램 시퀀스 시작 명령(80h) 및 어드레스(ADD5)가 입력된 후, 제 1 플래인의 제 3 페이지 데이터(Page Data3_p1)는 제 1 플래인의 페이지 버퍼 회로(130-1)로 전송될 수 있다. 제 1 플래인의 제 3 페이지 데이터(Page Data3_p1)는 제 1 플래인의 페이지 버퍼(130-1)의 캐시 래치들에 저장될 수 있다. 확인 명령(11h)이 입력되고 2-플래인 프로그램을 위한 더미 비지 시간(tDBSY)이 지난 후, 프로그램 시퀀스 시작 명령(81h) 및 어드레스(ADD5)가 입력될 수 있다. 프로그램 시퀀스 시작 명령(81h) 및 어드레스(ADD5)가 입력된 후, 제 2 플래인의 제 3 페이지 데이터(Page Data3_p2)는 제 2 플래인의 페이지 버퍼 회로(130-2)로 전송될 수 있다. 제 2 플래인의 제 3 페이지 데이터(Page Data3_p2)는 제 2 플래인의 페이지 버퍼(130-2)의 캐시 래치들에 저장될 수 있다. 그 후에 캐시 래치들로부터 제 3 데이터 캐시들로 데이터를 전송하도록 덤핑 동작 명령(C0h-32h)이 입력된 후, 제 1 및 제 2 플래인 각각의 제 3 페이지 데이터(Page Data3_p1, Page Data3_p2)는 캐시 래치들로부터 제 3 데이터 래치들로 전송될 수 있다. 캐시 래치들로부터 데이터 래치들로의 덤핑 동작(Dumping Operation)은 데이터 셋 업을 위한 더미 비지 시간(tDBSY2)동안 수행될 수 있다.
제 4 프로그램 시퀀스에서, 제 1 플래인에 대응하는 프로그램 시작 명령(8Bh), 어드레스(ADD5) 및 확인 명령(11h)이 입력될 수 있다. 확인 명령(11h)이 입력되고 2-플래인 프로그램을 위한 더미 비지 시간(tDBSY)이 지난 후, 제 2 플래인에 대응하는 프로그램 시작 명령(8Bh) 및 어드레스(ADD5)가 입력될 수 있다. 프로그램 수행 명령(10h)이 입력된 후, 각 플래인(110-1, 110-2)에서 프로그램 동작이 수행될 수 있다. 예를 들면, 프로그램 시간(tPROG)동안 제 1 및 제 2 플래인들(110-1, 110-2)에서 프로그램 동작들이 동시에 수행될 수 있다. 또한, 제 1 플래인에서 제 1 내지 제 3 페이지 데이터(Page Data1_p1, Page Data2_p1, Page Data3_p1)는 원샷 프로그램에 따라 선택된 물리적 페이지에 한번에 프로그램될 수 있다. 제 2 플래인에서 제 1 내지 제 3 페이지 데이터(Page Data1_p2, Page Data2_p2, Page Data3_p2)는 원샷 프로그램에 따라 선택된 물리적 페이지에 한번에 프로그램될 수 있다.
각 플래인의 제 1 내지 제 3 페이지 데이터(Page Data1_p1, Page Data2_p1, Page Data3_p1, Page Data1_p2, Page Data2_p2, Page Data3_p2)는 LSB, CSB 또는 MSB 페이지 데이터일 수 있다. 예를 들면, 각 플래인의 제 1 페이지 데이터(Page Data1_p1, Page Data1_p2)는 LSB 페이지 데이터일 수 있다. 각 플래인의 제 2 페이지 데이터(Page Data2_p1, Page Data2_p2)는 CSB 페이지 데이터일 수 있다. 각 플래인의 제 3 페이지 데이터(Page Data3_p1, Page Data3_p2)는 MSB 페이지 데이터일 수 있다.
도 10은 본 발명에 따른 읽기 동작 시 메모리 컨트롤러에서 출력되는 멀티-플래인 독출 시퀀스(Multi-Plane Read Sequence)를 보여주는 도면이다. 도 10을 참조하면, 메모리 컨트롤러(200, 도 1 참조)는 호스트(Host)의 읽기 동작 요청에 따라 멀티-플래인 독출 시퀀스(Multi-Plane Read Sequence)를 생성할 수 있다. 불 휘발성 메모리 장치(100)는 멀티-플래인 독출 시퀀스(Multi-Plane Read Sequence)에 따라 읽기 동작을 수행할 수 있다. 멀티-플래인 독출 시퀀스(Multi-Plane Read Sequence)는 다음과 같은 4개의 독출 시퀀스들로 구성될 수 있다.
제 1 독출 시퀀스에서, 제 1 플래인에 대응하는 독출 시작 명령(60h) 및 어드레스(ADD3)가 입력될 수 있다. 제 2 플래인에 대응하는 독출 시작 명령(60h) 및 어드레스(ADD3)가 입력될 수 있다. 데이터 센싱 명령(40h)이 입력된 후, 각 플래인에서 선택된 물리적 페이지에 저장된 제 1 내지 제 3 페이지 데이터(Page Data1_p1, Page Data2_p1, Page Data3_p1, Page Data1_p2, Page Data2_p2, Page Data3_p2)를 한번에 센싱할 수 있다. 센싱된 제 1 내지 제 3 페이지 데이터(Page Data1_p1, Page Data2_p1, Page Data3_p1, Page Data1_p2, Page Data2_p2, Page Data3_p2)는 각 플래인의 데이터 래치들에 저장될 수 있다.
예를 들면, 제 1 플래인의 제 1 내지 제 3 페이지 데이터(Page Data1_p1, Page Data2_p1, Page Data3_p1)는 센싱되어 제 1 플래인의 제 1 내지 제 3 데이터 래치들에 저장될 수 있다. 제 1 페이지 데이터(Page Data1_p1)는 제 1 데이터 래치들에 저장될 수 있다. 제 2 페이지 데이터(Page Data2_p1)는 제 2 데이터 래치들에 저장될 수 있다. 제 3 페이지 데이터(Page Data3_p1)는 제 3 데이터 래치들에 저장될 수 있다. 독출 시간(tR) 동안 제 1 플래인의 제 1 내지 제 3 페이지 데이터(Page Data1_p1, Page Data2_p1, Page Data3_p1)는 센싱되어 제 1 내지 제 3 데이터 래치들에 저장될 수 있다. 독출 시간(tR) 동안 제 1 페이지 데이터(Page Data1_p1)는 제 1 데이터 래치들로부터 캐시 래치들로 전송될 수 있다.
예를 들면, 제 2 플래인의 제 1 내지 제 3 페이지 데이터(Page Data1_p2, Page Data2_p2, Page Data3_p2)는 센싱되어 제 2 플래인의 제 1 내지 제 3 데이터 래치들에 저장될 수 있다. 제 1 페이지 데이터(Page Data1_p2)는 제 1 데이터 래치들에 저장될 수 있다. 제 2 페이지 데이터(Page Data2_p2)는 제 2 데이터 래치들에 저장될 수 있다. 제 3 페이지 데이터(Page Data3_p2)는 제 3 데이터 래치들에 저장될 수 있다. 독출 시간(tR) 동안 제 2 플래인의 제 1 내지 제 3 페이지 데이터(Page Data1_p2, Page Data2_p2, Page Data3_p2)는 센싱되어 제 1 내지 제 3 데이터 래치들에 저장될 수 있다. 독출 시간(tR) 동안 제 1 페이지 데이터(Page Data1_p2)는 제 1 데이터 래치들로부터 캐시 래치들로 전송될 수 있다.
따라서, 독출 시간(tR) 동안 제 1 및 제 2 플래인에서 선택된 물리적 페이지에 저장된 각 플래인의 제 1 내지 제 3 페이지 데이터(Page Data1_p1, Page Data2_p1, Page Data3_p1, Page Data1_p2, Page Data2_p2, Page Data3_p2)는 한번에 센싱될 수 있다.
제 2 독출 시퀀스에서, 제 1 플래인에 대응하는 데이터 출력 명령(RDout)이 입력된 후, 제 1 플래인의 제 1 페이지 데이터(Page Data1_p1)는 출력될 수 있다. 이어서 제 2 플래인에 대응하는 데이터 출력 명령(RDout)이 입력된 후, 제 2 플래인의 제 1 페이지 데이터(Page Data1_p2)는 출력될 수 있다. 제 2 데이터 래치들에 대한 멀티-플래인 덤핑 명령(C1h) 및 래치 지정 명령(32h)이 입력된 후, 각 플래인의 제 2 페이지 데이터(Page Data2_p1, Page Data2_p2)는 제 2 데이터 래치들로부터 캐시 래치들로 동시에 전송될 수 있다. 예를 들면, 제 1 플래인의 제 2 페이지 데이터(Page Data2_p1)는 데이터 출력을 위한 더미 비지 시간(tDBSY3, Dummy Busy Time for Data Out) 동안 제 1 플래인의 제 2 데이터 래치들로부터 캐시 래치들로 전송될 수 있다. 제 2 플래인의 제 2 페이지 데이터(Page Data2_p2)는 데이터 출력을 위한 더미 비지 시간(tDBSY3) 동안 제 2 플래인의 제 2 데이터 래치들로부터 캐시 래치들로 전송될 수 있다.
제 3 독출 시퀀스에서, 제 1 플래인에 대응하는 데이터 출력 명령(RDout)이 입력된 후, 제 1 플래인의 제 2 페이지 데이터(Page Data2_p1)는 출력될 수 있다. 이어서 제 2 플래인에 대응하는 데이터 출력 명령(RDout)이 입력된 후, 제 2 플래인의 제 2 페이지 데이터(Page Data2_p2)는 출력될 수 있다. 제 3 데이터 래치들에 대한 멀티-플래인 덤핑 명령(C1h) 및 래치 지정 명령(33h)이 입력된 후, 각 플래인의 제 3 페이지 데이터(Page Data3_p1, Page Data3_p2)는 제 3 데이터 래치들로부터 캐시 래치들로 동시에 전송될 수 있다. 예를 들면, 제 1 플래인의 제 3 페이지 데이터(Page Data3_p1)는 데이터 출력을 위한 더미 비지 시간(tDBSY3) 동안 제 1 플래인의 제 3 데이터 래치들로부터 캐시 래치들로 전송될 수 있다. 제 2 플래인의 제 3 페이지 데이터(Page Data3_p2)는 데이터 출력을 위한 더미 비지 시간(tDBSY3) 동안 제 2 플래인의 제 3 데이터 래치들로부터 캐시 래치들로 전송될 수 있다.
제 4 독출 시퀀스에서, 제 1 플래인에 대응하는 데이터 출력 명령(RDout)이 입력된 후, 제 1 플래인의 제 3 페이지 데이터(Page Data3_p1)는 출력될 수 있다. 이어서 제 2 플래인에 대응하는 데이터 출력 명령(RDout)이 입력된 후, 제 2 플래인의 제 3 페이지 데이터(Page Data3_p2)는 출력될 수 있다.
각 플래인의 제 1 내지 제 3 페이지 데이터(Page Data1_p1, Page Data2_p1, Page Data3_p1, Page Data1_p2, Page Data2_p2, Page Data3_p2)는 LSB, CSB 또는 MSB 페이지 데이터일 수 있다. 예를 들면, 각 플래인의 제 1 페이지 데이터(Page Data1_p1, Page Data1_p2)는 LSB 페이지 데이터일 수 있다. 각 플래인의 제 2 페이지 데이터(Page Data2_p1, Page Data2_p2)는 CSB 페이지 데이터일 수 있다. 각 플래인의 제 3 페이지 데이터(Page Data3_p1, Page Data3_p2)는 MSB 페이지 데이터일 수 있다.
도 11은 도 9 및 도 10의 어드레스(ADD3, ADD5) 및 데이터 출력 명령(RDout)의 시퀀스들을 자세히 보여주는 도면이다. 도 11을 참조하면, 프로그램 동작 시 멀티-플래인 프로그램 시퀀스(Multi-Plane Program Sequence)에 포함된 어드레스(ADD5)는 2개의 열 어드레스들(C1, C2) 및 3개의 행 어드레스들(R1, R2, R3)을 포함할 수 있다. 프로그램 동작 시 열 어드레스들(C1, C2) 및 행 어드레스들(R1, R2, R3)에 대응하는 워드 라인은 선택될 수 있다. 즉, 선택된 물리적 페이지는 어드레스(ADD5)에 따라 정해질 수 있다.
읽기 동작 시 멀티-플래인 독출 시퀀스(Multi-Plane Read Sequence)에 포함된 어드레스(ADD3)는 3개의 행 어드레스들(R1, R2, R3)을 포함할 수 있다. 읽기 동작 시 행 어드레스들(R1, R2, R3)에 대응하는 워드 라인은 선택될 수 있다. 읽기 동작 시 멀티-플래인 독출 시퀀스(Multi-Plane Read Sequence)에 포함된 데이터 출력 명령(RDout)은 데이터 출력 시작 명령(00h), 열 선택 명령(05h) 및 확인 명령(E0h)을 포함할 수 있다. 데이터 출력 시작 명령(00h)이 입력된 후, 2개의 열 어드레스들(C1, C2) 및 3개의 행 어드레스들(R1, R2, R3)은 입력될 수 있다. 2개의 열 어드레스들(C1, C2) 및 3개의 행 어드레스들(R1, R2, R3)에 대응하는 워드 라인은 선택될 수 있다. 열 선택 명령(05h)이 입력된 후, 2개의 열 어드레스들(C1, C2)이 입력될 수 있다. 열 선택 명령(05h) 이후에 입력된 2개의 열 어드레스들(C1, C2)에 기초하여 선택된 플래인의 페이지 데이터는 출력될 수 있다. 확인 명령(E0h)이 입력된 이후에 선택된 플래인의 페이지 데이터는 출력될 수 있다.
도 12는 본 발명의 다른 실시 예에 따른 프로그램 동작 방법의 데이터 전송 순서를 예시적으로 보여주는 도면이다. 도 12를 참조하면, 각 플래인에 대응하는 페이지 버퍼 회로는 한 페이지의 데이터를 저장하는 캐시 래치들 및 세 페이지의 데이터를 저장하는 데이터 래치들을 포함하는 것으로 가정한다. 예를 들면, 제 1 플래인(Plane 1)에 대응하는 페이지 버퍼 회로는 캐시 래치들(CL1) 및 데이터 래치들(DL11, DL12, DL13)을 포함할 수 있다. 제 2 플래인(Plane 2)에 대응하는 페이지 버퍼 회로는 캐시 래치들(CL2) 및 데이터 래치들(DL21, DL22, DL23)을 포함할 수 있다. 불 휘발성 메모리 장치(100, 도 1 참조)는 메모리 컨트롤러(200)에 의해 생성된 멀티-플래인 프로그램 시퀀스(Multi-Plane Program Sequence)에 따라 다음과 같은 ① 내지 ⑧ 단계의 동작들을 수행할 수 있다.
제 1 플래인의 제 1 페이지 데이터는 제 1 플래인의 캐시 래치들(CL1)에 전송될 수 있다(① 단계). 제 2 플래인의 제 1 페이지 데이터가 캐시 래치들(CL2)에 전송되는 동안, 제 1 플래인의 제 1 페이지 데이터는 제 1 플래인의 제 1 데이터 래치들(DL11)에 전송될 수 있다(② 단계).
제 1 플래인의 제 2 페이지 데이터가 캐시 래치들(CL1)에 전송되는 동안, 제 2 플래인의 제 1 페이지 데이터는 제 2 플래인의 제 1 데이터 래치들(DL21)에 전송될 수 있다(③ 단계). 제 2 플래인의 제 2 페이지 데이터가 캐시 래치들(CL2)에 전송되는 동안, 제 1 플래인의 제 2 페이지 데이터는 제 1 플래인의 제 2 데이터 래치들(DL12)에 전송될 수 있다(④ 단계). 제 1 플래인의 제 3 페이지 데이터가 캐시 래치들(CL1)에 전송되는 동안, 제 2 플래인의 제 2 페이지 데이터는 제 2 플래인의 제 2 데이터 래치들(DL22)에 전송될 수 있다(⑤ 단계). 제 2 플래인의 제 3 페이지 데이터가 캐시 래치들(CL2)에 전송되는 동안, 제 1 플래인의 제 3 페이지 데이터는 제 1 플래인의 제 3 데이터 래치들(DL13)에 전송될 수 있다(⑥ 단계). 제 2 플래인의 제 3 페이지 데이터는 제 2 플래인의 제 3 데이터 래치들(DL23)에 전송될 수 있다(⑦ 단계).
그 후에 각 플래인의 제 1 내지 제 3 페이지 데이터는 원샷 프로그램에 따라 각 플래인의 선택된 물리적 페이지에 한번에 프로그램될 수 있다. 즉, 제 1 플래인의 제 1 내지 제 3 페이지 데이터는 제 1 플래인의 선택된 물리적 페이지에 한번에 프로그램될 수 있다. 제 2 플래인의 제 1 내지 제 3 페이지 데이터는 제 2 플래인의 선택된 물리적 페이지에 한번에 프로그램될 수 있다(⑧ 단계).
도 13은 도 12의 프로그램 동작 방법을 수행하기 위해 생성되는 멀티-플래인 프로그램 시퀀스(Multi-Plane Program Sequence)의 실시 예를 보여주는 도면이다. 도 13을 참조하면, 메모리 컨트롤러(200, 도 1 참조)는 호스트(Host)의 프로그램 동작 요청에 따라 멀티-플래인 프로그램 시퀀스(Multi-Plane Program Sequence)를 생성할 수 있다. 불 휘발성 메모리 장치(100)는 멀티-플래인 프로그램 시퀀스(Multi-Plane Program Sequence)에 따라 프로그램 동작을 수행할 수 있다. 도 13에서, 본 발명의 멀티-플래인 프로그램 시퀀스(Multi-Plane Program Sequence)에 의한 프로그램 동작을 수행하는 동안, 한 번의 데이터 셋 업을 위한 더미 비지 시간(tDBSY2)만이 외부에서 관찰될 수 있다. 따라서, 도 13의 멀티-플래인 프로그램 시퀀스(Multi-Plane Program Sequence)에 따른 프로그램 동작은 도 9의 멀티-플래인 프로그램 시퀀스(Multi-Plane Program Sequence)에 따른 프로그램 동작보다 동작 시간을 단축할 수 있다. 멀티-플래인 프로그램 시퀀스(Multi-Plane Program Sequence)는 다음과 같은 4개의 프로그램 시퀀스들로 구성될 수 있다.
제 1 프로그램 시퀀스에서, 프로그램 시퀀스 시작 명령(80h) 및 어드레스(ADD5)가 입력된 후, 제 1 플래인의 제 1 페이지 데이터(Page Data1_p1)는 제 1 플래인의 캐시 래치들(CL1)로 전송될 수 있다. 멀티-플래인 덤핑 명령(C3h) 및 래치 지정 명령(11h)이 입력되고 2-플래인 프로그램을 위한 더미 비지 시간(tDBSY)이 지난 후, 프로그램 시퀀스 시작 명령(81h) 및 어드레스(ADD5)가 입력될 수 있다. 프로그램 시퀀스 시작 명령(81h) 및 어드레스(ADD5)가 입력된 후, 제 2 플래인의 제 1 페이지 데이터(Page Data1_p2)는 제 2 플래인의 캐시 래치들(CL2)로 전송될 수 있다. 이때 제 1 플래인의 제 1 페이지 데이터(Page Data1_p1)의 덤핑 동작(Dumping Operation)이 동시에 수행될 수 있다. 즉, 제 2 플래인의 제 1 페이지 데이터(Page Data1_p2)가 제 2 플래인의 캐시 래치들(CL2)로 전송되는 동안, 제 1 플래인의 제 1 페이지 데이터(Page Data1_p1)는 제 1 플래인의 제 1 데이터 래치들(DL11)로 전송될 수 있다. 제 2 플래인의 제 1 페이지 데이터(Page Data1_p2)가 제 2 플래인의 캐시 래치들(CL2)로 전송된 후, 멀티-플래인 덤핑 명령(C3h) 및 래치 지정 명령(21h)이 입력될 수 있다.
제 1 플래인의 제 1 페이지 데이터(Page Data1_p1)의 덤핑 동작(Dumping Operation)은 데이터 셋 업을 위한 더미 비지 시간(tDBSY2) 동안 수행될 수 있다. 하지만, 이러한 더미 비지 시간(tDBSY2)은 외부에서 관측되지 않을 것이다.
제 2 프로그램 시퀀스에서, 프로그램 시퀀스 시작 명령(80h) 및 어드레스(ADD5)가 입력된 후, 제 1 플래인의 제 2 페이지 데이터(Page Data2_p1)는 제 1 플래인의 캐시 래치들(CL1)로 전송될 수 있다. 이때 제 2 플래인의 제 1 페이지 데이터(Page Data1_p2)의 덤핑 동작(Dumping Operation)이 동시에 수행될 수 있다. 즉, 제 1 플래인의 제 2 페이지 데이터(Page Data2_p1)가 제 1 플래인의 캐시 래치들(CL1)로 전송되는 동안, 제 2 플래인의 제 1 페이지 데이터(Page Data1_p2)는 제 2 플래인의 제 1 데이터 래치들(DL21)로 전송될 수 있다.
멀티-플래인 덤핑 명령(C3h) 및 래치 지정 명령(12h)이 입력되고 2-플래인 프로그램을 위한 더미 비지 시간(tDBSY)이 지난 후, 프로그램 시퀀스 시작 명령(81h) 및 어드레스(ADD5)가 입력될 수 있다. 프로그램 시퀀스 시작 명령(81h) 및 어드레스(ADD5)가 입력된 후, 제 2 플래인의 제 2 페이지 데이터(Page Data2_p2)는 제 2 플래인의 캐시 래치들(CL2)로 전송될 수 있다. 이때 제 1 플래인의 제 2 페이지 데이터(Page Data2_p1)의 덤핑 동작(Dumping Operation)이 동시에 수행될 수 있다. 즉, 제 2 플래인의 제 2 페이지 데이터(Page Data2_p2)가 제 2 플래인의 캐시 래치들(CL2)로 전송되는 동안, 제 1 플래인의 제 2 페이지 데이터(Page Data2_p1)는 제 1 플래인의 제 2 데이터 래치들(DL12)로 전송될 수 있다. 제 2 플래인의 제 2 페이지 데이터(Page Data2_p2)가 제 2 플래인의 캐시 래치들(CL2)로 전송된 후, 멀티-플래인 덤핑 명령(C3h) 및 래치 지정 명령(22h)이 입력될 수 있다.
제 2 플래인의 제 1 페이지 데이터(Page Data1_p2)의 덤핑 동작(Dumping Operation) 및 제 1 플래인의 제 2 페이지 데이터(Page Data2_p1)의 덤핑 동작(Dumping Operation)은 데이터 셋 업을 위한 더미 비지 시간(tDBSY2) 동안 수행될 수 있다. 하지만, 이러한 더미 비지 시간(tDBSY2)은 외부에서 관측되지 않을 것이다.
제 3 프로그램 시퀀스에서, 프로그램 시퀀스 시작 명령(80h) 및 어드레스(ADD5)가 입력된 후, 제 1 플래인의 제 3 페이지 데이터(Page Data3_p1)는 제 1 플래인의 캐시 래치들(CL1)로 전송될 수 있다. 이때 제 2 플래인의 제 2 페이지 데이터(Page Data2_p2)의 덤핑 동작(Dumping Operation)이 동시에 수행될 수 있다. 즉, 제 1 플래인의 제 3 페이지 데이터(Page Data3_p1)가 제 1 플래인의 캐시 래치들(CL1)로 전송되는 동안, 제 2 플래인의 제 2 페이지 데이터(Page Data2_p2)는 제 2 플래인의 제 2 데이터 래치들(DL22)로 전송될 수 있다.
멀티-플래인 덤핑 명령(C3h) 및 래치 지정 명령(13h)이 입력되고 2-플래인 프로그램을 위한 더미 비지 시간(tDBSY)이 지난 후, 프로그램 시퀀스 시작 명령(81h) 및 어드레스(ADD5)가 입력될 수 있다. 프로그램 시퀀스 시작 명령(81h) 및 어드레스(ADD5)가 입력된 후, 제 2 플래인의 제 3 페이지 데이터(Page Data3_p2)는 제 2 플래인의 캐시 래치들(CL2)로 전송될 수 있다. 이때 제 1 플래인의 제 3 페이지 데이터(Page Data3_p1)의 덤핑 동작(Dumping Operation)이 동시에 수행될 수 있다. 즉, 제 2 플래인의 제 3 페이지 데이터(Page Data3_p2)가 제 2 플래인의 캐시 래치들(CL2)로 전송되는 동안, 제 1 플래인의 제 3 페이지 데이터(Page Data3_p1)는 제 1 플래인의 제 3 데이터 래치들(DL13)로 전송될 수 있다. 제 2 플래인의 제 3 페이지 데이터(Page Data3_p2)가 제 2 플래인의 캐시 래치들(CL2)로 전송된 후, 멀티-플래인 덤핑 명령(C3h) 및 래치 지정 명령(23h)이 입력될 수 있다.
제 2 플래인의 제 2 페이지 데이터(Page Data2_p2)의 덤핑 동작(Dumping Operation) 및 제 1 플래인의 제 3 페이지 데이터(Page Data3_p1)의 덤핑 동작(Dumping Operation)은 데이터 셋 업을 위한 더미 비지 시간(tDBSY2) 동안 수행될 수 있다. 하지만, 이러한 더미 비지 시간(tDBSY2)은 외부에서 관측되지 않을 것이다.
제 4 프로그램 시퀀스에서, 멀티-플래인 덤핑 명령(C3h) 및 래치 지정 명령(23h)이 입력된 후 데이터 셋 업을 위한 더미 비지 시간(tDBSY2) 동안, 제 2 플래인의 제 3 페이지 데이터(Page Data3_p2)의 덤핑 동작(Dumping Operation)이 수행될 수 있다. 래치 지정 명령(23h)이 입력되고 데이터 셋 업을 위한 더미 비지 시간(tDBSY2)이 지난 후, 제 1 플래인에 대응하는 프로그램 실행 명령(8Bh), 어드레스(ADD5) 및 확인 명령(11h)이 입력될 수 있다. 2-플래인 프로그램 동작을 위한 더미 비지 시간(tDBSY)이 지난 후, 제 2 플래인에 대응하는 프로그램 실행 명령(8Bh), 어드레스(ADD5) 및 확인 명령(10h)이 입력될 수 있다. 그 후에 프로그램 시간(tPROG) 동안, 각 플래인에서 제 1 내지 제 3 페이지 데이터(Page Data1_p1, Page Data2_p1, Page Data3_p1, Page Data1_p2, Page Data2_p2, Page Data3_p2)는 각 플래인의 선택된 물리적 페이지에 프로그램될 수 있다. 예를 들면, 제 1 플래인에서 제 1 내지 제 3 페이지 데이터(Page Data1_p1, Page Data2_p1, Page Data3_p1)는 원샷 프로그램에 따라 선택된 물리적 페이지에 한번에 프로그램될 수 있다. 제 2 플래인에서 제 1 내지 제 3 페이지 데이터(Page Data1_p2, Page Data2_p2, Page Data3_p2)는 원샷 프로그램에 따라 선택된 물리적 페이지에 한번에 프로그램될 수 있다.
각 플래인의 제 1 내지 제 3 페이지 데이터(Page Data1_p1, Page Data2_p1, Page Data3_p1, Page Data1_p2, Page Data2_p2, Page Data3_p2)는 LSB, CSB 또는 MSB 페이지 데이터일 수 있다. 예를 들면, 각 플래인의 제 1 페이지 데이터(Page Data1_p1, Page Data1_p2)는 LSB 페이지 데이터일 수 있다. 각 플래인의 제 2 페이지 데이터(Page Data2_p1, Page Data2_p2)는 CSB 페이지 데이터일 수 있다. 각 플래인의 제 3 페이지 데이터(Page Data3_p1, Page Data3_p2)는 MSB 페이지 데이터일 수 있다.
이상의 멀티-플래인 프로그램 시퀀스(Multi-Plane Program Sequence)에 따르면, 본 발명의 불 휘발성 메모리 장치(100)는 어느 하나의 플래인에서 덤핑 동작(Dumping Operation)이 수행되는 것과 관계없이 메모리 컨트롤러(200)로부터 연속적으로 데이터를 수신할 수 있다. 따라서, 메모리 시스템의 프로그램 동작 시간은 단축될 수 있다.
도 14는 도 13의 멀티-플래인 프로그램 시퀀스(Multi-Plane Program Sequence)에 따른 메모리 컨트롤러의 동작을 보여주는 순서도이다. 도 13 및 도 14를 참조하면, 불 휘발성 메모리 장치(100, 도 1 참조)의 메모리 셀들은 3-비트 데이터를 저장하는 멀티-레벨 셀로 가정한다. 하지만 불 휘발성 메모리 장치는 이것에 제한되지 않는다.
S110 단계에서, 메모리 컨트롤러(200)는 호스트(Host)로부터 프로그램 동작 요청을 수신할 수 있다. 메모리 컨트롤러(200)는 수신된 프로그램 동작 요청에 따라 멀티-플래인 프로그램 시퀀스(Multi-Plane Program Sequence)를 출력할 수 있다. S120 부터 S190 단계는 멀티-플래인 프로그램 시퀀스(Multi-Plane Program Sequence)에 따른 메모리 컨트롤러(200)의 동작들을 보여준다.
S120 단계에서, 메모리 컨트롤러(200)는 제 1 플래인의 제 1 페이지 데이터(Page Data1_p1)에 대응하는 프로그램 시퀀스 시작 명령(80h) 및 어드레스(ADD5)를 출력할 수 있다.
S130 단계에서, 메모리 컨트롤러(200)는 제 1 플래인에 대응하는 어드레스(ADD5)에 기초하여 제 1 플래인의 제 1 페이지 데이터(Page Data1_p1)를 제 1 플래인의 캐시 래치들(CL1)로 전송할 수 있다.
S140 단계에서, 메모리 컨트롤러(200)는 제 1 플래인의 제 1 페이지 데이터(Page Data1_p1)에 대응하는 멀티-플래인 덤핑 명령(C3h) 및 래치 지정 명령(11h)를 출력할 수 있다. 제 1 플래인의 제 1 페이지 데이터(Page Data1_p1)가 전송될 데이터 래치들은 래치 지정 명령(11h)에 따라 제 1 플래인의 제 1 데이터 래치들(DL11)로 정해질 있다.
S150 단계에서, 멀티-플래인 덤핑 명령(C3h) 및 래치 지정 명령(11h)에 따라 불 휘발성 메모리 장치(100)에서 제 1 플래인의 제 1 페이지 데이터(Page Data1_p1)의 덤핑 동작(Dumping Operation)이 수행되는 동안, 메모리 컨트롤러(200)는 제 2 플래인의 제 1 페이지 데이터(Page Data1_p2)에 대응하는 프로그램 시퀀스 시작 명령(81h) 및 어드레스(ADD5)를 출력할 수 있다.
S160 단계에서, 메모리 컨트롤러(200)는 제 2 플래인에 대응하는 어드레스(ADD5)에 기초하여 제 2 플래인의 제 1 페이지 데이터(Page Data1_p2)를 제 2 플래인의 캐시 래치들(CL2)로 전송할 수 있다.
S170 단계에서, 메모리 컨트롤러(200)는 제 2 플래인의 제 1 페이지 데이터(Page Data1_p2)에 대응하는 멀티-플래인 덤핑 명령(C3h) 및 래치 지정 명령(21h)를 출력할 수 있다. 제 2 플래인의 제 1 페이지 데이터(Page Data1_p2)가 전송될 데이터 래치들은 래치 지정 명령(21h)에 따라 제 2 플래인의 제 1 데이터 래치들(DL21)로 정해질 있다.
S180 단계에서, S140 부터 S170 단계들이 반복하여 수행될 수 있다. S140 부터 S170 단계들은 각 플래인의 제 2 및 제 3 페이지 데이터(Page Data2_p1, Page Data2_p2, Page Data3_p1, Page Data3_p2)가 각 플래인의 데이터 래치들(DL12, DL13, DL22, DL23)에 모두 전송될 때까지 수행될 수 있다. 만약에 불 휘발성 메모리 장치(100)의 메모리 셀들 각각이 2-비트 데이터를 저장하는 경우, S140 부터 S170 단계들은 각 플래인의 제 2 페이지 데이터(Page Data2_p1, Page Data2_p2)가 각 플래인의 데이터 래치들(DL12, DL22)에 모두 전송될 때까지 수행될 수 있다.
S190 단계에서, 메모리 컨트롤러(200)는 각 플래인에 대응하는 프로그램 실행 명령(8Bh) 및 어드레스(ADD5)를 출력할 수 있다. 예를 들면, 메모리 컨트롤러(200)는 제 1 플래인에 대응하는 프로그램 실행 명령(8Bh), 어드레스(ADD5) 및 확인 명령(11h)을 출력할 수 있다. 메모리 컨트롤러(200)는 제 2 플래인에 대응하는 프로그램 실행 명령(8Bh), 어드레스(ADD5) 및 확인 명령(10h)을 출력할 수 있다. 불 휘발성 메모리 장치(100)는 확인 명령(10h)을 수신한 후 각 플래인에서 제 1 내지 제 3 페이지 데이터(Page Data1_p1, Page Data2_p1, Page Data3_p1, Page Data1_p2, Page Data2_p2, Page Data3_p2)을 프로그램할 수 있다. 예를 들면, 제 1 플래인의 제 1 내지 제 3 페이지 데이터(Page Data1_p1, Page Data2_p1, Page Data3_p1)는 원샷 프로그램에 따라 선택된 물리적 페이지에 한번에 프로그램될 수 있다. 제 2 플래인의 제 1 내지 제 3 페이지 데이터(Page Data1_p2, Page Data2_p2, Page Data3_p2)는 원샷 프로그램에 따라 선택된 물리적 페이지에 한번에 프로그램될 수 있다.
도 15는 도 13의 멀티-플래인 프로그램 시퀀스(Multi-Plane Program Sequence)에 따른 불 휘발성 메모리 장치의 동작을 보여주는 순서도이다. 도 13 및 도 15를 참조하면, 불 휘발성 메모리 장치(100, 도 1 참조)의 메모리 셀들은 2-비트 데이터를 저장하는 멀티-레벨 셀로 가정한다. 하지만 불 휘발성 메모리 장치는 이것에 제한되지 않는다.
S210 단계에서, 불 휘발성 메모리 장치(100)는 멀티-플래인 프로그램 시퀀스(Multi-Plane Program Sequence)를 수신할 수 있다. S220 부터 S270 단계는 멀티-플래인 프로그램 시퀀스(Multi-Plane Program Sequence)에 따른 불 휘발성 메모리 장치(100)의 동작을 보여준다.
S220 단계에서, 불 휘발성 메모리 장치(100)는 제 1 플래인에 대응하는 제 1 입력 동작을 수행할 수 있다. 제 1 입력 동작 동안, 불 휘발성 메모리 장치(100)는 제 1 플래인에 대응하는 프로그램 시작 명령(80h) 및 어드레스(ADD5)를 수신할 수 있다. 또한, 불 휘발성 메모리 장치(100)는 어드레스(ADD5)에 대응하는 제 1 플래인의 제 1 페이지 데이터(Page Data1_p1)를 수신할 수 있다. 수신된 제 1 플래인의 제 1 페이지 데이터(Page Data1_p1)는 제 1 플래인의 캐시 래치들(CL1)에 저장될 수 있다.
S230 단계에서, 제 1 플래인에 대응하는 제 1 덤핑 동작이 수행되는 동안, 불 휘발성 메모리 장치(100)는 제 2 플래인에 대응하는 제 2 입력 동작을 수행할 수 있다. 제 2 입력 동작 동안, 불 휘발성 메모리 장치(100)는 제 2 플래인에 대응하는 프로그램 시작 명령(81h) 및 어드레스(ADD5)를 수신할 수 있다. 또한, 불 휘발성 메모리 장치(100)는 어드레스(ADD5)에 대응하는 제 2 플래인의 제 1 페이지 데이터(Page Data1_p2)를 수신할 수 있다. 수신된 제 2 플래인의 제 1 페이지 데이터(Page Data1_p2)는 제 2 플래인의 캐시 래치들(CL2)에 저장될 수 있다. 또한, 제 1 덤핑 동작에 통해 제 1 플래인의 제 1 페이지 데이터(Page Data1_p1)는 캐시 래치들(CL1)로부터 제 1 플래인의 제 1 데이터 래치들(DL11)로 전송될 수 있다.
S240 단계에서, 제 2 플래인에 대응하는 제 2 덤핑 동작이 수행되는 동안, 불 휘발성 메모리 장치(100)는 제 1 플래인에 대응하는 제 3 입력 동작을 수행할 수 있다. 제 3 입력 동작 동안, 불 휘발성 메모리 장치(100)는 제 1 플래인에 대응하는 프로그램 시작 명령(80h) 및 어드레스(ADD5)를 수신할 수 있다. 또한, 불 휘발성 메모리 장치(100)는 어드레스(ADD5)에 대응하는 제 1 플래인의 제 2 페이지 데이터(Page Data2_p1)를 수신할 수 있다. 수신된 제 1 플래인의 제 2 페이지 데이터(Page Data2_p1)는 제 1 플래인의 캐시 래치들(CL1)에 저장될 수 있다. 또한, 제 2 덤핑 동작에 통해 제 2 플래인의 제 1 페이지 데이터(Page Data1_p2)는 캐시 래치들(CL2)로부터 제 2 플래인의 제 1 데이터 래치들(DL21)로 전송될 수 있다.
S250 단계에서, 제 1 플래인에 대응하는 제 3 덤핑 동작이 수행되는 동안, 불 휘발성 메모리 장치(100)는 제 2 플래인에 대응하는 제 4 입력 동작을 수행할 수 있다. 제 4 입력 동작 동안, 불 휘발성 메모리 장치(100)는 제 2 플래인에 대응하는 프로그램 시작 명령(81h) 및 어드레스(ADD5)를 수신할 수 있다. 또한, 불 휘발성 메모리 장치(100)는 어드레스(ADD5)에 대응하는 제 2 플래인의 제 2 페이지 데이터(Page Data2_p2)를 수신할 수 있다. 수신된 제 2 플래인의 제 2 페이지 데이터(Page Data2_p2)는 제 2 플래인의 캐시 래치들(CL2)에 저장될 수 있다. 또한, 제 3 덤핑 동작에 통해 제 1 플래인의 제 2 페이지 데이터(Page Data2_p1)는 캐시 래치들(CL1)로부터 제 1 플래인의 제 2 데이터 래치들(DL12)로 전송될 수 있다.
S260 단계에서, 불 휘발성 메모리 장치(100)는 제 2 플래인에 대응하는 제 4 덤핑 동작을 수행할 수 있다. 제 4 덤핑 동작에 통해 제 2 플래인의 제 2 페이지 데이터(Page Data2_p2)는 캐시 래치들(CL2)로부터 제 2 플래인의 제 2 데이터 래치들(DL22)로 전송될 수 있다.
만약 불 휘발성 메모리 장치(100)의 메모리 셀들 각각이 3-비트 데이터를 저장하는 경우, 불 휘발성 메모리 장치(100)는 각 플래인의 제 3 페이지 데이터(Page Data3_p1, Page Data3_p2)에 대하여 S240 및 S250 단계를 반복하여 수행할 수 있다.
S270 단계에서, 불 휘발성 메모리 장치(100)는 각 플래인의 선택된 물리적 페이지에 동시에 프로그램을 실행할 수 있다. 예를 들면, 불 휘발성 메모리 장치(100)는 제 1 플래인에 대응하는 프로그램 실행 명령(8Bh), 어드레스(ADD5) 및 확인 명령(11h)을 수신할 수 있다. 또한, 불 휘발성 메모리 장치(100)는 제 2 플래인에 대응하는 프로그램 실행 명령(8Bh), 어드레스(ADD5) 및 확인 명령(10h)을 수신할 수 있다. 불 휘발성 메모리 장치(100)는 확인 명령(10h)을 수신한 후 각 플래인에서 프로그램을 실행할 수 있다. 제 1 플래인의 제 1 내지 제 2 페이지 데이터(Page Data1_p1, Page Data2_p1)는 원샷 프로그램에 따라 선택된 물리적 페이지에 한번에 프로그램될 수 있다. 제 2 플래인의 제 1 내지 제 2 페이지 데이터(Page Data1_p2, Page Data2_p2)는 원샷 프로그램에 따라 선택된 물리적 페이지에 한번에 프로그램될 수 있다.
만약 불 휘발성 메모리 장치(100)의 메모리 셀들 각각이 3-비트 데이터를 저장하는 경우, 제 1 플래인의 제 1 내지 제 3 페이지 데이터(Page Data1_p1, Page Data2_p1, Page Data3_p1)는 원샷 프로그램에 따라 선택된 물리적 페이지에 한번에 프로그램될 수 있다. 제 2 플래인의 제 1 내지 제 3 페이지 데이터(Page Data1_p2, Page Data2_p2, Page Data3_p1)는 원샷 프로그램에 따라 선택된 물리적 페이지에 한번에 프로그램될 수 있다.
도 16은 본 발명의 다른 실시 예에 따른 읽기 동작 방법의 데이터 전송 순서를 예시적으로 보여주는 도면이다. 도 16를 참조하면, 각 플래인에 대응하는 페이지 버퍼 회로는 한 페이지의 데이터를 저장하는 캐시 래치들 및 세 페이지의 데이터를 저장하는 데이터 래치들을 포함하는 것으로 가정한다. 예를 들면, 제 1 플래인(Plane 1)에 대응하는 페이지 버퍼 회로는 캐시 래치들(CL1) 및 데이터 래치들(DL11, DL12, DL13)을 포함할 수 있다. 제 2 플래인(Plane 2)에 대응하는 페이지 버퍼 회로는 캐시 래치들(CL2) 및 데이터 래치들(DL21, DL22, DL23)을 포함할 수 있다. 불 휘발성 메모리 장치(100, 도 1 참조)는 메모리 컨트롤러(200)에 의해 생성된 멀티-플래인 독출 시퀀스(Multi-Plane Read Sequence)에 따라 다음과 같은 ① 내지 ⑧ 단계의 동작들을 수행할 수 있다.
각 플래인의 선택된 물리적 페이지에 저장된 복수의 페이지 데이터는 원샷 프로그램에 대응하는 센싱 동작을 통해 한번에 센싱될 수 있다. 센싱된 복수의 페이지 데이터는 각 플래인의 데이터 래치들에 저장될 수 있다(① 단계). 예를 들면, 제 1 플래인의 제 1 페이지 데이터는 제 1 플래인의 제 1 데이터 래치들(DL11)에 저장될 수 있다. 제 1 플래인의 제 2 페이지 데이터는 제 1 플래인의 제 2 데이터 래치들(DL12)에 저장될 수 있다. 제 1 플래인의 제 3 페이지 데이터는 제 1 플래인의 제 3 데이터 래치들(DL13)에 저장될 수 있다. 제 2 플래인의 제 1 페이지 데이터는 제 2 플래인의 제 1 데이터 래치들(DL21)에 저장될 수 있다. 제 2 플래인의 제 2 페이지 데이터는 제 2 플래인의 제 2 데이터 래치들(DL22)에 저장될 수 있다. 제 2 플래인의 제 3 페이지 데이터는 제 2 플래인의 제 3 데이터 래치들(DL23)에 저장될 수 있다.
각 플래인의 제 1 페이지 데이터는 ① 단계 동작이 수행된 이후 바로 각 플래인의 캐시 래치들(CL1, CL2)로 전송될 수 있다(② 단계). 그 후 제 1 플래인의 제 1 페이지 데이터는 먼저 출력될 수 있다(③ 단계).
제 1 플래인의 제 2 페이지 데이터가 캐시 래치들(CL1)로 전송되는 동안, 제 2 플래인의 제 1 페이지 데이터는 출력될 수 있다(④ 단계). 제 2 플래인의 제 2 페이지 데이터가 캐시 래치들(CL2)로 전송되는 동안, 제 1 플래인의 제 2 페이지 데이터는 출력될 수 있다(⑤ 단계). 제 1 플래인의 제 3 페이지 데이터가 캐시 래치들(CL1)로 전송되는 동안, 제 2 플래인의 제 2 페이지 데이터는 출력될 수 있다(⑥ 단계). 제 2 플래인의 제 3 페이지 데이터가 캐시 래치들(CL2)로 전송되는 동안, 제 1 플래인의 제 3 페이지 데이터는 출력될 수 있다(⑦ 단계). 마지막으로 제 2 플래인의 제 3 페이지 데이터는 출력될 수 있다(⑧ 단계).
도 17은 도 16의 읽기 동작 방법을 수행하기 위해 생성되는 멀티-플래인 독출 시퀀스(Multi-Plane Read Sequence)의 실시 예를 보여주는 도면이다. 도 16 및 17을 참조하면, 메모리 컨트롤러(200, 도 1 참조)는 호스트(Host)의 읽기 동작 요청에 따라 멀티-플래인 독출 시퀀스(Multi-Plane Read Sequence)를 생성할 수 있다. 불 휘발성 메모리 장치(100)는 멀티-플래인 독출 시퀀스(Multi-Plane Read Sequence)에 따라 읽기 동작을 수행할 수 있다. 도 17에서, 본 발명의 멀티-플래인 독출 시퀀스(Multi-Plane Read Sequence)에 의한 읽기 동작을 수행하는 동안, 데이터 출력을 위한 더미 비지 시간(tDBSY3)은 외부에서 관찰되지 않는다. 따라서, 도 17의 멀티-플래인 독출 시퀀스(Multi-Plane Read Sequence)에 따른 읽기 동작은 도 10의 멀티-플래인 독출 시퀀스(Multi-Plane Read Sequence)에 따른 읽기 동작보다 동작 시간을 단축할 수 있다. 멀티-플래인 독출 시퀀스(Multi-Plane Read Sequence)는 다음과 같은 4개의 독출 시퀀스들로 구성될 수 있다.
제 1 독출 시퀀스에서, 제 1 플래인에 대응하는 독출 시작 명령(60h) 및 어드레스(ADD3)가 입력될 수 있다. 제 2 플래인에 대응하는 독출 시작 명령(60h) 및 어드레스(ADD3)가 입력될 수 있다. 데이터 센싱 명령(40h)이 입력된 후, 각 플래인에서 선택된 물리적 페이지에 저장된 제 1 내지 제 3 페이지 데이터(Page Data1_p1, Page Data2_p1, Page Data3_p1, Page Data1_p2, Page Data2_p2, Page Data3_p2)를 한번에 센싱할 수 있다. 센싱된 제 1 내지 제 3 페이지 데이터(Page Data1_p1, Page Data2_p1, Page Data3_p1, Page Data1_p2, Page Data2_p2, Page Data3_p2)는 각 플래인의 데이터 래치들에 저장될 수 있다.
예를 들면, 제 1 플래인의 제 1 내지 제 3 페이지 데이터(Page Data1_p1, Page Data2_p1, Page Data3_p1)는 센싱되어 제 1 플래인의 제 1 내지 제 3 데이터 래치들(DL11, DL12, DL13)에 저장될 수 있다. 제 1 페이지 데이터(Page Data1_p1)는 제 1 데이터 래치들(DL11)에 저장될 수 있다. 제 2 페이지 데이터(Page Data2_p1)는 제 2 데이터 래치들(DL12)에 저장될 수 있다. 제 3 페이지 데이터(Page Data3_p1)는 제 3 데이터 래치들(DL13)에 저장될 수 있다.
제 1 플래인의 제 1 내지 제 3 페이지 데이터(Page Data1_p1, Page Data2_p1, Page Data3_p1)는 독출 시간(tR) 동안 센싱되어 제 1 내지 제 3 데이터 래치들에 저장될 수 있다. 또한, 독출 시간(tR) 동안 제 1 페이지 데이터(Page Data1_p1)는 제 1 데이터 래치들(DL11)로부터 캐시 래치들(CL1)로 전송될 수 있다.
독출 시간(tR) 동안 동시에, 제 2 플래인의 제 1 내지 제 3 페이지 데이터(Page Data1_p2, Page Data2_p2, Page Data3_p2)도 센싱되어 제 2 플래인의 제 1 내지 제 3 데이터 래치들(DL21, DL22, DL23)에 저장될 수 있다. 제 1 페이지 데이터(Page Data1_p2)는 제 1 데이터 래치들(DL21)에 저장될 수 있다. 제 2 페이지 데이터(Page Data2_p2)는 제 2 데이터 래치들(DL22)에 저장될 수 있다. 제 3 페이지 데이터(Page Data3_p2)는 제 3 데이터 래치들(DL23)에 저장될 수 있다. 또한, 독출 시간(tR) 동안 제 1 페이지 데이터(Page Data1_p2)는 제 1 데이터 래치들(DL21)로부터 캐시 래치들(CL2)로 전송될 수 있다.
따라서, 독출 시간(tR) 동안 제 1 및 제 2 플래인에서 선택된 물리적 페이지에 저장된 각 플래인의 제 1 내지 제 3 페이지 데이터(Page Data1_p1, Page Data2_p1, Page Data3_p1, Page Data1_p2, Page Data2_p2, Page Data3_p2)는 원샷 프로그램 방법에 대응하는 독출 방법으로 한번에 센싱될 수 있다.
제 2 독출 시퀀스에서, 제 1 플래인에 대응하는 데이터 출력 명령(RDout)이 입력된 후, 제 1 플래인의 제 1 페이지 데이터(Page Data1_p1)는 출력될 수 있다.
제 1 플래인의 제 1 페이지 데이터(Page Data1_p1)가 출력 완료된 후, 멀티-플래인 덤핑 명령(C2h) 및 래치 지정 명령(12h)은 입력될 수 있다. 래치 지정 명령(12h)이 입력되고 2-플래인 독출을 위한 더미 비지 시간(tDBSY, Dummy Busy Time for Two Plane Read)이 지난 후, 제 2 플래인에 대응하는 데이터 출력 명령(RDout)가 입력될 수 있다. 제 2 플래인에 대응하는 데이터 출력 명령(RDout)가 입력된 후, 제 2 플래인의 제 1 페이지 데이터(Page Data1_p2)는 출력될 수 있다. 이때 멀티-플래인 덤핑 명령(C2h)에 따라 제 1 플래인의 제 2 페이지 데이터(Page Data2_p1)의 덤핑 동작(Dumping Operation)이 동시에 수행될 수 있다. 즉, 제 2 플래인의 제 1 페이지 데이터(Page Data1_p2)가 출력되는 동안, 제 1 플래인의 제 2 페이지 데이터(Page Data2_p1)는 제 1 플래인의 제 2 데이터 래치들(DL12)로부터 캐시 래치들(CL1)로 전송될 수 있다. 제 2 플래인의 제 1 페이지 데이터(Page Data1_p2)가 출력 완료된 후, 멀티-플래인 덤핑 명령(C2h) 및 래치 지정 명령(22h)은 입력될 수 있다.
제 1 플래인의 제 2 페이지 데이터(Page Data2_p1)의 덤핑 동작(Dumping Operation)은 데이터 출력을 위한 더미 비지 시간(tDBSY3) 동안 수행될 수 있다. 하지만, 이러한 데이터 출력을 위한 더미 비지 시간(tDBSY3)은 외부에서 관측되지 않을 것이다.
제 3 독출 시퀀스에서, 래치 지정 명령(22h)이 입력되고 2-플래인 독출을 위한 더미 비지 시간(tDBSY)이 지난 후, 제 1 플래인에 대응하는 데이터 출력 명령(RDout)이 입력될 수 있다. 제 1 플래인에 대응하는 데이터 출력 명령(RDout)이 입력된 후, 제 1 플래인의 제 2 페이지 데이터(Page Data2_p1)는 출력될 수 있다. 이때 멀티-플래인 덤핑 명령(C2h)에 따라 제 2 플래인의 제 2 페이지 데이터(Page Data2_p2)의 덤핑 동작(Dumping Operation)이 동시에 수행될 수 있다. 즉, 제 1 플래인의 제 2 페이지 데이터(Page Data2_p1)가 출력되는 동안, 제 2 플래인의 제 2 페이지 데이터(Page Data2_p2)는 제 2 플래인의 제 2 데이터 래치들(DL22)로부터 캐시 래치들(CL2)로 전송될 수 있다. 제 1 플래인의 제 2 페이지 데이터(Page Data2_p1)가 출력 완료된 후, 멀티-플래인 덤핑 명령(C2h) 및 래치 지정 명령(13h)은 입력될 수 있다.
래치 지정 명령(13h)이 입력되고 2-플래인 독출을 위한 더미 비지 시간(tDBSY)이 지난 후, 제 2 플래인에 대응하는 데이터 출력 명령(RDout)가 입력될 수 있다. 제 2 플래인에 대응하는 데이터 출력 명령(RDout)가 입력된 후, 제 2 플래인의 제 2 페이지 데이터(Page Data2_p2)는 출력될 수 있다. 이때 멀티-플래인 덤핑 명령(C2h)에 따라 제 1 플래인의 제 3 페이지 데이터(Page Data3_p1)의 덤핑 동작(Dumping Operation)이 동시에 수행될 수 있다. 즉, 제 2 플래인의 제 2 페이지 데이터(Page Data2_p2)가 출력되는 동안, 제 1 플래인의 제 3 페이지 데이터(Page Data3_p1)는 제 1 플래인의 제 3 데이터 래치들(DL13)로부터 캐시 래치들(CL1)로 전송될 수 있다. 제 2 플래인의 제 2 페이지 데이터(Page Data2_p2)가 출력 완료된 후, 멀티-플래인 덤핑 명령(C2h) 및 래치 지정 명령(23h)은 입력될 수 있다.
제 2 플래인의 제 2 페이지 데이터(Page Data2_p2)의 덤핑 동작(Dumping Operation) 및 제 1 플래인의 제 3 페이지 데이터(Page Data3_p1)의 덤핑 동작(Dumping Operation)은 데이터 출력을 위한 더미 비지 시간(tDBSY3) 동안 수행될 수 있다. 하지만, 이러한 데이터 출력을 위한 더미 비지 시간(tDBSY3)은 외부에서 관측되지 않을 것이다.
제 4 독출 시퀀스에서, 래치 지정 명령(23h)이 입력되고 2-플래인 독출을 위한 더미 비지 시간(tDBSY)이 지난 후, 제 1 플래인에 대응하는 데이터 출력 명령(RDout)이 입력될 수 있다. 제 1 플래인에 대응하는 데이터 출력 명령(RDout)이 입력된 후, 제 1 플래인의 제 3 페이지 데이터(Page Data3_p1)는 출력될 수 있다. 이때 멀티-플래인 덤핑 명령(C2h)에 따라 제 2 플래인의 제 3 페이지 데이터(Page Data3_p2)의 덤핑 동작(Dumping Operation)이 동시에 수행될 수 있다. 즉, 제 1 플래인의 제 3 페이지 데이터(Page Data3_p1)가 출력되는 동안, 제 2 플래인의 제 3 페이지 데이터(Page Data3_p2)는 제 2 플래인의 제 3 데이터 래치들(DL23)로부터 캐시 래치들(CL2)로 전송될 수 있다. 제 1 플래인의 제 3 페이지 데이터(Page Data3_p1)가 출력 완료된 후, 제 2 플래인에 대응하는 데이터 출력 명령(RDout)은 입력될 수 있다. 제 2 플래인에 대응하는 데이터 출력 명령(RDout)에 따라 제 2 플래인의 제 3 페이지 데이터(Page Data3_p2)는 출력될 수 있다.
제 2 플래인의 제 3 페이지 데이터(Page Data3_p2)의 덤핑 동작(Dumping Operation)은 데이터 출력을 위한 더미 비지 시간(tDBSY3) 동안 수행될 수 있다. 하지만, 이러한 데이터 출력을 위한 더미 비지 시간(tDBSY3)은 외부에서 관측되지 않을 것이다.
이상의 멀티-플래인 독출 시퀀스(Multi-Plane Read Sequence)에 따르면, 본 발명의 불 휘발성 메모리 장치(100)는 어느 하나의 플래인에서 덤핑 동작(Dumping Operation)이 수행되는 것과 관계없이 메모리 컨트롤러(200)로 연속적으로 데이터를 출력할 수 있다. 따라서, 메모리 시스템의 읽기 동작 시간은 단축될 수 있다.
도 18은 도 17의 멀티-플래인 독출 시퀀스(Multi-Plane Read Sequence)에 따른 메모리 컨트롤러의 동작을 보여주는 순서도이다. 도 17 및 도 18을 참조하면, 불 휘발성 메모리 장치(100, 도 1 참조)의 메모리 셀들은 3-비트 데이터를 저장하는 멀티-레벨 셀로 가정한다. 하지만 불 휘발성 메모리 장치는 이것에 제한되지 않는다.
S305 단계에서, 메모리 컨트롤러(200)는 호스트(Host)로부터 읽기 동작 요청을 수신할 수 있다. 메모리 컨트롤러(200)는 수신된 읽기 동작 요청에 따라 멀티-플래인 독출 시퀀스(Multi-Plane Read Sequence)를 출력할 수 있다. S310 부터 S350 단계는 멀티-플래인 동작 시퀀스(Multi-Plane Operation Sequence)에 따른 메모리 컨트롤러(200)의 동작들을 보여준다.
S310 단계에서, 메모리 컨트롤러(200)는 각 플래인에 대응하는 읽기 시작 명령(60h) 및 어드레스(ADD3)를 출력할 수 있다. 예를 들면, 메모리 컨트롤러(200)는 제 1 플래인에 대응하는 읽기 시작 명령(60h) 및 어드레스(ADD3)를 출력할 수 있다. 바로 이어서 메모리 컨트롤러(200)는 제 2 플래인에 대응하는 읽기 시작 명령(60h) 및 어드레스(ADD3)를 출력할 수 있다. 그 후에 메모리 컨트롤러(200)는 데이터 센싱 명령(40h)을 출력할 수 있다. 데이터 센싱 명령(40h)에 따라 각 플래인(Plane 1, Plane 2)에서 선택된 물리적 페이지에 저장된 복수의 페이지 데이터는 센싱되어 페이지 버퍼 회로의 데이터 래치들에 저장될 수 있다. 예를 들면, 제 1 플래인의 제 1 내지 제 3 페이지 데이터(Page Data1_p1, Page Data2_p1, Page Data3_p1)는 제 1 플래인에 대응하는 페이지 버퍼 회로의 제 1 내지 제 3 데이터 래치들(DL11, DL12, DL13)에 각각 저장될 수 있다. 제 2 플래인의 제 1 내지 제 3 페이지 데이터(Page Data1_p2, Page Data2_p2, Page Data3_p2)는 제 2 플래인에 대응하는 페이지 버퍼 회로의 제 1 내지 제 3 데이터 래치들(DL21, DL22, DL23)에 각각 저장될 수 있다. 또한, 제 1 플래인의 제 1 페이지 데이터(Page Data1_p1)의 덤핑 동작(Dumping Operation)은 독출 시간(tR) 동안 수행될 수 있다. 제 2 플래인의 제 1 페이지 데이터(Page Data1_p2)의 덤핑 동작(Dumping Operation)은 독출 시간(tR) 동안 수행될 수 있다.
S315 단계에서, 데이터 센싱 명령(40h)이 입력되고 각 플래인에서 복수의 페이지 데이터를 센싱하는 독출 시간(tR)이 지난 후, 메모리 컨트롤러(200)는 제 1 플래인의 제 1 페이지 데이터(Page Data1_p1)에 대응하는 데이터 출력 명령(RDout)을 출력할 수 있다.
S320 단계에서, 메모리 컨트롤러(200)는 데이터 출력 명령(RDout)에 따라 제 1 플래인의 제 1 페이지 데이터(Page Data1_p1)를 수신할 수 있다.
S325 단계에서, 제 1 플래인의 제 1 페이지 데이터(Page Data1_p1)의 수신이 완료된 후, 메모리 컨트롤러(200)는 멀티-플래인 덤핑 명령(C2h) 및 래치 지정 명령(12h)을 출력할 수 있다. 멀티-플래인 덤핑 명령(C2h)에 따라 제 1 플래인의 제 2 페이지 데이터(Page Data2_p1)의 덤핑 동작(Dumping Operation)은 수행될 수 있다.
S330 단계에서, 제 1 플래인의 제 2 페이지 데이터(Page Data2_p1)의 덤핑 동작(Dumping Operation)이 수행되는 동안, 메모리 컨트롤러(200)는 제 2 플래인의 제 1 페이지 데이터(Page Data1_p2)에 대응하는 데이터 출력 명령(RDout)을 출력할 수 있다.
S335 단계에서, 메모리 컨트롤러(200)는 데이터 출력 명령(RDout)에 따라 제 2 플래인의 제 1 페이지 데이터(Page Data1_p2)를 수신할 수 있다.
S340 단계에서, 제 2 플래인의 제 1 페이지 데이터(Page Data1_p2)의 수신이 완료된 후, 메모리 컨트롤러(200)는 제 2 플래인의 제 2 페이지 데이터(Page Data2_p2)에 대응하는 멀티-플래인 덤핑 명령(C2h) 및 래치 지정 명령(22h)을 출력할 수 있다. 멀티-플래인 덤핑 명령(C2h)에 따라 제 2 플래인의 제 2 페이지 데이터(Page Data2_p2)의 덤핑 동작(Dumping Operation)은 수행될 수 있다.
S345 단계에서, 메모리 컨트롤러(200)는 S330 단계부터 S340 단계를 각 플래인의 제 2 페이지 데이터(Page Data2_p1, Page Data2_p2)에 대하여 반복하여 수행할 수 있다. 그러면, 메모리 컨트롤러(200)는 각 플래인의 제 2 페이지 데이터(Page Data2_p1, Page Data2_p2)를 순차적으로 수신할 수 있다. 또한, 메모리 컨트롤러(200)가 제 1 플래인의 제 2 페이지 데이터(Page Data2_p1)를 수신하는 동안, 제 2 플래인의 제 2 페이지 데이터(Page Data2_p2)의 덤핑 동작(Dumping Operation)은 수행될 수 있다. 메모리 컨트롤러(200)가 제 2 플래인의 제 2 페이지 데이터(Page Data2_p2)를 수신하는 동안, 제 1 플래인의 제 3 페이지 데이터(Page Data3_p1)의 덤핑 동작(Dumping Operation)은 수행될 수 있다.
만약에 불 휘발성 메모리 장치(100)의 메모리 셀들 각각이 2-비트 데이터를 저장하는 멀티-레벨 셀인 경우, 멀티-플래인 독출 시퀀스(Multi-Plane Read Sequence)는 제 2 플래인의 제 2 페이지 데이터(Page Data2_p2)의 수신이 완료된 후 종료될 수 있다.
S350 단계에서, 메모리 컨트롤러(200)는 제 1 플래인의 제 3 페이지 데이터(Page Data3_p1)에 대응하는 데이터 출력 명령(RDout)을 출력할 수 있다. 메모리 컨트롤러(200)는 데이터 출력 명령(RDout)에 따라 제 1 플래인의 제 3 페이지 데이터(Page Data3_p1)를 수신할 수 있다. 이때 제 1 플래인의 제 3 페이지 데이터(Page Data3_p1)를 수신하는 동안, 메모리 컨트롤러(200)는 멀티-플래인 덤핑 명령(C2h) 및 래치 지정 명령(23h)에 따라 제 2 플래인의 제 3 페이지 데이터(Page Data3_p2)의 덤핑 동작(Dumping Operation)을 수행할 수 있다. 제 1 플래인의 제 3 페이지 데이터(Page Data3_p1)의 수신이 완료된 후, 메모리 컨트롤러(200)는 제 2 플래인의 제 3 페이지 데이터(Page Data3_p2)에 대응하는 데이터 출력 명령(RDout)을 출력할 수 있다. 메모리 컨트롤러(200)는 데이터 출력 명령(RDout)에 따라 제 2 플래인의 제 3 페이지 데이터(Page Data3_p2)를 수신할 수 있다.
도 19는 도 17의 멀티-플래인 독출 시퀀스(Multi-Plane Read Sequence)에 따른 불 휘발성 메모리 장치의 동작을 보여주는 순서도이다. 도 17 및 도 19를 참조하면, 불 휘발성 메모리 장치(100, 도 1 참조)의 메모리 셀들은 2-비트 데이터를 저장하는 멀티-레벨 셀로 가정한다. 하지만 불 휘발성 메모리 장치는 이것에 제한되지 않는다.
S410 단계에서, 불 휘발성 메모리 장치(100)는 멀티-플래인 독출 시퀀스(Multi-Plane Read Sequence)를 수신할 수 있다. S420 단계부터 S460 단계는 멀티-플래인 독출 시퀀스(Multi-Plane Read Sequence)에 따른 불 휘발성 메모리 장치의 동작을 보여준다.
S420 단계에서, 불 휘발성 메모리 장치(100)는 멀티-플래인 독출 시퀀스(Multi-Plane Read Sequence)에 따라 각 플래인의 선택된 물리적 페이지에서 독출 동작을 동시에 수행할 수 있다. 예를 들면, 불 휘발성 메모리 장치(100)는 각 플래인에 대응하는 독출 시작 명령(60h) 및 어드레스(ADD3)를 수신할 수 있다. 그 후에 불 휘발성 메모리 장치(100)는 데이터 센싱 명령(40h)을 수신할 수 있다. 불 휘발성 메모리 장치(100)는 데이터 센싱 명령(40h)에 따라 각 플래인에서 선택된 물리적 페이지에 저장된 복수의 페이지 데이터를 동시에 센싱할 수 있다. 센싱된 복수의 페이지 데이터는 각 플래인의 데이터 래치들에 저장될 수 있다.
또한, 제 1 플래인의 제 1 및 제 2 페이지 데이터(Page Data1_p1, Page Data2_p1)는 제 1 플래인의 제 1 및 제 2 데이터 래치들(DL11, DL12)에 저장될 수 있다. 제 2 플래인의 제 1 및 제 2 페이지 데이터(Page Data1_p2, Page Data2_p2)는 제 1 플래인의 제 1 및 제 2 데이터 래치들(DL21, DL22)에 저장될 수 있다. 이때 각 플래인의 제 1 페이지 데이터(Page Data1_p1, Page Data1_p2)는 각 플래인의 캐시 래치들(CL1, CL2)로 전송될 수 있다.
만약 불 휘발성 메모리 장치(100)의 메모리 셀들 각각이 3-비트 데이터를 저장하는 멀티-레벨 셀인 경우, 각 플래인의 제 3 페이지 데이터(Page Data3_p1, Page Data3_p2)는 각 플래인의 제 3 데이터 래치들(DL13, DL23)에 저장될 수 있다.
S430 단계에서, 불 휘발성 메모리 장치(100)는 제 1 플래인에 대응하는 제 1 출력 동작을 수행할 수 있다. 제 1 플래인에 대응하는 데이터 출력 명령(RDout)이 수신된 후, 불 휘발성 메모리 장치(100)는 제 1 플래인의 제 1 페이지 데이터(Page Data1_p1)를 출력할 수 있다.
S440 단계에서, 제 1 플래인에 대응하는 제 1 덤핑 동작이 수행되는 동안, 불 휘발성 메모리 장치(100)는 제 2 플래인에 대응하는 제 2 출력 동작을 수행할 수 있다. 즉, 제 1 플래인의 제 2 페이지 데이터(Page Data2_p1)의 덤핑 동작이 수행되는 동안, 불 휘발성 메모리 장치(100)는 제 2 플래인의 제 1 페이지 데이터(Page Data1_p2)를 출력할 수 있다.
S450 단계에서, 제 2 플래인에 대응하는 제 2 덤핑 동작이 수행되는 동안, 불 휘발성 메모리 장치(100)는 제 1 플래인에 대응하는 제 3 출력 동작을 수행할 수 있다. 즉, 제 2 플래인의 제 2 페이지 데이터(Page Data2_p2)의 덤핑 동작이 수행되는 동안, 불 휘발성 메모리 장치(100)는 제 1 플래인의 제 2 페이지 데이터(Page Data2_p1)를 출력할 수 있다.
S460 단계에서, 불 휘발성 메모리 장치(100)는 제 2 플래인에 대응하는 제 4 출력 동작을 수행할 수 있다. 즉, 불 휘발성 메모리 장치(100)는 제 2 플래인의 제 2 페이지 데이터(Page Data2_p2)를 출력할 수 있다.
만약 불 휘발성 메모리 장치(100)의 메모리 셀들 각각이 3-비트 데이터를 저장하는 멀티-레벨 셀인 경우, S440 단계부터 S460 단계는 각 플래인의 제 3 페이지 데이터(Page Data3_p1, Page Data3_p2)에 대하여 반복하여 수행될 수 있다.
본 발명은 SSD(solid state drive)에 적용 가능하다. 도 20은 본 발명의 실시 예에 따른 SSD를 예시적으로 보여주는 블록도이다. 도 20을 참조하면, SSD(1000)는 복수의 불 휘발성 메모리 장치들(1100) 및 SSD 제어기(1200)를 포함한다. 불 휘발성 메모리 장치들(1100) 각각은 도 1 및 도 2에 도시된 불 휘발성 메모리 장치(100)로 구현될 수 있다. 불 휘발성 메모리 장치들(1100)은 본 발명에 따른 멀티-플래인 동작 시퀀스(Multi-Plane Operation Sequence)에 따라 프로그램 및 읽기 동작의 시간을 단축할 수 있다.
불 휘발성 메모리 장치들(1100)은 옵션적으로 외부 고전압(Vpp)을 제공받도록 구현될 수 있다. SSD 제어기(1200)는 복수의 채널들(CH1 ~ CHi, i는 2 이상의 정수)을 통하여 불 휘발성 메모리 장치들(1100)에 연결된다. SSD 제어기(1200)는 적어도 하나의 프로세서(1210), 버퍼 메모리(1220), 에러 정정 회로(1230), 호스트 인터페이스(1250) 및 불 휘발성 메모리 인터페이스(1260)를 포함한다.
버퍼 메모리(1220)는 SSD 제어기(1200)의 동작에 필요한 데이터를 임시로 저장할 것이다. 버퍼 메모리(1220)는 데이터 혹은 명령을 저장하는 복수의 메모리 라인들을 포함할 수 있다. 여기서 복수의 메모리 라인들은 캐시 라인들에 다양한 방법으로 맵핑 될 수 있다.
에러 정정 회로(1230)는 쓰기 동작에서 프로그램될 데이터의 에러 정정 코드 값을 계산하고, 읽기 동작에서 읽혀진 데이터를 에러 정정 코드 값에 근거로 하여 에러 정정하고, 데이터 복구 동작에서 불 휘발성 메모리 장치들(1100)로부터 복구된 데이터의 에러를 정정할 수 있다. 도시되지 않았지만, SSD 제어기(1200)를 동작하는 데 필요한 코드 데이터를 저장하는 코드 메모리가 더 포함될 수 있다. 코드 메모리는 불 휘발성 메모리 장치로 구현될 수 있다.
호스트 인터페이스(1250)는 외부의 장치와 인터페이스 기능을 제공할 수 있다.
불 휘발성 메모리 인터페이스(1260)는 불 휘발성 메모리 장치들(1100)과 인터페이스 기능을 제공할 수 있다. 본 발명에 따른 멀티-플래인 동작 시퀀스(Multi-Plane Operation Sequence)는 불 휘발성 메모리 인터페이스(1260)를 통해 불 휘발성 메모리 장치들(1100)에 전달될 수 있다.
본 발명은 eMMC(embedded multi media card, moviNAND, iNAND)에도 적용 가능하다. 도 21은 본 발명의 실시 예에 따른 eMMC를 예시적으로 보여주는 블록도이다. 도 21을 참조하면, eMMC(2000)는 적어도 하나의 낸드 플래시 메모리 장치(2100) 및 제어기(2200)를 포함할 수 있다.
낸드 플래시 메모리 장치(2100)는 SDR(single data rate) 낸드 혹은 DDR(double data rate) 낸드일 수 있다. 혹은 낸드 플래시 메모리 장치(2100)는 수직형 낸드 플래시 메모리 장치(vertical NAND; VNAND)로써 선택 라인의 문턱 저압 변경 여부를 체킹할 수 있다. 낸드 플래시 메모리 장치(2100)는 도 1 및 도 2에 도시된 불 휘발성 메모리 장치(100)로 구현될 수 있다. 낸드 플래시 메모리 장치(2100)는 본 발명에 따른 멀티-플래인 동작 시퀀스(Multi-Plane Operation Sequence)에 따라 프로그램 및 읽기 동작의 시간을 단축할 수 있다.
제어기(2200)는 복수의 채널들을 통하여 낸드 플래시 메모리 장치(2100)에 연결된다. 제어기(2200)는 적어도 하나의 제어기 코어(2210), 호스트 인터페이스(2250) 및 낸드 인터페이스(2260)를 포함한다. 적어도 하나의 제어기 코어(2210)는 eMMC(2000)의 전반적인 동작을 제어한다.
호스트 인터페이스(2250)는 제어기(2200)와 호스트의 인터페이싱을 수행한다.
낸드 인터페이스(2260)는 낸드 플래시 메모리 장치(2100)와 제어기(2200)의 인터페이싱을 수행한다. 본 발명에 따른 멀티-플래인 동작 시퀀스(Multi-Plane Operation Sequence)는 낸드 인터페이스(2260)를 통해 불 휘발성 메모리 장치들(1100)에 전달될 수 있다.
eMMC(2000)는 호스트로부터 전원 전압들(Vcc, Vccq)을 제공받는다. 여기서, 제 1 전원 전압(Vcc, 예를 들어 3.3V)은 낸드 플래시 메모리 장치(1100) 및 낸드 인터페이스(1230)에 제공되고, 제 2 전원 전압(Vccq, 예를 들어 1.8V/3.3V)은 제어기(1200)에 제공된다. 실시 예에 있어서, eMMC(1000)는 외부 고전압(Vpp)을 옵션적으로 제공받을 수 있다.
본 발명은 UFS(uiversal flash storage)에도 적용 가능하다. 도 22는 본 발명의 실시 예에 따른 UFS 시스템을 예시적으로 보여주는 블록도이다. 도 22를 참조하면, UFS 시스템(3000)은 UFS 호스트(3100), UFS 장치들(3200, 3300), 임베디드 UFS 장치(3400), 착탈형 UFS 카드(3400)를 포함할 수 있다. UFS 호스트(3100)는 모바일 장치의 어플리케이션 프로세서일 수 있다. UFS 호스트(3100), UFS 장치들(3200, 3300), 임베디드 UFS 장치(3400), 및 착탈형 UFS 카드(3400) 각각은 UFS 프로토콜에 의하여 외부의 장치들과 통신할 수 있다. UFS 장치들(3200, 3300), 임베디드 UFS 장치(3400), 및 착탈형 UFS 카드(3500) 중 적어도 하나는 도 1 및 도 2에 도시된 불 휘발성 메모리 장치(100)로 구현될 수 있다. UFS 장치들(3200, 3300), 임베디드 UFS 장치(3400), 및 착탈형 UFS 카드(3500) 중 적어도 하나는 본 발명에 따른 멀티-플래인 동작 시퀀스(Multi-Plane Operation Sequence)에 따라 프로그램 및 읽기 동작의 시간을 단축할 수 있다.
임베디드 UFS 장치(3400)와 착탈형 UFS 카드(3500)는 UFS 프로토콜 외에도 종래의 낸드 프로토콜을 이용하여 통신할 수 있다. 또한, 임베디드 UFS 장치(3400)와 착탈형 UFS 카드(3500)는 UFS 프로토콜이 아닌 다른 다양한 프로토콜(예를 들어, UFDs, MMC,SD(secure digital), mini SD, Micro SD 등)에 의해 통신할 수 있다.
본 발명은 모바일 장치에도 적용 가능하다. 도 23은 본 발명의 실시 예에 따른 모바일 장치(4000)를 예시적으로 보여주는 블록도이다. 도 23을 참조하면, 모바일 장치(4000)는 어플리케이션 프로세서(4100), 통신 모듈(4200), 디스플레이/터치 모듈(4300), 저장 장치(4400), 및 모바일 램(4500)를 포함한다.
어플리케이션 프로세서(4100)는 모바일 장치(4000)의 전반적인 동작을 제어한다. 통신 모듈(4200)은 외부와의 유선/무선 통신을 제어하도록 구현될 것이다. 디스플레이/터치 모듈(4300)은 어플리케이션 프로세서(4100)에서 처리된 데이터를 디스플레이 하거나, 터치 패널로부터 데이터를 입력 받도록 구현될 것이다.
저장 장치(4400)는 사용자의 데이터를 저장하도록 구현될 것이다. 저장 장치(4400)는 메모리 카드, eMMC, SSD, UFS 장치일 수 있다. 저장 장치(4400)는 도 1 및 도 2에 도시된 불 휘발성 메모리 장치(100)로 구현될 수 있다. 저장 장치(4400)는 본 발명에 따른 멀티-플래인 동작 시퀀스(Multi-Plane Operation Sequence)에 따라 프로그램 및 읽기 동작의 시간을 단축할 수 있다.
모바일 램(4500)은 모바일 장치(4000)의 처리 동작 시 필요한 데이터를 임시로 저장하도록 구현될 수 있다.
본 발명의 실시 예에 따른 메모리 시스템 혹은 저장 장치는 다양한 형태들의 패키지를 이용하여 실장 될 수 있다. 실시 예에 있어서, 본 발명의 실시 예에 따른 메모리 시스템 혹은 저장 장치는 PoP(Package on Package), Ball grid arrays(BGAs), Chip scale packages(CSPs), Plastic Leaded Chip Carrier(PLCC), Plastic Dual In-Line Package(PDIP), Die in Waffle Pack, Die in Wafer Form, Chip On Board(COB), Ceramic Dual In-Line Package(CERDIP), Plastic Metric Quad Flat Pack(MQFP), Thin Quad Flatpack(TQFP), Small Outline(SOIC), Shrink Small Outline Package(SSOP), Thin Small Outline(TSOP), Thin Quad Flatpack(TQFP), System In Package(SIP), Multi Chip Package(MCP), Wafer-level Fabricated Package(WFP), Wafer-Level Processed Stack Package(WSP), 등과 같은 패키지들을 이용하여 실장될 수 있다.
이상에서와 같이 도면과 명세서에서 최적 실시 예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
100 : 불 휘발성 메모리 장치
110 : 플래인
120 : 어드레스 디코더
130 : 페이지 버퍼 회로
140 : 제어 로직
200 : 메모리 컨트롤러

Claims (20)

  1. 불 휘발성 메모리 장치의 동작 방법에 있어서:
    제 1 플래인에 프로그램하기 위한 명령, 어드레스, 그리고 데이터를 수신하는 단계;
    상기 제 1 플래인에 프로그램될 데이터를 수신한 후에, 멀티-플래인 덤핑 명령을 수신하는 단계; 그리고
    상기 제 1 플래인에 대한 멀티-플래인 덤핑 동작이 수행되는 동안, 제 2 플래인에 프로그램하기 위한 명령, 어드레스, 그리고 데이터를 수신하는 단계를 포함하는 동작 방법.
  2. 제 1 항에 있어서,
    상기 제 1 및 제 2 플래인 각각의 선택된 물리적 페이지는 원샷 프로그램 방식으로 프로그램되는 동작 방법.
  3. 제 1 항에 있어서,
    상기 멀티-플래인 덤핑 동작은 상기 제 1 플래인에 대응하는 페이지 버퍼 회로에 포함된 캐시 래치들과 데이터 래치들 사이에서 수행되는 동작 방법.
  4. 제 1 항에 있어서,
    상기 제 1 및 제 2 플래인은 입출력 회로에 포함된 하나의 글로벌 버퍼를 공유하는 동작 방법.
  5. 제 1 및 제 2 플래인을 포함하는 불 휘발성 메모리 장치의 동작 방법에 있어서:
    제 1 프로그램 시작 명령 및 제 1 어드레스를 수신하는 단계;
    상기 제 1 어드레스에 기초하여 상기 제 1 플래인에 프로그램될 제 1 페이지 데이터를 수신하는 단계;
    상기 제 1 페이지 데이터의 수신이 완료된 후, 제 1 멀티-플래인 덤핑 명령을 수신하는 단계;
    상기 제 1 멀티-플래인 덤핑 명령에 따라 상기 제 1 페이지 데이터의 덤핑 동작이 수행되는 동안, 제 2 프로그램 시작 명령 및 제 2 어드레스를 수신하는 단계; 그리고
    상기 제 2 어드레스에 기초하여 상기 제 2 플래인에 프로그램될 제 2 페이지 데이터를 수신하는 단계를 포함하는 동작 방법.
  6. 제 5 항에 있어서,
    상기 제 2 페이지 데이터의 수신이 완료된 후, 제 2 멀티-플래인 덤핑 명령을 수신하는 단계;
    상기 제 2 멀티-플래인 덤핑 명령에 따라 상기 제 2 페이지 데이터의 덤핑 동작이 수행되는 동안, 제 3 프로그램 시작 명령 및 제 3 어드레스를 수신하는 단계;
    상기 제 3 어드레스에 기초하여 상기 제 1 플래인에 프로그램 될 제 3 페이지 데이터를 수신하는 단계;
    상기 제 3 페이지 데이터의 수신이 완료된 후, 제 3 멀티-플래인 덤핑 명령을 수신하는 단계;
    상기 제 3 멀티-플래인 덤핑 명령에 따라 상기 제 3 페이지 데이터의 덤핑 동작이 수행되는 동안, 제 4 프로그램 시작 명령 및 제 4 어드레스를 수신하는 단계;
    상기 제 4 어드레스에 기초하여 상기 제 2 플래인에 프로그램 될 제 4 페이지 데이터를 수신하는 단계; 그리고
    상기 제 4 페이지 데이터의 수신이 완료된 후, 제 4 멀티-플래인 덤핑 명령을 수신하는 단계를 포함하는 동작 방법.
  7. 제 6 항에 있어서,
    상기 제 4 멀티-플래인 덤핑 명령에 따라 상기 제 4 페이지 데이터의 덤핑 동작을 수행하는 단계;
    상기 제 4 페이지 데이터의 덤핑 동작이 완료된 후, 상기 제 1 플래인에 대응하는 제 1 프로그램 실행 명령 및 제 5 어드레스를 수신하는 단계; 그리고
    상기 제 2 플래인에 대응하는 제 2 프로그램 실행 명령 및 제 6 어드레스를 수신하는 단계를 더 포함하는 동작 방법.
  8. 제 6 항에 있어서,
    상기 제 4 멀티-플래인 덤핑 명령에 따라 상기 제 4 페이지 데이터의 덤핑 동작이 수행되는 동안, 제 5 프로그램 시작 명령 및 제 5 어드레스를 수신하는 단계;
    상기 제 5 어드레스에 기초하여 상기 제 1 플래인에 프로그램 될 제 5 페이지 데이터를 수신하는 단계;
    상기 제 5 페이지 데이터의 수신이 완료된 후, 제 5 멀티-플래인 덤핑 명령을 수신하는 단계;
    상기 제 5 멀티-플래인 덤핑 명령에 따라 상기 제 5 페이지 데이터의 덤핑 동작이 수행되는 동안, 제 6 프로그램 시작 명령 및 제 6 어드레스를 수신하는 단계;
    상기 제 6 어드레스에 기초하여 상기 제 2 플래인에 프로그램 될 제 6 페이지 데이터를 수신하는 단계; 그리고
    상기 제 6 페이지 데이터의 전송이 완료된 후, 제 6 멀티-플래인 덤핑 명령을 수신하는 단계를 더 포함하는 동작 방법.
  9. 제 8 항에 있어서,
    상기 제 6 멀티-플래인 덤핑 명령에 따라 상기 제 6 페이지 데이터의 덤핑 동작이 완료된 후, 상기 제 1 플래인에 대응하는 제 1 프로그램 실행 명령 및 제 7 어드레스를 수신하는 단계; 그리고
    상기 제 2 플래인에 대응하는 제 2 프로그램 실행 명령 및 제 8 어드레스를 수신하는 단계를 더 포함하는 동작 방법.
  10. 제 9 항에 있어서,
    상기 제 1, 제 3, 및 제 5 페이지 데이터의 덤핑 동작들은 상기 제 1 플래인에 대응하는 페이지 버퍼 회로에 포함된 캐시 래치들과 데이터 래치들 사이에서 수행되고, 상기 제 2, 제 4, 및 제 6 페이지 데이터의 덤핑 동작들은 상기 제 2 플래인에 대응하는 페이지 버퍼 회로에 포함된 캐시 래치들과 데이터 래치들 사이에서 수행되는 동작 방법.
  11. 제 1 및 제 2 플래인을 포함하는 불 휘발성 메모리 장치의 동작 방법에 있어서:
    각각의 플래인에 대응하는 독출 시작 명령, 어드레스 및 데이터 센싱 명령을 수신하는 단계;
    상기 데이터 센싱 명령에 따라 상기 제 1 및 제 2 플래인에서 센싱 동작들이 수행된 후, 제 1 데이터 출력 명령에 따라 상기 제 1 플래인으로부터 센싱된 제 1 페이지 데이터를 출력하는 단계;
    상기 제 1 페이지 데이터의 출력이 완료된 후, 제 1 멀티-플래인 덤핑 명령을 수신하는 단계; 그리고
    상기 제 1 멀티-플래인 덤핑 명령에 따라 상기 제 1 플래인으로부터 센싱된 제 2 페이지 데이터의 덤핑 동작이 수행되는 동안, 제 2 데이터 출력 명령에 따라 상기 제 2 플래인으로부터 센싱된 제 3 페이지 데이터를 출력하는 단계를 포함하는 동작 방법.
  12. 제 11 항에 있어서,
    상기 독출 시작 명령, 어드레스 및 데이터 센싱 명령을 수신하는 단계는:
    제 1 독출 시작 명령 및 상기 제 1 플래인에 대응하는 제 1 어드레스를 수신하는 단계;
    제 2 독출 시작 명령 및 상기 제 2 플래인에 대응하는 제 2 어드레스를 수신하는 단계; 그리고
    상기 제 1 및 제 2 어드레스들에 대응하는 상기 데이터 센싱 명령을 수신하는 단계를 포함하는 동작 방법.
  13. 제 12 항에 있어서,
    상기 제 3 페이지 데이터의 출력이 완료된 후, 제 2 멀티-플래인 덤핑 명령을 수신하는 단계;
    상기 제 2 멀티-플래인 덤핑 명령에 따라 상기 제 2 플래인으로부터 센싱된 제 4 페이지 데이터의 덤핑 동작이 수행되는 동안, 제 3 데이터 출력 명령에 따라 상기 제 2 페이지 데이터를 출력하는 단계; 그리고
    상기 제 2 페이지 데이터의 출력이 완료된 후, 제 4 데이터 출력 명령에 따라 상기 제 4 페이지 데이터를 출력하는 단계를 더 포함하는 동작 방법.
  14. 제 13 항에 있어서,
    상기 제 4 데이터 데이터를 출력하는 단계는:
    상기 제 2 페이지 데이터의 출력이 완료된 후, 제 3 멀티-플래인 덤핑 명령을 수신하는 단계;
    상기 제 3 멀티-플래인 덤핑 명령에 따라 상기 제 1 플래인으로부터 센싱된 제 5 페이지 데이터의 덤핑 동작이 수행되는 동안, 상기 제 4 데이터 출력 명령에 따라 상기 제 4 페이지 데이터를 출력하는 단계;
    상기 제 4 페이지 데이터의 출력이 완료된 후, 제 4 멀티-플래인 덤핑 명령을 수신하는 단계;
    상기 제 4 멀티-플래인 덤핑 명령에 따라 상기 제 2 플래인으로부터 센싱된 제 6 페이지 데이터의 덤핑 동작이 수행되는 동안, 제 5 데이터 출력 명령에 따라 상기 제 5 페이지 데이터를 출력하는 단계; 그리고
    상기 제 5 페이지 데이터의 출력이 완료된 후, 제 6 데이터 출력 명령에 따라 상기 제 6 페이지 데이터를 출력하는 단계를 포함하는 동작 방법.
  15. 제 14 항에 있어서,
    제 1 내지 제 4 래치 지정 명령들 각각은 상기 제 1 내지 제 4 멀티-플래인 덤핑 명령들 각각의 바로 다음에 수신되는 동작 방법.
  16. 제 14 항에 있어서,
    상기 제 2 및 제 5 페이지 데이터의 덤핑 동작들은 상기 제 1 플래인에 대응하는 페이지 버퍼 회로에 포함된 캐시 래치들과 데이터 래치들 사이에서 수행되는 동작 방법.
  17. 제 14 항에 있어서,
    상기 제 4 및 제 6 페이지 데이터의 덤핑 동작들은 상기 제 2 플래인에 대응하는 페이지 버퍼 회로에 포함된 캐시 래치들과 데이터 래치들 사이에 수행되는 동작 방법.
  18. 제 12 항에 있어서,
    상기 데이터 센싱 명령을 수신하는 단계에서, 상기 제 1 페이지 데이터는 상기 제 1 플래인의 센싱 동작이 완료된 후 바로 상기 제 1 플래인에 대응하는 페이지 버퍼 회로에 포함된 데이터 래치들로부터 캐시 래치들로 덤핑되는 동작 방법.
  19. 제 12 항에 있어서,
    상기 데이터 센싱 명령을 수신하는 단계에서, 상기 제 3 페이지 데이터는 상기 제 2 플래인의 센싱 동작이 완료된 후 바로 상기 제 2 플래인에 대응하는 페이지 버퍼 회로에 포함된 데이터 래치들로부터 캐시 래치들로 덤핑되는 동작 방법.
  20. 제 12 항에 있어서,
    상기 제 1 및 제 2 플래인은 입출력 회로에 포함된 하나의 글로벌 버퍼를 공유하는 동작 방법.
KR1020140086904A 2014-07-10 2014-07-10 불 휘발성 메모리 장치 및 메모리 컨트롤러, 그리고 그것의 동작 방법 KR20160007972A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140086904A KR20160007972A (ko) 2014-07-10 2014-07-10 불 휘발성 메모리 장치 및 메모리 컨트롤러, 그리고 그것의 동작 방법
US14/743,267 US20160011779A1 (en) 2014-07-10 2015-06-18 Nonvolatile memory device, memory controller, and operating method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140086904A KR20160007972A (ko) 2014-07-10 2014-07-10 불 휘발성 메모리 장치 및 메모리 컨트롤러, 그리고 그것의 동작 방법

Publications (1)

Publication Number Publication Date
KR20160007972A true KR20160007972A (ko) 2016-01-21

Family

ID=55067588

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140086904A KR20160007972A (ko) 2014-07-10 2014-07-10 불 휘발성 메모리 장치 및 메모리 컨트롤러, 그리고 그것의 동작 방법

Country Status (2)

Country Link
US (1) US20160011779A1 (ko)
KR (1) KR20160007972A (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170062351A (ko) * 2015-11-26 2017-06-07 삼성전자주식회사 불휘발성 메모리 장치, 불휘발성 메모리 장치를 포함하는 스토리지 장치 및 불휘발성 메모리 장치에 데이터를 프로그램 하는 프로그램 방법
KR20170099431A (ko) * 2016-02-23 2017-09-01 삼성전자주식회사 비휘발성 메모리 장치
KR20170102694A (ko) * 2016-03-02 2017-09-12 에스케이하이닉스 주식회사 데이터 저장 장치
KR20180006101A (ko) * 2016-07-08 2018-01-17 에스케이하이닉스 주식회사 메모리 시스템 및 이의 동작 방법
WO2020263326A1 (en) * 2019-06-26 2020-12-30 Sandisk Technologies Llc Source side program, method, and apparatus for 3d nand
US11269551B2 (en) 2019-08-13 2022-03-08 SK Hynix Inc. Semiconductor memory device and method of operating the same

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160112135A (ko) * 2015-03-18 2016-09-28 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
KR20160149463A (ko) * 2015-06-18 2016-12-28 에스케이하이닉스 주식회사 비휘발성 메모리 시스템 및 비휘발성 메모리 시스템의 동작방법
US10096612B2 (en) * 2015-09-14 2018-10-09 Intel Corporation Three dimensional memory device having isolated periphery contacts through an active layer exhume process
KR20170056072A (ko) * 2015-11-12 2017-05-23 삼성전자주식회사 멀티 플레인을 포함하는 불 휘발성 메모리 장치
US9996280B2 (en) 2016-03-15 2018-06-12 Sandisk Technologies Llc Data register copying for non-volatile storage array operations
US9792995B1 (en) * 2016-04-26 2017-10-17 Sandisk Technologies Llc Independent multi-plane read and low latency hybrid read
KR20180045102A (ko) * 2016-10-24 2018-05-04 삼성전자주식회사 메모리 컨트롤러의 동작 방법 및 메모리 컨트롤러를 포함하는 저장 장치의 동작 방법
KR102653139B1 (ko) 2016-10-28 2024-04-02 삼성전자주식회사 복수의 입출력 유닛들을 포함하는 불휘발성 메모리 장치 및 그것의 동작 방법
JP2019050071A (ja) * 2017-09-11 2019-03-28 東芝メモリ株式会社 半導体記憶装置及びメモリシステム
KR102363382B1 (ko) * 2017-09-26 2022-02-16 에스케이하이닉스 주식회사 불휘발성 메모리 장치, 불휘발성 메모리 장치의 동작 방법 및 불휘발성 메모리 장치를 포함하는 데이터 저장 장치
CN110020285B (zh) * 2017-09-28 2021-04-27 北京国双科技有限公司 柱状图的处理方法及装置
US10698819B2 (en) * 2017-12-14 2020-06-30 SK Hynix Inc. Memory system and operating method thereof
US10685718B2 (en) * 2018-10-29 2020-06-16 Micron Technnology, Inc. Dynamic delay of NAND read commands
KR20200098009A (ko) 2019-02-11 2020-08-20 삼성전자주식회사 비휘발성 메모리 장치 및 그 동작 방법
KR20210117609A (ko) * 2020-03-19 2021-09-29 에스케이하이닉스 주식회사 반도체 메모리 장치, 컨트롤러 및 이들을 포함하는 메모리 시스템
KR20210152750A (ko) * 2020-06-09 2021-12-16 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
DE102021113450A1 (de) 2020-08-13 2022-02-17 Samsung Electronics Co., Ltd. Seitenpufferschaltungen und diese enthaltende nichtflüchtige Speichervorrichtungen
CN113056790B (zh) * 2021-01-27 2023-11-10 长江存储科技有限责任公司 用于异步多面独立(ampi)存储读取操作的方法和系统
KR102440364B1 (ko) * 2021-08-27 2022-09-05 삼성전자주식회사 성능 조정 동작을 수행하는 메모리 시스템
KR20230132139A (ko) * 2022-03-08 2023-09-15 에스케이하이닉스 주식회사 리드동작을 효과적으로 수행하기 위한 메모리 장치 및 메모리 장치의 동작방법
US11989458B2 (en) * 2022-09-12 2024-05-21 Western Digital Technologies, Inc. Splitting sequential read commands

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7877542B2 (en) * 2000-01-06 2011-01-25 Super Talent Electronics, Inc. High integration of intelligent non-volatile memory device
KR100632940B1 (ko) * 2004-05-06 2006-10-12 삼성전자주식회사 프로그램 사이클 시간을 가변시킬 수 있는 불 휘발성반도체 메모리 장치
US7882299B2 (en) * 2004-12-21 2011-02-01 Sandisk Corporation System and method for use of on-chip non-volatile memory write cache
KR100713984B1 (ko) * 2005-09-15 2007-05-04 주식회사 하이닉스반도체 멀티-플레인 구조를 갖는 비휘발성 메모리 장치의 프로그램방법
US9773557B2 (en) * 2008-09-03 2017-09-26 Marvell World Trade Ltd. Multi-plane data order
KR20120091648A (ko) * 2011-02-09 2012-08-20 삼성전자주식회사 비휘발성 메모리, 이를 포함하는 시스템, 및 이의 프로그램 방법
US8667368B2 (en) * 2012-05-04 2014-03-04 Winbond Electronics Corporation Method and apparatus for reading NAND flash memory
KR102102171B1 (ko) * 2013-04-05 2020-05-29 삼성전자 주식회사 멀티 레벨 셀 메모리 시스템
US9508437B2 (en) * 2014-01-30 2016-11-29 Sandisk Technologies Llc Pattern breaking in multi-die write management

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170062351A (ko) * 2015-11-26 2017-06-07 삼성전자주식회사 불휘발성 메모리 장치, 불휘발성 메모리 장치를 포함하는 스토리지 장치 및 불휘발성 메모리 장치에 데이터를 프로그램 하는 프로그램 방법
KR20170099431A (ko) * 2016-02-23 2017-09-01 삼성전자주식회사 비휘발성 메모리 장치
KR20170102694A (ko) * 2016-03-02 2017-09-12 에스케이하이닉스 주식회사 데이터 저장 장치
KR20180006101A (ko) * 2016-07-08 2018-01-17 에스케이하이닉스 주식회사 메모리 시스템 및 이의 동작 방법
WO2020263326A1 (en) * 2019-06-26 2020-12-30 Sandisk Technologies Llc Source side program, method, and apparatus for 3d nand
US11269551B2 (en) 2019-08-13 2022-03-08 SK Hynix Inc. Semiconductor memory device and method of operating the same

Also Published As

Publication number Publication date
US20160011779A1 (en) 2016-01-14

Similar Documents

Publication Publication Date Title
KR20160007972A (ko) 불 휘발성 메모리 장치 및 메모리 컨트롤러, 그리고 그것의 동작 방법
US10497444B2 (en) Three-dimensional nonvolatile memory and related read method designed to reduce read disturbance
CN105390157B (zh) 非易失性存储装置和编程验证方法
KR102053953B1 (ko) 불휘발성 메모리 장치를 포함하는 메모리 시스템 및 그것의 프로그램 방법
KR102210520B1 (ko) 비휘발성 메모리 장치 및 그것의 소거 방법
KR101832934B1 (ko) 비휘발성 메모리 장치, 그것을 포함하는 메모리 시스템, 그것의 블록 관리 방법, 프로그램 방법 및 소거 방법
KR102125371B1 (ko) 비휘발성 메모리 장치 및 그것의 동작방법
KR102123946B1 (ko) 멀티 레벨 셀 메모리 장치 및 그것의 동작방법
KR102248835B1 (ko) 불 휘발성 메모리 장치 및 그것의 동작 방법
US9478296B2 (en) Erase method of nonvolatile memory device and storage device employing the same
KR102271462B1 (ko) 불휘발성 메모리 장치, 그것의 동작 방법, 및 그것의 프로그램 방법
KR102000634B1 (ko) 비휘발성 메모리 장치 및 그것의 소거 방법
CN109427400B (zh) 存储器装置及其操作方法
KR102360211B1 (ko) 메모리 시스템의 동작 방법
CN107808682B (zh) 控制电路、外围电路、半导体存储器件及其操作方法
US10497452B2 (en) Semiconductor memory device and method of operating the same
KR102293169B1 (ko) 불휘발성 메모리 장치 및 그것의 동작 방법
KR102179845B1 (ko) 비휘발성 메모리 장치 및 그것의 프로그램 방법
KR20140008705A (ko) 비휘발성 메모리 장치 및 그것을 포함하는 메모리 시스템 및 그것의 메모리 블록 관리, 소거, 및 프로그램 방법들
CN109872761B (zh) 用于提高数据可靠性的非易失性存储器件及其操作方法
KR20170015708A (ko) 불휘발성 메모리 장치를 포함하는 저장 장치 및 그것의 프로그램 방법
JP2008108418A (ja) マルチページプログラムの方法、及びこれを行うためのフラッシュメモリ装置
KR20150091918A (ko) 저장 장치 및 그것의 동작 방법
US20140063937A1 (en) Memory devices and operating methods for a memory device
US20230253052A1 (en) Double single level cell program in a memory device

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination