KR20150059439A - 데이터 저장 장치 및 그것을 포함하는 데이터 처리 시스템 - Google Patents

데이터 저장 장치 및 그것을 포함하는 데이터 처리 시스템 Download PDF

Info

Publication number
KR20150059439A
KR20150059439A KR1020130143038A KR20130143038A KR20150059439A KR 20150059439 A KR20150059439 A KR 20150059439A KR 1020130143038 A KR1020130143038 A KR 1020130143038A KR 20130143038 A KR20130143038 A KR 20130143038A KR 20150059439 A KR20150059439 A KR 20150059439A
Authority
KR
South Korea
Prior art keywords
data
memory cell
threshold voltage
programmed
memory
Prior art date
Application number
KR1020130143038A
Other languages
English (en)
Inventor
신동재
김수년
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020130143038A priority Critical patent/KR20150059439A/ko
Priority to US14/161,413 priority patent/US20150149740A1/en
Publication of KR20150059439A publication Critical patent/KR20150059439A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
    • G06F21/79—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data in semiconductor storage media, e.g. directly-addressable memories
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1052—Security improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7211—Wear leveling
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

본 발명은 데이터 저장 장치에 관한 것으로, 더욱 상세하게는 보안 데이터의 노출을 방지할 수 있는 데이터 저장 장치 및 그것을 포함하는 데이터 처리 시스템에 관한 것이다. 상기 데이터 처리 시스템은 호스트 장치; 및 상기 호스트 장치에 의해서 액세스되는 데이터를 저장하도록 구성된 데이터 저장 장치를 포함하되, 상기 데이터 저장 장치는 메모리 셀들을 포함하는 불휘발성 메모리 장치와, 상기 불휘발성 메모리 장치를 제어하도록 구성된 컨트롤러를 포함하고, 상기 호스트 장치로부터 데이터의 삭제가 요청될 때, 상기 컨트롤러는 상기 삭제 요청된 데이터가 저장된 대상 메모리 셀이 프로그램되도록 상기 불휘발성 메모리 장치를 제어하도록 구성된다.

Description

데이터 저장 장치 및 그것을 포함하는 데이터 처리 시스템{DATA STORAGE DEVICE AND DATA PROCESSING SYSTEM INCLUDING THESAME}
본 발명은 데이터 저장 장치에 관한 것으로, 더욱 상세하게는 보안 데이터의 노출을 방지할 수 있는 데이터 저장 장치 및 그것을 포함하는 데이터 처리 시스템에 관한 것이다.
최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨터 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitous computing)으로 전환되고 있다. 이로 인해 휴대폰, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다. 이와 같은 휴대용 전자 장치는 일반적으로 메모리 장치를 이용하는 데이터 저장 장치를 사용한다.
메모리 장치를 이용한 데이터 저장 장치는 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 데이터 저장 장치는 USB(Universal Serial Bus) 메모리 장치, UFS(Universal Flash Storage) 장치, 다양한 인터페이스를 갖는 메모리 카드, 솔리드 스테이트 드라이브(Solid State Drive, 이하, SSD라 칭함)를 포함한다.
본 발명의 실시 예는 보안 데이터의 노출을 방지할 수 있는 데이터 저장 장치 및 그것을 포함하는 데이터 처리 시스템을 제공하는 데 있다.
본 발명의 실시 예에 따른 데이터 처리 시스템은 호스트 장치; 및 상기 호스트 장치에 의해서 액세스되는 데이터를 저장하도록 구성된 데이터 저장 장치를 포함하되, 상기 데이터 저장 장치는 메모리 셀들을 포함하는 불휘발성 메모리 장치와, 상기 불휘발성 메모리 장치를 제어하도록 구성된 컨트롤러를 포함하고, 상기 호스트 장치로부터 데이터의 삭제가 요청될 때, 상기 컨트롤러는 상기 삭제 요청된 데이터가 저장된 대상 메모리 셀이 프로그램되도록 상기 불휘발성 메모리 장치를 제어하도록 구성된다.
본 발명의 실시 예에 따른 데이터 저장 장치는 메모리 셀들을 포함하는 불휘발성 메모리 장치; 및 보안 데이터에 대한 삭제가 요청될 때, 상기 보안 데이터가 저장된 메모리 셀의 문턱 전압을 변경시키도록 구성된 컨트롤러를 포함한다.
본 발명의 실시 예에 따르면, 데이터 저장 장치에 저장된 보안 데이터의 노출이 방지될 수 있다.
도 1은 본 발명의 실시 예에 따른 데이터 처리 시스템의 데이터 삭제 동작을 설명하기 위한 블럭도이다.
도 2는 본 발명의 실시 예에 따른 데이터 처리 시스템의 데이터 업데이트 동작을 설명하기 위한 블럭도이다.
도 3은 도 1 및 도 2의 불휘발성 메모리 장치가 싱글 레벨 메모리 셀로 구성되는 경우의 메모리 셀의 문턱 전압 분포도이다.
도 4 및 도 5는 도 1 및 도 2의 불휘발성 메모리 장치가 멀티 레벨 메모리 셀로 구성되는 경우의 메모리 셀의 문턱 전압 분포도이다.
도 6은 본 발명의 실시 예에 따른 다른 데이터 처리 시스템을 예시적으로 보여주는 블럭도이다.
도 7은 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브(SSD)를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 블럭도이다.
도 8은 도 7에 도시된 SSD 컨트롤러를 예시적으로 보여주는 블럭도이다.
도 9는 본 발명의 실시 예에 따른 데이터 저장 장치가 장착되는 컴퓨터 시스템을 예시적으로 보여주는 블럭도이다.
본 발명의 이점 및 특징, 그리고 그것을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 통해 설명될 것이다. 그러나 본 발명은 여기에서 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 단지, 본 실시 예들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여 제공되는 것이다.
도면들에 있어서, 본 발명의 실시 예들은 도시된 특정 형태로 제한되는 것이 아니며 명확성을 기하기 위하여 과장된 것이다. 본 명세서에서 특정한 용어들이 사용되었으나. 이는 본 발명을 설명하기 위한 목적에서 사용된 것이며, 의미 한정이나 특허 청구 범위에 기재된 본 발명의 권리 범위를 제한하기 위하여 사용된 것은 아니다.
본 명세서에서 '및/또는'이란 표현은 전후에 나열된 구성요소들 중 적어도 하나를 포함하는 의미로 사용된다. 또한, '연결되는/결합되는'이란 표현은 다른 구성요소와 직접적으로 연결되거나 다른 구성요소를 통해서 간접적으로 연결되는 것을 포함하는 의미로 사용된다. 본 명세서에서 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 또한, 명세서에서 사용되는 '포함한다' 또는 '포함하는'으로 언급된 구성요소, 단계, 동작 및 소자는 하나 이상의 다른 구성요소, 단계, 동작 및 소자의 존재 또는 추가를 의미한다.
이하, 도면들을 참조하여 본 발명의 실시 예에 대해 상세히 설명하기로 한다.
도 1은 본 발명의 실시 예에 따른 데이터 처리 시스템의 데이터 삭제 동작을 설명하기 위한 블럭도이다. 데이터 처리 시스템(100)은 호스트 장치(110)와 데이터 저장 장치(120)를 포함할 수 있다.
호스트 장치(110)는 휴대폰, MP3 플레이어, 디지털 카메라, 랩탑 컴퓨터와 같은 휴대용 전자 장치들, 데스크탑 컴퓨터, 게임기, TV, 자동차 엔터테인먼트 시스템과 같은 전자 장치들 중 어느 하나를 포함할 수 있다.
데이터 저장 장치(120)는 호스트 장치(110)에 의해서 액세스되는 데이터를 저장하도록 구성될 수 있다. 데이터 저장 장치(120)는 메모리 시스템이라고도 불릴 수 있다.
데이터 저장 장치(120)는 호스트 장치(110)와 연결되는 인터페이스(I/F) 프로토콜에 따라서 다양한 종류의 저장 장치들 중 어느 하나로 제조될 수 있다. 예를 들면, 데이터 저장 장치(120)는 솔리드 스테이트 드라이브(Solid State Drive), MMC, eMMC, RS-MMC, micro-MMC 형태의 멀티 미디어 카드(Multi Media Card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(Secure Digital) 카드, USB(Universal Storage Bus) 저장 장치, UFS(Universal Flash Storage) 장치, PCMCIA(Personal Computer Memory Card International Association) 카드 형태의 저장 장치, PCI(Peripheral Component Interconnection) 카드 형태의 저장 장치, PCI-E(PCI Express) 카드 형태의 저장 장치, CF(Compact Flash) 카드, 스마트 미디어(Smart Media) 카드, 메모리 스틱(Memory Stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구성될 수 있다.
데이터 저장 장치(120)는 컨트롤러(130) 및 불휘발성 메모리 장치(140)를 포함할 수 있다.
컨트롤러(130)는 호스트 장치(110)로부터의 요청에 응답하여 불휘발성 메모리 장치(140)를 제어하도록 구성될 수 있다. 예를 들면, 컨트롤러(130)는 불휘발성 메모리 장치(140)로부터 독출된 데이터를 호스트 장치(110)로 제공하도록 구성될 수 있다. 다른 예로서, 컨트롤러(130)는 호스트 장치(110)로부터 제공된 데이터를 불휘발성 메모리 장치(140)에 저장하도록 구성될 수 있다. 이러한 동작을 위해서, 컨트롤러(130)는 불휘발성 메모리 장치(140)의 읽기, 쓰기(또는, 프로그램) 및 소거 동작을 제어하도록 구성될 수 있다.
컨트롤러(130)는 동작 메모리 장치(131)에 로딩된 펌웨어 또는 소프트웨어의 구동을 통해서 데이터 저장 장치(120)의 제반 동작을 제어하도록 구성될 수 있다. 컨트롤러(130)는 펌웨어 또는 소프트웨어와 같은 코드 형태의 명령(instruction) 또는 알고리즘을 해독하고 구동하도록 구성될 수 있다. 컨트롤러(120)는 하드웨어 또는 하드웨어와 소프트웨어가 조합된 형태로 구현될 수 있다. 컨트롤러(120)는 마이크로 컨트롤 유닛(Micro Control Unit: MCU), 중앙 처리 장치(Central Processing Unit: CPU)를 포함할 수 있다.
동작 메모리 장치(131)는 컨트롤러(120)에 의해서 구동되는 펌웨어 또는 소프트웨어와, 그것들의 구동에 필요한 데이터를 저장하도록 구성될 수 있다. 동작 메모리 장치(131)는 호스트 장치(110)로부터 불휘발성 메모리 장치(140)로 또는 불휘발성 메모리 장치(140)로부터 호스트 장치(110)로 전송될 데이터를 임시 저장하도록 구성될 수 있다. 즉, 동작 메모리 장치(131)는 버퍼 메모리 장치 또는 캐시(cache) 메모리 장치로서 동작할 수 있다.
불휘발성 메모리 장치(140)는 데이터 저장 장치(100)의 저장 매체로서 동작할 수 있다. 불휘발성 메모리 장치(140)는 낸드(NAND) 플래시 메모리 장치, 노어(NOR) 플래시 메모리 장치, 강유전체 커패시터를 이용한 강유전체 램(Ferroelectric RAM: FRAM), 티엠알(tunneling magneto-resistive: TMR) 막을 이용한 마그네틱 램(Magnetic RAM: MRAM), 칼코겐 화합물(chalcogenide alloys)을 이용한 상 변화 메모리 장치(phase change memory device: PRAM), 전이 금속 산화물(transition metal oxide)을 이용한 저항성 메모리 장치(resistive memory device: RERAM) 등과 같은 다양한 형태의 불휘발성 메모리 장치들 중 어느 하나로 구성될 수 있다. 불휘발성 메모리 장치(140)는 낸드 플래시 메모리 장치와 위에서 언급한 다양한 형태의 불휘발성 메모리 장치의 조합으로 구성될 수 있다.
호스트 장치(110)는 데이터 저장 장치(120)에 저장된 데이터의 삭제를 다양한 방식으로 요청할 수 있다. 예시적으로, 호스트 장치(110)는 데이터의 즉각적인 삭제를 요청할 수 있다. 이러한 경우에, 데이터 저장 장치(120)는 삭제 요청된 데이터를 즉시 삭제하고, 삭제가 완료되었음을 호스트 장치(110)에 통지할 수 있다. 다른 예로서, 호스트 장치(110)는 데이터의 일반적인 삭제를 요청할 수 있다. 이러한 경우에, 데이터 저장 장치(120)는 작업 스케쥴에 따라서 데이터를 삭제하고, 삭제가 완료되었음을 호스트 장치(110)에 통지할 수 있다. 구체적으로, 데이터 저장 장치(120)는 현재 수행중인 작업이 없는 상태일 때, 삭제 요청된 데이터를 즉시 삭제하고, 삭제가 완료되었음을 통지할 수 있다. 데이터 저장 장치(120)는 현재 수행 중인 작업이 있는 상태일 때, 삭제가 완료되었음을 데이터의 삭제 이전에 통지하고, 현재 수행 중인 작업이 완료된 이후에 삭제 요청된 데이터를 삭제할 수 있다.
호스트 장치(110)는 사용자가 사용하는 다양한 종류의 데이터를 데이터 저장 장치(120)에 저장할 수 있다. 예를 들면, 호스트 장치(110)는 문서 데이터, 미디어 데이터 등과 같은 보안에 민감하지 않은 데이터를 데이터 저장 장치(120)에 저장할 수 있다. 다른 예로서, 호스트 장치(110)는 사용자의 신상 정보와 관련된 데이터, 사용자의 금융 정보와 관련된 데이터, 특정 사용자에게만 사용 권한이 제한된 데이터와 같은 보안에 민감한 데이터(이하, 보안 데이터라 칭함)를 데이터 저장 장치(120)에 저장할 수 있다.
설명의 편의를 위해서, 데이터 저장 장치(120)에 저장된 데이터(D2)가 보안 데이터인 경우를 가정하자. 호스트 장치(110)는 보안 데이터(D2)의 노출을 방지하기 위해서 보안 데이터(D2)의 즉각적인 삭제를 요청할 수 있다. 이러한 경우, 데이터 저장 장치(120)는 삭제 요청된 보안 데이터(D2)를 즉시 삭제해야할 것이다. 만약, 데이터 저장 장치(120)가 보안 데이터(D2)의 삭제에 많은 시간을 필요로 한다면, 데이터 저장 장치(120)뿐만 아니라, 호스트 장치(110) 역시 성능 저하가 발생될 수 있다.
본 발명의 실시 예에 따르면, 호스트 장치(110)가 데이터(D2)의 즉각적인 삭제를 요청하는 경우, 삭제 요청된 데이터(D2)가 식별 불가능하도록 데이터를 파기(destroy)할 수 있다. 예를 들면, 컨트롤러(130)는 삭제 요청된 데이터(D2)가 저장된 불휘발성 메모리 장치(140)의 메모리 셀의 문턱 전압을 변경시켜 데이터(D2)가 식별 불가능하도록 파기할 수 있다. 컨트롤러(130)는 삭제 요청된 데이터(D2)를 파기하기 위해서 삭제 요청된 데이터(D2)가 저장된 메모리 셀이 프로그램되도록 불휘발성 메모리 장치(140)를 제어할 수 있다. 삭제 요청된 데이터(D2)를 파기하는 방법은 도 3 내지 도 5를 통해서 상세히 설명될 것이다.
도 2는 본 발명의 실시 예에 따른 데이터 처리 시스템의 데이터 업데이트 동작을 설명하기 위한 블럭도이다. 데이터 처리 시스템(200)은 호스트 장치(210)와 데이터 저장 장치(220)를 포함할 수 있다. 그리고 데이터 저장 장치(220)는 컨트롤러(230)와 불휘발성 메모리 장치(240)를 포함할 수 있다. 그리고 컨트롤러(230)는 동작 메모리 장치(231)를 포함할 수 있다. 호스트 장치(210)와 데이터 저장 장치(220)의 구성 및 동작은 도 1의 호스트 장치(110)와 데이터 저장 장치(120)의 구성 및 동작과 동일할 수 있다. 그러므로, 설명의 간략화를 위해서, 호스트 장치(210)와 데이터 저장 장치(220)에 대한 상세한 설명은 생략될 것이다.
호스트 장치(110)는 데이터 저장 장치(120)에 저장된 데이터의 업데이트를 요청할 수 있다. 데이터 저장 장치(120)는 다양한 방식으로 호스트 장치(110)의 업데이트 요청에 응답할 수 있다. 예시적으로, 불휘발성 메모리 장치(140)의 메모리 셀이 덮어쓰기(overwrite)가 가능한 경우에, 데이터 저장 장치(220)는 이전 데이터가 저장된 메모리 셀에 새로운 데이터를 덮어쓸 수 있다. 다른 예로서, 불휘발성 메모리 장치(140)의 메모리 셀이 덮어쓰기가 불가능한 경우에, 데이터 저장 장치(220)는 업데이트 요청된 데이터의 이전 데이터를 삭제하고, 새로운 데이터를 다른 메모리 셀에 프로그램할 수 있다.
설명의 편의를 위해서, 데이터 저장 장치(220)에 저장된 데이터(D8)가 사용자 신상 정보와 관련된 데이터, 금융 정보와 관련된 데이터 등과 같은 보안 데이터인 경우를 가정하자. 호스트 장치(210)는 필요에 따라서 보안 데이터(D8)의 업데이트를 요청할 수 있다. 앞서 예시한 바와 같이, 불휘발성 메모리 장치(140)의 메모리 셀이 덮어쓰기가 불가능한 경우에, 보안 데이터(D8)의 업데이트를 위해서 데이터 저장 장치(220) 내부적으로 삭제 동작이 발생될 수 있다. 데이터 저장 장치(220)는 이전 보안 데이터(D8_O)의 노출을 방지하기 위해서 이전 보안 데이터(D8_O)를 즉시 삭제해야할 것이다. 만약, 데이터 저장 장치(220)가 이전 보안 데이터(D8_O)의 삭제에 많은 시간을 필요로 한다면, 데이터 저장 장치(220)뿐만 아니라, 호스트 장치(210) 역시 성능 저하가 발생될 수 있다.
본 발명의 실시 예에 따르면, 호스트 장치(210)의 데이터(D8) 업데이트 요청에 따라서 이전 데이터(D8_O)의 삭제가 필요한 경우, 데이터 저장 장치(220)는 이전 데이터(D8_O)를 삭제 동작을 통해서 실질적으로 삭제하는 대신, 이전 데이터(D8_O)가 식별 불가능하도록 데이터를 파기(destroy)할 수 있다. 예를 들면, 컨트롤러(230)는 이전 데이터(D8_O)가 저장된 불휘발성 메모리 장치(240)의 메모리 셀의 문턱 전압을 변경시켜 이전 데이터(D8_O)가 식별 불가능하도록 파기할 수 있다. 컨트롤러(230)는 이전 데이터(D8_O)를 파기하기 위해서 이전 데이터(D8_O)가 저장된 메모리 셀이 프로그램되도록 불휘발성 메모리 장치(240)를 제어할 수 있다. 업데이트 되기 이전의 데이터(D8_O)를 파기 방법은 도 3 내지 도 5를 통해서 상세히 설명될 것이다.
도 3은 도 1 및 도 2의 불휘발성 메모리 장치가 싱글 레벨 메모리 셀로 구성되는 경우의 메모리 셀의 문턱 전압 분포도이다. 도 3을 참조하여, 도 1 및 도 2의 데이터 파기 방법(즉, 절차 ①에서 수행되는 파기 동작)이 상세히 설명될 것이다.
비록 도시되지는 않았지만, 도 1 및 도 2의 불휘발성 메모리 장치들(140 및 240) 각각은 비트 라인들과 워드 라인들의 교차 영역에 배열된 복수의 메모리 셀들을 포함할 수 있다.
각각의 메모리 셀은 1-비트의 데이터를 저장할 수 있다. 이러한 메모리 셀은 싱글 레벨 메모리 셀(single level memory cell)이라 불린다. 셀당 1-비트의 데이터를 저장할 수 있는 싱글 레벨 셀은 소거 상태(E)를 갖도록 삭제되거나, 프로그램 상태(P)를 갖도록 프로그램될 수 있다. 예시적으로, 메모리 셀이 삭제되면, 그러한 메모리 셀은 소거 검증 전압(Vvf_E) 이하의 문턱 전압을 가질 수 있다. 다른 예로서, 메모리 셀이 프로그램되면, 그러한 메모리 셀은 프로그램 검증 전압(Vvf_P)과 프로그램 한계 전압(Vlm_P) 사이의 문턱 전압을 가질 수 있다. 여기에서, 소거 검증 전압(Vvf_E)은 삭제 동작이 수행된 메모리 셀이 목표 소거 상태로 삭제되었는지의 여부를 검증하기 위한 전압을 의미한다. 또한, 프로그램 검증 전압(Vvf_P)은 프로그램 동작이 수행된 메모리 셀이 목표 프로그램 상태로 프로그램되었는지의 여부를 검증하기 위한 전압을 의미한다.
프로그램된 메모리 셀에 대한 읽기 동작이 수행될 때, 선택된 메모리 셀의 워드 라인으로 읽기 전압(Vrd_P)이 제공될 수 있다. 읽기 전압(Vrd_P)은 소거 검증 전압(Vvf_E)과 프로그램 검증 전압(Vvf_P) 사이의 전압 값을 가질 수 있다. 예시적으로, 읽기 전압(Vrd_P)이 인가되면, 소거 상태(E)의 문턱 전압을 갖는 메모리 셀은 온(on) 셀로 감지될 수 있고, 프로그램 상태(P)의 문턱 전압을 갖는 메모리 셀은 오프(off) 셀로 감지될 수 있다.
본 발명의 실시 예에 따르면, 삭제되어야 할 데이터(이하, 삭제 대상 데이터라 칭함)가 저장된 메모리 셀의 문턱 전압을 변경시켜 기존의 데이터가 파기될 수 있다. 예시적으로, 삭제 대상 데이터가 저장된 메모리 셀은 정상적인 소거 상태(E) 및 프로그램 상태(P) 이외의 상태로 프로그램될 수 있다. 즉, 삭제 대상 데이터가 파기되면, 삭제 대상 데이터가 저장된 메모리 셀은 파기 프로그램 상태(DP)를 가질 수 있다. 파기 프로그램 상태(DP)는 데이터의 삭제를 수행하는 대신 프로그램 상태를 변경하여 데이터를 파기하기 위해 새로이 생성된 프로그램 상태를 의미할 수 있다. 삭제 대상 데이터가 저장된 메모리 셀이 새로운 파기 프로그램 상태(DP)로 프로그램되면 그러한 메모리 셀은 새로운 데이터가 저장된 것으로 인식되기 때문에, 기존의 데이터가 식별 불가능할 수 있다.
파기 프로그램 상태(DP)로 프로그램된 메모리 셀의 문턱 전압은 정상적인 소거 상태(E) 및 프로그램 상태(P)보다 높은 문턱 전압을 가질 것이다. 예시적으로, 메모리 셀이 파기 프로그램 상태(DP)로 프로그램되면, 그러한 메모리 셀은 파기 프로그램 검증 전압(Vvf_DP)과 파기 프로그램 한계 전압(Vlm_DP) 사이의 문턱 전압을 가질 수 있다.
도 3에 도시된 바와 같이, 파기 프로그램 상태(DP)로 프로그램된 메모리 셀의 최저 문턱 전압(예를 들면, 파기 프로그램 검증 전압(Vvf_DP))은 정상적인 프로그램 상태(P)의 최대 문턱 전압(예를 들면, 프로그램 한계 전압(Vlm_P))보다 높은 전압 값일 수 있다. 또한, 파기 프로그램 상태(DP)로 프로그램된 메모리 셀의 최대 문턱 전압(예를 들면, 파기 프로그램 한계 전압(Vlm_DP))은 비선택 읽기 전압(Vpass)보다 낮은 전압 값일 수 있다. 여기에서, 비선택 읽기 전압(Vpass)은 선택된 메모리 셀에 대한 읽기 동작이 수행될 때, 비선택된 메모리 셀의 워드 라인에 인가되는 전압을 의미한다. 비선택된 메모리 셀의 워드 라인에 비선택 읽기 전압(Vpass)이 인가되면, 비선택된 메모리 셀은 턴 온되고, 선택된 메모리 셀의 셀 전류에 영향을 미치지 않을 것이다.
도 4 및 도 5는 도 1 및 도 2의 불휘발성 메모리 장치가 멀티 레벨 메모리 셀로 구성되는 경우의 메모리 셀의 문턱 전압 분포도이다. 도 4 및 도 5를 참조하여, 도 1 및 도 2의 데이터 파기 방법(즉, 절차 ①에서 수행되는 파기 동작)이 상세히 설명될 것이다.
비록 도시되지는 않았지만, 도 1 및 도 2의 불휘발성 메모리 장치들(140 및 240) 각각은 비트 라인들과 워드 라인들의 교차 영역에 배열된 복수의 메모리 셀들을 포함할 수 있다.
각각의 메모리 셀들은 셀당 2-비트 이상의 데이터를 저장할 수 있다. 이러한 메모리 셀은 멀티 레벨 메모리 셀(multi level memory cell)이라 불린다. 도 4 및 도 5를 설명함에 있어서, 설명의 간략화를 위해서, 각각의 메모리 셀들은 셀당 2-비트의 데이터를 저장할 수 있는 멀티 레벨 셀(MLC)을 예시할 것이다.
셀당 2-비트의 데이터를 저장할 수 있는 멀티 레벨 셀은 소거 상태(E)를 갖도록 삭제되거나, 복수의 프로그램 상태들(P1, P2 및 P3) 중 어느 하나를 갖도록 프로그램될 수 있다. 예시적으로, 메모리 셀이 삭제되면, 그러한 메모리 셀은 소거 검증 전압(Vvf_E) 이하의 문턱 전압을 가질 수 있다. 다른 예로서, 메모리 셀이 프로그램되면, 그러한 메모리 셀은 제1 프로그램 검증 전압(Vvf_P1)과 제1 프로그램 한계 전압(Vlm_P1) 사이의 문턱 전압을 가지거나, 제2 프로그램 검증 전압(Vvf_P2)과 제2 프로그램 한계 전압(Vlm_P2) 사이의 문턱 전압을 가지거나, 또는 제3 프로그램 검증 전압(Vvf_P3)과 제3 프로그램 한계 전압(Vlm_P3) 사이의 문턱 전압을 가질 수 있다. 여기에서, 소거 검증 전압(Vlm_E)은 삭제 동작이 수행된 메모리 셀이 목표 소거 상태로 삭제되었는지의 여부를 검증하기 위한 전압을 의미한다. 또한, 각각의 프로그램 검증 전압들(Vvf_P1, Vvf_P2 및 Vvf_P3)은 프로그램 동작이 수행된 메모리 셀이 목표 프로그램 상태로 프로그램되었는지의 여부를 검증하기 위한 전압을 의미한다.
프로그램된 메모리 셀에 대한 읽기 동작이 수행될 때, 선택된 메모리 셀의 워드 라인으로 읽기 전압들(Vrd_P1, Vrd_P2 및 Vrd_P3) 중 어느 하나가 제공될 수 있다. 제1 읽기 전압(Vrd_P1)은 소거 검증 전압(Vvf_E)과 제1 프로그램 검증 전압(Vvf_P1) 사이의 전압을 가질 수 있다. 제2 읽기 전압(Vrd_P2)은 제1 프로그램 한계 전압(Vlm_P1)과 제2 프로그램 검증 전압(Vvf_P2) 사이의 전압을 가질 수 있다. 제3 읽기 전압(Vrd_P3)은 제2 프로그램 한계 전압(Vlm_P3)과 제3 프로그램 검증 전압(Vvf_P3) 사이의 전압을 가질 수 있다.
예시적으로, 제1 읽기 전압(Vrd_P1)이 인가되면, 소거 상태(E)의 문턱 전압을 갖는 메모리 셀은 온(on) 셀로 감지될 수 있고, 제1 내지 제3 프로그램 상태들(P1, P2 및 P3) 중 어느 하나의 문턱 전압을 갖는 메모리 셀은 오프(off) 셀로 감지될 수 있다. 다른 예로서, 제2 읽기 전압(Vrd_P2)이 인가되면, 소거 상태(E) 및 제1 프로그램 상태(P1) 중 어느 하나의 문턱 전압을 갖는 메모리 셀은 온 셀로 감지될 수 있고, 제2 및 제3 프로그램 상태들(P2, P3) 중 어느 하나의 문턱 전압을 갖는 메모리 셀은 오프 셀로 감지될 수 있다. 다른 예로서, 제3 읽기 전압(Vrd_P3)을 인가할 때, 소거 상태(E), 제1 프로그램 상태(P1) 및 제2 프로그램 상태(P2) 중 어느 하나의 문턱 전압을 갖는 메모리 셀은 온 셀로 감지될 수 있고, 제3 프로그램 상태(P3)의 문턱 전압을 갖는 메모리 셀은 오프 셀로 감지될 수 있다.
본 발명의 실시 예에 따르면, 삭제되어야 할 데이터(이하, 삭제 대상 데이터라 칭함)가 저장된 메모리 셀의 문턱 전압을 변경시켜 기존의 데이터가 파기될 수 있다. 예시적으로, 삭제 대상 데이터가 저장된 메모리 셀은 정상적인 소거 상태(E) 및 프로그램 상태들(P1, P2 및 P3) 이외의 상태로 프로그램될 수 있다. 즉, 삭제 대상 데이터가 파기되면, 삭제 대상 데이터가 저장된 메모리 셀은 파기 프로그램 상태(DP)를 가질 수 있다. 삭제 대상 데이터가 저장된 메모리 셀이 새로운 파기 프로그램 상태(DP)로 프로그램되면 그러한 메모리 셀은 새로운 데이터가 저장된 것으로 인식되기 때문에, 기존의 데이터가 식별 불가능할 수 있다.
도 4를 참조하면, 파기 프로그램 상태(DP)는 데이터의 삭제를 수행하는 대신 프로그램 상태를 변경하여 데이터를 파기하기 위해 새로이 생성된 프로그램 상태를 의미할 수 있다. 파기 프로그램 상태(DP)로 프로그램된 메모리 셀의 문턱 전압은 정상적인 소거 상태(E) 및 프로그램 상태들(P1, P2 및 P3)보다 높은 문턱 전압을 가질 것이다. 예시적으로, 메모리 셀이 파기 프로그램 상태(DP)로 프로그램되면, 그러한 메모리 셀은 파기 프로그램 검증 전압(Vvf_DP)과 파기 프로그램 한계 전압(Vlm_DP) 사이의 문턱 전압을 가질 수 있다.
도 4에 도시된 바와 같이, 파기 프로그램 상태(DP)로 프로그램된 메모리 셀의 최저 문턱 전압(예를 들면, 파기 프로그램 검증 전압(Vvf_DP))은 정상적인 프로그램 상태들 중에서 가장 높은 문턱 전압 분포를 갖는 프로그램 상태(P3)의 최대 문턱 전압(예를 들면, 제3 프로그램 한계 전압(Vlm_P3)보다 높은 전압 값일 수 있다. 또한, 파기 프로그램 상태(DP)로 프로그램된 메모리 셀의 최대 문턱 전압(예를 들면, 파기 프로그램 한계 전압(Vlm_DP))은 비선택 읽기 전압(Vpass)보다 낮은 전압 값일 수 있다. 여기에서, 비선택 읽기 전압(Vpass)은 선택된 메모리 셀에 대한 읽기 동작이 수행될 때, 비선택 메모리 셀의 워드 라인에 인가되는 전압을 의미한다. 비선택된 메모리 셀의 워드 라인에 비선택 읽기 전압(Vpass)이 인가되면, 비선택된 메모리 셀은 턴 온되고, 선택된 메모리 셀의 셀 전류에 영향을 미치지 않을 것이다.
도 5를 참조하면, 파기 프로그램 상태(DP)는 데이터의 삭제를 수행하는 대신 프로그램 상태를 변경하여 데이터를 파기하기 위해 프로그램 상태들 중에서 가장 높은 문턱 전압 분포를 갖는 프로그램 상태(P3)를 의미할 수 있다. 삭제 대상 데이터가 저장된 메모리 셀이 프로그램 상태(P3)로 프로그램되면 그러한 메모리 셀은 새로운 데이터가 저장된 것으로 인식되기 때문에, 기존의 데이터가 식별 불가능할 수 있다.
도 6은 본 발명의 실시 예에 따른 다른 데이터 처리 시스템을 예시적으로 보여주는 블럭도이다. 도 6을 참조하면, 데이터 처리 시스템(1000)은 호스트 장치(1100)와 데이터 저장 장치(1200)를 포함할 수 있다.
데이터 저장 장치(1200)는 컨트롤러(1210) 및 불휘발성 메모리 장치(1220)를 포함할 수 있다. 데이터 저장 장치(1200)는 데스크톱 컴퓨터, 노트북, 디지털 카메라, 휴대폰, MP3 플레이어, 게임기 등과 같은 호스트 장치(1100)에 접속되어 사용될 수 있다. 데이터 저장 장치(1200)는 메모리 시스템이라고도 불린다.
컨트롤러(1210)는 호스트 장치(1100)로부터의 요청에 응답하여 불휘발성 메모리 장치(1220)를 액세스하도록 구성될 수 있다. 예를 들면, 컨트롤러(1210)는 불휘발성 메모리 장치(1220)의 읽기, 프로그램 또는 소거 동작을 제어하도록 구성될 수 있다. 컨트롤러(1210)는 불휘발성 메모리 장치(1220)를 제어하기 위한 펌웨어 또는 소프트웨어를 구동하도록 구성될 수 있다.
컨트롤러(1210)는 본 발명의 실시 예에 따른 데이터 파기 동작을 수행할 수 있다. 즉, 컨트롤러(1210)는 호스트 장치(1100)로부터 삭제 요청(예를 들면, 즉각적인 삭제 요청)을 수신하는 경우에, 삭제 동작을 통해서 삭제 요청된 데이터를 삭제하는 대신, 프로그램 동작을 통해서 삭제 요청된 데이터가 저장된 메모리 셀의 문턱 전압을 변경시킬 수 있다. 삭제 요청된 데이터가 저장된 메모리 셀의 문턱 전압이 변경되면, 삭제 요청된 데이터가 식별 불가능한 상태로 변경될 것이다.
컨트롤러(1210)는 호스트 인터페이스(1211), 컨트롤 유닛(1212), 메모리 인터페이스(1213), 램(1214) 및 에러 정정 코드(ECC) 유닛(1215)을 포함할 수 있다.
컨트롤 유닛(1212)은 호스트 장치의 요청에 응답하여 컨트롤러(1210)의 제반 동작을 제어하도록 구성될 수 있다. 램(1214)은 컨트롤 유닛(1212)의 동작 메모리(working memory)로써 이용될 수 있다. 램(1214)은 불휘발성 메모리 장치(1220)로부터 읽혀진 데이터 또는 호스트 장치(1100)로부터 제공된 데이터를 임시로 저장할 수 있다.
호스트 인터페이스(1211)는 호스트 장치(1100)와 컨트롤러(1210)를 인터페이싱하도록 구성될 수 있다. 예를 들면, 호스트 인터페이스(1211)는 USB(Universal Serial Bus) 프로토콜, UFS(Universal Flash Storage) 프로토콜, MMC(Multimedia Card) 프로토콜, PCI(Peripheral Component Interconnection) 프로토콜, PCI-E(PCI-Express) 프로토콜, PATA(Parallel Advanced Technology Attachment) 프로토콜, SATA(Serial ATA) 프로토콜, SCSI(Small Computer System Interface) 프로토콜, 그리고 SAS(Serial Attached SCSI) 프로토콜 등과 같은 다양한 인터페이스 프로토콜들 중 하나를 통해 호스트 장치(1100)와 통신하도록 구성될 수 있다.
메모리 인터페이스(1213)는 컨트롤러(1210)와 불휘발성 메모리 장치(1220)를 인터페이싱하도록 구성될 수 있다. 메모리 인터페이스(1213)는 불휘발성 메모리 장치(1220)에 커맨드 및 어드레스를 제공하도록 구성될 수 있다. 그리고 메모리 인터페이스(1213)는 불휘발성 메모리 장치(1220)와 데이터를 주고 받도록 구성될 수 있다.
에러 정정 코드 유닛(1215)은 불휘발성 메모리 장치(1220)로부터 독출된 데이터의 오류를 검출하도록 구성될 수 있다. 그리고 에러 정정 코드 유닛(1215)은 검출된 에러가 정정 범위 내이면, 검출된 오류를 정정하도록 구성될 수 있다. 한편, 에러 정정 코드 유닛(1215)은 메모리 시스템(1000)에 따라 컨트롤러(1210) 내에 구비되거나 밖에 구비될 수 있다.
불휘발성 메모리 장치(1220)는 데이터 저장 장치(1200)의 저장 매체로 사용될 수 있다. 불휘발성 메모리 장치(1220)는 복수의 불휘발성 메모리 칩들(또는 다이들(dies))(NVM_1~NVM_k)을 포함할 수 있다.
컨트롤러(1210) 및 불휘발성 메모리 장치(1220)는 다양한 데이터 저장 장치 중 어느 하나로 제조될 수 있다. 예를 들면, 컨트롤러(1210) 및 데이터 저장 매체(1220)는 하나의 반도체 장치로 집적되어 MMC, eMMC, RS-MMC, micro-MMC 형태의 멀티 미디어 카드(Multi Media Card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(Secure Digital) 카드, USB(Universal Storage Bus) 저장 장치, UFS(Universal Flash Storage) 장치, PCMCIA(Personal Computer Memory Card International Association) 카드, CF(Compact Flash) 카드, 스마트 미디어(Smart Media) 카드, 메모리 스틱(Memory Stick) 중 어느 하나로 제조될 수 있다.
도 7은 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브(SSD)를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 블럭도이다. 도 7을 참조하면, 데이터 처리 시스템(2000)은 호스트 장치(2100)와 솔리드 스테이트 드라이브(solid state drive, 이하, SSD라 칭함, 2200)를 포함할 수 있다.
SSD(2200)는 SSD 컨트롤러(2210), 버퍼 메모리 장치(2220), 불휘발성 메모리 장치들(2231~223n), 전원 공급기(2240), 신호 커넥터(2250), 전원 커넥터(2260)를 포함할 수 있다.
SSD(2200)는 호스트 장치(2100)의 요청에 응답하여 동작할 수 있다. 즉, SSD 컨트롤러(2210)는 호스트 장치(2100)로부터의 요청에 응답하여 불휘발성 메모리 장치들(2231~223n)을 액세스하도록 구성될 수 있다. 예를 들면, SSD 컨트롤러(2210)는 불휘발성 메모리 장치들(2231~223n)의 읽기, 프로그램 그리고 소거 동작을 제어하도록 구성될 수 있다.
SSD 컨트롤러(2210)는 본 발명의 실시 예에 따른 데이터 파기 동작을 수행할 수 있다. 즉, SSD 컨트롤러(2210)는 호스트 장치(2100)로부터 삭제 요청(예를 들면, 즉각적인 삭제 요청)을 수신하는 경우에, 삭제 동작을 통해서 삭제 요청된 데이터를 삭제하는 대신, 프로그램 동작을 통해서 삭제 요청된 데이터가 저장된 메모리 셀의 문턱 전압을 변경시킬 수 있다. 삭제 요청된 데이터가 저장된 메모리 셀의 문턱 전압이 변경되면, 삭제 요청된 데이터가 식별 불가능한 상태로 변경될 것이다.
버퍼 메모리 장치(2220)는 불휘발성 메모리 장치들(2231~223n)에 저장될 데이터를 임시 저장하도록 구성될 수 있다. 또한, 버퍼 메모리 장치(2220)는 불휘발성 메모리 장치들(2231~223n)로부터 읽혀진 데이터를 임시 저장하도록 구성될 수 있다. 버퍼 메모리 장치(2220)에 임시 저장된 데이터는 SSD 컨트롤러(2210)의 제어에 따라 호스트 장치(2100) 또는 불휘발성 메모리 장치들(2231~223n)로 전송될 수 있다.
불휘발성 메모리 장치들(2231~223n)은 SSD(2200)의 저장 매체로 사용될 수 있다. 불휘발성 메모리 장치들(2231~223n) 각각은 복수의 채널들(CH1~CHn)을 통해 SSD 컨트롤러(2210)와 연결될 수 있다. 하나의 채널에는 하나 또는 그 이상의 불휘발성 메모리 장치가 연결될 수 있다. 하나의 채널에 연결되는 불휘발성 메모리 장치들은 동일한 신호 버스 및 데이터 버스에 연결될 수 있다.
전원 공급기(2240)는 전원 커넥터(2260)를 통해 입력된 전원(PWR)을 SSD(2200) 내부에 제공하도록 구성될 수 있다. 전원 공급기(2240)는 보조 전원 공급기(2241)를 포함할 수 있다. 보조 전원 공급기(2241)는 서든 파워 오프(sudden power off)가 발생되는 경우, SSD(2200)가 정상적으로 종료될 수 있도록 전원을 공급하도록 구성될 수 있다. 보조 전원 공급기(2241)는 전원(PWR)을 충전할 수 있는 슈퍼 캐패시터들(super capacitors)을 포함할 수 있다.
SSD 컨트롤러(2210)는 신호 커넥터(2250)를 통해서 호스트 장치(2100)와 신호(SGL)를 주고 받을 수 있다. 여기에서, 신호(SGL)는 커맨드, 어드레스, 데이터 등이 포함될 수 있다. 신호 커넥터(2250)는 호스트 장치(2100)와 SSD(2200)의 인터페이스 방식에 따라 PATA(Parallel Advanced Technology Attachment), SATA(Serial Advanced Technology Attachment), SCSI(Small Computer System Interface), SAS(Serial Attached SCSI), PCI(Peripheral Component Interconnection), PCI-E(PCI Express) 등의 커넥터로 구성될 수 있다.
도 8은 도 7에 도시된 SSD 컨트롤러를 예시적으로 보여주는 블럭도이다. 도 8을 참조하면, SSD 컨트롤러(2210)는 메모리 인터페이스(2211), 호스트 인터페이스(2212), 에러 정정 코드(ECC) 유닛(2213), 컨트롤 유닛(2214) 및 램(2215)을 포함할 수 있다.
메모리 인터페이스(2211)는 불휘발성 메모리 장치들(2231~223n)에 커맨드 및 어드레스를 제공하도록 구성될 수 있다. 그리고 메모리 인터페이스(2211)는 불휘발성 메모리 장치들(2231~223n)과 데이터를 주고 받도록 구성될 수 있다. 메모리 인터페이스(2211)는 컨트롤 유닛(2214)의 제어에 따라 버퍼 메모리 장치(2220)로부터 전달된 데이터를 각각의 채널들(CH1~CHn)로 스캐터링(Scattering)할 수 있다. 그리고 메모리 인터페이스(2211)는 컨트롤 유닛(2214)의 제어에 따라 불휘발성 메모리 장치들(2231~223n)로부터 읽혀진 데이터를 버퍼 메모리 장치(2220)로 전달할 수 있다.
호스트 인터페이스(2212)는 호스트 장치(2100)의 프로토콜에 대응하여 SSD(2200)와의 인터페이싱을 제공하도록 구성될 수 있다. 예를 들면, 호스트 인터페이스(2212)는 PATA(Parallel Advanced Technology Attachment), SATA(Serial Advanced Technology Attachment), SCSI(Small Computer System Interface), SAS(Serial Attached SCSI), PCI(Peripheral Component Interconnection), PCI-E(PCI Expresss) 프로토콜들 중 어느 하나를 통해 호스트 장치(2100)와 통신하도록 구성될 수 있다. 또한, 호스트 인터페이스(2212)는 호스트 장치(2100)가 SSD(2200)를 하드 디스크 드라이브(HDD)로 인식하도록 지원하는 디스크 에뮬레이션(Disk Emulation) 기능을 수행할 수 있다.
ECC 유닛(2213)은 불휘발성 메모리 장치들(2231~223n)로 전송되는 데이터에 근거하여 패러티 비트를 생성하도록 구성될 수 있다. 생성된 패러티 비트는 불휘발성 메모리(2231~223n)의 스페어 영역(spare area)에 저장될 수 있다. ECC 유닛(2213)은 불휘발성 메모리 장치들(2231~223n)로부터 읽혀진 데이터의 에러를 검출하도록 구성될 수 있다. 만약, 검출된 에러가 정정 범위 내이면, 검출된 에러를 정정하도록 구성될 수 있다.
컨트롤 유닛(2214)는 호스트 장치(2100)로부터 입력된 신호(SGL)를 분석하고 처리하도록 구성될 수 있다. 컨트롤 유닛(2214)는 호스트 장치(2100)의 요청에 응답하여 SSD 컨트롤러(2210)의 제반 동작을 제어할 수 있다. 컨트롤 유닛(2214)은 SSD(2200)를 구동하기 위한 펌웨어에 따라서 버퍼 메모리 장치(2220) 및 불휘발성 메모리 장치들(2231~223n)의 동작을 제어할 수 있다. 램(2215)은 이러한 펌웨어를 구동하기 위한 동작 메모리 장치(working memory device)로써 사용될 수 있다.
도 9는 본 발명의 실시 예에 따른 데이터 저장 장치가 장착되는 컴퓨터 시스템을 예시적으로 보여주는 블럭도이다. 도 9를 참조하면, 컴퓨터 시스템(3000)은 시스템 버스(3700)에 전기적으로 연결되는 네트워크 어댑터(3100), 중앙 처리 장치(3200), 데이터 저장 장치(3300), 램(3400), 롬(3500) 그리고 사용자 인터페이스(3600)를 포함할 수 있다. 여기에서, 데이터 저장 장치(3300)는 도 1에 도시된 데이터 저장 장치(120), 도 2에 도시된 데이터 저장 장치(220), 도 6에 도시된 데이터 저장 장치(1200) 또는 도 7에 도시된 SSD(2200)로 구성될 수 있다.
네트워크 어댑터(3100)는 컴퓨터 시스템(3000)과 외부의 네트워크들 사이의 인터페이싱을 제공한다. 중앙 처리 장치(3200)는 램(3400)에 상주하는 운영 체제(Operating System)나 응용 프로그램(Application Program)을 구동하기 위한 제반 연산 처리를 수행한다.
데이터 저장 장치(3300)는 컴퓨터 시스템(3000)에서 필요한 제반 데이터를 저장한다. 예를 들면, 컴퓨터 시스템(3000)을 구동하기 위한 운영 체제(Operating System), 응용 프로그램(Application Program), 다양한 프로그램 모듈(Program Module), 프로그램 데이터(Program data), 그리고 유저 데이터(User data) 등이 데이터 저장 장치(3300)에 저장된다.
램(3400)은 컴퓨터 시스템(3000)의 동작 메모리 장치로 사용될 수 있다. 부팅 시에 램(3400)에는 데이터 저장 장치(3300)로부터 읽혀진 운영 체제(Operating System), 응용 프로그램(Application Program), 다양한 프로그램 모듈(Program Module)과 프로그램들의 구동에 소요되는 프로그램 데이터(Program data)가 로드된다. 롬(3500)에는 운영 체제(Operating System)가 구동되기 이전부터 활성화되는 기본적인 입출력 시스템인 바이오스(BIOS: Basic Input/Output System)가 저장된다. 유저 인터페이스(3600)를 통해서 컴퓨터 시스템(3000)과 사용자 사이의 정보 교환이 이루어진다.
비록 도면에는 도시되지 않았지만, 컴퓨터 시스템(3000)은 배터리(Battery), 응용 칩셋(Application Chipset), 카메라 이미지 프로세서(Camera Image Processor: CIS) 등과 같은 장치들을 더 포함할 수 있다.
이상에서, 본 발명은 구체적인 실시 예를 통해 설명되고 있으나, 본 발명은 그 범위에서 벗어나지 않는 한도 내에서 여러 가지로 변형할 수 있음은 잘 이해될 것이다. 그러므로, 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며, 후술하는 특허청구범위 및 이와 균등한 것들에 의해 정해져야 한다. 본 발명의 범위 또는 기술적 사상을 벗어나지 않고 본 발명의 구조가 다양하게 수정되거나 변경될 수 있음은 잘 이해될 것이다.
100 : 데이터 처리 시스템
110 : 호스트 장치
120 : 데이터 저장 장치
130 : 컨트롤러
131 : 동작 메모리 장치
140 : 불휘발성 메모리 장치

Claims (13)

  1. 호스트 장치; 및
    상기 호스트 장치에 의해서 액세스되는 데이터를 저장하도록 구성된 데이터 저장 장치를 포함하되,
    상기 데이터 저장 장치는 메모리 셀들을 포함하는 불휘발성 메모리 장치와, 상기 불휘발성 메모리 장치를 제어하도록 구성된 컨트롤러를 포함하고,
    상기 호스트 장치로부터 데이터의 삭제가 요청될 때, 상기 컨트롤러는 상기 삭제 요청된 데이터가 저장된 대상 메모리 셀이 프로그램되도록 상기 불휘발성 메모리 장치를 제어하도록 구성된 데이터 처리 시스템.
  2. 제1항에 있어서,
    상기 대상 메모리 셀은 상기 메모리 셀들이 프로그램될 수 있는 정상 프로그램 상태와는 다른 파기 프로그램 상태로 프로그램되는 데이터 처리 시스템.
  3. 제2항에 있어서,
    상기 파기 프로그램 상태로 프로그램된 상기 대상 메모리 셀의 문턱 전압은 상기 정상 프로그램 상태로 프로그램된 메모리 셀의 문턱 전압보다 높은 것을 특징으로 하는 데이터 처리 시스템.
  4. 제2항에 있어서,
    상기 파기 프로그램 상태로 프로그램된 상기 대상 메모리 셀의 문턱 전압은 상기 메모리 셀들 중에서 선택된 메모리 셀에 대한 읽기 동작이 수행될 때 비선택된 메모리 셀을 턴 온 시키기 위한 비선택 읽기 전압보다 낮은 것을 특징으로 하는 데이터 처리 시스템.
  5. 제1항에 있어서,
    상기 대상 메모리 셀은 상기 메모리 셀들이 프로그램될 수 있는 정상 프로그램 상태들 중에서 가장 높은 문턱 전압을 갖는 프로그램 상태로 프로그램되는 데이터 처리 시스템.
  6. 제1항에 있어서,
    상기 호스트 장치는 보안 데이터에 대한 삭제를 요청하도록 구성된 데이터 처리 시스템.
  7. 제6항에 있어서,
    상기 컨트롤러는 상기 삭제 요청된 보안 데이터가 저장된 대상 메모리 셀이 즉시 프로그램되도록 상기 불휘발성 메모리 장치를 제어하도록 구성된 데이터 처리 시스템.
  8. 메모리 셀들을 포함하는 불휘발성 메모리 장치; 및
    데이터에 대한 삭제가 요청될 때, 상기 데이터가 저장된 메모리 셀의 문턱 전압을 변경시키도록 구성된 컨트롤러를 포함하는 데이터 저장 장치.
  9. 제8항에 있어서,
    상기 컨트롤러는 상기 데이터가 저장된 메모리 셀의 문턱 전압이 변경되도록 상기 불휘발성 메모리 장치의 프로그램 동작을 제어하도록 구성된 데이터 저장 장치.
  10. 제9항에 있어서,
    상기 데이터가 저장된 메모리 셀의 문턱 전압은 상기 메모리 셀들 중에서 프로그램된 메모리 셀의 문턱 전압보다 높은 문턱 전압으로 변경되는 데이터 저장 장치.
  11. 제9항에 있어서,
    상기 데이터가 저장된 메모리 셀의 문턱 전압은 상기 메모리 셀들 중에서 선택된 메모리 셀에 대한 읽기 동작이 수행될 때 비선택된 메모리 셀을 턴 온 시키기 위한 비선택 읽기 전압보다 낮은 전압으로 변경되는 데이터 저장 장치.
  12. 제9항에 있어서,
    상기 데이터가 저장된 메모리 셀의 문턱 전압은 상기 메모리 셀들 중에서 최고 문턱 전압으로 프로그램된 메모리 셀의 문턱 전압으로 변경되는 데이터 저장 장치.
  13. 제8항에 있어서,
    상기 데이터는 상기 데이터 저장 장치를 사용하는 사용자의 신상 정보와 관련된 데이터, 상기 사용자의 금융 정보와 관련된 데이터, 또는 상기 사용자에게만 사용 권한이 제한된 데이터인 것을 특징으로 하는 데이터 저장 장치.
KR1020130143038A 2013-11-22 2013-11-22 데이터 저장 장치 및 그것을 포함하는 데이터 처리 시스템 KR20150059439A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130143038A KR20150059439A (ko) 2013-11-22 2013-11-22 데이터 저장 장치 및 그것을 포함하는 데이터 처리 시스템
US14/161,413 US20150149740A1 (en) 2013-11-22 2014-01-22 Data storage device and data processing system including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130143038A KR20150059439A (ko) 2013-11-22 2013-11-22 데이터 저장 장치 및 그것을 포함하는 데이터 처리 시스템

Publications (1)

Publication Number Publication Date
KR20150059439A true KR20150059439A (ko) 2015-06-01

Family

ID=53183693

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130143038A KR20150059439A (ko) 2013-11-22 2013-11-22 데이터 저장 장치 및 그것을 포함하는 데이터 처리 시스템

Country Status (2)

Country Link
US (1) US20150149740A1 (ko)
KR (1) KR20150059439A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180004874A (ko) * 2016-07-04 2018-01-15 삼성전자주식회사 불휘발성 메모리 시스템의 동작 방법 및 불휘발성 메모리 장치의 동작 방법
KR20190124041A (ko) * 2018-04-25 2019-11-04 삼성전자주식회사 불휘발성 메모리 장치 및 제어기를 포함하는 스토리지 장치

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150095273A (ko) * 2014-02-13 2015-08-21 삼성전자주식회사 모바일 스토리지의 파일별 암복호화 방법들

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6462985B2 (en) * 1999-12-10 2002-10-08 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory for storing initially-setting data
US8296508B1 (en) * 2010-04-27 2012-10-23 Micron Technology, Inc. Secure memory device erase

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180004874A (ko) * 2016-07-04 2018-01-15 삼성전자주식회사 불휘발성 메모리 시스템의 동작 방법 및 불휘발성 메모리 장치의 동작 방법
KR20190124041A (ko) * 2018-04-25 2019-11-04 삼성전자주식회사 불휘발성 메모리 장치 및 제어기를 포함하는 스토리지 장치

Also Published As

Publication number Publication date
US20150149740A1 (en) 2015-05-28

Similar Documents

Publication Publication Date Title
KR102456118B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
KR102596400B1 (ko) 데이터 저장 장치 및 데이터 저장 장치의 동작 방법
US20150113207A1 (en) Operating method of data storage device
KR102419036B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
KR102565918B1 (ko) 데이터 저장 장치 및 그것의 동작방법
KR20170053278A (ko) 데이터 저장 장치 및 그것의 동작 방법
US20150052415A1 (en) Data storage device, operating method thereof and data processing system including the same
KR20180025357A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20200085967A (ko) 데이터 저장 장치 및 그 동작 방법
KR20170102694A (ko) 데이터 저장 장치
KR20170111386A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20160097657A (ko) 데이터 저장 장치 그리고 그것의 동작 방법
KR20160074025A (ko) 데이터 저장 장치의 동작 방법
KR20170076350A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20160105625A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20200129863A (ko) 컨트롤러, 메모리 시스템 및 그것의 동작 방법
KR20170094674A (ko) 데이터 저장 장치
KR20190006677A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20180089742A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR102474937B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20150059439A (ko) 데이터 저장 장치 및 그것을 포함하는 데이터 처리 시스템
KR102475688B1 (ko) 불휘발성 메모리 장치, 이를 포함하는 데이터 저장 장치 및 그것의 동작 방법
KR20170031311A (ko) 데이터 저장 장치 및 그것의 동작 방법
US9773561B1 (en) Nonvolatile memory device and data storage device including the same
KR20150102329A (ko) 데이터 저장 장치

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid