KR20180092435A - 데이터 저장 장치 및 그것의 동작 방법 - Google Patents

데이터 저장 장치 및 그것의 동작 방법 Download PDF

Info

Publication number
KR20180092435A
KR20180092435A KR1020170018102A KR20170018102A KR20180092435A KR 20180092435 A KR20180092435 A KR 20180092435A KR 1020170018102 A KR1020170018102 A KR 1020170018102A KR 20170018102 A KR20170018102 A KR 20170018102A KR 20180092435 A KR20180092435 A KR 20180092435A
Authority
KR
South Korea
Prior art keywords
command
weight
commands
command queue
queued
Prior art date
Application number
KR1020170018102A
Other languages
English (en)
Inventor
박진
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020170018102A priority Critical patent/KR20180092435A/ko
Priority to US15/701,854 priority patent/US10528393B2/en
Priority to CN201711148214.3A priority patent/CN108415664B/zh
Publication of KR20180092435A publication Critical patent/KR20180092435A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3854—Instruction completion, e.g. retiring, committing or graduating
    • G06F9/3856—Reordering of instructions, e.g. using queues or age tags
    • G06F9/3855—
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
    • G06F9/5027—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals
    • G06F9/5038—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals considering the execution order of a plurality of tasks, e.g. taking priority or time dependency constraints into consideration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0674—Disk device
    • G06F3/0676—Magnetic disk device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Software Systems (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

본 발명의 실시 예에 따른 데이터 저장 장치는 불휘발성 메모리 장치; 호스트 장치로부터 수신된 커맨드들을 큐잉하는 커맨드 큐; 및 상기 커맨드 큐에 큐잉된 커맨드들에 대한 데이터의 크기들을 합산하여 제1 가중치를 연산하고, 상기 커맨드들의 타입 별 가중치들을 합산하여 제2 가중치를 연산하고, 및 상기 제1 가중치 및 상기 제2 가중치 중 적어도 하나에 근거하여 상기 커맨드 큐에 존재하는 어전트 커맨드를 선택하기 위한 어전트 커맨드 선택 임계 값을 조절하는 프로세서를 포함한다.

Description

데이터 저장 장치 및 그것의 동작 방법{Data storage device and operating method thereof}
본 발명은 반도체 장치에 관한 것으로, 보다 구체적으로는 데이터 저장 장치 및 그것의 동작 방법에 관한 것이다.
최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨터 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitous computing)으로 전환되고 있다. 이로 인해 휴대폰, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다. 이와 같은 휴대용 전자 장치는 일반적으로 메모리 장치를 이용하는 데이터 저장 장치를 사용한다. 데이터 저장 장치는 휴대용 전자 장치에서 사용되는 데이터를 저장하기 위해서 사용된다.
메모리 장치를 이용한 데이터 저장 장치는 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 데이터 저장 장치는 USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, UFS(Universal Flash Storage) 장치, 솔리드 스테이트 드라이브(Solid State Drive)를 포함한다.
본 발명의 실시 예는 우선 순위가 낮은 커맨드를 타임 아웃 내에 처리할 수 있는 데이터 저장 장치 및 그것의 동작 방법을 제공하는 것이다.
본 발명의 실시 예에 따른 데이터 저장 장치는 불휘발성 메모리 장치; 호스트 장치로부터 수신된 커맨드들을 큐잉하는 커맨드 큐; 및 상기 커맨드 큐에 큐잉된 커맨드들에 대한 데이터의 크기들을 합산하여 제1 가중치를 연산하고, 상기 커맨드들의 타입 별 가중치들을 합산하여 제2 가중치를 연산하고, 및 상기 제1 가중치 및 상기 제2 가중치 중 적어도 하나에 근거하여 상기 커맨드 큐에 존재하는 어전트 커맨드를 선택하기 위한 어전트 커맨드 선택 임계 값을 조절하는 프로세서를 포함한다.
본 발명의 실시 예에 따른 데이터 저장 장치의 동작 방법은 커맨드 큐에 큐잉된 커맨드들에 대한 데이터의 크기들을 합산하고, 합산된 데이터 크기에 근거하여 제1 가중치를 연산하는 단계; 상기 커맨드 큐에 큐잉된 상기 커맨드들의 타입 별 가중치들을 합산하여 제2 가중치를 연산하는 단계; 및 상기 제1 가중치 및 상기 제2 가중치 중 적어도 하나에 근거하여 상기 커맨드 큐에 존재하는 어전트 커맨드를 선택하기 위한 어전트 커맨드 선택 임계 값을 조절하는 단계를 포함한다.
본 실시 예들에 따르면, 레이턴시(latency) 발생 여부에 따라 커맨드 큐 내에 존재하는 어전트(urgent) 커맨드를 선택하여 먼저 처리하기 위한 체크 포인트를 실시간으로 조절할 수 있다.
이에 따라, 커맨드 큐 내에서 대기 중인 낮은 우선 순위의 커맨드들에 대한 타임 아웃 발생을 방지할 수 있다.
도 1은 본 발명의 실시 예에 따른 데이터 저장 장치를 도시한 블록도이다.
도 2는 호스트 장치로부터 수신된 커맨드의 구성을 개념적으로 도시한 도면이다.
도 3은 커맨드 큐에 큐잉된 커맨드 별 데이터 사이즈에 따라 가변하는 커맨드 큐 체크 포인트 및 에이지(age) 차이 값을 예시적으로 도시한 도면이다.
도 4는 본 발명의 실시 예에 따른 데이터 저장 장치의 동작 방법 중 어전트 커맨드 선택 임계 값을 조절하는 방법을 도시한 순서도이다.
도 5는 본 발명의 실시 예에 따른 데이터 저장 장치의 동작 방법 중 어전트 커맨드 선택 방법을 도시한 순서도이다.
도 6은 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브(SSD)를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다.
도 7은 도 6에 도시된 컨트롤러를 예시적으로 보여주는 도면이다.
도 8은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다.
도 9는 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다.
도 10은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 네트워크 시스템을 예시적으로 보여주는 도면이다.
도 11은 본 발명의 실시 예에 따른 데이터 저장 장치에 포함된 불휘발성 메모리 장치를 예시적으로 보여주는 블록도이다.
이하, 첨부한 도면에 의거하여 본 발명의 바람직한 실시 예를 설명하도록 한다.
도 1은 본 발명의 실시 예에 따른 데이터 저장 장치를 도시한 블록도이다.
도 1을 참조하면, 본 실시 예에 따른 데이터 저장 장치(10)는 휴대폰, MP3 플레이어, 랩탑 컴퓨터, 데스크탑 컴퓨터, 게임기, TV, 차량용 인포테인먼트(in-vehicle infotainment) 시스템 등과 같은 호스트 장치(도시되지 않음)에 의해서 액세스되는 데이터를 저장할 수 있다. 데이터 저장 장치(10)는 메모리 시스템으로 불릴 수 있다.
데이터 저장 장치(10)는 호스트 장치(도시되지 않음)와 연결되는 인터페이스 프로토콜에 따라서 다양한 종류의 저장 장치들 중 어느 하나로 제조될 수 있다. 예를 들어, 데이터 저장 장치(10)는 솔리드 스테이트 드라이브(solid state drive, SSD), MMC, eMMC, RS-MMC, micro-MMC 형태의 멀티미디어 카드(multimedia card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(secure digital) 카드, USB(universal storage bus) 저장 장치, UFS(universal flash storage) 장치, PCMCIA(personal computer memory card international association) 카드 형태의 저장 장치, PCI(peripheral component interconnection) 카드 형태의 저장 장치, PCI-E(PCI-express) 카드 형태의 저장 장치, CF(compact flash) 카드, 스마트 미디어(smart media) 카드, 메모리 스틱(memory stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구성될 수 있다.
데이터 저장 장치(10)는 다양한 종류의 패키지(package) 형태들 중 어느 하나로 제조될 수 있다. 예를 들어, 데이터 저장 장치(10)는 POP(package on package), SIP(system in package), SOC(system on chip), MCP(multi chip package), COB(chip on board), WFP(wafer-level fabricated package), WSP(wafer-level stack package) 등과 같은 다양한 종류의 패키지 형태들 중 어느 하나로 제조될 수 있다.
데이터 저장 장치(10)는 불휘발성 메모리 장치(100) 및 컨트롤러(200)를 포함할 수 있다.
불휘발성 메모리 장치(100)는 데이터 저장 장치(10)의 저장 매체로서 동작할 수 있다. 불휘발성 메모리 장치(100)는 메모리 셀에 따라서 낸드(NAND) 플래시 메모리 장치, 노어(NOR) 플래시 메모리 장치, 강유전체 커패시터를 이용한 강유전체 램(ferroelectric random access memory, FRAM), 티엠알(tunneling magneto-resistive, TMR) 막을 이용한 마그네틱 램(magnetic random access memory, MRAM), 칼코겐 화합물(chalcogenide alloys)을 이용한 상 변화 램(phase change random access memory, PRAM), 전이 금속 화합물(transition metal oxide)을 이용한 저항성 램(resistive random access memory, RERAM) 등과 같은 다양한 형태의 불휘발성 메모리 장치들 중 어느 하나로 구성될 수 있다.
도 1에서는 데이터 저장 장치(10)가 하나의 불휘발성 메모리 장치(100)를 포함하는 것으로 도시하였으나, 이는 설명의 편의를 위한 것으로, 데이터 저장 장치(10)는 복수의 불휘발성 메모리 장치들을 포함할 수 있으며, 본 발명은 복수의 불휘발성 메모리 장치들을 포함하는 데이터 저장 장치(10)에 대해서도 동일하게 적용될 수 있다.
불휘발성 메모리 장치(100)는 복수의 비트라인들(도시되지 않음) 및 복수의 워드라인들(도시되지 않음)이 교차하는 영역들에 각각 배치되는 복수의 메모리 셀들을 갖는 메모리 셀 어레이(도시되지 않음)를 포함할 수 있다.
또한, 불휘발성 메모리 장치(100)는 복수의 메모리 블록들(도시되지 않음)을 포함할 수 있고, 각 메모리 블록은 복수의 페이지들을 포함할 수 있다.
컨트롤러(200)는 랜덤 액세스 메모리(210)에 로딩된 펌웨어 또는 소프트웨어의 구동을 통해서 데이터 저장 장치(100)의 제반 동작을 제어할 수 있다. 컨트롤러(200)는 펌웨어 또는 소프트웨어와 같은 코드 형태의 명령(instruction) 또는 알고리즘을 해독하고 구동할 수 있다. 컨트롤러(200)는 하드웨어, 또는 하드웨어와 소프트웨어가 조합된 형태로 구현될 수 있다.
컨트롤러(200)는 랜덤 액세스 메모리(210), 커맨드 큐(220), 및 프로세서(230)를 포함할 수 있다. 도 1에 도시되지는 않았으나, 컨트롤러(200)는 호스트 장치의 프로토콜에 대응하여 호스트 장치와 데이터 저장 장치(10) 사이를 인터페이싱하는 호스트 인터페이싱 유닛(도시되지 않음)을 더 포함할 수 있다. 예를 들어, 호스트 인터페이스 유닛은 USB(universal serial bus), UFS(universal flash storage), MMC(multimedia card), PATA(parallel advanced technology attachment), SATA(serial advanced technology attachment), SCSI(small computer system interface), SAS(serial attached SCSI), PCI(peripheral component interconnection), PCI-E(PCI express) 프로토콜 중 어느 하나를 통해 호스트 장치와 통신할 수 있다.
또한, 컨트롤러(200)는 프로세서(230)의 제어에 의해 불휘발성 메모리 장치(100)의 동작을 제어하도록 구성된 메모리 컨트롤 유닛(도시되지 않음)을 더 포함할 수 있다. 메모리 컨트롤 유닛은 메모리 인터페이스 유닛으로 불릴 수 있다.
랜덤 액세스 메모리(210)는 프로세서(230)에 의해 구동되는 펌웨어 또는 소프트웨어를 저장할 수 있다. 또한, 랜덤 액세스 메모리(210)는 펌웨어 또는 소프트웨어의 구동에 필요한 데이터들을 저장하도록 구성될 수 있다. 즉, 랜덤 액세스 메모리(210)는 프로세서(230)의 동작 메모리(working memory)로서 동작할 수 있다.
랜덤 액세스 메모리(210)는 호스트 장치로부터 불휘발성 메모리 장치(100)로 전송될 데이터 또는 불휘발성 메모리 장치(100)로부터 호스트 장치로 전송될 데이터를 임시 저장하도록 구성될 수 있다. 즉, 랜덤 액세스 메모리(210)는 버퍼 메모리(buffer memory)로서 동작할 수 있다.
커맨드 큐(220)는 호스트 장치로부터 전송된 커맨드들을 전송된 순서대로 큐잉할 수 있는 저장 공간을 포함할 수 있다. 커맨드 큐(220)는 FIFO(first in first out) 구조로서, 커맨드 큐(220)에 큐잉된 커맨드들은 가장 먼저 큐잉된 커맨드부터 프로세서(230)에 의해 순차적으로 출력될 수 있다.
호스트 장치로부터 수신되는 커맨드들은 서로 다른 우선 순위를 가질 수 있다. 즉, 호스트 장치로부터 수신되는 커맨드들 중에는 데이터 저장 장치(10)의 성능 향상을 위해 다른 커맨드들보다 먼저 처리되어야 하는 커맨드들이 존재할 수 있다. 우선 순위는 처리되는 순서를 의미할 수 있으며, 상대적으로 우선 순위가 높은 커맨드가 상대적으로 우선 순위가 낮은 커맨드보다 먼저 처리될 수 있다.
이에 따라, 상대적으로 낮은 우선 순위를 갖는 커맨드는 자신의 처리 순서가 될 때까지 커맨드 큐(220) 내에 큐잉된 상태로 대기할 수 있다. 그러나, 해당 커맨드보다 높은 우선 순위를 갖는 커맨드가 호스트 장치로부터 계속 전송되면, 해당 커맨드의 대기 시간이 무한정으로 증가함에 따라 해당 커맨드가 타임 아웃 내에 처리되지 못하는 문제가 발생하게 된다.
따라서, 본 실시 예에서는 커맨드 큐(220) 내에 대기 중인 상대적으로 낮은 우선 순위를 갖는 커맨드가 어떠한 경우에도 타임 아웃 내에 처리될 수 있는 방안을 제안한다.
프로세서(230)는 컨트롤러(200)의 제반 동작을 제어할 수 있다. 예를 들어, 프로세서(230)는 커맨트 큐(220)로부터 큐잉된 커맨드를 페치(fetch)하고, 페치된 커맨드를 분석하여 처리할 수 있다. 예를 들어, 페치된 커맨드가 리드 커맨드이면, 프로세서(230)는 호스트 장치로부터 리드 커맨드와 함께 수신된 리드할 논리 어드레스에 근거하여 불휘발성 메모리 장치(100)로부터 데이터를 독출하고, 독출된 리드 데이터를 호스트 장치로 전송할 수 있다. 또한, 페치된 커맨드가 라이트 커맨드이면, 프로세서(230)는 호스트 장치로부터 라이트 커맨드와 함께 수신된 라이트할 논리 어드레스에 근거하여 라이트할 데이터를 불휘발성 메모리 장치(100)에 저장할 수 있다.
이를 위하여, 프로세서(230)는 랜덤 액세스 메모리(210)에 로딩된 펌웨어 데이터를 해독하고 구동할 수 있다. 프로세서(230)는 하드웨어 또는 하드웨어와 소프트웨어가 조합된 형태로 구현될 수 있다.
프로세서(230)는 커맨드 큐(220)에 큐잉된 커맨드들을 큐잉된 순서대로 순차적으로 페치(fetch)하여 처리할 수 있으나, 커맨드 큐(220)에 큐잉된 커맨드들의 우선 순위가 서로 다른 경우에는 상대적으로 높은 우선 순위를 갖는 커맨드를 먼저 페치하여 처리하고, 상대적으로 낮은 우선 순위를 갖는 커맨드를 나중에 페치하여 처리할 수 있다.
프로세서(230)는 기 설정된 커맨드 큐 체크 포인트에 도달할 때마다 커맨드 큐(220)에 큐잉된 커맨드들 중 어전트 커맨드(urgent command)가 존재하는지 여부를 확인하고, 어전트 커맨드(urgent command)가 존재하면 어전트 커맨드를 다른 커맨드들의 우선 순위와 상관 없이 먼저 처리할 수 있다.
커맨드 큐 체크 포인트는 커맨드 큐(220)에 큐잉된 커맨드들의 개수(이하, ‘커맨드의 개수’라 함)가 임계 개수(이하, ‘제1 임계 값’이라 함)보다 많아지는 시점에 해당할 수 있다. 즉, 프로세서(230)는 커맨드 큐(220)에 큐잉된 커맨드들의 개수가 제1 임계 값보다 많은지 여부를 판단하고, 커맨드들의 개수가 제1 임계 값보다 많으면 커맨드 큐(220)를 체크할 수 있다.
어전트 커맨드(urgent command)는 타임 아웃이 발생할 위험이 있는 커맨드를 의미할 수 있다. 즉, 호스트 장치로부터 수신된 커맨드들은 각각 타임 아웃 시간 정보를 가질 수 있으며, 프로세서(230)는 각 커맨드의 타임 아웃 시간 정보에 근거하여 각 커맨드가 타임 아웃 시간 내에 처리될 수 있도록 불휘발성 메모리 장치(100)를 제어할 수 있다.
프로세서(230)는 커맨드 큐(220)에 큐잉된 커맨드들 중 상대적으로 낮은 우선 순위를 갖는 커맨드가 타임 아웃 시간 내에 정상적으로 처리될 수 있도록 기 설정된 커맨드 큐 체크 포인트에 도달할 때마다 커맨드 큐(220)를 체크하여 어전트 커맨드를 확인 및 처리할 수 있다.
예를 들어, 커맨드 큐 체크 포인트에 도달하면, 프로세서(230)는 커맨드 큐(220)에 가장 최근에 큐잉된 커맨드 즉, 가장 마지막으로 큐잉된 커맨드의 에이지(age)와 나머지 커맨드들의 에이지(age)들 간의 차이 값을 각각 연산하고, 연산된 차이 값들 중 기 설정된 임계 값(이하, ‘제2 임계 값’이라 함)보다 큰 차이 값이 존재하는지 여부를 판단할 수 있다. 제2 임계 값보다 큰 차이 값이 존재하면, 프로세서(230)는 가장 최근에 큐잉된 커맨드를 제외한 나머지 커맨드들 중 해당 차이 값에 대응하는 커맨드를 어전트 커맨드로 판단하여 먼저 처리할 수 있다. 커맨드의 에이지(age)는 호스트 장치로부터 수신된 순서를 의미할 수 있다.
본 실시 예에서, 프로세서(230)는 제1 임계 값 및 제2 임계 값을 상황에 따라 가변적으로 조절함으로써, 커맨드 큐(220)의 체크 빈도 및 어전트 커맨드의 확인 및 처리하는 빈도를 조절할 수 있다.
호스트 장치로부터 전송되는 각 커맨드는 다양한 정보가 저장되는 복수의 필드들을 포함할 수 있다. 예를 들어, 도 2에 도시된 바와 같이, 커맨드는 커맨드 타입 정보가 저장되는 커맨드 타입 필드, 데이터의 크기 정보가 저장되는 데이터 크기 필드, 및 실행 개시 여부에 대한 정보가 저장되는 실행 개시 설정 필드 등을 포함할 수 있다. 도 2에서는 커맨드가 3 개의 필드를 포함하는 것으로 도시하였으나, 이는 설명의 편의를 위해 본 실시 예와 관련된 필드들을 도시한 것이며, 커맨드에 포함되는 필드가 특별히 이에 한정되는 것은 아니다.
커맨드 타입 정보는 해당 커맨드가 리드 커맨드인지 또는 라이트 커맨드인지에 관한 정보이고, 데이터의 크기 정보는 리드할 데이터의 크기 정보 또는 라이트할 데이터의 크기에 관한 정보이다. 즉, 커맨드 큐(220)에 큐잉되는 커맨드들은 각각 데이터의 크기 정보를 가질 수 있다.
프로세서(230)가 제1 임계 값 및 제2 임계 값을 조절하는 방법을 설명하면 다음과 같다. 본 실시 예에서 제1 임계 값 및 제2 임계 값은 각각 커맨드 큐(220)의 체크 시점을 판단하기 위한 커맨드 큐(220)에 큐잉된 커맨드들의 수 및 커맨드 큐(220)에 큐잉된 커맨드들 중에서 어전트 커맨드를 선택하기 위한 커맨드 간 에이지(age) 차이 값을 의미할 수 있다.
프로세서(230)는 커맨드 큐(220)에 큐잉된 모든 커맨드들에 대한 데이터의 크기들을 합산하고, 합산된 데이터의 크기에 근거하여 제1 가중치를 연산할 수 있다. 예를 들어, 제1 가중치는 합산된 데이터의 크기에 비례할 수 있다. 즉, 합산된 데이터의 크기가 증가할수록 제1 가중치는 증가될 수 있고, 합산된 데이터의 크기가 감소할수록 제1 가중치는 감소될 수 있다.
프로세서(230)는 호스트 장치로부터 수신된 커맨드가 커맨드 큐(220)에 큐잉될 때마다 커맨드 큐(220)에 큐잉된 모든 커맨드들에 대한 데이터 크기들을 합산하여 제1 가중치를 연산할 수 있다.
또한, 프로세서(230)는 커맨드 큐(220)에 큐잉된 각 커맨드의 타입에 근거하여 제2 가중치를 연산할 수 있다. 예를 들어, 프로세서(230)는 커맨드의 타입 별로 기 설정된 가중치를 커맨드 큐(220)에 큐잉된 각 커맨드에 적용하고, 적용된 가중치들을 합산하여 제2 가중치를 연산할 수 있다. 예를 들어, 처리 시간이 상대적으로 긴 커맨드의 가중치는 상대적으로 높게 설정되고, 처리 시간이 상대적으로 짧은 커맨드의 가중치는 상대적으로 낮게 설정될 수 있다. 커맨드 큐(220)에 큐잉된 커맨드들 중 가중치가 높게 설정된 커맨드들의 비율이 높을수록 제2 가중치는 증가될 수 있고, 가중치가 낮게 설정된 커맨드들의 비율이 높을수록 제2 가중치는 감소될 수 있다.
프로세서(230)는 호스트 장치로부터 수신된 커맨드가 커맨드 큐(220)에 큐잉될 때마다 커맨드 큐(220)에 큐잉된 모든 커맨드들에 대한 타입 별 가중치들을 합산하여 제2 가중치를 연산할 수 있다.
즉, 프로세서(230)는 제1 가중치 및 제2 가중치를 실시간으로 연산할 수 있으며, 실시간으로 연산된 제1 가중치 및 제2 가중치에 근거하여 제1 임계 값 및 제2 임계 값 역시 실시간으로 조절할 수 있다. 그 결과, 커맨드 큐 체크 포인트 및 어전트 커맨드를 선택하기 위한 에이지(age)의 차이 값이 실시간으로 조절될 수 있다.
한편, 프로세서(230)는 상술한 제1 가중치 및 제2 가중치뿐 만 아니라, 불휘발성 메모리 장치(100)의 더티 상태(dirty status) 값에 근거하여 제1 임계 값 및 제2 임계 값을 조절할 수 있다.
상술한 제1 가중치를 연산하기 위한 요소 즉, 커맨드 큐(220)에 큐잉된 커맨드 별 데이터 크기의 총합, 제2 가중치를 연산하기 위한 요소 즉, 커맨드 큐(220)에 큐잉된 커맨드 타입 별 가중치의 총합, 및 불휘발성 메모리 장치(100)의 더티 상태(dirty status) 값은 각각 레이턴시(latency) 에 영향을 미치는 요소들에 해당할 수 있다.
즉, 커맨드 큐(220)에 큐잉된 커맨드 별 데이터 크기의 총합 및 커맨드 타입 별 가중치의 총합이 클수록, 및 불휘발성 메모리 장치(100)가 더티(dirty)할수록 레이턴시(latency)가 증가하고, 레이턴시(latency)가 증가하면, 커맨드 큐(220)에서 대기 중인 낮은 우선 순위의 커맨드가 타임 아웃 내에 처리되지 못할 가능성이 높아질 수 있다.
종래에는 커맨드 큐 체크 포인트 및 어전트 커맨드를 선택하기 위한 에이지(age)의 차이 값 즉, 제1 임계 값 및 제2 임계 값이 각각 고정됨에 따라 레이턴시(latency)가 증가하는 경우에도 고정된 커맨드 큐 체크 포인트에 도달할 때 까지는 어전트 커맨드를 확인 및 처리하지 않는다. 그 결과, 어전트 커맨드가 타임 아웃 내에 처리되지 못하는 상황이 발생할 수 있다. 또한, 레이턴시(latency)가 발생하지 않는 경우에도 불필요하게 자주 커맨드 큐(220)를 체크하는 상황이 발생할 수도 있다.
이러한 문제를 해결하기 위해, 본 실시 예에서 프로세서(230)는 레이턴시(latency)에 영향을 미치는 요소들에 근거하여 제1 임계 값 및 제2 임계 값을 동적으로 조절할 수 있다. 즉, 프로세서(230)는 레이턴시(latency) 증가 요소들에 근거하여 제1 임계 값 및 제2 임계 값을 각각 증가시키거나 또는 감소시킬 수 있다.
예를 들어, 레이턴시(latency)의 발생 요소들인 제1 가중치, 제2 가중치 및 불휘발성 메모리 장치(100)의 더티 상태(dirty status) 값이 증가하면, 프로세서(230)는 제1 임계 값 및 제2 임계 값을 감소시켜 커맨드 큐 체크 포인트를 앞당기고, 어전트 커맨드를 선택하기 위한 에이지(age)의 차이 값을 감소시킬 수 있다. 이와 같이, 커맨드 큐 체크 포인트를 앞당기고 에이지(age) 차이 값을 감소시킴에 따라, 커맨드 큐(220)의 체크 빈도 및 어전트 커맨드의 처리 빈도를 증가시킬 수 있다. 즉, 레이턴시(latency)의 증가가 예측되는 상황에서, 프로세서(230)는 커맨드 큐(220)를 자주 체크하여 어전트 커맨드를 타임 아웃 내에 처리할 수 있다.
또한, 레이턴시(latency)의 발생 요소들인 제1 가중치, 제2 가중치 및 불휘발성 메모리 장치(100)의 더티 상태(dirty status) 값이 감소하면, 프로세서(230)는 제1 임계 값 및 제2 임계 값을 증가시켜 커맨드 큐 체크 포인트를 미루고, 어전트 커맨드를 선택하기 위한 에이지(age)의 차이 값을 증가시킬 수 있다. 이와 같이, 커맨드 큐 체크 포인트를 미루고 에이지(age) 차이 값을 증가시킴에 따라, 커맨드 큐(220)의 체크 빈도 및 어전트 커맨드의 처리 빈도를 감소시킬 수 있다. 즉, 레이턴시(latency)의 감소가 예측되는 상황에서, 프로세서(230)는 커맨드 큐(220)에 대한 불필요한 체크 동작을 수행하지 않을 수 있다.
한편, 본 실시 예에서는 프로세서(230)가 제1 가중치, 제2 가중치 및 불휘발성 메모리 장치(100)의 더티 상태(dirty status) 값을 모두 고려하여 제1 임계 값 및 제2 임계 값을 조절하는 것을 설명하였으나, 특별히 이에 한정되는 것은 아니며, 제1 임계 값 및 제2 임계 값은 제1 가중치, 제2 가중치 및 불휘발성 메모리 장치(100)의 더티 상태(dirty status) 중 선택된 하나에 근거하여 조절될 수도 있다.
도 3은 커맨드 큐에 큐잉된 커맨드 별 데이터 사이즈의 총합에 따라 가변하는 커맨드 큐 체크 포인트 및 에이지(age) 차이 값을 예시적으로 도시한 도면이다. 도 3에서는 설명의 편의를 위하여 데이터 사이즈가 작은 커맨드들이 큐잉된 커맨드 큐를 제1 커맨드 큐(220A)라 하고, 데이터 사이즈가 큰 커맨드들이 큐잉된 커맨드 큐를 제2 커맨드 큐(220B)라 한다.
제1 커맨드 큐(220A)와 제2 커맨드 큐(220B)는 커맨드 별 데이터 사이즈에 따라 조절되는 커맨드 큐 체크 포인트 및 에이지(age) 차이 값을 설명하기 위해 예를 들어 도시한 것이며, 별도로 구비된 구성이 아니다.
또한, 설명의 편의를 위하여 제1 커맨드 큐(220A) 및 제2 커맨드 큐(220B)에서 각각 첫 번째 커맨드(CMD1, CMD1′)가 가장 우선 순위가 낮고, 전송된 순서가 가장 빠른 커맨드인 것으로 가정한다.
도 3을 참조하면, 제1 커맨드 큐(220A)에 큐잉된 커맨드 별 데이터 사이즈는 4K이고, 제2 커맨드 큐(220A)에 큐잉된 커맨드 별 데이터 사이즈는 512K이다. 프로세서(230, 도 1 참조)는 제1 커맨드 큐(220A) 및 제2 커맨드 큐(220B)에 각각 첫 번째 커맨드(CMD1, CMD1′)가 큐잉될 때부터 이후 커맨드가 큐잉될 때마다 커맨드 별 데이터 사이즈를 누적하여 합산할 수 있다.
예를 들어, 제1 커맨드 큐(220A)에 9 번째 커맨드(CMD9)가 큐잉되면, 제1 커맨드 큐(220A)에 큐잉된 커맨드 별 데이터 사이즈의 총합은 36K가 될 수 있다. 마찬가지로, 제2 커맨드 큐(220B)에 6 번째 커맨드(CMD6′)가 큐잉되면, 제2 커맨드 큐(220B)에 큐잉된 커맨드 별 데이터 사이즈의 총합은 3072K가 될 수 있다.
또한, 프로세서(230)는 제1 커맨드 큐(220A)에 대해서는 36K의 데이터 사이즈 총합에 대응하는 제1 가중치를 부여할 수 있고, 제2 커맨드 큐(220B)에 대해서는 3072K의 데이터 사이즈 총합에 대응하는 제1 가중치를 부여할 수 있다. 전술한 바와 같이, 제1 가중치는 데이터 사이즈의 총합에 비례하므로, 제2 커맨드 큐(220B)에 부여된 제1 가중치가 제1 커맨드 큐(220A)에 부여된 제1 가중치보다 상대적으로 클 수 있다.
이에 따라, 프로세서(230)는 상대적으로 제1 가중치가 작은 제1 커맨드 큐(220A)에 대해서는 제1 임계 값 및 제2 임계 값을 증가시키고, 상대적으로 제1 가중치가 큰 제2 커맨드 큐(220A)에 대해서는 제1 임계 값 및 제2 임계 값을 감소시킬 수 있다.
예를 들어, 도 1의 커맨드 큐(220)가 제1 커맨드 큐(200A)의 경우에 해당하면 레이턴시(latency)의 증가가 예측되지 않으므로, 커맨드 큐(220)에 큐잉된 커맨드들의 수가 제1 임계 값 이상 예를 들어, “9”가 되면, 프로세서(230)는 커맨드 큐 체크 포인트(CP1)에 따라 커맨드 큐(220)를 체크하고, 가장 최근에 큐잉된 커맨드(CMD9)와 나머지 커맨드들 간의 에이지(age) 차이 값들을 연산하고, 연산된 에이지(age) 차이 값들 중 제2 임계 값 이상의 에이지(age) 차이 값 예를 들어, “8”을 갖는 커맨드(CMD1)를 어전트 커맨드(UCMD)로 판단하고 처리할 수 있다.
또한, 도 1의 커맨드 큐(220)가 제2 커맨드 큐(200B)의 경우에 해당하면 레이턴시(latency)의 증가가 예측될 수 있으므로, 커맨드 큐(220)에 큐잉된 커맨드들의 수가 제1 임계 값 이상 예를 들어, “6”이 되면, 프로세서(230)는 커맨드 큐 체크 포인트(CP2)에 따라 커맨드 큐(220)를 체크하고, 가장 최근에 큐잉된 커맨드(CMD6′)와 나머지 커맨드들 간의 에이지(age) 차이 값들을 연산하고, 연산된 에이지(age) 차이 값들 중 제2 임계 값 이상의 에이지(age) 차이 값 예를 들어, “5”를 갖는 커맨드(CMD1′)를 어전트 커맨드(UCMD′)로 판단하고 처리할 수 있다.
즉, 레이턴시(latency)의 증가가 예측되면, 커맨드 큐 체크 포인트를 앞당기고, 에이지(age) 차이 값을 감소시켜 커맨드 큐(220)를 자주 체크하여 타임 아웃이 얼마 남지 않은 어전트 커맨드를 확인한 후 타임 아웃 내에 정상적으로 처리될 수 있도록 하는 것이다.
도 4는 본 발명의 실시 예에 따른 데이터 저장 장치의 동작 방법 중 어전트 커맨드 선택 임계 값 조절 방법을 도시한 순서도이다. 도 4를 참조하여 데이터 저장 장치의 동작 방법을 설명함에 있어서, 도 1 및 도 2가 참조될 것이다.
S410 단계에서, 프로세서(230)는 호스트 장치(도시되지 않음)로부터 커맨드가 수신되는지 여부를 판단할 수 있다. 호스트 장치로부터 커맨드가 수신되면 S420 단계가 수행될 수 있다.
S420 단계에서, 프로세서(230)는 커맨드 큐(220)에 큐잉된 모든 커맨드들에 대한 데이터의 크기들을 합산하고, 합산된 데이터의 크기에 근거하여 제1 가중치를 연산할 수 있다. 예를 들어, 제1 가중치는 합산된 데이터의 크기가 증가할수록 증가하고, 합산된 데이터의 크기가 감소할수록 감소될 수 있다.
S430 단계에서, 프로세서(230)는 커맨드 큐(220)에 큐잉된 모든 커맨드들의 타입 별 가중치들을 합산하여 제2 가중치를 연산할 수 있다.
S440 단계에서, 프로세서(230)는 불휘발성 메모리 장치(100)에 대한 더티 상태(dirty status)를 확인할 수 있다.
S450 단계에서, 프로세서(230)는 S420 단계 내지 S440 단계를 통해 획득한 제1 가중치, 제2 가중치 및 불휘발성 메모리 장치(100)에 대한 더티 상태(dirty status)에 근거하여 어전트 커맨드 선택 임계 값을 조절할 수 있다. 어전트 커맨드 선택 임계 값은 커맨드 큐(220)에 큐잉된 커맨드들 중에서 타임 아웃 발생 가능성이 높은 어전트 커맨드를 선택하기 위한 임계 값일 수 있다.
어전트 커맨드 선택 임계 값은 커맨드 큐 체크 포인트를 설정하기 위한 커맨드의 개수에 해당하는 제1 임계 값 및 어전트 커맨드로 선택되기 위한 에이지(age) 차이 값에 해당하는 제2 임계 값을 포함할 수 있다.
S450 단계에서, 프로세서(230)는 제1 가중치, 제2 가중치 및 불휘발성 메모리 장치(100)에 대한 더티 상태(dirty status) 모두를 이용하여 어전트 커맨드 선택 임계 값을 조절하거나 또는 제1 가중치, 제2 가중치 및 불휘발성 메모리 장치(100)에 대한 더티 상태(dirty status) 중 선택된 하나에 근거하여 어전트 커맨드 선택 임계 값을 조절할 수 있다.
도 5는 본 발명의 실시 예에 따른 데이터 저장 장치의 동작 방법 중 어전트 커맨드 선택 방법을 도시한 순서도이다.
S510 단계에서, 프로세서(230)는 커맨드 큐(220)에 큐잉된 커맨드들의 개수가 제1 임계 값보다 큰 지 여부를 판단할 수 있다. 커맨드 큐(220)에 큐잉된 커맨드들의 개수가 제1 임계 값보다 크면, S520 단계가 수행될 수 있다.
S520 단계에서, 프로세서(230)는 커맨드 큐(220)에 가장 최근에 큐잉된 커맨드의 에이지(age)와 나머지 커맨드들의 에이지(age)들 간의 차이 값들을 연산할 수 있다.
S530 단계에서, 프로세서(230)는 S520 단계를 통해 연산된 차이 값들 중 제2 임계 값보다 큰 차이 값이 존재하는지 여부를 판단할 수 있다. 제2 임계 값보다 큰 차이 값이 존재하면, S540 단계가 수행될 수 있다.
S540 단계에서, 프로세서(230)는 해당 차이 값이 대응하는 커맨드를 어전트 커맨드로 선택하고, 선택된 어전트 커맨드를 우선 순위에 관계 없이 먼저 처리할 수 있다.
S510 단계 및 S530 단계에서 이용되는 제1 임계 값 및 제2 임계 값은 도 4의 S420 내지 S450 단계를 통해 조절된 것일 수 있다. 즉, 도 5에 도시된 어전트 커맨드 선택 방법에서 사용되는 제1 임계 값 및 제2 임계 값은 도 4에 도시된 어전트 커맨드 선택 임계 값 조절 방법을 통해 실시간으로 조절될 수 있다.
도 6은 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브(SSD)를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다. 도 6을 참조하면, 데이터 처리 시스템(2000)은 호스트 장치(2100)와 솔리드 스테이트 드라이브(solid state drive)(2200)(이하, SSD라 칭함)를 포함할 수 있다.
SSD(2200)는 컨트롤러(2210), 버퍼 메모리 장치(2220), 불휘발성 메모리 장치들(2231~223n), 전원 공급기(2240), 신호 커넥터(2250) 및 전원 커넥터(2260)를 포함할 수 있다.
컨트롤러(2210)는 SSD(2200)의 제반 동작을 제어할 수 있다.
버퍼 메모리 장치(2220)는 불휘발성 메모리 장치들(2231~223n)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(2220)는 불휘발성 메모리 장치들(2231~223n)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(2220)에 임시 저장된 데이터는 컨트롤러(2210)의 제어에 따라 호스트 장치(2100) 또는 불휘발성 메모리 장치들(2231~223n)로 전송될 수 있다.
불휘발성 메모리 장치들(2231~223n)은 SSD(2200)의 저장 매체로 사용될 수 있다. 불휘발성 메모리 장치들(2231~223n) 각각은 복수의 채널들(CH1~CHn)을 통해 컨트롤러(2210)와 연결될 수 있다. 하나의 채널에는 하나 또는 그 이상의 불휘발성 메모리 장치가 연결될 수 있다. 하나의 채널에 연결되는 불휘발성 메모리 장치들은 동일한 신호 버스 및 데이터 버스에 연결될 수 있다.
전원 공급기(2240)는 전원 커넥터(2260)를 통해 입력된 전원(PWR)을 SSD(2200) 내부에 제공할 수 있다. 전원 공급기(2240)는 보조 전원 공급기(2241)를 포함할 수 있다. 보조 전원 공급기(2241)는 서든 파워 오프(sudden power off)가 발생되는 경우, SSD(2200)가 정상적으로 종료될 수 있도록 전원을 공급할 수 있다. 보조 전원 공급기(2241)는 전원(PWR)을 충전할 수 있는 대용량 캐패시터들(capacitors)을 포함할 수 있다.
컨트롤러(2210)는 신호 커넥터(2250)를 통해서 호스트 장치(2100)와 신호(SGL)를 주고 받을 수 있다. 여기에서, 신호(SGL)는 커맨드, 어드레스, 데이터 등을 포함할 수 있다. 신호 커넥터(2250)는 호스트 장치(2100)와 SSD(2200)의 인터페이스 방식에 따라 다양한 형태의 커넥터로 구성될 수 있다.
도 7은 도 6에 도시된 컨트롤러를 예시적으로 보여주는 도면이다. 도 7을 참조하면, 컨트롤러(2210)는 호스트 인터페이스 유닛(2211), 컨트롤 유닛(2212), 랜덤 액세스 메모리(2213), 에러 정정 코드(ECC) 유닛(2214) 및 메모리 인터페이스 유닛(2215)을 포함할 수 있다.
호스트 인터페이스 유닛(2211)은, 호스트 장치(2100)의 프로토콜에 따라서, 호스트 장치(2100)와 SSD(2200)를 인터페이싱할 수 있다. 예를 들면, 호스트 인터페이스 유닛(2211)은, 시큐어 디지털(secure digital), USB(universal serial bus), MMC(multi-media card), eMMC(embedded MMC), PCMCIA(personal computer memory card international association), PATA(parallel advanced technology attachment), SATA(serial advanced technology attachment), SCSI(small computer system interface), SAS(serial attached SCSI), PCI(peripheral component interconnection), PCI-E(PCI Expresss), UFS(universal flash storage) 프로토콜들 중 어느 하나를 통해서 호스트 장치(2100)와 통신할 수 있다. 또한, 호스트 인터페이스 유닛(2211)은 호스트 장치(2100)가 SSD(2200)를 범용 데이터 저장 장치, 예를 들면, 하드 디스크 드라이브(HDD)로 인식하도록 지원하는 디스크 에뮬레이션(disk emulation) 기능을 수행할 수 있다.
컨트롤 유닛(2212)은 호스트 장치(2100)로부터 입력된 신호(SGL)를 분석하고 처리할 수 있다. 컨트롤 유닛(2212)은 SSD(2200)를 구동하기 위한 펌웨어 또는 소프트웨어에 따라서 내부 기능 블럭들의 동작을 제어할 수 있다. 랜덤 액세스 메모리(2213)는 이러한 펌웨어 또는 소프트웨어를 구동하기 위한 동작 메모리로서 사용될 수 있다.
에러 정정 코드(ECC) 유닛(2214)은 불휘발성 메모리 장치들(2231~223n)로 전송될 데이터의 패리티 데이터를 생성할 수 있다. 생성된 패리티 데이터는 데이터와 함께 불휘발성 메모리 장치들(2231~223n)에 저장될 수 있다. 에러 정정 코드(ECC) 유닛(2214)은 패리티 데이터에 근거하여 불휘발성 메모리 장치들(2231~223n)로부터 독출된 데이터의 에러를 검출할 수 있다. 만약, 검출된 에러가 정정 범위 내이면, 에러 정정 코드(ECC) 유닛(2214)은 검출된 에러를 정정할 수 있다.
메모리 인터페이스 유닛(2215)은, 컨트롤 유닛(2212)의 제어에 따라서, 불휘발성 메모리 장치들(2231~223n)에 커맨드 및 어드레스와 같은 제어 신호를 제공할 수 있다. 그리고 메모리 인터페이스 유닛(2215)은, 컨트롤 유닛(2212)의 제어에 따라서, 불휘발성 메모리 장치들(2231~223n)과 데이터를 주고받을 수 있다. 예를 들면, 메모리 인터페이스 유닛(2215)은 버퍼 메모리 장치(2220)에 저장된 데이터를 불휘발성 메모리 장치들(2231~223n)로 제공하거나, 불휘발성 메모리 장치들(2231~223n)로부터 읽혀진 데이터를 버퍼 메모리 장치(2220)로 제공할 수 있다.
도 8은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다. 도 8을 참조하면, 데이터 처리 시스템(3000)은 호스트 장치(3100)와 데이터 저장 장치(3200)를 포함할 수 있다.
호스트 장치(3100)는 인쇄 회로 기판(printed circuit board)과 같은 기판(board) 형태로 구성될 수 있다. 비록 도시되지 않았지만, 호스트 장치(3100)는 호스트 장치의 기능을 수행하기 위한 내부 기능 블럭들을 포함할 수 있다.
호스트 장치(3100)는 소켓(socket), 슬롯(slot) 또는 커넥터(connector)와 같은 접속 터미널(3110)을 포함할 수 있다. 데이터 저장 장치(3200)는 접속 터미널(3110)에 마운트(mount)될 수 있다.
데이터 저장 장치(3200)는 인쇄 회로 기판과 같은 기판 형태로 구성될 수 있다. 데이터 저장 장치(3200)는 메모리 모듈 또는 메모리 카드로 불릴 수 있다. 데이터 저장 장치(3200)는 컨트롤러(3210), 버퍼 메모리 장치(3220), 불휘발성 메모리 장치(3231~3232), PMIC(power management integrated circuit)(3240) 및 접속 터미널(3250)을 포함할 수 있다.
컨트롤러(3210)는 데이터 저장 장치(3200)의 제반 동작을 제어할 수 있다. 컨트롤러(3210)는 도 7에 도시된 컨트롤러(2210)와 동일하게 구성될 수 있다.
버퍼 메모리 장치(3220)는 불휘발성 메모리 장치들(3231~3232)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(3220)는 불휘발성 메모리 장치들(3231~3232)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(3220)에 임시 저장된 데이터는 컨트롤러(3210)의 제어에 따라 호스트 장치(3100) 또는 불휘발성 메모리 장치들(3231~3232)로 전송될 수 있다.
불휘발성 메모리 장치들(3231~3232)은 데이터 저장 장치(3200)의 저장 매체로 사용될 수 있다.
PMIC(3240)는 접속 터미널(3250)을 통해 입력된 전원을 데이터 저장 장치(3200) 내부에 제공할 수 있다. PMIC(3240)는, 컨트롤러(3210)의 제어에 따라서, 데이터 저장 장치(3200)의 전원을 관리할 수 있다.
접속 터미널(3250)은 호스트 장치의 접속 터미널(3110)에 연결될 수 있다. 접속 터미널(3250)을 통해서, 호스트 장치(3100)와 데이터 저장 장치(3200) 간에 커맨드, 어드레스, 데이터 등과 같은 신호와, 전원이 전달될 수 있다. 접속 터미널(3250)은 호스트 장치(3100)와 데이터 저장 장치(3200)의 인터페이스 방식에 따라 다양한 형태로 구성될 수 있다. 접속 터미널(3250)은 데이터 저장 장치(3200)의 어느 한 변에 배치될 수 있다.
도 9는 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다. 도 9를 참조하면, 데이터 처리 시스템(4000)은 호스트 장치(4100)와 데이터 저장 장치(4200)를 포함할 수 있다.
호스트 장치(4100)는 인쇄 회로 기판(printed circuit board)과 같은 기판(board) 형태로 구성될 수 있다. 비록 도시되지 않았지만, 호스트 장치(4100)는 호스트 장치의 기능을 수행하기 위한 내부 기능 블럭들을 포함할 수 있다.
데이터 저장 장치(4200)는 표면 실장형 패키지 형태로 구성될 수 있다. 데이터 저장 장치(4200)는 솔더 볼(solder ball)(4250)을 통해서 호스트 장치(4100)에 마운트될 수 있다. 데이터 저장 장치(4200)는 컨트롤러(4210), 버퍼 메모리 장치(4220) 및 불휘발성 메모리 장치(4230)를 포함할 수 있다.
컨트롤러(4210)는 데이터 저장 장치(4200)의 제반 동작을 제어할 수 있다. 컨트롤러(4210)는 도 7에 도시된 컨트롤러(2210)와 동일하게 구성될 수 있다.
버퍼 메모리 장치(4220)는 불휘발성 메모리 장치(4230)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(4220)는 불휘발성 메모리 장치들(4230)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(4220)에 임시 저장된 데이터는 컨트롤러(4210)의 제어에 따라 호스트 장치(4100) 또는 불휘발성 메모리 장치(4230)로 전송될 수 있다.
불휘발성 메모리 장치(4230)는 데이터 저장 장치(4200)의 저장 매체로 사용될 수 있다.
도 10은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 네트워크 시스템(5000)을 예시적으로 보여주는 도면이다. 도 10을 참조하면, 네트워크 시스템(5000)은 네트워크(5500)를 통해서 연결된 서버 시스템(5300) 및 복수의 클라이언트 시스템들(5410~5430)을 포함할 수 있다.
서버 시스템(5300)은 복수의 클라이언트 시스템들(5410~5430)의 요청에 응답하여 데이터를 서비스할 수 있다. 예를 들면, 서버 시스템(5300)은 복수의 클라이언트 시스템들(5410~5430)로부터 제공된 데이터를 저장할 수 있다. 다른 예로서, 서버 시스템(5300)은 복수의 클라이언트 시스템들(5410~5430)로 데이터를 제공할 수 있다.
서버 시스템(5300)은 호스트 장치(5100) 및 데이터 저장 장치(5200)를 포함할 수 있다. 데이터 저장 장치(5200)는 도 1의 데이터 저장 장치(100), 도 6의 데이터 저장 장치(2200), 도 8의 데이터 저장 장치(3200), 도 9의 데이터 저장 장치(4200)로 구성될 수 있다.
도 11은 본 발명의 실시 예에 따른 데이터 저장 장치에 포함된 불휘발성 메모리 장치를 예시적으로 보여주는 블록도이다. 도 11을 참조하면, 불휘발성 메모리 장치(100)는 메모리 셀 어레이(110), 행 디코더(120), 열 디코더(130), 데이터 읽기/쓰기 블럭(140), 전압 발생기(150) 및 제어 로직(160)을 포함할 수 있다.
메모리 셀 어레이(110)는 워드 라인들(WL1~WLm)과 비트 라인들(BL1~BLn)이 서로 교차된 영역에 배열된 메모리 셀(MC)들을 포함할 수 있다.
행 디코더(120)는 워드 라인들(WL1~WLm)을 통해서 메모리 셀 어레이(110)와 연결될 수 있다. 행 디코더(120)는 제어 로직(160)의 제어에 따라 동작할 수 있다. 행 디코더(120)는 외부 장치(도시되지 않음)로부터 제공된 어드레스를 디코딩할 수 있다. 행 디코더(120)는 디코딩 결과에 근거하여 워드 라인들(WL1~WLm)을 선택하고, 구동할 수 있다. 예시적으로, 행 디코더(120)는 전압 발생기(150)로부터 제공된 워드 라인 전압을 워드 라인들(WL1~WLm)에 제공할 수 있다.
데이터 읽기/쓰기 블럭(140)은 비트 라인들(BL1~BLn)을 통해서 메모리 셀 어레이(110)와 연결될 수 있다. 데이터 읽기/쓰기 블럭(140)은 비트 라인들(BL1~BLn) 각각에 대응하는 읽기/쓰기 회로들(RW1~RWn)을 포함할 수 있다. 데이터 읽기/쓰기 블럭(140)은 제어 로직(160)의 제어에 따라 동작할 수 있다. 데이터 읽기/쓰기 블럭(140)은 동작 모드에 따라서 쓰기 드라이버로서 또는 감지 증폭기로서 동작할 수 있다. 예를 들면, 데이터 읽기/쓰기 블럭(140)은 쓰기 동작 시 외부 장치로부터 제공된 데이터를 메모리 셀 어레이(110)에 저장하는 쓰기 드라이버로서 동작할 수 있다. 다른 예로서, 데이터 읽기/쓰기 블럭(140)은 읽기 동작 시 메모리 셀 어레이(110)로부터 데이터를 독출하는 감지 증폭기로서 동작할 수 있다.
열 디코더(130)는 제어 로직(160)의 제어에 따라 동작할 수 있다. 열 디코더(130)는 외부 장치로부터 제공된 어드레스를 디코딩할 수 있다. 열 디코더(130)는 디코딩 결과에 근거하여 비트 라인들(BL1~BLn) 각각에 대응하는 데이터 읽기/쓰기 블럭(140)의 읽기/쓰기 회로들(RW1~RWn)과 데이터 입출력 라인(또는 데이터 입출력 버퍼)을 연결할 수 있다.
전압 발생기(150)는 불휘발성 메모리 장치(100)의 내부 동작에 사용되는 전압을 생성할 수 있다. 전압 발생기(150)에 의해서 생성된 전압들은 메모리 셀 어레이(110)의 메모리 셀들에 인가될 수 있다. 예를 들면, 프로그램 동작 시 생성된 프로그램 전압은 프로그램 동작이 수행될 메모리 셀들의 워드 라인에 인가될 수 있다. 다른 예로서, 소거 동작 시 생성된 소거 전압은 소거 동작이 수행될 메모리 셀들의 웰-영역에 인가될 수 있다. 다른 예로서, 읽기 동작 시 생성된 읽기 전압은 읽기 동작이 수행될 메모리 셀들의 워드 라인에 인가될 수 있다.
제어 로직(160)은 외부 장치로부터 제공된 제어 신호에 근거하여 불휘발성 메모리 장치(100)의 제반 동작을 제어할 수 있다. 예를 들면, 제어 로직(160)은 불휘발성 메모리 장치(100)의 읽기, 쓰기, 소거 동작과 같은 불휘발성 메모리 장치(100)의 동작을 제어할 수 있다.
본 발명이 속하는 기술분야의 통상의 기술자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
10: 데이터 저장 장치 100: 불휘발성 메모리 장치
200: 컨트롤러 210: 랜덤 액세스 메모리
220: 커맨드 큐 230: 프로세서

Claims (16)

  1. 커맨드 큐에 큐잉된 커맨드들에 대한 데이터의 크기들을 합산하고, 합산된 데이터 크기에 근거하여 제1 가중치를 연산하는 단계;
    상기 커맨드 큐에 큐잉된 상기 커맨드들의 타입 별 가중치들을 합산하여 제2 가중치를 연산하는 단계; 및
    상기 제1 가중치 및 상기 제2 가중치 중 적어도 하나에 근거하여 상기 커맨드 큐에 존재하는 어전트 커맨드를 선택하기 위한 어전트 커맨드 선택 임계 값을 조절하는 단계
    를 포함하는 데이터 저장 장치의 동작 방법.
  2. 제1항에 있어서,
    상기 제1 가중치를 연산하는 단계 이전에,
    호스트 장치로부터 커맨드가 수신되는지 여부를 판단하는 단계를 더 포함하는 데이터 저장 장치의 동작 방법.
  3. 제2항에 있어서,
    상기 제1 가중치를 연산하는 단계는 상기 호스트 장치로부터 커맨드가 수신되면 수행되는 데이터 저장 장치의 동작 방법.
  4. 제1항에 있어서,
    불휘발성 메모리 장치에 대한 더티 상태(dirty status)를 확인하는 단계를 더 포함하는 데이터 저장 장치의 동작 방법.
  5. 제4항에 있어서,
    상기 어전트 커맨드 선택 임계 값을 조절하는 단계는,
    상기 제1 가중치, 상기 제2 가중치, 및 상기 불휘발성 메모리 장치에 대한 더티 상태(dirty status) 전부를 이용하여 수행되는 데이터 저장 장치의 동작 방법.
  6. 제4항에 있어서,
    상기 어전트 커맨드 선택 임계 값을 조절하는 단계는,
    상기 제1 가중치, 상기 제2 가중치, 및 상기 불휘발성 메모리 장치에 대한 더티 상태(dirty status) 중 선택된 하나를 이용하여 수행되는 데이터 저장 장치의 동작 방법.
  7. 제1항에 있어서,
    상기 어전트 커맨드 선택 임계 값은,
    상기 어전트 커맨드를 선택할 시점을 설정하기 위한 제1 임계 값; 및
    상기 커맨드 큐에 큐잉된 커맨드들 중 어전트 커맨드를 선택하기 위한 제2 임계 값을 포함하는 데이터 저장 장치의 동작 방법.
  8. 제7항에 있어서,
    상기 커맨드 큐에 큐잉된 커맨드들의 개수가 상기 제1 임계 값보다 큰 지 여부를 판단하는 단계;
    상기 커맨드들의 개수가 상기 제1 임계 값보다 크면, 상기 커맨드 큐에 가장 최근에 큐잉된 커맨드의 에이지(age)와 나머지 커맨드들의 에이지(age)들 간의 차이 값들을 연산하는 단계;
    연산된 차이 값들 중 상기 제2 임계 값보다 큰 차이 값이 존재하는지 여부를 판단하는 단계; 및
    상기 제2 임계 값보다 큰 차이 값이 존재하면, 해당 차이 값에 대응하는 커맨드를 어전트 커맨드로 선택하여 처리하는 단계
    를 포함하는 데이터 저장 장치의 동작 방법.
  9. 제1항에 있어서,
    상기 어전트 커맨드 선택 임계 값은 상기 제1 가중치 및 상기 제2 가중치에 반비례하는 데이터 저장 장치의 동작 방법.
  10. 불휘발성 메모리 장치;
    호스트 장치로부터 수신된 커맨드들을 큐잉하는 커맨드 큐; 및
    상기 커맨드 큐에 큐잉된 커맨드들에 대한 데이터의 크기들을 합산하여 제1 가중치를 연산하고, 상기 커맨드들의 타입 별 가중치들을 합산하여 제2 가중치를 연산하고, 및 상기 제1 가중치 및 상기 제2 가중치 중 적어도 하나에 근거하여 상기 커맨드 큐에 존재하는 어전트 커맨드를 선택하기 위한 어전트 커맨드 선택 임계 값을 조절하는 프로세서
    를 포함하는 데이터 저장 장치.
  11. 제10항에 있어서,
    상기 프로세서는 상기 불휘발성 메모리 장치에 대한 더티 상태(dirty status)에 근거하여 상기 어전트 커맨드 선택 임계 값을 조절하는 데이터 저장 장치.
  12. 제11항에 있어서,
    상기 프로세서는 상기 제1 가중치, 상기 제2 가중치, 및 상기 불휘발성 메모리 장치에 대한 더티 상태(dirty status) 전부를 이용하여 상기 어전트 커맨드 선택 임계 값을 조절하는 데이터 저장 장치.
  13. 제11항에 있어서,
    상기 프로세서는 상기 제1 가중치, 상기 제2 가중치, 및 상기 불휘발성 메모리 장치에 대한 더티 상태(dirty status) 중 선택된 하나를 이용하여 상기 어전트 커맨드 선택 임계 값을 조절하는 데이터 저장 장치.
  14. 제10항에 있어서,
    상기 어전트 커맨드 선택 임계 값은,
    상기 어전트 커맨드를 선택할 시점을 설정하기 위한 제1 임계 값; 및
    상기 커맨드 큐에 큐잉된 커맨드들 중 어전트 커맨드를 선택하기 위한 제2 임계 값을 포함하는 데이터 저장 장치.
  15. 제14항에 있어서,
    상기 프로세서는 상기 커맨드 큐에 큐잉된 커맨드들의 개수가 상기 제1 임계 값보다 큰 지 여부를 판단하고, 및 상기 커맨드들의 개수가 상기 제1 임계 값보다 크면 상기 커맨드 큐에 가장 최근에 큐잉된 커맨드의 에이지(age)와 나머지 커맨드들의 에이지(age)들 간의 차이 값들을 연산하는 데이터 저장 장치.
  16. 제15항에 있어서,
    상기 프로세서는 상기 연산된 차이 값들 중 상기 제2 임계 값보다 큰 차이 값이 존재하는지 여부를 판단하고, 및 상기 제2 임계 값보다 큰 차이 값이 존재하면, 해당 차이 값에 대응하는 커맨드를 어전트 커맨드로 선택하여 처리하는 데이터 저장 장치.
KR1020170018102A 2017-02-09 2017-02-09 데이터 저장 장치 및 그것의 동작 방법 KR20180092435A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020170018102A KR20180092435A (ko) 2017-02-09 2017-02-09 데이터 저장 장치 및 그것의 동작 방법
US15/701,854 US10528393B2 (en) 2017-02-09 2017-09-12 Data storage device with weighting to control command selection and operating method thereof
CN201711148214.3A CN108415664B (zh) 2017-02-09 2017-11-17 数据存储装置及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170018102A KR20180092435A (ko) 2017-02-09 2017-02-09 데이터 저장 장치 및 그것의 동작 방법

Publications (1)

Publication Number Publication Date
KR20180092435A true KR20180092435A (ko) 2018-08-20

Family

ID=63037170

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170018102A KR20180092435A (ko) 2017-02-09 2017-02-09 데이터 저장 장치 및 그것의 동작 방법

Country Status (3)

Country Link
US (1) US10528393B2 (ko)
KR (1) KR20180092435A (ko)
CN (1) CN108415664B (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9961023B2 (en) * 2014-05-13 2018-05-01 Red Hat Israel, Ltd. Adjusting buffer size for network interface controller
KR102410671B1 (ko) * 2017-11-24 2022-06-17 삼성전자주식회사 스토리지 장치, 스토리지 장치를 제어하는 호스트 장치, 및 스토리지 장치의 동작 방법
US11221795B2 (en) 2019-02-25 2022-01-11 International Business Machines Corporation Queue management for multiway queues
KR20200115831A (ko) * 2019-03-27 2020-10-08 에스케이하이닉스 주식회사 컨트롤러, 메모리 시스템 및 그것의 동작 방법
CN113377277B (zh) * 2020-03-09 2024-08-16 伊姆西Ip控股有限责任公司 管理存储器的方法、设备和计算机程序产品
EP4100825A4 (en) * 2020-03-10 2023-04-12 Micron Technology, Inc. QUEUE MANAGEMENT FOR MEMORY SUBSYSTEMS
US20230063880A1 (en) * 2021-08-26 2023-03-02 Mocrosoft Technology Licensing, LLC Performing quality-based action(s) regarding engineer-generated documentation associated with code and/or application programming interface
US20230128077A1 (en) * 2021-10-22 2023-04-27 EMC IP Holding Company, LLC System and Method for Aggregation of Write Commits To Control Written Block Size
CN114047875B (zh) * 2021-10-25 2024-04-19 深圳市硅格半导体有限公司 命令调度方法、装置、设备及计算机程序产品
CN118118434A (zh) * 2023-08-05 2024-05-31 哈尔滨商业大学 一种管理数据处理装置及降低处理延时的方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6170042B1 (en) * 1998-02-24 2001-01-02 Seagate Technology Llc Disc drive data storage system and method for dynamically scheduling queued commands
US7574538B1 (en) * 2004-06-29 2009-08-11 Emc Corporation Contiguous I/O command queuing within a data storage device
DE102004047349A1 (de) * 2004-09-29 2006-04-06 Infineon Technologies Ag Datensicherungsschicht-Protokolleinheit, Mobilfunkeinrichtungen, Mobilfunknetzwerk-Kontrolleinheit und Verfahren zum Auslesen von Daten aus einer Mehrzahl von Datensicherungsschicht-Protokoll-Pufferspeichern
US7716388B2 (en) * 2005-05-13 2010-05-11 Texas Instruments Incorporated Command re-ordering in hub interface unit based on priority
US7797468B2 (en) * 2006-10-31 2010-09-14 Hewlett-Packard Development Company Method and system for achieving fair command processing in storage systems that implement command-associated priority queuing
CN101277175B (zh) * 2007-03-30 2012-02-29 国际商业机器公司 改进会话启动协议服务器性能的方法和装置
KR100935361B1 (ko) * 2007-09-27 2010-01-06 한양대학교 산학협력단 가중치 기반 멀티큐 부하분산 병렬처리 시스템 및 방법
CN102761832B (zh) * 2011-04-28 2015-05-27 中国移动通信集团河南有限公司 一种消息分发方法以及消息分发装置
JP5958020B2 (ja) 2012-03-30 2016-07-27 富士通株式会社 ストレージシステム
US8959263B2 (en) * 2013-01-08 2015-02-17 Apple Inc. Maintaining I/O priority and I/O sorting
CN103049363B (zh) * 2013-02-01 2015-02-04 山东华芯半导体有限公司 一种NAND Flash控制器的验证方法
US9423979B2 (en) * 2014-03-10 2016-08-23 Kabushiki Kaisha Toshiba Memory system and memory controller for determining whether one or plurality of pointers can be stored in a second buffer and for executing data transfer between data buffer and host using the pointers
KR101730991B1 (ko) * 2014-10-28 2017-04-28 삼성전자주식회사 스토리지 장치 및 스토리지 장치의 동작 방법
KR20160068108A (ko) * 2014-12-04 2016-06-15 에스케이하이닉스 주식회사 반도체 메모리 장치를 포함하는 메모리 시스템 및 그것의 관리 방법
KR102425470B1 (ko) * 2015-04-06 2022-07-27 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
US9927983B2 (en) * 2015-09-28 2018-03-27 Sandisk Technologies Llc Methods, systems and computer readable media for intelligent fetching of data storage device commands from submission queues

Also Published As

Publication number Publication date
CN108415664B (zh) 2021-03-02
CN108415664A (zh) 2018-08-17
US10528393B2 (en) 2020-01-07
US20180225151A1 (en) 2018-08-09

Similar Documents

Publication Publication Date Title
KR20180092435A (ko) 데이터 저장 장치 및 그것의 동작 방법
US10936485B2 (en) Data storage device for dynamic garbage collection triggering and operating method thereof
US10943639B2 (en) Data storage device and operating method thereof
US20200218653A1 (en) Controller, data storage device, and operating method thereof
US11288014B2 (en) Controller, operating method of controller and storage device including the same
US10878924B2 (en) Data storage device intergrating host read commands and method of operating the same
KR102691906B1 (ko) 저장 장치 및 그 동작 방법
US10776048B2 (en) Electronic apparatus and operating method thereof
KR102645786B1 (ko) 컨트롤러, 메모리 시스템 및 그것의 동작 방법
KR102678655B1 (ko) 메모리 인터페이스, 이를 포함하는 데이터 저장 장치 및 그 동작 방법
US11599282B2 (en) Memory system for updating firmware when SPO occurs and operating method thereof
US10515693B1 (en) Data storage apparatus and operating method thereof
KR102475688B1 (ko) 불휘발성 메모리 장치, 이를 포함하는 데이터 저장 장치 및 그것의 동작 방법
CN108417232B (zh) 数据存储装置及其操作方法
KR20200015260A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20210002190A (ko) 컨트롤러, 메모리 시스템 및 그것의 동작 방법
KR20210028405A (ko) 서치 회로 및 컨트롤러
KR20210001206A (ko) 컨트롤러, 메모리 시스템 및 그것의 동작 방법
KR20200073122A (ko) 데이터 저장 장치 및 그것의 동작 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal