KR20140044070A - 버퍼 메모리 장치를 포함하는 데이터 저장 장치 - Google Patents

버퍼 메모리 장치를 포함하는 데이터 저장 장치 Download PDF

Info

Publication number
KR20140044070A
KR20140044070A KR1020120110017A KR20120110017A KR20140044070A KR 20140044070 A KR20140044070 A KR 20140044070A KR 1020120110017 A KR1020120110017 A KR 1020120110017A KR 20120110017 A KR20120110017 A KR 20120110017A KR 20140044070 A KR20140044070 A KR 20140044070A
Authority
KR
South Korea
Prior art keywords
interface
data storage
memory device
host device
buffer memory
Prior art date
Application number
KR1020120110017A
Other languages
English (en)
Other versions
KR102020466B1 (ko
Inventor
정종필
김영호
신영균
구덕회
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020120110017A priority Critical patent/KR102020466B1/ko
Priority to US13/720,221 priority patent/US9189397B2/en
Publication of KR20140044070A publication Critical patent/KR20140044070A/ko
Application granted granted Critical
Publication of KR102020466B1 publication Critical patent/KR102020466B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers

Abstract

본 기술은 데이터 저장 장치에 관한 것이다. 상기 데이터 저장 장치는 데이터 저장 매체; 제1 인터페이스 방식을 통해 호스트 장치와 연결되고, 상기 호스트 장치의 요청에 응답하여 상기 데이터 저장 매체를 제어하도록 구성된 마이크로 컨트롤 유닛(MCU); 및 제2 인터페이스 방식을 통해 상기 호스트 장치와 연결되고, 상기 마이크로 컨트롤 유닛(MCU)과 연결되고, 상기 마이크로 컨트롤 유닛(MCU)과 상기 호스트 장치 각각에 의해서 제어되는 버퍼 메모리 장치를 포함한다.

Description

버퍼 메모리 장치를 포함하는 데이터 저장 장치{DATA STORAGE DEVICE INCLUDING A BUFFER MEMORY DEVICE}
본 발명은 데이터 저장 장치에 관한 것으로, 더욱 상세하게는 버퍼 메모리 장치를 호스트 장치와 공유하는 데이터 저장 장치에 관한 것이다.
최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨터 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitous computing)으로 전환되고 있다. 이로 인해 휴대폰, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다. 이와 같은 휴대용 전자 장치는 일반적으로 메모리 장치를 이용하는 데이터 저장 장치를 사용한다. 데이터 저장 장치는 휴대용 전자 장치의 주 기억 장치 또는 보조 기억 장치로 사용된다.
메모리 장치를 이용한 데이터 저장 장치는 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 데이터 저장 장치는 USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, 솔리드 스테이트 드라이브(Solid State Drive, 이하, SSD라 칭함)를 포함한다.
휴대용 전자 장치에서 음악, 동영상 등과 같은 대용량 파일들이 재생됨에 따라 데이터 저장 장치 역시 큰 저장 용량을 갖도록 요구된다. 데이터 저장 장치는 저장 용량을 증가시키기 위해서 데이터 저장 매체로서 복수의 메모리 장치들을 포함한다. 복수의 메모리 장치들을 포함하는 데이터 저장 장치에 있어서, 큰 저장 용량뿐만 아니라 빠른 동작 속도는 데이터 저장 장치의 중요한 특성 중의 하나이다.
데이터 저장 장치는 동작 속도를 향상시키기 위해서 버퍼 프로그램 방식을 사용할 수 있다. 이를 위해서 데이터 저장 장치는 버퍼 메모리 장치를 포함할 수 있다. 버퍼 메모리 장치는 호스트 장치와 데이터 저장 매체(즉, 메모리 장치들) 사이에서 전달되는 데이터를 버퍼링하도록 구성된다. 또한, 버퍼 메모리 장치는 데이터 저장 장치를 구동하는 데 필요한 메타 데이터들을 임시로 저장할 수 있다.
본 발명의 실시 예는 버퍼 메모리 장치를 호스트 장치와 공유하는 데이터 저장 장치를 제공하는 데 있다.
본 발명의 실시 예에 따른 데이터 저장 장치는, 데이터 저장 매체; 제1 인터페이스 방식을 통해 호스트 장치와 연결되고, 상기 호스트 장치의 요청에 응답하여 상기 데이터 저장 매체를 제어하도록 구성된 마이크로 컨트롤 유닛(MCU); 및 제2 인터페이스 방식을 통해 상기 호스트 장치와 연결되고, 상기 마이크로 컨트롤 유닛(MCU)과 연결되고, 상기 마이크로 컨트롤 유닛(MCU)과 상기 호스트 장치 각각에 의해서 제어되는 버퍼 메모리 장치를 포함한다.
본 발명의 실시 예에 따른 데이터 저장 장치는, 데이터 저장 매체; 상기 데이터 저장 매체에 저장될 데이터 또는 상기 데이터 저장 매체로부터 독출된 데이터를 버퍼링하도록 구성된 버퍼 메모리 장치; 및 상기 데이터 저장 매체와 상기 버퍼 메모리 장치를 제어하도록 구성된 마이크로 컨트롤 유닛(MCU)을 포함하되, 상기 버퍼 메모리 장치는 상기 마이크로 컨트롤 유닛(MCU)과 호스트 장치에 공유되고, 상기 마이크로 컨트롤 유닛(MCU)의 관여 없이 상기 호스트 장치에 의해서 액세스된다.
본 발명의 실시 예에 따르면, 데이터 저장 장치의 성능 및 신뢰성이 향상될 수 있다.
도 1은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 블럭도이다.
도 2는 본 발명의 실시 예에 따른 데이터 저장 장치의 버퍼 메모리 장치를 공유하는 호스트 장치의 동작을 설명하기 위한 블럭도이다.
도 3은 본 발명의 실시 예에 따른 데이터 저장 장치의 버퍼 메모리 장치에 대한 액세스 권한을 가진 마스터 장치를 설명하기 위한 도표이다.
도 4는 본 발명의 실시 예에 따른 데이터 저장 장치의 버퍼 메모리 장치의 영역 구분을 설명하기 위한 도면이다.
도 5는 본 발명의 실시 예에 따른 데이터 저장 장치의 데이터 저장 매체를 설명하기 위한 블럭도이다.
도 6은 본 발명의 다른 실시 예에 따른 데이터 처리 시스템을 예시적으로 보여주는 블럭도이다.
도 7은 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브(SSD)를 예시적으로 보여주는 블럭도이다.
도 8은 도 7에 도시된 SSD 컨트롤러를 예시적으로 보여주는 블록도이다.
도 9는 본 발명의 실시 예에 따른 데이터 저장 장치가 장착되는 컴퓨터 시스템을 예시적으로 보여주는 블럭도이다.
본 발명의 이점 및 특징, 그리고 그것을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 통해 설명될 것이다. 그러나 본 발명은 여기에서 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 단지, 본 실시 예들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여 제공되는 것이다.
도면들에 있어서, 본 발명의 실시 예들은 도시된 특정 형태로 제한되는 것이 아니며 명확성을 기하기 위하여 과장된 것이다. 본 명세서에서 특정한 용어들이 사용되었으나. 이는 본 발명을 설명하기 위한 목적에서 사용된 것이며, 의미 한정이나 특허 청구 범위에 기재된 본 발명의 권리 범위를 제한하기 위하여 사용된 것은 아니다.
본 명세서에서 ‘및/또는’이란 표현은 전후에 나열된 구성요소들 중 적어도 하나를 포함하는 의미로 사용된다. 또한, ‘연결되는/결합되는’이란 표현은 다른 구성요소와 직접적으로 연결되거나 다른 구성요소를 통해서 간접적으로 연결되는 것을 포함하는 의미로 사용된다. 본 명세서에서 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 또한, 명세서에서 사용되는 ‘포함한다’ 또는 ‘포함하는’으로 언급된 구성요소, 단계, 동작 및 소자는 하나 이상의 다른 구성요소, 단계, 동작 및 소자의 존재 또는 추가를 의미한다.
이하, 도면들을 참조하여 본 발명의 실시 예에 대해 상세히 설명하기로 한다.
도 1은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 블럭도이다. 도 1을 참조하면, 데이터 처리 시스템(100)은 호스트 장치(110) 및 데이터 저장 장치(120)를 포함한다.
호스트 장치(110)는, 예를 들면, 휴대폰, MP3 플레이어 등과 같은 휴대용 전자 장치들 또는 랩탑 컴퓨터, 데스크탑 컴퓨터, 게임기, TV, 빔 프로젝터 등과 같은 전자 장치들을 포함한다.
데이터 저장 장치(120)는 호스트 장치(110)의 요청에 응답하여 동작하도록 구성된다. 데이터 저장 장치(120)는 호스트 장치(110)에 의해서 액세스 되는 데이터를 저장하도록 구성된다. 즉, 데이터 저장 장치(120)는 호스트 장치(110)의 주 기억 장치 또는 보조 기억 장치로 사용될 수 있다. 데이터 저장 장치(120)는 마이크로 컨트롤 유닛(micro control unit: MCU, 이하 "MCU"라 칭함)(130), 데이터 저장 매체(140) 및 버퍼 메모리 장치(150)를 포함한다.
MCU(130), 데이터 저장 매체(140) 및 버퍼 메모리 장치(150)는 다양한 인터페이스를 통해 호스트 장치(110)와 연결되는 메모리 카드로 구성될 수 있다. 또는 MCU(130), 데이터 저장 매체(140) 및 버퍼 메모리 장치(150)는 솔리드 스테이트 드라이브(Solid State Drive: SSD)로 구성될 수 있다.
MCU(130)는 데이터 저장 장치(120)의 제반 동작을 제어하도록 구성된다. 이를 위해서, MCU(130)는 펌웨어(firmware)를 구동하도록 구성된다. MCU(130)는 펌웨어의 구동에 필요한 관리 정보를 버퍼 메모리 장치(150)에 로딩하고, 로딩된 관리 정보를 참조하여 펌웨어를 구동할 수 있다.
MCU(130)는 호스트 장치(110)로부터의 요청에 응답하여 데이터 저장 매체(140)를 제어하도록 구성된다. 예를 들면, MCU(130)는 데이터 저장 매체(140)로부터 읽은 데이터를 호스트 장치(110)로 제공하도록 구성된다. 다른 예로서, MCU(130)는 호스트 장치(110)로부터 제공된 데이터를 데이터 저장 매체(140)에 저장하도록 구성된다. 이러한 동작을 위해서, MCU(130)는 데이터 저장 매체(140)의 읽기, 프로그램(또는, 쓰기) 및 소거 동작을 제어하도록 구성된다. 데이터 저장 매체(140)의 관점에서, MCU(130)는 호스트 장치(110)의 제어에 따라 데이터 저장 매체(140)를 제어하는 제2 호스트 장치로 인식될 수 있다.
MCU(130)는 호스트 장치(110)의 요청에 빠르게 응답하기 위해서 데이터 저장 매체(140)로부터 호스트 장치(110)로 전달되는 데이터를 버퍼링할 수 있다. 또한, MCU(130)는 호스트 장치(110)의 요청에 빠르게 응답하기 위해서 호스트 장치(110)로부터 데이터 저장 매체(140)로 전달되는 데이터를 버퍼링할 수 있다. 이러한 데이터 버퍼링 동작은 버퍼 메모리 장치(150)를 통해 수행된다.
앞서 설명된 바와 같이, 버퍼 메모리 장치(150)는 MCU(130)의 제어에 따라 데이터를 버퍼링하도록 구성된다. 또한 버퍼 메모리 장치(150)는 MCU(130)가 구동하는 펌웨어의 관리 정보의 일부 또는 전부를 저장하도록 구성된다. 버퍼 메모리 장치(150)는 버퍼 메모리 장치(150)와 호스트 장치(110)를 인터페이싱하기 위한 버퍼 메모리 장치 인터페이스를 통해서 호스트 장치(110)와 연결된다. 따라서, 호스트 장치(110)는 버퍼 메모리 장치(150)를 직접 액세스할 수 있다. 이는 호스트 장치(110)가 MCU(130)의 관여 없이 버퍼 메모리 장치(150)에 데이터를 저장하고, 버퍼 메모리 장치(150)로부터 데이터를 독출할 수 있음을 의미한다.
버퍼 메모리 장치 인터페이스는 데이터 저장 장치(120)와 호스트 장치(110)를 인터페이싱하기 위한 데이터 저장 장치 인터페이스와 물리적 및 논리적으로 구분된다. 즉, 버퍼 메모리 장치 인터페이스는 데이터 저장 장치 인터페이스와 구분되는 신호 라인을 통해 구성될 수 있다. 또한, 버퍼 메모리 장치 인터페이스는 데이터 저장 장치 인터페이스와 구분되는 인터페이스 프로토콜을 통해 구성될 수 있다.
예시적으로, 데이터 저장 장치 인터페이스는 USB(Universal Serial Bus) 프로토콜, MMC(Multimedia Card) 프로토콜, PCI(Peripheral Component Interconnection) 프로토콜, PCI-E(PCI-Express) 프로토콜, PATA(Parallel Advanced Technology Attachment) 프로토콜, SATA(Serial ATA) 프로토콜, SCSI(Small Computer Small Interface) 프로토콜, SAS(Serial Attached SCSI) 그리고 IDE(Integrated Drive Electronics) 프로토콜 등과 같은 다양한 인터페이스 프로토콜들 중 하나로 구성될 수 있다.
예시적으로, 버퍼 메모리 장치(150)는 에스램(Static Random Access Memory: SRAM), 디램(Dynamic Random Access Memory: DRAM), 에스디램(Synchronous DRAM: SDRAM) 등과 같은 다양한 형태의 휘발성 메모리 장치들 중 어느 하나로 구성될 수 있다. 다른 예로서, 버퍼 메모리 장치(150)는 노어(NOR) 플래시 메모리 장치, 낸드(NAND) 플래시 메모리 장치, 강유전체 커패시터를 이용한 강유전체 램(Ferroelectric RAM: FRAM), 티엠알(tunneling magneto-resistive: TMR) 막을 이용한 마그네틱 램(Magnetic RAM: MRAM), 칼코겐 화합물(chalcogenide alloys)을 이용한 상 변화 메모리 장치(phase change memory device: PRAM), 전이 금속 산화물(transition metal oxide)을 이용한 저항 메모리 장치(resistive memory device: RERAM) 등과 같은 다양한 형태의 불휘발성 메모리 장치들 중 어느 하나로 구성될 수 있다. 버퍼 메모리 장치 인터페이스는 버퍼 메모리 장치(150)의 종류에 대응하는 인터페이스 프로토콜로 구성될 수 있다.
도 2는 본 발명의 실시 예에 따른 데이터 저장 장치의 버퍼 메모리 장치를 공유하는 호스트 장치의 동작을 설명하기 위한 블럭도이다. 호스트 장치(110)는 버퍼 메모리 장치 인터페이스를 통해서 버퍼 메모리 장치(150)와 연결된다. 호스트 장치(110)는 버퍼 메모리 장치(150)에 데이터를 저장하고, 버퍼 메모리 장치(150)로부터 데이터를 독출할 수 있다.
예시적으로, 호스트 장치(110)는 데이터 저장 장치(도 1의 120)의 관리 정보를 갱신할 수 있다. 여기에서, 관리 정보는 MCU(130)를 통해 구동되는 펌웨어와 관련된 데이터를 포함한다. 예를 들면, 관리 정보는 펌웨어의 구동에 필요한 소스 코드(source code), 호스트 장치(110)로부터 제공되는 어드레스와 데이터 저장 매체(140)의 어드레스를 맵핑하기 위한 어드레스 맵핑 데이터, 데이터 저장 매체(140)에 저장되는 데이터를 관리하기 위한 메타 데이터, 호스트 장치(110)와 데이터 저장 장치(120) 간의 데이터의 전송과 관련한 기록(예를 들면, 전송 로그(transaction) 정보) 등을 포함할 수 있다.
다른 예로서, 호스트 장치(110)는 데이터 저장 매체(도 1의 140)에 저장될 사용자 데이터를 버퍼 메모리 장치(150)에 직접 저장할 수 있다. 이러한 사용자 데이터는, 빈번하게 액세스가 발생하는 핫 데이터(hot data)를 포함할 수 있다.
호스트 장치(110)는 MCU(130)의 관여 없이 관리 정보 또는 사용자 데이터를 버퍼 메모리 장치(150)에 갱신한 후, 관리 정보 또는 사용자 데이터가 갱신되었음을 MCU(130)에 통지할 수 있다.
도 3은 본 발명의 실시 예에 따른 데이터 저장 장치의 버퍼 메모리 장치에 대한 액세스 권한을 가진 마스터 장치를 설명하기 위한 도표이다. 버퍼 메모리 장치(도 1의 150)는 호스트 장치(도 1의 110)와 MCU(도 1의 130)에 의해서 공유된다. 버퍼 메모리 장치(130)를 액세스하는 호스트 장치(110)와 MCU(130)는 마스터(master) 장치, 마스터 장치들(즉, 호스트 장치(110)와 MCU(130))에 의해서 액세스되는 버퍼 메모리 장치(130)를 슬레이브(slave) 장치라 칭할 수 있다.
버퍼 메모리 장치(150)를 액세스하기 위한 우선 순위가 호스트 장치(110)보다 MCU(130)가 높은 경우를 가정하자. 이 경우, 호스트 장치(110)가 현재 버퍼 메모리 장치(150)를 액세스(또는 점유)하고 있더라도, MCU(130)가 버퍼 메모리 장치(150)에 대한 액세스를 요청하면 우선 순위에 따라 MCU(130)가 버퍼 메모리 장치(150)를 액세스(또는 점유)할 수 있다.
버퍼 메모리 장치(150)를 액세스하기 위한 우선 순위가 MCU(130)보다 호스트 장치(110)가 높은 경우를 가정하자. 이 경우, MCU(130)가 현재 버퍼 메모리 장치(150)를 액세스(또는 점유)하고 있더라도, 호스트 장치(110)가 버퍼 메모리 장치(150)에 대한 액세스를 요청하면 우선 순위에 따라 호스트 장치(110)가 버퍼 메모리 장치(150)를 액세스(또는 점유)할 수 있다.
버퍼 메모리 장치(150)를 액세스하기 위한 우선 순위가 MCU(130)와 호스트 장치(110)가 동일한 경우를 가정하자. 이 경우, 현재 버퍼 메모리 장치(150)를 액세스하고 있는 마스터 장치의 액세스(또는 점유)가 완료될 때까지 액세스(또는 점유) 권한은 유지될 수 있다.
MCU(130)와 호스트 장치(110)는, 우선 순위에 따라 버퍼 메모리 장치(150)를 액세스하기 위해서, 버퍼 메모리 장치(150)의 액세스와 관련된 정보, 예를 들면, 액세스 요청 정보, 현재의 액세스 상태 정보 등을 서로 간에 전달할 수 있다.
도 4는 본 발명의 실시 예에 따른 데이터 저장 장치의 버퍼 메모리 장치의 영역 구분을 설명하기 위한 도면이다. 도 4를 참조하면, MCU(도 1의 130)와 호스트 장치(110)에 의해서 공유되는 버퍼 메모리 장치(150)의 영역은 가변될 수 있다. 예를 들면, 버퍼 메모리 장치(150)의 모든 영역이 MCU(130)와 호스트 장치(110)에 의해서 공유될 수 있다. 다른 예로서, 버퍼 메모리 장치(150)의 일부 영역은 MCU(130)에 할당되고, 나머지 영역은 MCU(130)와 호스트 장치(150)에 의해서 공유될 수 있다.
MCU(130)와 호스트 장치(110)는, 버퍼 메모리 장치(150)의 영역을 공유하기 위해서, 버퍼 메모리 장치(150)의 공유 영역과 관련된 정보, 예를 들면, 공유 영역 주소 등을 서로 간에 전달할 수 있다.
도 5는 본 발명의 실시 예에 따른 데이터 저장 장치의 데이터 저장 매체를 설명하기 위한 블럭도이다. 데이터 저장 매체(140)는 복수의 불휘발성 메모리 장치들(NVM00~NVM0k 및 NVMn0~NVMnk)을 포함한다. 불휘발성 메모리 장치들(NVM00~NVM0k 및 NVMn0~NVMnk)은 채널들(CH0~CHn)을 통해 MCU(130)와 연결된다. MCU(130)는 채널들(CH0~CHn)을 병렬적으로 동작시킬 수 있다. 예를 들면, MCU(130)는 채널들(CH0~CHn) 간의 인터리빙(interleaving) 동작을 제어할 수 있다. 또한, MCU(130)는 하나의 채널(CH0 또는 CHn)에 연결된 불휘발성 메모리 장치들(NVM00~NVM0k 또는 NVMn0~NVMnk)을 병렬적으로 동작시킬 수 있다. 예를 들면, MCU(130)는 불휘발성 메모리 장치들(NVM00~NVM0k 또는 NVMn0~NVMnk) 간의 인터리빙 동작을 제어할 수 있다.
불휘발성 메모리 장치들(NVM00~NVM0k 및 NVMn0~NVMnk) 각각은 낸드(NAND) 플래시 메모리 장치, 노어(NOR) 플래시 메모리 장치, 강유전체 커패시터를 이용한 강유전체 램(Ferroelectric RAM: FRAM), 티엠알(tunneling magneto-resistive: TMR) 막을 이용한 마그네틱 램(Magnetic RAM: MRAM), 칼코겐 화합물(chalcogenide alloys)을 이용한 상 변화 메모리 장치(phase change memory device: PRAM), 그리고 전이 금속 산화물(transition metal oxide)을 이용한 저항 메모리 장치(resistive memory device: RERAM) 등과 같은 다양한 형태의 불휘발성 메모리 장치들 중 어느 하나로 구성될 수 있다.
도 6은 본 발명의 다른 실시 예에 따른 데이터 처리 시스템을 예시적으로 보여주는 블럭도이다. 도 6을 참조하면, 데이터 처리 시스템(1000)은 호스트 장치(1100)와 데이터 저장 장치(1200)를 포함한다. 데이터 저장 장치(1200)는 컨트롤러(1210) 및 데이터 저장 매체(1220)를 포함한다. 데이터 저장 장치(1200)는 데스크톱 컴퓨터, 노트북, 디지털 카메라, 휴대폰, MP3 플레이어, 게임기 등과 같은 호스트 장치(1100)에 접속되어 사용될 수 있다. 데이터 저장 장치(1200)는 메모리 시스템이라고도 불린다.
컨트롤러(1210)는 호스트 장치(1100) 및 데이터 저장 매체(1220)에 연결된다. 컨트롤러(1210)는 호스트 장치(1100)로부터의 요청에 응답하여 데이터 저장 매체(1220)를 액세스하도록 구성된다. 예를 들면, 컨트롤러(1210)는 데이터 저장 매체(1220)의 읽기, 프로그램 또는 소거 동작을 제어하도록 구성된다. 컨트롤러(1210)는 데이터 저장 매체(1220)를 제어하기 위한 펌웨어(firmware)를 구동하도록 구성된다.
버퍼 메모리 장치(1230)는 컨트롤러(1210)와 연결된다. 버퍼 메모리 장치(1230)는 컨트롤러(1210)가 구동하는 펌웨어의 관리 정보를 저장하도록 구성된다. 버퍼 메모리 장치(1230)는 호스트 장치(1100)와 데이터 저장 매체(1220) 사이에 전달되는 데이터를 버퍼링하도록 구성된다. 버퍼 메모리 장치(1230)는 버퍼 메모리 장치 인터페이스를 통해 호스트 장치(1100)와 직접 연결된다. 컨트롤러(1210)와 호스트 장치(1100)는 버퍼 메모리 장치(1230)를 공유할 수 있다.
컨트롤러(1210)는 호스트 인터페이스(1211), 중앙 처리 장치(1212), 메모리 인터페이스(1213), 램(1214) 및 에러 정정 코드 유닛(1215)과 같은 잘 알려진 구성 요소들을 포함할 수 있다.
중앙 처리 장치(1212)는 호스트 장치의 요청에 응답하여 컨트롤러(1210)의 제반 동작을 제어하도록 구성된다. 램(1214)은 중앙 처리 장치(1212)의 동작 메모리(working memory)로써 이용될 수 있다. 램(1214)은 데이터 저장 매체(1220)로부터 읽혀진 데이터 또는 호스트 장치(1100)로부터 제공된 데이터를 임시로 저장할 수 있다.
호스트 인터페이스(1211)는 호스트 장치(1100)와 컨트롤러(1210)를 인터페이싱하도록 구성된다. 예를 들면, 호스트 인터페이스(1211)는 USB(Universal Serial Bus) 프로토콜, MMC(Multimedia Card) 프로토콜, PCI(Peripheral Component Interconnection) 프로토콜, PCI-E(PCI-Express) 프로토콜, PATA(Parallel Advanced Technology Attachment) 프로토콜, SATA(Serial ATA) 프로토콜, SCSI(Small Computer Small Interface) 프로토콜, SAS(Serial Attached SCSI), 그리고 IDE(Integrated Drive Electronics) 프로토콜 등과 같은 다양한 인터페이스 프로토콜들 중 하나를 통해 호스트 장치(1100)와 통신하도록 구성될 수 있다.
메모리 인터페이스(1213)는 컨트롤러(1210)와 데이터 저장 매체(1220)를 인터페이싱하도록 구성된다. 메모리 인터페이스(1213)는 데이터 저장 매체(1220)에 커맨드 및 어드레스를 제공하도록 구성된다. 그리고 메모리 인터페이스(1213)는 데이터 저장 매체(1220)와 데이터를 주고 받도록 구성된다.
에러 정정 코드 유닛(1215)은 데이터 저장 매체(1220)로부터 읽어진 데이터의 오류를 검출하도록 구성된다. 그리고 에러 정정 코드 유닛(1215)은 검출된 에러가 정정 범위 내이면, 검출된 오류를 정정하도록 구성된다. 한편, 에러 정정 코드 유닛(1215)은 메모리 시스템(1000)에 따라 컨트롤러(1210) 내에 구비되거나 밖에 구비될 수 있다.
예시적으로, 컨트롤러(1210) 및 데이터 저장 매체(1220)는 솔리드 스테이트 드라이브(solid state drive: SSD)로 구성될 수 있다. 다른 예로서, 컨트롤러(1210) 및 데이터 저장 매체(1220)는 하나의 반도체 장치로 집적되어, 메모리 카드로 구성될 수 있다. 예를 들면, 컨트롤러(1210) 및 데이터 저장 매체(1220)는 하나의 반도체 장치로 집적되어 PCMCIA(personal computer memory card international association) 카드, CF(compact flash) 카드, 스마트 미디어(smart media) 카드, 메모리 스틱(memory stick), 멀티 미디어(multi media) 카드(MMC, RS-MMC, MMC-micro), SD(secure digital) 카드(SD, Mini-SD, Micro-SD), UFS(niversal flash storage) 등으로 구성될 수 있다.
다른 예로서, 컨트롤러(1210) 또는 데이터 저장 매체(1220)는 다양한 형태들의 패키지(package)로 실장될 수 있다. 예를 들면, 컨트롤러(1200) 또는 데이터 저장 매체(1900)는 POP(package on package), ball grid arrays(BGAs), chip scale packages(CSPs), plastic leaded chip carrier(PLCC), plastic dual in-line package(PDIP), die in waffle pack, die in wafer form, chip on board(COB), ceramic dual in-line package(CERDIP), plastic metric quad flat package(MQFP), thin quad flat package(TQFP), small outline IC(SOIC), shrink small outline package(SSOP), thin small outline package(TSOP), thin quad flat package(TQFP), system in package(SIP), multi chip package(MCP), wafer-level fabricated package(WFP), wafer-level processed stack package(WSP) 등과 같은 방식으로 패키지되어 실장될 수 있다.
도 7은 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브(SSD)를 예시적으로 보여주는 블럭도이다. 도 7을 참조하면, 데이터 처리 시스템(3000)은 호스트 장치(3100)와 솔리드 스테이트 드라이브(solid state drive, 이하, SSD라 칭함, 3200)를 포함한다.
SSD(3200)는 SSD 컨트롤러(3210), 버퍼 메모리 장치(3220), 불휘발성 메모리 장치들(3231~323n), 전원 공급기(3240), 제1 신호 커넥터(3250), 전원 커넥터(3260), 제2 신호 커넥터(3270)를 포함한다.
SSD(3200)는 호스트 장치(3100)의 요청에 응답하여 동작한다. 즉, SSD 컨트롤러(3210)는 호스트 장치(3100)로부터의 요청에 응답하여 불휘발성 메모리 장치들(3231~323n)을 액세스하도록 구성된다. 예를 들면, SSD 컨트롤러(3210)는 불휘발성 메모리 장치들(3231~323n)의 읽기, 프로그램 그리고 소거 동작을 제어하도록 구성된다.
버퍼 메모리 장치(3220)는 불휘발성 메모리 장치들(3231~323n)에 저장될 데이터를 임시 저장하도록 구성된다. 또한, 버퍼 메모리 장치(3220)는 불휘발성 메모리 장치들(3231~323n)로부터 읽혀진 데이터를 임시 저장하도록 구성된다. 버퍼 메모리 장치(3220)에 임시 저장된 데이터는 SSD 컨트롤러(3210)의 제어에 따라 호스트 장치(3100) 또는 불휘발성 메모리 장치들(3231~323n)로 전송된다.
버퍼 메모리 장치(3220)는 제2 신호 커넥터(3270)를 통해서 호스트 장치(3100)와 신호(SGL2)를 주고 받는다. 여기에서, 신호(SGL2)는 커맨드, 어드레스, 데이터 등이 포함될 것이다. 제2 신호 커넥터(3270)는 호스트 장치(1100)와 버퍼 메모리 장치(3220)의 인터페이스 방식에 따라 구성될 수 있다. SSD 컨트롤러(3210)와 호스트 장치(3100)는 버퍼 메모리 장치(3220)를 공유할 수 있다.
불휘발성 메모리 장치들(3231~323n)은 SSD(3200)의 저장 매체로써 사용된다. 불휘발성 메모리 장치들(3231~323n) 각각은 복수의 채널들(CH1~CHn)을 통해 SSD 컨트롤러(3210)와 연결된다. 하나의 채널에는 하나 또는 그 이상의 불휘발성 메모리 장치가 연결될 수 있다. 하나의 채널에 연결되는 불휘발성 메모리 장치들은 동일한 신호 버스 및 데이터 버스에 연결될 것이다.
전원 공급기(3240)는 전원 커넥터(3260)를 통해 입력된 전원(PWR)을 SSD(3200) 내부에 제공하도록 구성된다. 전원 공급기(3240)는 보조 전원 공급기(3241)를 포함한다. 보조 전원 공급기(3241)는 서든 파워 오프(sudden power off)가 발생되는 경우, SSD(3200)가 정상적으로 종료될 수 있도록 전원을 공급하도록 구성된다. 보조 전원 공급기(3241)는 전원(PWR)을 충전할 수 있는 슈퍼 캐패시터들(super capacitors)을 포함할 수 있다.
SSD 컨트롤러(3210)는 제1 신호 커넥터(3250)를 통해서 호스트 장치(3100)와 신호(SGL)를 주고 받는다. 여기에서, 신호(SGL)는 커맨드, 어드레스, 데이터 등이 포함될 것이다. 신호 커넥터(3250)는 호스트 장치(3100)와 SSD(3200)의 인터페이스 방식에 따라 PATA(Parallel Advanced Technology Attachment), SATA(Serial Advanced Technology Attachment), SCSI(Small Computer Small Interface), SAS(Serial Attached SCSI) 등의 커넥터로 구성될 수 있다.
도 8은 도 7에 도시된 SSD 컨트롤러를 예시적으로 보여주는 블록도이다. 도 8을 참조하면, SSD 컨트롤러(3210)는 메모리 인터페이스(3211), 호스트 인터페이스(3212), ECC 유닛(3213), 중앙 처리 장치(3214), 그리고 램(3215)을 포함한다.
메모리 인터페이스(3211)는 불휘발성 메모리 장치들(3231~323n)에 커맨드 및 어드레스를 제공하도록 구성된다. 그리고 메모리 인터페이스(3211)는 불휘발성 메모리 장치들(3231~323n)과 데이터를 주고 받도록 구성된다. 메모리 인터페이스(3211)는 중앙 처리 장치(3214)의 제어에 따라 버퍼 메모리 장치(3220)로부터 전달된 데이터를 각각의 채널들(CH1~CHn)로 스캐터링(Scattering)할 수 있다. 그리고 메모리 인터페이스(3211)는 중앙 처리 장치(3214)의 제어에 따라 불휘발성 메모리 장치들(3231~323n)로부터 읽혀진 데이터를 버퍼 메모리 장치(3220)로 전달한다.
호스트 인터페이스(3212)는 호스트 장치(3100)의 프로토콜에 대응하여 SSD(3200)와의 인터페이싱을 제공하도록 구성된다. 예를 들면, 호스트 인터페이스(3212)는 PATA(Parallel Advanced Technology Attachment), SATA(Serial Advanced Technology Attachment), SCSI(Small Computer Small Interface), SAS(Serial Attached SCSI) 프로토콜들 중 어느 하나를 통해 호스트 장치(3100)와 통신하도록 구성될 수 있다. 또한, 호스트 인터페이스(3212)는 호스트 장치(3100)가 SSD(3200)를 하드 디스크 드라이브(HDD)로 인식하도록 지원하는 디스크 에뮬레이션(Disk Emulation) 기능을 수행할 수 있다.
ECC 유닛(3213)은 불휘발성 메모리 장치들(3231~323n)로 전송되는 데이터에 근거하여 패러티 비트를 생성하도록 구성된다. 생성된 패러티 비트는 불휘발성 메모리(3231~323n)의 스페어 영역(spare area)에 저장될 수 있다. ECC 유닛(3213)은 불휘발성 메모리 장치들(3231~323n)로부터 읽혀진 데이터의 에러를 검출하도록 구성된다. 만약, 검출된 에러가 정정 범위 내이면, 검출된 에러를 정정하도록 구성된다.
중앙 처리 장치(3214)는 호스트 장치(3100)로부터 입력된 신호(SGL)를 분석하고 처리하도록 구성된다. 중앙 처리 장치(3214)는 호스트 장치(3100)의 요청에 응답하여 SSD 컨트롤러(3210)의 제반 동작을 제어한다. 중앙 처리 장치(3214)는 SSD(3200)를 구동하기 위한 펌웨어에 따라서 버퍼 메모리 장치(3220) 및 불휘발성 메모리 장치들(3231~323n)의 동작을 제어한다. 램(3215)은 이러한 펌웨어를 구동하기 위한 동작 메모리 장치(working memory device)로써 사용된다.
도 9는 본 발명의 실시 예에 따른 데이터 저장 장치가 장착되는 컴퓨터 시스템을 예시적으로 보여주는 블럭도이다. 도 9를 참조하면, 컴퓨터 시스템(4000)은 시스템 버스(4700)에 전기적으로 연결되는 네트워크 어댑터(4100), 중앙 처리 장치(4200), 데이터 저장 장치(4300), 램(4400), 롬(4500) 그리고 사용자 인터페이스(4600)를 포함한다. 여기에서, 데이터 저장 장치(4300)는 도 1에 도시된 데이터 저장 장치(120), 도 6에 도시된 데이터 저장 장치(1200) 또는 도 7에 도시된 SSD(3200)로 구성될 수 있다.
네트워크 어댑터(4100)는 컴퓨터 시스템(4000)과 외부의 네트워크들 사이의 인터페이싱을 제공한다. 중앙 처리 장치(4200)는 램(4400)에 상주하는 운영 체제(Operating System)나 응용 프로그램(Application Program)을 구동하기 위한 제반 연산 처리를 수행한다.
데이터 저장 장치(4300)는 컴퓨터 시스템(4000)에서 필요한 제반 데이터를 저장한다. 예를 들면, 컴퓨터 시스템(4000)을 구동하기 위한 운영 체제(Operating System), 응용 프로그램(Application Program), 다양한 프로그램 모듈(Program Module), 프로그램 데이터(Program data), 그리고 유저 데이터(User data) 등이 데이터 저장 장치(4300)에 저장된다.
램(4400)은 컴퓨터 시스템(4000)의 동작 메모리 장치로 사용될 수 있다. 부팅 시에 램(4400)에는 데이터 저장 장치(4300)로부터 읽혀진 운영 체제(Operating System), 응용 프로그램(Application Program), 다양한 프로그램 모듈(Program Module)과 프로그램들의 구동에 소요되는 프로그램 데이터(Program data)가 로드된다. 롬(4500)에는 운영 체제(Operating System)가 구동되기 이전부터 활성화되는 기본적인 입출력 시스템인 바이오스(BIOS: Basic Input/Output System)가 저장된다. 유저 인터페이스(4600)를 통해서 컴퓨터 시스템(2000)과 사용자 사이의 정보 교환이 이루어진다.
비록 도면에는 도시되지 않았지만, 컴퓨터 시스템(4000)은 배터리(Battery), 응용 칩셋(Application chipset), 카메라 이미지 프로세서(Camera Image Processor: CIS) 등과 같은 장치들을 더 포함할 수 있음은 잘 이해될 것이다.
이상에서, 본 발명은 구체적인 실시 예를 통해 설명되고 있으나, 본 발명은 그 범위에서 벗어나지 않는 한도 내에서 여러 가지로 변형할 수 있음은 잘 이해될 것이다. 그러므로, 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며, 후술하는 특허청구범위 및 이와 균등한 것들에 의해 정해져야 한다. 본 발명의 범위 또는 기술적 사상을 벗어나지 않고 본 발명의 구조가 다양하게 수정되거나 변경될 수 있음은 잘 이해될 것이다.
100 : 데이터 처리 시스템
110 : 호스트 장치
120 : 데이터 저장 장치
130 : 컨트롤러
140 : 데이터 저장 매체
150 : 버퍼 메모리 장치

Claims (20)

  1. 데이터 저장 매체;
    제1 인터페이스 방식을 통해 호스트 장치와 연결되고, 상기 호스트 장치의 요청에 응답하여 상기 데이터 저장 매체를 제어하도록 구성된 마이크로 컨트롤 유닛(MCU); 및
    제2 인터페이스 방식을 통해 상기 호스트 장치와 연결되고, 상기 마이크로 컨트롤 유닛(MCU)과 연결되고, 상기 마이크로 컨트롤 유닛(MCU)과 상기 호스트 장치 각각에 의해서 제어되는 버퍼 메모리 장치를 포함하는 데이터 저장 장치.
  2. 제1항에 있어서,
    상기 버퍼 메모리 장치는 상기 마이크로 컨트롤 유닛(MCU)의 제어에 따라 상기 호스트 장치와 상기 데이터 저장 매체 사이에 전달되는 데이터를 버퍼링하거나, 상기 마이크로 컨트롤 유닛(MCU)이 구동하는 펌웨어의 관리 정보를 저장하도록 구성된 데이터 저장 장치.
  3. 제2항에 있어서,
    상기 관리 정보는 상기 펌웨어의 구동에 필요한 소스 코드, 상기 호스트 장치로부터 제공되는 어드레스와 상기 데이터 저장 매체의 어드레스를 맵핑하기 위한 어드레스 맵핑 데이터, 상기 데이터 저장 매체에 저장되는 데이터를 관리하기 위한 메타 데이터 및 상기 호스트 장치로부터 전달되는 데이터의 전송 기록 정보 중 적어도 하나를 포함하는 데이터 저장 장치.
  4. 제2항에 있어서,
    상기 버퍼 메모리 장치는 상기 호스트 장치의 제어에 따라 상기 호스트 장치로부터 제공되는 데이터를 저장하거나, 상기 호스트 장치로 데이터를 제공하도록 구성된 데이터 저장 장치.
  5. 제4항에 있어서,
    상기 호스트 장치의 제어에 따라 상기 호스트 장치와 상기 데이터 저장 매체 사이에 빈번하게 전달되는 핫(hot) 데이터가 상기 버퍼 메모리 장치에 저장되는 데이터 저장 장치.
  6. 제4항에 있어서,
    상기 호스트 장치의 제어에 따라 상기 관리 정보는 갱신되는 데이터 저장 장치.
  7. 제1항에 있어서,
    상기 마이크로 컨트롤 유닛(MCU)과 상기 호스트 장치는 상기 버퍼 메모리 장치의 일부 또는 모든 영역을 공유하는 데이터 저장 장치.
  8. 제7항에 있어서,
    상기 마이크로 컨트롤 유닛(MCU)과 상기 호스트 장치는 우선 순위에 따라 상기 버퍼 메모리 장치를 공유하는 데이터 저장 장치.
  9. 제1항에 있어서,
    상기 제1 인터페이스 방식은 파타(PATA) 인터페이스, 사타(SATA) 인터페이스, 스카시(SCSI) 인터페이스, 사스(SAS) 인터페이스, 유에스비(USB) 인터페이스 및 카드(card) 인터페이스 중 어느 하나를 포함하는 데이터 저장 장치.
  10. 제9항에 있어서,
    상기 제2 인터페이스 방식은 상기 버퍼 메모리 장치의 종류에 대응하는 메모리 인터페이스를 포함하는 데이터 저장 장치.
  11. 제1항에 있어서,
    상기 데이터 저장 매체는 적어도 하나의 불휘발성 메모리 장치를 포함하는 데이터 저장 장치.
  12. 제1항에 있어서,
    상기 버퍼 메모리 장치는 휘발성 메모리 장치 및 불휘발성 메모리 장치 중 어느 하나를 포함하는 데이터 저장 장치.
  13. 제1항에 있어서,
    상기 제1 인터페이스 방식으로 상기 마이크로 컨트롤 유닛(MCU)과 상기 호스트 장치를 연결하기 위한 제1 커넥터; 및
    상기 제2 인터페이스 방식으로 상기 버퍼 메모리 장치와 상기 호스트 장치를 연결하기 위한 제2 커넥터를 더 포함하는 데이터 저장 장치.
  14. 데이터 저장 매체;
    상기 데이터 저장 매체에 저장될 데이터 또는 상기 데이터 저장 매체로부터 독출된 데이터를 버퍼링하도록 구성된 버퍼 메모리 장치; 및
    상기 데이터 저장 매체와 상기 버퍼 메모리 장치를 제어하도록 구성된 마이크로 컨트롤 유닛(MCU)을 포함하되,
    상기 버퍼 메모리 장치는 상기 마이크로 컨트롤 유닛(MCU)과 호스트 장치에 공유되고, 상기 마이크로 컨트롤 유닛(MCU)의 관여 없이 상기 호스트 장치에 의해서 액세스되는 데이터 저장 장치.
  15. 제14항에 있어서,
    상기 버퍼 메모리 장치의 일부 또는 모든 영역이 상기 마이크로 컨트롤 유닛(MCU)과 상기 호스트 장치에 공유되는 데이터 저장 장치.
  16. 제14항에 있어서,
    상기 마이크로 컨트롤 유닛(MCU)은 제1 인터페이스 방식에 따라 상기 호스트 장치와 연결되고,
    상기 버퍼 메모리 장치는 제2 인터페이스 방식에 따라 상기 호스트 장치와 연결되는 데이터 저장 장치.
  17. 제16항에 있어서,
    상기 제1 인터페이스 방식은 파타(PATA) 인터페이스, 사타(SATA) 인터페이스, 스카시(SCSI) 인터페이스, 사스(SAS) 인터페이스, 유에스비(USB) 인터페이스 및 카드(card) 인터페이스 중 어느 하나를 포함하는 데이터 저장 장치.
  18. 제17항에 있어서,
    상기 제2 인터페이스 방식은 상기 버퍼 메모리 장치의 종류에 대응하는 메모리 인터페이스를 포함하는 데이터 저장 장치.
  19. 제14항에 있어서,
    상기 버퍼 메모리 장치는 휘발성 메모리 장치 및 불휘발성 메모리 장치 중 어느 하나를 포함하는 데이터 저장 장치.
  20. 제14항에 있어서,
    상기 데이터 저장 매체는 적어도 하나의 불휘발성 메모리 장치를 포함하는 데이터 저장 장치.
KR1020120110017A 2012-10-04 2012-10-04 버퍼 메모리 장치를 포함하는 데이터 저장 장치 KR102020466B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120110017A KR102020466B1 (ko) 2012-10-04 2012-10-04 버퍼 메모리 장치를 포함하는 데이터 저장 장치
US13/720,221 US9189397B2 (en) 2012-10-04 2012-12-19 Data storage device including buffer memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120110017A KR102020466B1 (ko) 2012-10-04 2012-10-04 버퍼 메모리 장치를 포함하는 데이터 저장 장치

Publications (2)

Publication Number Publication Date
KR20140044070A true KR20140044070A (ko) 2014-04-14
KR102020466B1 KR102020466B1 (ko) 2019-09-10

Family

ID=50433692

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120110017A KR102020466B1 (ko) 2012-10-04 2012-10-04 버퍼 메모리 장치를 포함하는 데이터 저장 장치

Country Status (2)

Country Link
US (1) US9189397B2 (ko)
KR (1) KR102020466B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016171308A1 (ko) * 2015-04-21 2016-10-27 엘지전자 주식회사 이동 단말기 및 그 제어 방법
KR20170019288A (ko) * 2015-08-11 2017-02-21 삼성전자주식회사 메모리 모듈 및 이를 갖는 솔리드 스테이트 디스크

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160092117A1 (en) * 2014-09-26 2016-03-31 Intel Corporation Reduction of performance impact of uneven channel loading in solid state drives
KR102280433B1 (ko) * 2015-09-23 2021-07-22 삼성전자주식회사 전력 공급 회로 및 이를 포함하는 저장 장치
KR102450555B1 (ko) 2015-11-09 2022-10-05 삼성전자주식회사 스토리지 장치 및 그것의 동작 방법
KR102599188B1 (ko) * 2018-11-09 2023-11-08 삼성전자주식회사 호스트 메모리를 사용하는 스토리지 장치 및 그것의 동작 방법
US11151035B2 (en) 2019-05-12 2021-10-19 International Business Machines Corporation Cache hit ratios for selected volumes within a storage system
US11169919B2 (en) 2019-05-12 2021-11-09 International Business Machines Corporation Cache preference for selected volumes within a storage system
US11237730B2 (en) * 2019-05-12 2022-02-01 International Business Machines Corporation Favored cache status for selected volumes within a storage system
US11163698B2 (en) 2019-05-12 2021-11-02 International Business Machines Corporation Cache hit ratios for selected volumes using synchronous I/O
US11176052B2 (en) 2019-05-12 2021-11-16 International Business Machines Corporation Variable cache status for selected volumes within a storage system
CN110941580B (zh) * 2019-10-31 2021-07-27 苏州浪潮智能科技有限公司 读取信息的方法和串行小型计算机系统接口sas扩展器
CN112272824A (zh) * 2020-01-13 2021-01-26 深圳市大疆创新科技有限公司 数据传输方法、装置、设备、mcu和存储介质
CN113762518A (zh) * 2020-06-02 2021-12-07 中科寒武纪科技股份有限公司 数据处理方法、装置、计算机设备和存储介质
KR20230069642A (ko) * 2021-11-12 2023-05-19 에스케이하이닉스 주식회사 저장 장치 공유 시스템 및 그 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6378051B1 (en) * 1999-06-14 2002-04-23 Maxtor Corporation Interrupt signal prioritized shared buffer memory access system and method
US20100287333A1 (en) * 2009-05-06 2010-11-11 Samsung Electronics Co., Ltd. Data storage device and related method of operation
US20100318754A1 (en) * 2004-12-21 2010-12-16 Samsung Electronics Co., Ltd. Apparatus and methods using invalidity indicators for buffered memory
US20120246392A1 (en) * 2011-03-23 2012-09-27 Samsung Electronics Co., Ltd. Storage device with buffer memory including non-volatile ram and volatile ram

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06149482A (ja) * 1992-11-11 1994-05-27 Hitachi Ltd 外部記憶装置
KR100606242B1 (ko) * 2004-01-30 2006-07-31 삼성전자주식회사 불휘발성 메모리와 호스트간에 버퍼링 동작을 수행하는멀티 포트 휘발성 메모리 장치, 이를 이용한 멀티-칩패키지 반도체 장치 및 이를 이용한 데이터 처리장치
US8122193B2 (en) * 2004-12-21 2012-02-21 Samsung Electronics Co., Ltd. Storage device and user device including the same
JP2009110609A (ja) * 2007-10-31 2009-05-21 Hitachi Ltd ストリームデータ転送制御機構
KR20100012468A (ko) * 2008-07-29 2010-02-08 주식회사 하이닉스반도체 고속 동작하는 반도체 스토리지 시스템
KR20100100394A (ko) * 2009-03-06 2010-09-15 삼성전자주식회사 반도체 디스크 장치 그리고 그것의 데이터 기록 및 읽기 방법
KR20120097862A (ko) * 2011-02-25 2012-09-05 삼성전자주식회사 데이터 저장 시스템 및 그의 데이터 맵핑 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6378051B1 (en) * 1999-06-14 2002-04-23 Maxtor Corporation Interrupt signal prioritized shared buffer memory access system and method
US20100318754A1 (en) * 2004-12-21 2010-12-16 Samsung Electronics Co., Ltd. Apparatus and methods using invalidity indicators for buffered memory
US20100287333A1 (en) * 2009-05-06 2010-11-11 Samsung Electronics Co., Ltd. Data storage device and related method of operation
US20120246392A1 (en) * 2011-03-23 2012-09-27 Samsung Electronics Co., Ltd. Storage device with buffer memory including non-volatile ram and volatile ram

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016171308A1 (ko) * 2015-04-21 2016-10-27 엘지전자 주식회사 이동 단말기 및 그 제어 방법
KR20170019288A (ko) * 2015-08-11 2017-02-21 삼성전자주식회사 메모리 모듈 및 이를 갖는 솔리드 스테이트 디스크

Also Published As

Publication number Publication date
KR102020466B1 (ko) 2019-09-10
US9189397B2 (en) 2015-11-17
US20140101386A1 (en) 2014-04-10

Similar Documents

Publication Publication Date Title
KR102020466B1 (ko) 버퍼 메모리 장치를 포함하는 데이터 저장 장치
US10891236B2 (en) Data storage device and operating method thereof
US8904095B2 (en) Data storage device and operating method thereof
US8843697B2 (en) Operating method of data storage device
KR102580820B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
US9164833B2 (en) Data storage device, operating method thereof and data processing system including the same
KR102233400B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
US9436267B2 (en) Data storage device
US9372741B2 (en) Data storage device and operating method thereof
US20200218653A1 (en) Controller, data storage device, and operating method thereof
KR20200025184A (ko) 불휘발성 메모리 장치, 이를 포함하는 데이터 저장 장치 및 그 동작 방법
KR20190083148A (ko) 데이터 저장 장치 및 그것의 동작 방법 및 그것을 포함하는 데이터 처리 시스템
US20180239557A1 (en) Nonvolatile memory device, data storage device including the same, and operating method of data storage device
KR20160097657A (ko) 데이터 저장 장치 그리고 그것의 동작 방법
KR20200114212A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20170094674A (ko) 데이터 저장 장치
US20180217928A1 (en) Data storage device and operating method thereof
KR20190006677A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20200114086A (ko) 컨트롤러, 메모리 시스템 및 그것의 동작 방법
KR20200089939A (ko) 메모리 시스템 및 그 동작 방법
KR102270103B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20190085644A (ko) 데이터 처리 시스템 및 그것의 동작 방법
KR20210068734A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20190102779A (ko) 불휘발성 메모리 장치, 이를 포함하는 데이터 저장 장치 및 그것의 동작 방법
KR20190023196A (ko) 데이터 저장 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant