KR20230069642A - 저장 장치 공유 시스템 및 그 방법 - Google Patents

저장 장치 공유 시스템 및 그 방법 Download PDF

Info

Publication number
KR20230069642A
KR20230069642A KR1020210155840A KR20210155840A KR20230069642A KR 20230069642 A KR20230069642 A KR 20230069642A KR 1020210155840 A KR1020210155840 A KR 1020210155840A KR 20210155840 A KR20210155840 A KR 20210155840A KR 20230069642 A KR20230069642 A KR 20230069642A
Authority
KR
South Korea
Prior art keywords
storage device
dev
memory
state
str
Prior art date
Application number
KR1020210155840A
Other languages
English (en)
Inventor
남윤승
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020210155840A priority Critical patent/KR20230069642A/ko
Priority to US17/836,776 priority patent/US11853573B2/en
Priority to CN202210765325.3A priority patent/CN116126213A/zh
Publication of KR20230069642A publication Critical patent/KR20230069642A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/1652—Handling requests for interconnection or transfer for access to memory bus based on arbitration in a multiprocessor architecture
    • G06F13/1663—Access to shared memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1673—Details of memory controller using buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1694—Configuration of memory controller to different memory types
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/18—Handling requests for interconnection or transfer for access to memory bus based on priority control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/067—Distributed or networked storage systems, e.g. storage area networks [SAN], network attached storage [NAS]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]

Abstract

본 발명의 실시예들은 저장 장치 공유 시스템 및 그 방법에 관한 것이다. 본 발명의 실시예들에 따르면, 저장 장치 공유 시스템은 복수의 제1 타입 메모리 블록들을 포함하는 제1 메모리 버퍼 및 복수의 제2 타입 메모리 블록들을 포함하는 제2 메모리 버퍼를 각각 포함하는 복수의 저장 장치들 및 복수의 저장 장치들 중 제1 저장 장치에 대해 설정된 공유 상태에 따라, 제1 저장 장치의 제1 메모리 버퍼를, 복수의 저장 장치들 중 제2 저장 장치에 라이트될 데이터를 저장하는 영역으로 설정할 지 여부를 결정하는 호스트 장치를 포함할 수 있다.

Description

저장 장치 공유 시스템 및 그 방법{STORAGE DEVICE SHARE SYSTEM AND OPERATING METHOD THEREOF}
본 발명의 실시예들은 저장 장치 공유 시스템 및 그 방법에 관한 것이다.
저장 장치에 해당하는 메모리 시스템은 컴퓨터와, 스마트 폰, 태블릿 등의 모바일 단말, 또는 각종 전자 기기와 같은 호스트(host)의 요청을 기초로 데이터를 저장하는 장치이다. 메모리 시스템은 하드 디스크 드라이브(HDD: Hard Disk Drive)와 같이 자기 디스크에 데이터를 저장하는 장치뿐 아니라, 솔리드 스테이트 드라이브(SSD: Solid State Drive), UFS(Universal Flash Storage) 장치, eMMC(embedded MMC) 장치 등과 같이 비휘발성 메모리에 데이터를 저장하는 장치 등을 포함할 수 있다.
메모리 시스템은 메모리 장치(e.g. 휘발성 메모리/비휘발성 메모리)를 제어하기 위한 메모리 컨트롤러를 더 포함할 수 있으며, 이러한 메모리 컨트롤러는 호스트로부터 커맨드(Command)를 입력 받아, 입력 받은 커맨드에 기초하여 메모리 시스템에 포함된 메모리 장치에 데이터를 리드(Read), 라이트(Write), 또는 소거(Erase) 하기 위한 동작들을 실행하거나 제어할 수 있다. 그리고 메모리 컨트롤러는 이러한 동작들을 실행하거나 제어하기 위한 논리 연산을 수행하기 위한 펌웨어를 구동할 수 있다.
한편, 대용량의 데이터를 처리하는 시스템(e.g. 클라우드 컴퓨팅 시스템, 데이터 센터)는 대용량의 데이터를 처리하기 위해서 다수의 저장 장치들을 사용할 수 있다. 이때, 대용량의 데이터를 처리하는 시스템은, 다수의 저장 장치들 중에서 하나의 저장 장치에 불량이 발생한 경우에, 해당 저장 장치를 더 이상 사용하지 않는다.
본 발명의 실시예들은 하나의 저장 장치에 포함된 리소스 중 일부를 다른 저장 장치의 성능 향상을 위해 활용할 수 있는 저장 장치 공유 시스템 및 그 방법을 제공할 수 있다.
또한, 본 발명의 실시예들은 불량이 발생한 저장 장치에 포함된 리소스를 사용하지 못하는 문제를 방지할 수 있는 저장 장치 공유 시스템 및 그 방법을 제공할 수 있다.
일 측면에서, 본 발명의 실시예들은 복수의 제1 타입 메모리 블록들을 포함하는 제1 메모리 버퍼 및 복수의 제2 타입 메모리 블록들을 포함하는 제2 메모리 버퍼를 각각 포함하는 복수의 저장 장치들 및 복수의 저장 장치들 중 제1 저장 장치에 대해 설정된 공유 상태에 따라, 제1 저장 장치의 제1 메모리 버퍼를, 복수의 저장 장치들 중 제2 저장 장치에 라이트될 데이터를 저장하는 영역으로 설정할 지 여부를 결정하는 호스트 장치를 포함하는 저장 장치 공유 시스템을 제공할 수 있다.
다른 측면에서, 본 발명의 실시예들은 복수의 제1 타입 메모리 블록들을 포함하는 제1 메모리 버퍼 및 복수의 제2 타입 메모리 블록들을 포함하는 제2 메모리 버퍼를 각각 포함하는 복수의 저장 장치들에 대한 공유 상태를 설정하는 단계 및 복수의 저장 장치들 중 제1 저장 장치의 공유 상태에 따라, 제1 저장 장치의 제1 메모리 버퍼를, 복수의 저장 장치들 중 제2 저장 장치에 라이트될 데이터를 저장하는 영역으로 설정할 지 여부를 결정하는 단계를 포함하는 저장 장치 공유 방법을 제공할 수 있다.
본 발명의 실시예들에 의하면, 하나의 저장 장치에 포함된 리소스 중 일부를 다른 저장 장치의 성능 향상을 위해 활용하고, 불량이 발생한 저장 장치에 포함된 리소스를 사용하지 못하는 문제를 방지할 수 있다.
도 1은 본 발명의 실시예들에 따른 메모리 시스템의 개략적인 구성도이다.
도 2는 본 발명의 실시예들에 따른 메모리 장치를 개략적으로 나타낸 블록도이다.
도 3은 본 발명의 실시예들에 따른 메모리 장치의 워드 라인 및 비트 라인의 구조를 나타낸 도면이다.
도 4는 본 발명의 실시예들에 따른 복수의 저장 장치 공유 시스템들을 나타낸 도면이다.
도 5는 본 발명의 실시예들에 따른 저장 장치 공유 시스템의 개략적인 구조를 나타낸 도면이다.
도 6은 본 발명의 실시예들에 따른 저장 장치 공유 시스템이 제1 저장 장치의 제1 메모리 버퍼를 제2 저장 장치가 공유하도록 설정하는 동작을 나타낸 도면이다.
도 7은 본 발명의 실시예들에 따른 저장 장치 공유 시스템이 제1 저장 장치의 공유 상태를 변경하는 동작의 일 예를 나타낸 흐름도이다.
도 8은 본 발명의 실시예들에 따른 저장 장치 공유 시스템이 제1 저장 장치의 공유 상태가 제1 상태일 때 수행하는 동작의 일 예를 나타낸 도면이다.
도 9는 본 발명의 실시예들에 따른 저장 장치 공유 시스템이 제1 저장 장치의 공유 상태가 제2 상태일 때 수행하는 동작의 일 예를 나타낸 도면이다.
도 10은 본 발명의 실시예들에 따른 호스트 장치가 제1 저장 장치의 공유 상태를 변경할 지 여부를 결정하는 동작의 일 예를 나타낸 흐름도이다.
도 11은 제1 저장 장치의 공유 상태가 제2 상태로 변경된 이후에 저장 장치 공유 시스템의 동작을 나타낸 도면이다.
도 12는 본 발명의 실시예들에 따른 저장 장치 공유 시스템이 복수의 저장 장치들의 우선 순위를 결정하는 동작의 일 예를 나타낸 흐름도이다.
도 13은 본 발명의 실시예들에 따른 저장 장치 공유 방법을 나타낸 도면이다.
도 14는 본 발명의 실시예들에 따른 컴퓨팅 시스템의 구성도이다.
이하에서는, 본 발명의 실시예들을 첨부된 도면을 참조하여 상세히 설명한다.
도 1은 본 발명의 실시예들에 따른 메모리 시스템(100)의 개략적인 구성도이다.
도 1을 참조하면, 본 발명의 실시예들에 따른 메모리 시스템(100)은 데이터를 저장하는 메모리 장치(110)와, 메모리 장치(110)를 제어하는 메모리 컨트롤러(120) 등을 포함할 수 있다.
메모리 장치(110)는 다수의 메모리 블록(Memory Block)을 포함하며, 메모리 컨트롤러(120)의 제어에 응답하여 동작한다. 여기서, 메모리 장치(110)의 동작은 일 예로, 리드 동작(Read Operation), 프로그램 동작(Program Operation; "Write Operation" 이라고도 함) 및 소거 동작(Erasure Operation) 등을 포함할 수 있다.
메모리 장치(110)는 데이터를 저장하는 복수의 메모리 셀(Memory Cell; 간단히 줄여서 "셀" 이라고도 함)을 포함하는 메모리 셀 어레이(Memory Cell Array)를 포함할 수 있다. 이러한 메모리 셀 어레이는 메모리 블록 내에 존재할 수 있다.
예를 들어, 메모리 장치(110)는 DDR SDRAM(Double Data Rate Synchronous Dynamic Random Access Memory), LPDDR4(Low Power Double Data Rate4) SDRAM, GDDR(Graphics Double Data Rate) SDRAM, LPDDR(Low Power DDR), RDRAM(Rambus Dynamic Random Access Memory), 낸드 플래시 메모리(NAND Flash Memory), 3차원 낸드 플래시 메모리(3D NAND Flash Memory), 노아 플래시 메모리(NOR Flash memory), 저항성 램(Resistive Random Access Memory: RRAM), 상변화 메모리(Phase-Change Memory: PRAM), 자기저항 메모리(Magnetoresistive Random Access Memory: MRAM), 강유전체 메모리(Ferroelectric Random Access Memory: FRAM), 또는 스핀주입 자화반전 메모리(Spin Transfer Torque Random Access Memory: STT-RAM) 등으로 다양한 타입으로 구현될 수 있다.
한편, 메모리 장치(110)는 3차원 어레이 구조(three-Dimensional Array structure)로 구현될 수 있다. 본 발명의 실시예들은 전하 저장층이 전도성 부유 게이트(Floating Gate)로 구성된 플래시 메모리 장치는 물론, 전하 저장층이 절연막으로 구성된 차지 트랩형 플래시(Charge Trap Flash; CTF)에도 적용될 수 있다.
메모리 장치(110)는 메모리 컨트롤러(120)로부터 커맨드 및 어드레스 등을 수신하고, 메모리 셀 어레이 중 어드레스에 의해 선택된 영역을 액세스하도록 구성된다. 즉, 메모리 장치(110)는 어드레스에 의해 선택된 영역에 대해 커맨드에 해당하는 동작을 수행할 수 있다.
예를 들면, 메모리 장치(110)는 프로그램 동작, 리드 동작 및 소거 동작 등을 수행할 수 있다. 이와 관련하여, 프로그램 동작 시, 메모리 장치(110)는 어드레스에 의해 선택된 영역에 데이터를 프로그램 할 것이다. 리드 동작 시, 메모리 장치(110)는 어드레스에 의해 선택된 영역으로부터 데이터를 읽을 것이다. 소거 동작 시, 메모리 장치(110)는 어드레스에 의해 선택된 영역에 저장된 데이터를 소거할 것이다.
메모리 컨트롤러(120)는 메모리 장치(110)에 대한 쓰기(프로그램), 읽기, 소거 및 백그라운드(background) 동작을 제어할 수 있다. 여기서, 백그라운드 동작은 일 예로 가비지 컬렉션(GC, Garbage Collection), 웨어 레벨링(WL, Wear Leveling), 또는 배드 블록 관리(BBM, Bad Block Management) 동작 등 중 하나 이상을 포함할 수 있다.
메모리 컨트롤러(120)는 호스트(HOST)의 요청에 따라 메모리 장치(110)의 동작을 제어할 수 있다. 이와 다르게, 메모리 컨트롤러(120)는 호스트(HOST)의 요청과 무관하게 메모리 장치(110)의 동작을 제어할 수도 있다.
한편, 메모리 컨트롤러(120)와 호스트(HOST)는 서로 분리된 장치일 수도 있다. 경우에 따라서, 메모리 컨트롤러(120)와 호스트(HOST)는 하나의 장치로 통합되어 구현될 수도 있다. 아래에서는, 설명의 편의를 위하여, 메모리 컨트롤러(120)와 호스트(HOST)가 서로 분리된 장치인 것을 예로 들어 설명한다.
도 1을 참조하면, 메모리 컨트롤러(120)는 메모리 인터페이스(122) 및 제어 회로(123) 등을 포함할 수 있으며, 호스트 인터페이스(121) 등을 더 포함할 수 있다.
호스트 인터페이스(121)는 호스트(HOST)와의 통신을 위한 인터페이스를 제공한다.
제어 회로(123)는 호스트(HOST)로부터 커맨드를 수신할 때, 호스트 인터페이스(121)를 통해서 커맨드를 수신하여, 수신된 커맨드를 처리하는 동작을 수행할 수 있다.
메모리 인터페이스(122)는, 메모리 장치(110)와 연결되어 메모리 장치(110)와의 통신을 위한 인터페이스를 제공한다. 즉, 메모리 인터페이스(122)는 제어 회로(123)의 제어에 응답하여 메모리 장치(110)와 메모리 컨트롤러(120)를 인터페이스를 제공하도록 구성될 수 있다.
제어 회로(123)는 메모리 컨트롤러(120)의 전반적인 제어 동작을 수행하여 메모리 장치(110)의 동작을 제어한다. 이를 위해, 일 예로, 제어 회로(123)는 프로세서(124), 워킹 메모리(125) 등 중 하나 이상을 포함할 수 있으며, 경우에 따라서, 에러 검출 및 정정 회로(ECC Circuit, 126) 등을 더 포함할 수 있다.
프로세서(124)는 메모리 컨트롤러(120)의 제반 동작을 제어하고, 논리 연산을 수행할 수 있다. 프로세서(124)는 호스트 인터페이스(121)를 통해 호스트(HOST)와 통신하고, 메모리 인터페이스(122)를 통해 메모리 장치(110)와 통신할 수 있다.
프로세서(124)는 플래시 변환 계층(FTL: Flash Translation Layer)의 기능을 수행할 수 있다. 프로세서(124)는 플래시 변환 계층(FTL)을 통해 호스트가 제공한 논리 블록 어드레스(LBA, logical block address)를 물리 블록 어드레스(PBA, physical block address)로 변환할 수 있다. 플래시 변환 계층(FTL)은 매핑 테이블을 이용하여 논리 블록 어드레스(LBA)를 입력 받아, 물리 블록 어드레스(PBA)로 변환시킬 수 있다.
플래시 변환 계층의 주소 맵핑 방법에는 맵핑 단위에 따라 여러 가지가 있다. 대표적인 어드레스 맵핑 방법에는 페이지 맵핑 방법(Page mapping method), 블록 맵핑 방법(Block mapping method), 그리고 혼합 맵핑 방법(Hybrid mapping method)이 있다.
프로세서(124)는 호스트(HOST)로부터 수신된 데이터를 랜더마이즈하도록 구성된다. 예를 들면, 프로세서(124)는 랜더마이징 시드(seed)를 이용하여 호스트(HOST)로부터 수신된 데이터를 랜더마이즈할 것이다. 랜더마이즈된 데이터는 저장될 데이터로서 메모리 장치(110)에 제공되어 메모리 셀 어레이에 프로그램 된다.
프로세서(124)는 리드 동작 시 메모리 장치(110)로부터 수신된 데이터를 디랜더마이즈하도록 구성된다. 예를 들면, 프로세서(124)는 디랜더마이징 시드를 이용하여 메모리 장치(110)로부터 수신된 데이터를 디랜더마이즈할 것이다. 디랜더마이즈된 데이터는 호스트(HOST)로 출력될 것이다.
프로세서(124)는 펌웨어(FirmWare)를 실행하여 메모리 컨트롤러(120)의 동작을 제어할 수 있다. 다시 말해, 프로세서(124)는, 메모리 컨트롤러(120)의 제반 동작을 제어하고, 논리 연산을 수행하기 위하여, 부팅 시 워킹 메모리(125)에 로딩 된 펌웨어를 실행(구동)할 수 있다.
펌웨어(FirmWare)는 메모리 시스템(100) 내에서 실행되는 프로그램으로서, 다양한 기능적 계층들을 포함할 수 있다.
예를 들어, 펌웨어는, 호스트(HOST)에서 메모리 시스템(100)에 요구하는 논리 주소(Logical Address)와 메모리 장치(110)의 물리 주소(Physical Address) 간의 변환 기능을 하는 플래시 변환 계층(FTL: Flash Translation Layer)와, 호스트(HOST)에서 저장 장치인 메모리 시스템(100)에 요구하는 커맨드를 해석하여 플래시 변환 계층(FTL)에 전달하는 역할을 하는 호스트 인터페이스 계층(HIL: Host Interface Layer)와, 플래시 변환 계층(FTL)에서 지시하는 커맨드를 메모리 장치(110)로 전달하는 플래시 인터페이스 계층(FIL: Flash Interface Layer) 등 중 하나 이상을 포함할 수 있다.
이러한 펌웨어는, 일 예로, 메모리 장치(110)에 저장되어 있다가 워킹 메모리(125)에 로딩 될 수 있다.
워킹 메모리(125)는 메모리 컨트롤러(120)를 구동하기 위해 필요한 펌웨어, 프로그램 코드, 커맨드 또는 데이터들을 저장할 수 있다. 이러한 워킹 메모리(125)는, 일 예로, 휘발성 메모리로서, SRAM (Static RAM), DRAM (Dynamic RAM) 및 SDRAM(Synchronous DRAM) 등 중 하나 이상을 포함할 수 있다.
에러 검출 및 정정 회로(126)는 에러 정정 코드(Error Correction Code)를 이용하여 확인 대상 데이터의 에러 비트를 검출하고, 검출된 에러 비트를 정정하도록 구성될 수 있다. 여기서, 확인 대상 데이터는, 일 예로, 워킹 메모리(125)에 저장된 데이터이거나, 메모리 장치(110)로부터 읽어온 데이터 등일 수 있다.
에러 검출 및 정정 회로(126)는 에러 정정 코드로 데이터를 디코딩하도록 구현될 수 있다. 에러 검출 및 정정 회로(126)는 다양한 코드 디코더로 구현될 수 있다. 예를 들어, 비체계적 코드 디코딩을 수행하는 디코더 또는 체계적 코드 디코딩을 수행하는 디코더가 이용될 수 있다.
예를 들면, 에러 검출 및 정정 회로(126)는 읽기 데이터들 각각에 대해 섹터(Sector) 단위로 에러 비트를 검출할 수 있다. 즉, 각각의 읽기 데이터는 복수의 섹터(Sector)로 구성될 수 있다. 섹터(Sector)는 플래시 메모리의 읽기 단위인 페이지(Page)보다 더 작은 데이터 단위를 의미할 수 있다. 각각의 읽기 데이터를 구성하는 섹터들은 어드레스를 매개로 서로 대응될 수 있다.
에러 검출 및 정정 회로(126)는 비트 에러율(Bit Error Rate, BER)을 산출하고, 섹터 단위로 정정 가능 여부를 판단할 수 있다. 에러 검출 및 정정 회로(126)는 예를 들어, 비트 에러율(BER)이 기준값(reference value)보다 높은 경우 해당 섹터를 정정 불가능(Uncorrectable or Fail)으로 판단할 것이다. 반면에, 비트 에러율(BER)이 기준값보다 낮은 경우 해당 섹터를 정정 가능(Correctable or Pass)으로 판단할 것이다.
에러 검출 및 정정 회로(126)는 모든 읽기 데이터들에 대해 순차적으로 에러 검출 및 정정 동작을 수행할 수 있다. 에러 검출 및 정정 회로(126)는 읽기 데이터에 포함된 섹터가 정정 가능한 경우 다음 읽기 데이터에 대해서는 해당 섹터에 대한 에러 검출 및 정정 동작을 생략할 수 있다. 이렇게 모든 읽기 데이터들에 대한 에러 검출 및 정정 동작이 종료되면, 에러 검출 및 정정 회로(126)는 마지막까지 정정 불가능으로 판단된 섹터를 검출할 수 있다. 정정 불가능한 것으로 판단된 섹터는 하나 또는 그 이상일 수 있다. 에러 검출 및 정정 회로(126)는 정정 불가능으로 판단된 섹터에 대한 정보(ex. 어드레스 정보)를 프로세서(124)로 전달할 수 있다.
버스(127)는 메모리 컨트롤러(120)의 구성 요소들(121, 122, 124, 125, 126) 사이의 채널(Channel)을 제공하도록 구성될 수 있다. 이러한 버스(127)는, 일 예로, 각종 제어 신호, 커맨드 등을 전달하기 위한 제어 버스와, 각종 데이터를 전달하기 위한 데이터 버스 등을 포함할 수 있다.
메모리 컨트롤러(120)의 전술한 구성 요소들(121, 122, 124, 125, 126)은 예시일 뿐이다. 메모리 컨트롤러(120)의 전술한 구성 요소들(121, 122, 124, 125, 126) 중 일부의 구성 요소는 삭제되거나, 메모리 컨트롤러(120)의 전술한 구성 요소들 (121, 122, 124, 125, 126) 중 몇몇 구성 요소들이 하나로 통합될 수 있다. 경우에 따라, 메모리 컨트롤러(120)의 전술한 구성 요소들 이외에 하나 이상의 다른 구성 요소가 추가될 수도 있다.
아래에서는, 도 2를 참조하여 메모리 장치(110)에 대하여 더욱 상세하게 설명한다.
도 2는 본 발명의 실시예들에 따른 메모리 장치(110)를 개략적으로 나타낸 블록도다.
도 2를 참조하면, 본 발명의 실시예들에 따른 메모리 장치(110)는, 메모리 셀 어레이(Memory Cell Array, 210), 어드레스 디코더(Address Decoder, 220), 읽기 및 쓰기 회로(Read and Write Circuit, 230), 제어 로직(Control Logic, 240) 및 전압 생성 회로(Voltage Generation Circuit, 250) 등을 포함할 수 있다.
메모리 셀 어레이(210)는 다수의 메모리 블록(BLK1~BLKz, z는 2 이상의 자연수)을 포함할 수 있다.
다수의 메모리 블록(BLK1~BLKz)에는, 다수의 워드 라인(WL)과 다수의 비트 라인(BL)이 배치되며, 다수의 메모리 셀(MC)이 배열될 수 있다.
다수의 메모리 블록(BLK1~BLKz)은 다수의 워드 라인(WL)을 통해 어드레스 디코더(220)와 연결될 수 있다. 다수의 메모리 블록(BLK1~BLKz)은 다수의 비트 라인(BL)을 통해 읽기 및 쓰기 회로(230)와 연결될 수 있다.
다수의 메모리 블록(BLK1~BLKz) 각각은 다수의 메모리 셀을 포함할 수 있다. 예를 들어, 다수의 메모리 셀은 불휘발성 메모리 셀들이며, 수직 채널 구조를 갖는 불휘발성 메모리 셀들로 구성될 수 있다.
메모리 셀 어레이(210)는 2차원 구조의 메모리 셀 어레이로 구성될 수 있으며, 경우에 따라서는, 3차원 구조의 메모리 셀 어레이로 구성될 수도 있다.
한편, 메모리 셀 어레이(210)에 포함되는 복수의 메모리 셀 각각은 적어도 1비트의 데이터를 저장할 수 있다. 일 예로, 메모리 셀 어레이(210)에 포함되는 복수의 메모리 셀 각각은 1비트의 데이터를 저장하는 싱글-레벨 셀(SLC: Single-Level Cell)일 수 있다. 다른 예로, 메모리 셀 어레이(210)에 포함되는 복수의 메모리 셀 각각은 2비트의 데이터를 저장하는 멀티-레벨 셀(MLC: Multi-Level Cell)일 수 있다. 또 다른 예로, 메모리 셀 어레이(210)에 포함되는 복수의 메모리 셀 각각은 3비트의 데이터를 저장하는 트리플-레벨 셀(TLC: Triple-Level Cell)일 수 있다. 또 다른 예로, 메모리 셀 어레이(210)에 포함되는 복수의 메모리 셀 각각은 4비트의 데이터를 저장하는 쿼드-레벨 셀(QLC: Quad-Level Cell)일 수 있다. 또 다른 예로, 메모리 셀 어레이(210)는 5비트 이상의 데이터를 각각 저장하는 복수의 메모리 셀을 포함할 수도 있다.
도 2를 참조하면, 어드레스 디코더(220), 읽기 및 쓰기 회로(230), 제어 로직(240) 및 전압 생성 회로(250) 등은 메모리 셀 어레이(210)를 구동하는 주변 회로로서 동작할 수 있다.
어드레스 디코더(220)는 다수의 워드 라인(WL)을 통해 메모리 셀 어레이(210)에 연결될 수 있다.
어드레스 디코더(220)는 제어 로직(240)의 제어에 응답하여 동작하도록 구성될 수 있다.
어드레스 디코더(220)는 메모리 장치(110) 내부의 입출력 버퍼를 통해 어드레스(Address)를 수신할 수 있다. 어드레스 디코더(220)는 수신된 어드레스 중 블록 어드레스(Block Address)를 디코딩하도록 구성될 수 있다. 어드레스 디코더(220)는 디코딩된 블록 어드레스에 따라 적어도 하나의 메모리 블록을 선택할 수 있다.
어드레스 디코더(220)는 전압 생성 회로(250)로부터 읽기 전압(Vread) 및 패스 전압(Vpass)을 입력 받을 수 있다.
어드레스 디코더(220)는 리드 동작 중 읽기 전압 인가 동작 시, 선택된 메모리 블록 내 선택된 워드 라인(WL)으로 읽기 전압(Vread)를 인가하고, 나머지 비 선택된 워드 라인들(WL)에는 패스 전압(Vpass)을 인가할 수 있다.
어드레스 디코더(220)는 프로그램 검증 동작 시, 선택된 메모리 블록 내 선택된 워드 라인(WL)에 전압 생성 회로(250)에서 발생된 검증 전압을 인가하고, 나머지 비 선택된 워드 라인들(WL)에 패스 전압(Vpass)을 인가할 수 있다.
어드레스 디코더(220)는 수신된 어드레스 중 열 어드레스를 디코딩 하도록 구성될 수 있다. 어드레스 디코더(220)는 디코딩 된 열 어드레스를 읽기 및 쓰기 회로(230)에 전송할 수 있다.
메모리 장치(110)의 리드 동작 및 프로그램 동작은 페이지 단위로 수행될 수 있다. 리드 동작 및 프로그램 동작 요청 시에 수신되는 어드레스는 블록 어드레스, 행 어드레스 및 열 어드레스 중 하나 이상을 포함할 수 있다.
어드레스 디코더(220)는 블록 어드레스 및 행 어드레스에 따라 하나의 메모리 블록 및 하나의 워드 라인을 선택할 수 있다. 열 어드레스는 어드레스 디코더(220)에 의해 디코딩 되어 읽기 및 쓰기 회로(230)에 제공될 수 있다.
어드레스 디코더(220)는 블록 디코더, 행 디코더, 열 디코더 및 어드레스 버퍼 등 중 하나 이상을 포함할 수 있다.
읽기 및 쓰기 회로(230)는 다수의 페이지 버퍼(PB)를 포함할 수 있다. 읽기 및 쓰기 회로(230)는 메모리 셀 어레이(210)의 리드 동작(Read Operation) 시에는 "읽기 회로(Read Circuit)"로 동작하고, 쓰기 동작(Write Operation) 시에는 "쓰기 회로(Write Circuit)"로 동작할 수 있다.
전술한 읽기 및 쓰기 회로(230)는 다수의 페이지 버퍼(PB)를 포함하는 페이지 버퍼 회로(Page Buffer Circuit) 또는 데이터 레지스터 회로(Data Register Circuit)라고도 한다. 여기서, 읽기 및 쓰기 회로(230)는 데이터 처리 기능을 담당하는 데이터 버퍼(Data Buffer)를 포함할 수 있고, 경우에 따라서, 캐싱 기능을 담당하는 캐쉬 버퍼(Cache Buffer)를 추가로 더 포함할 수 있다.
다수의 페이지 버퍼(PB)는 다수의 비트 라인(BL)을 통해 메모리 셀 어레이(210)에 연결될 수 있다. 다수의 페이지 버퍼(PB)는 리드 동작 및 프로그램 검증 동작 시, 메모리 셀들의 문턱전압(Vth)을 센싱하기 위하여, 메모리 셀들과 연결된 비트 라인들(BL)에 센싱 전류를 계속적으로 공급하면서, 대응하는 메모리 셀의 프로그램 상태에 따라 흐르는 전류량이 변화되는 것을 센싱 노드를 통해 감지하여 센싱 데이터로 래치할 수 있다.
읽기 및 쓰기 회로(230)는 제어 로직(240)에서 출력되는 페이지 버퍼 제어 신호들에 응답하여 동작할 수 있다.
읽기 및 쓰기 회로(230)는 리드 동작 시, 메모리 셀의 데이터를 센싱하여 독출 데이터를 임시 저장한 후, 메모리 장치(110)의 입출력 버퍼로 데이터(DATA)를 출력한다. 예시적인 실시 예로서, 읽기 및 쓰기 회로(230)는 페이지 버퍼들(PB) 또는 페이지 레지스터들 이외에도, 열 선택 회로 등을 포함할 수 있다.
제어 로직(240)은 어드레스 디코더(220), 읽기 및 쓰기 회로(230), 및 전압 생성 회로(250) 등과 연결될 수 있다. 제어 로직(240)은 메모리 장치(110)의 입출력 버퍼를 통해 커맨드(CMD) 및 제어 신호(CTRL)를 수신할 수 있다.
제어 로직(240)은 제어 신호(CTRL)에 응답하여 메모리 장치(110)의 제반 동작을 제어하도록 구성될 수 있다. 제어 로직(240)은 다수의 페이지 버퍼(PB)의 센싱 노드의 프리 차지 전위 레벨을 조절하기 위한 제어 신호를 출력할 수 있다.
제어 로직(240)은 메모리 셀 어레이(210)의 리드 동작을 수행하도록 읽기 및 쓰기 회로(230)를 제어할 수 있다. 전압 생성 회로(250)는, 제어 로직(240)에서 출력되는 전압 생성 회로 제어 신호에 응답하여, 리드 동작 시, 이용되는 읽기 전압(Vread) 및 패스 전압(Vpass)을 생성할 수 있다.
한편, 전술한 메모리 장치(110)의 메모리 블록 각각은 다수의 워드 라인(WL)과 대응되는 다수의 페이지와 다수의 비트 라인(BL)과 대응되는 다수의 스트링으로 구성될 수 있다.
메모리 블록(BLK)에는 다수의 워드 라인(WL)과 다수의 비트 라인(BL)이 교차하면서 배치될 수 있다. 예를 들어, 다수의 워드 라인(WL) 각각은 행 방향으로 배치되고, 다수의 비트 라인(BL) 각각은 열 방향으로 배치될 수 있다. 다른 예를 들어, 다수의 워드 라인(WL) 각각은 열 방향으로 배치되고, 다수의 비트 라인(BL) 각각은 행 방향으로 배치될 수 있다.
다수의 워드 라인(WL) 중 하나와 다수의 비트 라인(BL) 중 하나에 연결되는 메모리 셀이 정의될 수 있다. 각 메모리 셀에는 트랜지스터가 배치될 수 있다.
예를 들어, 메모리 셀(MC)에 배치된 트랜지스터는 드레인, 소스 및 게이트 등을 포함할 수 있다. 트랜지스터의 드레인(또는 소스)은 해당 비트 라인(BL)과 직접 또는 다른 트랜지스터를 경유하여 연결될 수 있다. 트랜지스터의 소스(또는 드레인)는 소스 라인(그라운드일 수 있음)과 직접 또는 다른 트랜지스터를 경유하여 연결될 수 있다. 트랜지스터의 게이트는 절연체에 둘러싸인 플로팅 게이트(Floating Gate)와 워드 라인(WL)으로부터 게이트 전압이 인가되는 컨트롤 게이트(Control Gate)를 포함할 수 있다.
각 메모리 블록에는, 2개의 최외곽 워드 라인 중 읽기 및 쓰기 회로(230)와 더 인접한 제1 최외곽 워드 라인의 바깥쪽에 제1 선택 라인(소스 선택 라인 또는 드레인 선택 라인이라고도 함)이 더 배치될 수 있으며, 다른 제2 최외곽 워드 라인의 바깥쪽에 제2 선택 라인(드레인 선택 라인 또는 소스 선택 라인이라고도 함)이 더 배치될 수 있다.
경우에 따라서, 제1 최외곽 워드 라인과 제1 선택 라인 사이에는 하나 이상의 더미 워드 라인이 더 배치될 수 있다. 또한, 제2 최외곽 워드 라인과 제2 선택 라인 사이에도 하나 이상의 더미 워드 라인이 더 배치될 수 있다.
전술한 메모리 블록의 리드 동작 및 프로그램 동작(쓰기 동작)은 페이지 단위로 수행될 수 있으며, 소거(Erasure) 동작은 메모리 블록 단위로 수행될 수 있다.
도 3는 본 발명의 실시예들에 따른 메모리 장치(110)의 워드 라인(WL) 및 비트 라인(BL)의 구조를 나타낸 도면이다.
도 3를 참조하면, 메모리 장치(110)에는, 메모리 셀들(MC)이 모여 있는 핵심 영역과 이 핵심 영역의 나머지 영역에 해당하며 메모리 셀 어레이(210)의 동작을 위해 서포트(Support)해주는 보조 영역이 존재한다.
핵심 영역은 페이지들(PG)과 스트링들(STR)으로 구성될 수 있다. 이러한 핵심 영역에는, 다수의 워드 라인(WL1 ~ WL9)과 다수의 비트 라인(BL)이 교차하면서 배치된다.
다수의 워드 라인(WL1 ~ WL9)은 행 디코더(310)와 연결되고, 다수의 비트 라인(BL)은 열 디코더(320)와 연결될 수 있다. 다수의 비트 라인(BL)와 열 디코더(420) 사이에는 읽기 및 쓰기 회로(230)에 해당하는 데이터 레지스터(330)가 존재할 수 있다.
다수의 워드 라인(WL1 ~ WL9)은 다수의 페이지(PG)와 대응된다.
예를 들어, 도 3와 같이 다수의 워드 라인(WL1 ~ WL9) 각각은 하나의 페이지(PG)와 대응될 수 있다. 이와 다르게, 다수의 워드 라인(WL1 ~ WL9) 각각이 사이즈가 큰 경우, 다수의 워드 라인(WL1 ~ WL9) 각각은 둘 이상(예: 2개 또는 4개)의 페이지(PG)와 대응될 수도 있다. 페이지(PG)는 프로그램 동작과 리드 동작을 진행하는데 있어서 최소 단위가 되며, 프로그램 동작 및 리드 동작 시, 동일 페이지(PG) 내에서의 모든 메모리 셀(MC)은 동시 동작을 수행할 수 있다.
다수의 비트 라인(BL)은 홀수 번째 비트 라인(BL)과 짝수 번째 비트 라인(BL)을 구분되면서 열 디코더(320)와 연결될 수 있다.
메모리 셀(MC)에 액세스 하기 위해서는, 주소가 먼저 입출력 단을 거쳐 행 디코더(310)와 열 디코더(320)를 통하여 핵심 영역으로 들어와서, 타깃 메모리 셀을 지정할 수 있다. 타깃 메모리 셀을 지정한다는 것은 행 디코더(310)와 연결된 워드 라인들(WL1 ~ WL9)과 열 디코더(320)와 연결된 비트 라인들(BL)의 교차되는 사이트에 있는 메모리 셀(MC)에 데이터를 프로그램 하거나 프로그램 된 데이터를 읽어 내기 위하여 액세스 한다는 것을 의미한다.
메모리 장치(110)의 데이터 처리 모두는, 데이터 레지스터(330)를 경유하여 프로그램 및 읽기가 되므로, 데이터 레지스터(330)는 중추적 역할을 한다. 데이터 레지스터(330)의 데이터 처리가 늦어지면 다른 모든 영역에서는 데이터 레지스터(330)가 데이터 처리를 완료할 때까지 기다려야 한다. 또한, 데이터 레지스터(330)의 성능이 저하되면, 메모리 장치(110)의 전체 성능을 저하시킬 수 있다.
도 3의 예시를 참조하면, 1개의 스트링(STR)에는, 다수의 워드 라인(WL1 ~ WL9)과 연결되는 다수의 트랜지스터(TR1 ~ TR9)가 존재할 수 있다. 다수의 트랜지스터(TR1 ~ TR9)가 존재하는 영역들이 메모리 셀들(MC)에 해당한다. 여기서, 다수의 트랜지스터(TR1 ~ TR9)는 전술한 바와 같이, 제어 게이트 (CG)와 플로팅 게이트(FG)를 포함하는 트랜지스터들이다.
다수의 워드 라인(WL1 ~ WL9)은 2개의 최외곽 워드 라인(WL1, WL9)을 포함한다. 2개의 최외곽 워드 라인(WL1, WL9) 중 신호 경로적 측면에서 데이터 레지스터(330)와 더 인접한 제1 최외곽 워드 라인(WL1)의 바깥쪽에는 제1 선택 라인(DSL)이 더 배치되고, 다른 제2 최외곽 워드 라인(WL9)의 바깥쪽에는 제2 선택 라인(SSL)이 더 배치될 수 있다.
제1 선택 라인(DSL)에 의해 온-오프가 제어되는 제1 선택 트랜지스터(D-TR)는 제1 선택 라인(DSL)과 연결된 게이트 전극을 가지고 있을 뿐, 플로팅 게이트(FG)를 포함하지 않는 트랜지스터이다. 제2 선택 라인(SSL)에 의해 온-오프가 제어되는 제2 선택 트랜지스터(S-TR)는 제2 선택 라인(SSL)과 연결된 게이트 전극을 가지고 있을 뿐, 플로팅 게이트(FG)를 포함하지 않는 트랜지스터이다.
제1 선택 트랜지스터(D-TR)는 해당 스트링(STR)과 데이터 레지스터(430) 간의 연결을 온 또는 오프 시키는 스위치 역할을 한다. 제2 선택 트랜지스터(S-TR)는 해당 스트링(STR)과 소스 라인(SL) 간의 연결을 온 또는 오프 시켜주는 스위치 역할을 한다. 즉, 제1 선택 트랜지스터(D-TR) 및 제2 선택 트랜지스터(S-TR)는 해당 스트링(STR)의 양쪽 끝에 있으면서, 신호를 이어주고 끊어내는 문지기 역할을 한다.
메모리 시스템(100)은, 프로그램 동작 시, 프로그램 할 비트 라인(BL)의 타깃 메모리 셀(MC)에 전자를 채워야 하기 때문에, 제1 선택 트랜지스터(D-TR)의 게이트 전극에 소정의 턴-온 전압(Vcc)를 인가하여 제1 선택 트랜지스터(D-TR)를 턴-온 시키고, 제2 선택 트랜지스터(S-TR)의 게이트 전극에는 소정의 턴-오프 전압(예: 0V)을 인가하여 제2 선택 트랜지스터(S-TR)를 턴-오프 시킨다.
메모리 시스템(100)은, 리드 동작 또는 검증(Verification) 동작 시, 제1 선택 트랜지스터(D-TR) 및 제2 선택 트랜지스터(S-TR)를 모두 턴-온 시켜준다. 이에 따라, 전류가 해당 스트링(STR)을 관통하여 그라운드에 해당하는 소스 라인(SL)으로 빠질 수 있어서, 비트 라인(BL)의 전압 레벨이 측정될 수 있다. 다만, 리드 동작 시, 제1 선택 트랜지스터(D-TR) 및 제2 선택 트랜지스터(S-TR)의 온-오프 타이밍의 시간 차이가 있을 수 있다.
메모리 시스템(100)은, 소거(Erasure) 동작 시, 소스 라인(SL)을 통하여 기판(Substrate)에 소정 전압(예: +20V)를 공급하기도 한다. 메모리 시스템(100)은, 소거(Erasure) 동작 시, 제1 선택 트랜지스터(D-TR) 및 제2 선택 트랜지스터(S-TR)를 모두 플로팅(Floating) 시켜서 무한대의 저항을 만들어 준다. 이에 따라, 제1 선택 트랜지스터(D-TR) 및 제2 선택 트랜지스터(S-TR)의 역할이 없도록 해주고, 플로팅 게이트(FG)와 기판(Substrate) 사이에서만 전위 차이에 의한 전자(electron)가 동작할 수 있도록 구조화 되어 있다.
도 4는 본 발명의 실시예들에 따른 복수의 저장 장치 공유 시스템들을 나타낸 도면이다.
도 4를 참조하면, 복수의 저장 장치 공유 시스템들은 각각 호스트 장치(HOST_DEV) 및 복수의 저장 장치들(STR_DEV)을 포함할 수 있다. 이때, 각 저장 장치 공유 시스템에 포함되는 복수의 저장 장치들(STR_DEV)의 개수는 서로 다를 수 있다.
그리고 복수의 저장 장치 공유 시스템들끼리는 네트워크 또는 통신 인터페이스로 연결될 수 있다. 복수의 저장 장치 공유 시스템들 중 어느 하나의 저장 장치 공유 시스템에 포함된 호스트 장치(HOST_DEV)는, 다른 저장 장치 공유 시스템에 포함된 호스트 장치(HOST_DEV)와 네트워크(e.g. LAN, WLAN, 5G, LTE, Bluetooth) 또는 통신 인터페이스(e.g. USB(Universal Serial Bus), SCSI(Small Computer System Interface), PCI express, ATA, PATA(Parallel ATA), SATA(Serial ATA), SAS(Serial Attached SCSI)　를 통해 데이터를 송수신할 수 있다.
이하, 도 5에서 전술한 복수의 저장 장치 공유 시스템들 각각의 개략적인 구조를 자세히 설명한다.
도 5는 본 발명의 실시예들에 따른 저장 장치 공유 시스템(10)의 개략적인 구조를 나타낸 도면이다.
도 5를 참조하면, 저장 장치 공유 시스템(10)은 복수의 저장 장치들(STR_DEV) 및 호스트 장치(HOST_DEV)를 포함할 수 있다. 복수의 저장 장치들(STR_DEV)은 호스트 장치(HOST_DEV)에 연결되어 있다.
복수의 저장 장치들(STR_DEV)은 데이터를 저장할 수 있는 장치로서 하드 디스크 드라이브(HDD: Hard Disk Drive), 솔리드 스테이트 드라이브(SSD: Solid State Drive), UFS(Universal Flash Storage) 장치, eMMC(embedded MMC) 장치 등일 수 있다.
한편, 복수의 저장 장치들(STR_DEV)은 도 1에서 전술한 메모리 시스템(100)일 수 있다.
복수의 저장 장치들(STR_DEV)은 각각 제1 메모리 버퍼(MB_1) 및 제2 메모리 버퍼(MB_2)를 포함할 수 있다.
제1 메모리 버퍼(MB_1)는 복수의 제1 타입 메모리 블록들(MB_TYPE1)을 포함하고, 제2 메모리 버퍼(MB_2)는 복수의 제2 타입 메모리 블록들(MB_TYPE2)을 포함할 수 있다.
이때, 제1 타입 메모리 블록들(MB_TYPE1)에 포함된 메모리 셀에 저장 가능한 데이터 비트의 개수는, 제2 타입 메모리 블록들(MB_TYPE2)에 포함된 메모리 셀에 저장 가능한 데이터 비트의 개수보다 작을 수 있다. 일 예로, 제1 타입 메모리 블록들(MB_TYPE1)은 SLC 메모리 셀을 포함하는 SLC 메모리 블록이고, 제2 타입 메모리 블록들(MB_TYPE2)은 TLC 메모리 셀을 포함하는 TLC 메모리 블록 또는 QLC 메모리 셀을 포함하는 QLC 메모리 블록일 수 있다.
반대로, 제1 타입 메모리 블록들(MB_TYPE1)에 포함된 메모리 셀에 저장 가능한 데이터 비트의 개수는, 제2 타입 메모리 블록들(MB_TYPE2)에 포함된 메모리 셀에 저장 가능한 데이터 비트의 개수와 동일하거나 또는 클 수도 있다.
호스트 장치(HOST_DEV)는, 연결된 복수의 저장 장치들(STR_DEV)에 데이터를 라이트하거나 또는 복수의 저장 장치들(STR_DEV)에 저장된 데이터를 리드할 수 있다.
복수의 저장 장치들(STR_DEV)이 도 1에서 설명한 메모리 시스템(100)일 때, 호스트 장치(HOST_DEV)는 도 1에서 설명한 호스트(HOST)일 수 있다.
호스트 장치(HOST_DEV)는 운영 체제(OS, Operating System)를 구동하고, 운영 체제 기반으로 복수의 애플리케이션들을 실행시킬 수 있는 컴퓨팅 디바이스(e.g. 데스크탑, 랩탑, 서버)일 수 있다. 호스트 장치(HOST_DEV)는 복수의 저장 장치들(STR_DEV)과 미리 설정된 인터페이스(e.g. USB, SATA, SCSI, PCI express)를 기반으로 통신할 수 있다. 이를 위해, 해당 인터페이스를 지원하기 위한 드라이버가 호스트 장치(HOST_DEV)에 설치될 수 있다. 그리고, 호스트 장치(HOST_DEV)는 전술한 운영 체제 및 복수의 애플리케이션을 실행하고 복수의 저장 장치들(STR_DEV)과 통신하기 위한 연산을 수행하는 CPU 및 복수의 저장 장치들(STR_DEV)과 통신하기 위한 연산에 사용되는 데이터 및 복수의 저장 장치들(STR_DEV)에 라이트될 데이터를 저장하는 휘발성 메모리(e.g. SRAM, DRAM)를 포함할 수 있다.
본 발명의 실시예들에서, 호스트 장치(HOST_DEV)는, 연결된 복수의 저장 장치들(STR_DEV) 중 어느 하나인 제1 저장 장치에 대해 설정된 공유 상태에 따라, 제1 저장 장치에 포함된 제1 메모리 버퍼(MB_1)에 대한 설정을 변경할 수 있다.
제1 저장 장치에 대한 공유 상태는, 복수의 저장 장치들(STR_DEV) 중 제1 저장 장치에 포함된 리소스 중 일부(e.g. 제1 저장 장치의 제1 메모리 버퍼(MB_1))가 다른 저장 장치를 위해 사용될 수 있는지를 지시하는 정보이다.
호스트 장치(HOST_DEV)는, 연결된 복수의 저장 장치들(STR_DEV)에 대한 공유 상태를 복수의 저장 장치들(STR_DEV)로 전송하거나 또는 복수의 저장 장치들(STR_DEV)로부터 수신할 수 있다. 그리고 호스트 장치(HOST_DEV)는 복수의 저장 장치들(STR_DEV)에 대한 공유 상태를 업데이트할 수 있으며, 새로운 저장 장치가 추가될 경우 추가된 저장 장치에 대한 공유 상태를 다른 복수의 저장 장치들(STR_DEV)에 전송할 수도 있다.
도 6은 본 발명의 실시예들에 따른 저장 장치 공유 시스템(10)이 제1 저장 장치(STR_DEV_1)의 제1 메모리 버퍼(MB_1)를 제2 저장 장치(STR_DEV_2)가 공유하도록 설정하는 동작을 나타낸 도면이다.
도 6을 참조하면, 저장 장치 공유 시스템(10)의 호스트 장치(HOST_DEV)는, 제1 저장 장치(STR_DEV)의 제1 메모리 버퍼(MB_1)를 제2 저장 장치(STR_DEV_2)가 공유하도록 할 수 있다.
제1 저장 장치(STR_DEV)의 제1 메모리 버퍼(MB_1)를 제2 저장 장치(STR_DEV_2)가 공유한다는 것은, 제1 저장 장치(STR_DEV)의 제1 메모리 버퍼(MB_1)가 제2 저장 장치(STR_DEV_2)에 라이트될 데이터를 저장하는 영역으로 설정된다는 것을 의미한다.
제1 저장 장치(STR_DEV)의 제1 메모리 버퍼(MB_1)를 제2 저장 장치(STR_DEV_2)가 공유할 경우, 호스트 장치(HOST_DEV)는, 제2 저장 장치(STR_DEV_2)에 라이트될 데이터를 먼저 제1 저장 장치(STR_DEV_1)의 제1 메모리 버퍼(MB_1)에 저장할 수 있다(①).
그리고 호스트 장치(HOST_DEV)는, 제1 저장 장치(STR_DEV_1)의 제1 메모리 버퍼(MB_1)에 저장된 데이터를, 제2 저장 장치(STR_DEV_2)의 제2 메모리 버퍼(MB_2)로 마이그레이션할 수 있다(②).
이때, 제1 저장 장치(STR_DEV_1)의 제1 메모리 버퍼(MB_1)에 저장된 데이터는 호스트 장치(HOST_DEV)를 경유하여 제2 저장 장치(STR_DEV_2)의 제2 메모리 버퍼(MB_2)로 마이그레이션될 수 있다. 즉, 호스트 장치(HOST_DEV)는 제1 저장 장치(STR_DEV_1)의 제1 메모리 버퍼(MB_1)에 저장된 데이터를 로드하고, 로드된 데이터를 제2 저장 장치(STR_DEV_2)의 제2 메모리 버퍼(MB_2)에 라이트할 수 있다.
이를 위해, 호스트 장치(HOST_DEV)는 제1 저장 장치(STR_DEV_1)와 제2 저장 장치(STR_DEV_2) 사이에 데이터가 전송되는 가상의 경로인 터널(Tunnel)을 설정할 수 있다. 호스트 장치(HOST_DEV)는 제1 저장 장치(STR_DEV_1)와 제2 저장 장치(STR_DEV_2)의 물리적 레이어(physical layer)의 상위 계층에 위치하는 가상의 논리적 구성인 터널을 통해서 데이터 입출력을 수행할 수 있다.
이처럼, 호스트 장치(HOST_DEV)는 제2 저장 장치(STR_DEV_2)의 제2 메모리 버퍼(MB_2)에 저장될 데이터를 임시로 저장하는 영역으로서, 제1 저장 장치(STR_DEV_1)의 제1 메모리 버퍼(MB_1)를 사용할 수 있다.
본 발명의 실시예들에서, 호스트 장치(HOST_DEV)는, 복수의 저장 장치들(STR_DEV) 중 제1 저장 장치(STR_DEV_1)에 대해 설정된 공유 상태에 따라, 전술한 바와 같이, 제1 저장 장치(STR_DEV_1)의 제1 메모리 버퍼(MB_1)를, 복수의 저장 장치들(STR_DEV) 중 제2 저장 장치(STR_DEV_2)에 라이트될 데이터를 저장하는 영역으로 설정할 지 여부를 결정할 수 있다. 이하, 이에 대해 자세히 설명한다.
일 예로, 호스트 장치(HOST_DEV)는, 제1 저장 장치(STR_DEV_1)에 대한 공유 상태를 표 1에 개시된 상태들 중 하나로 설정할 수 있다.
Share Status Value Meaning
Standby 0 공유 동작 미 수행 상태
Ready 1 공유 가능 상태
Connect 2 공유 연결 진행 상태
Share 3 공유 연결 상태
Pause 4 공유 중지 상태
Stop(Disconnect) 5 공유 동작 종료
추가로, 호스트 장치(HOST_DEV)는, 일 예로, 제1 저장 장치(STR_DEV_1)에 대한 공유 모드를 표 2에 개시된 모드들 중 하나로 설정할 수 있다. 표 2에 개시된 제1 저장 장치(STR_DEV_1)에 대한 공유 모드는 제1 저장 장치(STR_DEV_1)에서 공유되는 리소스 및 해당 리소스를 공유하는 저장 장치의 개수를 지시할 수 있다.
Share Status Value Meaning
None 0 리소스가 공유되지 않음
SLC Sole 1 하나의 SLC 메모리 블록을 1개 이상의 저장 장치들이 공유
XLC Sole 2 하나의 XLC 메모리 블록을 1개 이상의 저장 장치들이 공유
SLC Dual 3 2개의 SLC 메모리 블록을 1개 이상의 저장 장치들이 공유
XLC Dual 4 2개의 XLC 메모리 블록을 1개 이상의 저장 장치들이 공유
SLC Triple 5 3개의 SLC 메모리 블록을 1개 이상의 저장 장치들이 공유
XLC Triple 6 3개의 XLC 메모리 블록을 1개 이상의 저장 장치들이 공유
추가로, 호스트 장치(HOST_DEV)는, 일 예로, 제1 저장 장치(STR_DEV_1)가 공유 기능을 지원하는지 여부를 표 3에 개시된 값들 중 하나로 설정할 수 있다. 제1 저장 장치(STR_DEV_1)의 제1 메모리 버퍼(MB_1)는, 제1 저장 장치(STR_DEV_1)가 공유 기능을 지원할 때, 복수의 저장 장치들(STR_DEV) 중 제2 저장 장치(STR_DEV_2)에 라이트될 데이터를 저장하는 영역으로 설정될 수 있다.
Share Support Value Meaning
Not Support 0 공유 기능 미지원
Support 1 공유 기능 지원
Ready 2 공유 기능을 실행하기 위해 펌웨어 업데이트가 필요함
추가로, 호스트 장치(HOST_DEV)는, 일 예로, 제1 저장 장치(STR_DEV_1)가 사용 가능한지 여부를 표 4에 개시된 값들 중 하나로 설정할 수 있다.
Enabled Value Meaning
Disable 0 사용 불가능
Enable 1 사용 가능
도 7은 본 발명의 실시예들에 따른 저장 장치 공유 시스템(10)이 제1 저장 장치(STR_DEV_1)의 공유 상태를 변경하는 동작의 일 예를 나타낸 흐름도이다.도 7을 참조하면, 저장 장치 공유 시스템(10)의 호스트 장치(HOST_DEV)는, 복수의 저장 장치들(STR_DEV)을 모니터링할 수 있다(S710). 이때, 호스트 장치(HOST_DEV)와 복수의 저장 장치들(STR_DEV)은 서로 통신할 수 있도록 연결이 완료된 상태이다. 복수의 저장 장치들(STR_DEV) 각각은 자신의 상태를 호스트 장치(HOST_DEV)에 전송할 수 있고, 호스트 장치(HOST_DEV)는 이를 수신하여 복수의 저장 장치들(STR_DEV) 각각의 상태를 확인할 수 있다.
호스트 장치(HOST_DEV)는 복수의 저장 장치들(STR_DEV)을 모니터링한 결과를 기초로, 복수의 저장 장치들(STR_DEV) 중에서 제1 저장 장치(STR_DEV_1)가 미리 설정된 공유 조건을 만족시키는지 판단한다(S720).
만약 제1 저장 장치(STR_DEV_1)가 미리 설정된 공유 조건을 만족하지 않을 경우(S720-N), 호스트 장치(HOST_DEV)는 제1 저장 장치(STR_DEV_1)를 다른 저장 장치가 공유하도록 설정하는 동작을 종료할 수 있다.
반면, 제1 저장 장치(STR_DEV_1)가 미리 설정된 공유 조건을 만족할 경우(S720-Y), 호스트 장치(HOST_DEV)는, 호스트 장치(HOST_DEV)와 연결된 복수의 저장 장치들(STR_DEV) 중에서 제2 저장 장치(STR_DEV_2)를 선택할 수 있다(S730).
이때, 호스트 장치(HOST_DEV)는 미리 설정된 정책 또는 우선 순위에 따라 복수의 저장 장치들(STR_DEV) 중에서 제2 저장 장치(STR_DEV_2)를 자동으로 선택할 수 있다. 반면, 호스트 장치(HOST_DEV)는 복수의 저장 장치들(STR_DEV) 중에서 사용자가 직접 선택한 저장 장치를 제2 저장 장치(STR_DEV_2)로 선택할 수 있다.
그리고 호스트 장치(HOST_DEV)는, 제1 저장 장치(STR_DEV_1)의 공유 상태를 제1 상태에서 제2 상태로 변경할 수 있다(S740). 이때, 제1 상태는 일 예로 표 1에서 설명한 Standby 상태(Value = 0)이고, 제2 상태는 표 2에서 설명한 Share 상태(Value = 3)일 수 있다.
이때, 호스트 장치(HOST_DEV)는, 일 예로, 제1 저장 장치(STR_DEV_1)의 공유 상태를 제1 상태에서 제2 상태로 변경하기 위해 다음과 같이 동작할 수 있다.
먼저 호스트 장치(HOST_DEV)는 제1 저장 장치(STR_DEV_1)의 공유 상태를 표 1에서 설명한 Ready 상태(Value = 1)로 변경할 수 있다.
그리고 호스트 장치(HOST_DEV)는 제1 저장 장치(STR_DEV_1)의 공유 상태를 표 1에서 설명한 Connect 상태(Value = 2)로 변경할 수 있다. 이때, 제1 저장 장치(STR_DEV_1)는, 자신이 포함하는 메모리 블록들에 대한 정보(e.g. 핫(hot)/콜드(cold) 데이터의 저장 상태, 에러 비트 발생 상태, 웨어 레벨링(wear-leveling) 실행 상태, 가비지 컬렉션(garbage collection) 실행 상태, 배드 메모리 블록 상태)를 호스트 장치(HOST_DEV)로 전송할 수 있다.
호스트 장치(HOST_DEV)는 제1 저장 장치(STR_DEV_1)에 대한 정보를 수신한 후, 제1 저장 장치(STR_DEV_1)의 제1 메모리 버퍼(MB_1)를 제2 저장 장치(STR_DEV_2)가 공유할 수 있는 상태로 만들기 위해 필요한 동작을 실행할 수 있다. 일 예로, 호스트 장치(HOST_DEV)는 데이터 무결성(data integrity)을 위해 제1 저장 장치(STR_DEV_1)의 제1 메모리 버퍼(MB_1) 및 제2 메모리 버퍼(MB_2)에 기 저장된 데이터를 다른 저장 장치로 마이그레이션하고, 제1 저장 장치(STR_DEV_1)에 대한 데이터 입출력 동작을 중지할 수 있다.
이후, 호스트 장치(HOST_DEV)는 제1 저장 장치(STR_DEV_1)의 공유 상태를 제2 상태로 변경할 수 있다.
그리고 호스트 장치(HOST_DEV)는, 제1 저장 장치(STR_DEV_1)의 제1 메모리 버퍼(MB_1)를, 제2 저장 장치(STR_DEV_2)에 라이트될 데이터를 저장하는 영역으로 설정할 수 있다(S750).
이때, 제1 저장 장치(STR_DEV_1)의 제1 메모리 버퍼(MB_1)는, 복수의 저장 장치들(STR_DEV) 중에서 제2 저장 장치(STR_DEV_2)뿐 아니라 다른 저장 장치에 라이트될 데이터를 저장하는 영역으로도 설정될 수 있다. 이 경우, 제1 저장 장치(STR_DEV_1)의 제1 메모리 버퍼(MB_1)는, 2개 이상의 다른 저장 장치들에 의해 동시에 공유될 수 있다.
이하 도 8 내지 도 9에서, 제1 저장 장치(STR_DEV_1)의 공유 상태에 따른 저장 장치 공유 시스템(10)의 동작을 설명한다.
도 8은 본 발명의 실시예들에 따른 저장 장치 공유 시스템(10)이 제1 저장 장치(STR_DEV_1)의 공유 상태가 제1 상태(STATE_1)일 때 수행하는 동작의 일 예를 나타낸 도면이다.
도 8을 참조하면, 저장 장치 공유 시스템(10)의 호스트 장치(HOST_DEV)는, 공유 상태가 제1 상태(STATE_1)일 때, 제1 저장 장치(STR_DEV_1)의 제1 메모리 버퍼(MB_1)가 제1 저장 장치(STR_DEV_1)에 라이트될 데이터만 저장 가능하도록 설정할 수 있다. 이때, 제1 저장 장치(STR_DEV_1) 이외의 다른 저장 장치에 라이트될 데이터는 제1 저장 장치(STR_DEV_1)의 제1 메모리 버퍼(MB_1)에 저장되지 않는다.
도 8에서, 호스트 장치(HOST_DEV)는 제1 저장 장치(STR_DEV_1)에 라이트될 데이터를 제1 저장 장치(STR_DEV_1)의 제1 메모리 버퍼(MB_1)에 저장할 수 있다(①). 그리고 호스트 장치(HOST_DEV)는 제1 저장 장치(STR_DEV_1)의 제1 메모리 버퍼(MB_1)에 저장된 데이터를 제1 저장 장치(STR_DEV_1)의 제2 메모리 버퍼(MB_2)로 마이그레이션할 수 있다(②).
그리고 호스트 장치(HOST_DEV)는 제2 저장 장치(STR_DEV_2)에 라이트될 데이터를 제2 저장 장치(STR_DEV_2)의 제1 메모리 버퍼(MB_1)에 저장할 수 있다(③). 그리고 호스트 장치(HOST_DEV)는 제2 저장 장치(STR_DEV_2)의 제1 메모리 버퍼(MB_1)에 저장된 데이터를 제2 저장 장치(STR_DEV_2)의 제2 메모리 버퍼(MB_2)로 마이그레이션할 수 있다(④).
그러나 도 8에서, 제1 저장 장치(STR_DEV_1)의 제1 메모리 버퍼(MB_1)에 저장된 데이터가 제2 저장 장치(STR_DEV_2)의 제2 메모리 버퍼(MB_2)로 마이그레이션되는 것은 불가능하다. 즉, 공유 상태가 제1 상태(STATE_1)일 때, 제1 저장 장치(STR_DEV_1)의 제1 메모리 버퍼(MB_1)는 제2 저장 장치(STR_DEV_2)에 의해 공유되지 않는다.
도 9는 본 발명의 실시예들에 따른 저장 장치 공유 시스템(10)이 제1 저장 장치(STR_DEV_1)의 공유 상태가 제2 상태(STATE_2)일 때 수행하는 동작의 일 예를 나타낸 도면이다.
도 9를 참조하면, 저장 장치 공유 시스템(10)의 호스트 장치(HOST_DEV)는, 공유 상태가 제2 상태(STATE_2)일 때, 제1 저장 장치(STR_DEV_1)의 제1 메모리 버퍼(MB_1)가 제2 저장 장치(STR_DEV_2)에 라이트될 데이터를 저장 가능하도록 설정할 수 있다.
즉, 호스트 장치(HOST_DEV)는, 제2 저장 장치(STR_DEV_2)에 라이트될 데이터를 제1 저장 장치(STR_DEV_1)의 제1 메모리 버퍼(MB_1)에 저장할 수 있다(①). 그리고 호스트 장치(HOST_DEV)는 제1 저장 장치(STR_DEV_1)의 제1 메모리 버퍼(MB_1)에 저장된 데이터를 제2 저장 장치(STR_DEV_2)의 제2 메모리 버퍼(MB_2)로 마이그레이션할 수 있다(②).
한편, 호스트 장치(HOST_DEV)는 제2 저장 장치(STR_DEV_2)에 라이트될 데이터를 제2 저장 장치(STR_DEV_2)의 제1 메모리 버퍼(MB_1)에 저장할 수도 있다(③). 그리고 호스트 장치(HOST_DEV)는 제2 저장 장치(STR_DEV_1)의 제1 메모리 버퍼(MB_1)에 저장된 데이터를 제2 저장 장치(STR_DEV_2)의 제2 메모리 버퍼(MB_2)로 마이그레이션할 수도 있다(④).
즉, 공유 상태가 제2 상태(STATE_2)일 때, 제2 저장 장치(STR_DEV_2)의 제2 메모리 버퍼(MB_2)로 마이그레이션될 데이터가 저장될 영역으로 제1 저장 장치(STR_DEV_1)의 제1 메모리 버퍼(MB_1) 및 제2 저장 장치(STR_DEV_2)의 제1 메모리 버퍼(MB_1)가 함께 사용될 수 있다. 따라서, 제2 저장 장치(STR_DEV_2)에 데이터를 라이트하는 동작의 성능이 향상될 수 있다.
전술한 바와 같이, 호스트 장치(HOST_DEV)는 미리 설정된 공유 조건이 만족될 때, 제1 저장 장치(STR_DEV_1)의 공유 상태를 변경할 수 있다. 이하, 호스트 장치(HOST_DEV)가 미리 설정된 공유 조건이 만족되는지 여부를 판단하여, 제1 저장 장치(STR_DEV_1)의 공유 상태를 변경할 지 여부를 결정하는 동작을 설명한다.
도 10은 본 발명의 실시예들에 따른 호스트 장치(HOST_DEV)가 제1 저장 장치(STR_DEV_1)의 공유 상태를 변경할 지 여부를 결정하는 동작의 일 예를 나타낸 흐름도이다.
도 10을 참조하면, 호스트 장치(HOST_DEV)는, 제1 저장 장치(STR_DEV_1)의 제2 메모리 버퍼(MB_2)에 포함된 복수의 제2 타입 메모리 블록들(MB_TYPE2) 중에서, 배드 메모리 블록의 개수를 카운트할 수 있다(S1010).
호스트 장치(HOST_DEV)는 S1010 단계에서 계산된 배드 메모리 블록의 개수가 설정된 임계 배드 메모리 블록 카운트 이상인지 판단한다(S1020).
만약, 계산된 배드 메모리 블록의 개수가 설정된 임계 배드 메모리 블록 카운트 이상일 때(S1020-Y), 호스트 장치(HOST_DEV)는 제1 저장 장치(STR_DEV_1)의 공유 상태를 제1 상태에서 제2 상태로 변경할 수 있다(S1030).
제1 저장 장치(STR_DEV_1)의 제2 메모리 버퍼(MB_2)에 포함된 배드 메모리 블록의 개수가 임계 배드 메모리 블록 카운트 이상이라는 것은, 제1 저장 장치(STR_DEV_1)의 제2 메모리 버퍼(MB_2)에 저장된 데이터의 신뢰성을 보장할 수 없다는 것을 의미한다. 따라서, 호스트 장치(HOST_DEV)는 제1 저장 장치(STR_DEV_1)의 제2 메모리 버퍼(MB_2)를 더 이상 사용하지 않는다.
그러나, 이 경우에도 제1 저장 장치(STR_DEV_1)의 제1 메모리 버퍼(MB_1)는 사용 가능하다. 따라서, 호스트 장치(HOST_DEV)는 제1 저장 장치(STR_DEV_1)의 제1 메모리 버퍼(MB_1)를 활용하기 위해, 제1 저장 장치(STR_DEV_1)의 공유 상태를 제1 상태에서 제2 상태로 변경할 수 있다. 이를 통해, 호스트 장치(HOST_DEV)는 제1 저장 장치(STR_DEV_1)의 제1 메모리 버퍼(MB_1)를, 제2 저장 장치(STR_DEV_2)에 라이트될 데이터를 저장하는 용도로 사용할 수 있다. 이를 통해, 호스트 장치(HOST_DEV)는 제1 저장 장치(STR_DEV_1)의 제2 메모리 버퍼(MB_2)가 사용 불가능할 때, 제1 저장 장치(STR_DEV_1)의 제1 메모리 버퍼(MB_1)도 사용할 수 없게 되는 문제를 방지할 수 있다.
반면, 배드 메모리 블록의 개수가 임계 배드 메모리 블록 카운트 미만일 때(S1020-N), 호스트 장치(HOST_DEV)는 제1 저장 장치(STR_DEV_1)의 공유 상태를 제1 상태로 유지할 수 있다(S1040). 이 경우, 제1 저장 장치(STR_DEV_1)의 제2 메모리 버퍼(MB_2)에 라이트될 데이터를 저장하는 용도로서, 제1 저장 장치(STR_DEV_1)의 제1 메모리 버퍼(MB_1)가 사용될 수 있기 때문이다.
도 11은 제1 저장 장치(STR_DEV_1)의 공유 상태가 제2 상태로 변경된 이후에 저장 장치 공유 시스템(10)의 동작을 나타낸 도면이다.
도 11을 참조하면, 호스트 장치(HOST_DEV)는, 제1 저장 장치(STR_DEV_1)의 공유 상태를 제1 상태에서 제2 상태로 변경한 이후에, 제1 저장 장치(STR_DEV_1)의 제2 메모리 버퍼(MB_2)에 대한 액세스가 불가능하도록 설정할 수 있다.
이를 위해, 호스트 장치(HOST_DEV)는, 제1 저장 장치(STR_DEV_1)에 대한 입출력 동작을 중지할 수 있다. 일 예로, 호스트 장치(HOST_DEV)는 파워 오프(Power Off), 리부트(Reboot) 또는 서스펜드(Suspend) 동작이 실행될 때, 제1 저장 장치(STR_DEV_1)에 대한 입출력을 중지할 수 있다.
그리고, 호스트 장치(HOST_DEV)는, 데이터 무결성을 확보하기 위해 제1 저장 장치(STR_DEV_1)의 제1 메모리 버퍼(MB_1) 및 제2 메모리 버퍼(MB_2)에 기 저장된 데이터를 다른 저장 장치로 마이그레이션할 수 있다.
이는, 제1 저장 장치(STR_DEV_1)의 제2 메모리 버퍼(MB_2)에 포함된 배드 메모리 블록의 개수가 설정된 임계 배드 메모리 블록 카운트(THR) 이상이므로, 제1 저장 장치(STR_DEV_1)의 제2 메모리 버퍼(MB_2)에 저장된 데이터의 신뢰성이 더 이상 보장되지 않기 때문이다.
이와 같이, 제1 저장 장치(STR_DEV_1)의 제2 메모리 버퍼(MB_2)에 대한 액세스가 불가능하도록 설정되면, 제1 저장 장치(STR_DEV_1)의 제1 메모리 버퍼(MB_1)에 저장된 데이터가 제1 저장 장치(STR_DEV_1)의 제2 메모리 버퍼(MB_2)에 마이그레이션되는 것도 불가능하다.
또한, 제2 저장 장치(STR_DEV_2)의 제1 메모리 버퍼(MB_1)에 저장된 데이터가 제1 저장 장치(STR_DEV_1)의 제2 메모리 버퍼(MB_2)에 마이그레이션되는 것도 불가능하다.
따라서, 제1 저장 장치(STR_DEV_1)의 제1 메모리 버퍼(MB_1)를 활용하기 위해서, 호스트 장치(HOST_DEV)는 제1 저장 장치(STR_DEV_1)의 제1 메모리 버퍼(MB_1)를, 제2 저장 장치(STR_DEV_2)에 라이트될 데이터를 저장하는 영역으로 설정할 수 있다. 이 경우, 제1 저장 장치(STR_DEV_1)의 제1 메모리 버퍼(MB_1)에 저장된 데이터가, 제2 저장 장치(STR_DEV_2)의 제2 메모리 버퍼(MB_2)로 마이그레이션되는 것은 가능하다(①).
이를 통해, 호스트 장치(HOST_DEV)는, 제1 저장 장치(STR_DEV_1)의 제2 메모리 버퍼(MB_2)에 대한 액세스가 불가능할 때, 제1 저장 장치(STR_DEV_1)의 제1 메모리 버퍼(MB_1)가 활용되지 않는 문제를 방지할 수 있다.
이상에서, 호스트 장치(HOST_DEV)가, 제1 저장 장치(STR_DEV_1)의 제1 메모리 버퍼(MB_1)를, 제2 저장 장치(STR_DEV_2)에 라이트될 데이터를 저장하는 영역으로 설정하는 동작에 대해 설명하였다.
이하, 호스트 장치(HOST_DEV)가, 복수의 저장 장치들(STR_DEV) 중에서 제2 저장 장치(STR_DEV_2)를 결정하는 방법에 대해서 설명한다.
도 12는 본 발명의 실시예들에 따른 저장 장치 공유 시스템(10)이 복수의 저장 장치들(STR_DEV)의 우선 순위를 결정하는 동작의 일 예를 나타낸 흐름도이다.
도 12를 참조하면, 저장 장치 공유 시스템(10)의 호스트 장치(HOST_DEV)는, 복수의 저장 장치들(STR_DEV) 각각의 상태 정보를 확인할 수 있다(S1210). 이때, 복수의 저장 장치들(STR_DEV) 각각의 상태 정보는, 전술한 바와 같이, 자신이 포함하는 메모리 블록들에 대한 정보(e.g. 핫(hot)/콜드(cold) 데이터의 저장 상태, 에러 비트 발생 상태, 웨어 레벨링(wear-leveling) 실행 상태, 가비지 컬렉션(garbage collection) 실행 상태, 배드 메모리 블록 상태)일 수 있다.
그리고 호스트 장치(HOST_DEV)는, S1210 단계에서 확인한 복수의 저장 장치들(STR_DEV) 각각의 상태 정보를 기초로, 복수의 저장 장치들(STR_DEV)의 우선 순위를 결정할 수 있다(S1220).
일 예로, 호스트 장치(HOST_DEV)는, 복수의 저장 장치들(STR_DEV)의 우선 순위를, 복수의 저장 장치들(STR_DEV) 각각에 저장된 핫 데이터의 크기를 기초로 결정할 수 있다. 이때, 핫 데이터는 일 예로, 소정의 시구간 동안 리드 또는 라이트된 횟수가 설정된 임계값 이상인 데이터를 의미한다. 반대로, 콜드 데이터는 소정의 시구간 동안 리드 또는 라이트된 횟수가 설정된 임계값 미만인 데이터를 의미한다.
다른 예로, 호스트 장치(HOST_DEV)는, 복수의 저장 장치들(STR_DEV)의 우선 순위를, 소정의 시구간 동안 복수의 저장 장치들(STR_DEV) 각각에 대해 수행된 리드, 라이트 및 소거 동작의 횟수의 합을 기초로 결정할 수 있다.
다른 예로, 호스트 장치(HOST_DEV)는, 복수의 저장 장치들(STR_DEV) 각각의 상태 정보를 복수의 저장 장치들(STR_DEV)의 우선 순위를 결정하기 위한 기계 학습 모델에 입력하고, 기계 학습 모델이 출력한 결과를 기초로 복수의 저장 장치들(STR_DEV)의 우선 순위를 결정할 수 있다. 이때, 기계 학습 모델은, 복수의 저장 장치들(STR_DEV)의 우선 순위에 따라 변화된 복수의 저장 장치들(STR_DEV)의 동작 성능에 따라 재학습될 수 있다.
호스트 장치(HOST_DEV)는, 복수의 저장 장치들(STR_DEV) 중에서 핫 데이터를 많이 저장하는 저장 장치일수록 보다 높은 우선 순위를 부여하고, 핫 데이터를 적게 저장하는 저장 장치일수록 보다 낮은 우선 순위를 부여할 수 있다. 핫 데이터가 많이 저장된 저장 장치는, 리드 또는 라이트 동작이 수행되는 횟수가 많으므로, 다른 저장 장치의 리소스를 사용할 경우에 성능이 향상되는 정도가 증가하기 때문이다.
그리고 호스트 장치(HOST_DEV)는, 복수의 저장 장치들(STR_DEV) 중에서 가장 높은 우선 순위를 가지는 저장 장치를 제2 저장 장치(STR_DEV_2)로 결정할 수 있다(S1230).
일 예로, 호스트 장치(HOST_DEV)는, 복수의 저장 장치복수의 저장 장치들(STR_DEV) 중에서 핫 데이터를 가장 많이 저장하는 저장 장치를 제2 저장 장치(STR_DEV_2)로 결정할 수 있다.
다른 예로, 호스트 장치(HOST_DEV)는, 복수의 저장 장치들(STR_DEV) 중에서 소정의 시구간 동안 수행된 리드, 라이트 및 소거 동작의 횟수의 합이 가장 큰 저장 장치를 제2 저장 장치(STR_DEV_2)로 결정할 수 있다.
도 13은 본 발명의 실시예들에 따른 저장 장치 공유 방법을 나타낸 도면이다.
도 13을 참조하면, 저장 장치 공유 방법은 복수의 저장 장치들(STR_DEV) 중 제1 저장 장치(STR_DEV_1)에 대한 공유 상태를 설정하는 단계(S1310)를 포함할 수 있다. 이때, 복수의 저장 장치들(STR_DEV)은 각각 1) 복수의 제1 타입 메모리 블록들(MB_TYPE1)을 포함하는 제1 메모리 버퍼(MB_1) 및 2) 복수의 제2 타입 메모리 블록들(MB_TYPE2)을 포함하는 제2 메모리 버퍼(MB_2)를 포함할 수 있다.
이때, 제1 타입 메모리 블록들(MB_TYPE1)에 포함된 메모리 셀에 저장 가능한 데이터 비트의 개수는, 제2 타입 메모리 블록들(MB_TYPE2)에 포함된 메모리 셀에 저장 가능한 데이터 비트의 개수보다 작을 수 있다.
그리고 저장 장치 공유 방법은 S1310 단계에서 설정된 제1 저장 장치(STR_DEV_1)의 공유 상태에 따라, 제1 저장 장치(STR_DEV_1)의 제1 메모리 버퍼(MB_1)를, 복수의 저장 장치들(STR_DEV) 중 제2 저장 장치(STR_DEV_2)에 라이트될 데이터를 저장하는 영역으로 설정할 지 여부를 결정하는 단계(S1320)를 포함할 수 있다.
일 예로, 제1 저장 장치(STR_DEV_1)의 공유 상태가 제1 상태(STATE_1)일 때, 제1 저장 장치(STR_DEV_1)의 제1 메모리 버퍼(MB_1)는 제1 저장 장치(STR_DEV_1)에 라이트될 데이터만 저장 가능하고, 제1 저장 장치(STR_DEV_1)의 공유 상태가 제2 상태(STATE_2)일 때, 제1 저장 장치(STR_DEV_1)의 제1 메모리 버퍼(MB_1)는 제2 저장 장치(STR_DEV_2)에 라이트될 데이터를 저장 가능하다.
한편, S1320 단계는, 제1 저장 장치(STR_DEV_1)의 제2 메모리 버퍼(MB_2)에 포함된 복수의 제2 타입 메모리 블록들(MB_TYPE2) 중에서 배드 메모리 블록의 개수를 카운트하는 단계를 포함할 수 있다. 그리고 S1320 단계는, 카운트된 배드 메모리 블록의 개수가 설정된 임계 배드 메모리 블록 카운트 이상일 때, 제1 저장 장치(STR_DEV_1)의 공유 상태를 제1 상태에서 제2 상태로 변경하는 단계를 포함할 수 있다.
제1 저장 장치(STR_DEV_1)의 공유 상태가 제1 상태에서 제2 상태로 변경될 때, 제1 저장 장치(STR_DEV_1)의 제2 메모리 버퍼(MB_2)에 대한 액세스가 불가능하도록 설정될 수 있다.
저장 장치 공유 방법은, 복수의 저장 장치들(STR_DEV) 각각의 상태 정보를 기초로 복수의 저장 장치들(STR_DEV) 각각에 대한 우선 순위를 결정하는 단계 및 복수의 저장 장치들(STR_DEV) 중에서 가장 높은 우선 순위를 가지는 저장 장치를 제2 저장 장치(STR_DEV_2)로 결정하는 단계를 추가로 포함할 수 있다.
이때, 복수의 저장 장치들(STR_DEV) 각각에 대한 우선 순위는, 복수의 저장 장치들(STR_DEV) 각각에 저장된 핫 데이터의 크기를 기초로 결정될 수 있다.
도 14은 본 발명의 실시예들에 따른 컴퓨팅 시스템(1400)의 구성도이다.
도 14을 참조하면, 본 발명의 실시예들에 따른 컴퓨팅 시스템(1400)은 시스템 버스(1460)에 전기적으로 연결되는 메모리 시스템(100), 컴퓨팅 시스템(1400)의 전반적인 동작을 제어하는 중앙처리장치(CPU, 1410), 컴퓨팅 시스템(1400)의 동작과 관련한 데이터 및 정보를 저장하는 램(RAM, 1420), 사용자에게 사용 환경을 제공하기 위한 UI/UX (User Interface/User Experience) 모듈(1430), 외부 장치와 유선 및/또는 무선 방식으로 통신하기 위한 통신 모듈(1440), 컴퓨팅 시스템(1400)이 사용하는 파워를 관리하는 파워 관리 모듈(1450) 등을 포함할 수 있다.
컴퓨팅 시스템(1400)은 PC(Personal Computer)이거나, 스마트 폰, 태블릿 등의 모바일 단말, 또는 각종 전자 기기 등을 포함할 수 있다.
컴퓨팅 시스템(1400)은, 동작 전압을 공급하기 위한 배터리를 더 포함할 수 있으며, 응용 칩셋(Application Chipset), 그래픽 관련 모듈, 카메라 이미지 프로세서(Camera Image Processor), 디램 등을 더 포함할 수도 있다. 이외에도, 이 분야의 통상적인 지식을 습득한 자들에게 자명하다.
한편, 메모리 시스템(100)은, 하드 디스크 드라이브(HDD: Hard Disk Drive)와 같이 자기 디스크에 데이터를 저장하는 장치뿐 아니라, 솔리드 스테이트 드라이브(SSD: Solid State Drive), UFS(Universal Flash Storage) 장치, eMMC(embedded MMC) 장치 등과 같이 비휘발성 메모리에 데이터를 저장하는 장치 등을 포함할 수 있다. 비휘발성 메모리는 ROM(Read Only Memory), PROM(Programmable ROM), EPROM (Electrically Programmable ROM), EEPROM(Electrically Erasable and Programmable ROM), 플래시 메모리, PRAM(Phase-change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), FRAM(Ferroelectric RAM) 등을 포함할 수 있다. 이뿐만 아니라, 메모리 시스템(100)은 다양한 형태의 저장 장치로 구현되어, 다양한 전자 기기 내에 탑재될 수 있다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 또한, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이므로 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.
100: 메모리 시스템 110: 메모리 장치
120: 메모리 컨트롤러 121: 호스트 인터페이스
122: 메모리 인터페이스 123: 제어 회로
124: 프로세서 125: 워킹 메모리
126: 에러 검출 및 정정 회로
210: 메모리 셀 어레이 220: 어드레스 디코더
230: 리드 앤 라이트 회로 240: 제어 로직
250: 전압 생성 회로

Claims (14)

  1. 복수의 제1 타입 메모리 블록들을 포함하는 제1 메모리 버퍼 및 복수의 제2 타입 메모리 블록들을 포함하는 제2 메모리 버퍼를 각각 포함하는 복수의 저장 장치들; 및
    상기 복수의 저장 장치들 중 제1 저장 장치에 대해 설정된 공유 상태에 따라, 상기 제1 저장 장치의 제1 메모리 버퍼를, 상기 복수의 저장 장치들 중 제2 저장 장치에 라이트될 데이터를 저장하는 영역으로 설정할 지 여부를 결정하는 호스트 장치;를 포함하는 저장 장치 공유 시스템.
  2. 제1항에 있어서,
    상기 제1 타입 메모리 블록들에 포함된 메모리 셀에 저장 가능한 데이터 비트의 개수는, 상기 제2 타입 메모리 블록들에 포함된 메모리 셀에 저장 가능한 데이터 비트의 개수보다 작은 저장 장치 공유 시스템.
  3. 제1항에 있어서,
    상기 호스트 장치는,
    상기 공유 상태가 제1 상태일 때, 상기 제1 저장 장치의 제1 메모리 버퍼는 상기 제1 저장 장치에 라이트될 데이터만 저장 가능하도록 설정하고,
    상기 공유 상태가 제2 상태일 때, 상기 제1 저장 장치의 제1 메모리 버퍼는 상기 제2 저장 장치에 라이트될 데이터를 저장 가능하도록 설정하는 저장 장치 공유 시스템.
  4. 제3항에 있어서,
    상기 호스트 장치는,
    상기 제1 저장 장치의 제2 메모리 버퍼에 포함된 복수의 제2 타입 메모리 블록들 중에서 배드 메모리 블록의 개수가 설정된 임계 배드 메모리 블록 카운트 이상일 때, 상기 공유 상태를 제1 상태로 제2 상태로 변경하는 저장 장치 공유 시스템.
  5. 제4항에 있어서,
    상기 호스트 장치는,
    상기 공유 상태를 제1 상태에서 제2 상태로 변경할 때, 상기 제1 저장 장치의 제2 메모리 버퍼에 대한 액세스가 불가능하도록 설정하는 저장 장치 공유 시스템.
  6. 제1항에 있어서,
    상기 호스트 장치는,
    상기 복수의 저장 장치들 중에서 가장 높은 우선 순위를 가지는 저장 장치를 상기 제2 저장 장치로 결정하고,
    상기 우선 순위를, 상기 복수의 저장 장치들 각각의 상태 정보를 기초로 결정하는 저장 장치 공유 시스템.
  7. 제6항에 있어서,
    상기 호스트 장치는,
    상기 우선 순위를, 상기 복수의 저장 장치들 각각에 저장된 핫 데이터의 크기를 기초로 결정하는 저장 장치 공유 시스템.
  8. 복수의 제1 타입 메모리 블록들을 포함하는 제1 메모리 버퍼 및 복수의 제2 타입 메모리 블록들을 포함하는 제2 메모리 버퍼를 각각 포함하는 복수의 저장 장치들 중 제1 저장 장치에 대한 공유 상태를 설정하는 단계; 및
    상기 제1 저장 장치의 공유 상태에 따라, 상기 제1 저장 장치의 제1 메모리 버퍼를, 상기 복수의 저장 장치들 중 제2 저장 장치에 라이트될 데이터를 저장하는 영역으로 설정할 지 여부를 결정하는 단계;를 포함하는 저장 장치 공유 방법.
  9. 제8항에 있어서,
    상기 제1 타입 메모리 블록들에 포함된 메모리 셀에 저장 가능한 데이터 비트의 개수는, 상기 제2 타입 메모리 블록들에 포함된 메모리 셀에 저장 가능한 데이터 비트의 개수보다 작은 저장 장치 공유 방법.
  10. 제8항에 있어서,
    상기 공유 상태가 제1 상태일 때, 상기 제1 저장 장치의 제1 메모리 버퍼는 상기 제1 저장 장치에 라이트될 데이터만 저장 가능하고,
    상기 공유 상태가 제2 상태일 때, 상기 제1 저장 장치의 제1 메모리 버퍼는 상기 상기 제2 저장 장치에 라이트될 데이터를 저장 가능한 저장 장치 공유 방법.
  11. 제10항에 있어서,
    상기 제1 저장 장치에 대한 공유 상태를 설정하는 단계는,
    상기 제1 저장 장치의 제2 메모리 버퍼에 포함된 복수의 제2 타입 메모리 블록들 중에서 배드 메모리 블록의 개수를 카운트하는 단계; 및
    상기 배드 메모리 블록의 개수가 설정된 임계 배드 메모리 블록 카운트 이상일 때, 상기 공유 상태를 제1 상태로 제2 상태로 변경하는 단계;를 포함하는 저장 장치 공유 방법.
  12. 제11항에 있어서,
    상기 제1 저장 장치에 대한 공유 상태를 설정하는 단계는,
    상기 공유 상태가 제1 상태에서 제2 상태로 변경될 때, 상기 제1 저장 장치의 제2 메모리 버퍼에 대한 액세스가 불가능하도록 설정하는 단계;를 포함하는 저장 장치 공유 방법.
  13. 제8항에 있어서,
    상기 복수의 저장 장치들 각각의 상태 정보를 기초로, 상기 복수의 저장 장치들 각각에 대한 우선 순위를 결정하는 단계; 및
    상기 복수의 저장 장치들 중에서 가장 높은 우선 순위를 가지는 저장 장치를 상기 제2 저장 장치로 결정하는 단계;를 추가로 포함하는 저장 장치 공유 방법.
  14. 제13항에 있어서,
    상기 우선 순위는, 상기 복수의 저장 장치들 각각에 저장된 핫 데이터의 크기를 기초로 결정되는 저장 장치 공유 방법.

KR1020210155840A 2021-11-12 2021-11-12 저장 장치 공유 시스템 및 그 방법 KR20230069642A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210155840A KR20230069642A (ko) 2021-11-12 2021-11-12 저장 장치 공유 시스템 및 그 방법
US17/836,776 US11853573B2 (en) 2021-11-12 2022-06-09 Storage device sharing system and operating method thereof
CN202210765325.3A CN116126213A (zh) 2021-11-12 2022-06-30 存储装置共享系统及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210155840A KR20230069642A (ko) 2021-11-12 2021-11-12 저장 장치 공유 시스템 및 그 방법

Publications (1)

Publication Number Publication Date
KR20230069642A true KR20230069642A (ko) 2023-05-19

Family

ID=86303197

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210155840A KR20230069642A (ko) 2021-11-12 2021-11-12 저장 장치 공유 시스템 및 그 방법

Country Status (3)

Country Link
US (1) US11853573B2 (ko)
KR (1) KR20230069642A (ko)
CN (1) CN116126213A (ko)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008293484A (ja) * 2007-04-27 2008-12-04 Panasonic Corp バッファメモリ共有装置
KR102020466B1 (ko) * 2012-10-04 2019-09-10 에스케이하이닉스 주식회사 버퍼 메모리 장치를 포함하는 데이터 저장 장치
KR101862379B1 (ko) 2013-04-19 2018-07-05 삼성전자주식회사 Ｅｃｃ 동작과 리던던시 리페어 동작을 공유하는 메모리 장치
KR102219759B1 (ko) 2015-01-09 2021-02-25 삼성전자주식회사 저장 장치, 그것을 포함하는 데이터 저장 시스템 및 그것의 동작 방법
KR20180011376A (ko) * 2016-07-21 2018-02-01 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
KR20190023433A (ko) * 2017-08-29 2019-03-08 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작 방법
JP7051546B2 (ja) * 2018-04-16 2022-04-11 キオクシア株式会社 メモリシステムおよび制御方法

Also Published As

Publication number Publication date
CN116126213A (zh) 2023-05-16
US20230152997A1 (en) 2023-05-18
US11853573B2 (en) 2023-12-26

Similar Documents

Publication Publication Date Title
KR20220013661A (ko) 메모리 시스템, 메모리 장치 및 메모리 장치의 동작 방법
KR20220105303A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20210097353A (ko) 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법
KR20210079549A (ko) 메모리 시스템, 메모리 컨트롤러 및 그 동작 방법
KR20220049109A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20220001137A (ko) 메모리 시스템, 메모리 장치 및 메모리 장치의 동작 방법
KR20210143387A (ko) 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법
KR20230072196A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20230049858A (ko) 메모리 컨트롤러 및 메모리 컨트롤러의 동작 방법
KR20220070989A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20220118004A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20220130389A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20210152706A (ko) 메모리 장치, 메모리 시스템 및 메모리 장치의 동작 방법
KR20220025405A (ko) 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법
KR20210155055A (ko) 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법
KR20210071314A (ko) 메모리 시스템, 메모리 컨트롤러 및 그 동작 방법
KR20210028335A (ko) 메모리 시스템, 메모리 컨트롤러 및 동작 방법
US11853573B2 (en) Storage device sharing system and operating method thereof
US11404137B1 (en) Memory system and operating method of memory system
US11709610B2 (en) Memory system, memory controller and operating method
KR20220163661A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20230036680A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20230094622A (ko) 슈퍼 메모리 블록의 프로그램 상태를 기초로 타깃 동작을 실행하는 메모리 시스템 및 그 방법
KR20220168510A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20220150180A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법