KR20220150180A - 메모리 시스템 및 메모리 시스템의 동작 방법 - Google Patents

메모리 시스템 및 메모리 시스템의 동작 방법 Download PDF

Info

Publication number
KR20220150180A
KR20220150180A KR1020210118776A KR20210118776A KR20220150180A KR 20220150180 A KR20220150180 A KR 20220150180A KR 1020210118776 A KR1020210118776 A KR 1020210118776A KR 20210118776 A KR20210118776 A KR 20210118776A KR 20220150180 A KR20220150180 A KR 20220150180A
Authority
KR
South Korea
Prior art keywords
host
memory
context
boot
memory system
Prior art date
Application number
KR1020210118776A
Other languages
English (en)
Inventor
김정현
류병우
최지훈
민선홍
유성주
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to US17/575,089 priority Critical patent/US11803322B2/en
Priority to TW111109351A priority patent/TW202244739A/zh
Priority to CN202210258608.9A priority patent/CN115292216A/zh
Publication of KR20220150180A publication Critical patent/KR20220150180A/ko
Priority to US18/475,205 priority patent/US20240020052A1/en

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1673—Details of memory controller using buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0064—Latency reduction in handling transfers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

본 발명의 실시예들은 메모리 시스템 및 메모리 시스템의 동작 방법에 관한 것이다. 본 발명의 실시예들에 따르면, 메모리 시스템은 메모리 시스템과 통신하는 호스트로부터, 메모리 시스템이 호스트로부터 공급되는 전원이 차단된 저전력 모드 상태일 때 호스트가 호스트 내부의 호스트 메모리 버퍼(Host Memory Buffer)의 설정 및 호스트 메모리 버퍼에 저장된 타깃 데이터를 유지하는지 여부를 지시하는 정보인 디폴트 인에이블(default enabled) 정보를 수신할 수 있다.

Description

메모리 시스템 및 메모리 시스템의 동작 방법{MEMORY SYSTEM AND OPERATING METHOD OF MEMORY SYSTEM}
본 발명의 실시예들은 메모리 시스템 및 메모리 시스템의 동작 방법에 관한 것이다.
저장 장치에 해당하는 메모리 시스템은 컴퓨터와, 스마트 폰, 태블릿 등의 모바일 단말, 또는 각종 전자 기기와 같은 호스트(host)의 요청을 기초로 데이터를 저장하는 장치이다. 메모리 시스템은 하드 디스크 드라이브(HDD: Hard Disk Drive)와 같이 자기 디스크에 데이터를 저장하는 장치뿐 아니라, 솔리드 스테이트 드라이브(SSD: Solid State Drive), UFS(Universal Flash Storage) 장치, eMMC(embedded MMC) 장치 등과 같이 비휘발성 메모리에 데이터를 저장하는 장치 등을 포함할 수 있다.
메모리 시스템은 메모리 장치(e.g. 휘발성 메모리/비휘발성 메모리)를 제어하기 위한 메모리 컨트롤러를 더 포함할 수 있으며, 이러한 메모리 컨트롤러는 호스트로부터 커맨드(Command)를 입력 받아, 입력 받은 커맨드에 기초하여 메모리 시스템에 포함된 메모리 장치에 데이터를 리드(Read), 라이트(Write), 또는 소거(Erase) 하기 위한 동작들을 실행하거나 제어할 수 있다. 그리고 메모리 컨트롤러는 이러한 동작들을 실행하거나 제어하기 위한 논리 연산을 수행하기 위한 펌웨어를 구동할 수 있다.
한편, 메모리 시스템은 호스트에 포함된 호스트 메모리 버퍼(host memory buffer)에 접근함으로써, 호스트와 데이터를 공유할 수 있다. 일반적으로, 메모리 시스템은 호스트로부터 호스트 메모리 버퍼에 접근 가능하다는 것을 지시하는 커맨드를 수신한 이후에 호스트 메모리 버퍼에 접근할 수 있다.
본 발명의 실시예들은, 메모리 시스템이 저전력 모드 상태에서 깨어날 때 호스트 내의 호스트 메모리 버퍼에 저장된 데이터를 액세스하는 과정에 소요되는 시간을 단축할 수 있는 메모리 시스템 및 메모리 시스템의 동작 방법을 제공할 수 있다.
또한, 본 발명의 실시예들은 메모리 시스템이 저전력 모드 상태에서 깨어나는 과정에서 메모리 시스템이 부팅하는 데 소요되는 시간을 단축할 수 있는 메모리 시스템 및 메모리 시스템의 동작 방법을 제공할 수 있다.
일 측면에서, 본 발명의 실시예들은 데이터를 저장 가능한 메모리 장치 및 메모리 장치와 통신하고 메모리 장치를 제어하는 메모리 컨트롤러를 포함하는 메모리 시스템을 제공할 수 있다.
메모리 컨트롤러는, 메모리 시스템과 통신하는 호스트로부터, 메모리 시스템이 호스트로부터 공급되는 전원이 차단된 저전력 모드 상태일 때 호스트가 호스트 내부의 호스트 메모리 버퍼(Host Memory Buffer)의 설정 및 호스트 메모리 버퍼에 저장된 타깃 데이터를 유지하는지 여부를 지시하는 정보인 디폴트 인에이블(default enabled) 정보를 수신할 수 있다.
메모리 컨트롤러는, 디폴트 인에이블 정보에 따라, 상기 메모리 시스템이 저전력 모드 상태에서 깨어난 후 타깃 데이터를 액세스하는 시점인 타깃 시점을 결정할 수 있다.
이때, 메모리 컨트롤러는, 메모리 시스템이 저전력 모드 상태일 때 호스트가 상기 호스트 메모리 버퍼의 설정 및 호스트 메모리 버퍼에 저장된 타깃 데이터를 유지한다는 것을 디폴트 인에이블 정보가 지시할 때, 타깃 시점을, 호스트와 메모리 시스템 간의 통신 링크에 액세스 가능한 시점으로 결정할 수 있다.
그리고 메모리 컨트롤러는, 메모리 시스템이 저전력 모드 상태일 때 호스트가 호스트 메모리 버퍼의 설정 및 호스트 메모리 버퍼에 저장된 타깃 데이터를 유지하지 않는다는 것을 디폴트 인에이블 정보가 지시할 때, 타깃 시점을, 호스트 메모리 버퍼에 접근 가능하다는 것을 지시하는 셋 피쳐 커맨드를 호스트로부터 수신한 시점으로 결정할 수 있다.
메모리 컨트롤러는, 타깃 시점에 상기 호스트 메모리 버퍼에 저장된 타깃 데이터를 액세스할 수 있다.
다른 측면에서, 본 발명의 실시예들은 데이터를 저장 가능한 메모리 장치를 포함하는 메모리 시스템의 동작 방법을 제공할 수 있다.
메모리 시스템의 동작 방법은, 메모리 시스템과, 메모리 시스템과 통신하는 호스트 사이에 통신 링크를 설정하는 단계를 포함할 수 있다.
메모리 시스템의 동작 방법은, 호스트로부터, 메모리 시스템이 호스트로부터 공급된 전원이 차단된 저전력 모드 상태일 때 호스트가 호스트 내부의 호스트 메모리 버퍼(Host Memory Buffer)의 설정 및 호스트 메모리 버퍼에 호스트 메모리 버퍼에 저장된 타깃 데이터를 유지하는지 여부를 지시하는 정보인 디폴트 인에이블(default enabled) 정보를 수신하는 단계를 포함할 수 있다.
메모리 시스템의 동작 방법은, 디폴트 인에이블 정보에 따라, 메모리 시스템이 저전력 모드 상태에서 깨어난 후 타깃 데이터를 액세스하는 시점인 타깃 시점을 결정하는 단계를 추가로 포함할 수 있다.
이때, 메모리 시스템이 저전력 모드 상태일 때 호스트가 상기 호스트 메모리 버퍼의 설정 및 호스트 메모리 버퍼에 저장된 타깃 데이터를 유지한다는 것을 디폴트 인에이블 정보가 지시할 때, 타깃 시점은, 호스트와 메모리 시스템 간의 통신 링크에 액세스 가능한 시점으로 결정될 수 있다.
그리고, 메모리 시스템이 저전력 모드 상태일 때 호스트가 호스트 메모리 버퍼의 설정 및 호스트 메모리 버퍼에 저장된 타깃 데이터를 유지하지 않는다는 것을 디폴트 인에이블 정보가 지시할 때, 타깃 시점은, 호스트 메모리 버퍼에 접근 가능하다는 것을 지시하는 셋 피쳐 커맨드를 호스트로부터 수신한 시점으로 결정될 수 있다.
메모리 시스템의 동작 방법은, 타깃 시점에 상기 호스트 메모리 버퍼에 저장된 타깃 데이터를 액세스하는 단계를 추가로 포함할 수 있다.
본 발명의 실시예들에 의하면, 메모리 시스템이 저전력 모드 상태에서 깨어날 때 호스트 내의 호스트 메모리 버퍼에 저장된 데이터를 액세스하는 과정에 소요되는 시간을 단축하고, 메모리 시스템이 저전력 모드 상태에서 깨어나는 과정에서, 메모리 시스템이 부팅하는 데 소요되는 시간을 단축할 수 있다.
도 1은 본 발명의 실시예들에 따른 메모리 시스템의 개략적인 구성도이다.
도 2는 본 발명의 실시예들에 따른 메모리 장치를 개략적으로 나타낸 블록도이다.
도 3은 본 발명의 실시예들에 따른 메모리 장치의 워드 라인 및 비트 라인의 구조를 나타낸 도면이다.
도 4는 본 발명의 실시예들에 따른 메모리 시스템의 개략적인 동작을 나타낸 도면이다.
도 5는 본 발명의 실시예들에 따른 메모리 시스템이 호스트로부터 디폴트 인에이블 정보를 수신하는 방법의 일 예를 나타낸 도면이다.
도 6은 본 발명의 실시예들에 따른 메모리 시스템이 디폴트 인에이블 정보에 따라 타깃 데이터를 액세스하는 동작을 나타낸 흐름도이다.
도 7은 본 발명의 실시예들에 따른 메모리 시스템이 타깃 데이터를 액세스하는 동작의 일 예를 나타낸 시퀀스 다이어그램이다.
도 8은 본 발명의 실시예들에 따른 메모리 시스템이 타깃 데이터를 액세스하는 동작의 다른 예를 나타낸 시퀀스 다이어그램이다.
도 9는 본 발명의 실시예들에 따른 타깃 데이터의 일 예를 나타낸 도면이다.
도 10은 본 발명의 실시예들에 따른 메모리 시스템이 호스트 메모리 버퍼에 부팅 컨텍스트를 카피하는 동작의 일 예를 나타낸 도면이다.
도 11은 본 발명의 실시예들에 따른 메모리 시스템이 제2 부팅 컨텍스트를 업데이트하는 동작의 일 예를 나타낸 도면이다.
도 12는 도 12에서 설명한 제2 부팅 컨텍스트를 업데이트하는 동작의 일 예를 나타낸 흐름도이다.
도 13은 본 발명의 실시예들에 따른 메모리 시스템이 저전력 모드 상태에서 깨어날 때 타깃 부팅 컨텍스트를 생성하는 동작의 일 예를 나타낸 도면이다.
도 14는 도 13에서 설명한 타깃 부팅 컨텍스트를 생성하는 방법의 일 예를 나타낸 도면이다.
도 15는 도 14에서 설명한 타깃 부팅 컨텍스트를 생성하는 방법의 일 예를 나타낸 흐름도이다.
도 16은 본 발명의 실시예들에 따른 메모리 시스템이 에러가 발생한 부팅 컨텍스트 엔트리를 리로드하는 동작의 일 예를 나타낸 도면이다.
도 17은 도 16에서 설명한 에러가 발생한 부팅 컨텍스트 엔트리를 리로드하는 동작의 일 예를 나타낸 흐름도이다.
도 18은 본 발명의 실시예들에 따른 메모리 시스템의 동작 방법의 일 예를 나타낸 도면이다.
도 19는 본 발명의 실시예들에 따른 메모리 시스템의 동작 방법의 다른 예를 나타낸 도면이다.
도 20은 본 발명의 실시예들에 따른 컴퓨팅 시스템의 구성도이다.
이하에서는, 본 발명의 실시예들을 첨부된 도면을 참조하여 상세히 설명한다.
도 1은 본 발명의 실시예들에 따른 메모리 시스템(100)의 개략적인 구성도이다.
도 1을 참조하면, 본 발명의 실시예들에 따른 메모리 시스템(100)은 데이터를 저장하는 메모리 장치(110)와, 메모리 장치(110)를 제어하는 메모리 컨트롤러(120) 등을 포함할 수 있다.
메모리 장치(110)는 다수의 메모리 블록(Memory Block)을 포함하며, 메모리 컨트롤러(120)의 제어에 응답하여 동작한다. 여기서, 메모리 장치(110)의 동작은 일 예로, 리드 동작(Read Operation), 프로그램 동작(Program Operation; "Write Operation" 이라고도 함) 및 소거 동작(Erasure Operation) 등을 포함할 수 있다.
메모리 장치(110)는 데이터를 저장하는 복수의 메모리 셀(Memory Cell; 간단히 줄여서 "셀" 이라고도 함)을 포함하는 메모리 셀 어레이(Memory Cell Array)를 포함할 수 있다. 이러한 메모리 셀 어레이는 메모리 블록 내에 존재할 수 있다.
예를 들어, 메모리 장치(110)는 DDR SDRAM(Double Data Rate Synchronous Dynamic Random Access Memory), LPDDR4(Low Power Double Data Rate4) SDRAM, GDDR(Graphics Double Data Rate) SDRAM, LPDDR(Low Power DDR), RDRAM(Rambus Dynamic Random Access Memory), 낸드 플래시 메모리(NAND Flash Memory), 3차원 낸드 플래시 메모리(3D NAND Flash Memory), 노아 플래시 메모리(NOR Flash memory), 저항성 램(Resistive Random Access Memory: RRAM), 상변화 메모리(Phase-Change Memory: PRAM), 자기저항 메모리(Magnetoresistive Random Access Memory: MRAM), 강유전체 메모리(Ferroelectric Random Access Memory: FRAM), 또는 스핀주입 자화반전 메모리(Spin Transfer Torque Random Access Memory: STT-RAM) 등으로 다양한 타입으로 구현될 수 있다.
한편, 메모리 장치(110)는 3차원 어레이 구조(three-Dimensional Array structure)로 구현될 수 있다. 본 발명의 실시예들은 전하 저장층이 전도성 부유 게이트(Floating Gate)로 구성된 플래시 메모리 장치는 물론, 전하 저장층이 절연막으로 구성된 차지 트랩형 플래시(Charge Trap Flash; CTF)에도 적용될 수 있다.
메모리 장치(110)는 메모리 컨트롤러(120)로부터 커맨드 및 어드레스 등을 수신하고, 메모리 셀 어레이 중 어드레스에 의해 선택된 영역을 액세스하도록 구성된다. 즉, 메모리 장치(110)는 어드레스에 의해 선택된 영역에 대해 커맨드에 해당하는 동작을 수행할 수 있다.
예를 들면, 메모리 장치(110)는 프로그램 동작, 리드 동작 및 소거 동작 등을 수행할 수 있다. 이와 관련하여, 프로그램 동작 시, 메모리 장치(110)는 어드레스에 의해 선택된 영역에 데이터를 프로그램 할 것이다. 리드 동작 시, 메모리 장치(110)는 어드레스에 의해 선택된 영역으로부터 데이터를 읽을 것이다. 소거 동작 시, 메모리 장치(110)는 어드레스에 의해 선택된 영역에 저장된 데이터를 소거할 것이다.
메모리 컨트롤러(120)는 메모리 장치(110)에 대한 쓰기(프로그램), 읽기, 소거 및 백그라운드(background) 동작을 제어할 수 있다. 여기서, 백그라운드 동작은 일 예로 가비지 컬렉션(GC, Garbage Collection), 웨어 레벨링(WL, Wear Leveling), 또는 배드 블록 관리(BBM, Bad Block Management) 동작 등 중 하나 이상을 포함할 수 있다.
메모리 컨트롤러(120)는 호스트(HOST)의 요청에 따라 메모리 장치(110)의 동작을 제어할 수 있다. 이와 다르게, 메모리 컨트롤러(120)는 호스트(HOST)의 요청과 무관하게 메모리 장치(110)의 동작을 제어할 수도 있다.
한편, 메모리 컨트롤러(120)와 호스트(HOST)는 서로 분리된 장치일 수도 있다. 경우에 따라서, 메모리 컨트롤러(120)와 호스트(HOST)는 하나의 장치로 통합되어 구현될 수도 있다. 아래에서는, 설명의 편의를 위하여, 메모리 컨트롤러(120)와 호스트(HOST)가 서로 분리된 장치인 것을 예로 들어 설명한다.
도 1을 참조하면, 메모리 컨트롤러(120)는 메모리 인터페이스(122) 및 제어 회로(123) 등을 포함할 수 있으며, 호스트 인터페이스(121) 등을 더 포함할 수 있다.
호스트 인터페이스(121)는 호스트(HOST)와의 통신을 위한 인터페이스를 제공한다.
제어 회로(123)는 호스트(HOST)로부터 커맨드를 수신할 때, 호스트 인터페이스(121)를 통해서 커맨드를 수신하여, 수신된 커맨드를 처리하는 동작을 수행할 수 있다.
메모리 인터페이스(122)는, 메모리 장치(110)와 연결되어 메모리 장치(110)와의 통신을 위한 인터페이스를 제공한다. 즉, 메모리 인터페이스(122)는 제어 회로(123)의 제어에 응답하여 메모리 장치(110)와 메모리 컨트롤러(120)를 인터페이스를 제공하도록 구성될 수 있다.
제어 회로(123)는 메모리 컨트롤러(120)의 전반적인 제어 동작을 수행하여 메모리 장치(110)의 동작을 제어한다. 이를 위해, 일 예로, 제어 회로(123)는 프로세서(124), 워킹 메모리(125) 등 중 하나 이상을 포함할 수 있으며, 경우에 따라서, 에러 검출 및 정정 회로(ECC Circuit, 126) 등을 더 포함할 수 있다.
프로세서(124)는 메모리 컨트롤러(120)의 제반 동작을 제어하고, 논리 연산을 수행할 수 있다. 프로세서(124)는 호스트 인터페이스(121)를 통해 호스트(HOST)와 통신하고, 메모리 인터페이스(122)를 통해 메모리 장치(110)와 통신할 수 있다.
프로세서(124)는 플래시 변환 계층(FTL: Flash Translation Layer)의 기능을 수행할 수 있다. 프로세서(124)는 플래시 변환 계층(FTL)을 통해 호스트가 제공한 논리 블록 어드레스(LBA, logical block address)를 물리 블록 어드레스(PBA, physical block address)로 변환할 수 있다. 플래시 변환 계층(FTL)은 매핑 테이블을 이용하여 논리 블록 어드레스(LBA)를 입력 받아, 물리 블록 어드레스(PBA)로 변환시킬 수 있다.
플래시 변환 계층의 주소 맵핑 방법에는 맵핑 단위에 따라 여러 가지가 있다. 대표적인 어드레스 맵핑 방법에는 페이지 맵핑 방법(Page mapping method), 블록 맵핑 방법(Block mapping method), 그리고 혼합 맵핑 방법(Hybrid mapping method)이 있다.
프로세서(124)는 호스트(HOST)로부터 수신된 데이터를 랜더마이즈하도록 구성된다. 예를 들면, 프로세서(124)는 랜더마이징 시드(seed)를 이용하여 호스트(HOST)로부터 수신된 데이터를 랜더마이즈할 것이다. 랜더마이즈된 데이터는 저장될 데이터로서 메모리 장치(110)에 제공되어 메모리 셀 어레이에 프로그램 된다.
프로세서(124)는 리드 동작 시 메모리 장치(110)로부터 수신된 데이터를 디랜더마이즈하도록 구성된다. 예를 들면, 프로세서(124)는 디랜더마이징 시드를 이용하여 메모리 장치(110)로부터 수신된 데이터를 디랜더마이즈할 것이다. 디랜더마이즈된 데이터는 호스트(HOST)로 출력될 것이다.
프로세서(124)는 펌웨어(FirmWare)를 실행하여 메모리 컨트롤러(120)의 동작을 제어할 수 있다. 다시 말해, 프로세서(124)는, 메모리 컨트롤러(120)의 제반 동작을 제어하고, 논리 연산을 수행하기 위하여, 부팅 시 워킹 메모리(125)에 로딩 된 펌웨어를 실행(구동)할 수 있다.
펌웨어(FirmWare)는 메모리 시스템(100) 내에서 실행되는 프로그램으로서, 다양한 기능적 계층들을 포함할 수 있다.
예를 들어, 펌웨어는, 호스트(HOST)에서 메모리 시스템(100)에 요구하는 논리 주소(Logical Address)와 메모리 장치(110)의 물리 주소(Physical Address) 간의 변환 기능을 하는 플래시 변환 계층(FTL: Flash Translation Layer)와, 호스트(HOST)에서 저장 장치인 메모리 시스템(100)에 요구하는 커맨드를 해석하여 플래시 변환 계층(FTL)에 전달하는 역할을 하는 호스트 인터페이스 계층(HIL: Host Interface Layer)와, 플래시 변환 계층(FTL)에서 지시하는 커맨드를 메모리 장치(110)로 전달하는 플래시 인터페이스 계층(FIL: Flash Interface Layer) 등 중 하나 이상을 포함할 수 있다.
이러한 펌웨어는, 일 예로, 메모리 장치(110)에 저장되어 있다가 워킹 메모리(125)에 로딩 될 수 있다.
워킹 메모리(125)는 메모리 컨트롤러(120)를 구동하기 위해 필요한 펌웨어, 프로그램 코드, 커맨드 또는 데이터들을 저장할 수 있다. 이러한 워킹 메모리(125)는, 일 예로, 휘발성 메모리로서, SRAM (Static RAM), DRAM (Dynamic RAM) 및 SDRAM(Synchronous DRAM) 등 중 하나 이상을 포함할 수 있다.
에러 검출 및 정정 회로(126)는 에러 정정 코드(Error Correction Code)를 이용하여 확인 대상 데이터의 에러 비트를 검출하고, 검출된 에러 비트를 정정하도록 구성될 수 있다. 여기서, 확인 대상 데이터는, 일 예로, 워킹 메모리(125)에 저장된 데이터이거나, 메모리 장치(110)로부터 읽어온 데이터 등일 수 있다.
에러 검출 및 정정 회로(126)는 에러 정정 코드로 데이터를 디코딩하도록 구현될 수 있다. 에러 검출 및 정정 회로(126)는 다양한 코드 디코더로 구현될 수 있다. 예를 들어, 비체계적 코드 디코딩을 수행하는 디코더 또는 체계적 코드 디코딩을 수행하는 디코더가 이용될 수 있다.
예를 들면, 에러 검출 및 정정 회로(126)는 읽기 데이터들 각각에 대해 섹터(Sector) 단위로 에러 비트를 검출할 수 있다. 즉, 각각의 읽기 데이터는 복수의 섹터(Sector)로 구성될 수 있다. 섹터(Sector)는 플래시 메모리의 읽기 단위인 페이지(Page)보다 더 작은 데이터 단위를 의미할 수 있다. 각각의 읽기 데이터를 구성하는 섹터들은 어드레스를 매개로 서로 대응될 수 있다.
에러 검출 및 정정 회로(126)는 비트 에러율(Bit Error Rate, BER)을 산출하고, 섹터 단위로 정정 가능 여부를 판단할 수 있다. 에러 검출 및 정정 회로(126)는 예를 들어, 비트 에러율(BER)이 기준값(reference value)보다 높은 경우 해당 섹터를 정정 불가능(Uncorrectable or Fail)으로 판단할 것이다. 반면에, 비트 에러율(BER)이 기준값보다 낮은 경우 해당 섹터를 정정 가능(Correctable or Pass)으로 판단할 것이다.
에러 검출 및 정정 회로(126)는 모든 읽기 데이터들에 대해 순차적으로 에러 검출 및 정정 동작을 수행할 수 있다. 에러 검출 및 정정 회로(126)는 읽기 데이터에 포함된 섹터가 정정 가능한 경우 다음 읽기 데이터에 대해서는 해당 섹터에 대한 에러 검출 및 정정 동작을 생략할 수 있다. 이렇게 모든 읽기 데이터들에 대한 에러 검출 및 정정 동작이 종료되면, 에러 검출 및 정정 회로(126)는 마지막까지 정정 불가능으로 판단된 섹터를 검출할 수 있다. 정정 불가능한 것으로 판단된 섹터는 하나 또는 그 이상일 수 있다. 에러 검출 및 정정 회로(126)는 정정 불가능으로 판단된 섹터에 대한 정보(ex. 어드레스 정보)를 프로세서(124)로 전달할 수 있다.
버스(127)는 메모리 컨트롤러(120)의 구성 요소들(121, 122, 124, 125, 126) 사이의 채널(Channel)을 제공하도록 구성될 수 있다. 이러한 버스(127)는, 일 예로, 각종 제어 신호, 커맨드 등을 전달하기 위한 제어 버스와, 각종 데이터를 전달하기 위한 데이터 버스 등을 포함할 수 있다.
메모리 컨트롤러(120)의 전술한 구성 요소들(121, 122, 124, 125, 126)은 예시일 뿐이다. 메모리 컨트롤러(120)의 전술한 구성 요소들(121, 122, 124, 125, 126) 중 일부의 구성 요소는 삭제되거나, 메모리 컨트롤러(120)의 전술한 구성 요소들 (121, 122, 124, 125, 126) 중 몇몇 구성 요소들이 하나로 통합될 수 있다. 경우에 따라, 메모리 컨트롤러(120)의 전술한 구성 요소들 이외에 하나 이상의 다른 구성 요소가 추가될 수도 있다.
아래에서는, 도 2를 참조하여 메모리 장치(110)에 대하여 더욱 상세하게 설명한다.
도 2는 본 발명의 실시예들에 따른 메모리 장치(110)를 개략적으로 나타낸 블록도다.
도 2를 참조하면, 본 발명의 실시예들에 따른 메모리 장치(110)는, 메모리 셀 어레이(Memory Cell Array, 210), 어드레스 디코더(Address Decoder, 220), 읽기 및 쓰기 회로(Read and Write Circuit, 230), 제어 로직(Control Logic, 240) 및 전압 생성 회로(Voltage Generation Circuit, 250) 등을 포함할 수 있다.
메모리 셀 어레이(210)는 다수의 메모리 블록(BLK1~BLKz, z는 2 이상의 자연수)을 포함할 수 있다.
다수의 메모리 블록(BLK1~BLKz)에는, 다수의 워드 라인(WL)과 다수의 비트 라인(BL)이 배치되며, 다수의 메모리 셀(MC)이 배열될 수 있다.
다수의 메모리 블록(BLK1~BLKz)은 다수의 워드 라인(WL)을 통해 어드레스 디코더(220)와 연결될 수 있다. 다수의 메모리 블록(BLK1~BLKz)은 다수의 비트 라인(BL)을 통해 읽기 및 쓰기 회로(230)와 연결될 수 있다.
다수의 메모리 블록(BLK1~BLKz) 각각은 다수의 메모리 셀을 포함할 수 있다. 예를 들어, 다수의 메모리 셀은 불휘발성 메모리 셀들이며, 수직 채널 구조를 갖는 불휘발성 메모리 셀들로 구성될 수 있다.
메모리 셀 어레이(210)는 2차원 구조의 메모리 셀 어레이로 구성될 수 있으며, 경우에 따라서는, 3차원 구조의 메모리 셀 어레이로 구성될 수도 있다.
한편, 메모리 셀 어레이(210)에 포함되는 복수의 메모리 셀 각각은 적어도 1비트의 데이터를 저장할 수 있다. 일 예로, 메모리 셀 어레이(210)에 포함되는 복수의 메모리 셀 각각은 1비트의 데이터를 저장하는 싱글-레벨 셀(SLC: Single-Level Cell)일 수 있다. 다른 예로, 메모리 셀 어레이(210)에 포함되는 복수의 메모리 셀 각각은 2비트의 데이터를 저장하는 멀티-레벨 셀(MLC: Multi-Level Cell)일 수 있다. 또 다른 예로, 메모리 셀 어레이(210)에 포함되는 복수의 메모리 셀 각각은 3비트의 데이터를 저장하는 트리플-레벨 셀(TLC: Triple-Level Cell)일 수 있다. 또 다른 예로, 메모리 셀 어레이(210)에 포함되는 복수의 메모리 셀 각각은 4비트의 데이터를 저장하는 쿼드-레벨 셀(QLC: Quad-Level Cell)일 수 있다. 또 다른 예로, 메모리 셀 어레이(210)는 5비트 이상의 데이터를 각각 저장하는 복수의 메모리 셀을 포함할 수도 있다.
도 2를 참조하면, 어드레스 디코더(220), 읽기 및 쓰기 회로(230), 제어 로직(240) 및 전압 생성 회로(250) 등은 메모리 셀 어레이(210)를 구동하는 주변 회로로서 동작할 수 있다.
어드레스 디코더(220)는 다수의 워드 라인(WL)을 통해 메모리 셀 어레이(210)에 연결될 수 있다.
어드레스 디코더(220)는 제어 로직(240)의 제어에 응답하여 동작하도록 구성될 수 있다.
어드레스 디코더(220)는 메모리 장치(110) 내부의 입출력 버퍼를 통해 어드레스(Address)를 수신할 수 있다. 어드레스 디코더(220)는 수신된 어드레스 중 블록 어드레스(Block Address)를 디코딩하도록 구성될 수 있다. 어드레스 디코더(220)는 디코딩된 블록 어드레스에 따라 적어도 하나의 메모리 블록을 선택할 수 있다.
어드레스 디코더(220)는 전압 생성 회로(250)로부터 읽기 전압(Vread) 및 패스 전압(Vpass)을 입력 받을 수 있다.
어드레스 디코더(220)는 리드 동작 중 읽기 전압 인가 동작 시, 선택된 메모리 블록 내 선택된 워드 라인(WL)으로 읽기 전압(Vread)를 인가하고, 나머지 비 선택된 워드 라인들(WL)에는 패스 전압(Vpass)을 인가할 수 있다.
어드레스 디코더(220)는 프로그램 검증 동작 시, 선택된 메모리 블록 내 선택된 워드 라인(WL)에 전압 생성 회로(250)에서 발생된 검증 전압을 인가하고, 나머지 비 선택된 워드 라인들(WL)에 패스 전압(Vpass)을 인가할 수 있다.
어드레스 디코더(220)는 수신된 어드레스 중 열 어드레스를 디코딩 하도록 구성될 수 있다. 어드레스 디코더(220)는 디코딩 된 열 어드레스를 읽기 및 쓰기 회로(230)에 전송할 수 있다.
메모리 장치(110)의 리드 동작 및 프로그램 동작은 페이지 단위로 수행될 수 있다. 리드 동작 및 프로그램 동작 요청 시에 수신되는 어드레스는 블록 어드레스, 행 어드레스 및 열 어드레스 중 하나 이상을 포함할 수 있다.
어드레스 디코더(220)는 블록 어드레스 및 행 어드레스에 따라 하나의 메모리 블록 및 하나의 워드 라인을 선택할 수 있다. 열 어드레스는 어드레스 디코더(220)에 의해 디코딩 되어 읽기 및 쓰기 회로(230)에 제공될 수 있다.
어드레스 디코더(220)는 블록 디코더, 행 디코더, 열 디코더 및 어드레스 버퍼 등 중 하나 이상을 포함할 수 있다.
읽기 및 쓰기 회로(230)는 다수의 페이지 버퍼(PB)를 포함할 수 있다. 읽기 및 쓰기 회로(230)는 메모리 셀 어레이(210)의 리드 동작(Read Operation) 시에는 "읽기 회로(Read Circuit)"로 동작하고, 쓰기 동작(Write Operation) 시에는 "쓰기 회로(Write Circuit)"로 동작할 수 있다.
전술한 읽기 및 쓰기 회로(230)는 다수의 페이지 버퍼(PB)를 포함하는 페이지 버퍼 회로(Page Buffer Circuit) 또는 데이터 레지스터 회로(Data Register Circuit)라고도 한다. 여기서, 읽기 및 쓰기 회로(230)는 데이터 처리 기능을 담당하는 데이터 버퍼(Data Buffer)를 포함할 수 있고, 경우에 따라서, 캐싱 기능을 담당하는 캐쉬 버퍼(Cache Buffer)를 추가로 더 포함할 수 있다.
다수의 페이지 버퍼(PB)는 다수의 비트 라인(BL)을 통해 메모리 셀 어레이(210)에 연결될 수 있다. 다수의 페이지 버퍼(PB)는 리드 동작 및 프로그램 검증 동작 시, 메모리 셀들의 문턱전압(Vth)을 센싱하기 위하여, 메모리 셀들과 연결된 비트 라인들(BL)에 센싱 전류를 계속적으로 공급하면서, 대응하는 메모리 셀의 프로그램 상태에 따라 흐르는 전류량이 변화되는 것을 센싱 노드를 통해 감지하여 센싱 데이터로 래치할 수 있다.
읽기 및 쓰기 회로(230)는 제어 로직(240)에서 출력되는 페이지 버퍼 제어 신호들에 응답하여 동작할 수 있다.
읽기 및 쓰기 회로(230)는 리드 동작 시, 메모리 셀의 데이터를 센싱하여 독출 데이터를 임시 저장한 후, 메모리 장치(110)의 입출력 버퍼로 데이터(DATA)를 출력한다. 예시적인 실시 예로서, 읽기 및 쓰기 회로(230)는 페이지 버퍼들(PB) 또는 페이지 레지스터들 이외에도, 열 선택 회로 등을 포함할 수 있다.
제어 로직(240)은 어드레스 디코더(220), 읽기 및 쓰기 회로(230), 및 전압 생성 회로(250) 등과 연결될 수 있다. 제어 로직(240)은 메모리 장치(110)의 입출력 버퍼를 통해 커맨드(CMD) 및 제어 신호(CTRL)를 수신할 수 있다.
제어 로직(240)은 제어 신호(CTRL)에 응답하여 메모리 장치(110)의 제반 동작을 제어하도록 구성될 수 있다. 제어 로직(240)은 다수의 페이지 버퍼(PB)의 센싱 노드의 프리 차지 전위 레벨을 조절하기 위한 제어 신호를 출력할 수 있다.
제어 로직(240)은 메모리 셀 어레이(210)의 리드 동작을 수행하도록 읽기 및 쓰기 회로(230)를 제어할 수 있다. 전압 생성 회로(250)는, 제어 로직(240)에서 출력되는 전압 생성 회로 제어 신호에 응답하여, 리드 동작 시, 이용되는 읽기 전압(Vread) 및 패스 전압(Vpass)을 생성할 수 있다.
한편, 전술한 메모리 장치(110)의 메모리 블록 각각은 다수의 워드 라인(WL)과 대응되는 다수의 페이지와 다수의 비트 라인(BL)과 대응되는 다수의 스트링으로 구성될 수 있다.
메모리 블록(BLK)에는 다수의 워드 라인(WL)과 다수의 비트 라인(BL)이 교차하면서 배치될 수 있다. 예를 들어, 다수의 워드 라인(WL) 각각은 행 방향으로 배치되고, 다수의 비트 라인(BL) 각각은 열 방향으로 배치될 수 있다. 다른 예를 들어, 다수의 워드 라인(WL) 각각은 열 방향으로 배치되고, 다수의 비트 라인(BL) 각각은 행 방향으로 배치될 수 있다.
다수의 워드 라인(WL) 중 하나와 다수의 비트 라인(BL) 중 하나에 연결되는 메모리 셀이 정의될 수 있다. 각 메모리 셀에는 트랜지스터가 배치될 수 있다.
예를 들어, 메모리 셀(MC)에 배치된 트랜지스터는 드레인, 소스 및 게이트 등을 포함할 수 있다. 트랜지스터의 드레인(또는 소스)은 해당 비트 라인(BL)과 직접 또는 다른 트랜지스터를 경유하여 연결될 수 있다. 트랜지스터의 소스(또는 드레인)는 소스 라인(그라운드일 수 있음)과 직접 또는 다른 트랜지스터를 경유하여 연결될 수 있다. 트랜지스터의 게이트는 절연체에 둘러싸인 플로팅 게이트(Floating Gate)와 워드 라인(WL)으로부터 게이트 전압이 인가되는 컨트롤 게이트(Control Gate)를 포함할 수 있다.
각 메모리 블록에는, 2개의 최외곽 워드 라인 중 읽기 및 쓰기 회로(230)와 더 인접한 제1 최외곽 워드 라인의 바깥쪽에 제1 선택 라인(소스 선택 라인 또는 드레인 선택 라인이라고도 함)이 더 배치될 수 있으며, 다른 제2 최외곽 워드 라인의 바깥쪽에 제2 선택 라인(드레인 선택 라인 또는 소스 선택 라인이라고도 함)이 더 배치될 수 있다.
경우에 따라서, 제1 최외곽 워드 라인과 제1 선택 라인 사이에는 하나 이상의 더미 워드 라인이 더 배치될 수 있다. 또한, 제2 최외곽 워드 라인과 제2 선택 라인 사이에도 하나 이상의 더미 워드 라인이 더 배치될 수 있다.
전술한 메모리 블록의 리드 동작 및 프로그램 동작(쓰기 동작)은 페이지 단위로 수행될 수 있으며, 소거(Erasure) 동작은 메모리 블록 단위로 수행될 수 있다.
도 3는 본 발명의 실시예들에 따른 메모리 장치(110)의 워드 라인(WL) 및 비트 라인(BL)의 구조를 나타낸 도면이다.
도 3를 참조하면, 메모리 장치(110)에는, 메모리 셀들(MC)이 모여 있는 핵심 영역과 이 핵심 영역의 나머지 영역에 해당하며 메모리 셀 어레이(210)의 동작을 위해 서포트(Support)해주는 보조 영역이 존재한다.
핵심 영역은 페이지들(PG)과 스트링들(STR)으로 구성될 수 있다. 이러한 핵심 영역에는, 다수의 워드 라인(WL1 ~ WL9)과 다수의 비트 라인(BL)이 교차하면서 배치된다.
다수의 워드 라인(WL1 ~ WL9)은 행 디코더(310)와 연결되고, 다수의 비트 라인(BL)은 열 디코더(320)와 연결될 수 있다. 다수의 비트 라인(BL)와 열 디코더(420) 사이에는 읽기 및 쓰기 회로(230)에 해당하는 데이터 레지스터(330)가 존재할 수 있다.
다수의 워드 라인(WL1 ~ WL9)은 다수의 페이지(PG)와 대응된다.
예를 들어, 도 3와 같이 다수의 워드 라인(WL1 ~ WL9) 각각은 하나의 페이지(PG)와 대응될 수 있다. 이와 다르게, 다수의 워드 라인(WL1 ~ WL9) 각각이 사이즈가 큰 경우, 다수의 워드 라인(WL1 ~ WL9) 각각은 둘 이상(예: 2개 또는 4개)의 페이지(PG)와 대응될 수도 있다. 페이지(PG)는 프로그램 동작과 리드 동작을 진행하는데 있어서 최소 단위가 되며, 프로그램 동작 및 리드 동작 시, 동일 페이지(PG) 내에서의 모든 메모리 셀(MC)은 동시 동작을 수행할 수 있다.
다수의 비트 라인(BL)은 홀수 번째 비트 라인(BL)과 짝수 번째 비트 라인(BL)을 구분되면서 열 디코더(320)와 연결될 수 있다.
메모리 셀(MC)에 액세스 하기 위해서는, 주소가 먼저 입출력 단을 거쳐 행 디코더(310)와 열 디코더(320)를 통하여 핵심 영역으로 들어와서, 타깃 메모리 셀을 지정할 수 있다. 타깃 메모리 셀을 지정한다는 것은 행 디코더(310)와 연결된 워드 라인들(WL1 ~ WL9)과 열 디코더(320)와 연결된 비트 라인들(BL)의 교차되는 사이트에 있는 메모리 셀(MC)에 데이터를 프로그램 하거나 프로그램 된 데이터를 읽어 내기 위하여 액세스 한다는 것을 의미한다.
메모리 장치(110)의 데이터 처리 모두는, 데이터 레지스터(330)를 경유하여 프로그램 및 읽기가 되므로, 데이터 레지스터(330)는 중추적 역할을 한다. 데이터 레지스터(330)의 데이터 처리가 늦어지면 다른 모든 영역에서는 데이터 레지스터(330)가 데이터 처리를 완료할 때까지 기다려야 한다. 또한, 데이터 레지스터(330)의 성능이 저하되면, 메모리 장치(110)의 전체 성능을 저하시킬 수 있다.
도 3의 예시를 참조하면, 1개의 스트링(STR)에는, 다수의 워드 라인(WL1 ~ WL9)과 연결되는 다수의 트랜지스터(TR1 ~ TR9)가 존재할 수 있다. 다수의 트랜지스터(TR1 ~ TR9)가 존재하는 영역들이 메모리 셀들(MC)에 해당한다. 여기서, 다수의 트랜지스터(TR1 ~ TR9)는 전술한 바와 같이, 제어 게이트 (CG)와 플로팅 게이트(FG)를 포함하는 트랜지스터들이다.
다수의 워드 라인(WL1 ~ WL9)은 2개의 최외곽 워드 라인(WL1, WL9)을 포함한다. 2개의 최외곽 워드 라인(WL1, WL9) 중 신호 경로적 측면에서 데이터 레지스터(330)와 더 인접한 제1 최외곽 워드 라인(WL1)의 바깥쪽에는 제1 선택 라인(DSL)이 더 배치되고, 다른 제2 최외곽 워드 라인(WL9)의 바깥쪽에는 제2 선택 라인(SSL)이 더 배치될 수 있다.
제1 선택 라인(DSL)에 의해 온-오프가 제어되는 제1 선택 트랜지스터(D-TR)는 제1 선택 라인(DSL)과 연결된 게이트 전극을 가지고 있을 뿐, 플로팅 게이트(FG)를 포함하지 않는 트랜지스터이다. 제2 선택 라인(SSL)에 의해 온-오프가 제어되는 제2 선택 트랜지스터(S-TR)는 제2 선택 라인(SSL)과 연결된 게이트 전극을 가지고 있을 뿐, 플로팅 게이트(FG)를 포함하지 않는 트랜지스터이다.
제1 선택 트랜지스터(D-TR)는 해당 스트링(STR)과 데이터 레지스터(430) 간의 연결을 온 또는 오프 시키는 스위치 역할을 한다. 제2 선택 트랜지스터(S-TR)는 해당 스트링(STR)과 소스 라인(SL) 간의 연결을 온 또는 오프 시켜주는 스위치 역할을 한다. 즉, 제1 선택 트랜지스터(D-TR) 및 제2 선택 트랜지스터(S-TR)는 해당 스트링(STR)의 양쪽 끝에 있으면서, 신호를 이어주고 끊어내는 문지기 역할을 한다.
메모리 시스템(100)은, 프로그램 동작 시, 프로그램 할 비트 라인(BL)의 타깃 메모리 셀(MC)에 전자를 채워야 하기 때문에, 제1 선택 트랜지스터(D-TR)의 게이트 전극에 소정의 턴-온 전압(Vcc)를 인가하여 제1 선택 트랜지스터(D-TR)를 턴-온 시키고, 제2 선택 트랜지스터(S-TR)의 게이트 전극에는 소정의 턴-오프 전압(예: 0V)을 인가하여 제2 선택 트랜지스터(S-TR)를 턴-오프 시킨다.
메모리 시스템(100)은, 리드 동작 또는 검증(Verification) 동작 시, 제1 선택 트랜지스터(D-TR) 및 제2 선택 트랜지스터(S-TR)를 모두 턴-온 시켜준다. 이에 따라, 전류가 해당 스트링(STR)을 관통하여 그라운드에 해당하는 소스 라인(SL)으로 빠질 수 있어서, 비트 라인(BL)의 전압 레벨이 측정될 수 있다. 다만, 리드 동작 시, 제1 선택 트랜지스터(D-TR) 및 제2 선택 트랜지스터(S-TR)의 온-오프 타이밍의 시간 차이가 있을 수 있다.
메모리 시스템(100)은, 소거(Erasure) 동작 시, 소스 라인(SL)을 통하여 기판(Substrate)에 소정 전압(예: +20V)를 공급하기도 한다. 메모리 시스템(100)은, 소거(Erasure) 동작 시, 제1 선택 트랜지스터(D-TR) 및 제2 선택 트랜지스터(S-TR)를 모두 플로팅(Floating) 시켜서 무한대의 저항을 만들어 준다. 이에 따라, 제1 선택 트랜지스터(D-TR) 및 제2 선택 트랜지스터(S-TR)의 역할이 없도록 해주고, 플로팅 게이트(FG)와 기판(Substrate) 사이에서만 전위 차이에 의한 전자(electron)가 동작할 수 있도록 구조화 되어 있다.
도 4는 본 발명의 실시예들에 따른 메모리 시스템(100)의 개략적인 동작을 나타낸 도면이다.
도 4를 참조하면, 메모리 시스템(100)은 데이터를 저장 가능한 메모리 장치(110) 및 메모리 장치(110)와 통신하고 메모리 장치(110)를 제어하는 메모리 컨트롤러(120)를 포함할 수 있다.
그리고 메모리 시스템(100)은 호스트(HOST)와 통신할 수 있다. 호스트(HOST)와 메모리 시스템(100)은 다양한 방식의 인터페이스를 통해 통신할 수 있다.
일 예로, 메모리 시스템(100)은 호스트(HOST)와 NVMe 인터페이스를 통해 통신할 수 있다. 즉, 호스트(HOST)는 NVMe 인터페이스를 통해 메모리 시스템(100)으로 커맨드 및 데이터를 전송할 수 있다. 그리고 메모리 시스템(100)은 호스트(HOST)로부터 수신한 커맨드를 처리한 후에 해당 커맨드에 대한 응답을 NVMe 인터페이스를 통해 호스트(HOST)로 전송할 수 있다.
도 4에서, 메모리 시스템(100)의 메모리 컨트롤러(120)는 호스트(HOST)로부터 디폴트 인에이블 정보(DE)를 수신할 수 있다.
디폴트 인에이블 정보(DE)는, 메모리 시스템(100)이 저전력 모드 상태일 때, 호스트(HOST)가 호스트(HOST) 내부의 호스트 메모리 버퍼(HMB)의 설정(configuration) 및 호스트 메모리 버퍼(HMB)에 저장된 타깃 데이터(TGT_DATA)를 유지하는지 여부를 지시하는 정보를 의미한다.
메모리 시스템(100)은 호스트(HOST)로부터 공급되는 전원이 차단될 경우에 저전력 모드 상태로 진입할 수 있다. 저전력 모드 상태로 진입할 경우, 메모리 시스템(100)은 호스트(HOST)로부터 정상적으로 전원이 공급될 때에 비해 보다 적은 전력을 소비하도록 동작한다. 일 예로, 메모리 시스템(100)이 호스트(HOST)와 NVMe 인터페이스를 통해 통신할 때, 저전력 모드 상태는 RTD3(Runtime D3) 상태일 수 있다.
메모리 시스템(100)은, 전력 소비량을 감소시킬 필요가 있는 경우(e.g. 호스트(HOST)로부터 공급되는 전원이 차단됨)에 저전력 모드 상태로 진입함으로써, 전력 소비량을 줄일 수 있다. 이후, 메모리 시스템(100)은 호스트(HOST)로부터 전력 공급이 재개될 경우 저전력 모드 상태에서 깨어날 수 있다.
한편, 메모리 시스템(100)이 저전력 모드 상태로 진입하더라도, 호스트(HOST)는 정상적으로 전력을 사용할 수 있다. 이 경우, 호스트(HOST)는 호스트 메모리 버퍼(HMB)의 설정 및 호스트 메모리 버퍼(HMB)에 저장된 타깃 데이터(TGT_DATA)를 유지할 수 있다.
만약 메모리 시스템(100)이 저전력 모드 상태일 때에도 호스트(HOST)가 호스트 메모리 버퍼(HMB)의 설정 및 호스트 메모리 버퍼(HMB)에 저장된 타깃 데이터를 유지할 경우, 메모리 시스템(100)은 저전력 모드 상태에서 깨어난 이후에, 호스트 메모리 버퍼에 액세스 가능하다는 것을 지시하는 커맨드를 호스트(HOST)로부터 수신하지 않아도, 이미 알고 있는 호스트 메모리 버퍼(HMB)에 대한 정보를 기초로 하여 호스트 메모리 버퍼(HMB)에 액세스할 수 있다. 따라서, 메모리 시스템(100)은 저전력 모드 상태에서 깨어난 후에 호스트 메모리 버퍼(HMB)를 액세스하는 과정에서 소요되는 시간을 단축시킬 수 있다.
구체적으로, 디폴트 인에이블 정보(DE)가 제1값(VAL_1)일 때, 디폴트 인에이블 정보(DE)는, 메모리 시스템(100)이 저전력 모드 상태일 때 호스트(HOST)가 호스트 메모리 버퍼(HMB)의 설정 및 호스트 메모리 버퍼(HMB)에 저장된 타깃 데이터(TGT_DATA)를 유지한다는 것을 지시할 수 있다. 그리고 디폴트 인에이블 정보(DE)가 제2값(VAL_2)일 때, 디폴트 인에이블 정보(DE)는, 메모리 시스템(100)이 저전력 모드 상태일 때 호스트(HOST)가 호스트 메모리 버퍼(HMB)의 설정 및 호스트 메모리 버퍼(HMB)에 저장된 타깃 데이터(TGT_DATA)를 유지하지 않는다는 것을 지시할 수 있다. 이때, 제1값(VAL_1)과 제2값(VAL_2)은 임의의 값(e.g. 제1값은 1, 제2값은 0)으로 설정될 수 있으며, 제2값(VAL_2)은 제1값(VAL_1)과 다르다.
도 5는 본 발명의 실시예들에 따른 메모리 시스템(100)이 호스트(HOST)로부터 디폴트 인에이블 정보(DE)를 수신하는 방법의 일 예를 나타낸 도면이다.
도 5를 참조하면, 메모리 시스템(100)의 메모리 컨트롤러(120)는, 호스트 메모리 버퍼(HMB)에 대한 셋 피쳐(Set Features) 커맨드의 특정 디워드(DWORD)을 통해, 호스트(HOST)로부터 디폴트 인에이블 정보(DE)를 수신할 수 있다. 일 예로, 특정 디워드는 DWORD 11일 수 있다.
도 5에서, 호스트 메모리 버퍼(HMB)에 대한 셋 피쳐(Set Features) 커맨드의 특정 DWORD(e.g. DWORD 11)의 0번째 비트는 EHM(Enable Host Memory) 비트이고 1번째 비트는 MR(Memory return) 비트이다.
EHM 비트는, 호스트(HOST)가 호스트 메모리 버퍼(HMB)를 인에이블하는지 또는 디스에이블하는지를 지시하는 비트이다. 일반적으로, 호스트(HOST)는, 메모리 시스템(100)이 저전력 모드 상태로 진입하기 전에 EHM 비트의 값을 0으로 설정한 셋 피쳐 커맨드를 메모리 시스템(100)에 전송함으로써, 메모리 시스템(100)이 호스트 메모리 버퍼(HMB)에 접근하는 것을 디스에이블(disable)할 수 있다. 그리고 호스트(HOST)는, 메모리 시스템(100)이 저전력 모드 상태에서 깨어난 후에 EHM 비트의 값을 1로 설정한 셋 피쳐 커맨드를 메모리 시스템(100)에 전송함으로써, 메모리 시스템(100)이 호스트 메모리 버퍼(HMB)에 접근하는 것을 인에이블(enable)할 수 있다. 이때, 메모리 시스템(100)은 EHM 비트의 값을 1로 설정한 셋 피쳐 커맨드를 호스트(HOST)로부터 수신하기 전에는 호스트 메모리 버퍼(HMB)에 접근할 수 없다.
그리고 MR 비트는, 호스트(HOST)가 이전에 호스트 메모리 버퍼(HMB)로 할당된 영역의 속성(e.g. 주소, 사이즈)을 동일하게 호스트 메모리 버퍼(HMB)로 사용할 수 있는지 여부를 지시하는 비트이다. 이때, 메모리 시스템(100)은 저전력 모드 상태에서 깨어난 호스트 메모리 버퍼(HMB)를 접근하는 과정에서 MR 비트의 정보를 활용할 수 있다. 단, MR 비트는 메모리 시스템(100)이 저전력 모드 상태일 때 호스트 메모리 버퍼(HMB)의 설정 및 호스트 메모리 버퍼(HMB)에 저장된 데이터가 유지되는지 여부를 지시하지는 않는다.
이때, 호스트 메모리 버퍼(HMB)에 대한 셋 피쳐(Set Features) 커맨드의 DWORD 11의 N번째 비트가 디폴트 인에이블 정보(DE)에 대응하는 비트일 수 있다. 이때, N은 2 이상인 임의의 자연수일 수 있다.
이상에서, 디폴트 인에이블 정보(DE)의 특징과 디폴트 인에이블 정보(DE)가 전송되는 방법에 대해 설명하였다. 이하, 메모리 시스템(100)이 디폴트 인에이블 정보(DE)를 이용하는 구체적인 방법의 일 예를 설명한다.
도 6은 본 발명의 실시예들에 따른 메모리 시스템(100)이 디폴트 인에이블 정보(DE)에 따라 타깃 데이터(TGT_DATA)를 액세스하는 동작을 나타낸 흐름도이다.
도 6을 참조하면, 메모리 시스템(100)의 메모리 컨트롤러(120)는, 도 4에서 설명한 바와 같이, 호스트(HOST)로부터 디폴트 인에이블 정보(DE)를 수신할 수 있다(S610).
그리고, 메모리 컨트롤러(120)는 S610 단계에서 수신한 디폴트 인에이블 정보(DE)에 따라 타깃 시점을 결정할 수 있다(S620). 이때, 타깃 시점은, 메모리 시스템(100)이 저전력 모드 상태에서 깨어난 후에 호스트 메모리 버퍼(HMB)에 저장된 타깃 데이터(TGT_DATA)를 액세스하는 시점을 의미한다.
그리고, 메모리 컨트롤러(120)는 타깃 시점에 호스트 메모리 버퍼(HMB)에 저장된 타깃 데이터(TGT_DATA)를 액세스할 수 있다(S630).
즉, 메모리 컨트롤러(120)는 디폴트 인에이블 정보(DE)에 따라서, 호스트 메모리 버퍼(HMB)에 저장된 타깃 데이터(TGT_DATA)를 액세스하는 시점을 다르게 결정할 수 있다.
이하, 메모리 시스템(100)이 결정된 타깃 시점을 기초로 타깃 데이터(TGT_DATA)를 액세스하는 동작을 시퀀스 다이어그램을 통해 설명한다.
도 7은 본 발명의 실시예들에 따른 메모리 시스템(100)이 타깃 데이터(TGT_DATA)를 액세스하는 동작의 일 예를 나타낸 시퀀스 다이어그램이다.
도 7을 참조하면, 먼저 호스트(HOST)는 디폴트 인에이블 정보(DE)를 메모리 시스템(100)에 전송할 수 있다(S710). 이때, 디폴트 인에이블 정보(DE)의 값은 제1값(VAL_1)이다. 디폴트 인에이블 정보(DE)는 메모리 시스템(100)이 저전력 모드 상태일 때 호스트(HOST)가 호스트 메모리 버퍼(HMB)의 설정 및 호스트 메모리 버퍼(HMB)에 저장된 타깃 데이터를 유지한다는 것을 지시한다.
메모리 시스템(100)은 S710 단계에서 수신한 디폴트 인에이블 정보(DE)를 기초로 하여, 타깃 시점을 호스트(HOST)와 메모리 시스템(100) 간의 통신 링크에 액세스 가능한 시점으로 결정할 수 있다(S720). 호스트(HOST)와 메모리 시스템(100) 간의 통신 링크에 액세스 가능한 시점은, 호스트(HOST)와 메모리 시스템(100)이 서로 PCIe 링크 식별을 완료함으로써 서로 데이터 통신이 가능한 시점을 의미한다. 이는 호스트(HOST)와 메모리 시스템(100)이 서로 NVMe 인터페이스를 통해 통신이 가능한 시점(Controller Enable 동작이 완료된 시점)보다 이전이다.
이후 메모리 시스템(100)은 저전력 모드 상태에 진입할 수 있다(S730). 예를 들어, 메모리 시스템(100)은 전술한 바와 같이 호스트(HOST)로부터 전력 공급이 차단된 경우에 전력 소비를 줄이기 위해 저전력 모드 상태에 진입할 수 있다.
이후 메모리 시스템(100)은 저전력 모드 상태에서 깨어날 수 있다(S740). 예를 들어, 메모리 시스템(100)은 저전력 모드 상태에 진입한 후에 호스트(HOST)로부터 전력 공급이 재개된 경우에 저전력 모드 상태에서 깨어날 수 있다. 메모리 시스템(100)은 저전력 모드 상태에서 깨어난 후 호스트(HOST)와 통신 링크를 연결할 수 있다(S750).
S750 단계에서, 호스트(HOST)와 메모리 시스템(100) 간의 통신 링크에 액세스 가능한 시점, 즉 타깃 시점이 경과되었으므로, 메모리 시스템(100)은 호스트 메모리 버퍼(HMB)에 저장된 타깃 데이터(TGT_DATA)를 액세스할 수 있다(S760). 메모리 시스템(100)이 저전력 모드 상태에 진입한 동안에도 호스트(HOST)가 호스트 메모리 버퍼(HMB)의 설정 및 호스트 메모리 버퍼(HMB)에 저장된 타깃 데이터(TGT_DATA)를 유지하기 때문에, 메모리 시스템(100)은 호스트(HOST)와 메모리 시스템(100) 간의 통신 링크에 액세스 가능한 시점에 바로 호스트 메모리 버퍼(HMB)에 저장된 타깃 데이터(TGT_DATA)를 액세스할 수 있다.
도 8은 본 발명의 실시예들에 따른 메모리 시스템(100)이 타깃 데이터를 액세스하는 동작의 다른 예를 나타낸 시퀀스 다이어그램이다.
도 8을 참조하면, 먼저 호스트(HOST)는 디폴트 인에이블 정보(DE)를 메모리 시스템(100)에 전송할 수 있다(S810). 이때, 디폴트 인에이블 정보(DE)의 값은 제2값(VAL_2)이다. 디폴트 인에이블 정보(DE)는 메모리 시스템(100)이 저전력 모드 상태일 때 호스트(HOST)가 호스트 메모리 버퍼(HMB)의 설정 및 호스트 메모리 버퍼(HMB)에 저장된 타깃 데이터를 유지하지 않는다는 것을 지시한다.
메모리 시스템(100)은 S810 단계에서 수신한 디폴트 인에이블 정보(DE)를 기초로 하여, 호스트 메모리 버퍼(HMB)에 접근 가능하다는 것을 지시하는 셋 피쳐 커맨드를 호스트(HOST)로부터 수신한 시점으로 타깃 시점을 결정할 수 있다(S820).
이후 메모리 시스템(100)은 저전력 모드 상태에 진입할 수 있다(S830). 예를 들어, 메모리 시스템(100)은 전술한 바와 같이 호스트(HOST)로부터 전력 공급이 차단된 경우에 전력 소비를 줄이기 위해 저전력 모드 상태에 진입할 수 있다.
이후 메모리 시스템(100)은 저전력 모드 상태에서 깨어날 수 있다(S840). 예를 들어, 메모리 시스템(100)은 저전력 모드 상태에 진입한 후에 호스트(HOST)로부터 전력 공급이 재개된 경우에 저전력 모드 상태에서 깨어날 수 있다. 메모리 시스템(100)은 저전력 모드 상태에서 깨어난 후 호스트(HOST)와 통신 링크를 연결할 수 있다(S850).
한편, S850 단계에서 호스트(HOST)와 메모리 시스템(100) 간의 통신 링크에 액세스 가능한 시점은 이미 경과하였지만, 메모리 시스템(100)은 아직 호스트 메모리 버퍼(HMB)에 저장된 타깃 데이터(TGT_DATA)를 액세스할 수 없다. 수신한 디폴트 인에이블 정보(DE)의 값이 제2값(VAL_2)이므로, 메모리 시스템(100)은, 메모리 시스템(100)이 저전력 모드 상태에 진입한 동안에 호스트(HOST)가 호스트 메모리 버퍼(HMB)의 설정 및 타깃 데이터(TGT_DATA)를 유지하였다는 것을 보장할 수 없기 때문이다.
이후, 호스트(HOST)는, 호스트 메모리 버퍼(HMB)에 접근 가능하다는 것을 지시하는 셋 피쳐 커맨드를 메모리 시스템(100)에 전송할 수 있다(S860). 이때, 메모리 시스템(100)에 전송된 셋 피쳐 커맨드에서, 전술한 EHM(Enable Host Memory) 비트는 1로 셋될 수 있다. S860 단계 이후에 타깃 시점이 경과되었으므로, 메모리 시스템(100)은 호스트 메모리 버퍼(HMB)에 저장된 타깃 데이터(TGT_DATA)를 액세스할 수 있다(S870).
즉, 메모리 시스템(100)은, 도 7의 경우에 비해, 타깃 데이터(TGT_DATA)를 액세스하는 시점이 지연된다.
도 7과 도 8을 비교하면, 메모리 시스템(100)이 저전력 모드 상태일 때 호스트(HOST)가 호스트 메모리 버퍼(HMB)에 저장된 타깃 데이터를 유지하고 있을 경우에, 메모리 시스템(100)은, 메모리 시스템(100)이 저전력 모드 상태일 때 호스트(HOST)가 호스트 메모리 버퍼(HMB)에 저장된 타깃 데이터를 유지하지 않을 경우에 비하여, 타깃 데이터(TGT_DATA)를 보다 빠르게 액세스할 수 있다.
이하, 전술한 타깃 데이터(TGT_DATA)의 구체적인 일 예를 설명한다.
도 9는 본 발명의 실시예들에 따른 타깃 데이터(TGT_DATA)의 일 예를 나타낸 도면이다.
도 9를 참조하면, 타깃 데이터(TGT_DATA)는 부팅 컨텍스트(BC, booting context)일 수 있다.
부팅 컨텍스트(BC)는 메모리 시스템(100)이 저전력 모드 상태에서 깨어날 때 메모리 시스템(100)을 부팅하기 위하여 사용되는 데이터이다. 일 예로, 부팅 컨텍스트(BC)는 메모리 시스템(100)에 포함된 각 모듈을 동작시키기 위해 필요한 컨텍스트, 저전력 모드 상태로 진입하기 전에 호스트 인터페이스 계층(HIL)에서 관리하고 있던 NVMe 피쳐(feature)들에 대한 설정값 및 플래시 변환 계층(FTL) 상의 맵 데이터를 포함할 수 있다.
한편, 본 발명의 실시예들에서 부팅 컨텍스트(BC)는 복수의 부팅 컨텍스트 엔트리들(BE)을 포함할 수 있다. 이때, 각 부팅 컨텍스트 엔트리(BE)의 크기는 미리 설정된 크기일 수 있다. 메모리 시스템(100)은, 부팅 컨텍스트(BC)를 미리 설정된 크기의 복수의 세그먼트(segment)들로 나누는 방식으로 부팅 컨텍스트 엔트리들(BE)을 생성할 수 있다.
메모리 시스템(100)이 저전력 모드 상태에서 깨어날 때, 메모리 시스템(100)은 부팅 동작을 실행하기 위해서 부팅 컨텍스트를 메모리 시스템(100) 내부의 메모리(e.g. 워킹 메모리(125))에 로드하고 호스트(HOST)로부터 수신한 4KB 리드 커맨드를 처리한다.
이와 같이, 메모리 시스템(100)이 저전력 모드 상태에서 깨어나는 시점부터 전술한 4KB 리드 커맨드를 처리하는 것을 완료하는 시점까지의 시간이 메모리 시스템(100)의 부팅 소요 시간으로 결정된다. 이때, 메모리 시스템(100)의 부팅 소요 시간의 요구사항(requirement)는 호스트(HOST)에 의해 결정될 수 있다.
이때, 부팅 컨텍스트를 로드하는데 소요되는 시간이 메모리 시스템(100)의 부팅 소요 시간의 대부분을 차지한다. 따라서, 메모리 시스템(100)의 부팅 소요 시간의 요구사항을 만족하기 위해서는, 부팅 컨텍스트를 로드하는데 소요되는 시간을 단축하는 것이 중요하다.
일반적으로, 메모리 시스템(100)은 부팅 컨텍스트를 메모리 장치(110)에서 로드한다. 하지만, 메모리 시스템(100)이 부팅 컨텍스트를 메모리 장치(110) 외에 다른 곳에서 함께 로드한다면, 부팅 컨텍스트를 로드하는데 소요되는 시간을 단축할 수 있다.
본 발명의 실시예들에서, 메모리 시스템(100)은 미리 부팅 컨텍스트를 호스트 메모리 버퍼(HMB)에 저장하고, 저전력 모드 상태에서 깨어날 때 1) 메모리 장치(110)에 기 저장된 부팅 컨텍스트 및 2) 호스트 메모리 버퍼(HMB)에 저장된 부팅 컨텍스트를 모두 사용할 수 있다. 이를 통해, 메모리 시스템(100)은, 부팅 컨텍스트를 메모리 장치(110)에서만 로드할 때에 비하여, 부팅 컨텍스트를 로드하는데 소요되는 시간을 단축할 수 있다.
이하, 호스트 메모리 버퍼(HMB)를 사용하기 위해서, 메모리 시스템(100)이 호스트 메모리 버퍼(HMB)에 부팅 컨텍스트를 카피하는 동작의 일 예를 설명한다.
도 10은 본 발명의 실시예들에 따른 메모리 시스템(100)이 호스트 메모리 버퍼(HMB)에 부팅 컨텍스트를 카피하는 동작의 일 예를 나타낸 도면이다.
도 10을 참조하면, 먼저 호스트(HOST)는 디폴트 인에이블 정보(DE)의 값을 제1값(VAL_1)으로 설정하여 메모리 시스템(100)으로 전송하였다고 가정한다.
이때, 메모리 시스템(100)의 메모리 컨트롤러(120)는, 메모리 장치(110)에 기 저장된 부팅 컨텍스트인 제1 부팅 컨텍스트(BC1)을 호스트 메모리 버퍼(HMB)로 카피할 수 있다. 즉, 제1 부팅 컨텍스트(BC1)의 카피본인 제2 부팅 컨텍스트(BC2)가 호스트 메모리 버퍼(HMB)에 저장될 수 있다.
그리고 메모리 컨트롤러(120)는 호스트 메모리 버퍼(HMB)에 저장된 제2 부팅 컨텍스트(BC2)를 타깃 데이터(TGT_DATA)로 설정할 수 있다.
한편, 전술한 제1 부팅 컨텍스트(BC1)의 카피본인 제2 부팅 컨텍스트(BC2)가 호스트 메모리 버퍼(HMB)에 저장된 이후에 제1 부팅 컨텍스트(BC1)가 업데이트될 수 있다. 이 경우, 제1 부팅 컨텍스트(BC1)의 내용과 제2 부팅 컨텍스트(BC2)의 내용을 동일하게 유지할 수 있도록, 메모리 시스템(100)은 제2 부팅 컨텍스트(BC2) 역시 업데이트할 필요가 있다. 이하, 이에 대해 설명한다.
도 11은 본 발명의 실시예들에 따른 메모리 시스템(100)이 제2 부팅 컨텍스트(BC2)를 업데이트하는 동작의 일 예를 나타낸 도면이다.
도 11에서, 제1 부팅 컨텍스트(BC1)는 복수의 부팅 컨텍스트 엔트리들(BE1_1, BE1_2, ~, BE1_N-1, BE1_N)을 포함하고, 제2 부팅 컨텍스트(BC2)는 복수의 부팅 컨텍스트 엔트리들(BE2_1, BE2_2, ~, BE2_N-1, BE2_N)을 포함할 수 있다.
메모리 시스템(100)의 메모리 컨트롤러(120)는, 메모리 시스템(100)이 저전력 모드 상태에 진입하기 전에 업데이트 부팅 컨텍스트 엔트리 정보(UPDATE_BE_INFO)를 기록할 수 있다.
업데이트 부팅 컨텍스트 엔트리 정보(UPDATE_BE_INFO)는, 제1 부팅 컨텍스트(BC1)에 포함된 복수의 부팅 컨텍스트 엔트리들(BE1_1, BE1_2, ~, BE1_N-1, BE1_N) 중에서, 제2 부팅 컨텍스트(BC2)가 호스트 메모리 버퍼(HMB)에 저장된 이후에 업데이트된 부팅 컨텍스트 엔트리에 대한 정보를 의미한다.
한편, 도 11에서는 업데이트 부팅 컨텍스트 엔트리 정보(UPDATE_BE_INFO)가 메모리 컨트롤러(120) 내에 저장된 경우를 예로 들어 설명하였으나, 업데이트 부팅 컨텍스트 엔트리 정보(UPDATE_BE_INFO)는 메모리 장치(110) 내에 저장될 수도 있다. 그리고 업데이트 부팅 컨텍스트 엔트리 정보(UPDATE_BE_INFO)는 다양한 자료 구조(e.g. 비트맵, 테이블, 리스트)를 사용하여 기록될 수 있다.
일 예로, 도 11에서, 업데이트 부팅 컨텍스트 엔트리 정보(UPDATE_BE_INFO)는, 제1 부팅 컨텍스트(BC1)에 포함된 복수의 부팅 컨텍스트 엔트리들(BE1_1, BE1_2, ~, BE1_N-1, BE1_N) 중에서, 부팅 컨텍스트 엔트리(BE1_2)와 부팅 컨텍스트 엔트리(BE1_N)가 업데이트되었다는 것을 지시한다.
메모리 컨트롤러(120)는 기록된 업데이트 부팅 컨텍스트 엔트리 정보(UPDATE_BE_INFO)를 기초로 하여, 호스트 메모리 버퍼(HMB)에 저장된 제2 부팅 컨텍스트(BC2)에 포함된 부팅 컨텍스트 엔트리들(BE2_1, BE2_2, ~, BE2_N-1, BE2_N) 중 전체 또는 일부를 업데이트할 수 있다.
도 11에서, 메모리 컨트롤러(120)는 제2 부팅 컨텍스트(BC2)에 포함된 부팅 컨텍스트 엔트리들(BE2_1, BE2_2, ~ BE2_N-1, BE2_N) 중에서, 부팅 컨텍스트 엔트리(BE2_2)와 부팅 컨텍스트 엔트리(BE2_N-1)을 업데이트할 수 있다. 부팅 컨텍스트 엔트리(BE2_2)는 제1 부팅 컨텍스트(BC1)에 포함된 부팅 컨텍스트 엔트리(BE1_2)에 대응하고, 부팅 컨텍스트 엔트리(BE2_N)는 제1 부팅 컨텍스트(BC1)에 포함된 부팅 컨텍스트 엔트리(BE1_N)에 대응한다.
이하, 도 11에서 설명한 동작의 일 예를 흐름도를 통해 설명한다.
도 12는 도 11에서 설명한 제2 부팅 컨텍스트(BC2)를 업데이트하는 동작의 일 예를 나타낸 흐름도이다.
도 12을 참조하면, 메모리 시스템(100)의 메모리 컨트롤러(120)는 제1 부팅 컨텍스트(BC1)에 포함된 부팅 컨텍스트 엔트리들(BE1_1, BE1_2, ~ , BE1_N-1, BE1_N) 중에서 업데이트된 부팅 컨텍스트 엔트리를 확인할 수 있다(S1210).
그리고 메모리 컨트롤러(120)는 업데이트된 부팅 컨텍스트 엔트리의 정보를 기초로 하여, 업데이트 부팅 컨텍스트 엔트리 정보(UPDATE_BE_INFO)를 기록할 수 있다(S1220).
그리고 메모리 컨트롤러(120)는 업데이트 부팅 컨텍스트 엔트리 정보(UPDATE_BE_INFO)를 기초로, 호스트 메모리 버퍼(HMB)에 저장된 제2 부팅 컨텍스트(BC2)를 업데이트할 수 있다(S1230).
그리고 메모리 컨트롤러(120)는 메모리 시스템(100)에 대한 셧다운이 발생하였는지 여부를 판단한다(S1240). 만약, 셧다운이 발생하지 않은 경우(S1240-N), 메모리 컨트롤러(120)는 다시 S1210 단계로 복귀할 수 있다. 제1 부팅 컨텍스트(BC1)에 포함된 부팅 컨텍스트 엔트리들(BE1_1, BE1_2, ~, BE1_N-1, BE1_N)이 이후에 추가로 업데이트될 수 있기 때문이다.
반면, 셧다운이 발생한 경우(S1240-Y), 메모리 컨트롤러(120)는 최종적으로 업데이트 부팅 컨텍스트 엔트리 정보(UPDATE_BE_INFO)를 기초로, 호스트 메모리 버퍼(HMB)에 저장된 제2 부팅 컨텍스트(BC2)를 업데이트할 수 있다(S1250). 셧다운 과정에서 발생할 수 있는 부팅 컨텍스트 엔트리들(BE1_1, BE 1_2, ~, BE1_N-1, BE1_N)에 발생한 추가 변경 사항을 셧다운이 완료되기 전에 제2 부팅 컨텍스트(BC2)에 반영하기 위함이다. 이를 통해, 메모리 장치(110)에 저장된 제1 부팅 컨텍스트(BC1)와 호스트 메모리 버퍼(HMB)에 저장된 제2 부팅 컨텍스트(BC2)의 내용을 동일하게 유지할 수 있다.
그리고 메모리 컨트롤러(120)는 저전력 모드 상태에 진입할 수 있다(S1260).
이상에서는, 메모리 시스템(100)이 저전력 모드 상태에 진입하기 전에 실행하는 동작에 대해 설명하였다. 이하, 메모리 시스템(100)이 저전력 모드 상태에서 깨어날 때 실행하는 동작에 대해 설명한다.
도 13은 본 발명의 실시예들에 따른 메모리 시스템(100)이 저전력 모드 상태에서 깨어날 때 타깃 부팅 컨텍스트(TGT_BC)를 생성하는 동작의 일 예를 나타낸 도면이다.
도 13을 참조하면, 도 11과 마찬가지로, 부팅 컨텍스트는 복수의 부팅 컨텍스트 엔트리들을 포함할 수 있다.
도 13을 참조하면, 메모리 시스템(100)의 메모리 컨트롤러(120)는, 메모리 시스템(100)이 저전력 모드 상태에서 깨어날 때 메모리 시스템(100)을 부팅하기 위해 사용되는 부팅 컨텍스트인 타깃 부팅 컨텍스트(TGT_BC)를 생성할 수 있다.
일 예로, 메모리 컨트롤러(120)는 타깃 부팅 컨텍스트(TGT_BC)를 메모리 컨트롤러(120) 내의 워킹 메모리(125)에 저장할 수 있다.
이때, 메모리 컨트롤러(120)는 타깃 부팅 컨텍스트(TGT_BC)에 포함되는 부팅 컨텍스트 엔트리들(BET_1, BET_2, ~, BET_N-1, BET_N) 각각을, 제1 부팅 컨텍스트(BC1) 또는 제2 부팅 컨텍스트(BC2)에서 로드할 수 있다.
일 예로, 도 13에서, 메모리 컨트롤러(120)는 타깃 부팅 컨텍스트(TGT_BC)에 포함되는 부팅 컨텍스트 엔트리들(BET_1, BET_2, ~, BET_N-1, BET_N) 중에서, 1) 부팅 컨텍스트 엔트리(BET_1)을, 제2 부팅 컨텍스트(BC2)에 포함된 부팅 컨텍스트 엔트리들(BE2_1, BE2_2, ~, BE2_N-1, BE2_N) 중 부팅 컨텍스트 엔트리(BE2_1)에서 로드하고, 2) 부팅 컨텍스트 엔트리(BET_2)을, 제1 부팅 컨텍스트(BC1)에 포함된 부팅 컨텍스트 엔트리들(BE1_1, BE1_2, ~, BE1_N-1, BE1_N) 중 부팅 컨텍스트 엔트리(BE1_2)에서 로드하고, 3) 부팅 컨텍스트 엔트리(BET_N-1)을, 제1 부팅 컨텍스트(BC1)에 포함된 부팅 컨텍스트 엔트리들(BE1_1, BE1_2, ~, BE1_N-1, BE1_N) 중 부팅 컨텍스트 엔트리(BE1_N-1)에서 로드하고, 4) 부팅 컨텍스트 엔트리(BET_N)을, 제2 부팅 컨텍스트(BC2) 에 포함된 부팅 컨텍스트 엔트리들(BE2_1, BE2_2, ~, BE2_N-1, BE2_N) 중 부팅 컨텍스트 엔트리(BE2_N)에서 로드할 수 있다.
이와 같이 메모리 컨트롤러(120)는 타깃 부팅 컨텍스트(TGT_BC)에 포함되는 부팅 컨텍스트 엔트리들(BET_1, BET_2, ~, BET_N-1, BET_N)을 제1 부팅 컨텍스트(BC1) 또는 제2 부팅 컨텍스트(BC2)에서 선택적으로 로드함으로써, 하나의 부팅 컨텍스트에서만 로드할 때에 비하여 타깃 부팅 컨텍스트(TGT_BC)에 포함되는 부팅 컨텍스트 엔트리들(BET_1, BET_2, ~, BET_N-1, BET_N)을 최대 2배 빠르게 생성할 수 있다. 메모리 컨트롤러(120)가 부팅 컨텍스트 엔트리들(BET_1, BET_2, ~, BET_N-1, BET_N) 중 어느 하나를 제1 부팅 컨텍스트(BC1)에서 로드하는 동작과 동시에 부팅 컨텍스트 엔트리들(BET_1, BET_2, ~, BET_N-1, BET_N) 중 다른 하나를 제2 부팅 컨텍스트(BC2)에서 로드하는 동작을 수행할 수 있기 때문이다.
이하, 메모리 컨트롤러(120)는 타깃 부팅 컨텍스트(TGT_BC)에 포함되는 부팅 컨텍스트 엔트리들(BET_1, BET_2, ~ , BET_N-1, BET_N)을 제1 부팅 컨텍스트(BC1) 또는 제2 부팅 컨텍스트(BC2)에서 선택적으로 로드하는 방법의 일 예를 설명한다.
도 14는 도 13에서 설명한 타깃 부팅 컨텍스트(TGT_BC)를 생성하는 방법의 일 예를 나타낸 도면이다.
도 14를 참조하면, 메모리 시스템(100)의 메모리 컨트롤러(120)는, 타깃 부팅 컨텍스트(TGT_BC)를 생성하기 위해, 1) 제1 부팅 컨텍스트(BC1)에 포함된 부팅 컨텍스트 엔트리들(BE1_1, BE1_2, ~, BE1_N-1), BE1_N)을 제1 순서(1st order)로 로드하는 동작과, 2) 제2 부팅 컨텍스트(BC2)에 포함된 부팅 컨텍스트 엔트리들(BE2_1, BE2_2, ~ , BE2_N-1), BE2_N)을 제2 순서(2nd order)로 로드하는 동작을, 타깃 부팅 컨텍스트(TGT_BC)에 포함된 부팅 컨텍스트 엔트리들을 모두 로드할 때까지, 병렬적으로 실행할 수 있다.
이때, 제1 순서와 제2 순서는 서로 다른 순서일 수 있다. 일 예로 제1 순서는 오름차순(ascending order)이고 제2 순서는 내림차순(descending order)일 수 있다. 반대로 제1 순서는 내림차순이고 제2 순서는 오름차순일 수 있다.
한편, 제1 순서와 제2 순서를 결정하는 기준은, 각 부팅 컨텍스트 엔트리들에 대응하는 인덱스일 수 있다. 하나의 부팅 컨텍스트에 포함되는 부팅 컨텍스트 엔트리들은 서로 다른 인덱스 값을 가질 수 있으며, 서로 다른 부팅 컨텍스트에 포함된 두 개의 부팅 컨텍스트 엔트리들의 인덱스가 서로 같을 경우 두 개의 부팅 컨텍스트 엔트리들을 서로 대응된다.
도 14에서, 메모리 컨트롤러(120)는 제1 부팅 컨텍스트(BC1)에 포함된 부팅 컨텍스트 엔트리들(BE1_1, BE1_2, ~, BE1_N-1, BE1_N)을 BE1_N -> BE 1_N-1) -> ? 순으로 로드할 수 있다.
그리고 메모리 컨트롤러(120)는 제2 부팅 컨텍스트(BC2)에 포함된 부팅 컨텍스트 엔트리들(BE2_1, BE2_2, ~, BE2_N-1, BE2_N)을 BE2_1 -> BE2_2 -> ? 순으로 로드할 수 있다.
이와 같이 메모리 컨트롤러(120)는 제1 부팅 컨텍스트(BC1) 및 제2 부팅 컨텍스트(BC2)에서 서로 다른 순서로 부팅 컨텍스트 엔트리를 병렬적으로 로드함으로써, 동일한 인덱스를 가진 부팅 컨텍스트 엔트리를 제1 부팅 컨텍스트(BC1) 및 제2 부팅 컨텍스트(BC2)에서 중복하여 로드하는 것을 방지하고, 타깃 부팅 컨텍스트(TGT_BC)를 생성하는 속도를 높일 수 있다.
도 15는 도 14에서 설명한 타깃 부팅 컨텍스트(TGT_BC)를 생성하는 방법의 일 예를 나타낸 흐름도이다.
도 15를 참조하면, 메모리 시스템(100)의 메모리 컨트롤러(120)는 제1 부팅 컨텍스트(BC1)에서 로드할 하나의 부팅 컨텍스트 엔트리를 제1 순서로 선택하고, 제2 부팅 컨텍스트(BC2)에서 로드할 하나의 부팅 컨텍스트를 제2 순서로 선택할 수 있다(S1510). 이때, 제1 부팅 컨텍스트(BC1)에서 선택된 부팅 컨텍스트의 인덱스와, 제2 부팅 컨텍스트(BC2)에서 선택된 부팅 컨텍스트의 인덱스는 서로 상이하다.
그리고 메모리 컨트롤러(120)는 S1510 단계에서 선택된 부팅 컨텍스트 엔트리들을 병렬적으로 로드할 수 있다(S1520).
그리고 메모리 컨트롤러(120)는 타깃 부팅 컨텍스트(TGT_BC)에 포함되는 부팅 컨텍스트 엔트리들을 모두 로드하였는지 판단한다(S1530).
만약, 타깃 부팅 컨텍스트(TGT_BC)에 포함되는 부팅 컨텍스트 엔트리들을 모두 로드하지 못한 경우에(S1530-N), 메모리 컨트롤러(120)는, 타깃 부팅 컨텍스트(TGT_BC)에 포함되는 부팅 컨텍스트 엔트리들을 추가로 로드하기 위하여, S1510 단계로 복귀할 수 있다.
반면, 타깃 부팅 컨텍스트(TGT_BC)에 포함되는 부팅 컨텍스트 엔트리들을 모두 로드한 경우(S1530-Y), 메모리 컨트롤러(120)는 타깃 부팅 컨텍스트(TGT_BC)를 생성하는 동작을 종료할 수 있다.
이상에서, 메모리 컨트롤러(120)가 타깃 부팅 컨텍스트(TGT_BC)를 생성하는 동작을 설명하였다.
한편, 메모리 시스템(100)의 메모리 컨트롤러(120)가 타깃 부팅 컨텍스트(TGT_BC)를 생성하기 위해, 타깃 부팅 컨텍스트(TGT_BC)에 포함되는 부팅 컨텍스트 엔트리들 각각을 제1 부팅 컨텍스트(BC1) 또는 제2 부팅 컨텍스트(BC2)에서 로드하는 과정에서 에러가 발생할 수 있다. 따라서, 메모리 시스템(100)의 메모리 컨트롤러(120)는 생성된 타깃 부팅 컨텍스트(TGT_BC)에 포함된 부팅 컨텍스트 엔트리들 중에서 에러가 발생한 부팅 컨텍스트 엔트리를 탐색하고, 에러가 발생한 부팅 컨텍스트 엔트리를 리로드할 필요가 있다.
도 16은 본 발명의 실시예들에 따른 메모리 시스템(100)이 에러가 발생한 부팅 컨텍스트 엔트리를 리로드하는 동작의 일 예를 나타낸 도면이다.
도 16을 참조하면, 메모리 시스템(100)의 메모리 컨트롤러(120)는, 타깃 부팅 컨텍스트(TGT_BC)에 포함되는 부팅 컨텍스트 엔트리들(BET_1, BET_2, ~, BET_N-1, BET_N) 중에서 에러가 발생한 부팅 컨텍스트 엔트리를 탐색할 수 있다.
일 예로, 메모리 컨트롤러(120)는 타깃 부팅 컨텍스트(TGT_BC)에 포함되는 부팅 컨텍스트 엔트리들(BET_1, BET_2, ~, BET_N-1, BET_N) 각각에 대한 패리티를 확인할 수 있다. 이를 위해, 메모리 컨트롤러(120)는, 부팅 컨텍스트 엔트리들(BET_1, BET_2, ~, BET_N-1, BET_N) 각각에 대한 패리티를 별도로 계산하거나 또는 부팅 컨텍스트 엔트리들(BET_1, BET_2, ~, BET_N-1, BET_N)을 로드할 때 미리 계산된 패리티를 가져올 수 있다.
그리고, 메모리 컨트롤러(120)는 부팅 컨텍스트 엔트리들(BET_1, BET_2, ~, BET_N-1, BET_N) 중 어느 하나인 타깃 부팅 컨텍스트 엔트리와, 타깃 부팅 컨텍스트 엔트리에 대응하는 기준 패리티를 비교할 수 있다. 타깃 부팅 컨텍스트 엔트리에 대응하는 기준 패리티는, 메모리 장치(110)에 저장된 제1 부팅 컨텍스트(BC1) 또는 별도로 설정된 기준 부팅 컨텍스트에 포함된 부팅 컨텍스트 엔트리들 중 타깃 부팅 컨텍스트 엔트리에 대응하는 부팅 컨텍스트 엔트리에 대한 패리티이다. 한편, 타깃 부팅 컨텍스트 엔트리에 대응하는 기준 패리티는 미리 계산된 값일 수 있다.
만약, 타깃 부팅 컨텍스트 엔트리에 대한 패리티와 기준 패리티가 서로 다르다면, 메모리 컨트롤러(120)는 타깃 부팅 컨텍스트 엔트리에 에러가 발생하였다고 판단할 수 있다.
그리고 메모리 컨트롤러(120)는 타깃 부팅 컨텍스트(TGT_BC)에 포함되는 부팅 컨텍스트 엔트리들(BET_1, BET_2, ~, BET_N-1, BET_N) 중에서 에러가 발생한 부팅 컨텍스트 엔트리를 제1 부팅 컨텍스트(BC1)로부터 리로드할 수 있다.
도 16에서, 메모리 컨트롤러(120)는 타깃 부팅 컨텍스트(TGT_BC)에 포함되는 부팅 컨텍스트 엔트리들(BET_1, BET_2, ~, BET_N-1, BET_N) 중에서, 에러가 발생한 부팅 컨텍스트 엔트리인 부팅 컨텍스트 엔트리(BET_2), 부팅 컨텍스트 엔트리(BET_N)을 제1 부팅 컨텍스트(BC1)로부터 리로드할 수 있다.
도 17은 도 16에서 설명한 에러가 발생한 부팅 컨텍스트 엔트리를 리로드하는 동작의 일 예를 나타낸 흐름도이다.
도 17을 참조하면, 메모리 시스템(100)의 메모리 컨트롤러(120)는, 제1 부팅 컨텍스트(BC1)에 포함된 부팅 컨텍스트 엔트리들 중에서 타깃 부팅 컨텍스트 엔트리에 대응하는 부팅 컨텍스트 엔트리의 패리티인 제1 패리티를 계산할 수 있다(S1710). 이때, 타깃 부팅 컨텍스트 엔트리는, 타깃 부팅 컨텍스트(TGT_BC)에 포함된 부팅 컨텍스트 엔트리들 중에서 에러 발생 여부를 판단하는 타깃이 되는 부팅 컨텍스트 엔트리를 의미한다.
그리고 메모리 컨트롤러(120)는 S1710 단계에서 계산한 제1 패리티와, 타깃 부팅 컨텍스트 엔트리에 대한 패리티인 제2 패리티를 비교할 수 있다(S1720).
그리고 메모리 컨트롤러(120)는 제1 패리티와 제2 패리티가 다른지 판단할 수 있다(S1730).
만약 제1 패리티와 제2 패리티가 다르다면(S1730-Y), 이는 타깃 부팅 컨텍스트 엔트리에 에러가 발생하였다는 것을 의미하므로, 메모리 컨트롤러(120)는 타깃 부팅 컨텍스트 엔트리를 제1 부팅 컨텍스트(BC1)에서 리로드할 수 있다(S1740). 반면, 제1 패리티와 제2 패리티가 동일하다면(S1730-N), 이는 타깃 부팅 컨텍스트 엔트리가 정상이라는 것을 의미하므로, 메모리 컨트롤러(120)는 타깃 부팅 컨텍스트 엔트리를 제1 부팅 컨텍스트(BC1)에서 리로드하는 동작을 수행할 필요가 없다.
도 18은 본 발명의 실시예들에 따른 메모리 시스템(100)의 동작 방법의 일 예를 나타낸 도면이다.
도 18을 참조하면, 메모리 시스템(100)의 동작 방법은, 메모리 시스템(100)과, 메모리 시스템(100)과 통신하는 호스트(HOST) 사이에 통신 링크를 설정하는 단계(S1810)를 포함할 수 있다.
그리고 메모리 시스템(100)의 동작 방법은, 메모리 시스템(100)이 저전력 모드 상태일 때 호스트(HOST)가 호스트 내부의 호스트 메모리 버퍼(HMB)의 설정 및 호스트 메모리 버퍼(HMB)에 저장된 타깃 데이터를 유지하는지 여부를 지시하는 정보인 디폴트 인에이블(default enabled) 정보를 호스트(HOST)로부터 수신하는 단계(S1820)를 포함할 수 있다.
이때, 메모리 시스템(100)은, 호스트 메모리 버퍼(HMB)에 대한 셋 피쳐(Set Features) 커맨드의 특정 DWORD(e.g. DWORD 11)를 통해 호스트(HOST)로부터 디폴트 인에이블 정보를 수신할 수 있다.
도 19는 본 발명의 실시예들에 따른 메모리 시스템(100)의 동작 방법의 다른 예를 나타낸 도면이다.
도 19를 참조하면, 메모리 시스템(100)의 동작 방법은, 도 18과 마찬가지로, 메모리 시스템(100)과 NVMe(Non-Volatile Memory express) 인터페이스를 통해 통신하는 호스트(HOST) 사이에 통신 링크를 설정하는 단계(S1910)를 포함하고, 메모리 시스템(100)이 저전력 모드 상태일 때 호스트(HOST)가 호스트 내부의 호스트 메모리 버퍼(HMB)의 설정 및 호스트 메모리 버퍼(HMB)에 저장된 타깃 데이터를 유지하는지 여부를 지시하는 정보인 디폴트 인에이블(default enabled) 정보를 호스트(HOST)로부터 수신하는 단계(S1920)를 포함할 수 있다.
그리고 메모리 시스템(100)의 동작 방법은, 디폴트 인에이블 정보에 따라 타깃 시점을 결정하는 단계(S1930)를 포함할 수 있다. 타깃 시점은, 메모리 시스템(100)이 저전력 모드 상태에서 깨어난 후 타깃 데이터(TGT_DATA)를 액세스하는 시점일 수 있다.
일 예로, 타깃 시점은, 1) 메모리 시스템(100)이 저전력 모드 상태일 때 호스트(HOST)가 호스트 메모리 버퍼(HMB)의 설정 및 호스트 메모리 버퍼(HMB)에 저장된 타깃 데이터(TGT_DATA)를 유지한다는 것을 디폴트 인에이블 정보(DE)가 지시할 때, 호스트(HOST)와 메모리 시스템(100) 간의 통신 링크에 액세스 가능한 시점으로 결정되고, 2) 메모리 시스템(100)이 저전력 모드 상태일 때 호스트(HOST)가 호스트 메모리 버퍼(HMB)의 설정 및 호스트 메모리 버퍼(HMB)에 저장된 타깃 데이터(TGT_DATA)를 유지하지 않는다는 것을 디폴트 인에이블 정보(DE)가 지시할 때, 호스트 메모리 버퍼(HMB)에 접근 가능하다는 것을 지시하는 셋 피쳐 커맨드를 호스트(HOST)로부터 수신한 시점으로 결정될 수 있다.
그리고 메모리 시스템(100)의 동작 방법은, S1930 단계에서 결정된 타깃 시점에, 호스트 메모리 버퍼(HMB)에 저장된 타깃 데이터(TGT_DATA)를 액세스하는 단계(S1940)를 추가로 포함할 수 있다.
한편, 타깃 데이터(TGT_DATA)는, 메모리 시스템(100)이 저전력 모드 상태에서 깨어날 때 메모리 시스템(100)을 부팅하기 위해 사용되는 부팅 컨텍스트(booting context)일 수 있다. 부팅 컨텍스트는 복수의 부팅 컨텍스트 엔트리들을 포함할 수 있다.
이때, 메모리 시스템(100)의 동작 방법은, 디폴트 인에이블 정보(DE)가 메모리 시스템(100)이 저전력 모드 상태일 때 호스트(HOST)가 호스트 메모리 버퍼(HMB)의 설정 및 호스트 메모리 버퍼(HMB)에 저장된 타깃 데이터를 유지한다는 것을 지시할 때, 메모리 장치(110)에 저장된 부팅 컨텍스트인 제1 부팅 컨텍스트(BC1)의 복사본인 제2 부팅 컨텍스트(BC2)를 타깃 데이터(TGT_DATA)로 설정하는 단계를 추가로 포함할 수 있다.
메모리 시스템(100)의 동작 방법은, 1) 메모리 시스템(100)이 저전력 모드 상태에 진입하기 전에, 제1 부팅 컨텍스트(BC1)에 포함된 복수의 부팅 컨텍스트 엔트리들 중에서, 제2 부팅 컨텍스트(BC2)가 상기 호스트 메모리 버퍼에 저장된 이후에 업데이트된 부팅 컨텍스트 엔트리에 대한 정보인 업데이트 부팅 컨텍스트 엔트리 정보(UPDATE_BE_INFO)를 기록하는 단계 및 2) 업데이트 부팅 컨텍스트 엔트리 정보(UPDATE_BE_INFO)를 기초로, 제2 부팅 컨텍스트(BC2)를 업데이트하는 단계를 추가로 포함할 수 있다.
메모리 시스템(100)의 동작 방법은, 메모리 시스템(100)이 저전력 모드 상태에서 깨어날 때, 메모리 시스템(100)을 부팅하기 위한 부팅 컨텍스트인 타깃 부팅 컨텍스트(TGT_BC)를 생성하기 위한 부팅 컨텍스트 엔트리들 각각을 제1 부팅 컨텍스트(BC1) 또는 제2 부팅 컨텍스트(BC2)에서 로드하는 단계를 추가로 포함할 수 있다.
타깃 부팅 컨텍스트(TGT_BC)를 생성하기 위한 부팅 컨텍스트 엔트리들 각각을 제1 부팅 컨텍스트(BC1) 또는 제2 부팅 컨텍스트(BC2)에서 로드하는 단계는, 일 예로, 제1 부팅 컨텍스트(BC1)에 포함된 부팅 컨텍스트 엔트리들을 제1 순서로 액세스하는 동작과 제2 부팅 컨텍스트(BC2)에 포함된 부팅 컨텍스트 엔트리들을 제2 순서로 액세스하는 동작을, 타깃 부팅 컨텍스트(TGT_BC)를 생성하기 위한 부팅 컨텍스트 엔트리들이 모두 로드될 때까지 병렬적으로 실행하는 단계를 포함할 수 있다.
타깃 부팅 컨텍스트(TGT_BC)를 생성하기 위한 부팅 컨텍스트 엔트리들 각각을 제1 부팅 컨텍스트(BC1) 또는 제2 부팅 컨텍스트(BC2)에서 로드하는 단계는, 일 예로, 1) 타깃 부팅 컨텍스트(TGT_BC)를 생성하기 위한 부팅 컨텍스트 엔트리들 중 에러가 발생한 부팅 컨텍스트 엔트리를 탐색하는 단계 및 2) 에러가 발생한 부팅 컨텍스트 엔트리를 제1 부팅 컨텍스트(BC1)로부터 리로드하는 단계를 포함할 수 있다.
도 20은 본 발명의 실시예들에 따른 컴퓨팅 시스템(2000)의 구성도이다.
도 20을 참조하면, 본 발명의 실시예들에 따른 컴퓨팅 시스템(2000)은 시스템 버스(2060)에 전기적으로 연결되는 메모리 시스템(100), 컴퓨팅 시스템(2000)의 전반적인 동작을 제어하는 중앙처리장치(CPU, 2010), 컴퓨팅 시스템(2000)의 동작과 관련한 데이터 및 정보를 저장하는 램(RAM, 2020), 사용자에게 사용 환경을 제공하기 위한 UI/UX (User Interface/User Experience) 모듈(2030), 외부 장치와 유선 및/또는 무선 방식으로 통신하기 위한 통신 모듈(2040), 컴퓨팅 시스템(2000)이 사용하는 파워를 관리하는 파워 관리 모듈(2050) 등을 포함할 수 있다.
컴퓨팅 시스템(2000)은 PC(Personal Computer)이거나, 스마트 폰, 태블릿 등의 모바일 단말, 또는 각종 전자 기기 등을 포함할 수 있다.
컴퓨팅 시스템(2000)은, 동작 전압을 공급하기 위한 배터리를 더 포함할 수 있으며, 응용 칩셋(Application Chipset), 그래픽 관련 모듈, 카메라 이미지 프로세서(Camera Image Processor), 디램 등을 더 포함할 수도 있다. 이외에도, 이 분야의 통상적인 지식을 습득한 자들에게 자명하다.
한편, 메모리 시스템(100)은, 하드 디스크 드라이브(HDD: Hard Disk Drive)와 같이 자기 디스크에 데이터를 저장하는 장치뿐 아니라, 솔리드 스테이트 드라이브(SSD: Solid State Drive), UFS(Universal Flash Storage) 장치, eMMC(embedded MMC) 장치 등과 같이 비휘발성 메모리에 데이터를 저장하는 장치 등을 포함할 수 있다. 비휘발성 메모리는 ROM(Read Only Memory), PROM(Programmable ROM), EPROM (Electrically Programmable ROM), EEPROM(Electrically Erasable and Programmable ROM), 플래시 메모리, PRAM(Phase-change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), FRAM(Ferroelectric RAM) 등을 포함할 수 있다. 이뿐만 아니라, 메모리 시스템(100)은 다양한 형태의 저장 장치로 구현되어, 다양한 전자 기기 내에 탑재될 수 있다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 또한, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이므로 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.
100: 메모리 시스템 110: 메모리 장치
120: 메모리 컨트롤러 121: 호스트 인터페이스
122: 메모리 인터페이스 123: 제어 회로
124: 프로세서 125: 워킹 메모리
126: 에러 검출 및 정정 회로
210: 메모리 셀 어레이 220: 어드레스 디코더
230: 리드 앤 라이트 회로 240: 제어 로직
250: 전압 생성 회로

Claims (20)

  1. 데이터를 저장 가능한 메모리 장치; 및
    상기 메모리 장치와 통신하고, 상기 메모리 장치를 제어하는 메모리 컨트롤러를 포함하는 메모리 시스템에 있어서,
    상기 메모리 컨트롤러는,
    상기 메모리 시스템과 통신하는 호스트로부터, 상기 메모리 시스템이 상기 호스트로부터 공급되는 전원이 차단된 저전력 모드 상태일 때 상기 호스트가 상기 호스트 내부의 호스트 메모리 버퍼(Host Memory Buffer)의 설정 및 상기 호스트 메모리 버퍼에 저장된 타깃 데이터를 유지하는지 여부를 지시하는 정보인 디폴트 인에이블(default enabled) 정보를 수신하는 메모리 시스템.
  2. 제1항에 있어서,
    상기 메모리 컨트롤러는,
    상기 디폴트 인에이블 정보를, 상기 호스트 메모리 버퍼에 대한 셋 피쳐(Set Features) 커맨드의 특정 디워드(DWORD)를 통해, 상기 호스트로부터 수신하는 메모리 시스템.
  3. 제1항에 있어서,
    상기 메모리 컨트롤러는,
    상기 디폴트 인에이블 정보에 따라, 상기 메모리 시스템이 저전력 모드 상태에서 깨어난 후 상기 타깃 데이터를 액세스하는 시점인 타깃 시점을 결정하고,
    상기 타깃 시점에 상기 호스트 메모리 버퍼에 저장된 타깃 데이터를 액세스하는 메모리 시스템.
  4. 제3항에 있어서,
    상기 메모리 컨트롤러는,
    상기 메모리 시스템이 저전력 모드 상태일 때 상기 호스트가 상기 호스트 메모리 버퍼의 설정 및 상기 호스트 메모리 버퍼에 저장된 타깃 데이터를 유지한다는 것을 상기 디폴트 인에이블 정보가 지시할 때, 상기 타깃 시점을, 상기 호스트와 상기 메모리 시스템 간의 통신 링크에 액세스 가능한 시점으로 결정하고,
    상기 메모리 시스템이 저전력 모드 상태일 때 상기 호스트가 상기 호스트 메모리 버퍼의 설정 및 상기 호스트 메모리 버퍼에 저장된 타깃 데이터를 유지하지 않는다는 것을 상기 디폴트 인에이블 정보가 지시할 때, 상기 타깃 시점을, 상기 호스트 메모리 버퍼에 접근 가능하다는 것을 지시하는 셋 피쳐 커맨드를 상기 호스트로부터 수신한 시점으로 결정하는 메모리 시스템.
  5. 제1항에 있어서,
    상기 타깃 데이터는,
    상기 메모리 시스템이 저전력 모드 상태에서 깨어날 때 상기 메모리 시스템을 부팅하기 위해 사용되는 부팅 컨텍스트(booting context)이고,
    상기 부팅 컨텍스트는 복수의 부팅 컨텍스트 엔트리들을 포함하는 메모리 시스템.
  6. 제5항에 있어서,
    상기 메모리 컨트롤러는,
    상기 메모리 시스템이 저전력 모드 상태일 때 상기 호스트가 상기 호스트 메모리 버퍼에 저장된 타깃 데이터를 유지한다는 것을 상기 디폴트 인에이블 정보가 지시할 때, 상기 메모리 장치에 저장된 부팅 컨텍스트인 제1 부팅 컨텍스트의 복사본인 제2 부팅 컨텍스트를 상기 타깃 데이터로 설정하는 메모리 시스템.
  7. 제6항에 있어서,
    상기 메모리 컨트롤러는,
    상기 메모리 시스템이 저전력 모드 상태에 진입하기 전에, 상기 제1 부팅 컨텍스트에 포함된 복수의 부팅 컨텍스트 엔트리들 중에서, 상기 제2 부팅 컨텍스트가 상기 호스트 메모리 버퍼에 저장된 이후에 업데이트된 부팅 컨텍스트 엔트리에 대한 정보인 업데이트 부팅 컨텍스트 엔트리 정보를 기록하고,
    상기 업데이트 부팅 컨텍스트 엔트리 정보를 기초로, 상기 제2 부팅 컨텍스트를 업데이트하는 메모리 시스템.
  8. 제6항에 있어서,
    상기 메모리 컨트롤러는,
    상기 메모리 시스템이 저전력 모드 상태에서 깨어날 때, 상기 메모리 시스템을 부팅하기 위한 부팅 컨텍스트인 타깃 부팅 컨텍스트를 생성하고,
    상기 타깃 부팅 컨텍스트에 포함되는 부팅 컨텍스트 엔트리들 각각을, 상기 제1 부팅 컨텍스트 또는 상기 제2 부팅 컨텍스트에서 로드하는 메모리 시스템.
  9. 제8항에 있어서,
    상기 메모리 컨트롤러는,
    상기 제1 부팅 컨텍스트에 포함된 부팅 컨텍스트 엔트리들을 제1 순서로 로드하는 동작과 상기 제2 부팅 컨텍스트에 포함된 부팅 컨텍스트 엔트리들을 제2 순서로 로드하는 동작을, 상기 타깃 부팅 컨텍스트에 포함되는 부팅 컨텍스트 엔트리들을 모두 로드할 때까지 병렬적으로 실행하는 메모리 시스템.
  10. 제8항에 있어서,
    상기 메모리 컨트롤러는,
    상기 타깃 부팅 컨텍스트에 포함되는 부팅 컨텍스트 엔트리들 중 에러가 발생한 부팅 컨텍스트 엔트리를 탐색하고,
    상기 에러가 발생한 부팅 컨텍스트 엔트리를 상기 제1 부팅 컨텍스트로부터 리로드하는 메모리 시스템.
  11. 데이터를 저장 가능한 메모리 장치를 포함하는 메모리 시스템의 동작 방법에 있어서,
    상기 메모리 시스템과, 상기 메모리 시스템과 통신하는 호스트 사이에 통신 링크를 설정하는 단계; 및
    상기 호스트로부터, 상기 메모리 시스템이 상기 호스트로부터 공급된 전원이 차단된 저전력 모드 상태일 때 상기 호스트가 상기 호스트 내부의 호스트 메모리 버퍼(Host Memory Buffer)의 설정 및 상기 호스트 메모리 버퍼에 호스트 메모리 버퍼에 저장된 타깃 데이터를 유지하는지 여부를 지시하는 정보인 디폴트 인에이블(default enabled) 정보를 수신하는 단계;를 포함하는 메모리 시스템의 동작 방법.
  12. 제11항에 있어서,
    상기 디폴트 인에이블 정보는,
    상기 호스트 메모리 버퍼에 대한 셋 피쳐(Set Features) 커맨드의 특정 디워드(DWORD)를 통해 상기 호스트로부터 수신되는 메모리 시스템의 동작 방법.
  13. 제11항에 있어서,
    상기 디폴트 인에이블 정보에 따라, 상기 메모리 시스템이 저전력 모드 상태에서 깨어난 후 상기 타깃 데이터를 액세스하는 시점인 타깃 시점을 결정하는 단계; 및
    상기 타깃 시점에 상기 호스트 메모리 버퍼에 저장된 타깃 데이터를 액세스하는 단계;를 추가로 포함하는 메모리 시스템의 동작 방법.
  14. 제11항에 있어서,
    상기 타깃 시점은,
    상기 메모리 시스템이 저전력 모드 상태일 때 상기 호스트가 상기 호스트 메모리 버퍼의 설정 및 상기 호스트 메모리 버퍼에 저장된 타깃 데이터를 유지한다는 것을 상기 디폴트 인에이블 정보가 지시할 때, 상기 호스트와 상기 메모리 시스템 간의 통신 링크에 액세스 가능한 시점으로 결정되고,
    상기 메모리 시스템이 저전력 모드 상태일 때 상기 호스트가 상기 호스트 메모리 버퍼의 설정 및 상기 호스트 메모리 버퍼에 저장된 타깃 데이터를 유지하지 않는다는 것을 상기 디폴트 인에이블 정보가 지시할 때, 상기 호스트 메모리 버퍼에 접근 가능하다는 것을 지시하는 셋 피쳐 커맨드를 상기 호스트로부터 수신한 시점으로 결정되는 메모리 시스템의 동작 방법.
  15. 제11항에 있어서,
    상기 타깃 데이터는,
    상기 메모리 시스템이 저전력 모드 상태에서 깨어날 때 상기 메모리 시스템을 부팅하기 위해 사용되는 부팅 컨텍스트(booting context)이고,
    상기 부팅 컨텍스트는 복수의 부팅 컨텍스트 엔트리들을 포함하는 메모리 시스템의 동작 방법.
  16. 제15항에 있어서,
    상기 디폴트 인에이블 정보가 상기 메모리 시스템이 저전력 모드 상태일 때 상기 호스트가 상기 호스트 메모리 버퍼의 설정 및 상기 호스트 메모리 버퍼에 저장된 타깃 데이터를 유지한다는 것을 지시할 때, 상기 메모리 장치에 저장된 부팅 컨텍스트인 제1 부팅 컨텍스트의 복사본인 제2 부팅 컨텍스트를 상기 타깃 데이터로 설정하는 단계;를 추가로 포함하는 메모리 시스템의 동작 방법.
  17. 제16항에 있어서,
    상기 메모리 시스템이 저전력 모드 상태에 진입하기 전에, 상기 제1 부팅 컨텍스트에 포함된 복수의 부팅 컨텍스트 엔트리들 중에서, 상기 제2 부팅 컨텍스트가 상기 호스트 메모리 버퍼에 저장된 이후에 업데이트된 부팅 컨텍스트 엔트리에 대한 정보인 업데이트 부팅 컨텍스트 엔트리 정보를 기록하는 단계; 및
    상기 업데이트 부팅 컨텍스트 엔트리 정보를 기초로, 상기 제2 부팅 컨텍스트를 업데이트하는 단계;를 추가로 포함하는 메모리 시스템의 동작 방법.
  18. 제16항에 있어서,
    상기 메모리 시스템이 저전력 모드 상태에서 깨어날 때, 상기 메모리 시스템을 부팅하기 위한 부팅 컨텍스트인 타깃 부팅 컨텍스트를 생성하기 위한 부팅 컨텍스트 엔트리들 각각을, 상기 제1 부팅 컨텍스트 또는 상기 제2 부팅 컨텍스트에서 로드하는 단계를 추가로 포함하는 메모리 시스템의 동작 방법.
  19. 제18항에 있어서,
    상기 타깃 부팅 컨텍스트를 생성하기 위한 부팅 컨텍스트 엔트리들 각각을 상기 제1 부팅 컨텍스트 또는 상기 제2 부팅 컨텍스트에서 로드하는 단계는,
    상기 타깃 부팅 컨텍스트를 생성하기 위한 부팅 컨텍스트 엔트리들을 로드하기 위해, 상기 제1 부팅 컨텍스트에 포함된 부팅 컨텍스트 엔트리들을 제1 순서로 액세스하는 동작과 상기 제2 부팅 컨텍스트에 포함된 부팅 컨텍스트 엔트리들을 제2 순서로 액세스하는 동작을, 상기 타깃 부팅 컨텍스트를 생성하기 위한 부팅 컨텍스트 엔트리들이 모두 로드될 때까지 병렬적으로 실행하는 단계;를 포함하는 메모리 시스템의 동작 방법.
  20. 제18항에 있어서,
    상기 타깃 부팅 컨텍스트를 생성하기 위한 부팅 컨텍스트 엔트리들 각각을 상기 제1 부팅 컨텍스트 또는 상기 제2 부팅 컨텍스트에서 로드하는 단계는,
    상기 타깃 부팅 컨텍스트를 생성하기 위한 부팅 컨텍스트 엔트리들 중 에러가 발생한 부팅 컨텍스트 엔트리를 탐색하는 단계; 및
    상기 에러가 발생한 부팅 컨텍스트 엔트리를 상기 제1 부팅 컨텍스트로부터 리로드하는 단계;를 포함하는 메모리 시스템의 동작 방법.

KR1020210118776A 2021-05-03 2021-09-07 메모리 시스템 및 메모리 시스템의 동작 방법 KR20220150180A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US17/575,089 US11803322B2 (en) 2021-05-03 2022-01-13 Memory system and operating method supporting fast boot using host memory buffer and default enabled information
TW111109351A TW202244739A (zh) 2021-05-03 2022-03-15 記憶體系統及記憶體系統的操作方法
CN202210258608.9A CN115292216A (zh) 2021-05-03 2022-03-16 存储器系统及存储器系统的操作方法
US18/475,205 US20240020052A1 (en) 2021-05-03 2023-09-27 Memory system and operating method supporting fast boot using host memory buffer and default enabled information

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20210057295 2021-05-03
KR1020210057295 2021-05-03
KR1020210078335 2021-06-16
KR20210078335 2021-06-16

Publications (1)

Publication Number Publication Date
KR20220150180A true KR20220150180A (ko) 2022-11-10

Family

ID=84101778

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210118776A KR20220150180A (ko) 2021-05-03 2021-09-07 메모리 시스템 및 메모리 시스템의 동작 방법

Country Status (1)

Country Link
KR (1) KR20220150180A (ko)

Similar Documents

Publication Publication Date Title
KR20220005111A (ko) 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법
KR20220013661A (ko) 메모리 시스템, 메모리 장치 및 메모리 장치의 동작 방법
KR20210097353A (ko) 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법
KR20210079549A (ko) 메모리 시스템, 메모리 컨트롤러 및 그 동작 방법
KR20220075684A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20220049109A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20210143387A (ko) 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법
KR20210157544A (ko) 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법
KR20220001137A (ko) 메모리 시스템, 메모리 장치 및 메모리 장치의 동작 방법
KR20210012123A (ko) 메모리 시스템, 메모리 컨트롤러 및 동작 방법
KR20230072196A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20230049858A (ko) 메모리 컨트롤러 및 메모리 컨트롤러의 동작 방법
KR20220079264A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20220070989A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20210071314A (ko) 메모리 시스템, 메모리 컨트롤러 및 그 동작 방법
US11803322B2 (en) Memory system and operating method supporting fast boot using host memory buffer and default enabled information
KR20220150180A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
US11704050B2 (en) Memory system for determining a memory area in which a journal is stored according to a number of free memory blocks
US11507509B2 (en) Memory system, memory controller and method for operating memory system for determining whether to perform direct write based on reference write size
US20230376246A1 (en) Memory system, memory controller and operating method of the memory system operating as read boost mode
US11386000B2 (en) Memory system, memory controller and method for operating memory system in which different processors search for mapping information using different map search engines
US20240036741A1 (en) Memory system, memory controller and method for operating memory system, capable of determining target meta memory block on the basis of detected target state
US20230289260A1 (en) Controller and operating method of the controller for determining reliability data based on syndrome weight
KR20230069642A (ko) 저장 장치 공유 시스템 및 그 방법
KR20230097349A (ko) 컨트롤러 및 컨트롤러의 동작 방법