JPH06149482A - 外部記憶装置 - Google Patents
外部記憶装置Info
- Publication number
- JPH06149482A JPH06149482A JP4301367A JP30136792A JPH06149482A JP H06149482 A JPH06149482 A JP H06149482A JP 4301367 A JP4301367 A JP 4301367A JP 30136792 A JP30136792 A JP 30136792A JP H06149482 A JPH06149482 A JP H06149482A
- Authority
- JP
- Japan
- Prior art keywords
- data
- drive
- interface
- external storage
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0656—Data buffering arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
Abstract
(57)【要約】
【目的】 上位装置からの個々のリード／ライト要求に
対する応答時間の短縮、および上位装置からのリード／
ライト要求の発行件数の大幅な増加を実現することが可
能な外部記憶装置を提供する。 【構成】 ディスク装置１０９と上位装置との間に介在
するコントローラ部１００に、バッテリ１０６によって
不揮発化された大容量のバッファメモリ１０５と、複数
口のホストインターフェイスＡ，Ｂおよび複数口のドラ
イブインターフェイスＣ，Ｄと、ＤＭＡバス１０３およ
びＤＭＡコントローラ１０４を設け、ホストインターフ
ェイスＡ，ＢおよびドライブインターフェイスＢ，Ｃの
解放および動的な選択による再接続により、上位装置か
らバッファメモリ１０５に対するリード／ライト処理
と、バッファメモリ１０５とディスク装置１０９との間
のリード／ライト処理を非同期に並行して行うようにし
た外部記憶装置である。
対する応答時間の短縮、および上位装置からのリード／
ライト要求の発行件数の大幅な増加を実現することが可
能な外部記憶装置を提供する。 【構成】 ディスク装置１０９と上位装置との間に介在
するコントローラ部１００に、バッテリ１０６によって
不揮発化された大容量のバッファメモリ１０５と、複数
口のホストインターフェイスＡ，Ｂおよび複数口のドラ
イブインターフェイスＣ，Ｄと、ＤＭＡバス１０３およ
びＤＭＡコントローラ１０４を設け、ホストインターフ
ェイスＡ，ＢおよびドライブインターフェイスＢ，Ｃの
解放および動的な選択による再接続により、上位装置か
らバッファメモリ１０５に対するリード／ライト処理
と、バッファメモリ１０５とディスク装置１０９との間
のリード／ライト処理を非同期に並行して行うようにし
た外部記憶装置である。
Description
【０００１】
【産業上の利用分野】本発明は外部記憶装置に関し、特
に、ＯＬＴＰ（Online Transaction Process），ＲＤＢ
（Relational Data Base）等、高スループット，高速Ｉ
／Ｏを要求される情報処理システムに使用される磁気デ
ィスク装置などの外部記憶装置に適用して有効な技術に
関する。
に、ＯＬＴＰ（Online Transaction Process），ＲＤＢ
（Relational Data Base）等、高スループット，高速Ｉ
／Ｏを要求される情報処理システムに使用される磁気デ
ィスク装置などの外部記憶装置に適用して有効な技術に
関する。
【０００２】
【従来の技術】高性能のマイクロプロセッサの登場によ
り、計算機システムのデータ処理能力は、急速に高速化
され、また、データベース等の大容量化に伴い、これら
計算機システムで扱われるデータの規模も大型化の傾向
にある。
り、計算機システムのデータ処理能力は、急速に高速化
され、また、データベース等の大容量化に伴い、これら
計算機システムで扱われるデータの規模も大型化の傾向
にある。
【０００３】このような背景のもと、これらの計算機シ
ステムから外部記憶装置の一種である磁気ディスク装置
に発行される単位時間当たりのＩ／Ｏ要求件数は、近年
急速に大きくなってきている。しかし、磁気ディスク装
置は、その動作原理上、データアクセス時に機械的な動
作が伴うため、そのアクセス速度は、計算機のＣＰＵな
主メモリの速度と比べ大きな隔たりを持っている。この
ため、磁気ディスク装置が計算機システムの処理能力を
決定する上でのボトルネックとなり、計算機システムの
性能が磁気ディスク装置のスループットに大きく影響さ
れるといった傾向がある。
ステムから外部記憶装置の一種である磁気ディスク装置
に発行される単位時間当たりのＩ／Ｏ要求件数は、近年
急速に大きくなってきている。しかし、磁気ディスク装
置は、その動作原理上、データアクセス時に機械的な動
作が伴うため、そのアクセス速度は、計算機のＣＰＵな
主メモリの速度と比べ大きな隔たりを持っている。この
ため、磁気ディスク装置が計算機システムの処理能力を
決定する上でのボトルネックとなり、計算機システムの
性能が磁気ディスク装置のスループットに大きく影響さ
れるといった傾向がある。
【０００４】従来、このような問題を改善する手段とし
てＬＲＵ (Least Recently Used)方式を用いたリードキ
ャッシュを用い、記憶媒体上において時間的、物理的近
傍でアクセスされたデータはキャッシュメモリに残して
おき、上位装置からのリード要求がキャッシュメモリ内
のデータであった場合（キャッシュヒット）には、磁気
ディスクに対してアクセスすることなくキャッシュメモ
リ上のデータを転送し、応答時間の短縮を図ることが行
われていた。また、特開昭６０−７４５７号公報に開示
される技術では、複数台の磁気ディスク装置に複数台の
磁気ディスクコントローラを接続し、デバイスクロスコ
ール方式を改善した技術が提示されているが、この技術
も同様にＬＲＵ方式を用いたリードキャッシュ方式の応
用にしかすぎず、データのライト処理に対しては磁気デ
ィスク装置の性能の低さがそのままシステムの処理能力
に反映されてしまう、といった不具合があった。
てＬＲＵ (Least Recently Used)方式を用いたリードキ
ャッシュを用い、記憶媒体上において時間的、物理的近
傍でアクセスされたデータはキャッシュメモリに残して
おき、上位装置からのリード要求がキャッシュメモリ内
のデータであった場合（キャッシュヒット）には、磁気
ディスクに対してアクセスすることなくキャッシュメモ
リ上のデータを転送し、応答時間の短縮を図ることが行
われていた。また、特開昭６０−７４５７号公報に開示
される技術では、複数台の磁気ディスク装置に複数台の
磁気ディスクコントローラを接続し、デバイスクロスコ
ール方式を改善した技術が提示されているが、この技術
も同様にＬＲＵ方式を用いたリードキャッシュ方式の応
用にしかすぎず、データのライト処理に対しては磁気デ
ィスク装置の性能の低さがそのままシステムの処理能力
に反映されてしまう、といった不具合があった。
【０００５】また、従来の磁気ディスクコントローラ
は、上位装置からのリードおよびライトコマンドに対
し、下位ディスク装置にシークコマンドを発行し、ヘッ
ドが目的のトラックに到達するまでのシーク時間、およ
び目的のトラック上のセクタがヘッド下に到来するまで
の回転待ち時間の間、インターフェイスを接続状態のま
まとしており、上位装置から極めて高頻度のＩ／Ｏ要求
が発行された場合、インターフェイスのバスネックとな
り、Ｉ／Ｏ発行件数が制約されるという問題があった。
は、上位装置からのリードおよびライトコマンドに対
し、下位ディスク装置にシークコマンドを発行し、ヘッ
ドが目的のトラックに到達するまでのシーク時間、およ
び目的のトラック上のセクタがヘッド下に到来するまで
の回転待ち時間の間、インターフェイスを接続状態のま
まとしており、上位装置から極めて高頻度のＩ／Ｏ要求
が発行された場合、インターフェイスのバスネックとな
り、Ｉ／Ｏ発行件数が制約されるという問題があった。
【０００６】
【発明が解決しようとする課題】磁気ディスク装置に対
する高速化の要求として、Ｉ／Ｏ性能の向上、すなわ
ち、高速にＩ／Ｏ処理を実行すること、および、単位時
間当たりのＩ／Ｏ発行件数の向上がある。
する高速化の要求として、Ｉ／Ｏ性能の向上、すなわ
ち、高速にＩ／Ｏ処理を実行すること、および、単位時
間当たりのＩ／Ｏ発行件数の向上がある。
【０００７】上記従来技術では、いずれの場合もデータ
の読み出し処理についてはそれなりの効果があるもの
の、データの書き込みについては配慮されておらず、磁
気ディスク装置のトータルのＩ／Ｏ性能としては、必ず
しも計算機システムの要求性能を満足するものではなか
った。
の読み出し処理についてはそれなりの効果があるもの
の、データの書き込みについては配慮されておらず、磁
気ディスク装置のトータルのＩ／Ｏ性能としては、必ず
しも計算機システムの要求性能を満足するものではなか
った。
【０００８】また、近年、計算機システムの外部記憶装
置に要求される記憶容量の増大、およびクライアント／
サーバ方式などに代表される分散処理の流れから、磁気
ディスクサブシステムに複数台の磁気ディスクドライブ
を内蔵することで、大容量化を実現し、このような構成
のサブシステムに対して、複数台のホストコンピュータ
からのアクセス要求が発行される様な環境下で磁気ディ
スクサブシステムが稼動することが現実となってきてい
る。
置に要求される記憶容量の増大、およびクライアント／
サーバ方式などに代表される分散処理の流れから、磁気
ディスクサブシステムに複数台の磁気ディスクドライブ
を内蔵することで、大容量化を実現し、このような構成
のサブシステムに対して、複数台のホストコンピュータ
からのアクセス要求が発行される様な環境下で磁気ディ
スクサブシステムが稼動することが現実となってきてい
る。
【０００９】このような状況から、磁気ディスクサブシ
ステム内のコントローラは、複数台のホストコンピュー
タと、複数台の磁気ディスクドライブの接続を制御しな
くてはならなくなって来ている。
ステム内のコントローラは、複数台のホストコンピュー
タと、複数台の磁気ディスクドライブの接続を制御しな
くてはならなくなって来ている。
【００１０】上記従来技術では、ホストインターフェイ
スおよびドライブインターフェイスは、それぞれディー
ジーチェーン方式で複数台のホストコンピュータおよび
複数台の磁気ディスクドライブに接続され、特定のホス
トコンピュータからのＩ／Ｏ要求が発生した場合には、
当該Ｉ／Ｏ要求が終了するまで、それぞれのホストコン
ピュータは待ち状態となり、インターフェイスのバスネ
ックによりＩ／Ｏ発行件数が制限されるといった問題が
あった。この対策として、たとえばインターフェイスバ
スを個別に持たせることも考えられるが、コントローラ
が非常に高価かつ大規模になってしまうという他の問題
を生じてしまう。
スおよびドライブインターフェイスは、それぞれディー
ジーチェーン方式で複数台のホストコンピュータおよび
複数台の磁気ディスクドライブに接続され、特定のホス
トコンピュータからのＩ／Ｏ要求が発生した場合には、
当該Ｉ／Ｏ要求が終了するまで、それぞれのホストコン
ピュータは待ち状態となり、インターフェイスのバスネ
ックによりＩ／Ｏ発行件数が制限されるといった問題が
あった。この対策として、たとえばインターフェイスバ
スを個別に持たせることも考えられるが、コントローラ
が非常に高価かつ大規模になってしまうという他の問題
を生じてしまう。
【００１１】本発明の目的は、上位装置からの個々のリ
ード／ライト要求に対する応答時間の短縮、および上位
装置からのリード／ライト要求の発行件数の大幅な増加
を実現することが可能な外部記憶装置を提供することに
ある。
ード／ライト要求に対する応答時間の短縮、および上位
装置からのリード／ライト要求の発行件数の大幅な増加
を実現することが可能な外部記憶装置を提供することに
ある。
【００１２】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１３】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
【００１４】すなわち、本発明は、データを第１の記憶
媒体に持久的に記憶するドライブと、このドライブと上
位装置との間におけるデータの授受を制御する入出力制
御部とを備えた外部記憶装置において、入出力制御部
は、第１の記憶媒体よりもデータに対するアクセスをよ
り高速に行うことが可能な第２の記憶媒体からなる一時
データ保持手段、および上位装置からのドライブに対す
るデータの書き込み要求に対し、当該書き込みデータを
一時データ保持手段に一旦書き込み、当該書き込み動作
が完了した時点で上位装置に対して書き込み完了を応答
する手段、および一時データ保持手段からドライブへの
データの書き込みを、上位装置からのデータの書き込み
および読み出しのタイミングとは独立に入出力制御部で
管理されたタイミングで行う手段、を有したものであ
る。
媒体に持久的に記憶するドライブと、このドライブと上
位装置との間におけるデータの授受を制御する入出力制
御部とを備えた外部記憶装置において、入出力制御部
は、第１の記憶媒体よりもデータに対するアクセスをよ
り高速に行うことが可能な第２の記憶媒体からなる一時
データ保持手段、および上位装置からのドライブに対す
るデータの書き込み要求に対し、当該書き込みデータを
一時データ保持手段に一旦書き込み、当該書き込み動作
が完了した時点で上位装置に対して書き込み完了を応答
する手段、および一時データ保持手段からドライブへの
データの書き込みを、上位装置からのデータの書き込み
および読み出しのタイミングとは独立に入出力制御部で
管理されたタイミングで行う手段、を有したものであ
る。
【００１５】また、本発明は、請求項１記載の外部記憶
装置において、入出力制御部には、上位装置からのデー
タの読み出し要求に対し、ドライブから読み出したデー
タを一時データ保持手段に残す手段、および上位装置か
らの同一のデータの読み出し要求に対し、一時データ保
持手段に残されたデータを読み出して転送する手段を設
けたものである。
装置において、入出力制御部には、上位装置からのデー
タの読み出し要求に対し、ドライブから読み出したデー
タを一時データ保持手段に残す手段、および上位装置か
らの同一のデータの読み出し要求に対し、一時データ保
持手段に残されたデータを読み出して転送する手段を設
けたものである。
【００１６】また、本発明は、請求項１または２記載の
外部記憶装置において、第１の記憶媒体が磁気ディスク
であり、第２の記憶媒体が半導体メモリからなり、当該
半導体メモリはセルフ・リフレッシュ機能を有するダイ
ナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）で
構成され、半導体メモリの電源は、入出力制御部と共通
の主電源と、この主電源とは独立なバッテリの２系統で
構成され、バッテリの充電が主電源によって行われるよ
うにしたものである。
外部記憶装置において、第１の記憶媒体が磁気ディスク
であり、第２の記憶媒体が半導体メモリからなり、当該
半導体メモリはセルフ・リフレッシュ機能を有するダイ
ナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）で
構成され、半導体メモリの電源は、入出力制御部と共通
の主電源と、この主電源とは独立なバッテリの２系統で
構成され、バッテリの充電が主電源によって行われるよ
うにしたものである。
【００１７】また、本発明は、請求項１，２または３記
載の外部記憶装置において、上位装置との間の第１のイ
ンターフェイスポートを複数口有し、入出力制御部に
は、上位装置から発行されるデータの読み出しまたは書
き込みコマンドに対し、当該データの読み出しまたは書
き込み準備が完了するまでの間、第１のインターフェイ
スポートを解放する手段、および読み出しまたは書き込
みの準備が完了した時点で、第１のインターフェイスポ
ートを再接続する手段、および当該再接続に際して、複
数の第１のインターフェイスポートのうち、空いている
ポートを選択し、動的に第１のインターフェイスポート
の接続を行う手段、および動的な第１のインターフェイ
スポートの接続を抑止する手段を設けたものである。
載の外部記憶装置において、上位装置との間の第１のイ
ンターフェイスポートを複数口有し、入出力制御部に
は、上位装置から発行されるデータの読み出しまたは書
き込みコマンドに対し、当該データの読み出しまたは書
き込み準備が完了するまでの間、第１のインターフェイ
スポートを解放する手段、および読み出しまたは書き込
みの準備が完了した時点で、第１のインターフェイスポ
ートを再接続する手段、および当該再接続に際して、複
数の第１のインターフェイスポートのうち、空いている
ポートを選択し、動的に第１のインターフェイスポート
の接続を行う手段、および動的な第１のインターフェイ
スポートの接続を抑止する手段を設けたものである。
【００１８】また、本発明は、請求項１，２，３または
４記載の外部記憶装置において、入出力制御部に対して
ドライブをディージーチェーンで複数台接続するととも
に、当該入出力制御部と当該ドライブとの間に第２のイ
ンターフェイスポートを複数口設け、入出力制御部に
は、この第２のインターフェイスポートによるドライブ
に対するデータの読み出しまたは書き込みにおいて、ド
ライブにおけるデータの読み出しまたは書き込み準備が
完了するまでの間、当該第２のインターフェイスポート
を解放する手段、およびドライブにおけるデータの読み
出しまたは書き込み準備が完了した時点で、当該ドライ
ブから入力される接続要求割り込みに応じて当該第２の
インターフェイスポートを再接続する手段、および当該
第２のインターフェイスポートの再接続に際して、複数
の第２のインターフェイスポートのうち、空いている側
を選択して動的に再接続する手段を備えたものである。
４記載の外部記憶装置において、入出力制御部に対して
ドライブをディージーチェーンで複数台接続するととも
に、当該入出力制御部と当該ドライブとの間に第２のイ
ンターフェイスポートを複数口設け、入出力制御部に
は、この第２のインターフェイスポートによるドライブ
に対するデータの読み出しまたは書き込みにおいて、ド
ライブにおけるデータの読み出しまたは書き込み準備が
完了するまでの間、当該第２のインターフェイスポート
を解放する手段、およびドライブにおけるデータの読み
出しまたは書き込み準備が完了した時点で、当該ドライ
ブから入力される接続要求割り込みに応じて当該第２の
インターフェイスポートを再接続する手段、および当該
第２のインターフェイスポートの再接続に際して、複数
の第２のインターフェイスポートのうち、空いている側
を選択して動的に再接続する手段を備えたものである。
【００１９】また、本発明は、請求項１，２，３，４ま
たは５記載の外部記憶装置において、入出力制御部は、
全体の制御を司るマイクロプロセッサと、複数の第１の
インターフェイスポートおよび第２のインターフェイス
ポートと一時データ保持手段とを時分割処理によって切
替えながら接続することによりＤＭＡ（ダイレクト・メ
モリ・アクセス）転送を行うＤＭＡコントローラと、マ
イクロプロセッサと第１，第２のインターフェイスポー
トおよびＤＭＡコントローラを接続するＭＰＵバスと、
ＤＭＡコントローラと第１，第２のインターフェイスポ
ートを接続するＤＭＡバスと、第１および第２のインタ
ーフェイスポートとＭＰＵバスおよびＤＭＡバスとの間
に設けられ、一時データ保持手段といずれかのインター
フェイスポートとの間でＤＭＡ転送が行われている間、
他のインターフェイスポートを停止させないためのＦＩ
ＦＯ（先入れ／先出し）メモリとを含む構成としたもの
である。
たは５記載の外部記憶装置において、入出力制御部は、
全体の制御を司るマイクロプロセッサと、複数の第１の
インターフェイスポートおよび第２のインターフェイス
ポートと一時データ保持手段とを時分割処理によって切
替えながら接続することによりＤＭＡ（ダイレクト・メ
モリ・アクセス）転送を行うＤＭＡコントローラと、マ
イクロプロセッサと第１，第２のインターフェイスポー
トおよびＤＭＡコントローラを接続するＭＰＵバスと、
ＤＭＡコントローラと第１，第２のインターフェイスポ
ートを接続するＤＭＡバスと、第１および第２のインタ
ーフェイスポートとＭＰＵバスおよびＤＭＡバスとの間
に設けられ、一時データ保持手段といずれかのインター
フェイスポートとの間でＤＭＡ転送が行われている間、
他のインターフェイスポートを停止させないためのＦＩ
ＦＯ（先入れ／先出し）メモリとを含む構成としたもの
である。
【００２０】また、本発明は、請求項１，２，３，４，
５または６記載の外部記憶装置において、ＤＭＡバスの
バス幅を、第１および第２のインターフェイスポートの
バス幅よりも大きくしたものである。
５または６記載の外部記憶装置において、ＤＭＡバスの
バス幅を、第１および第２のインターフェイスポートの
バス幅よりも大きくしたものである。
【００２１】また、本発明は、請求項１，２，３，４，
５，６または７記載の外部記憶装置において、ＤＭＡバ
スと、第１および第２のインターフェイスポートのバス
幅の変換を、ＦＩＦＯメモリの入出力バス幅を当該ＤＭ
Ａバス側と当該第１および第２のインターフェイスポー
ト側で変えることにより実現するものである。
５，６または７記載の外部記憶装置において、ＤＭＡバ
スと、第１および第２のインターフェイスポートのバス
幅の変換を、ＦＩＦＯメモリの入出力バス幅を当該ＤＭ
Ａバス側と当該第１および第２のインターフェイスポー
ト側で変えることにより実現するものである。
【００２２】
【作用】通常、たとえば磁気ディスク装置などの外部記
憶装置においては、データの書き込みは、ヘッドを目的
のシリンダに移動し、さらにディスクの回転によってヘ
ッドが目的のセクタ上に到達した後に行われる。この場
合、ヘッドを移動するシーク時間、およびヘッドの直下
に目的のセクタが到来するまでの回転待ち時間などの機
械的な動作時間がオーバーヘッドとして加算され、書き
込み時のＩ／Ｏ性能を制限している。
憶装置においては、データの書き込みは、ヘッドを目的
のシリンダに移動し、さらにディスクの回転によってヘ
ッドが目的のセクタ上に到達した後に行われる。この場
合、ヘッドを移動するシーク時間、およびヘッドの直下
に目的のセクタが到来するまでの回転待ち時間などの機
械的な動作時間がオーバーヘッドとして加算され、書き
込み時のＩ／Ｏ性能を制限している。
【００２３】上記した本発明の外部記憶装置では、ドラ
イブの第１の記憶媒体よりも遙に高速な半導体メモリな
どからなる一時データ保持手段に対して、リードデータ
のみならず、書き込み要求に際してはライトデータも格
納し、当該一時データ保持手段に対するライトデータの
書き込みが完了した時点で、上位装置に対して書き込み
動作の完了を報告し、一時データ保持手段からドライブ
への実際の書き込みは、上位装置からの書き込み要求の
契機とは非同期に実行するので、ドライブ側における前
述のような機械的な要因の各種待ち時間が書き込みデー
タの処理の所要時間に影響することがなくなり、上位装
置から発行される個々のＩ／Ｏ要求をドライブの動作性
能に無関係に高速に処理することができる。
イブの第１の記憶媒体よりも遙に高速な半導体メモリな
どからなる一時データ保持手段に対して、リードデータ
のみならず、書き込み要求に際してはライトデータも格
納し、当該一時データ保持手段に対するライトデータの
書き込みが完了した時点で、上位装置に対して書き込み
動作の完了を報告し、一時データ保持手段からドライブ
への実際の書き込みは、上位装置からの書き込み要求の
契機とは非同期に実行するので、ドライブ側における前
述のような機械的な要因の各種待ち時間が書き込みデー
タの処理の所要時間に影響することがなくなり、上位装
置から発行される個々のＩ／Ｏ要求をドライブの動作性
能に無関係に高速に処理することができる。
【００２４】また、下位のドライブとの間の第２のイン
ターフェイスポートにおいて、ドライブに対してコマン
ドを発行した時点で当該ポートを解放し、ドライブ側の
準備が完了した時点で再接続の割り込み要求を発行して
当該ポートを再接続する動作を行うので、あるドライブ
の準備の間は第２のインターフェイスポートを他のドラ
イブとのＩ／Ｏ処理に用いることが可能となる。また、
さらに、第２のインターフェイスポートを複数備え、前
記再接続などに際しては空いているインターフェイスポ
ートを動的に選択して接続することにより、複数の第２
のインターフェイスポートを無駄なく使用でき、しかも
再接続の待ち時間も短縮される。この結果、単位時間当
たりに受付処理可能なＩ／Ｏの発行件数が増加し、複数
の上位装置によって共有される場合に発生するデバイス
クロスコールなどに的確に対応することができる。
ターフェイスポートにおいて、ドライブに対してコマン
ドを発行した時点で当該ポートを解放し、ドライブ側の
準備が完了した時点で再接続の割り込み要求を発行して
当該ポートを再接続する動作を行うので、あるドライブ
の準備の間は第２のインターフェイスポートを他のドラ
イブとのＩ／Ｏ処理に用いることが可能となる。また、
さらに、第２のインターフェイスポートを複数備え、前
記再接続などに際しては空いているインターフェイスポ
ートを動的に選択して接続することにより、複数の第２
のインターフェイスポートを無駄なく使用でき、しかも
再接続の待ち時間も短縮される。この結果、単位時間当
たりに受付処理可能なＩ／Ｏの発行件数が増加し、複数
の上位装置によって共有される場合に発生するデバイス
クロスコールなどに的確に対応することができる。
【００２５】
【実施例】以下、本発明の一実施例である外部記憶装置
を図面を参照しながら詳細に説明する。
を図面を参照しながら詳細に説明する。
【００２６】図１は本実施例の外部記憶装置の構成の一
例を示すブロック図である。本実施例では、外部記憶装
置の一例として、磁気ディスクサブシステムの場合につ
いて説明する。
例を示すブロック図である。本実施例では、外部記憶装
置の一例として、磁気ディスクサブシステムの場合につ
いて説明する。
【００２７】本実施例の磁気ディスクサブシステムは、
たとえば磁気ディスクなどを記憶媒体としてデータを持
久的に記憶する複数台のディスク装置１０９と、このデ
ィスク装置１０９と図示しないホストコンピュータ（上
位装置）（以下、ホストと略記する）との間におけるデ
ータの授受を制御するコントローラ部１００とを含んで
いる。
たとえば磁気ディスクなどを記憶媒体としてデータを持
久的に記憶する複数台のディスク装置１０９と、このデ
ィスク装置１０９と図示しないホストコンピュータ（上
位装置）（以下、ホストと略記する）との間におけるデ
ータの授受を制御するコントローラ部１００とを含んで
いる。
【００２８】コントローラ部１００のＭＰＵバス１０３
ａおよびＤＭＡバス１０３には、図示しないホストとの
間に介設される２系統のホストインターフェイスＡ，ホ
ストインターフェイスＢ、および複数台のディスク装置
１０９がディジーチェーン接続される２系統のドライブ
インターフェイスＣおよびドライブインターフェイスＤ
が接続されている。
ａおよびＤＭＡバス１０３には、図示しないホストとの
間に介設される２系統のホストインターフェイスＡ，ホ
ストインターフェイスＢ、および複数台のディスク装置
１０９がディジーチェーン接続される２系統のドライブ
インターフェイスＣおよびドライブインターフェイスＤ
が接続されている。
【００２９】複数のホストインターフェイスＡ，Ｂの各
々は、ホストとの間でＳＣＳＩ (Small Computer Syste
m Interface)プロトコルによる情報の授受を制御するＳ
ＣＳＩプロトコルチップ１０１と、このＳＣＳＩプロト
コルチップ１０１とＭＰＵバス１０３ａおよびＤＭＡバ
ス１０３との間に介在するＦＩＦＯメモリ１０２によっ
て構成されている。
々は、ホストとの間でＳＣＳＩ (Small Computer Syste
m Interface)プロトコルによる情報の授受を制御するＳ
ＣＳＩプロトコルチップ１０１と、このＳＣＳＩプロト
コルチップ１０１とＭＰＵバス１０３ａおよびＤＭＡバ
ス１０３との間に介在するＦＩＦＯメモリ１０２によっ
て構成されている。
【００３０】一方、複数のドライブインターフェイス
Ｃ，Ｄの各々は、コントローラ部１００に接続される複
数のディスク装置１０９との間において、ＥＳＤＩ (En
hancedSmall Device Interface)プロトコルによって情
報の授受を行うＥＳＤＩプロトコルチップ１０７と、こ
のＥＳＤＩプロトコルチップ１０７とＭＰＵバス１０３
ａおよびＤＭＡバス１０３との間に介在するＦＩＦＯメ
モリ１０８によって構成されている。
Ｃ，Ｄの各々は、コントローラ部１００に接続される複
数のディスク装置１０９との間において、ＥＳＤＩ (En
hancedSmall Device Interface)プロトコルによって情
報の授受を行うＥＳＤＩプロトコルチップ１０７と、こ
のＥＳＤＩプロトコルチップ１０７とＭＰＵバス１０３
ａおよびＤＭＡバス１０３との間に介在するＦＩＦＯメ
モリ１０８によって構成されている。
【００３１】この場合、ＭＰＵバス１０３ａおよびＤＭ
Ａバス１０３には、ＤＭＡコントローラ１０４を介して
バッファメモリ１０５が接続されている。このバッファ
メモリ１０５は、たとえば容量が６４メガバイトの半導
体メモリ（セルフ・リフレッシュ機能付のＤＲＡＭ）で
構成されている。さらに、バッファメモリ１０５は図示
しない主電源と、当該主電源によって常時充電されてい
るバッテリ１０６の双方から給電される構成となってお
り、主電源が切断された場合、バッテリ１０６からの給
電によって、たとえば最長一週間、記憶データを保持す
ることが可能になっている。
Ａバス１０３には、ＤＭＡコントローラ１０４を介して
バッファメモリ１０５が接続されている。このバッファ
メモリ１０５は、たとえば容量が６４メガバイトの半導
体メモリ（セルフ・リフレッシュ機能付のＤＲＡＭ）で
構成されている。さらに、バッファメモリ１０５は図示
しない主電源と、当該主電源によって常時充電されてい
るバッテリ１０６の双方から給電される構成となってお
り、主電源が切断された場合、バッテリ１０６からの給
電によって、たとえば最長一週間、記憶データを保持す
ることが可能になっている。
【００３２】また、ＭＰＵバス１０３ａには、バスコン
トローラ１１１を介して、本実施例の磁気ディスクサブ
システムの全体の制御を行うマイクロプロセッサ１１０
（ＭＰＵ），当該マイクロプロセッサ１１０の制御プロ
グラムやワーク用メモリエリアを提供する制御メモリ１
１２（ＤＲＡＭ），制御メモリ１１３（ＳＲＡＭ），制
御メモリ１１４（ＲＯＭ）が接続されており、後述のよ
うな一連の制御動作が実現される構成となっている。
トローラ１１１を介して、本実施例の磁気ディスクサブ
システムの全体の制御を行うマイクロプロセッサ１１０
（ＭＰＵ），当該マイクロプロセッサ１１０の制御プロ
グラムやワーク用メモリエリアを提供する制御メモリ１
１２（ＤＲＡＭ），制御メモリ１１３（ＳＲＡＭ），制
御メモリ１１４（ＲＯＭ）が接続されており、後述のよ
うな一連の制御動作が実現される構成となっている。
【００３３】以下、本実施例の磁気ディスクサブシステ
ムの作用の一例について説明する。
ムの作用の一例について説明する。
【００３４】図２および図３に、図示しない上位のホス
トからディスク装置１０９に対してデータを書き込む場
合のデータの流れを示す。
トからディスク装置１０９に対してデータを書き込む場
合のデータの流れを示す。
【００３５】図２は、ホストからバッファメモリ１０５
にデータを転送するまでの処理を示している。ホストか
らデータの書き込み要求が発生した場合、ＳＣＳＩプロ
トコルチップ１０１から割り込み信号２０１が発生し、
マイクロプロセッサ１１０はデータの書き込み要求を認
識する。マイクロプロセッサ１１０は、この要求に従
い、バスコントローラ１１１およびＭＰＵバス１０３ａ
を介して制御アクセス２０２，制御アクセス２０３，制
御アクセス２０４を行うことにより、ＳＣＳＩプロトコ
ルチップ１０１，ＦＩＦＯメモリ１０２，ＤＭＡコント
ローラ１０４に対してＤＭＡ転送のための各種レジスタ
の設定などを行う。
にデータを転送するまでの処理を示している。ホストか
らデータの書き込み要求が発生した場合、ＳＣＳＩプロ
トコルチップ１０１から割り込み信号２０１が発生し、
マイクロプロセッサ１１０はデータの書き込み要求を認
識する。マイクロプロセッサ１１０は、この要求に従
い、バスコントローラ１１１およびＭＰＵバス１０３ａ
を介して制御アクセス２０２，制御アクセス２０３，制
御アクセス２０４を行うことにより、ＳＣＳＩプロトコ
ルチップ１０１，ＦＩＦＯメモリ１０２，ＤＭＡコント
ローラ１０４に対してＤＭＡ転送のための各種レジスタ
の設定などを行う。
【００３６】以上の設定が終了すると、ホストからのデ
ータは、パス２０６でバッファメモリ１０５に対してＤ
ＭＡ転送される。また、このＤＭＡ転送の間、マイクロ
プロセッサ１１０は、制御アクセス２０５により、ＥＳ
ＤＩプロトコルチップ１０７を介してディスク装置１０
９に対して、データを格納すべきシリンダへのシーク命
令の発行およびヘッドの切替えなどを行う。
ータは、パス２０６でバッファメモリ１０５に対してＤ
ＭＡ転送される。また、このＤＭＡ転送の間、マイクロ
プロセッサ１１０は、制御アクセス２０５により、ＥＳ
ＤＩプロトコルチップ１０７を介してディスク装置１０
９に対して、データを格納すべきシリンダへのシーク命
令の発行およびヘッドの切替えなどを行う。
【００３７】ホストからのＤＭＡ転送と、ディスク装置
１０９におけるシークが終了した時点でマイクロプロセ
ッサ１１０は、次に、バッファメモリ１０５に格納され
た書き込みデータ２０７をディスク装置１０９に転送す
る。
１０９におけるシークが終了した時点でマイクロプロセ
ッサ１１０は、次に、バッファメモリ１０５に格納され
た書き込みデータ２０７をディスク装置１０９に転送す
る。
【００３８】この時の書き込みデータ２０７の流れを図
３に示す。マイクロプロセッサ１１０は、制御アクセス
３０１，制御アクセス３０２，制御アクセス３０３によ
り、ＤＭＡコントローラ１０４，ＥＳＤＩプロトコルチ
ップ１０７，ＦＩＦＯメモリ１０８に対して、ＤＭＡ転
送のための設定を行う。以上の設定が終了すると、バッ
ファメモリ１０５上の書き込みデータ２０７は、パス３
０４でバッファメモリ１０５からディスク装置１０９に
転送され、目的のディスク装置１０９の格納位置３０５
に書き込まれる。
３に示す。マイクロプロセッサ１１０は、制御アクセス
３０１，制御アクセス３０２，制御アクセス３０３によ
り、ＤＭＡコントローラ１０４，ＥＳＤＩプロトコルチ
ップ１０７，ＦＩＦＯメモリ１０８に対して、ＤＭＡ転
送のための設定を行う。以上の設定が終了すると、バッ
ファメモリ１０５上の書き込みデータ２０７は、パス３
０４でバッファメモリ１０５からディスク装置１０９に
転送され、目的のディスク装置１０９の格納位置３０５
に書き込まれる。
【００３９】以上の制御を図４のタイムチャートで示
す。同図では、ＳＣＳＩプロトコルチップ１０１，ＤＭ
Ａバス１０３，ディスク装置１０９（Ｄｒｉｖｅ）の各
々における処理動作を並べて示している。書き込み要求
が発生すると、ホストは、コントローラ部１００に対し
て区間４０１の間にデータ転送を行う。これと同時に、
コントローラ部１００の内部でＳＣＳＩプロトコルチッ
プ１０１からバッファメモリ１０５に対してＤＭＡ転送
が開始され、区間４０２でデータ転送が行われる。ＤＭ
Ａ転送が若干遅れるのは、ＦＩＦＯメモリ１０２でデー
タをバッファリングしているためで、この遅れ時間は、
転送所要時間に比べて極めて短い時間である。また、前
記転送動作と同時にディスク装置１０９に対してシーク
コマンドが発行され、ディスク装置１０９は、区間４０
３でシークを実行し、シークが完了するとさらに区間４
０４で回転待ちを行い、データを書き込むべきセクタが
ヘッドの直下に到来すると区間４０５でバッファメモリ
１０５からディスク装置１０９にＤＭＡ転送が開始さ
れ、区間４０６でディスク装置１０９に対するデータの
書き込みが実行される。
す。同図では、ＳＣＳＩプロトコルチップ１０１，ＤＭ
Ａバス１０３，ディスク装置１０９（Ｄｒｉｖｅ）の各
々における処理動作を並べて示している。書き込み要求
が発生すると、ホストは、コントローラ部１００に対し
て区間４０１の間にデータ転送を行う。これと同時に、
コントローラ部１００の内部でＳＣＳＩプロトコルチッ
プ１０１からバッファメモリ１０５に対してＤＭＡ転送
が開始され、区間４０２でデータ転送が行われる。ＤＭ
Ａ転送が若干遅れるのは、ＦＩＦＯメモリ１０２でデー
タをバッファリングしているためで、この遅れ時間は、
転送所要時間に比べて極めて短い時間である。また、前
記転送動作と同時にディスク装置１０９に対してシーク
コマンドが発行され、ディスク装置１０９は、区間４０
３でシークを実行し、シークが完了するとさらに区間４
０４で回転待ちを行い、データを書き込むべきセクタが
ヘッドの直下に到来すると区間４０５でバッファメモリ
１０５からディスク装置１０９にＤＭＡ転送が開始さ
れ、区間４０６でディスク装置１０９に対するデータの
書き込みが実行される。
【００４０】従来のディスクコントローラでは、ホスト
からデータを受理し、ディスク装置１０９に対するデー
タの書き込みが完了した区間４０７でコマンド終了報告
を応答していたため、転送開始から区間４０７までの区
間４０８が一回の書き込み動作の所要時間となってい
た。
からデータを受理し、ディスク装置１０９に対するデー
タの書き込みが完了した区間４０７でコマンド終了報告
を応答していたため、転送開始から区間４０７までの区
間４０８が一回の書き込み動作の所要時間となってい
た。
【００４１】これに対して、本実施例の場合には、区間
４０２のＤＭＡ転送が終了し、バッファメモリ１０５に
対する書き込みデータの転送完了の区間４０９でホスト
に対して書き込みコマンドの終了報告を行っている。こ
のため、ホストから見れば、ディスク装置１０９におけ
るシークの区間４０３と回転待ちの区間４０４を省いた
区間４１０が一回の書き込みコマンドの所要時間とな
り、従来に比較して、極めて高速にコマンドが実行され
たことになる。ディスク装置１０９への書き込みは、ホ
ストに対する応答処理とは非同期に実行される。すなわ
ち、ホストからのＩ／Ｏ要求が混み合っている場合は、
ディスク装置１０９へのデータの書き込みは一時保留
し、Ｉ／Ｏ要求頻度が低下した時点で実行することでさ
らにホストからのコマンドを高速に処理することができ
る。
４０２のＤＭＡ転送が終了し、バッファメモリ１０５に
対する書き込みデータの転送完了の区間４０９でホスト
に対して書き込みコマンドの終了報告を行っている。こ
のため、ホストから見れば、ディスク装置１０９におけ
るシークの区間４０３と回転待ちの区間４０４を省いた
区間４１０が一回の書き込みコマンドの所要時間とな
り、従来に比較して、極めて高速にコマンドが実行され
たことになる。ディスク装置１０９への書き込みは、ホ
ストに対する応答処理とは非同期に実行される。すなわ
ち、ホストからのＩ／Ｏ要求が混み合っている場合は、
ディスク装置１０９へのデータの書き込みは一時保留
し、Ｉ／Ｏ要求頻度が低下した時点で実行することでさ
らにホストからのコマンドを高速に処理することができ
る。
【００４２】バッファメモリ１０５に空き領域が無くな
った場合は、未反映のデータのディスク装置１０９への
書き込み終了を待ってから、ホストからのデータの受領
を行うため、従来と同程度のスループットに低下する
が、本実施例のように、バッファメモリ１０５の容量を
大きく取った場合、当該事象は極めて多くのＩ／Ｏ要求
が発行されるまで発生することはない。
った場合は、未反映のデータのディスク装置１０９への
書き込み終了を待ってから、ホストからのデータの受領
を行うため、従来と同程度のスループットに低下する
が、本実施例のように、バッファメモリ１０５の容量を
大きく取った場合、当該事象は極めて多くのＩ／Ｏ要求
が発行されるまで発生することはない。
【００４３】ここで問題となることは、ホストからのバ
ッファメモリ１０５への書き込みデータのＤＭＡ転送が
終了し、ホストにコマンド終了報告を行った後、データ
がディスク装置１０９に実際に書き込まれる前に、なん
らかの原因で主電源が切断された場合のデータ喪失の危
険性である。
ッファメモリ１０５への書き込みデータのＤＭＡ転送が
終了し、ホストにコマンド終了報告を行った後、データ
がディスク装置１０９に実際に書き込まれる前に、なん
らかの原因で主電源が切断された場合のデータ喪失の危
険性である。
【００４４】本実施例の場合、前述のようにバッファメ
モリ１０５をバッテリ１０６によってバックアップする
ことで、不揮発性メモリとし、主電源の切断時において
も、バッファメモリ１０５の内容が約一週間保持される
ため、データ喪失に至ることはない。ただし、信頼性の
確保のために、通常の稼動において主電源を切断する際
は、バッファメモリ１０５上のデータをすべてディスク
装置１０９に反映させた後、主電源を切断する手続が採
られる。
モリ１０５をバッテリ１０６によってバックアップする
ことで、不揮発性メモリとし、主電源の切断時において
も、バッファメモリ１０５の内容が約一週間保持される
ため、データ喪失に至ることはない。ただし、信頼性の
確保のために、通常の稼動において主電源を切断する際
は、バッファメモリ１０５上のデータをすべてディスク
装置１０９に反映させた後、主電源を切断する手続が採
られる。
【００４５】ディスク装置１０９からホストにデータを
読み出す場合は、前述のデータ書き込みの処理とは逆の
処理が行われる。すなわち、ディスク装置１０９からバ
ッファメモリ１０５上にデータを読み出し、当該バッフ
ァメモリ１０５に目的のデータがセーブされた時点でバ
ッファメモリ１０５からホストにデータが転送される。
この場合は、ディスク装置１０９に対するアクセスが先
となるため、最初の読み出し処理では書き込みの場合の
ような早期応答が行えないが、たとえば、同一データに
対する２回目以降の読み出しで、仮に、バッファメモリ
１０５にデータが存在した場合、すなわちキャッシュヒ
ットの場合には、ディスク装置１０９からの実際の読み
出し動作を行うことなく、高速にアクセス可能なバッフ
ァメモリ１０５のデータを転送できるため、やはり、極
めて高速なコマンドの実行が可能となる。
読み出す場合は、前述のデータ書き込みの処理とは逆の
処理が行われる。すなわち、ディスク装置１０９からバ
ッファメモリ１０５上にデータを読み出し、当該バッフ
ァメモリ１０５に目的のデータがセーブされた時点でバ
ッファメモリ１０５からホストにデータが転送される。
この場合は、ディスク装置１０９に対するアクセスが先
となるため、最初の読み出し処理では書き込みの場合の
ような早期応答が行えないが、たとえば、同一データに
対する２回目以降の読み出しで、仮に、バッファメモリ
１０５にデータが存在した場合、すなわちキャッシュヒ
ットの場合には、ディスク装置１０９からの実際の読み
出し動作を行うことなく、高速にアクセス可能なバッフ
ァメモリ１０５のデータを転送できるため、やはり、極
めて高速なコマンドの実行が可能となる。
【００４６】すなわち、本実施例によれば、ホストから
のＩ／Ｏ要求と、実際のディスク装置１０９に対するア
クセスが分離され、ホストからのＩ／Ｏ要求は実質的に
高速なバッファメモリ１０５との間で行われるので、ホ
ストとの間で高スループットのデータ転送を行うことが
できる。
のＩ／Ｏ要求と、実際のディスク装置１０９に対するア
クセスが分離され、ホストからのＩ／Ｏ要求は実質的に
高速なバッファメモリ１０５との間で行われるので、ホ
ストとの間で高スループットのデータ転送を行うことが
できる。
【００４７】次に、データ書き込み時にバッファメモリ
１０５に空き領域が無くなった場合、およびデータの読
み出し時にバッファメモリ１０５でミスヒットが発生
し、ホストからのアクセス要求にディスク装置１０９の
アクセスが伴う場合を考える。このような事象が発生す
るケースは、一般に複数のホストが磁気ディスクサブシ
ステムを共有するマルチホスト構成で、極めて高頻度の
Ｉ／Ｏ要求が発行される場合と考えられる。
１０５に空き領域が無くなった場合、およびデータの読
み出し時にバッファメモリ１０５でミスヒットが発生
し、ホストからのアクセス要求にディスク装置１０９の
アクセスが伴う場合を考える。このような事象が発生す
るケースは、一般に複数のホストが磁気ディスクサブシ
ステムを共有するマルチホスト構成で、極めて高頻度の
Ｉ／Ｏ要求が発行される場合と考えられる。
【００４８】このような条件下では、単にディスク装置
１０９のシーク時間や回転待ち時間がコマンドの実行時
間に含まれることによるコマンドの実行速度の低下の他
に、多発するＩ／Ｏ要求の衝突によるホストインターフ
ェイスＡ，ＢおよびドライブインターフェイスＣ，Ｄ
（インターフェイスバス）の空き待ちによるスループッ
トの低下が発生する。すなわち、バスネックによるスル
ープットの低下および単位時間当たりのＩ／Ｏ処理数の
低下である。この問題を解決するために、本実施例で
は、複数のドライブインターフェイスＣ，Ｄを設けると
ともに、コントローラ部１００に、ディスク装置１０９
がシーク中および回転待ち時にドライブインターフェイ
スＣ，Ｄを解放する制御論理、およびデータ転送時に任
意の空いている側のドライブインターフェイスＣまたは
Ｄを用いて動的に再接続する制御論理を持たせ、バスネ
ックによるスループットの低下を回避している。
１０９のシーク時間や回転待ち時間がコマンドの実行時
間に含まれることによるコマンドの実行速度の低下の他
に、多発するＩ／Ｏ要求の衝突によるホストインターフ
ェイスＡ，ＢおよびドライブインターフェイスＣ，Ｄ
（インターフェイスバス）の空き待ちによるスループッ
トの低下が発生する。すなわち、バスネックによるスル
ープットの低下および単位時間当たりのＩ／Ｏ処理数の
低下である。この問題を解決するために、本実施例で
は、複数のドライブインターフェイスＣ，Ｄを設けると
ともに、コントローラ部１００に、ディスク装置１０９
がシーク中および回転待ち時にドライブインターフェイ
スＣ，Ｄを解放する制御論理、およびデータ転送時に任
意の空いている側のドライブインターフェイスＣまたは
Ｄを用いて動的に再接続する制御論理を持たせ、バスネ
ックによるスループットの低下を回避している。
【００４９】図５に、このような制御論理による処理の
タイムチャートの一例を示す。
タイムチャートの一例を示す。
【００５０】同図の例では、４台のホスト（Ｈｏｓｔ
０，１，２，３）と４台のディスク装置１０９（Ｄｒｉ
ｖｅ０，１，２，３）との間で、Ｈｏｓｔ０がＤｒｉｖ
ｅ０に、Ｈｏｓｔ１がＤｒｉｖｅ１に、Ｈｏｓｔ２がＤ
ｒｉｖｅ２に、Ｈｏｓｔ３がＤｒｉｖｅ３にリードコマ
ンドを発行し、すべてミスヒットとなり、ディスク装置
１０９に対するアクセスが必要となった場合を想定して
いる。
０，１，２，３）と４台のディスク装置１０９（Ｄｒｉ
ｖｅ０，１，２，３）との間で、Ｈｏｓｔ０がＤｒｉｖ
ｅ０に、Ｈｏｓｔ１がＤｒｉｖｅ１に、Ｈｏｓｔ２がＤ
ｒｉｖｅ２に、Ｈｏｓｔ３がＤｒｉｖｅ３にリードコマ
ンドを発行し、すべてミスヒットとなり、ディスク装置
１０９に対するアクセスが必要となった場合を想定して
いる。
【００５１】まず、区間５０１でＨｏｓｔ０からリード
コマンドが発行されると、コントローラ部１００は区間
５０２で一方のホストインターフェイスＡ（ＳＣＳＩ
０）からコマンドを受領し、区間５０３でＤｒｉｖｅ０
に対し、ドライブインターフェイスＣ（ＥＳＤＩ０）を
介してシークコマンドを発行する。Ｄｒｉｖｅ０は、区
間５０４でシークを実行する。このシーク中はＳＣＳＩ
０およびＥＳＤＩ０は使われないため、区間５０５，区
間５０６で当該ＥＳＤＩ０およびＳＣＳＩ０は解放され
る。
コマンドが発行されると、コントローラ部１００は区間
５０２で一方のホストインターフェイスＡ（ＳＣＳＩ
０）からコマンドを受領し、区間５０３でＤｒｉｖｅ０
に対し、ドライブインターフェイスＣ（ＥＳＤＩ０）を
介してシークコマンドを発行する。Ｄｒｉｖｅ０は、区
間５０４でシークを実行する。このシーク中はＳＣＳＩ
０およびＥＳＤＩ０は使われないため、区間５０５，区
間５０６で当該ＥＳＤＩ０およびＳＣＳＩ０は解放され
る。
【００５２】引続き、区間５０７でＨｏｓｔ１からリー
ドコマンドが発行されると、コントローラ部１００は、
区間５０８で、空いているＳＣＳＩ０から当該コマンド
を受理し、Ｄｒｉｖｅ１に対し区間５０９で空いている
ＥＳＤＩ０を介してシークコマンドを発行する。Ｄｒｉ
ｖｅ１は区間５１０でシークを実行する。そして、Ｄｒ
ｉｖｅ０の場合と同様に、区間５１１，区間５１２でＥ
ＳＤＩ０およびＳＣＳＩ０は解放される。
ドコマンドが発行されると、コントローラ部１００は、
区間５０８で、空いているＳＣＳＩ０から当該コマンド
を受理し、Ｄｒｉｖｅ１に対し区間５０９で空いている
ＥＳＤＩ０を介してシークコマンドを発行する。Ｄｒｉ
ｖｅ１は区間５１０でシークを実行する。そして、Ｄｒ
ｉｖｅ０の場合と同様に、区間５１１，区間５１２でＥ
ＳＤＩ０およびＳＣＳＩ０は解放される。
【００５３】次に、Ｈｏｓｔ１によるリードコマンドの
発行の区間５０７に僅かに遅れた区間５１３でＨｏｓｔ
２からリードコマンドが発行される。
発行の区間５０７に僅かに遅れた区間５１３でＨｏｓｔ
２からリードコマンドが発行される。
【００５４】このとき、ＳＣＳＩ０およびＥＳＤＩ０は
Ｈｏｓｔ１からのコマンド発行に使用中であるため、ホ
ストインターフェイスＢ（ＳＣＳＩ１）からコマンドが
発行され、コントローラ部１００は区間５１４でコマン
ドを受理する。そして、目的のＤｒｉｖｅ２に対して区
間５１５でドライブインターフェイスＤ（ＥＳＤＩ１）
を介してシークコマンドを発行する。Ｄｒｉｖｅ２は、
区間５１６でシークを実行し、さらに、区間５１７，区
間５１８でＥＳＤＩ１およびＳＣＳＩ１は解放される。
Ｈｏｓｔ１からのコマンド発行に使用中であるため、ホ
ストインターフェイスＢ（ＳＣＳＩ１）からコマンドが
発行され、コントローラ部１００は区間５１４でコマン
ドを受理する。そして、目的のＤｒｉｖｅ２に対して区
間５１５でドライブインターフェイスＤ（ＥＳＤＩ１）
を介してシークコマンドを発行する。Ｄｒｉｖｅ２は、
区間５１６でシークを実行し、さらに、区間５１７，区
間５１８でＥＳＤＩ１およびＳＣＳＩ１は解放される。
【００５５】次に、区間５１９でＨｏｓｔ３からリード
コマンドが発行される。このとき、ＳＣＳＩ０，ＥＳＤ
Ｉ０はすでに解放されているため、空いているＳＣＳＩ
０から当該リードコマンドは発行され、コントローラ部
１００は区間５２０で当該リードコマンドを受理する。
そして、Ｄｒｉｖｅ３に対して区間５２１でＥＳＤＩ０
を介してシークコマンドを発行する。Ｄｒｉｖｅ３は区
間５２２でシークを実行する。このシーク中、区間５２
３および区間５２４でＥＳＤＩ０およびＳＣＳＩ０は解
放される。
コマンドが発行される。このとき、ＳＣＳＩ０，ＥＳＤ
Ｉ０はすでに解放されているため、空いているＳＣＳＩ
０から当該リードコマンドは発行され、コントローラ部
１００は区間５２０で当該リードコマンドを受理する。
そして、Ｄｒｉｖｅ３に対して区間５２１でＥＳＤＩ０
を介してシークコマンドを発行する。Ｄｒｉｖｅ３は区
間５２２でシークを実行する。このシーク中、区間５２
３および区間５２４でＥＳＤＩ０およびＳＣＳＩ０は解
放される。
【００５６】コマンド発行が終了後、各Ｄｒｉｖｅ０〜
３のシークが終了し、ヘッドが目的のセクタに達する
と、各Ｄｒｉｖｅ０〜３からコントローラ部１００に対
して割り込みが発行され、これを契機に、コントローラ
部１００は、Ｄｒｉｖｅ０〜３およびＨｏｓｔ０〜３の
再接続を行い、データの転送を行う。
３のシークが終了し、ヘッドが目的のセクタに達する
と、各Ｄｒｉｖｅ０〜３からコントローラ部１００に対
して割り込みが発行され、これを契機に、コントローラ
部１００は、Ｄｒｉｖｅ０〜３およびＨｏｓｔ０〜３の
再接続を行い、データの転送を行う。
【００５７】図５の例では、最初にＤｒｉｖｅ０のシー
クが終了した場合を示している。
クが終了した場合を示している。
【００５８】区間５２５はＤｒｉｖｅ０の回転待ちを示
し、区間５２６でＤｒｉｖｅ０からデータ転送が行われ
る。このデータは、区間５２７，区間５２８でＥＳＤＩ
０およびＳＣＳＩ０を再接続し、区間５２９でＨｏｓｔ
０に送られる。
し、区間５２６でＤｒｉｖｅ０からデータ転送が行われ
る。このデータは、区間５２７，区間５２８でＥＳＤＩ
０およびＳＣＳＩ０を再接続し、区間５２９でＨｏｓｔ
０に送られる。
【００５９】引続き、Ｄｒｉｖｅ１がシーク終了し、区
間５３０での回転待ち時間後、当該Ｄｒｉｖｅ１は区間
５３１でデータ転送を開始する。この時、ＥＳＤＩ０お
よびＳＣＳＩ０はＤｒｉｖｅ０からのデータ転送で占有
されているため、空いている側のＥＳＤＩ１，ＳＣＳＩ
１が区間５３２，区間５３３で再接続され、区間５３４
でＨｏｓｔ１に送られる。
間５３０での回転待ち時間後、当該Ｄｒｉｖｅ１は区間
５３１でデータ転送を開始する。この時、ＥＳＤＩ０お
よびＳＣＳＩ０はＤｒｉｖｅ０からのデータ転送で占有
されているため、空いている側のＥＳＤＩ１，ＳＣＳＩ
１が区間５３２，区間５３３で再接続され、区間５３４
でＨｏｓｔ１に送られる。
【００６０】Ｈｏｓｔ１からのリードコマンドは、ＳＣ
ＳＩ０，ＥＳＤＩ０をから発行されていたが、再接続時
には、他の空いている側のＳＣＳＩ１およびＥＳＤＩ１
を選択することにより、従来のような固定的なインター
フェイスの設定によるデータ転送におけるバスネックが
解消される。
ＳＩ０，ＥＳＤＩ０をから発行されていたが、再接続時
には、他の空いている側のＳＣＳＩ１およびＥＳＤＩ１
を選択することにより、従来のような固定的なインター
フェイスの設定によるデータ転送におけるバスネックが
解消される。
【００６１】なお、本実施例のコントローラ部１００で
は、このホストインターフェイスＡ，Ｂおよびドライブ
インターフェイスＣ，Ｄの動的な切り離しおよび再接続
を可能または不能に設定する制御論理を持っており、必
要に応じて、データ転送中に使用する各インターフェイ
スを固定することも可能である。
は、このホストインターフェイスＡ，Ｂおよびドライブ
インターフェイスＣ，Ｄの動的な切り離しおよび再接続
を可能または不能に設定する制御論理を持っており、必
要に応じて、データ転送中に使用する各インターフェイ
スを固定することも可能である。
【００６２】以下、同様に、Ｄｒｉｖｅ２，Ｄｒｉｖｅ
３からの再接続を行い、全てのデータ転送が終了する。
３からの再接続を行い、全てのデータ転送が終了する。
【００６３】従来のように、Ｈｏｓｔ側およびＤｒｉｖ
ｅ側に単一のインターフェイスしかなく、しかも当該各
インターフェイスの動的な切り離しや再接続の機能がな
い場合、上述したＨｏｓｔ０〜３とＤｒｉｖｅ０〜３と
の間におけるデータ転送処理は全てシーケンシャルとな
り、本実施例の場合に比較して、約2.５〜３倍の処理時
間を要することとなる。
ｅ側に単一のインターフェイスしかなく、しかも当該各
インターフェイスの動的な切り離しや再接続の機能がな
い場合、上述したＨｏｓｔ０〜３とＤｒｉｖｅ０〜３と
の間におけるデータ転送処理は全てシーケンシャルとな
り、本実施例の場合に比較して、約2.５〜３倍の処理時
間を要することとなる。
【００６４】ここで、図５の区間５３５に注目すると、
この間、ＳＣＳＩ０〜１およびＥＳＤＩ０〜１のすべて
のインターフェイスにおいてＤＭＡ転送が行われるた
め、バッファメモリ１０５に対するアクセスが同時に進
行することになる。
この間、ＳＣＳＩ０〜１およびＥＳＤＩ０〜１のすべて
のインターフェイスにおいてＤＭＡ転送が行われるた
め、バッファメモリ１０５に対するアクセスが同時に進
行することになる。
【００６５】そこで、これを同時処理するため、本実施
例では、ホストインターフェイスＡ（ＳＣＳＩ０），ホ
ストインターフェイスＢ（ＳＣＳＩ１）およびドライブ
インターフェイスＣ（ＥＳＤＩ０），ドライブインター
フェイスＤ（ＥＳＤＩ１）の各々にＦＩＦＯメモリ１０
２およびＦＩＦＯメモリ１０８を設け、ＤＭＡ転送はサ
イクルスチールで時分割処理を行う。
例では、ホストインターフェイスＡ（ＳＣＳＩ０），ホ
ストインターフェイスＢ（ＳＣＳＩ１）およびドライブ
インターフェイスＣ（ＥＳＤＩ０），ドライブインター
フェイスＤ（ＥＳＤＩ１）の各々にＦＩＦＯメモリ１０
２およびＦＩＦＯメモリ１０８を設け、ＤＭＡ転送はサ
イクルスチールで時分割処理を行う。
【００６６】図６にＤＭＡ転送の経路周辺に着目した概
念図を示す。
念図を示す。
【００６７】ＦＩＦＯメモリ６０５（１０２），ＦＩＦ
Ｏメモリ６０６（１０２）の各バス６０１およびバス６
０２は、それぞれＳＣＳＩ０，ＳＣＳＩ１に繋がり、Ｆ
ＩＦＯメモリ６０７（１０８），ＦＩＦＯメモリ６０８
（１０８）の各バス６０３およびバス６０４は、ＥＳＤ
Ｉ０，ＥＳＤＩ１に繋がる。
Ｏメモリ６０６（１０２）の各バス６０１およびバス６
０２は、それぞれＳＣＳＩ０，ＳＣＳＩ１に繋がり、Ｆ
ＩＦＯメモリ６０７（１０８），ＦＩＦＯメモリ６０８
（１０８）の各バス６０３およびバス６０４は、ＥＳＤ
Ｉ０，ＥＳＤＩ１に繋がる。
【００６８】ＤＭＡコントローラ１０４は、ＦＩＦＯメ
モリ６０５〜６０８のうちのいずれか一つを選択し、Ｄ
ＭＡバス１０３を介してバッファメモリ１０５との間で
データ転送制御を行う。バス６０１〜６０４による転送
を連続同時に行うためには、ＤＭＡバス１０３のデータ
転送速度はバス６０１〜６０４の全てのバス転送速度の
合計を上回る必要がある。
モリ６０５〜６０８のうちのいずれか一つを選択し、Ｄ
ＭＡバス１０３を介してバッファメモリ１０５との間で
データ転送制御を行う。バス６０１〜６０４による転送
を連続同時に行うためには、ＤＭＡバス１０３のデータ
転送速度はバス６０１〜６０４の全てのバス転送速度の
合計を上回る必要がある。
【００６９】本実施例のコントローラ部１００では、Ｈ
ｏｓｔ側に接続されるバス６０１，６０２は幅が１６ビ
ットで最大１０ＭＢ／ｓｅｃであり、Ｄｒｉｖｅ側に接
続されるバス６０３，６０４は幅が８ビットで最大５Ｍ
Ｂ／ｓｅｃであり、ＤＭＡバス１０３は、３０ＭＢ／ｓ
ｅｃ以上の転送速度が必要となる。このような高速転送
を実現するため、本実施例のコントローラ部１００で
は、ＤＭＡバス１０３の幅を３２ビットとしており、当
該ＤＭＡバス１０３とバス６０１，６０２およびバス６
０３，６０４の幅変換を、ＦＩＦＯメモリ６０５〜６０
８で実現している。
ｏｓｔ側に接続されるバス６０１，６０２は幅が１６ビ
ットで最大１０ＭＢ／ｓｅｃであり、Ｄｒｉｖｅ側に接
続されるバス６０３，６０４は幅が８ビットで最大５Ｍ
Ｂ／ｓｅｃであり、ＤＭＡバス１０３は、３０ＭＢ／ｓ
ｅｃ以上の転送速度が必要となる。このような高速転送
を実現するため、本実施例のコントローラ部１００で
は、ＤＭＡバス１０３の幅を３２ビットとしており、当
該ＤＭＡバス１０３とバス６０１，６０２およびバス６
０３，６０４の幅変換を、ＦＩＦＯメモリ６０５〜６０
８で実現している。
【００７０】以上説明したように、本実施例の外部記憶
装置によれば、ホスト側から見たアクセス要求に対する
応答時間の大幅な短縮、さらには単位時間当たりのＩ／
Ｏ要求発行件数を大幅に向上させることができるという
効果が得られる。
装置によれば、ホスト側から見たアクセス要求に対する
応答時間の大幅な短縮、さらには単位時間当たりのＩ／
Ｏ要求発行件数を大幅に向上させることができるという
効果が得られる。
【００７１】たとえば、本発明者らのシミュレーション
によれば、本実施例で開示した構成の磁気ディスクサブ
システムでは、バッファメモリを持たず、また単一のホ
ストインターフェイスおよびドライブインターフェイス
を持つ構成とした従来技術に比較して、平均発行Ｉ／Ｏ
件数で６０％の向上、平均応答時間で約５７％の低減が
期待できることが確認されている。
によれば、本実施例で開示した構成の磁気ディスクサブ
システムでは、バッファメモリを持たず、また単一のホ
ストインターフェイスおよびドライブインターフェイス
を持つ構成とした従来技術に比較して、平均発行Ｉ／Ｏ
件数で６０％の向上、平均応答時間で約５７％の低減が
期待できることが確認されている。
【００７２】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は前記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。
例に基づき具体的に説明したが、本発明は前記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。
【００７３】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
【００７４】すなわち、本発明の外部記憶装置によれ
ば、上位装置からの個々のリード／ライト要求に対する
応答時間の短縮、および上位装置からのリード／ライト
要求の発行件数の大幅な増加を実現することができると
いう効果が得られる。
ば、上位装置からの個々のリード／ライト要求に対する
応答時間の短縮、および上位装置からのリード／ライト
要求の発行件数の大幅な増加を実現することができると
いう効果が得られる。
【図１】本発明の一実施例である外部記憶装置の構成の
一例を示すブロック図である。
一例を示すブロック図である。
【図２】本発明の一実施例である外部記憶装置の作用の
一例を示す概念図である。
一例を示す概念図である。
【図３】本発明の一実施例である外部記憶装置の作用の
一例を示す概念図である。
一例を示す概念図である。
【図４】本発明の一実施例である外部記憶装置の作用の
一例を示すタイムチャートである。
一例を示すタイムチャートである。
【図５】本発明の一実施例である外部記憶装置の作用の
一例を示すタイムチャートである。
一例を示すタイムチャートである。
【図６】本発明の一実施例である外部記憶装置におい
て、ＤＭＡ転送の経路に着目した概念図である。
て、ＤＭＡ転送の経路に着目した概念図である。
１００ コントローラ部（入出力制御部） １０１ ＳＣＳＩプロトコルチップ １０２ ＦＩＦＯメモリ（６０５〜６０６） １０３ ＤＭＡバス １０３ａ ＭＰＵバス １０４ ＤＭＡコントローラ １０５ バッファメモリ（一時データ保持手段）（第２
の記憶媒体） １０６ バッテリ １０７ ＥＳＤＩプロトコルチップ １０８ ＦＩＦＯメモリ（６０７〜６０８） １０９ ディスク装置（Ｄｒｉｖｅ０〜３）（第１の記
憶媒体） １１０ マイクロプロセッサ １１１ バスコントローラ １１２ 制御メモリ（ＤＲＡＭ） １１３ 制御メモリ（ＳＲＡＭ） １１４ 制御メモリ（ＲＯＭ） ２０１ 割り込み信号 ２０２〜２０５ マイクロプロセッサ１１０の制御アク
セス ２０６ パス ２０７ 書き込みデータ ３０１〜３０３ マイクロプロセッサ１１０の制御アク
セス ３０４ パス ３０５ ディスク装置でのデータの格納位置 ４０１ ホストからの書き込みデータ転送 ４０２ ＳＣＳＩプロトコルチップからバッファメモリ
へのＤＭＡ転送 ４０３ ディスク装置（Ｄｒｉｖｅ）でのシーク処理 ４０４ 回転待ち時間 ４０５ バッファメモリからディスク装置（Ｄｒｉｖ
ｅ）へのＤＭＡ転送 ４０６ ディスク装置へのデータ転送 ４０７ ホストへのコマンド終了報告（従来技術の場
合） ４０８ コマンド実行時間（従来技術の場合） ４０９ ホストへのコマンド終了報告（本発明の場合） ４１０ コマンド実行時間（本発明の場合） ５０１ Ｈｏｓｔ０からＤｒｉｖｅ０へのリードコマン
ド発行 ５０２ ５０１のコマンド発行に対するＳＣＳＩ０の占
有区間 ５０３ ５０１のコマンド発行に対するＥＳＤＩ０の占
有区間 ５０４ ５０１のコマンド発行に対するＤｒｉｖｅ０の
シーク ５０５ ５０１のコマンド発行に対するＥＳＤＩ０の解
放 ５０６ ５０１のコマンド発行に対するＳＣＳＩ０の解
放 ５０７ Ｈｏｓｔ１からＤｒｉｖｅ１へのリードコマン
ド発行 ５０８ ５０７のコマンド発行に対するＳＣＳＩ０の占
有区間 ５０９ ５０７のコマンド発行に対するＥＳＤＩ０の占
有区間 ５１０ ５０７のコマンド発行に対するＤｒｉｖｅ１の
シーク ５１１ ５０７のコマンド発行に対するＥＳＤＩ０の解
放 ５１２ ５０７のコマンド発行に対するＳＣＳＩ０の解
放 ５１３ Ｈｏｓｔ２からＤｒｉｖｅ２へのリードコマン
ド発行 ５１４ ５１３のコマンド発行に対するＳＣＳＩ１の占
有区間 ５１５ ５１３のコマンド発行に対するＥＳＤＩ１の占
有区間 ５１６ ５１３のコマンド発行に対するＤｒｉｖｅ２の
シーク ５１７ ５１３のコマンド発行に対するＥＳＤＩ１の解
放 ５１８ ５１３のコマンド発行に対するＳＣＳＩ１の解
放 ５１９ Ｈｏｓｔ３からＤｒｉｖｅ３へのリードコマン
ド発行 ５２０ ５１９のコマンド発行に対するＳＣＳＩ０の占
有区間 ５２１ ５１９のコマンド発行に対するＥＳＤＩ０の占
有区間 ５２２ ５１９のコマンド発行に対するＤｒｉｖｅ３の
シーク ５２３ ５１９のコマンド発行に対するＥＳＤＩ０の解
放 ５２４ ５１９のコマンド発行に対するＳＣＳＩ０の解
放 ５２５ Ｄｒｉｖｅ０のシーク後の回転待ち時間 ５２６ Ｄｒｉｖｅ０からのデータ読み出し ５２７ ５２６のデータ読み出しに対するＥＳＤＩ０上
でのデータ転送 ５２８ ５２６のデータ読み出しに対するＳＣＳＩ０上
でのデータ転送 ５２９ ５２６のデータ読み出しに対するＨｏｓｔ０の
データ受理 ５３０ Ｄｒｉｖｅ１のシーク後の回転待ち時間 ５３１ Ｄｒｉｖｅ１からのデータ読み出し ５３２ ５３１のデータ読み出しに対するＥＳＤＩ１上
でのデータ転送 ５３３ ５３１のデータ読み出しに対するＳＣＳＩ１上
でのデータ転送 ５３４ ５３１のデータ読み出しに対するＨｏｓｔ１の
データ受理 ５３５ ＳＣＳＩ０〜１およびＥＳＤＩ０〜１のすべて
でＤＭＡ転送が行われる区間 ６０１〜６０４ ＦＩＦＯメモリのバス Ａ ホストインターフェイス（ＳＣＳＩ０）（第１のイ
ンターフェイスポート） Ｂ ホストインターフェイス（ＳＣＳＩ１）（第１のイ
ンターフェイスポート） Ｃ ドライブインターフェイス（ＥＳＤＩ０）（第２の
インターフェイスポート） Ｄ ドライブインターフェイス（ＥＳＤＩ１）（第２の
インターフェイスポート）
の記憶媒体） １０６ バッテリ １０７ ＥＳＤＩプロトコルチップ １０８ ＦＩＦＯメモリ（６０７〜６０８） １０９ ディスク装置（Ｄｒｉｖｅ０〜３）（第１の記
憶媒体） １１０ マイクロプロセッサ １１１ バスコントローラ １１２ 制御メモリ（ＤＲＡＭ） １１３ 制御メモリ（ＳＲＡＭ） １１４ 制御メモリ（ＲＯＭ） ２０１ 割り込み信号 ２０２〜２０５ マイクロプロセッサ１１０の制御アク
セス ２０６ パス ２０７ 書き込みデータ ３０１〜３０３ マイクロプロセッサ１１０の制御アク
セス ３０４ パス ３０５ ディスク装置でのデータの格納位置 ４０１ ホストからの書き込みデータ転送 ４０２ ＳＣＳＩプロトコルチップからバッファメモリ
へのＤＭＡ転送 ４０３ ディスク装置（Ｄｒｉｖｅ）でのシーク処理 ４０４ 回転待ち時間 ４０５ バッファメモリからディスク装置（Ｄｒｉｖ
ｅ）へのＤＭＡ転送 ４０６ ディスク装置へのデータ転送 ４０７ ホストへのコマンド終了報告（従来技術の場
合） ４０８ コマンド実行時間（従来技術の場合） ４０９ ホストへのコマンド終了報告（本発明の場合） ４１０ コマンド実行時間（本発明の場合） ５０１ Ｈｏｓｔ０からＤｒｉｖｅ０へのリードコマン
ド発行 ５０２ ５０１のコマンド発行に対するＳＣＳＩ０の占
有区間 ５０３ ５０１のコマンド発行に対するＥＳＤＩ０の占
有区間 ５０４ ５０１のコマンド発行に対するＤｒｉｖｅ０の
シーク ５０５ ５０１のコマンド発行に対するＥＳＤＩ０の解
放 ５０６ ５０１のコマンド発行に対するＳＣＳＩ０の解
放 ５０７ Ｈｏｓｔ１からＤｒｉｖｅ１へのリードコマン
ド発行 ５０８ ５０７のコマンド発行に対するＳＣＳＩ０の占
有区間 ５０９ ５０７のコマンド発行に対するＥＳＤＩ０の占
有区間 ５１０ ５０７のコマンド発行に対するＤｒｉｖｅ１の
シーク ５１１ ５０７のコマンド発行に対するＥＳＤＩ０の解
放 ５１２ ５０７のコマンド発行に対するＳＣＳＩ０の解
放 ５１３ Ｈｏｓｔ２からＤｒｉｖｅ２へのリードコマン
ド発行 ５１４ ５１３のコマンド発行に対するＳＣＳＩ１の占
有区間 ５１５ ５１３のコマンド発行に対するＥＳＤＩ１の占
有区間 ５１６ ５１３のコマンド発行に対するＤｒｉｖｅ２の
シーク ５１７ ５１３のコマンド発行に対するＥＳＤＩ１の解
放 ５１８ ５１３のコマンド発行に対するＳＣＳＩ１の解
放 ５１９ Ｈｏｓｔ３からＤｒｉｖｅ３へのリードコマン
ド発行 ５２０ ５１９のコマンド発行に対するＳＣＳＩ０の占
有区間 ５２１ ５１９のコマンド発行に対するＥＳＤＩ０の占
有区間 ５２２ ５１９のコマンド発行に対するＤｒｉｖｅ３の
シーク ５２３ ５１９のコマンド発行に対するＥＳＤＩ０の解
放 ５２４ ５１９のコマンド発行に対するＳＣＳＩ０の解
放 ５２５ Ｄｒｉｖｅ０のシーク後の回転待ち時間 ５２６ Ｄｒｉｖｅ０からのデータ読み出し ５２７ ５２６のデータ読み出しに対するＥＳＤＩ０上
でのデータ転送 ５２８ ５２６のデータ読み出しに対するＳＣＳＩ０上
でのデータ転送 ５２９ ５２６のデータ読み出しに対するＨｏｓｔ０の
データ受理 ５３０ Ｄｒｉｖｅ１のシーク後の回転待ち時間 ５３１ Ｄｒｉｖｅ１からのデータ読み出し ５３２ ５３１のデータ読み出しに対するＥＳＤＩ１上
でのデータ転送 ５３３ ５３１のデータ読み出しに対するＳＣＳＩ１上
でのデータ転送 ５３４ ５３１のデータ読み出しに対するＨｏｓｔ１の
データ受理 ５３５ ＳＣＳＩ０〜１およびＥＳＤＩ０〜１のすべて
でＤＭＡ転送が行われる区間 ６０１〜６０４ ＦＩＦＯメモリのバス Ａ ホストインターフェイス（ＳＣＳＩ０）（第１のイ
ンターフェイスポート） Ｂ ホストインターフェイス（ＳＣＳＩ１）（第１のイ
ンターフェイスポート） Ｃ ドライブインターフェイス（ＥＳＤＩ０）（第２の
インターフェイスポート） Ｄ ドライブインターフェイス（ＥＳＤＩ１）（第２の
インターフェイスポート）
───────────────────────────────────────────────────── フロントページの続き (72)発明者 中馬 顕 神奈川県小田原市国府津2880番地 株式会 社日立製作所ストレージシステム事業部内 (72)発明者 湯川 芳雄 神奈川県小田原市国府津2880番地 株式会 社日立製作所ストレージシステム事業部内
Claims (8)
- 【請求項１】 データを第１の記憶媒体に持久的に記憶
するドライブと、このドライブと上位装置との間におけ
る前記データの授受を制御する入出力制御部とを備えた
外部記憶装置であって、前記入出力制御部は、前記第１
の記憶媒体よりも前記データに対するアクセスをより高
速に行うことが可能な第２の記憶媒体からなる一時デー
タ保持手段、および前記上位装置からの前記ドライブに
対する前記データの書き込み要求に対し、当該書き込み
データを前記一時データ保持手段に一旦書き込み、当該
書き込み動作が完了した時点で前記上位装置に対して書
き込み完了を応答する手段、および前記一時データ保持
手段から前記ドライブへの前記データの書き込みを、前
記上位装置からの前記データの書き込みおよび読み出し
のタイミングとは独立に前記入出力制御部で管理された
タイミングで行う手段を含むことを特徴とする外部記憶
装置。 - 【請求項２】 前記入出力制御部は、前記上位装置から
の前記データの読み出し要求に対し、前記ドライブから
読み出したデータを前記一時データ保持手段に残す手
段、および前記上位装置からの同一の前記データの読み
出し要求に対し、前記一時データ保持手段に残された前
記データを読み出して転送する手段を含むことを特徴と
する請求項１記載の外部記憶装置。 - 【請求項３】 前記第１の記憶媒体が磁気ディスクであ
り、前記第２の記憶媒体が半導体メモリからなり、当該
半導体メモリはセルフ・リフレッシュ機能を有するダイ
ナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）で
構成され、前記半導体メモリの電源は、前記入出力制御
部と共通の主電源と、この主電源とは独立なバッテリの
２系統で構成され、前記バッテリの充電が前記主電源に
よって行われるようにしたことを特徴とする請求項１ま
たは２記載の外部記憶装置。 - 【請求項４】 前記上位装置との間の第１のインターフ
ェイスポートを複数口有し、前記入出力制御部は、前記
上位装置から発行される前記データの読み出しまたは書
き込みコマンドに対し、当該データの読み出しまたは書
き込み準備が完了するまでの間、前記第１のインターフ
ェイスポートを解放する手段、および読み出しまたは書
き込みの準備が完了した時点で、前記第１のインターフ
ェイスポートを再接続する手段、および当該再接続に際
して、複数の前記第１のインターフェイスポートのう
ち、空いているポートを選択し、動的に第１のインター
フェイスポートの接続を行う手段、および前記動的な第
１のインターフェイスポートの接続を抑止する手段を含
むことを特徴とする請求項１，２または３記載の外部記
憶装置。 - 【請求項５】 前記入出力制御部に対して前記ドライブ
をディージーチェーンで複数台接続するとともに、当該
入出力制御部と当該ドライブとの間に第２のインターフ
ェイスポートを複数口設け、前記入出力制御部は、この
第２のインターフェイスポートによる前記ドライブに対
する前記データの読み出しまたは書き込みにおいて、前
記ドライブにおける前記データの読み出しまたは書き込
み準備が完了するまでの間、当該第２のインターフェイ
スポートを解放する手段、および前記ドライブにおける
前記データの読み出しまたは書き込み準備が完了した時
点で、当該ドライブから入力される接続要求割り込みに
応じて当該第２のインターフェイスポートを再接続する
手段、および当該第２のインターフェイスポートの再接
続に際して、複数の前記第２のインターフェイスポート
のうち、空いている側を選択して動的に再接続する手段
を含むことを特徴とする請求項１，２，３または４記載
の外部記憶装置。 - 【請求項６】 前記入出力制御部は、全体の制御を司る
マイクロプロセッサと、複数の前記第１のインターフェ
イスポートおよび前記第２のインターフェイスポートと
前記一時データ保持手段とを時分割処理によって切替え
ながら接続することによりＤＭＡ（ダイレクト・メモリ
・アクセス）転送を行うＤＭＡコントローラと、前記マ
イクロプロセッサと前記第１，第２のインターフェイス
ポートおよび前記ＤＭＡコントローラを接続するＭＰＵ
バスと、前記ＤＭＡコントローラと前記第１，第２のイ
ンターフェイスポートを接続するＤＭＡバスと、前記第
１および第２のインターフェイスポートと前記ＭＰＵバ
スおよびＤＭＡバスとの間に設けられ、前記一時データ
保持手段といずれかのインターフェイスポートとの間で
ＤＭＡ転送が行われている間、他のインターフェイスポ
ートを停止させないためのＦＩＦＯ（先入れ／先出し）
メモリとを含むことを特徴とする請求項１，２，３，４
または５記載の外部記憶装置。 - 【請求項７】 ＤＭＡバスのバス幅を、前記第１および
第２のインターフェイスポートのバス幅よりも大きくし
たことを特徴とする請求項１，２，３，４，５または６
記載の外部記憶装置。 - 【請求項８】 前記ＤＭＡバスと、前記第１および第２
のインターフェイスポートのバス幅の変換を、前記ＦＩ
ＦＯメモリの入出力バス幅を当該ＤＭＡバス側と当該第
１および第２のインターフェイスポート側で変えること
により実現することを特徴とする請求項１，２，３，
４，５，６または７記載の外部記憶装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4301367A JPH06149482A (ja) | 1992-11-11 | 1992-11-11 | 外部記憶装置 |
| US08/148,484 US5603062A (en) | 1992-11-11 | 1993-11-08 | System for controlling data flow between plurality of host interfaces and drive interfaces using controller for select unoccupied interfaces after preparation of read/write operation is complete |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4301367A JPH06149482A (ja) | 1992-11-11 | 1992-11-11 | 外部記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06149482A true JPH06149482A (ja) | 1994-05-27 |
Family
ID=17896014
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4301367A Pending JPH06149482A (ja) | 1992-11-11 | 1992-11-11 | 外部記憶装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5603062A (ja) |
| JP (1) | JPH06149482A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6944723B2 (en) | 2001-03-02 | 2005-09-13 | Fujitsu Limited | Data processing device for processing data accessed by a buffer manager, and interface device |
| WO2008149453A1 (ja) * | 2007-06-08 | 2008-12-11 | Fujitsu Limited | 記憶装置、記憶制御装置及び制御方法 |
| JP2010146525A (ja) * | 2008-12-22 | 2010-07-01 | Fujitsu Ltd | ディスク搭載機構及びストレージ装置 |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5403780A (en) * | 1993-06-04 | 1995-04-04 | Jain; Vivek | Method enhancing planarization etchback margin, reliability, and stability of a semiconductor device |
| JP3003545B2 (ja) * | 1995-06-28 | 2000-01-31 | 日本電気株式会社 | 磁気ディスク装置接続装置 |
| US6189080B1 (en) * | 1996-09-20 | 2001-02-13 | Emc Corporation | Minimum read rate throughput in a disk cache system |
| US6073218A (en) * | 1996-12-23 | 2000-06-06 | Lsi Logic Corp. | Methods and apparatus for coordinating shared multiple raid controller access to common storage devices |
| CN1281560A (zh) | 1997-10-08 | 2001-01-24 | 西加特技术有限责任公司 | 混合数据存储和重建系统以及用于数据存储装置的方法 |
| US5941972A (en) * | 1997-12-31 | 1999-08-24 | Crossroads Systems, Inc. | Storage router and method for providing virtual local storage |
| US5953689A (en) * | 1998-03-12 | 1999-09-14 | Emc Corporation | Benchmark tool for a mass storage system |
| US6594724B1 (en) * | 2000-03-30 | 2003-07-15 | Hitachi Global Storage Technologies Netherlands B.V. | Enhanced DASD with smaller supplementary DASD |
| US6865514B1 (en) * | 2000-08-18 | 2005-03-08 | Emc Corporation | Post test data processing of a mass storage system |
| JP4082913B2 (ja) * | 2002-02-07 | 2008-04-30 | 株式会社ルネサステクノロジ | メモリシステム |
| US6792486B1 (en) * | 2002-04-30 | 2004-09-14 | Western Digital Ventures, Inc. | System and method for managing information storage among plural disk drives |
| US20080091861A1 (en) * | 2004-10-28 | 2008-04-17 | Jones Richard E | Bus Multiplexer Apparatus and Method |
| US20060282602A1 (en) * | 2005-06-09 | 2006-12-14 | Tse-Hsine Liao | Data transmission device and method thereof |
| US20120054362A1 (en) * | 2010-08-31 | 2012-03-01 | Canon Kabushiki Kaisha | Mechanism for autotuning mass data transfer from a sender to a receiver over parallel connections |
| US20120284544A1 (en) * | 2011-05-06 | 2012-11-08 | Microsoft Corporation | Storage Device Power Management |
| KR102020466B1 (ko) * | 2012-10-04 | 2019-09-10 | 에스케이하이닉스 주식회사 | 버퍼 메모리 장치를 포함하는 데이터 저장 장치 |
| US9778879B2 (en) * | 2015-10-23 | 2017-10-03 | Microsoft Technology Licensing, Llc | Flushless transactional layer |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5151248A (en) * | 1974-10-31 | 1976-05-06 | Fujitsu Ltd | Shingotensohoshiki |
| US4591973A (en) * | 1983-06-06 | 1986-05-27 | Sperry Corporation | Input/output system and method for digital computers |
| JPS6074057A (ja) * | 1983-09-30 | 1985-04-26 | Fujitsu Ltd | デイスク・キヤツシユ制御システム |
| US5280589A (en) * | 1987-07-30 | 1994-01-18 | Kabushiki Kaisha Toshiba | Memory access control system for use with a relatively small size data processing system |
| US5029124A (en) * | 1988-05-17 | 1991-07-02 | Digital Equipment Corporation | Method and apparatus for providing high speed parallel transfer of bursts of data |
| US5097483A (en) * | 1989-02-21 | 1992-03-17 | Sun Microsystems, Inc. | Tri-statable bus with apparatus to drive bus line to first level and then second level for predetermined time before turning off |
| US5388217A (en) * | 1991-12-13 | 1995-02-07 | Cray Research, Inc. | Distributing system for multi-processor input and output using channel adapters |
-
1992
- 1992-11-11 JP JP4301367A patent/JPH06149482A/ja active Pending
-
1993
- 1993-11-08 US US08/148,484 patent/US5603062A/en not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6944723B2 (en) | 2001-03-02 | 2005-09-13 | Fujitsu Limited | Data processing device for processing data accessed by a buffer manager, and interface device |
| WO2008149453A1 (ja) * | 2007-06-08 | 2008-12-11 | Fujitsu Limited | 記憶装置、記憶制御装置及び制御方法 |
| JP2010146525A (ja) * | 2008-12-22 | 2010-07-01 | Fujitsu Ltd | ディスク搭載機構及びストレージ装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5603062A (en) | 1997-02-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06149482A (ja) | 外部記憶装置 | |
| US9460763B2 (en) | Holding by a memory controller multiple central processing unit memory access requests, and performing the multiple central processing unit memory request in one transfer cycle | |
| EP2565794B1 (en) | Apparatus and method for data bypass for a bi-directional data bus in a hub-based memory sub-system | |
| US7774559B2 (en) | Method and system for terminating write commands in a hub-based memory system | |
| US5420984A (en) | Apparatus and method for rapid switching between control of first and second DMA circuitry to effect rapid switching beween DMA communications | |
| JP2872251B2 (ja) | 情報処理システム | |
| US20040015654A1 (en) | Storage subsystem, information processing system and method of controlling I/O interface | |
| US8386727B2 (en) | Supporting interleaved read/write operations from/to multiple target devices | |
| US5813024A (en) | Disk control method for use with a data storage apparatus having multiple disks | |
| JPH06161950A (ja) | 複式バス・アーキテクチャを有する計算システムに使用するデータ伝送の管理方法。 | |
| JP2550311B2 (ja) | 磁気デイスクの多重制御方式 | |
| JP2523715B2 (ja) | 磁気ディスク装置 | |
| JP2786175B2 (ja) | 情報処理システム | |
| JPH05289818A (ja) | ディスクアレイ制御方式 | |
| JPH0553902A (ja) | メモリ制御回路 | |
| JP3472357B2 (ja) | 情報処理装置 | |
| JP2914695B2 (ja) | キャッシュ制御装置 | |
| JPH10275110A (ja) | ディスクドライブ装置及びその制御方法 | |
| JPH02130755A (ja) | 高速ディスクアクセス制御装置 | |
| JPH0519181B2 (ja) | ||
| JP3184406B2 (ja) | ディスクアレイ装置 | |
| JPH04352225A (ja) | ディスクアレイ装置 | |
| JPH04295946A (ja) | ディスク制御装置 | |
| JPH02176950A (ja) | ディスクキャッシュ制御方式 | |
| JPH0353361A (ja) | Ｉｏ制御方式 |