KR20210006163A - 컨트롤러, 메모리 시스템 및 그것의 동작 방법 - Google Patents

컨트롤러, 메모리 시스템 및 그것의 동작 방법 Download PDF

Info

Publication number
KR20210006163A
KR20210006163A KR1020190082103A KR20190082103A KR20210006163A KR 20210006163 A KR20210006163 A KR 20210006163A KR 1020190082103 A KR1020190082103 A KR 1020190082103A KR 20190082103 A KR20190082103 A KR 20190082103A KR 20210006163 A KR20210006163 A KR 20210006163A
Authority
KR
South Korea
Prior art keywords
memory
controller
block
memory block
erase
Prior art date
Application number
KR1020190082103A
Other languages
English (en)
Inventor
이현우
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020190082103A priority Critical patent/KR20210006163A/ko
Priority to US16/667,396 priority patent/US20210011650A1/en
Priority to CN201911088286.2A priority patent/CN112201294A/zh
Publication of KR20210006163A publication Critical patent/KR20210006163A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0608—Saving storage space on storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0631—Configuration or reconfiguration of storage systems by allocating resources to storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
    • G11C16/3445—Circuits or methods to verify correct erasure of nonvolatile memory cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

본 발명은 반도체 장치에 관한 것으로, 보다 구체적으로는 컨트롤러, 메모리 시스템 및 그것의 동작 방법에 관한 것이다. 본 발명의 일 실시예에 따르면, 컨트롤러가 인밸리드된 메모리 블록 중 적어도 하나의 메모리 블록에 대해 제1 이레이즈 동작을 수행하도록 불휘발성 메모리 장치를 제어하는 단계; 컨트롤러가 제1 이레이즈 동작이 수행된 메모리 블록 중에서 라이트 동작이 수행될 적어도 하나의 메모리 블록을 할당하는 단계; 컨트롤러가 할당된 적어도 하나의 메모리 블록에 대해 이레이즈 상태 검증 동작을 수행하도록 불휘발성 메모리 장치를 제어하는 단계; 및 컨트롤러가 이레이즈 검증 동작이 패스이면, 할당된 적어도 하나의 메모리 블록에 대해 라이트 동작을 수행하도록 불휘발성 메모리 장치를 제어하는 단계를 포함하는 컨트롤러 동작 방법이 제공된다.

Description

컨트롤러, 메모리 시스템 및 그것의 동작 방법{CONTROLLER, MEMORY SYSTEM AND OPERATING METHOD THEREOF}
본 발명은 반도체 장치에 관한 것으로, 보다 구체적으로는 컨트롤러, 메모리 시스템 및 그것의 동작 방법에 관한 것이다.
최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨터 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitous computing)으로 전환되고 있다. 이로 인해 휴대폰, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다. 이와 같은 휴대용 전자 장치는 일반적으로 메모리 장치를 이용하는 메모리 시스템을 사용한다. 메모리 시스템은 휴대용 전자 장치에서 사용되는 데이터를 저장하기 위해서 사용된다.
메모리 장치를 이용한 메모리 시스템은 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 메모리 시스템은 USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, UFS(Universal Flash Storage) 장치, 솔리드 스테이트 드라이브(Solid State Drive)를 포함한다.
본 발명의 일 실시예는 메모리 시스템의 성능을 향상 시키는 기술을 제공하고자 한다.
본 발명의 일 실시예에 따르면, 컨트롤러가 인밸리드된 메모리 블록에 대해 제1 이레이즈 동작을 수행하도록 불휘발성 메모리 장치를 제어하는 단계; 컨트롤러가 제1 이레이즈 동작이 수행된 메모리 블록 중에서 라이트 동작이 수행될 메모리 블록을 할당하는 단계; 컨트롤러가 할당된 메모리 블록에 대해 이레이즈 상태 검증 동작을 수행하도록 불휘발성 메모리 장치를 제어하는 단계; 및 컨트롤러가 이레이즈 검증 동작이 패스이면, 할당된 메모리 블록에 대해 라이트 동작을 수행하도록 불휘발성 메모리 장치를 제어하는 단계를 포함하는 컨트롤러 동작 방법이 제공된다.
본 발명의 일 실시예에 따르면, 불휘발성 메모리 장치는 복수의 메모리 블록을 포함하고, 컨트롤러는 인밸리드된 메모리 블록에 대해 제1 이레이즈 동작을 수행하도록 불휘발성 메모리 장치를 제어하고, 제1 이레이즈 동작이 수행된 메모리 블록 중에서 라이트 동작이 수행될 메모리 블록을 할당하며, 할당된 메모리 블록에 대해 이레이즈 상태 검증 동작을 수행하도록 상기 불휘발성 메모리 장치를 제어하고, 이레이즈 상태 검증 동작이 패스이면 할당된 메모리 블록에 대해 라이트 동작을 수행하도록 상기 불휘발성 메모리 장치를 제어하는 메모리 시스템이 제공된다.
본 발명의 일 실시예에 따르면, 불휘발성 메모리 장치 및 불휘발성 메모리 장치를 제어하는 컨트롤러를 포함하는 메모리 시스템의 동작 방법은, 컨트롤러가 프리 블록 리스트에 등록된 메모리 블록들 중 라이트 동작이 수행될 메모리 블록을 할당하는 단계; 불휘발성 메모리 장치가 할당된 메모리 블록의 이레이즈 상태를 검증하는 단계; 및 불휘발성 메모리 장치가 이레이즈 상태 검증이 패스이면 할당된 메모리 블록에 대해 상기 라이트 동작을 수행하는 단계를 포함 할 수 있다.
본 발명의 일 실시예에 따르면, 메모리 시스템의 성능을 향상시키는 것이 가능하게 된다.
도 1은 본 발명의 실시 예에 따른 메모리 시스템의 구성을 예시적으로 나타낸 도면.
도 2는 본 발명의 일 실시예에 따른 플래시 변환 계층의 블록도.
도 3은 본 발명의 일 실시예에 따른 메모리 시스템의 동작을 설명하기 위한 도면.
도 4는 본 발명의 일 실시예에 따른 메모리 시스템의 동작을 설명하기 위한 도면.
도 5는 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브(SSD)를 포함하는 데이터 처리 시스템을 예시적으로 나타낸 도면.
도 6은 도 5의 컨트롤러의 구성을 예시적으로 나타낸 도면.
도 7은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템을 예시적으로 나타낸 도면.
도 8은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템을 예시적으로 나타낸 도면.
도 9는 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 네트워크 시스템을 예시적으로 나타낸 도면.
본 발명의 이점 및 특징, 그리고 그것을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 통해 설명될 것이다. 그러나 본 발명은 여기에서 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 단지, 본 실시 예들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여 제공되는 것이다.
명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "간접적으로 연결"되어 있는 경우도 포함한다. 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
이하, 첨부한 도면에 의거하여 본 발명의 바람직한 실시 예를 설명하도록 한다.
도 1은 본 발명의 실시 예에 따른 메모리 시스템(10)의 구성을 예시적으로 나타낸 도면이다.
도 1을 참조하면, 본 실시 예에 따른 메모리 시스템(10)은 휴대폰, MP3 플레이어, 랩탑 컴퓨터, 데스크탑 컴퓨터, 게임기, TV, 차량용 인포테인먼트(in-vehicle infotainment) 시스템 등과 같은 호스트(20)에 의해서 액세스되는 데이터를 저장할 수 있다.
메모리 시스템(10)은 호스트(20)와 연결되는 인터페이스 프로토콜에 따라서 다양한 종류의 저장 장치들 중 어느 하나로 제조될 수 있다. 예를 들어, 메모리 시스템(10)은 솔리드 스테이트 드라이브(solid state drive, SSD), MMC, eMMC, RS-MMC, micro-MMC 형태의 멀티미디어 카드(multimedia card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(secure digital) 카드, USB(universal storage bus) 저장 장치, UFS(universal flash storage) 장치, PCMCIA(personal computer memory card international association) 카드 형태의 저장 장치, PCI(peripheral component interconnection) 카드 형태의 저장 장치, PCI-E(PCI-express) 카드 형태의 저장 장치, CF(compact flash) 카드, 스마트 미디어(smart media) 카드, 메모리 스틱(memory stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구성될 수 있다.
메모리 시스템(10)은 다양한 종류의 패키지(package) 형태들 중 어느 하나로 제조될 수 있다. 예를 들어, 메모리 시스템(10)은 POP(package on package), SIP(system in package), SOC(system on chip), MCP(multi-chip package), COB(chip on board), WFP(wafer-level fabricated package), WSP(wafer-level stack package) 등과 같은 다양한 종류의 패키지 형태들 중 어느 하나로 제조될 수 있다.
메모리 시스템(10)은 불휘발성 메모리 장치(100) 및 컨트롤러(200)를 포함할 수 있다.
불휘발성 메모리 장치(100)는 메모리 시스템(10)의 저장 매체로서 동작할 수 있다. 불휘발성 메모리 장치(100)는 메모리 셀에 따라서 낸드(NAND) 플래시 메모리 장치, 노어(NOR) 플래시 메모리 장치, 강유전체 커패시터를 이용한 강유전체 램(ferroelectric random access memory, FRAM), 티엠알(tunneling magneto-resistive, TMR) 막을 이용한 마그네틱 램(magnetic random access memory, MRAM), 칼코겐 화합물(chalcogenide alloys)을 이용한 상 변화 램(phase change random access memory, PRAM), 전이 금속 화합물(transition metal oxide)을 이용한 저항성 램(resistive random access memory, ReRAM) 등과 같은 다양한 형태의 불휘발성 메모리 장치들 중 어느 하나로 구성될 수 있다.
도 1에서는 메모리 시스템(10)이 하나의 불휘발성 메모리 장치(100)를 포함하는 것으로 도시하였으나, 이는 설명의 편의를 위한 것으로, 메모리 시스템(10)은 복수의 불휘발성 메모리 장치들을 포함할 수 있으며, 본 발명은 복수의 불휘발성 메모리 장치들을 포함하는 메모리 시스템(10)에 대해서도 동일하게 적용될 수 있다.
불휘발성 메모리 장치(100)는 복수의 비트라인들(도시되지 않음) 및 복수의 워드라인들(도시되지 않음)이 교차하는 영역들에 각각 배치되는 복수의 메모리 셀들을 갖는 메모리 셀 어레이(도시되지 않음)를 포함할 수 있다. 메모리 셀 어레이는 복수의 메모리 블록들을 포함할 수 있고, 복수의 메모리 블록들은 각각 복수의 페이지들을 포함할 수 있다.
예를 들어, 메모리 셀 어레이의 각 메모리 셀은 1 비트의 데이터를 저장하는 싱글 레벨 셀(single, level cell, SLC), 2 비트 이상의 데이터를 저장할 수 있는 멀티 레벨 셀(multi level cell, MLC)로 동작할 수 있다. 멀티 레벨 셀(MLC)은 2 비트 이상의 데이터 등을 저장할 수 있다. 일반적으로, 2 비트의 데이터를 저장하는 메모리 셀을 멀티 레벨 셀(MLC)이라 하고, 3 비트의 데이터를 저장하는 메모리 셀을 트리플 레벨 셀(triple level cell, TLC)이라 하고, 4 비트의 데이터를 저장하는 메모리 셀을 쿼드 레벨 셀(quadruple level cell, QLC)이라 한다. 그러나, 본 실시 예에서는 설명의 편의를 위해 2 비트 이상의 데이터를 저장하는 메모리 셀을 통칭하여 멀티 레벨 셀(MLC)이라 할 것이다.
메모리 셀 어레이(110)는 싱글 레벨 셀(SLC) 및 멀티 레벨 셀(MLC) 중 적어도 하나 이상을 포함할 수 있다. 또한, 메모리 셀 어레이(110)는 2차원 수평 구조의 메모리 셀들을 포함할 수도 있고, 또는 3차원 수직 구조의 메모리 셀들을 포함할 수도 있다.
컨트롤러(200)는 호스트 인터페이스(210), 프로세서(220), 메모리(230) 및 메모리 인터페이스(240)를 포함할 수 있다. 컨트롤러(200)는 메모리(230)에 로딩된 펌웨어 또는 소프트웨어의 구동을 통해서 메모리 시스템(10)의 제반 동작을 제어할 수 있다. 컨트롤러(200)는 펌웨어 또는 소프트웨어와 같은 코드 형태의 명령(instruction) 또는 알고리즘을 해독하고 구동할 수 있다. 컨트롤러(200)는 하드웨어, 또는 하드웨어와 소프트웨어가 조합된 형태로 구현될 수 있다. 도 1에 도시하지는 않았으나, 컨트롤러(200)는 호스트로부터 제공된 쓰기 데이터를 ECC(error correction code) 인코딩하여 패리티(parity)를 생성하고, 불휘발성 메모리 장치(100)로부터 독출된 읽기 데이터를 패리티(parity)를 이용하여 ECC(error correction code) 디코딩하는 ECC 엔진을 더 포함할 수 있다.
호스트 인터페이스(210)는 호스트(20)의 프로토콜에 대응하여 호스트(20)와 메모리 시스템(10) 사이를 인터페이싱할 수 있다. 예를 들어, 호스트 인터페이스(210)는 USB(universal serial bus), UFS(universal flash storage), MMC(multimedia card), PATA(parallel advanced technology attachment), SATA(serial advanced technology attachment), SCSI(small computer system interface), SAS(serial attached SCSI), PCI(peripheral component interconnection), PCI-E(PCI express) 프로토콜 중 어느 하나를 통해 호스트(20)와 통신할 수 있다.
프로세서(220)는 마이크로 컨트롤 유닛(micro control unit)(MCU), 중앙 처리 장치(central processing unit)(CPU)로 구성될 수 있다. 프로세서(220)는 호스트(20)로부터 전송된 요청을 처리할 수 있다. 호스트(20)로부터 전송된 요청을 처리하기 위해서, 프로세서(220)는 메모리(230)에 로딩된 코드 형태의 명령(instruction) 또는 알고리즘, 즉, 펌웨어를 구동하고, 호스트 인터페이스(210), 메모리(230) 및 메모리 인터페이스(240) 등과 같은 내부 기능 블록들 및 불휘발성 메모리 장치(100)를 제어할 수 있다.
프로세서(220)는 호스트(20)로부터 전송된 요청들에 근거하여 불휘발성 메모리 장치(100)의 동작을 제어할 제어 신호들을 생성하고, 생성된 제어 신호들을 메모리 인터페이스(240)를 통해 불휘발성 메모리 장치(100)로 제공할 수 있다.
메모리(230)는 동적 랜덤 액세스 메모리(DRAM) 또는 정적 랜덤 액세스 메모리(SRAM)와 같은 랜덤 액세스 메모리 및 ROM으로 구성될 수 있다. 메모리(230)는 프로세서(220)에 의해서 구동되는 펌웨어를 저장할 수 있다. 또한, 메모리(230)는 시스템 데이터 및 펌웨어의 구동에 필요한 데이터, 예를 들면, 메타 데이터를 저장할 수 있다. 즉, 메모리(230)는 프로세서(220)의 동작 메모리(working memory)로서 동작할 수 있다.
메모리(230)는 호스트(20)로부터 불휘발성 메모리 장치(100)로 전송될 쓰기 데이터 또는 불휘발성 메모리 장치(100)로부터 호스트(20)로 전송될 읽기 데이터를 임시 저장하기 위한 데이터 버퍼(data buffer)를 포함하도록 구성될 수 있다. 즉, 메모리(230)는 버퍼 메모리(buffer memory)로서 동작할 수 있다.
또한, 메모리(230)가 쓰기 데이터가 임시 저장되는 쓰기 데이터 버퍼(write data buffer)로 사용되는 영역, 읽기 데이터가 임시 저장되는 읽기 데이터 버퍼(read data buffer)로 사용되는 영역, 및 맵 데이터가 캐싱되는 맵 캐시 버퍼(map cache buffer)로 사용되는 영역 등과 같이 다양한 용도로 사용되는 영역들을 포함할 수 있음은 당업자에게 자명할 것이다.
불휘발성 메모리 장치(100)가 플래시 메모리 장치로 구성되는 경우, 프로세서(220)는 불휘발성 메모리 장치(100)의 고유 동작을 제어하고, 호스트(20)에 장치 호환성을 제공하기 위해서 플래시 변환 계층(FTL)이라 불리는 소프트웨어를 구동할 수 있다. 이러한 플래시 변환 계층(FTL)의 구동을 통해서, 호스트(20)는 메모리 시스템(10)을 하드 디스크와 같은 일반적인 저장 장치로 인식하고 사용할 수 있다.
메모리 인터페이스(240)는 프로세서(220)의 제어에 따라 불휘발성 메모리 장치(100)를 제어할 수 있다. 메모리 인터페이스(240)는 메모리 컨트롤러로도 불릴 수 있다. 메모리 인터페이스(240)는 제어 신호들을 불휘발성 메모리 장치(100)로 제공할 수 있다. 제어 신호들은 불휘발성 메모리 장치(100)를 제어하기 위한 커맨드, 어드레스, 동작 제어 신호 등을 포함할 수 있다. 메모리 인터페이스(240)는 데이터 버퍼에 저장된 데이터를 불휘발성 메모리 장치(100)로 제공하거나, 불휘발성 메모리 장치(100)로부터 전송된 데이터를 데이터 버퍼에 저장할 수 있다.
도 2는 본 발명의 일 실시예에 따른 플래시 변환 계층의 블록도이다.
도 2를 참조하면, 플래시 변환 계층은 메모리 블록 관리부(310), 이레이즈 동작 제어부(320), 메모리 블록 할당부(330), 이레이즈 상태 검증부(340) 및 라이트 동작 제어부(350)를 포함할 수 있다.
메모리 블록 관리부(310)는 불휘발성 메모리 장치(100)에 포함된 복수의 메모리 블록들의 상태를 관리할 수 있다. 구체적 예로, 메모리 블록 관리부(310)는 복수의 메모리 블록에 대한 라이트 동작, 리드 동작, 소거 동작, 인밸리드(invalid) 여부 등의 정보를 포함하는 메타 데이터 또는 플레그 정보를 관리할 수 있다. 즉, 메모리 블록 관리부(310)는 복수의 메모리 블록에 대한 라이트 동작, 리드 동작, 소거 동작 등이 수행되거나 복수의 메모리 블록에 저장된 데이터가 인밸리드되면, 이에 따라 메타 데이터 또는 플레그 정보를 변경할 수 있다.
또한, 메모리 블록 관리부(310)는 불휘발성 메모리 장치(100)에 포함된 복수의 메모리 블록을 프리 블록 리스트에 등록하여 관리할 수 있다.
일 실시예에서, 메모리 블록 관리부(310)는 불휘발성 메모리 장치(100)에 포함된 복수의 메모리 블록 중 적어도 하나가 인밸리드되면, 인밸리드된 적어도 하나의 메모리 블록들의 인덱스를 프리 블록 리스트에 등록할 수 있다. 또한, 메모리 블록 관리부(310)는 프리 블록 리스트에 등록된 메모리 블록들 중 적어도 하나에 대해 이레이즈 동작이 수행되면, 이레이즈 동작 수행 여부에 대한 정보를 해당 메모리 블록의 인덱스에 매핑할 수 있다.
일 실시예에서, 메모리 블록 관리부(310)는 불휘발성 메모리 장치(100)에 포함된 복수의 메모리 블록이 인밸리드된 후 이레이즈 동작이 수행된 메모리 블록의 인덱스를 프리 블록 리스트에 등록할 수 있다.
이레이즈 동작 제어부(320)는 불휘발성 메모리 장치(100)에 포함된 복수의 메모리 블록 중 인밸리드된 메모리 블록에 대해 이레이즈 동작을 수행하도록, 불휘발성 메모리 장치(100)를 제어할 수 있다. 여기서, 이레이즈 동작은 메모리 블록을 구성하는 복수의 메모리 셀 각각의 문턱 전압을 기 설정된 이레이즈 전압 이하로 낮추는 동작을 의미할 수 있다. 이때, 불휘발성 메모리 장치(100)는 이레이즈 동작 제어부(320)의 제어에 따라 인밸리드된 메모리 블록에 대한 이레이즈 동작을 수행할 수 있다.
일 실시예에서, 이레이즈 동작은 메모리 셀에 미리 설정된 전압을 인가한 후 메모리 셀의 이레이즈 상태를 검증하는 전압을 인가하는 동작을 미리 설정된 횟수이상 반복하는 동작일 수 있다. 즉, 이레이즈 동작은 복수의 사이클로 구성되고, 각 사이클은 이레이즈 전압을 인가하고 검증 리드 전압을 인가하는 동작으로 구성될 수 있다.
이하, 본 발명의 이해를 돕기 위해, 메모리 블록이 인밸리드된 후 라이트 동작이 수행될 블록으로 할당되기 전에 수행되는 이레이즈 동작을 제1 이레이즈 동작(또는 할당 전 이레이즈 동작), 라이트 동작이 수행될 블록으로 할당된 이후 수행되는 이레이즈 동작을 제2 이레이즈 동작(또는 할당 후 이레이즈 동작)이라 한다.
일 실시예에서, 이레이즈 동작 제어부(320)는 인밸리드된 메모리 블록에 대한 제1 이레이즈 동작을 수행할 수 있다. 구체적 예로, 이레이즈 동작 제어부(320)는 불휘발성 메모리 장치(100)에 포함된 복수의 메모리 블록 중 적어도 하나가 인밸리드되면, 인밸리드된 메모리 블록의 인덱스가 프리 블록 리스트에 등록되기 전에, 인밸리드된 메모리 블록에 대한 제1 이레이즈 동작을 수행할 수 있다. 이때, 메모리 블록 관리부(310)는 인밸리드된 메모리 블록들 중 이레이즈 동작이 수행된 메모리 블록의 인덱스를 프리 블록 리스트에 등록할 수 있다.
일 실시예에서, 이레이즈 동작 제어부(320)는 프리 블록 리스트에 등록된 메모리 블록에 대해 제1 이레이즈 동작을 수행할 수 있다. 구체적 예로, 이레이즈 동작 제어부(320)는 인밸리드된 메모리 블록의 인덱스가 프리 블록 리스트에 등록된 후 프리 블록 리스트에 등록된 메모리 블록에 대해 제1 이레이즈 동작을 수행할 수 있다. 이때, 메모리 블록 관리부(310)는 이레이즈 동작의 수행 여부에 대한 정보를 해당 메모리 블록의 인덱스와 매핑하여 프리 블록 리스트에 등록할 수 있다. 이 경우, 이레이즈 동작은 메모리 시스템(10)의 아이들(idle) 시간에 수행될 수 있다.
또한, 이레이즈 동작 제어부(320)는 프리 블록 리스트에 등록된 메모리 블록 중 라이트 동작이 수행될 메모리 블록이 할당되면 할당된 메모리 블록의 이레이즈 상태를 검증하며, 할당된 메모리 블록의 이레이즈 상태에 대한 검증 결과가 정상적이지 않으면 해당 메모리 블록에 대한 제2 이레이즈 동작을 수행할 수 있다.
메모리 블록 할당부(330)는 호스트(20)의 쓰기 요청에 응답하여, 데이터를 라이트할 메모리 블록을 할당할 수 있다.
일 실시예에서, 메모리 블록 할당부(330)는 인밸리드된 후 메모리 블록의 인덱스가 프리 블록 리스트에 등록되는 경우, 프리 블록 리스트에 등록된 메모리 블록들 중 적어도 하나를 데이터를 라이트할 메모리 블록으로 선택할 수 있다.
일 실시예에서, 메모리 블록 할당부(330)는 인밸리드된 후 이레이즈 되지 않은 메모리 블록의 인덱스가 프리 블록 리스트에 등록되는 경우, 인덱스와 매핑되어 등록된 이레이즈 여부에 관한 정보를 기반으로 프리 블록 리스트에 등록된 메모리 블록들 중 이레이즈된 적어도 하나의 메모리 블록을 데이터를 라이트할 메모리 블록으로 선택할 수 있다.
이레이즈 상태 검증부(340)는 라이트 동작이 수행될 메모리 블록이 할당되면, 할당된 메모리 블록의 이레이즈 상태를 검증할 수 있다. 이는, 불휘발성 메모리 장치(10)의 데이터 리텐션 특성에 따라 이레이즈된 후 사용되기 전까지 대기하는 동안 이레이즈 상태가 정상적으로 유지되지 않는 경우가 발생할 수 있기 때문이다.
일 실시예에서, 이레이즈 상태 검증부(340)는 할당된 메모리 블록을 구성하는 메모리 셀에 이레이즈 검증 전압을 인가하고, 이레이즈 검증 전압을 인가한 후 리드하여 할당된 메모리 블록 내 메모리 셀의 문턱 전압이 이레이즈 전압 이하인지 여부를 검증하도록 불휘발성 메모리 장치(100)를 제어할 수 있다. 이때, 이레이즈 상태 검증부(340)는 할당된 메모리 블록을 구성하는 메모리 셀들의 문턱 전압이 이레이즈 전압 이하이면 이레이즈 상태가 정상 또는 패스(pass)인 것으로, 메모리 셀들의 문턱 전압이 이레이즈 전압을 초과하면 이레이즈 상태가 비정상 또는 페일(fail)인 것으로 판단할 수 있다.
라이트 동작 제어부(350)는 할당된 메모리 블록에 데이터를 저장하는 라이트 동작을 수행하도록 불휘발성 메모리 장치(100)를 제어할 수 있다. 이때, 불휘발성 메모리 장치(100)는 라이트 동작 제어부(350)의 제어에 따라 할당된 메모리 블록에 데이터를 저장하는 동작을 수행할 수 있다.
일 실시예에서, 라이트 동작 제어부(350)는 할당된 메모리 블록에 대한 이레이즈 검증 결과 정상(pass)이면, 할당된 메모리 블록을 추가적으로 이레이즈한 후 라이트 동작을 수행할 수 있다.
일 실시예에서, 라이트 동작 제어부(350)는 할당된 메모리 블록에 대한 이레이즈 검증 결과 비정상(fail)이면, 할당된 메모리 블록에 대한 추가적인 이레이즈 동작이 수행된 후에, 할당된 메모리 블록에 대한 라이트 동작을 수행할 수 있다.
도 3은 본 발명의 일 실시예에 따른 메모리 시스템의 동작을 설명하기 위한 도면이다.
도 3을 참조하면, 단계 S310에서 메모리 시스템(10)은 메모리 블록을 인밸리드(invalid)할 수 있다. 구체적 예로, 컨트롤러(200)는 불휘발성 메모리 장치(100)에 포함된 복수의 메모리 블록들 중 적어도 하나를 인밸리드할 수 있다.
일 실시예에서, 컨트롤러(200)는 데이터가 기 저장된 복수의 메모리 블록들 중 적어도 하나에 대한 가비지 컬렉션, 마이그레이션, 리드 리클레임 등의 동작이 수행되면, 해당 메모리 블록을 인밸리드할 수 있다.
단계 S320에서, 메모리 시스템(10)은 인밸리드된 메모리 블록에 대한 제1 이레이즈 동작을 수행할 수 있다. 구체적 예로, 컨트롤러(200)는 불휘발성 메모리 장치(100)에 포함된 복수의 메모리 블록 중 적어도 하나가 인밸리드되면, 인밸리드된 메모리 블록에 저장된 데이터를 소거하는 제1 이레이즈 동작을 수행하도록, 불휘발성 메모리 장치(100)를 제어할 수 있다.
일 실시예에서, 컨트롤러(200)는 불휘발성 메모리 장치(100)에 포함된 복수의 메모리 블록 중 인밸리드된 메모리 블록을 프리 블록 리스트에 등록할 수 있다. 컨트롤러(200)는 프리 블록 리스트에 등록된 인밸리드된 메모리 블록에 대한 제1 이레이즈 동작을 수행하도록, 불휘발성 메모리 장치(100)를 제어할 수 있다.
일 실시예에서, 컨트롤러(200)는 불휘발성 메모리 장치(100)에 포함된 복수의 메모리 블록 중 인밸리드된 메모리 블록에 대한 제1 이레이즈 동작을 수행하고, 제1 이레이즈된 메모리 블록을 프리 블록에 등록할 수 있다.
단계 S330에서, 메모리 시스템(10)은 호스트(20)로부터 커맨드 예를 들어, 라이트 커맨드를 수신할 수 있다.
단계 S340에서, 메모리 시스템(10)은 라이트 동작이 수행될 메모리 블록을 할당할 수 있다. 구체적 예로, 컨트롤러(200)는 라이트 커맨드가 호스트(20)로부터 수신되면, 프리 블록 리스트의 인덱스를 참조하여 제1 이레이즈 동작이 수행된 메모리 블록 중 적어도 하나를, 라이트 동작이 수행될 메모리 블록으로 할당할 수 있다.
일 실시예에서, 컨트롤러(200)는 인밸리드된 후 제1 이레이즈 되기 전인 메모리 블록이 프리 블록 리스트에 등록된 경우, 제1 이레이즈 된 메모리 블록들 중 적어도 하나를 라이트 동작이 수행될 메모리 블록으로 할당할 수 있다.
일 실시예에서, 컨트롤러(200)는 인밸리드된 후 제1 이레이즈된 인밸리드된 메모리 블록이 프리 블록 리스트에 등록된 경우, 프리 블록 리스트에 등록된 메모리 블록들 중 적어도 하나를 라이트 동작이 수행될 메모리 블록으로 할당할 수 있다.
단계 S350에서, 메모리 시스템(10)은 할당된 메모리 블록의 이레이즈 상태를 검증할 수 있다. 구체적 예로, 컨트롤러(200)는 할당된 메모리 블록의 이레이즈 상태가 정상적으로 유지되고 있는지 여부를 확인하도록 불휘발성 메모리 장치(100)를 제어할 수 있다. 이는 제1 이레이즈 동작이 수행된 이후 라이트 동작이 수행되기 위해 할당되는 시간까지의 소요되는 시간에 따른 데이터 리텐션 특성을 감안하여 라이트 동작을 수행하기 전에 이레이즈 상태를 확인하기 위함이다.
일 실시예에서, 컨트롤러(200)는 할당된 메모리 블록에 대해 이레이즈 검증 전압을 인가하도록, 불휘발성 메모리 장치(100)를 제어할 수 있다. 컨트롤러(200)는 할당된 메모리 블록에 대해 이레이즈 검증 결과를 기반으로, 할당된 메모리 블록의 이레이즈 상태가 정상적으로 유지되고 있는 여부를 확인할 수 있다.
단계 S360에서, 메모리 시스템(10)은 할당된 메모리 블록에 대해 라이트 동작을 수행할 수 있다. 구체적 예로, 컨트롤러(200)는 할당된 메모리 블록의 이레이즈 상태가 정상인적으로 확인되면, 할당된 메모리 블록에 대해 라이트 동작을 수행하도록 불휘발성 메모리 장치(100)를 제어할 수 있다. 이 경우, 메모리 시스템(10)은 라이트 커맨드가 호스트(20)로부터 수신된 이후, 라이트 동작을 수행할 때까지 메모리 블록을 소거하는 이레이즈 동작을 수행하지 않으므로, 이레이즈 동작에 소요되는 시간을 줄이는 것이 가능하게 된다.
단계 S370에서, 메모리 시스템(10)은 할당된 메모리 블록에 대해 제2 이레이즈 동작을 수행할 수 있다. 구체적 예로, 컨트롤러(200)는 할당된 메모리 블록의 이레이즈 상태가 비정상인 것으로 확인되면, 할당된 메모리 블록에 대한 소거 동작인 제2 이레이즈 동작을 수행하도록 불휘발성 메모리 장치(100)를 제어할 수 있다. 이때, 불휘발성 메모리 장치(100)는 컨트롤러(200)의 제어에 따라, 할당된 메모리 블록에 대한 소거 동작인 제2 이레이즈 동작을 수행할 수 있다. 이후, 메모리 시스템(10)은 단계 S360에 따라 할당된 메모리 블록에 대한 제2 이레이즈 동작이 완료되면, 할당된 메모리 블록에 대해 라이트 동작을 수행할 수 있다.
도 4는 본 발명의 일 실시예에 따른 메모리 시스템의 동작을 설명하기 위한 도면이다.
도 4 (a)를 참조하면, 좌측 도면은 라이트 동작이 수행되지 않은 메모리 셀들의 문턱 전압 분포가 도시되어 있으며, 우측 도면은 좌측 도면의 문턱 전압 분포를 갖는 메모리 셀들에 대한 라이트 동작이 수행됨에 따라 메모리 셀들의 변화된 문턱 전압 분포를 나타낸다.
도 4 (b)를 참조하면, 좌측 도면은 라이트 동작이 수행된 메모리 셀들의 문턱 전압 분포가 도시되어 있으며, 우측 도면은 좌측 도면의 문턱 전압 분포를 갖는 메모리 셀들에 대해 이레이즈 동작이 수행됨에 따라 메모리 셀들의 변화된 문턱 전압 분포를 나타낸다. 즉, 본 발명의 실시예에 따라 제1 이레이즈 동작 또는 제2 이레이즈 동작이 수행되는 경우, 메모리 셀들의 문턱 전압 분포는 도 4 (b)에 도시된 바에 따라 좌측 도면의 문턱 전압 분포에서 우측 도면의 문턱 전압 분포로 변화된다.
도 4 (c)를 참조하면, 좌측 도면은 제1 이레이즈 동작이 수행된 메모리 셀의 문턱 전압 분포가 시간이 지남에 따라 변화되는 상태를 나타낸다. 이때, 메모리 셀의 문턱 전압 분포가 기 설정된 이레이즈 상태 전압(Vth) 보다 증가하게 되면, 메모리 시스템(10)은 메모리 셀들의 이레이즈 상태가 비정상인 것으로 판단할 수 있다. 메모리 시스템(10)은 메모리 셀들의 이레이즈 상태가 비정상인 것으로 판단되면, 우측 도면에 도시된 바와 같이 기 설정된 이레이즈 상태 전압(Vth) 보다 낮은 문턱 전압 분포를 갖도록, 제2 이레이즈 동작을 수행할 수 있다.
도 5는 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브(SSD)를 포함하는 데이터 처리 시스템을 예시적으로 나타낸 도면이다. 도 5를 참조하면, 데이터 처리 시스템(2000)은 호스트(2100)와 솔리드 스테이트 드라이브(solid state drive)(2200)(이하, SSD라 칭함)를 포함할 수 있다.
SSD(2200)는 컨트롤러(2210), 버퍼 메모리 장치(2220), 불휘발성 메모리 장치들(2231~223n), 전원 공급기(2240), 신호 커넥터(2250) 및 전원 커넥터(2260)를 포함할 수 있다.
컨트롤러(2210)는 SSD(2200)의 제반 동작을 제어할 수 있다.
버퍼 메모리 장치(2220)는 불휘발성 메모리 장치들(2231~223n)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(2220)는 불휘발성 메모리 장치들(2231~223n)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(2220)에 임시 저장된 데이터는 컨트롤러(2210)의 제어에 따라 호스트(2100) 또는 불휘발성 메모리 장치들(2231~223n)로 전송될 수 있다.
불휘발성 메모리 장치들(2231~223n)은 SSD(2200)의 저장 매체로 사용될 수 있다. 불휘발성 메모리 장치들(2231~223n) 각각은 복수의 채널들(CH1~CHn)을 통해 컨트롤러(2210)와 연결될 수 있다. 하나의 채널에는 하나 또는 그 이상의 불휘발성 메모리 장치가 연결될 수 있다. 하나의 채널에 연결되는 불휘발성 메모리 장치들은 동일한 신호 버스 및 데이터 버스에 연결될 수 있다.
전원 공급기(2240)는 전원 커넥터(2260)를 통해 입력된 전원(PWR)을 SSD(2200) 내부에 제공할 수 있다. 전원 공급기(2240)는 보조 전원 공급기(2241)를 포함할 수 있다. 보조 전원 공급기(2241)는 서든 파워 오프(sudden power off)가 발생되는 경우, SSD(2200)가 정상적으로 종료될 수 있도록 전원을 공급할 수 있다. 보조 전원 공급기(2241)는 전원(PWR)을 충전할 수 있는 대용량 캐패시터들(capacitors)을 포함할 수 있다.
컨트롤러(2210)는 신호 커넥터(2250)를 통해서 호스트(2100)와 신호(SGL)를 주고 받을 수 있다. 여기에서, 신호(SGL)는 커맨드, 어드레스, 데이터 등을 포함할 수 있다. 신호 커넥터(2250)는 호스트(2100)와 SSD(2200)의 인터페이스 방식에 따라 다양한 형태의 커넥터로 구성될 수 있다.
도 6은 도 5의 컨트롤러의 구성을 예시적으로 나타낸 도면이다. 도 6을 참조하면, 컨트롤러(2210)는 호스트 인터페이스 유닛(2211), 컨트롤 유닛(2212), 랜덤 액세스 메모리(2213), 에러 정정 코드(ECC) 유닛(2214) 및 메모리 인터페이스 유닛(2215)을 포함할 수 있다.
호스트 인터페이스 유닛(2211)은, 호스트(2100)의 프로토콜에 따라서, 호스트(2100)와 SSD(2200)를 인터페이싱할 수 있다. 예를 들면, 호스트 인터페이스 유닛(2211)은, 시큐어 디지털(secure digital), USB(universal serial bus), MMC(multi-media card), eMMC(embedded MMC), PCMCIA(personal computer memory card international association), PATA(parallel advanced technology attachment), SATA(serial advanced technology attachment), SCSI(small computer system interface), SAS(serial attached SCSI), PCI(peripheral component interconnection), PCI-E(PCI Expresss), UFS(universal flash storage) 프로토콜들 중 어느 하나를 통해서 호스트(2100)와 통신할 수 있다. 또한, 호스트 인터페이스 유닛(2211)은 호스트(2100)가 SSD(2200)를 범용 메모리 시스템, 예를 들면, 하드 디스크 드라이브(HDD)로 인식하도록 지원하는 디스크 에뮬레이션(disk emulation) 기능을 수행할 수 있다.
컨트롤 유닛(2212)은 호스트(2100)로부터 입력된 신호(SGL)를 분석하고 처리할 수 있다. 컨트롤 유닛(2212)은 SSD(2200)를 구동하기 위한 펌웨어 또는 소프트웨어에 따라서 내부 기능 블럭들의 동작을 제어할 수 있다. 랜덤 액세스 메모리(2213)는 이러한 펌웨어 또는 소프트웨어를 구동하기 위한 동작 메모리로서 사용될 수 있다.
에러 정정 코드(ECC) 유닛(2214)은 불휘발성 메모리 장치들(2231~223n)로 전송될 데이터의 패리티 데이터를 생성할 수 있다. 생성된 패리티 데이터는 데이터와 함께 불휘발성 메모리 장치들(2231~223n)에 저장될 수 있다. 에러 정정 코드(ECC) 유닛(2214)은 패리티 데이터에 근거하여 불휘발성 메모리 장치들(2231~223n)로부터 독출된 데이터의 에러를 검출할 수 있다. 만약, 검출된 에러가 정정 범위 내이면, 에러 정정 코드(ECC) 유닛(2214)은 검출된 에러를 정정할 수 있다.
메모리 인터페이스 유닛(2215)은, 컨트롤 유닛(2212)의 제어에 따라서, 불휘발성 메모리 장치들(2231~223n)에 커맨드 및 어드레스와 같은 제어 신호를 제공할 수 있다. 그리고 메모리 인터페이스 유닛(2215)은, 컨트롤 유닛(2212)의 제어에 따라서, 불휘발성 메모리 장치들(2231~223n)과 데이터를 주고받을 수 있다. 예를 들면, 메모리 인터페이스 유닛(2215)은 버퍼 메모리 장치(2220)에 저장된 데이터를 불휘발성 메모리 장치들(2231~223n)로 제공하거나, 불휘발성 메모리 장치들(2231~223n)로부터 읽혀진 데이터를 버퍼 메모리 장치(2220)로 제공할 수 있다.
도 7은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템을 예시적으로 나타낸 도면이다. 도 7을 참조하면, 데이터 처리 시스템(3000)은 호스트(3100)와 메모리 시스템(3200)을 포함할 수 있다.
호스트(3100)는 인쇄 회로 기판(printed circuit board)과 같은 기판(board) 형태로 구성될 수 있다. 비록 도시되지 않았지만, 호스트(3100)는 호스트의 기능을 수행하기 위한 내부 기능 블럭들을 포함할 수 있다.
호스트(3100)는 소켓(socket), 슬롯(slot) 또는 커넥터(connector)와 같은 접속 터미널(3110)을 포함할 수 있다. 메모리 시스템(3200)은 접속 터미널(3110)에 마운트(mount)될 수 있다.
메모리 시스템(3200)은 인쇄 회로 기판과 같은 기판 형태로 구성될 수 있다. 메모리 시스템(3200)은 메모리 모듈 또는 메모리 카드로 불릴 수 있다. 메모리 시스템(3200)은 컨트롤러(3210), 버퍼 메모리 장치(3220), 불휘발성 메모리 장치(3231~3232), PMIC(power management integrated circuit)(3240) 및 접속 터미널(3250)을 포함할 수 있다.
컨트롤러(3210)는 메모리 시스템(3200)의 제반 동작을 제어할 수 있다. 컨트롤러(3210)는 도 5에 도시된 컨트롤러(2210)와 동일하게 구성될 수 있다.
버퍼 메모리 장치(3220)는 불휘발성 메모리 장치들(3231~3232)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(3220)는 불휘발성 메모리 장치들(3231~3232)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(3220)에 임시 저장된 데이터는 컨트롤러(3210)의 제어에 따라 호스트(3100) 또는 불휘발성 메모리 장치들(3231~3232)로 전송될 수 있다.
불휘발성 메모리 장치들(3231~3232)은 메모리 시스템(3200)의 저장 매체로 사용될 수 있다.
PMIC(3240)는 접속 터미널(3250)을 통해 입력된 전원을 메모리 시스템(3200) 내부에 제공할 수 있다. PMIC(3240)는, 컨트롤러(3210)의 제어에 따라서, 메모리 시스템(3200)의 전원을 관리할 수 있다.
접속 터미널(3250)은 호스트의 접속 터미널(3110)에 연결될 수 있다. 접속 터미널(3250)을 통해서, 호스트(3100)와 메모리 시스템(3200) 간에 커맨드, 어드레스, 데이터 등과 같은 신호와, 전원이 전달될 수 있다. 접속 터미널(3250)은 호스트(3100)와 메모리 시스템(3200)의 인터페이스 방식에 따라 다양한 형태로 구성될 수 있다. 접속 터미널(3250)은 메모리 시스템(3200)의 어느 한 변에 배치될 수 있다.
도 8은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템을 예시적으로 나타낸 도면이다. 도 8을 참조하면, 데이터 처리 시스템(4000)은 호스트(4100)와 메모리 시스템(4200)을 포함할 수 있다.
호스트(4100)는 인쇄 회로 기판(printed circuit board)과 같은 기판(board) 형태로 구성될 수 있다. 비록 도시되지 않았지만, 호스트(4100)는 호스트의 기능을 수행하기 위한 내부 기능 블럭들을 포함할 수 있다.
메모리 시스템(4200)은 표면 실장형 패키지 형태로 구성될 수 있다. 메모리 시스템(4200)은 솔더 볼(solder ball)(4250)을 통해서 호스트(4100)에 마운트될 수 있다. 메모리 시스템(4200)은 컨트롤러(4210), 버퍼 메모리 장치(4220) 및 불휘발성 메모리 장치(4230)를 포함할 수 있다.
컨트롤러(4210)는 메모리 시스템(4200)의 제반 동작을 제어할 수 있다. 컨트롤러(4210)는 도 6에 도시된 컨트롤러(2210)와 동일하게 구성될 수 있다.
버퍼 메모리 장치(4220)는 불휘발성 메모리 장치(4230)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(4220)는 불휘발성 메모리 장치들(4230)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(4220)에 임시 저장된 데이터는 컨트롤러(4210)의 제어에 따라 호스트(4100) 또는 불휘발성 메모리 장치(4230)로 전송될 수 있다.
불휘발성 메모리 장치(4230)는 메모리 시스템(4200)의 저장 매체로 사용될 수 있다.
도 9는 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 네트워크 시스템(5000)을 예시적으로 나타낸 도면이다. 도 9를 참조하면, 네트워크 시스템(5000)은 네트워크(5500)를 통해서 연결된 서버 시스템(5300) 및 복수의 클라이언트 시스템들(5410~5430)을 포함할 수 있다.
서버 시스템(5300)은 복수의 클라이언트 시스템들(5410~5430)의 요청에 응답하여 데이터를 서비스할 수 있다. 예를 들면, 서버 시스템(5300)은 복수의 클라이언트 시스템들(5410~5430)로부터 제공된 데이터를 저장할 수 있다. 다른 예로서, 서버 시스템(5300)은 복수의 클라이언트 시스템들(5410~5430)로 데이터를 제공할 수 있다.
서버 시스템(5300)은 호스트(5100) 및 메모리 시스템(5200)을 포함할 수 있다. 메모리 시스템(5200)은 도 1의 메모리 시스템(10), 도 6의 메모리 시스템(2200), 도 7의 메모리 시스템(3200) 및 도 8의 메모리 시스템(4200)으로 구성될 수 있다.
본 발명이 속하는 기술분야의 통상의 기술자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
10: 메모리 시스템 100: 불휘발성 메모리 장치
200: 컨트롤러 210: 호스트 인터페이스
220: 프로세서 230: 메모리
240: 메모리 인터페이스

Claims (17)

  1. 복수의 메모리 블록을 포함하는 불휘발성 메모리 장치를 제어하는 컨트롤러의 동작 방법으로서,
    상기 컨트롤러가 상기 복수의 메모리 블록 중 인밸리드된 메모리 블록에 대해 제1 이레이즈 동작을 수행하도록 상기 불휘발성 메모리 장치를 제어하는 단계;
    상기 컨트롤러가 상기 제1 이레이즈 동작이 수행된 메모리 블록 중에서 라이트 동작이 수행될 메모리 블록을 할당하는 단계;
    상기 컨트롤러가 상기 할당된 메모리 블록에 대해 이레이즈 상태 검증 동작을 수행하도록 상기 불휘발성 메모리 장치를 제어하는 단계; 및
    상기 컨트롤러가 상기 이레이즈 상태 검증 동작이 패스이면, 상기 할당된 메모리 블록에 대해 상기 라이트 동작을 수행하도록 상기 불휘발성 메모리 장치를 제어하는 단계;
    를 포함하는 컨트롤러 동작 방법.
  2. 제 1 항에 있어서,
    상기 제1 이레이즈 동작이 수행된 메모리 블록을 프리 블록 리스트에 등록하는 단계를 더 포함하고,
    상기 메모리 블록을 할당하는 단계는,
    상기 프리 블록 리스트에 등록된 메모리 블록들 중에서 할당하는 것을 특징으로 하는 컨트롤러 동작 방법.
  3. 제 1 항에 있어서,
    상기 제1 이레이즈 동작을 수행하도록 상기 불휘발성 메모리 장치를 제어하는 단계는,
    상기 컨트롤러가 상기 인밸리드된 메모리 블록을 프리 블록 리스트에 등록하고, 상기 프리 블록 리스트에 등록된 인밸리드된 메모리 블록에 대해 상기 제1 이레이즈 동작을 수행하도록 상기 불휘발성 메모리 장치를 제어하는 단계를 포함하며,
    상기 메모리 블록을 할당하는 단계는,
    상기 프리 블록 리스트에 등록된 메모리 블록 중 상기 제1 이레이즈 동작이 수행된 메모리 메모리 블록 중에서, 상기 라이트 동작이 수행될 메모리 블록을 할당하는 것을 특징으로 하는 컨트롤러 동작 방법.
  4. 제 3 항에 있어서,
    상기 프리 블록 리스트는 상기 등록된 메모리 블록의 인덱스 및 상기 제1 이레이즈 동작의 수행 여부에 대한 정보를 포함하는 것을 특징으로 하는 컨트롤러 동작 방법.
  5. 제 4 항에 있어서,
    상기 컨트롤러는,
    상기 프리 블록 리스트에 등록된 메모리 블록에 대해 상기 제1 이레이즈 동작이 수행되면, 상기 이레이즈 동작의 수행 여부에 대한 정보를 변경하는 것을 특징으로 하는 컨트롤러 동작 방법.
  6. 제 1 항에 있어서,
    상기 라이트 동작을 수행하도록 상기 불휘발성 메모리 장치를 제어하는 단계는,
    상기 이레이즈 상태 검증 동작이 페일이면, 상기 할당된 메모리 블록에 대해 제2 이레이즈 동작을 수행한 후 상기 할당된 적어도 하나의 메모리 블록에 대해 상기 라이트 동작을 수행하도록 제어하는 단계를 포함하는 것을 특징으로 하는 컨트롤러 동작 방법.
  7. 제 1 항에 있어서,
    상기 인밸리드된 메모리 블록은,
    가비지 컬렉션 동작, 리드 리클레임 동작 및 마이그레이션 동작 중 적어도 하나에 따라 인밸리드된 것을 특징으로 하는 컨트롤러 동작 방법.
  8. 복수의 메모리 블록을 포함하는 불휘발성 메모리 장치 및 상기 불휘발성 메모리 장치를 제어하는 컨트롤러를 포함하는 메모리 시스템으로서,
    상기 컨트롤러는,
    상기 복수의 메모리 블록 중 인밸리드된 메모리 블록에 대해 제1 이레이즈 동작을 수행하도록 상기 불휘발성 메모리 장치를 제어하고,
    상기 제1 이레이즈 동작이 수행된 메모리 블록 중에서 라이트 동작이 수행될 메모리 블록을 할당하며,
    상기 할당된 메모리 블록에 대해 이레이즈 상태 검증 동작을 수행하도록 상기 불휘발성 메모리 장치를 제어하고,
    상기 이레이즈 상태 검증 동작이 패스이면 상기 할당된 메모리 블록에 대해 상기 라이트 동작을 수행하도록 상기 불휘발성 메모리 장치를 제어하는,
    메모리 시스템.
  9. 제 8 항에 있어서,
    상기 컨트롤러는,
    상기 제1 이레이즈 동작이 수행되면, 상기 제1 이레이즈 동작이 수행된 메모리 블록을 프리 블록 리스트에 등록하되,
    상기 프리 블록 리스트에 등록된 메모리 블록 중에서 상기 라이트 동작이 수행될 메모리 블록을 할당하는 것을 특징으로 하는 메모리 시스템.
  10. 제 8 항에 있어서,
    상기 컨트롤러는,
    인밸리드된 메모리 블록을 프리 블록 리스트에 등록한 후, 상기 불휘발성 메모리 장치가 상기 프리 블록 리스트에 등록된 인밸리드된 메모리 블록에 대해 상기 제1 이레이즈 동작을 수행하도록 상기 불휘발성 메모리 장치를 제어하며,
    상기 프리 블록 리스트에 등록된 메모리 블록 중 상기 제1 이레이즈 동작이 수행된 메모리 메모리 블록 중에서, 상기 라이트 동작이 수행될 메모리 블록을 할당하는 것을 특징으로 하는 메모리 시스템.
  11. 제 10 항에 있어서,
    상기 컨트롤러는,
    상기 인밸리드된 메모리 블록의 인덱스 및 상기 제1 이레이즈 동작 수행 여부에 대한 정보를 상기 프리 블록 리스트에 등록하는 것을 특징으로 하는 메모리 시스템.
  12. 제 11 항에 있어서,
    상기 컨트롤러는,
    상기 프리 블록 리스트에 등록된 메모리 블록에 대해 상기 제1 이레이즈 동작이 수행되면, 상기 이레이지 동작의 수행 여부에 대한 정보를 변경하는 것을 특징으로 하는 메모리 시스템.
  13. 제 8 항에 있어서,
    상기 컨트롤러는,
    상기 할당된 메모리 블록에 대한 상기 이레이즈 상태 검증 동작이 페일이면, 상기 불휘발성 메모리 장치가 상기 할당된 메모리 블록에 대해 제2 이레이즈 동작을 수행한 후 상기 할당된 메모리 블록에 대해 상기 라이트 동작을 수행하도록 상기 불휘발성 메모리 장치를 제어하는 메모리 시스템.
  14. 제 8 항에 있어서,
    상기 인밸리드된 메모리 블록은,
    가비지 컬렉션 동작, 리드 리클레임 동작 및 마이그레이션 동작 중 적어도 하나에 따라 인밸리드된 것을 특징으로 하는 메모리 시스템.
  15. 복수의 메모리 블록을 포함하는 불휘발성 메모리 장치 및 상기 불휘발성 메모리 장치를 제어하는 컨트롤러를 포함하는 메모리 시스템의 동작 방법으로서,
    상기 컨트롤러가, 프리 블록 리스트에 등록된 메모리 블록 중 라이트 동작이 수행될 메모리 블록을 할당하는 단계;
    상기 불휘발성 메모리 장치가, 상기 할당된 메모리 블록의 이레이즈 상태를 검증하는 단계; 및
    상기 불휘발성 메모리 장치가, 상기 이레이즈 상태 검증이 패스이면, 상기 할당된 메모리 블록에 대해 상기 라이트 동작을 수행하는 단계;
    를 포함하는 메모리 시스템 동작 방법.
  16. 제 15 항에 있어서,
    상기 프리 블록 리스트는,
    상기 등록된 메모리 블록 중 인밸리드된 메모리 블록의 인덱스 및 상기 인밸리드된 메모리 블록에 대한 이레이즈 동작의 기 수행 여부의 정보를 포함하되,
    상기 메모리 블록을 할당하는 단계는,
    상기 이레이즈 동작이 기 수행된 메모리 블록 중에서 상기 라이트 동작이 수행될 메모리 블록을 할당하는 것을 특징으로 하는 메모리 시스템 동작 방법.
  17. 제 15 항에 있어서,
    상기 라이트 커맨드를 수행하는 단계는,
    상기 이레이즈 검증이 페일이면, 상기 할당된 메모리 블록에 대해 이레이즈 동작을 수행한 후, 상기 라이트 커맨드를 수행하는 것을 특징으로 하는 메모리 시스템 동작 방법.
KR1020190082103A 2019-07-08 2019-07-08 컨트롤러, 메모리 시스템 및 그것의 동작 방법 KR20210006163A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190082103A KR20210006163A (ko) 2019-07-08 2019-07-08 컨트롤러, 메모리 시스템 및 그것의 동작 방법
US16/667,396 US20210011650A1 (en) 2019-07-08 2019-10-29 Controller, memory system, and operating method thereof
CN201911088286.2A CN112201294A (zh) 2019-07-08 2019-11-08 控制器、存储器系统及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190082103A KR20210006163A (ko) 2019-07-08 2019-07-08 컨트롤러, 메모리 시스템 및 그것의 동작 방법

Publications (1)

Publication Number Publication Date
KR20210006163A true KR20210006163A (ko) 2021-01-18

Family

ID=74004291

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190082103A KR20210006163A (ko) 2019-07-08 2019-07-08 컨트롤러, 메모리 시스템 및 그것의 동작 방법

Country Status (3)

Country Link
US (1) US20210011650A1 (ko)
KR (1) KR20210006163A (ko)
CN (1) CN112201294A (ko)

Also Published As

Publication number Publication date
US20210011650A1 (en) 2021-01-14
CN112201294A (zh) 2021-01-08

Similar Documents

Publication Publication Date Title
KR20200095103A (ko) 데이터 저장 장치 및 그 동작 방법
KR102592803B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
US20200218653A1 (en) Controller, data storage device, and operating method thereof
KR20200042791A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20200020464A (ko) 데이터 저장 장치 및 그 동작 방법
KR20200139433A (ko) 컨트롤러의 동작 방법 및 메모리 시스템
KR20200129863A (ko) 컨트롤러, 메모리 시스템 및 그것의 동작 방법
KR20200121645A (ko) 컨트롤러 및 그것의 동작 방법과 메모리 시스템
KR20200114212A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20200114052A (ko) 컨트롤러, 메모리 시스템 및 그것의 동작 방법
US10684953B2 (en) Data storage apparatus capable of varying map cache buffer size
CN111752858A (zh) 控制器、存储器系统及其操作方法
KR20190006677A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20200115831A (ko) 컨트롤러, 메모리 시스템 및 그것의 동작 방법
KR102434840B1 (ko) 데이터 저장 장치
KR102645786B1 (ko) 컨트롤러, 메모리 시스템 및 그것의 동작 방법
KR20210144249A (ko) 저장 장치 및 이의 동작 방법
KR20210156090A (ko) 저장 장치 및 그 동작 방법
KR20210156010A (ko) 저장 장치 및 그 동작 방법
KR20210068734A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20210013445A (ko) 컨트롤러, 메모리 시스템 및 그것의 동작 방법
KR20210156061A (ko) 저장 장치 및 그 동작 방법
KR20220076803A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20210001206A (ko) 컨트롤러, 메모리 시스템 및 그것의 동작 방법
KR20210011198A (ko) 컨트롤러, 메모리 시스템 및 그것의 동작 방법