KR20150006613A

KR20150006613A - 데이터 저장 장치 및 그것의 동작 방법

Info

Publication number: KR20150006613A
Application number: KR20130080210A
Authority: KR
Inventors: 변유준
Original assignee: 에스케이하이닉스 주식회사
Priority date: 2013-07-09
Filing date: 2013-07-09
Publication date: 2015-01-19
Also published as: US20150019796A1

Abstract

본 기술은 데이터 저장 장치에 관한 것으로, 더욱 상세하게는 데이터 저장 장치의 동작 속도를 향상시키기 위한 동작 방법에 관한 것이다. 제1 메모리 영역과 제2 메모리 영역을 포함하는 데이터 저장 장치의 동작 방법은, 입력된 데이터를 저장하기 위한 프리 영역이 상기 제1 메모리 영역에 존재하지 않는 경우, 상기 프리 영역을 확보하기 위한 희생 블럭을 선택하는 단계; 상기 희생 블럭에 대한 병합 동작을 상기 제1 메모리 영역을 이용하여 수행하는 경우 소모되는 제1 비용을 산출하는 단계; 상기 희생 블럭에 대한 병합 동작을 상기 제2 메모리 영역을 이용하여 수행하는 경우 소모되는 제2 비용을 산출하는 단계; 상기 제1 비용과 상기 제2 비용을 비교한 결과에 따라서 적은 비용이 소모되는 메모리 영역을 이용하여 상기 병합 동작을 수행하는 단계; 및 상기 병합 동작을 통해 확보된 상기 제1 메모리 영역의 프리 영역에 상기 입력된 데이터를 저장하는 단계를 포함한다.

Description

데이터 저장 장치 및 그것의 동작 방법{DATA STORAGE DEVICE AND OPERATING METHOD THEREOF}

본 발명은 데이터 저장 장치에 관한 것으로, 더욱 상세하게는 데이터 저장 장치의 동작 속도를 향상시키기 위한 동작 방법에 관한 것이다.

최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨터 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitous computing)으로 전환되고 있다. 이로 인해 휴대폰, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다. 이와 같은 휴대용 전자 장치는 일반적으로 메모리 장치를 이용하는 데이터 저장 장치를 사용한다. 데이터 저장 장치는 휴대용 전자 장치의 주 기억 장치 또는 보조 기억 장치로 사용된다.

메모리 장치를 이용한 데이터 저장 장치는 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 데이터 저장 장치는 USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, 솔리드 스테이트 드라이브(Solid State Drive, 이하, SSD라 칭함)를 포함한다.

휴대용 전자 장치에서 음악, 동영상 등과 같은 대용량 파일들이 재생됨에 따라 데이터 저장 장치 역시 큰 저장 용량을 갖도록 요구된다. 데이터 저장 장치는 저장 용량을 증가시키기 위해서 복수의 메모리 장치들을 포함한다. 복수의 메모리 장치들을 포함하는 데이터 저장 장치에 있어서, 큰 저장 용량뿐만 아니라 빠른 동작 속도는 데이터 저장 장치의 중요한 특성 중의 하나이다.

본 발명의 실시 예는 데이터 저장 장치의 동작 속도를 향상시키기 위한 동작 방법을 제공하는 데 있다.

본 발명의 실시 예에 따른 제1 메모리 영역과 제2 메모리 영역을 포함하는 데이터 저장 장치의 동작 방법은, 입력된 데이터를 저장하기 위한 프리 영역이 상기 제1 메모리 영역에 존재하지 않는 경우, 상기 프리 영역을 확보하기 위한 희생 블럭을 선택하는 단계; 상기 희생 블럭에 대한 병합 동작을 상기 제1 메모리 영역을 이용하여 수행하는 경우 소모되는 제1 비용을 산출하는 단계; 상기 희생 블럭에 대한 병합 동작을 상기 제2 메모리 영역을 이용하여 수행하는 경우 소모되는 제2 비용을 산출하는 단계; 상기 제1 비용과 상기 제2 비용을 비교한 결과에 따라서 적은 비용이 소모되는 메모리 영역을 이용하여 상기 병합 동작을 수행하는 단계; 및 상기 병합 동작을 통해 확보된 상기 제1 메모리 영역의 프리 영역에 상기 입력된 데이터를 저장하는 단계를 포함한다.

본 발명의 실시 예에 따른 데이터 저장 장치는, 제1 메모리 영역과 제2 메모리 영역을 포함하는 불휘발성 메모리 장치; 및 입력된 데이터를 저장하기 위한 프리 영역이 상기 제1 메모리 영역에 존재하지 않는 경우 상기 프리 영역을 확보하기 위한 희생 블럭을 상기 제1 메모리 영역에서 선택하고, 상기 희생 블럭에 대한 병합 동작을 상기 제1 메모리 영역을 이용하여 수행하는 경우 소모되는 제1 비용과 상기 제2 메모리 영역을 이용하여 수행하는 경우 소모되는 제2 비용을 산출하고, 상기 제1 비용과 상기 제2 비용을 비교한 결과에 따라서 상기 병합 동작을 상기 제1 메모리 영역을 이용하여 수행하거나 상기 제2 메모리 영역을 이용하여 수행하고, 그리고 상기 병합 동작을 통해 확보된 상기 제1 메모리 영역의 프리 영역에 상기 입력된 데이터를 저장하도록 구성된 컨트롤러를 포함한다.

본 발명의 실시 예에 따르면, 데이터 저장 장치의 동작 속도가 향상될 수 있다.

도 1은 본 발명의 실시 예에 따른 데이터 저장 장치의 동작 방법을 예시적으로 설명하기 위한 순서도이다.
도 2는 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 블럭도이다.
도 3은 본 발명의 실시 예에 따른 병합 동작을 제1 메모리 영역(버퍼 영역) 내에서 수행하는 과정을 설명하기 위한 도면이다.
도 4는 본 발명의 실시 예에 따른 병합 동작을 제2 메모리 영역(메인 영역)을 이용하여 수행하는 과정을 설명하기 위한 도면이다.
도 5은 본 발명의 다른 실시 예에 따른 데이터 처리 시스템을 예시적으로 보여주는 블럭도이다.
도 6은 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브(SSD)를 예시적으로 보여주는 블럭도이다.
도 7은 도 6에 도시된 SSD 컨트롤러를 예시적으로 보여주는 블록도이다.
도 8은 본 발명의 실시 예에 따른 데이터 저장 장치가 장착되는 컴퓨터 시스템을 예시적으로 보여주는 블럭도이다.

본 발명의 이점 및 특징, 그리고 그것을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 통해 설명될 것이다. 그러나 본 발명은 여기에서 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 단지, 본 실시 예들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여 제공되는 것이다.

도면들에 있어서, 본 발명의 실시 예들은 도시된 특정 형태로 제한되는 것이 아니며 명확성을 기하기 위하여 과장된 것이다. 본 명세서에서 특정한 용어들이 사용되었으나. 이는 본 발명을 설명하기 위한 목적에서 사용된 것이며, 의미 한정이나 특허 청구 범위에 기재된 본 발명의 권리 범위를 제한하기 위하여 사용된 것은 아니다.

본 명세서에서 ‘및/또는’이란 표현은 전후에 나열된 구성요소들 중 적어도 하나를 포함하는 의미로 사용된다. 또한, ‘연결되는/결합되는’이란 표현은 다른 구성요소와 직접적으로 연결되거나 다른 구성요소를 통해서 간접적으로 연결되는 것을 포함하는 의미로 사용된다. 본 명세서에서 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 또한, 명세서에서 사용되는 ‘포함한다’ 또는 ‘포함하는’으로 언급된 구성요소, 단계, 동작 및 소자는 하나 이상의 다른 구성요소, 단계, 동작 및 소자의 존재 또는 추가를 의미한다.

이하, 도면들을 참조하여 본 발명의 실시 예에 대해 상세히 설명하기로 한다.

도 1은 본 발명의 실시 예에 따른 데이터 저장 장치의 동작 방법을 예시적으로 설명하기 위한 순서도이다. 본 발명의 실시 예에 따른 데이터 저장 장치는 빠른 동작 속도를 확보하기 위해서 버퍼 프로그램 방식을 사용할 수 있다. 예를 들면, 데이터 저장 장치는 입력된 데이터를 제1 메모리 영역(예를 들면, 버퍼 영역)에 프로그램한 후, 유휴 시간에 제1 메모리 영역(예를 들면, 버퍼 영역)에 프로그램된 데이터를 제2 메모리 영역(예를 들면, 메인 영역)으로 프로그램할 수 있다.

예시적으로, 제1 메모리 영역에 포함된 메모리 셀은 제2 메모리 영역에 포함된 메모리 셀보다 셀당 저장가능한 비트 수가 작거나, 프로그램 속도가 빠른 메모리 셀로 구성될 수 있다. 또는 제1 메모리 영역에 포함된 메모리 셀은 제2 메모리 영역에 포함된 메모리 셀보다 셀당 저장가능한 비트 수가 작고 프로그램 속도가 빠른 메모리 셀로 구성될 수 있다. 예시적으로, 제1 메모리 영역은 셀당 1비트의 데이터를 저장할 수 있는 싱글 레벨 셀(SLC)로 구성될 있고, 제2 메모리 영역은 셀당 2비트 이상의 데이터를 저장할 수 있는 멀티 레벨 셀(MLC)로 구성될 수 있다.

S110 단계에서, 데이터 저장 장치는 호스트 장치로부터 쓰기 요청 및 데이터를 수신한다.

S120 단계에서, 데이터 저장 장치는 수신된 데이터를 저장하기 위한 프리 영역(예를 들면, 빈 저장 영역 또는 여유 공간)이 제1 메모리 영역에 존재하는지를 판단한다. 다시 말해서, 데이터 저장 장치는 제1 메모리 영역의 프리 영역이 수신된 데이터를 저장하기에 충분한지의 여부를 판단한다. 제1 메모리 영역의 프리 영역이 수신된 데이터를 저장하기에 충분하다고 판단된 경우(예), 절차는 S190 단계로 진행된다. 즉, 제1 메모리 영역의 프리 영역이 수신된 데이터를 저장하기에 충분하다고 판단된 경우(예), 데이터 저장 장치는 수신된 데이터를 제1 메모리 영역에 저장한다. 반면, 제1 영역의 프리 영역이 수신된 데이터를 저장하기 충분하지 않다고 판단된 경우(아니오), 절차는 S130 단계로 진행된다.

S130 단계에서, 데이터 저장 장치는 프리 영역을 확보하기 위한 희생 블럭을 제1 영역에서 선택한다. 즉, 데이터 저장 장치는 병합 동작을 통해서 프리 블럭으로 변경될 희생 블럭(victim block)을 선택한다. 희생 블럭에 저장된 유효 데이터를 다른 영역으로 복사하고, 희생 블럭을 소거하는 병합 동작을 통해서, 희생 블럭은 프리 영역으로 편입될 수 있다.

S140 단계에서, 데이터 저장 장치는 희생 블럭에 대한 병합 동작을 제1 메모리 영역을 이용하여 수행하는 경우에 소모되는 제1 비용을 산출한다. 예시적으로, 제1 비용은 희생 블럭의 유효 데이터를 제1 메모리 영역에 속한 프리 영역으로 복사하는 비용과, 희생 블럭을 소거하는 비용에 근거하여 산출된다. 제1 비용을 산출하기 위한 동작은 도 3을 참조하여 상세히 설명될 것이다.

S150 단계에서, 데이터 저장 장치는 희생 블럭에 대한 병합 동작을 제2 메모리 영역을 이용하여 수행하는 경우에 소모되는 제2 비용을 산출한다. 예시적으로, 제2 비용은 희생 블럭의 유효 데이터를 제2 메모리 영역에 속한 프리 영역으로 복사하는 비용과, 희생 블럭을 소거하는 비용에 근거하여 산출된다. 제2 비용을 산출하기 위한 동작은 도 4를 참조하여 상세히 설명될 것이다.

S160 단계에서, 데이터 저장 장치는 제1 비용이 제2 비용보다 작거나 같은지의 여부를 판단한다. 제1 비용이 제2 비용보다 작거나 같다고 판단된 경우(예), 절차는 S170 단계로 진행된다. 즉, S170 단계에서, 데이터 저장 장치는 희생 블럭에 대한 병합 동작을 제1 메모리 영역을 이용하여 수행한다. 반면, 제1 비용이 제2 비용보다 크다고 판단된 경우(아니오), 절차는 S180 단계로 진행된다. 즉, S180 단계에서, 데이터 저장 장치는 희생 블럭에 대한 병합 동작을 제2 메모리 영역을 이용하여 수행한다.

S170 단계 또는 S180 단계를 통해서 수신된 데이터를 저장하기 위한 프리 영역을 확보한 이후에, 절차는 S190 단계로 진행된다. 즉, S190 단계에서, 데이터 저장 장치는 수신된 데이터를 확보한 제1 메모리 영역의 프리 영역에 저장한다.

데이터 저장 장치는 이후의 유휴 시간에 제1 메모리 영역에 저장된 데이터를 제2 메모리 영역으로 이동시킬 수 있다. 즉, 데이터 저장 장치는 버퍼 프로그래밍 동작을 통해서 제1 메모리 영역에 저장된 데이터를 메인 프로그래밍 동작을 통해서 제2 메모리 영역에 저장할 수 있다.

도 1에 있어서, 예시적으로, 호스트 장치로부터 쓰기 요청이 수신되고, 쓰기 요청을 수행하기 위한 프리 영역을 병합 비용에 따라 확보하는 과정이 설명되었다. 그러나, 데이터 저장 장치는 호스트 장치로부터 쓰기 요청이 수신되지 않은 경우, 예를 들면, 호스트 장치로부터 어떠한 요청도 수신되지 않은 유휴 시간 동안, S120 단계 내지 S180 단계를 통해서 병합 비용에 따라 프리 영역을 확보하고, 미래에 수신될 쓰기 요청을 대비할 수 있음은 잘 이해될 것이다.

도 2는 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 블럭도이다. 도 2를 참조하면, 데이터 처리 시스템(100)은 호스트 장치(110) 및 데이터 저장 장치(120)를 포함한다.

예시적으로, 호스트 장치(110)는 휴대폰, MP3 플레이어 등과 같은 휴대용 전자 장치들 또는 랩탑 컴퓨터, 데스크탑 컴퓨터, 게임기, TV, 빔 프로젝터 등과 같은 전자 장치들을 포함한다.

데이터 저장 장치(120)는 호스트 장치(110)의 요청에 응답하여 동작하도록 구성된다. 데이터 저장 장치(120)는 호스트 장치(110)에 의해서 액세스되는 데이터를 저장하도록 구성된다. 즉, 데이터 저장 장치(120)는 호스트 장치(110)의 주 기억 장치 또는 보조 기억 장치로 사용될 수 있다.

데이터 저장 장치(120)는 컨트롤러(130) 및 불휘발성 메모리 장치(140)를 포함한다. 컨트롤러(130)와 불휘발성 메모리 장치(140)는 다양한 인터페이스를 통해 호스트 장치(110)와 연결되는 메모리 장치로 구성될 수 있다. 또는 컨트롤러(130)와 불휘발성 메모리 장치(140)는 솔리드 스테이트 드라이브(Solid State Drive: SSD)로 구성될 수 있다.

컨트롤러(130)는 호스트 장치(110)로부터의 요청에 응답하여 불휘발성 메모리 장치(140)를 제어하도록 구성된다. 예를 들면, 컨트롤러(130)는 불휘발성 메모리 장치(140)로부터 독출된 데이터를 호스트 장치(110)로 제공하도록 구성된다. 다른 예로서, 컨트롤러(130)는 호스트 장치(110)로부터 제공된 데이터를 불휘발성 메모리 장치(140)에 저장하도록 구성된다. 이러한 동작을 위해서, 컨트롤러(130)는 불휘발성 메모리 장치(140)의 읽기, 프로그램(또는, 쓰기) 및 소거 동작을 제어하도록 구성된다.

예시적으로, 불휘발성 메모리 장치(140)는 플래시 메모리 장치로 구성될 것이다. 불휘발성 메모리 장치(140)는 제1 메모리 영역(141)과 제2 메모리 영역(142)으로 구분될 수 있다. 제1 메모리 영역(141)과 제2 메모리 영역(142)은 하나의 메모리 장치에서 구분되는 영역일 수 있다. 또는 제1 메모리 영역(141)과 제2 메모리 영역(142)은 서로 다른 메모리 장치로 구분되는 영역일 수 있다.

제1 메모리 영역(141)과 제2 메모리 영역(142) 각각은 복수의 메모리 셀들을 포함한다. 이러한 메모리 셀들 각각은 셀당 1-비트의 데이터 또는 2-비트 이상의 데이터를 저장할 수 있다. 1-비트의 데이터를 저장할 수 있는 메모리 셀은 싱글 레벨 셀(single level cell: SLC)이라 불린다. 싱글 레벨 셀(SLC)은 소거 상태 및 하나의 프로그램 상태에 대응하는 문턱 전압을 갖도록 프로그램된다. 2-비트 이상의 데이터를 저장할 수 있는 메모리 셀은 멀티 레벨 셀(multi level cell: MLC)이라 불린다. 멀티 레벨 셀(MLC)은 소거 상태 및 복수의 프로그램 상태들 중 어느 하나에 대응하는 문턱 전압을 갖도록 프로그램된다.

제1 메모리 영역(141)에 포함된 메모리 셀들의 셀당 저장가능한 비트 수는 제2 메모리 영역(142)에 속한 메모리 셀들의 셀당 저장가능한 비트 수보다 작을 것이다. 예를 들면, 제1 메모리 영역(141)에 포함된 메모리 셀들은 셀당 1-비트 데이터를 저장할 수 있고, 제2 메모리 영역(142)에 포함된 메모리 셀들은 셀당 2-비트 이상의 데이터를 저장할 수 있다. 다른 예로서, 제1 메모리 영역(141)에 포함된 메모리 셀들은 셀당 2-비트 데이터를 저장할 수 있고, 제2 메모리 영역(142)에 포함된 메모리 셀들은 셀당 3-비트 이상의 데이터를 저장할 수 있다.

제1 메모리 영역(141)과 제2 메모리 영역(142)에 포함된 메모리 셀들의 셀당 저장가능한 비트 수가 서로 다르기 때문에, 제1 메모리 영역(141)과 제2 메모리 영역(142)은 서로 다른 타입(type)의 메모리 장치로 구성될 수 있다. 예를 들면, 제1 메모리 영역(141)은 싱글 레벨 셀(SLC) 메모리 장치로 구성될 수 있다. 그리고 제2 메모리 영역(142)은 멀티 레벨 셀(MLC) 메모리 장치로 구성될 수 있다. 다른 예로서, 제1 메모리 영역(141)과 제2 메모리 영역(142)은 하이브리드 메모리 장치로 구성될 수 있다. 여기에서, 하이브리드 메모리 장치란 메모리 셀이 싱글 레벨 셀(SLC) 또는 멀티 레벨 셀(MLC) 중 어느 하나로 선택되어 사용될 수 있는 메모리 장치를 의미한다. 이러한 경우, 제1 메모리 영역(141)은 싱글 레벨 셀(SLC) 방식으로 사용되고, 제2 메모리 영역(142)은 멀티 레벨 셀(MLC) 방식으로 사용될 수 있다.

제1 메모리 영역(141)과 제2 메모리 영역(142)에 포함된 메모리 셀들의 셀당 저장가능한 비트 수가 서로 다르기 때문에, 제1 메모리 영역(141)에 포함된 메모리 셀들은 제2 메모리 영역(142)에 포함된 메모리 셀들과 서로 다른 방식으로 액세스된다. 예시적으로, 제1 메모리 영역(141)에 포함된 메모리 셀들이 셀당 1-비트 데이터를 저장하고, 제2 메모리 영역(142)에 속한 메모리 셀들이 셀당 2-비트 데이터를 저장하는 경우를 가정하자. 이 경우, 제1 메모리 영역(141)에 포함된 메모리 셀들은 싱글 레벨 셀(SLC) 방식으로 프로그램되고, 제2 메모리 영역(142)에 포함된 메모리 셀들은 멀티 레벨 셀(MLC) 방식으로 프로그램될 수 있다. 또한, 제1 메모리 영역(141)에 포함된 메모리 셀들은 싱글 레벨 셀(SLC) 방식으로 독출되고, 제2 메모리 영역(142)에 포함된 메모리 셀들은 멀티 레벨 셀(SLC) 방식으로 독출될 수 있다.

제1 메모리 영역(141)에 포함된 메모리 셀들의 셀당 저장 가능한 비트 수가 제2 메모리 영역(142)에 포함된 메모리 셀들의 셀당 저장 가능한 비트 수보다 작기 때문에, 제1 메모리 영역(141)에 포함된 메모리 셀들의 프로그램 속도는 제2 메모리 영역(142)에 포함된 메모리 셀들의 프로그램 속도보다 빠를 것이다.

이러한 특성을 이용하여, 컨트롤러(130)는 호스트 장치(110)로부터 제공된 데이터를 제1 메모리 영역(141)에 우선적으로 프로그램한다. 이를 버퍼 프로그래밍(BP)이라 정의한다. 경우에 따라서, 버퍼 프로그래밍(BP)에 사용되는 제1 메모리 영역(141)은 버퍼 영역 또는 로그 영역이라 불릴 수 있다. 컨트롤러(130)는 호스트 장치(110)로 쓰기 요청에 대한 응답을 전송한 이후에, 제1 메모리 영역(141)에 임시 저장된 데이터를 제2 메모리 영역(142)에 프로그램한다. 예를 들면, 컨트롤러(130)는 호스트 장치(110)의 요청이 없는 유휴 시간 동안 제1 메모리 영역(141)에 저장된 데이터를 제2 메모리 영역(142)에 프로그램한다. 이를 메인 프로그래밍(MP)이라 정의한다. 경우에 따라서, 메인 프로그래밍(MP)에 사용되는 제2 메모리 영역(142)은 데이터 영역이라 불릴 수 있다.

버퍼 프로그래밍(BP) 동작과 메인 프로그래밍(MP) 동작을 통해 호스트 장치(110)로터 제공된 데이터를 프로그램하면, 호스트 장치(110)의 쓰기 요청에 빠르게 응답할 수 있다. 따라서, 데이터 저장 장치(120)의 동작 속도는 빨라질 수 있다. 만약, 제1 메모리 영역(141)의 여유 공간이 버퍼 프로그래밍(BP) 동작을 수행하기에 충분하지 않다면, 제1 메모리 영역(141)의 여유 공간을 확보하고 버퍼 프로그래밍(BP) 동작을 수행해야한다.

즉, 도 1의 순서도를 통해서 설명된 바와 같이, 제1 메모리 영역(141)의 프리 영역을 확보하기 위한 병합 동작을 수행하고 버퍼 프로그래밍(BP) 동작을 수행해야한다. 제1 메모리 영역(141)의 프리 영역을 확보하기 위한 병합 동작을 제1 메모리 영역(141) 내에서 수행하는 경우 소모되는 제1 비용과, 병합 동작을 제2 메모리 영역(142)을 이용하여 수행하는 경우 소모되는 제2 비용은, 제1 메모리 영역(141)과 제2 메모리 영역(142)의 상태에 따라서 달라질 수 있다. 본 발명의 실시 예에 따르면, 제1 비용이 제2 비용보다 작거나 같은 경우, 제1 메모리 영역(141) 내에서 병합 동작을 수행하여 제1 메모리 영역(141)의 프리 영역을 확보한다. 다른 실시 예로서, 제1 비용이 제2 비용보다 큰 경우, 제2 메모리 영역(142)의 프리 영역을 이용하여 병합 동작을 수행하여 제1 메모리 영역(141)의 프리 영역을 확보한다. 즉, 본 발명의 실시 예에 따른 데이터 저장 장치(120)는 제1 메모리 영역(141)의 프리 영역을 확보하기 위한 병합 동작에 소모되는 비용이 최소화되도록 병합 동작을 수행한다.

도 3은 본 발명의 실시 예에 따른 병합 동작을 제1 메모리 영역(버퍼 영역) 내에서 수행하는 과정을 설명하기 위한 도면이다. 도 3을 설명함에 있어서, 불휘발성 메모리 장치(도 2의 140), 특히, 플래시 메모리 장치(140)는 구조적인 특징으로 인해서 페이지 단위로 읽기 또는 쓰기 동작을 수행하고, 블럭 단위로 소거 동작을 수행함을 가정한다.

도 3을 참조하면, 희생 블럭(BLK01)에 저장된 유효 페이지가 프리 페이지를 갖는 대상 블럭(BLK0m)으로 복사되고(① 및 ② 과정), 희생 블럭(BLK01)이 소거(③ 과정)되어 프리 블럭, 즉, 프리 영역으로 변경되는 과정이 도시되어 있다.

희생 블럭(BLK01)에 대한 병합 동작을 제1 메모리 영역(141)을 이용하여 수행하는 경우에, 하나의 프리 페이지를 확보하기 위해서 소모되는 비용은 수학식 1과 같이 정의될 수 있다.

[수학식 1]

하나의 프리 페이지를 확보하기 위한 비용 = ((제1 영역의 페이지 읽기 비용 + 제1 영역의 페이지 쓰기 비용) * 희생 블럭의 유효 페이지 수) + 희생 블럭 소거 비용) / (제1 영역의 블럭의 페이지 수 - 희생 블럭의 유효 페이지 수)

하나의 프리 페이지를 확보하기 위한 비용에 근거하여, 프리 영역을 확보하기 위한 병합 동작을 제1 메모리 영역(141) 내에서 수행하는 경우 소모되는 제1 비용이 산출될 수 있다.

도 4는 본 발명의 실시 예에 따른 병합 동작을 제2 메모리 영역(메인 영역)을 이용하여 수행하는 과정을 설명하기 위한 도면이다. 도 3에서와 동일하게, 불휘발성 메모리 장치(도 2의 140), 특히, 플래시 메모리 장치(140)는 구조적인 특징으로 인해서 페이지 단위로 읽기 또는 쓰기 동작을 수행하고, 블럭 단위로 소거 동작을 수행함을 가정한다.

도 4를 참조하면, 제1 메모리 영역(141)의 희생 블럭(BLK01)에 저장된 유효 페이지가 프리 페이지를 갖는 제2 메모리 영역(142)의 대상 블럭(BLK12)으로 복사되고(① 및 ② 과정), 희생 블럭(BLK01)이 소거(③ 과정)되어 프리 블럭, 즉, 프리 영역으로 변경되는 과정이 도시되어 있다.

희생 블럭(BLK01)에 대한 병합 동작을 제2 메모리 영역(142)에 포함된 블럭을 이용하여 수행하는 경우에, 하나의 프리 페이지를 확보하기 위해서 소모되는 비용은 수학식 2와 같이 정의될 수 있다.

[수학식 2]

하나의 프리 페이지를 확보하기 위한 비용 = (((제1 영역의 페이지 읽기 비용 + 제2 영역의 페이지 쓰기 비용) * 희생 블럭의 유효 페이지 수) + 희생 블럭 소거 비용) / 제1 영역의 블럭의 페이지 수) + 희생 블럭으로부터 복사된 유효 페이지가 유발할 병합 동작 비용

수학식 2에 있어서, 희생 블럭으로부터 복사된 유효 페이지가 유발할 병합 동작 비용이란, 희생 블럭(BLK01)으로부터 제2 메모리 영역(142)의 대상 블럭(BLK12)으로 복사된 유효 페이지로 인해서 향후 제2 메모리 영역(142)에 발생될 병합 동작에 소모되는 비용을 의미한다. 하나의 프리 페이지를 확보하기 위한 비용에 근거하여, 프리 영역을 확보하기 위한 병합 동작을 제2 메모리 영역(142)을 이용하여 수행하는 경우 소모되는 제2 비용이 산출될 수 있다.

본 발명의 실시 예에 따르면, 프리 영역을 확보하기 위한 병합 동작을 제1 메모리 영역(141)에서 수행할지 또는 제2 메모리 영역(142)에서 수행할지의 여부가 각각의 메모리 영역(141 또는 142)을 이용하는 비용에 따라서 선택된다.

도 5는 본 발명의 다른 실시 예에 따른 데이터 처리 시스템을 예시적으로 보여주는 블럭도이다. 도 5를 참조하면, 데이터 처리 시스템(1000)은 호스트 장치(1100)와 데이터 저장 장치(1200)를 포함한다. 데이터 저장 장치(1200)는 컨트롤러(1210) 및 불휘발성 메모리 장치(1220)를 포함한다. 데이터 저장 장치(1200)는 데스크톱 컴퓨터, 노트북, 디지털 카메라, 휴대폰, MP3 플레이어, 게임기 등과 같은 호스트 장치(1100)에 접속되어 사용될 수 있다. 데이터 저장 장치(1200)는 메모리 시스템이라고도 불린다.

데이터 저장 장치(1200)는 본 발명의 실시 예에 따른 프로그램 동작(버퍼 프로그램 동작 및 메인 프로그램 동작) 그리고 선택적인 병합 동작을 수행할 것이다. 따라서, 데이터 저장 장치(1200)의 성능이 향상될 수 있다.

컨트롤러(1210)는 호스트 장치(1100)로부터의 요청에 응답하여 불휘발성 메모리 장치(1220)를 액세스하도록 구성된다. 예를 들면, 컨트롤러(1210)는 불휘발성 메모리 장치(1220)의 읽기, 프로그램 또는 소거 동작을 제어하도록 구성된다. 컨트롤러(1210)는 불휘발성 메모리 장치(1220)를 제어하기 위한 펌웨어(firmware)를 구동하도록 구성된다.

컨트롤러(1210)는 호스트 인터페이스(1211), 마이크로 컨트롤 유닛(1212), 메모리 인터페이스(1213), 램(1214) 및 에러 정정 코드 유닛(1215)과 같은 잘 알려진 구성 요소들을 포함할 수 있다.

마이크로 컨트롤 유닛(1212)은 호스트 장치의 요청에 응답하여 컨트롤러(1210)의 제반 동작을 제어하도록 구성된다. 램(1214)은 마이크로 컨트롤 유닛(1212)의 동작 메모리(working memory)로써 이용될 수 있다. 램(1214)은 불휘발성 메모리 장치(1220)로부터 읽혀진 데이터 또는 호스트 장치(1100)로부터 제공된 데이터를 임시로 저장할 수 있다.

호스트 인터페이스(1211)는 호스트 장치(1100)와 컨트롤러(1210)를 인터페이싱하도록 구성된다. 예를 들면, 호스트 인터페이스(1211)는 USB(Universal Serial Bus) 프로토콜, MMC(Multimedia Card) 프로토콜, PCI(Peripheral Component Interconnection) 프로토콜, PCI-E(PCI-Express) 프로토콜, PATA(Parallel Advanced Technology Attachment) 프로토콜, SATA(Serial ATA) 프로토콜, SCSI(Small Computer System Interface) 프로토콜, SAS(Serial SCSI) 프로토콜, 그리고 IDE(Integrated Drive Electronics) 프로토콜 등과 같은 다양한 인터페이스 프로토콜들 중 하나를 통해 호스트 장치(1100)와 통신하도록 구성될 수 있다.

메모리 인터페이스(1213)는 컨트롤러(1210)와 불휘발성 메모리 장치(1220)를 인터페이싱하도록 구성된다. 메모리 인터페이스(1213)는 불휘발성 메모리 장치(1220)에 커맨드 및 어드레스를 제공하도록 구성된다. 그리고 메모리 인터페이스(1213)는 불휘발성 메모리 장치(1220)와 데이터를 주고 받도록 구성된다.

에러 정정 코드 유닛(1215)은 불휘발성 메모리 장치(1220)로부터 독출된 데이터의 오류를 검출하도록 구성된다. 그리고 에러 정정 코드 유닛(1215)은 검출된 에러가 정정 범위 내이면, 검출된 오류를 정정하도록 구성된다. 한편, 에러 정정 코드 유닛(1215)은 메모리 시스템(1000)에 따라 컨트롤러(1210) 내에 구비되거나 밖에 구비될 수 있다.

컨트롤러(1210) 및 불휘발성 메모리 장치(1220)는 하나의 반도체 장치로 집적되어, 메모리 장치로 구성될 수 있다. 예를 들면, 컨트롤러(1210) 및 데이터 저장 매체(1220)는 하나의 반도체 장치로 집적되어 PCMCIA(personal computer memory card international association) 카드, CF(compact flash) 카드, 스마트 미디어(smart media) 카드, 메모리 스틱(memory stick), 멀티 미디어(multi media) 카드(MMC, RS-MMC, MMC-micro), SD(secure digital) 카드(SD, Mini-SD, Micro-SD), UFS(niversal flash storage) 등으로 구성될 수 있다.

다른 예로서, 컨트롤러(1210) 또는 불휘발성 메모리 장치(1220)는 다양한 형태들의 패키지(package)로 실장될 수 있다. 예를 들면, 컨트롤러(1200) 또는 데이터 저장 매체(1900)는 POP(package on package), ball grid arrays(BGAs), chip scale packages(CSPs), plastic leaded chip carrier(PLCC), plastic dual in-line package(PDIP), die in waffle pack, die in wafer form, chip on board(COB), ceramic dual in-line package(CERDIP), plastic metric quad flat package(MQFP), thin quad flat package(TQFP), small outline IC(SOIC), shrink small outline package(SSOP), thin small outline package(TSOP), thin quad flat package(TQFP), system in package(SIP), multi chip package(MCP), wafer-level fabricated package(WFP), wafer-level processed stack package(WSP) 등과 같은 방식으로 패키지되어 실장될 수 있다.

도 6은 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브(SSD)를 예시적으로 보여주는 블럭도이다. 도 6을 참조하면, 데이터 처리 시스템(2000)은 호스트 장치(2100)와 솔리드 스테이트 드라이브(solid state drive, 이하, SSD라 칭함, 2200)를 포함한다.

SSD(2200)는 SSD 컨트롤러(2210), 버퍼 메모리 장치(2220), 불휘발성 메모리 장치들(2231~223n), 전원 공급기(2240), 신호 커넥터(2250), 전원 커넥터(2260)를 포함한다.

SSD(2200)는 호스트 장치(2100)의 요청에 응답하여 동작한다. 즉, SSD 컨트롤러(2210)는 호스트 장치(2100)로부터의 요청에 응답하여 불휘발성 메모리 장치들(2231~223n)을 액세스하도록 구성된다. 예를 들면, SSD 컨트롤러(2210)는 불휘발성 메모리 장치들(2231~223n)의 읽기, 프로그램 그리고 소거 동작을 제어하도록 구성된다. 또한, SSD 컨트롤러(2210)는 본 발명의 실시 예에 따른 프로그램 동작(버퍼 프로그램 동작 및 메인 프로그램 동작) 그리고 선택적인 병합 동작을 수행할 것이다. 따라서, SSD(2200)의 성능이 향상될 수 있다.

버퍼 메모리 장치(2220)는 불휘발성 메모리 장치들(2231~223n)에 저장될 데이터를 임시 저장하도록 구성된다. 또한, 버퍼 메모리 장치(2220)는 불휘발성 메모리 장치들(2231~223n)로부터 읽혀진 데이터를 임시 저장하도록 구성된다. 버퍼 메모리 장치(2220)에 임시 저장된 데이터는 SSD 컨트롤러(2210)의 제어에 따라 호스트 장치(2100) 또는 불휘발성 메모리 장치들(2231~223n)로 전송된다.

불휘발성 메모리 장치들(2231~223n)은 SSD(2200)의 저장 매체로써 사용된다. 불휘발성 메모리 장치들(2231~223n) 각각은 복수의 채널들(CH1~CHn)을 통해 SSD 컨트롤러(2210)와 연결된다. 하나의 채널에는 하나 또는 그 이상의 불휘발성 메모리 장치가 연결될 수 있다. 하나의 채널에 연결되는 불휘발성 메모리 장치들은 동일한 신호 버스 및 데이터 버스에 연결될 것이다.

전원 공급기(2240)는 전원 커넥터(2260)를 통해 입력된 전원(PWR)을 SSD(2200) 내부에 제공하도록 구성된다. 전원 공급기(2240)는 보조 전원 공급기(2241)를 포함한다. 보조 전원 공급기(2241)는 서든 파워 오프(sudden power off)가 발생되는 경우, SSD(2200)가 정상적으로 종료될 수 있도록 전원을 공급하도록 구성된다. 보조 전원 공급기(2241)는 전원(PWR)을 충전할 수 있는 슈퍼 캐패시터들(super capacitors)을 포함할 수 있다.

SSD 컨트롤러(2210)는 신호 커넥터(2250)를 통해서 호스트 장치(2100)와 신호(SGL)를 주고 받는다. 여기에서, 신호(SGL)는 커맨드, 어드레스, 데이터 등이 포함될 것이다. 신호 커넥터(2250)는 호스트 장치(2100)와 SSD(2200)의 인터페이스 방식에 따라 PATA(Parallel Advanced Technology Attachment), SATA(Serial Advanced Technology Attachment), SCSI(Small Computer System Interface), SAS(Serial SCSI) 등의 커넥터로 구성될 수 있다.

도 7은 도 6에 도시된 SSD 컨트롤러를 예시적으로 보여주는 블록도이다. 도 7을 참조하면, SSD 컨트롤러(2210)는 메모리 인터페이스(2211), 호스트 인터페이스(2212), ECC 유닛(2213), 마이크로 컨트롤 유닛(2214), 그리고 램(2215)을 포함한다.

메모리 인터페이스(2211)는 불휘발성 메모리 장치들(2231~223n)에 커맨드 및 어드레스를 제공하도록 구성된다. 그리고 메모리 인터페이스(2211)는 불휘발성 메모리 장치들(2231~223n)과 데이터를 주고 받도록 구성된다. 메모리 인터페이스(2211)는 마이크로 컨트롤 유닛(2214)의 제어에 따라 버퍼 메모리 장치(2220)로부터 전달된 데이터를 각각의 채널들(CH1~CHn)로 스캐터링(Scattering)할 수 있다. 그리고 메모리 인터페이스(2211)는 마이크로 컨트롤 유닛(2214)의 제어에 따라 불휘발성 메모리 장치들(2231~223n)로부터 읽혀진 데이터를 버퍼 메모리 장치(2220)로 전달한다.

호스트 인터페이스(2212)는 호스트 장치(2100)의 프로토콜에 대응하여 SSD(2200)와의 인터페이싱을 제공하도록 구성된다. 예를 들면, 호스트 인터페이스(2212)는 PATA(Parallel Advanced Technology Attachment), SATA(Serial Advanced Technology Attachment), SCSI(Small Computer System Interface), SAS(Serial SCSI) 프로토콜들 중 어느 하나를 통해 호스트 장치(2100)와 통신하도록 구성될 수 있다. 또한, 호스트 인터페이스(2212)는 호스트 장치(2100)가 SSD(2200)를 하드 디스크 드라이브(HDD)로 인식하도록 지원하는 디스크 에뮬레이션(Disk Emulation) 기능을 수행할 수 있다.

ECC 유닛(2213)은 불휘발성 메모리 장치들(2231~223n)로 전송되는 데이터에 근거하여 패러티 비트를 생성하도록 구성된다. 생성된 패러티 비트는 불휘발성 메모리(2231~223n)의 스페어 영역(spare area)에 저장될 수 있다. ECC 유닛(2213)은 불휘발성 메모리 장치들(2231~223n)로부터 읽혀진 데이터의 에러를 검출하도록 구성된다. 만약, 검출된 에러가 정정 범위 내이면, 검출된 에러를 정정하도록 구성된다.

마이크로 컨트롤 유닛(2214)는 호스트 장치(2100)로부터 입력된 신호(SGL)를 분석하고 처리하도록 구성된다. 마이크로 컨트롤 유닛(2214)는 호스트 장치(2100)의 요청에 응답하여 SSD 컨트롤러(2210)의 제반 동작을 제어한다. 마이크로 컨트롤 유닛(2214)은 SSD(2200)를 구동하기 위한 펌웨어에 따라서 버퍼 메모리 장치(2220) 및 불휘발성 메모리 장치들(2231~223n)의 동작을 제어한다. 램(2215)은 이러한 펌웨어를 구동하기 위한 동작 메모리 장치(working memory device)로써 사용된다.

도 8은 본 발명의 실시 예에 따른 데이터 저장 장치가 장착되는 컴퓨터 시스템을 예시적으로 보여주는 블럭도이다. 도 8을 참조하면, 컴퓨터 시스템(3000)은 시스템 버스(3700)에 전기적으로 연결되는 네트워크 어댑터(3100), 중앙 처리 장치(3200), 데이터 저장 장치(3300), 램(3400), 롬(3500) 그리고 사용자 인터페이스(3600)를 포함한다. 여기에서, 데이터 저장 장치(3300)는 도 1에 도시된 데이터 저장 장치(120), 도 5에 도시된 데이터 저장 장치(1200) 또는 도 6에 도시된 SSD(2200)로 구성될 수 있다.

네트워크 어댑터(3100)는 컴퓨터 시스템(3000)과 외부의 네트워크들 사이의 인터페이싱을 제공한다. 중앙 처리 장치(3200)는 램(3400)에 상주하는 운영 체제(Operating System)나 응용 프로그램(Application Program)을 구동하기 위한 제반 연산 처리를 수행한다.

데이터 저장 장치(3300)는 컴퓨터 시스템(3000)에서 필요한 제반 데이터를 저장한다. 예를 들면, 컴퓨터 시스템(3000)을 구동하기 위한 운영 체제(Operating System), 응용 프로그램(Application Program), 다양한 프로그램 모듈(Program Module), 프로그램 데이터(Program data), 그리고 유저 데이터(User data) 등이 데이터 저장 장치(3300)에 저장된다.

램(3400)은 컴퓨터 시스템(3000)의 동작 메모리 장치로 사용될 수 있다. 부팅 시에 램(3400)에는 데이터 저장 장치(3300)로부터 읽혀진 운영 체제(Operating System), 응용 프로그램(Application Program), 다양한 프로그램 모듈(Program Module)과 프로그램들의 구동에 소요되는 프로그램 데이터(Program data)가 로드된다. 롬(3500)에는 운영 체제(Operating System)가 구동되기 이전부터 활성화되는 기본적인 입출력 시스템인 바이오스(BIOS: Basic Input/Output System)가 저장된다. 유저 인터페이스(3600)를 통해서 컴퓨터 시스템(3000)과 사용자 사이의 정보 교환이 이루어진다.

비록 도면에는 도시되지 않았지만, 컴퓨터 시스템(3000)은 배터리(Battery), 응용 칩셋(Application chipset), 카메라 이미지 프로세서(Camera Image Processor: CIS) 등과 같은 장치들을 더 포함할 수 있음은 잘 이해될 것이다.

이상에서, 본 발명은 구체적인 실시 예를 통해 설명되고 있으나, 본 발명은 그 범위에서 벗어나지 않는 한도 내에서 여러 가지로 변형할 수 있음은 잘 이해될 것이다. 그러므로, 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며, 후술하는 특허청구범위 및 이와 균등한 것들에 의해 정해져야 한다. 본 발명의 범위 또는 기술적 사상을 벗어나지 않고 본 발명의 구조가 다양하게 수정되거나 변경될 수 있음은 잘 이해될 것이다.

100 : 데이터 처리 시스템
110 : 호스트 장치
120 : 데이터 저장 장치
130 : 컨트롤러
140 : 불휘발성 메모리 장치

Claims

제1 메모리 영역과 제2 메모리 영역을 포함하는 데이터 저장 장치의 동작 방법에 있어서:
프리 영역을 확보하기 위한 희생 블럭을 선택하는 단계;
상기 희생 블럭에 대한 병합 동작을 상기 제1 메모리 영역을 이용하여 수행하는 경우 소모되는 제1 비용을 산출하는 단계;
상기 희생 블럭에 대한 병합 동작을 상기 제2 메모리 영역을 이용하여 수행하는 경우 소모되는 제2 비용을 산출하는 단계; 및
상기 제1 비용과 상기 제2 비용을 비교한 결과에 따라서 상기 제1 메모리 영역 또는 상기 제2 메모리 영역을 이용하여 상기 병합 동작을 수행하는 단계를 포함하는 데이터 저장 장치의 동작 방법.
제1항에 있어서,
상기 제1 비용이 상기 제2 비용보다 작거나 같은 경우, 상기 희생 블럭에 대한 상기 병합 동작을 상기 제1 메모리 영역을 이용하여 수행하는 데이터 저장 장치의 동작 방법.
제2항에 있어서,
상기 병합 동작을 수행하는 단계는,
상기 희생 블럭의 유효 페이지를 상기 제1 메모리 영역에 속한 대상 블럭의 프리 페이지로 복사하는 단계; 및
상기 희생 블럭을 소거하는 단계를 포함하는 데이터 저장 장치의 동작 방법.
제1항에 있어서,
상기 제1 비용이 상기 제2 비용보다 큰 경우, 상기 희생 블럭에 대한 상기 병합 동작을 상기 제2 메모리 영역을 이용하여 수행하는 데이터 저장 장치의 동작 방법.
제4항에 있어서,
상기 병합 동작을 수행하는 단계는,
상기 희생 블럭의 유효 페이지를 상기 제2 메모리 영역에 속한 대상 블럭의 프리 페이지로 복사하는 단계; 및
상기 희생 블럭을 소거하는 단계를 포함하는 데이터 저장 장치의 동작 방법.
제1항에 있어서,
상기 데이터 저장 장치의 유휴 시간 동안, 상기 제1 메모리 영역의 프리 영역에 저장된 데이터를 상기 제2 메모리 영역에 저장하는 단계를 더 포함하는 데이터 저장 장치의 동작 방법.
제6항에 있어서,
상기 제1 메모리 영역은 상기 입력된 데이터를 임시로 저장하기 위한 버퍼 영역이고, 상기 제2 메모리 영역은 상기 제1 메모리 영역에 임시 저장된 데이터를 저장하기 위한 데이터 영역인 것을 특징으로 하는 데이터 저장 장치의 동작 방법.
제6항에 있어서,
상기 제1 메모리 영역과 상기 제2 메모리 영역은 서로 상이한 기록 방식을 통해 제어되는 데이터 저장 장치의 동작 방법.
제8항에 있어서,
상기 제1 메모리 영역에 포함된 메모리 셀은 상기 제2 메모리 영역에 포함된 메모리 셀보다 셀당 저장 가능한 비트 수가 작거나, 프로그램 속도가 빠르거나, 또는 셀당 저장 가능한 비트 수가 작고 프로그램 속도가 빠른 것을 특징으로 하는 데이터 저장 장치의 동작 방법.
제1항에 있어서,
입력된 데이터를 저장하기 위한 상기 프리 영역이 상기 제1 메모리 영역에 존재하는지의 여부를 판단하는 단계를 더 포함하되,
상기 프리 영역이 상기 제1 메모리 영역에 존재하지 않는 경우 상기 프리 영역을 확보하기 위한 희생 블럭을 선택하는 데이터 저장 장치의 동작 방법.
제10항에 있어서,
상기 병합 동작을 통해 확보된 상기 제1 메모리 영역의 프리 영역에 상기 입력된 데이터를 저장하는 단계를 더 포함하는 데이터 저장 장치의 동작 방법.
제1 메모리 영역과 제2 메모리 영역을 포함하는 불휘발성 메모리 장치; 및
프리 영역을 확보하기 위한 희생 블럭을 상기 제1 메모리 영역에서 선택하고, 상기 희생 블럭에 대한 병합 동작을 상기 제1 메모리 영역을 이용하여 수행하는 경우 소모되는 제1 비용과 상기 제2 메모리 영역을 이용하여 수행하는 경우 소모되는 제2 비용을 산출하고, 그리고 상기 제1 비용과 상기 제2 비용을 비교한 결과에 따라서 상기 병합 동작을 상기 제1 메모리 영역을 이용하여 수행하거나 상기 제2 메모리 영역을 이용하여 수행하도록 구성된 컨트롤러를 포함하는 데이터 저장 장치.
제12항에 있어서,
상기 제1 비용이 상기 제2 비용보다 작거나 같은 경우, 상기 컨트롤러는 상기 희생 블럭에 대한 상기 병합 동작을 상기 제1 메모리 영역을 이용하여 수행하도록 구성된 데이터 저장 장치.
제13항에 있어서,
상기 컨트롤러는 상기 병합 동작을 수행하는 동안 상기 희생 블럭의 유효 페이지를 상기 제1 메모리 영역에 속한 대상 블럭의 프리 페이지로 복사하는 동작과, 상기 희생 블럭을 소거하는 동작을 수행하도록 구성된 데이터 저장 장치.
제12항에 있어서,
상기 제1 비용이 상기 제2 비용보다 큰 경우, 상기 컨트롤러는 상기 희생 블럭에 대한 상기 병합 동작을 상기 제2 메모리 영역을 이용하여 수행하도록 구성된 데이터 저장 장치.
제15항에 있어서,
상기 컨트롤러는 상기 병합 동작을 수행하는 동안 상기 희생 블럭의 유효 페이지를 상기 제2 메모리 영역에 속한 대상 블럭의 프리 페이지로 복사하는 동작과, 상기 희생 블럭을 소거하는 동작을 수행하도록 구성된 데이터 저장 장치.
제12항에 있어서,
상기 컨트롤러는 유휴 시간 동안 상기 제1 메모리 영역의 프리 영역에 저장된 데이터를 상기 제2 메모리 영역에 저장하도록 구성된 데이터 저장 장치.
제17항에 있어서,
상기 컨트롤러는 상기 제1 메모리 영역과 상기 제2 메모리 영역을 서로 상이한 기록 방식을 통해 제어하도록 구성된 데이터 저장 장치.
제18항에 있어서,
상기 제1 메모리 영역에 포함된 메모리 셀은 상기 제2 메모리 영역에 포함된 메모리 셀보다 셀당 저장 가능한 비트 수가 작거나, 프로그램 속도가 빠르거나, 또는 셀당 저장 가능한 비트 수가 작고 프로그램 속도가 빠른 것을 특징으로 하는 데이터 저장 장치.
제12항에 있어서,
상기 컨트롤러는 입력된 데이터를 저장하기 위한 상기 프리 영역이 상기 제1 메모리 영역에 존재하는지의 여부를 판단하고, 상기 프리 영역이 상기 제1 메모리에 존재하지 않는 경우 상기 희생 블럭을 선택하도록 구성된 데이터 저장 장치.
제20항에 있어서,
상기 컨트롤러는 상기 병합 동작을 통해 확보된 상기 제1 메모리 영역의 프리 영역에 상기 입력된 데이터를 저장하도록 구성된 데이터 저장 장치.