CN108665920B - 存储器系统及其操作方法 - Google Patents

存储器系统及其操作方法 Download PDF

Info

Publication number
CN108665920B
CN108665920B CN201711432538.XA CN201711432538A CN108665920B CN 108665920 B CN108665920 B CN 108665920B CN 201711432538 A CN201711432538 A CN 201711432538A CN 108665920 B CN108665920 B CN 108665920B
Authority
CN
China
Prior art keywords
memory
input data
data
primary
controller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711432538.XA
Other languages
English (en)
Other versions
CN108665920A (zh
Inventor
崔海起
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN108665920A publication Critical patent/CN108665920A/zh
Application granted granted Critical
Publication of CN108665920B publication Critical patent/CN108665920B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1042—Read-write modes for single port memories, i.e. having either a random port or a serial port using interleaving techniques, i.e. read-write of one part of the memory while preparing another part
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0625—Power saving in storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0647—Migration mechanisms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/065—Replication mechanisms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/067—Distributed or networked storage systems, e.g. storage area networks [SAN], network attached storage [NAS]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)

Abstract

本发明公开一种存储器系统，其包括：两个或更多个存储器装置；以及控制器，其适于：当请求被存储在主装置中的输入数据的大小比用于主装置的单个交错操作的传输大小更大时，将输入数据分布式地存储在主装置中和辅助装置中；以及当主装置和辅助装置处于空闲状态时，将存储在辅助装置中的输入数据收集到主装置中。

Description

存储器系统及其操作方法
相关申请的交叉引用
本申请要求于2017年3月27日提交的申请号为10-2017-0038274的韩国专利申请的优先权，其整体通过引用并入本文。
技术领域
本发明的示例性实施例涉及一种存储器系统以及存储器系统的操作方法。
背景技术
计算机环境范例已经转变至可随时随地使用的普适计算系统。即，诸如移动电话、数码相机和笔记本计算机的便携式电子装置的使用已经快速增长。这些便携式电子装置通常使用具有用于存储数据的一个或多个存储器装置的存储器系统。存储器系统可以用作便携式电子装置的主存储装置或辅助存储装置。
因为存储器系统不具有移动部件，所以它们提供优良的稳定性、耐久性、高信息访问速度和低功耗。具有这种优点的存储器系统的示例包括通用串行总线(USB)存储器装置、具有各种接口的存储卡和固态驱动器(SSD)。
发明内容
本发明的实施例涉及一种能够将预定大小的大容量数据有效地存储在多个存储器装置中的存储器系统以及存储器系统的操作方法。
根据本发明的实施例，一种存储器系统可以包括：两个或更多个存储器装置；以及控制器，其适于：当请求被存储在主装置中的输入数据的大小比用于主装置的单个交错操作(interleaving operation)的传输大小(transfer size)更大时，将输入数据分布式地(distributively)存储在主装置中和辅助装置中；以及当主装置和辅助装置处于空闲状态时，将存储在辅助装置中的输入数据收集到主装置中。
用于主装置的单个交错操作的传输大小可以是预先设定的预定传输大小。
用于主装置的单个交错操作的传输大小可以是通过单个交错操作能够当前传输到主装置的当前可用的数据传输大小。
控制器可以基于与输入数据的请求一起提供的输入数据信息来确定主装置，并且控制器可以确定存储器装置中除主装置以外的辅助装置。
控制器可以分析请求的输入数据的特征并且检查输入数据信息，控制器可以基于输入数据信息确定主装置，控制器可以确定存储器装置中的除主装置以外的辅助装置。
控制器可以通过确定存储器装置中的每一个是否作为辅助装置而存储主装置的输入数据，来将存储在辅助装置中的输入数据收集到主装置中。
控制器可以基于与输入数据一起存储在辅助装置中的指示来确定存储器装置中的每一个是否作为辅助装置而存储主装置的输入数据，并且指示可以表示输入数据的存储目的地是主装置。
根据本发明的另一实施例，一种包括两个或更多个存储器装置以及控制器的存储器系统的操作方法，方法可以包括：当请求被存储在主装置中的输入数据的大小比用于主装置的单个交错操作的传输大小更大时，将输入数据分布式地存储在主装置中和辅助装置中；以及当主装置和辅助装置处于空闲状态时，将存储在辅助装置中的输入数据收集到主装置中。
用于主装置的单个交错操作的传输大小可以是预先设定的预定传输大小。
用于主装置的单个交错操作的传输大小可以是通过单个交错操作能够当前传输到主装置的当前可用的数据传输大小。
方法可以进一步包括：基于与输入数据的请求一起提供的输入数据信息来确定主装置；确定存储器装置中除主装置以外的辅助装置。
方法可以进一步包括：检测作为输入数据的分析特征的输入数据信息；基于输入数据信息确定主装置；确定存储器装置中除主装置以外的辅助装置。
收集可以包括确定存储器装置中的每一个是否作为辅助装置而存储主装置的输入数据。
可以基于与输入数据一起存储在辅助装置中的指示来确定存储器装置中的每一个是否作为辅助装置而存储主装置的输入数据，并且指示可以表示输入数据的存储目的地是主装置。
附图说明
参照附图并根据以下详细说明，本发明的这些和其它特征及优点对于本发明所属领域的技术人员将变得显而易见，其中：
图1是示出包括根据本发明的实施例的存储器系统的数据处理系统的框图；
图2是示出图1所示的存储器系统中采用的存储器装置的示例性配置的示意图；
图3是示出图2所示的存储器装置中的存储块的存储器单元阵列的示例性配置的电路图；
图4是示出图2所示的存储器装置的示例性三维结构的示意图；
图5是示出图1所示的存储器系统的框图；
图6和图7是示出图5所示的存储器系统的操作的流程图；
图8是示出图5所示的存储器系统的数据传输操作和编程操作的时间线；以及
图9至图17是示意性示出根据本发明的各个实施例的图1所示的数据处理系统的应用示例的简图。
具体实施方式
以下参照附图更详细地描述本发明的各个实施例。然而，应注意的是，本发明可以以不同的其它实施例、形式和变化实施，并且不应被解释为限于本文阐述的实施例。相反，提供这些实施例使得本公开将是彻底且完整的，并且将向本发明所属领域的技术人员完全传达本发明。在整个公开中，相同的附图标记在整个本发明的各个附图和实施例中表示相同的部件。
将理解的是，虽然术语“第一”、“第二”、“第三”等可在本文使用以描述各种元件，但是这些元件不受这些术语限制。这些术语被用于区分一个元件与另一元件。因此，在不脱离本发明的精神和范围的情况下，以下描述的第一元件也可被称为第二元件或第三元件。
附图不一定按比例绘制，在一些情况下，为了清楚地示出实施例的特征，可能已经夸大了比例。
将进一步理解的是，当一个元件被称为“连接至”或“联接至”另一元件时，它可以直接在其它元件上、连接至或联接至其它元件，或可存在一个或多个中间元件。另外，也将理解的是，当元件被称为在两个元件“之间”时，两个元件之间可以仅有一个元件或也可存在一个或多个中间元件。
本文使用的术语的目的仅是描述特定实施例而不旨在限制本发明。如本文使用的，单数形式也旨在包括复数形式，除非上下文另有清楚地说明。将进一步理解的是，当在该说明书中使用术语“包括”、“包括有”、“包含”和“包含有”时，它们指定阐述的元件的存在而不排除一个或多个其它元件的存在或增加。如本文使用的，术语“和/或”包括一个或多个相关的所列项目的任何一个和所有组合。
除非另有限定，否则本文所使用的包括技术术语和科学术语的所有术语具有与本发明所属领域中普通技术人员通常理解的含义相同的含义。将进一步理解的是，诸如在常用词典中限定的那些术语的术语应被理解为具有与它们在本公开的上下文和相关领域中的含义一致的含义并且将不以理想化或过于正式的意义来解释，除非本文如此明确地限定。
在以下描述中，为了提供本发明的彻底理解，阐述了许多具体细节。本发明可在没有一些或全部这些具体细节的情况下被实施。在其它情况下，为了不使本发明不必要模糊，未详细地描述公知的进程结构和/或进程。
也应注意的是，在一些情况下，对相关领域的技术人员显而易见的是，结合一个实施例描述的特征或元件可单独使用或与另一实施例的其它特征或元件结合使用，除非另有明确说明。
图1是示出包括根据本发明的实施例的存储器系统110的数据处理系统100的框图。
参照图1，数据处理系统100可以包括主机102和存储器系统110。
主机102可包括诸如移动电话、MP3播放器和膝上型计算机的便携式电子装置或诸如台式计算机、游戏机、TV和投影仪的非便携式电子装置。
存储器系统110可以响应于主机102的请求来操作以存储用于主机102的数据。存储器系统110的非限制性示例可以包括固态驱动器(SSD)、多媒体卡(MMC)、安全数字(SD)卡、通用存储总线(USB)装置、通用闪速存储(UFS)装置、标准闪存(CF)卡、智能媒体(SM)卡、个人计算机存储卡国际协会(PCMCIA)卡和记忆棒。MMC可以包括嵌入式MMC(eMMC)、尺寸减小的MMC(RS-MMC)和微型MMC。SD卡可以包括迷你SD卡和微型SD卡。
存储器系统110可以由各种类型的存储装置来体现。包括在存储器系统110的存储装置的非限制性示例可以包括诸如DRAM动态随机存取存储器(DRAM)和静态RAM(SRAM)的易失性存储器装置或诸如只读存储器(ROM)、掩膜ROM(MROM)、可编程ROM(PROM)、可擦除可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、铁电RAM(FRAM)、相变RAM(PRAM)、磁阻RAM(MRAM)、电阻式RAM(RRAM)和闪速存储器的非易失性存储器装置。闪速存储器可以具有3维(3D)堆叠结构。
存储器系统110可以包括存储器装置150和控制器130。存储器装置150可以存储用于主机120的数据，并且控制器130可以控制将数据存储到存储器装置150中。
控制器130和存储器装置150可以被集成到单个半导体装置中，其可以被包括在如上所例示的各种类型的存储器系统中。
存储器系统110的非限制性应用示例可以包括计算机、超移动PC(UMPC)、工作站、上网本、个人数字助理(PDA)、便携式计算机、网络平板、平板计算机、无线电话、移动电话、智能电话、电子书、便携式多媒体播放器(PMP)、便携式游戏机、导航系统、黑匣子、数码相机、数字多媒体广播(DMB)播放器、3维(3D)电视、智能电视、数字音频记录器、数字音频播放器、数字图片记录器、数字图片播放器、数字视频记录器、数字视频播放器、配置数据中心的存储装置、能够在无线环境下传输/接收信息的装置、配置家庭网络的各种电子装置中的一个、配置计算机网络的各种电子装置中的一个、配置远程信息处理的各种电子装置中的一个、射频识别(RFID)装置或配置计算系统的各种部件中的一个。
存储器装置150可以是非易失性存储器装置，并且即使不供给电力，也可以保留其中存储的数据。存储器装置150可以通过写入操作来存储从主机102提供的数据，并且通过读取操作将存储在其中的数据提供给主机102。存储器装置150可以包括多个存储器管芯(未示出)，每个存储器管芯包括多个平面(未示出)，每个平面包括多个存储块152至156，存储块152至156的每一个可以包括多个页面，并且页面的每一个可以包括联接到字线的多个存储器单元。
控制器130可以响应于来自主机102的请求来控制存储器装置150。例如，控制器130可以将从存储器装置150读取的数据提供给主机102，并且将从主机102提供的数据存储到存储器装置150中。对于该操作，控制器130可以控制存储器装置150的读取操作、写入操作、编程操作和擦除操作。
控制器130可以包括经由内部总线全部操作性地联接的主机接口(I/F)单元132、处理器134、错误校正码(ECC)单元138、电源管理单元(PMU)140、NAND闪存控制器(NFC)142和存储器144。
主机接口单元132可以被配置为处理主机102的命令和数据，并且可以通过诸如以下的各种接口协议中的一种或多种与主机102通信：通用串行总线(USB)、多媒体卡(MMC)、高速外围组件互连(PCI-E)、小型计算机系统接口(SCSI)、串列SCSI(SAS)、串行高级技术附件(SATA)、并行高级技术附件(PATA)、增强型小型磁盘接口(ESDI)和集成驱动电路(IDE)。
ECC单元138可以检测并且校正从存储器装置150读取的数据中包含的错误。换言之，ECC单元138可以通过在ECC编码进程期间使用的ECC代码对从存储器装置150读取的数据执行错误校正解码进程。根据错误校正解码进程的结果，ECC单元138可以输出信号，例如错误校正成功/失败信号。当错误位的数量大于可校正错误位的阈值时，ECC单元138不能校正错误位，并且可以输出错误校正失败信号。
ECC单元138可以通过诸如低密度奇偶校验(LDPC)码、博斯-查德胡里-霍昆格姆(Bose-Chaudhuri-Hocquenghem，BCH)码、涡轮码、里德-所罗门(Reed-Solomon，RS)码、卷积码、递归系统码(RSC)、网格编码调制(TCM)、分组编码调制(BCM)等的编码调制执行错误校正操作。然而，ECC单元138不限于此。ECC单元138可以包括用于错误校正的所有电路、模块、系统或装置。
PMU 140可提供和管理用于控制器130的电源。
NFC 142可以用作用于将控制器130和存储器装置150接口连接的存储器/存储接口，使得控制器130响应于来自主机102的请求来控制存储器装置150。当存储器装置150是闪速存储器或具体是NAND闪速存储器时，NFC142可以在处理器134的控制下生成用于存储器装置150的控制信号并且处理待提供给存储器装置150的数据。NFC 142可以用作用于处理控制器130和存储器装置150之间的命令和数据的接口(例如，NAND闪存接口)。具体地，NFC 142可以支持控制器130和存储器装置150之间的数据传送。
存储器144可以用作存储器系统110和控制器130的工作存储器，并且存储用于驱动存储器系统110和控制器130的数据。控制器130可以响应于来自主机102的请求来控制存储器装置150执行读取操作、写入操作、编程操作和擦除操作。。控制器130可以将从存储器装置150读取的数据提供给主机102，并且将从主机102提供的数据存储到存储器装置150中。存储器144可以存储控制器130和存储器装置150执行这些操作所需的数据。
存储器144可以由易失性存储器来实施。例如，存储器144可以由静态随机存取存储器(SRAM)或动态随机存取存储器(DRAM)来实施。存储器144可以被设置在控制器130的内部或外部。图1例示设置在控制器130内的存储器144。在实施例中，存储器144可以由具有在存储器144和控制器130之间传送数据的存储器接口的外部易失性存储器实施。
处理器134可以控制存储器系统110的总体操作。处理器134可以驱动固件以控制存储器系统110的总体操作。固件可以被称为闪存转换层(FTL)。
控制器130的处理器134可以包括用于执行存储器装置150的坏块管理操作的管理单元(未示出)。管理单元可以对包括在存储器装置150中的多个存储块152至156中的且在编程操作期间由于NAND闪速存储器的特征而发生编程失败的坏块进行检查的坏块管理操作。管理单元可以将坏块的编程失败的数据写入新存储块。在具有3D堆叠结构的存储器装置150中，坏块管理操作可降低存储器装置150的使用效率和存储器系统110的可靠性。因此，坏块管理操作需要被更可靠性地执行。
图2是示出存储器装置150的示意图。
参照图2，存储器装置150可以包括多个存储块0至N-1，并且块0到N-1中的每一个可以包括例如2M个页面的多个页面，其数量可以根据电路设计而变化。包含在各个存储块0至N-1中的存储器单元可以是存储1位数据的单层单元(SLC)或存储2位数据的多层单元(MLC)中的一个或多个。在实施例中，存储器装置150可以包括多个三层单元(TLC)，每个三层单元存储3位数据。在另一实施例中，存储器装置可以包括多个四层单元(QLC)，每个四层单元存储4位数据。
图3是示出存储器装置150中的存储块的存储器单元阵列的示例性配置的电路图。
参照图3，可以对应于包括在存储器系统110的存储器装置150中的多个存储块152至156中的任意一个的存储块330可以包括联接到多个相应位线BL0至BLm-1的多个单元串340。每个列的单元串340可以包括一个或多个漏极选择晶体管DST和一个或多个源极选择晶体管SST。在漏极选择晶体管DST和源极选择晶体管SST之间，多个存储器单元MC0至MCn-1可以串联联接。在实施例中，存储器单元晶体管MC0至MCn-1中的每一个可以由能够存储多个位的数据信息的MLC来实施。单元串340中的每一个可以电联接到多个位线BL0至BLm-1中的相应位线。例如，如图3所示，第一单元串联接到第一位线BL0，并且最后的单元串联接到最后的位线BLm-1。
虽然图3示出NAND闪速存储器单元，但是本发明不限于此方式。应注意的是，存储器单元可以是NOR闪速存储器单元，或者包括组合在其中的两种或更多种存储器单元的混合闪速存储器单元。并且，应注意的是，存储器装置150可以是包括作为电荷存储层的导电浮栅的闪速存储器装置或包括作为电荷存储层的绝缘层的电荷撷取闪速(CTF)存储器。
存储器装置150可以进一步包括电压供给单元310，其提供包括根据操作模式供给到字线的编程电压、读取电压和通过电压的字线电压。电压供给单元310的电压产生操作可以由控制电路(未示出)来控制。在控制电路的控制下，电压供给单元310可以选择存储器单元阵列的存储块(或扇区)中的一个，选择所选择的存储块的字线中的一个，并且根据可能的需要将字线电压提供给所选择的字线和未选择的字线。
存储器装置150可以包括由控制电路控制的读取/写入电路320。在验证/正常读取操作期间，读取/写入电路320可以用作用于从存储器单元阵列读取数据的读出放大器。在编程操作期间，读取/写入电路320可用作根据待被存储在存储器单元阵列中的数据驱动位线的写入驱动器。在编程操作期间，读取/写入电路320可以从缓冲器(未示出)接收待存储到存储器单元阵列中的数据并且根据接收的数据来驱动位线。读取/写入电路320可以包括分别对应于列(或位线)或列对(或位线对)的多个页面缓冲器322至326，并且页面缓冲器322至326中的每一个可以包括多个锁存器(未示出)。
图4是示出存储器装置150的示例性3D结构的示意图。
存储器150可以由2D或3D存储器装置来实施。具体地，如图4所示，存储器装置150可以由具有3D堆叠结构的非易失性存储器装置来实施。当存储器装置150具有3D结构时，存储器装置150可以包括每个具有3D结构(或竖直结构)的多个存储块BLK0至BLKN-1。
图5是示出存储器系统110的框图。
参照图5，存储器系统110可以包括多个存储器装置，即第一存储器装置150<1>和第二存储器装置150<2>。第一存储器装置150<1>可以包括多个第一存储器管芯1501<1:4>，并且第二存储器装置150<2>可以包括多个第二存储器管芯1502<1:4>。
第一存储器管芯1501<1:4>可以分别通过多个第一路径W11至W14联接到第一通道CH1，并且可以通过交错方案执行与控制器130的数据通信。
第二存储器管芯1502<1:4>可以分别通过多个第二路径W21至W24联接到第一通道CH2，并且可以通过交错方案执行与控制器130的数据通信。
第一存储器装置150<1>和第二存储器装置150<2>可以独立地执行与控制器130的数据通信。
可以通过单个交错操作从控制器130传输到空闲状态的第一存储器装置150<1>的最大数据传输大小可以被预定。
可以通过单个交错操作从控制器130传输到空闲状态的第二存储器装置150<2>的最大数据传输大小也可以被预定。
可以通过单个交错操作从控制器130当前传输到第一存储器装置150<1>的当前可用数据传输大小可以根据第一存储器管芯1501<1:4>中的每一个的当前状态而改变。可以通过单个交错操作从控制器130当前传输到第二存储器装置150<2>的当前可用数据传输大小可以根据第二存储器管芯1502<1:4>中的每一个的当前状态而改变。
当主机102向控制器130提供写入命令以写入输入数据WT_DATA时，控制器130可以基于从主机102提供的输入数据信息以及写入命令来识别输入数据WT_DATA的存储目的地，该存储目的地可以是第一存储器装置150<1>和第二存储器装置150<2>中的一个。例如，输入数据信息可以是指示用于存储输入数据WT_DATA的第一存储器装置150<1>和第二存储器装置150<2>中的一个的逻辑地址。
例如，当输入数据WT_DATA的存储目的地是第一存储器装置150<1>时，第一存储器装置150<1>被判定为主装置，同时第二存储器装置150<2>可以被判定为辅助装置。
当输入数据WT_DATA的大小大于主装置的可用传输大小时，在单个交错操作期间，所有输入数据WT_DATA可能不被存储在主装置中。为了将所有输入数据WT_DATA存储在主装置中，交错操作必须至少执行两次。
图8是示出数据传输操作和编程操作的时间线。
参照图8的<A>，例如，当输入数据WT_DATA待被存储在主装置中并且输入数据WT_DATA的大小(A+B+C+D+E+F+G+H)大于可用传输大小(A+B+C+D)时，不可能通过单个交错操作将所有输入数据WT_DATA存储在主装置中。
因此，与可用传输大小一样多的输入数据WT_DATA的部分(A+B+C+D)通过作为第一交错操作1ST_INTERLEAVING的单个交错操作被存储在主装置中，并且然后，输入数据WT_DATA的其它部分(E+F+G+H)通过作为第二交错操作2nd_INTERLEAVING的另一单个交错操作被存储在主装置中。
在本文中，由于其中执行第一交错操作1ST_INTERLEAVING的部分与其中执行第二交错操作2nd_INTERLEAVING的部分本不应当彼此重叠，因此执行存储其大小大于主装置的可用传输大小的输入数据WT_DATA的操作会花费相对较长的时间。
根据本发明的实施例，即使当输入数据WT_DATA的大小大于用于单个交错操作的主装置的可用传输大小时，执行将整个输入数据WT_DATA存储到存储器系统110中的操作也可以花费较短的时间。
再次参照图5，在存储器系统110中，当输入数据WT_DATA的大小大于主装置的可用传输大小时，控制器130可以将输入数据WT_DATA分布式地存储在主装置和辅助装置150<1:2>中，并且然后当主装置和辅助装置150<1:2>两者处于空闲状态时，控制器130可将分布的输入数据WT_DATA收集到主装置中。
控制器130可执行以下三个操作以将输入数据WT_DATA存储到存储器装置150中。
第一操作可以是确定输入数据WT_DATA的大小是否超过主装置的预定传输大小的操作1301A，或者确定输入数据WT_DATA的大小是否超过主装置的可用传输大小的操作1301B。预定传输大小可以是提前被预先设定成通过单个交错操作被传输到主装置或辅助装置的传输大小，并且可以针对第一存储器装置150<1>和第二存储器装置150<2>被不同地预先设定。例如，预定传输大小可以小于最大传输大小。
当确定输入数据WT_DATA的大小小于主装置的预定传输大小或可用传输大小作为第一操作1301A或1301B的结果时，第二操作可以是将所有输入数据WT_DATA存储到主装置中的操作1302A，或者当确定输入数据WT_DATA的大小大于主装置的预定传输大小或可用传输大小作为第一操作1301A或1301B的结果时，第二操作可以是将输入数据WT_DATA分布式地存储在主装置和辅助装置150<1:2>中的操作1302B。
当在第二操作1302中执行操作1302B时，第三操作可以是将主装置和辅助装置150<1:2>的分布的输入数据WT_DATA收集并存储在主装置中的操作1303。
例如，作为操作1302B的结果，当输入数据WT_DATA在主装置和辅助装置150<1:2>中被分布时，在第三操作1303期间，存储在辅助装置(例如，第二存储器装置150<2>)中的输入数据WT_DATA的一部分被收集到主装置(例如，第一存储器装置150<1>)中。
图6和图7是示出存储器系统110的操作的流程图。
图6示出以上参照图5描述的控制器130的第一操作1301和第二操作1302。
参照图6，控制器130可以识别输入数据WT_DATA的存储目的地。换言之，控制器130可以在第一存储器装置150<1>和第二存储器装置150<2>之间确定主要存储输入数据WT_DATA的主装置。控制器130可以基于与用于输入数据WT_DATA的写入命令一起提供的地址来确定主装置。然后，控制器130可以在第一存储器装置150<1>和第二存储器装置150<2>之间确定除主装置以外的辅助装置。
在步骤S10中，在判定主装置和辅助装置之后，控制器130可以计算主装置的预定传输大小或可用传输大小MA_SIZE。
在步骤S20中，输入数据WT_DATA的大小和主装置的预定传输大小或可用传输大小MA_SIZE可以彼此比较。
在步骤S30中，当主装置的预定传输大小或可用传输大小MA_SIZE大于输入数据WT_DATA的大小时(在步骤S20中为“是”)，输入数据WT_DATA可以被存储在主装置中。
当主装置的预定传输大小或可用传输大小MA_SIZE小于输入数据WT_DATA的大小时(在步骤S20中为“否”)，输入数据WT_DATA可以被分布在主装置和辅助装置中。
具体而言，在步骤S40中，与主装置的预定传输大小或可用传输大小MA_SIZE一样多的输入数据WT_DATA的一部分可以与输入数据WT_DATA分离并被存储在主装置中。
随后，在步骤S62中，除主装置的预定传输大小或可用传输大小MA_SIZE以外的输入数据WT_DATA的其它部分可以被设置为输入数据WT_DATA。
并且，在步骤S61中，可以计算辅助装置的预定传输大小或可用传输大小SL_SIZE。
然后，在步骤S70中，步骤S62的输入数据WT_DATA的大小可以与步骤S61的预定传输大小或可用传输大小SL_SIZE进行比较。
当确定辅助装置的预定传输大小或可用传输大小SL_SIZE大于输入数据WT_DATA的大小时(在步骤S70中为“是”)，可以执行将所有输入数据WT_DATA存储在辅助装置中的操作S50。当输入数据WT_DATA被存储在辅助装置中时，指示也可以被存储在辅助装置中以指示输入数据WT_DATA的存储目的地是主装置。例如，指示可以表示主装置的装置标识。
当确定辅助装置的预定传输大小或可用传输大小SL_SIZE小于输入数据WT_DATA的大小时(在步骤S70中为“否”)，输入数据WT_DATA可以再次被分布在辅助装置和主装置中。
为此，在步骤S75中，与辅助装置的预定传输大小或可用传输大小SL_SIZE一样多的输入数据WT_DATA的一部分可以与输入数据WT_DATA分离并被存储在辅助装置中。当输入数据WT_DATA的该部分被存储在辅助装置中时，指示也可以被存储在辅助装置中以指示输入数据WT_DATA的存储目的地是主装置。例如，指示可以表示主装置的装置标识。随后，在步骤S80中，除辅助装置的预定传输大小或可用传输大小SL_SIZE以外的输入数据WT_DATA的其它部分可以再次被设置为输入数据WT_DATA。
然后，可以对输入数据WT_DATA，即，除辅助装置的预定传输大小或可用传输大小SL_SIZE以外的输入数据WT_DATA的其它部分来重复步骤S10至S80。
如上所述，即使待被写入的输入数据WT_DATA的大小大于主装置的预定传输大小或可用传输大小，由于输入数据WT_DATA可以被分布在主装置和辅助装置中，即，由于如图8的<B>所示，主装置的交错操作MASTER_INTERLEAVING和辅助装置的交错操作SLAVE_INTERLEAVING可以彼此完全重叠，因此如图8的<B>所示，存储输入数据WT_DATA可以花费较短的时间。
图7示出如何执行第三操作1303。
在步骤S110中，当控制器130确定第一存储器装置150<1>和第二存储器装置150<2>是否都处于空闲状态时，第三操作1303开始。
当确定不是所有存储器装置都处于空闲状态时(在步骤S110处为“否”)，不执行进一步的操作。
在步骤S120中，当确定所有存储器装置都处于空闲状态时(在步骤S110处为“是”)，控制器130可以确定第一存储器装置150<1>和第二存储器装置150<2>中的每一个是否作为辅助装置而存储主装置的输入数据WT_DATA。
可以基于与输入数据WT_DATA一起存储的指示来执行步骤S120的确定。
在步骤S130处，当确定第一存储器装置150<1>和第二存储器装置150<2>中的每一个作为辅助装置而存储主装置的输入数据WT_DATA时(在步骤S120处为“是”)，可以执行第三操作1303以将存储在辅助装置中的输入数据WT_DATA收集到主装置中。
例如，当确定第一存储器装置150<1>作为辅助装置而存储主装置或第二存储器装置150<2>的输入数据WT_DATA时，在步骤S130处，存储在第一存储器装置150<1>中的输入数据WT_DATA可以被收集到第二存储器装置150<2>中。
当确定第一存储器装置150<1>和第二存储器装置150<2>中的每一个没有作为辅助装置而存储主装置的输入数据WT_DATA时(步骤S120的操作的结果为“否”)，不执行进一步的操作。
图9至图17是示意性示出图1的数据处理系统的应用示例的简图。
图9是示意性地示出根据本实施例的包括存储器系统的数据处理系统的另一示例的简图。图9示意性地示出应用根据本实施例的存储器系统的存储卡系统。
参照图10，存储卡系统6100可以包括存储器控制器6120、存储器装置6130和连接器6110。
更具体地，存储器控制器6120可以连接到通过非易失性存储器实施的存储器装置6130，并且被配置为访问存储器装置6130。例如，存储器控制器6120可以被配置为控制存储器装置6130的读取操作、写入操作、擦除操作和后台操作。存储器控制器6120可以被配置为提供存储器装置6130和主机之间的接口并且驱动固件以控制存储器装置6130。即，存储器控制器6120可以对应于参照图1和图5描述的存储器系统110的控制器130，并且存储器装置6130可以对应于参照图1和图5描述的存储器系统110的存储器装置150。
因此，存储器控制器6120可以包括RAM、处理单元、主机接口、存储器接口和错误校正单元。存储器控制器130可以进一步包括图5所示的元件。
存储器控制器6120可以通过连接器6110与例如图1的主机102的外部装置通信。例如，如参照图1描述的，存储器控制器6120可以被配置为通过诸如以下的各种通信协议中的一种或多种与外部装置通信：通用串行总线(USB)、多媒体卡(MMC)、嵌入式MMC(eMMC)、外围组件互连(PCI)、高速PCI(PCIe)、高级技术附件(ATA)、串行ATA、并行ATA、小型计算机系统接口(SCSI)、增强型小型磁盘接口(EDSI)、电子集成驱动器(IDE)、火线、通用闪速存储器(UFS)、WIFI和蓝牙。因此，根据本实施例的存储器系统和数据处理系统可以应用于有线/无线电子装置或特别是移动电子装置。
存储器装置6130可以由易失性存储器来实施。例如，存储器装置6130可以通过诸如以下的各种非易失性存储器装置来实施：可擦除可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、NAND闪存、NOR闪速存储器、相变RAM(PRAM)、电阻式RAM(ReRAM)、铁电RAM(FRAM)和自旋转移力矩磁性RAM(STT-RAM)。存储器装置6130可以包括如在图5的存储器装置150中的多个管芯。
存储器控制器6120和存储器装置6130可以被集成到单个半导体装置中。例如，存储器控制器6120和存储器装置6130可以通过集成到单个半导体装置中来构造固态驱动器(SSD)。并且，存储器控制器6120和存储器装置6130可以构造诸如以下的存储卡：PC卡(PCMCIA：个人计算机存储卡国际协会)、标准闪存(CF)卡、智能媒体卡(例如，SM和SMC)、记忆棒、多媒体卡(例如，MMC、RS-MMC、微型MMC和eMMC)、SD卡(例如，SD、迷你SD、微型SD和SDHC)和通用闪速存储器(UFS)。
图10是示意性地示出根据本实施例的包括存储器系统的数据处理系统的另一示例的简图。
参照图10，数据处理系统6200可以包括具有一个或多个非易失性存储器的存储器装置6230和用于控制存储器装置6230的存储器控制器6220。图10所示的数据处理系统6200可以用作诸如存储卡(CF、SD、微型SD等)或USB装置的存储介质，如参照图1描述的。存储器装置6230可以对应于图1和图5所示的存储器系统110的存储器装置150，并且存储器控制器6220可以对应于图1和图5所示的存储器系统110的控制器130。
存储器控制器6220可以响应于主机6210的请求来控制对存储器装置6230的读取操作、写入操作或擦除操作，并且存储器控制器6220可以包括一个或多个CPU 6221、诸如RAM 6222的缓冲存储器、ECC电路6223、主机接口6224和诸如NVM接口6225的存储器接口。
CPU 6221可以控制对存储器装置6230的全部操作，例如读取操作、写入操作、文件系统管理操作和坏页面管理操作。RAM 6222可以根据CPU6221的控制来操作，并且用作工作存储器、缓冲存储器或高速缓冲存储器。当RAM 6222用作工作存储器时，由CPU 6221处理的数据可被临时存储在RAM 6222中。当RAM 6222用作缓冲存储器时，RAM 6222可以用于缓冲从主机6210传输到存储器装置6230或从存储器装置6230传输到主机6210的数据。当RAM6222用作高速缓冲存储器时，RAM 6222可以辅助低速存储器装置6230以高速操作。
ECC电路6223可以对应于图1所示的控制器130的ECC单元138。如参照图1描述的，ECC电路6223可以生成用于校正从存储器装置6230提供的数据的失效位或错误位的ECC(错误校正码)。ECC电路6223可以对被提供给存储器装置6230的数据执行错误校正编码，由此形成具有奇偶校验位的数据。奇偶校验位可以被存储在存储器装置6230中。ECC电路6223可以对从存储器装置6230输出的数据执行错误校正解码。此时，ECC电路6223可以使用奇偶校验位来校正错误。例如，如参照图1描述的，ECC电路6223可以使用LDPC码、BCH码、涡轮码、里德-所罗门码、卷积码、RSC或诸如TCM或BCM的编码调制来校正错误。
存储器控制器6220可以通过主机接口6224将数据传输到主机6210/从主机6210接收数据，并且通过NVM接口6225将数据传输到存储器装置6230/从存储器装置6230接收数据。主机接口6224可以通过PATA总线、SATA总线、SCSI、USB、PCIe或NAND接口连接到主机6210。存储器控制器6220可以具有诸如WiFi或长期演进(LTE)的移动通信协议的无线通信功能。存储器控制器6220可以连接到例如主机6210或另一外部装置的外部装置，并且然后将数据传输到外部装置/从外部装置接收数据。特别地，当存储器控制器6220被配置为通过各种通信协议的一种或多种与外部装置通信时，根据本实施例的存储器系统和数据处理系统可被应用于有线/无线电子装置或特别是移动电子装置。
图11是示意性地示出包括根据本实施例的存储器系统的数据处理系统的另一示例的简图。图11示意性地示出应用根据本实施例的存储器系统的SSD。
参照图11，SSD 6300可以包括控制器6320和包括多个非易失性存储器的存储器装置6340。控制器6320可以对应于图1和图5的存储器系统110的控制器130，并且存储器装置6340可以对应于图1和图5的存储器系统110的存储器装置150。
更具体地，控制器6320可以通过多个通道CH1至CHi连接到存储器装置6340。控制器6320可以包括一个或多个处理器6321、缓冲存储器6325、ECC电路6322、主机接口6324和例如非易失性存储器接口6326的存储器接口。
缓冲存储器6325可临时存储从主机6310提供的数据或从包括在存储器装置6340中的多个闪速存储器NVM提供的数据，或临时存储例如包括映射表的映射数据的多个闪速存储器NVM的元数据。缓冲存储器6325可以由诸如DRAM、SDRAM、DDR SDRAM、LPDDRSDRAM和GRAM的易失性存储器或诸如FRAM、ReRAM、STT-MRAM和PRAM的非易失性存储器来实施。为了便于描述，图10示出缓冲存储器6325存在于控制器6320中。然而，缓冲存储器6325可以存在于控制器6320的外部。
ECC电路6322可以在编程操作期间将数据的ECC值计算到存储器装置6340，在读取操作期间基于ECC值对从存储器装置6340读取的数据执行错误校正操作，并且在失效数据恢复操作期间对从存储器装置6340恢复的数据执行错误校正操作。
主机接口6324可以提供与例如主机6310的外部装置的接口功能，非易失性存储器接口6326可以提供与通过多个通道连接的存储器装置6340的接口功能。
此外，可以提供被应用了图1和图5的存储器系统110的多个SSD6300以体现例如RAID(独立磁盘的冗余阵列)系统的数据处理系统。此时，RAID系统可以包括多个SSD 6300和用于控制多个SSD 6300的RAID控制器。当RAID控制器响应于从主机6310提供的写入命令执行编程操作时，RAID控制器可以根据多个RAID级别，即，从主机6310提供的写入命令的RAID级别信息，SSD 6300中选择一个或多个存储器系统或SSD 6300，并将对应于写入命令的数据输出到选择的SSD 6300。此外，当RAID控制器响应于从主机6310提供的读取命令执行读取命令时，RAID控制器可以根据多个RAID级别，即，从主机6310提供的读取命令的RAID级别信息，在SSD 6300中选择一个或多个存储器系统或SSD 6300，并且将从选择的SSD6300读取的数据提供给主机6310。
图12是示意性地示出包括根据本实施例的存储器系统的数据处理系统的另一示例的简图。图12示意性地示出应用根据本实施例的存储器系统的嵌入式多媒体卡(eMMC)。
参照图12，eMMC 6400可以包括控制器6430和由一个或多个NAND闪速存储器实施的存储器装置6440。控制器6430可以对应于图1和图5的存储器系统110的控制器130，并且存储器装置6440可以对应于图1和图5的存储器系统110的存储器装置150。
更具体地，控制器6430可以通过多个通道连接到存储器装置6440。控制器6430可以包括一个或多个内核6432、主机接口6431和例如NAND接口6433的存储器接口。
内核6432可以控制eMMC 6400的全部操作，主机接口6431可以在控制器6430和主机6410之间提供接口功能，并且NAND接口6433可以在存储器装置6440和控制器6430之间提供接口功能。例如，主机接口6431可以用作例如参照图1描述的MMC接口的并行接口。此外，主机接口6431可用作串行接口，例如UHS((超高速)-I/UHS-II)接口。
图13至图16是示意性地示出包括根据本实施例的存储器系统的数据处理系统的其它示例的简图。图13至图16示意性地示出应用根据本实施例的存储器系统的UFS(通用闪速存储)系统。
参照图13至图16，UFS系统6500、6600、6700和6800可以分别包括主机6510、6610、6710和6810、UFS装置6520、6620、6720和6820以及UFS卡6530、6630、6730和6830。主机6510、6610、6710和6810可以用作有线/无线电子装置或特别是移动电子装置的应用处理器，UFS装置6520、6620、6720和6820可以用作嵌入式UFS装置，并且UFS卡6530、6630、6730和6830可以用作外部嵌入式UFS设备或可移除UFS卡。
在各个UFS系统6500、6600、6700和6800中的主机6510、6610、6710和6810、UFS装置6520、6620、6720和6820以及UFS卡6530、6630、6730和6830可以通过UFS协议与例如有线/无线电子装置或特别是移动电子装置的外部装置通信，并且UFS装置6520、6620、6720和6820以及UFS卡6530、6630、6730和6830可以通过图1和图5所示的存储器系统110实施。例如，在UFS系统6500、6600、6700和6800中，UFS装置6520、6620、6720和6820可以以参照图10至图12描述的数据处理系统6200、SSD 6300或eMMC 6400的形式来实施，并且UFS卡6530、6630、6730和6830可以以参照图9描述的存储卡系统6100的形式来实施。
此外，在UFS系统6500、6600、6700和6800中，主机6510、6610、6710和6810、UFS装置6520、6620、6720和6820以及UFS卡6530、6630、6730和6830可以通过例如MIPI(移动工业处理器接口)中的MIPIM-PHY和MIPI UniPro(统一协议)的UFS接口来与彼此通信。此外，UFS装置6520、6620、6720和6820以及UFS卡6530、6630、6730和6830可以通过除UFS协议之外的例如UFD、MMC、SD、迷你SD和微型SD的各种协议来彼此通信。
在图13所示的UFS系统6500中，主机6510、UFS装置6520和UFS卡6530中的每一个可以包括UniPro。主机6510可以执行切换操作，以便与UFS装置6520和UFS卡6530通信。特别地，主机6510可以通过例如在UniPro处的L3交换的链路层交换与UFS装置6520或UFS卡6530通信。此时，UFS装置6520和UFS卡6530可以通过在主机6510的UniPro处的链路层交换来与彼此通信。在本实施例中，为了便于描述，已经例示其中一个UFS装置6520和一个UFS卡6530连接到主机6510的配置。然而，多个UFS装置和UFS卡可以并联地或以星型形式连接到主机6410，并且多个UFS卡可以并联地或以星型形式连接到UFS装置6520，或者串联地或以链型形式连接到UFS装置6520。
在图14所示的UFS系统6600中，主机6610、UFS装置6620和UFS卡6630中的每一个可以包括UniPro，并且主机6610可以通过执行交换操作的交换模块6640，例如，通过在UniPro处执行例如L3交换的链路层交换的交换模块6640来与UFS装置6620或UFS卡6630通信。UFS装置6620和UFS卡6630可以通过在UniPro处的交换模块6640的链路层交换来与彼此通信。在本实施例中，为了便于描述，已经例示一个UFS装置6620和一个UFS卡6630连接到交换模块6640的配置。然而，多个UFS装置和UFS卡可以并联地或以星型形式连接到交换模块6640，并且多个UFS卡可以串联地或以链型形式连接到UFS装置6620。
在图15所示的UFS系统6700中，主机6710、UFS装置6720和UFS卡6730中的每一个可以包括UniPro，并且主机6710可以通过执行交换操作的交换模块6740，例如，通过在UniPro处执行例如L3交换的链路层交换的交换模块6740来与UFS装置6720或UFS卡6730通信。此时，UFS装置6720和UFS卡6730可以通过在UniPro处的交换模块6740的链路层交换来彼此通信，并且交换模块6740可以在UFS装置6720内部或外部与UFS装置6720集成为一个模块。在本实施例中，为了便于描述，已经例示一个UFS装置6720和一个UFS卡6730连接到交换模块6740的配置。然而，每个包括交换模块6740和UFS装置6720的多个模块可以并联地或以星型形式连接到主机6710，或者串联地或以链型形式连接到彼此。此外，多个UFS卡可以并联地或以星型形式连接到UFS装置6720。
在图16所示的UFS系统6800中，主机6810、UFS装置6820和UFS卡6830中的每一个可以包括M-PHY和UniPro。UFS装置6820可以执行切换操作，以便与主机6810和UFS卡6830通信。特别地，UFS装置6820可以通过用于与主机6810通信的M-PHY和UniPro模块之间的交换操作和用于与UFS卡6830通信的M-PHY和UniPro模块之间的交换操作，例如通过目标ID(标识符)交换操作来与主机6810或UFS卡6830通信。此时，主机6810和UFS卡6830可以通过UFS装置6820的M-PHY和UniPro模块之间的目标ID交换来彼此通信。在本实施例中，为了便于描述，已经例示其中一个UFS装置6820连接到主机6810和一个UFS卡6830连接到UFS装置6820的配置。然而，多个UFS装置可以并联地或以星型形式连接到主机6810，或串联地或以链型形式连接到主机6810，并且多个UFS卡可以并联地或以星型形式连接到UFS装置6820，或者串联地或以链型形式连接到UFS装置6820。
图17是示意性地示出包括根据实施例的存储器系统的数据处理系统的另一示例的简图。图17是示意性地示出应用根据本实施例的存储器系统的用户系统的图。
参照图17，用户系统6900可以包括应用处理器6930、存储器模块6920、网络模块6940、存储模块6950和用户接口6910。
更具体地，应用处理器6930可以驱动包括在例如OS的用户系统6900中的部件，并且包括控制包括在用户系统6900中的部件的控制器、接口、图形引擎。应用处理器6930可以被设置为片上系统(SoC)。
存储器模块6920可以用作用户系统6900的主存储器、工作存储器、缓冲存储器或高速缓冲存储器。存储器模块6920可以包括诸如DRAM、SDRAM、DDR SDRAM、DDR2SDRAM、DDR3SDRAM、LPDDRSDRAM、LPDDR2SDRAM和LPDDR3SDRAM的易失性RAM或诸如PRAM、ReRAM、MRAM和FRAM的非易失性RAM。例如，应用处理器6930和存储器模块6920可以基于POP(堆叠封装)的被封装并安装。
网络模块6940可以与外部装置通信。例如，网络模块6940不仅可以支持有线通信，还可以支持诸如以下的各种无线通信：码分多址(CDMA)、全球移动通信系统(GSM)、宽带CDMA(WCDMA)、CDMA-2000、时分多址(TDMA)、长期演进(LTE)、全球微波接入互操作性(WiMAX)、无线局域网(WLAN)、超宽带(UWB)、蓝牙、无线显示(WI-DI)，从而与有线/无线电子装置或特别是移动电子装置通信。因此，根据本发明的实施例的存储器系统和数据处理系统可以应用于有线和/或无线电子装置。网络模块6940可以被包括在应用处理器6930中。
存储模块6950可以存储数据，例如从应用处理器6930接收的数据，并且将存储的数据传输到应用处理器6930。存储模块6950可以由诸如以下的非易失性半导体存储器装置实施：相变RAM(PRAM)、磁性RAM(MRAM)、电阻式RAM(ReRAM)、NAND闪存、NOR闪存和3维NAND闪存，并且被设置为诸如用户系统6900的存储卡和外部驱动器的可移除存储介质。存储模块6950可以对应于以上参照图1和图5描述的存储器系统110。此外，存储模块6950可以利用以上参照图11至图16描述的SSD、eMMC和UFS来实施。
用户接口6910可以包括用于将数据或命令输入到应用处理器6930或用于将数据输出到外部装置的接口。例如，用户接口6910可以包括诸如键盘、小键盘、按钮、触摸面板、触摸屏、触摸板、触摸球、摄像机、麦克风、陀螺仪传感器、振动传感器和压电元件的用户输入接口以及诸如液晶显示器(LCD)、有机发光二极管(OLED)显示装置、有源矩阵OLED(AMOLED)显示装置、发光二极管(LED)、扬声器和马达的用户输出接口。
此外，当图1和图5的存储器系统110被应用于用户系统6900的移动电子装置时，应用处理器6930可以控制移动电子装置的全部操作，并且网络模块6940可以用作用于控制与外部装置的有线/无线通信的通信模块。用户接口6910可以在移动电子装置的显示/触摸模块上显示由处理器6930处理的数据，或支持从触摸面板接收数据的功能。
根据本发明的实施例，在包括多个存储器装置的存储器系统中，当主机请求存储器系统将数据存储在多个存储器装置中的特定存储器装置中并且数据的大小超过用于输入数据的主装置的可用传输大小时，存储器系统可以自身将输入数据分布式地存储在至少两个或更多个存储器装置中，并且然后根据来自主机的请求，在等待模式下自身将输入数据收集到特定的存储器装置中。以这种方式，即使当主机请求存储器系统以存储主装置的可用传输大小或更大大小的输入数据时，存储器系统也可以快速地存储数据。
虽然已经针对具体实施例描述了本发明，但是对于本领域技术人员显而易见的是，在不脱离如权利要求中限定的本发明的精神和范围的情况下，可以进行各种改变和变型。

Claims (14)

1.一种存储器系统，其包括：
两个或更多个存储器装置；以及
控制器，其适于：
当请求被存储在主装置中的输入数据的大小比用于所述主装置的单个交错操作的传输大小更大时，将所述输入数据分布式地存储在所述主装置中和辅助装置中；以及
当所述主装置和所述辅助装置处于空闲状态时，将存储在所述辅助装置中的输入数据收集到所述主装置中，
其中将所述输入数据分布式地存储在所述主装置中和辅助装置中是在单个交错操作中完成的。
2.根据权利要求1所述的存储器系统，其中用于所述主装置的单个交错操作的传输大小是预先设定的预定传输大小。
3.根据权利要求1所述的存储器系统，其中用于所述主装置的单个交错操作的传输大小是通过单个交错操作能够当前传输到所述主装置的当前可用的数据传输大小。
4.根据权利要求1所述的存储器系统，
其中所述控制器基于与所述输入数据的请求一起提供的输入数据信息来确定所述主装置，以及
其中所述控制器确定所述存储器装置中的除所述主装置以外的所述辅助装置。
5.根据权利要求1所述的存储器系统，
其中所述控制器分析请求的所述输入数据的特征并检查输入数据信息，
其中所述控制器基于所述输入数据信息来确定所述主装置，
其中所述控制器确定所述存储器装置中的除所述主装置以外的所述辅助装置。
6.根据权利要求1所述的存储器系统，其中所述控制器通过确定所述存储器装置中的每一个是否作为所述辅助装置而存储所述主装置的所述输入数据，来将存储在所述辅助装置中的所述输入数据收集到所述主装置中。
7.根据权利要求6所述的存储器系统，
其中所述控制器基于与所述输入数据一起存储在所述辅助装置中的指示来确定所述存储器装置中的每一个是否作为所述辅助装置而存储所述主装置的所述输入数据，以及
其中所述指示表示所述输入数据的存储目的地是所述主装置。
8.一种包括两个或更多个存储器装置以及控制器的存储器系统的操作方法，所述方法包括：
当请求被存储在主装置中的输入数据的大小比用于所述主装置的单个交错操作的传输大小更大时，将所述输入数据分布式地存储在所述主装置中和辅助装置中；以及
当所述主装置和所述辅助装置处于空闲状态时，将存储在所述辅助装置中的输入数据收集到所述主装置中，
其中将所述输入数据分布式地存储在所述主装置中和辅助装置中是在单个交错操作中完成的。
9.根据权利要求8所述的方法，其中用于所述主装置的单个交错操作的传输大小是预先设定的预定传输大小。
10.根据权利要求8所述的方法，其中用于所述主装置的单个交错操作的传输大小是通过单个交错操作能够当前传输到所述主装置的当前可用的数据传输大小。
11.根据权利要求8所述的方法，其进一步包括：
基于与所述输入数据的请求一起提供的输入数据信息来确定所述主装置；以及
确定所述存储器装置中除所述主装置以外的所述辅助装置。
12.根据权利要求8所述的方法，其进一步包括：
分析所述输入数据的特性并检查输入数据信息；
基于所述输入数据信息来确定所述主装置；以及
确定所述存储器装置中除所述主装置以外的所述辅助装置。
13.根据权利要求8所述的方法，其中所述收集包括确定所述存储器装置中的每一个是否作为所述辅助装置而存储所述主装置的所述输入数据。
14.根据权利要求13所述的方法，
其中基于与所述输入数据一起存储在所述辅助装置中的指示来确定所述存储器装置中的每一个是否作为所述辅助装置而存储所述主装置的所述输入数据，以及
其中所述指示表示所述输入数据的存储目的地是所述主装置。
CN201711432538.XA 2017-03-27 2017-12-26 存储器系统及其操作方法 Active CN108665920B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170038274A KR102200247B1 (ko) 2017-03-27 2017-03-27 메모리 시스템 및 메모리 시스템의 동작방법
KR10-2017-0038274 2017-03-27

Publications (2)

Publication Number Publication Date
CN108665920A CN108665920A (zh) 2018-10-16
CN108665920B true CN108665920B (zh) 2022-03-01

Family

ID=63582576

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711432538.XA Active CN108665920B (zh) 2017-03-27 2017-12-26 存储器系统及其操作方法

Country Status (3)

Country Link
US (1) US10585595B2 (zh)
KR (1) KR102200247B1 (zh)
CN (1) CN108665920B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110336986A (zh) * 2019-08-08 2019-10-15 杭州阿启视科技有限公司 视频大数据云平台流媒体服务方法
KR20220025558A (ko) 2020-08-24 2022-03-03 에스케이하이닉스 주식회사 스토리지 장치 및 그 동작 방법
US11868251B2 (en) 2021-11-09 2024-01-09 Electronics And Telecommunications Research Institute Interleaved wideband memory access method using optical switch, and server for performing the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101154433A (zh) * 2006-09-28 2008-04-02 奇梦达闪存有限责任公司 存储系统和该存储系统的操作方法
JP2012203862A (ja) * 2011-03-28 2012-10-22 Fujitsu Ltd 退避処理装置、及び、退避処理方法
US8775721B1 (en) * 2007-04-25 2014-07-08 Apple Inc. Controlling memory operations using a driver and flash memory type tables
US9462048B2 (en) * 2012-11-13 2016-10-04 The Johns Hopkins University System and method for program and resource allocation within a data-intensive computer
CN105989885A (zh) * 2015-03-18 2016-10-05 爱思开海力士有限公司 存储系统及其操作方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7028155B2 (en) 2003-04-22 2006-04-11 Hewlett-Packard Development Company, L.P. Master-slave data management system and method
JP2006277619A (ja) 2005-03-30 2006-10-12 Canon Inc メモリ制御システム及び画像形成装置
KR101969883B1 (ko) * 2012-04-13 2019-04-17 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
US8996569B2 (en) * 2012-04-18 2015-03-31 Salesforce.Com, Inc. Mechanism for facilitating evaluation of data types for dynamic lightweight objects in an on-demand services environment
EP3176688B1 (en) * 2012-12-31 2022-01-26 SanDisk Technologies LLC Method and system for asynchronous die operations in a non-volatile memory
US9465731B2 (en) * 2012-12-31 2016-10-11 Sandisk Technologies Llc Multi-layer non-volatile memory system having multiple partitions in a layer
US9734050B2 (en) * 2012-12-31 2017-08-15 Sandisk Technologies Llc Method and system for managing background operations in a multi-layer memory
US9223693B2 (en) * 2012-12-31 2015-12-29 Sandisk Technologies Inc. Memory system having an unequal number of memory die on different control channels
US9734911B2 (en) * 2012-12-31 2017-08-15 Sandisk Technologies Llc Method and system for asynchronous die operations in a non-volatile memory
US9727247B2 (en) 2013-03-15 2017-08-08 Nec Corporation Storage device and method, and storage medium
KR20140140252A (ko) * 2013-05-29 2014-12-09 한국전자통신연구원 인터리빙 및 디인터리빙을 위한 메모리 엑세스 장치 및 그 방법
KR20150067583A (ko) * 2013-12-10 2015-06-18 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 중복 데이터 제거 방법
US9891825B2 (en) * 2015-01-23 2018-02-13 Toshiba Memory Corporation Memory system of increasing and decreasing first user capacity that is smaller than a second physical capacity

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101154433A (zh) * 2006-09-28 2008-04-02 奇梦达闪存有限责任公司 存储系统和该存储系统的操作方法
US8775721B1 (en) * 2007-04-25 2014-07-08 Apple Inc. Controlling memory operations using a driver and flash memory type tables
JP2012203862A (ja) * 2011-03-28 2012-10-22 Fujitsu Ltd 退避処理装置、及び、退避処理方法
US9462048B2 (en) * 2012-11-13 2016-10-04 The Johns Hopkins University System and method for program and resource allocation within a data-intensive computer
CN105989885A (zh) * 2015-03-18 2016-10-05 爱思开海力士有限公司 存储系统及其操作方法

Also Published As

Publication number Publication date
KR102200247B1 (ko) 2021-01-08
US10585595B2 (en) 2020-03-10
KR20180109140A (ko) 2018-10-08
CN108665920A (zh) 2018-10-16
US20180275890A1 (en) 2018-09-27

Similar Documents

Publication Publication Date Title
CN108304141B (zh) 存储器系统及其操作方法
CN107957849B (zh) 存储器系统及其操作方法
CN108733595B (zh) 存储器系统、包括其的数据处理系统及其操作方法
CN107562649B (zh) 存储器系统及其操作方法
CN108121665B (zh) 存储器系统及其操作方法
CN108345550B (zh) 存储器系统
CN107491396B (zh) 存储器系统及其操作方法
US10929236B2 (en) Memory system, method of operating the same, and data processing system including the same
CN108694138B (zh) 控制器及其操作方法
CN108388525B (zh) 存储器系统及其操作方法
US10558382B2 (en) Memory system and operating method thereof
CN107346214B (zh) 存储器系统及其操作方法
US20190087126A1 (en) Memory system and operating method of memory system
US10776049B2 (en) Memory system and method of operating the same
CN110556152B (zh) 存储器装置、其操作方法以及包括其的存储器系统
US10049754B1 (en) Controller and operating method thereof
CN108389602B (zh) 存储器系统及其操作方法
CN110489271B (zh) 存储器系统及其操作方法
CN107728932B (zh) 存储器系统及其操作方法
CN107767897B (zh) 存储器系统及其操作方法
US20190140659A1 (en) Controller and operating method thereof
CN110045914B (zh) 存储器系统及其操作方法
US20180307547A1 (en) Controller inclduing multi processor and operation method thereof
CN110928486B (zh) 存储器系统及其操作方法
CN111145818B (zh) 存储器系统及其操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant