TW202042221A - 儲存裝置及儲存裝置的操作方法 - Google Patents
儲存裝置及儲存裝置的操作方法 Download PDFInfo
- Publication number
- TW202042221A TW202042221A TW108146677A TW108146677A TW202042221A TW 202042221 A TW202042221 A TW 202042221A TW 108146677 A TW108146677 A TW 108146677A TW 108146677 A TW108146677 A TW 108146677A TW 202042221 A TW202042221 A TW 202042221A
- Authority
- TW
- Taiwan
- Prior art keywords
- power
- memory
- memory device
- characteristic information
- information
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0625—Power saving in storage systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/325—Power saving in peripheral device
- G06F1/3275—Power saving in memory, e.g. RAM, cache
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
- G06F1/3215—Monitoring of peripheral devices
- G06F1/3225—Monitoring of peripheral devices of memory devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0629—Configuration or reconfiguration of storage systems
- G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0653—Monitoring storage devices or systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0683—Plurality of storage devices
- G06F3/0688—Non-volatile semiconductor memory arrays
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Read Only Memory (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
一種儲存裝置包括:記憶體裝置群組,其包括複數個記憶體裝置;記憶體控制器,其用於基於複數個記憶體裝置中的每一個的物理裝置特徵來產生關於由記憶體裝置群組消耗的電力之電力特徵資訊;以及電力管理裝置,其用於基於電力特徵資訊和電力模式資訊來控制提供給記憶體裝置群組的電力。電力模式資訊是指根據記憶體裝置群組的操作環境確定的電力消耗。
Description
本揭示內容整體上關於電子裝置,並且更具體地,關於儲存裝置以及儲存裝置的操作方法。
儲存裝置是在諸如電腦或智慧型手機之類的主機裝置的控制下儲存資料的裝置。儲存裝置可以包括用於儲存資料的記憶體裝置和用於控制記憶體裝置的記憶體控制器。記憶體裝置分為揮發性記憶體裝置和非揮發性記憶體裝置。
揮發性記憶體裝置是僅在供電時才儲存資料,而在供電中斷時所儲存的資料丟失的記憶體裝置。揮發性記憶體裝置可以包括靜態隨機存取記憶體(SRAM)、動態隨機存取記憶體(DRAM)等。
非揮發性記憶體裝置是即使供電中斷也不會丟失資料的記憶體裝置。非揮發性記憶體裝置可以包括唯讀記憶體(ROM)、可編程ROM(PROM)、電可編程ROM(EPROM)、電擦除ROM(EEROM)、快閃記憶體等。
根據本揭示內容的一態樣,提供了一種儲存裝置,該儲存裝置可以包括:記憶體裝置群組,其包括複數個記憶體裝置;記憶體控制器,其被配置為基於複數個記憶體裝置中的每一個的物理裝置特徵來產生關於由記憶體裝置群組消耗的電力之電力特徵資訊;以及電力管理裝置,其被配置為基於電力特徵資訊和電力模式資訊來控制提供給記憶體裝置群組的電力;其中,電力模式資訊是指根據記憶體裝置群組的操作環境確定的電力消耗。
根據本揭示內容的另一態樣,提供了一種儲存裝置,該儲存裝置可以包括:記憶體裝置群組,其包括複數個記憶體裝置;記憶體控制器,其被配置為基於複數個記憶體裝置中的每一個的物理裝置特徵來產生關於由記憶體裝置群組所消耗的電力之電力特徵資訊,並且基於記憶體裝置群組的操作環境來產生關於記憶體裝置群組所消耗的電力之電力模式資訊;以及電力管理裝置,電力管理裝置被配置為基於電力特徵資訊和電力模式資訊來控制提供給記憶體裝置群組的電力。
根據本揭示內容的另一態樣,提供了一種用於操作儲存裝置的方法,該方法可以包括:基於複數個記憶體裝置中的每一個的物理裝置特徵,產生關於由包括複數個記憶體裝置的記憶體裝置群組所消耗的電力之電力特徵資訊;基於電力特徵資訊來設置提供給記憶體裝置群組的電力的基礎級別;以及基於關於電力消耗的電力模式資訊來控制所提供的電力,該電力模式資訊是基於記憶體裝置群組的操作環境而確定的。
相關申請案的交叉引用:
本申請案請求於2019年5月10日提交的韓國專利申請案No. 10-2019-0055120的優先權,其全部公開內容透過引用整體併入本文。
實施方式可以提供具有高效電力供應能力的儲存裝置以及該儲存裝置的操作方法。
圖1是例示根據本揭示內容的實施方式的儲存裝置的圖。
參照圖1,儲存裝置可以包括記憶體裝置100、配置為控制記憶體裝置100的操作的記憶體控制器200、以及電力管理裝置400。儲存裝置50可以是用於在諸如行動電話、智慧型手機、MP3播放器、膝上型電腦、桌上型電腦、遊戲機、TV、平板PC或車載資訊娛樂系統之類的主機300的控制下儲存資料的裝置。
根據作為與主機300的通訊方案的主機介面,儲存裝置50可以被製造為各種類型的儲存裝置中的任何一種。例如,可以用諸如固態硬碟(SSD)、多媒體卡(MMC)、嵌入式MMC(eMMC)、縮小尺寸的MMC(RS-MMC)、微型MMC(micro-MMC)、安全數位(SD)卡、迷你SD卡、微型SD卡、通用序列匯流排(USB)儲存裝置、通用快閃記憶體儲存(UFS)裝置、緊湊型快閃記憶體(CF)卡、智慧媒體卡(SMC)、記憶棒等的各種類型的儲存裝置中的任何一種來實現儲存裝置50。
儲存裝置50可以被製造為各種封裝類型中的任何一種。例如,儲存裝置50可以被製造為諸如層疊式封裝(Package-On-Package, POP)、系統級封裝(System-In-Package, SIP)、系統單晶片(System-On-Chip, SOC)、多晶片封裝(Multi-Chip Package, MCP)、晶片直接封裝(Chip-On-Board, COB)、晶圓級製造封裝(Wafer-level Fabricated Package, WFP)和晶圓級層疊封裝(Wafer-level Stack Package, WSP)之類的各種類型的封裝類型中的任何一種。
記憶體裝置100可以儲存資料。記憶體裝置100在記憶體控制器200的控制下操作。記憶體裝置100可以包括記憶體單元陣列,該記憶體單元陣列包括用於儲存資料的複數個記憶體單元。
記憶體單元中的每一個可以配置為用於儲存一個資料位元的單級單元(Single Level Cell, SLC)、用於儲存兩個資料位元的多級單元(Multi-Level Cell, MLC)、用於儲存三個資料位元的三級單元(Triple Level Cell, TLC)或用於儲存四個資料位元的四級單元(Quad Level Cell, QLC)。
記憶體單元陣列可以包括複數個記憶體區塊。每個記憶體區塊可以包括複數個記憶體單元。一個記憶體區塊可以包括複數個頁。在實施方式中,頁可以是用於將資料儲存在記憶體裝置100中或讀取記憶體裝置100中儲存的資料的單位。記憶體區塊可以是用於擦除資料的單位。
在實施方式中,記憶體裝置100可以是雙倍資料速率同步動態隨機存取記憶體(DDR SDRAM)、低功率雙倍資料速率4(LPDDR4)SDRAM、圖形雙倍資料速率(GDDR)SRAM、低功率DDR(LPDDR)、Rambus動態隨機存取記憶體(RDRAM)、NAND快閃記憶體、垂直NAND快閃記憶體、NOR快閃記憶體、電阻式隨機存取記憶體(RRAM)、相變隨機存取記憶體(PRAM)、磁阻隨機存取記憶體(MRAM)、鐵電隨機存取記憶體(FRAM)、自旋轉移力矩隨機存取記憶體(STT-RAM)等。在本說明書中,為了便於描述,假設並描述了記憶體裝置100是NAND快閃記憶體的情況。
記憶體裝置100從記憶體控制器200接收命令和位址,並存取記憶體單元陣列中的、由該位址選擇的區域。也就是說,記憶體裝置100可以對由位址所選擇的區域執行與命令相對應的操作。例如,記憶體裝置100可以執行寫入(編程)操作、讀取操作和擦除操作。在編程操作中,記憶體裝置100可以在由位址選擇的區域中編程資料。在讀取操作中,記憶體裝置100可以從由位址所選擇的區域中讀取資料。在擦除操作中,記憶體裝置100可以擦除在由位址所選擇的區域中儲存的資料。
在實施方式中,記憶體裝置100可以回應於裝置特徵命令向記憶體控制器200提供裝置特徵資訊。裝置特徵資訊可以包括關於記憶體裝置100的操作速度特徵的資訊,該操作速度特徵是根據記憶體裝置100的定時偏斜來確定的。定時偏斜可以是表示記憶體裝置100的操作時脈相對於參考時脈的延遲程度的值。
根據記憶體裝置100的定時偏斜與參考值的比較結果,操作速度特徵可以劃分為快類型、典型類型和慢類型。在各種實施方式中,操作速度特徵可以被劃分為更多種類型。
記憶體裝置100可以透過使用各種方法來測量其自身的定時偏斜。例如,記憶體裝置100可以透過使用ZQ校準或環形振盪器延遲(Ring Oscillator Delay, ROD)來測量其自身的定時偏斜。
記憶體控制器200可以控制儲存裝置50的整體操作。
當電力被施加到儲存裝置50時,記憶體控制器200可以執行韌體(FW)。當記憶體裝置100是快閃記憶體裝置時,記憶體控制器200可以執行諸如快閃記憶體轉換層(FTL)之類的用於控制主機300與記憶體裝置100之間的通訊的FW。
在實施方式中,記憶體控制器200可以從主機300接收資料和邏輯區塊位址(Logical Block Address, LBA),並將LBA轉換為表示記憶體裝置100中包括的記憶體單元的位址的物理區塊位址(Physical Block Address, PBA),資料要儲存在記憶體裝置100中。
記憶體控制器200可以回應於來自主機300的請求,控制記憶體裝置100以執行編程操作、讀取操作、擦除操作等。在編程操作中,記憶體控制器200可以向記憶體裝置100提供編程命令、PBA和資料。在讀取操作中,記憶體控制器200可以向記憶體裝置100提供讀取命令和PBA。在擦除操作中,記憶體控制器200可以向記憶體裝置100提供擦除命令和PBA。
在實施方式中,記憶體控制器200可以與來自主機300的請求無關地,自主產生編程命令、位址和資料,並且將編程命令、位址和資料發送給記憶體裝置100。例如,記憶體控制器200可以向記憶體裝置100提供命令、位址和資料以執行諸如用於損耗均衡的編程操作和用於垃圾回收的編程操作之類的後臺操作。
在實施方式中,記憶體控制器200可以控制至少兩個記憶體裝置100。記憶體控制器200可以根據交織方案來控制記憶體裝置,以提高操作性能。交織方案可以是允許至少兩個記憶體裝置100的操作部分彼此交疊的操作方案。
在實施方式中,記憶體控制器200可以產生電力特徵資訊。電力特徵資訊可以是關於要提供給一個記憶體裝置群組的電力級別的資訊。一個記憶體裝置群組可以包括透過一個通道共同耦接至記憶體控制器200的複數個記憶體裝置100。
例如,記憶體控制器200可以透過使用分別與一個記憶體裝置群組中包括的複數個記憶體裝置100相對應的裝置特徵資訊來產生電力特徵資訊。裝置特徵資訊可以包括關於記憶體裝置100的操作速度特徵的資訊。
可以基於記憶體裝置100的操作速度特徵來確定電力權重碼。例如,當記憶體裝置100的操作速度特徵是典型類型時,可以需要提供具有參考級別的電力來保持操作速度。因此,電力權重碼可以具有值0。當記憶體裝置100的操作速度特徵是慢類型時,可以需要提供具有高於參考級別的級別的電力以提高操作速度。因此,電力權重碼可以具有正值。當記憶體裝置100的操作速度特徵是快類型時,可以需要提供具有低於參考級別的級別的電力以降低操作速度。因此,電力權重碼可以具有負值。
換句話說,當記憶體裝置100的操作速度特徵是典型類型時,可以需要向記憶體裝置100提供具有參考級別的電力以執行記憶體裝置100的正常操作。因此,電力權重碼可以具有值0。當記憶體裝置100的操作速度特徵是慢類型時,可以需要向記憶體裝置100提供具有高於參考級別的級別的電力以執行記憶體裝置100的正常操作。因此,電力權重碼可以具有正值。當記憶體裝置100的操作速度特徵是快類型時,即使將級別低於參考級別的電力提供給記憶體裝置100,記憶體裝置也可以執行正常操作。因此,電力權重碼可以具有負值。
記憶體控制器200可以透過對一個記憶體裝置群組中包括的各個記憶體裝置100的電力權重碼進行合成來計算最終電力權重碼。記憶體控制器200可以根據最終電力權重碼確定要提供給一個記憶體裝置群組的電力級別。記憶體控制器200可以產生表示根據最終電力權重碼確定的電力級別的電力特徵資訊。換句話說,電力特徵資訊可以是基於複數個記憶體裝置中的每一個的物理裝置特徵的、關於由記憶體裝置群組消耗的電力的資訊。物理裝置特徵指示在各種物理因素(諸如電力消耗、操作速度、發熱和穩定性等)下記憶體裝置的優劣與否。記憶體控制器200可以產生與透過複數個通道耦接的複數個記憶體裝置群組中的每一群組相對應的電力特徵資訊。
在實施方式中,記憶體控制器200可以將產生的電力特徵資訊提供給主機300。
在另一實施方式中,記憶體控制器200可以將產生的電力特徵資訊提供給電力管理裝置400。記憶體控制器200可以產生電力模式資訊。記憶體控制器200可以將產生的電力模式資訊提供給電力管理裝置400。
電力模式資訊可以是關於基於記憶體裝置群組中包括的複數個記憶體裝置100中的每一個正在執行或要執行的操作而確定的電力模式的資訊。電力模式可以分為低電力模式、基本電力模式和高電力模式。在各種實施方式中,電力模式可以根據電力消耗的程度而劃分為更多模式。
例如,記憶體控制器200可以基於記憶體裝置100的(回應於來自主機300的請求而執行的)操作或者與來自主機300的請求無關地執行的記憶體裝置100的內部操作,來產生電力模式資訊。
記憶體控制器200可以透過考慮記憶體裝置群組中包括的複數個記憶體裝置100中的每一個的操作來產生與記憶體裝置群組相對應的電力模式資訊。當產生電力模式資訊時,記憶體控制器200可以考慮由每個記憶體裝置100執行的操作的整體條件,諸如記憶體裝置群組中包括的記憶體裝置的數量、由每個記憶體裝置100執行的操作的類型、執行操作的時間以及操作頻率。每個記憶體裝置100的操作可以回應於來自主機300的請求而執行,或者可以是與來自主機300的請求無關地執行的記憶體裝置100的內部操作,諸如後臺操作。
主機300可以使用諸如通用序列匯流排(USB)、序列AT附件(SATA)、高速晶片互連(HSIC)、小型電腦系統介面(SCSI)、火線、周邊元件互連(PCI),PCI快速(PCIe)、快速非揮發性記憶體(NVMe)、通用快閃記憶體儲存(UFS)、安全數位(SD)卡、多媒體卡(MMC)、嵌入式MMC(eMMC)、雙列直插式記憶體模組(DIMM)、帶暫存器的DIMM(RDIMM)和負載減低的DIMM(LRDIMM)之類的各種通訊方式中的至少一種與儲存裝置50通訊。
在實施方式中,主機300可以從記憶體控制器200接收與每個記憶體裝置群組相對應的電力特徵資訊。
在實施方式中,主機300可以產生電力模式資訊。電力模式資訊可以是關於電力模式的資訊,該電力模式是基於一個記憶體裝置群組中包括的複數個記憶體裝置100中的每一個回應於來自主機300的請求正在執行或要執行的操作而確定的。換句話說,電力模式資訊可以是關於基於記憶體裝置群組的操作環境的、由記憶體裝置群組消耗的電力的資訊。當產生電力模式資訊時,主機300可以考慮由每個記憶體裝置100執行的操作的總體條件,諸如記憶體裝置群組中包括的記憶體裝置的數量、每個記憶體裝置100所執行的操作的類型、執行操作的時間和操作頻率。
在實施方式中,主機300可以向電力管理裝置400提供包括電力特徵資訊和電力模式資訊的電力控制資訊。
電力管理裝置400可以包括複數個電力模組。每個電力模組可以向相應的記憶體裝置群組提供電力。
在實施方式中,電力管理裝置400可以從主機300接收電力控制資訊。在另一實施方式中,電力管理裝置400可以從記憶體控制器200接收電力控制資訊。
電力管理裝置可以基於電力控制資訊來控制提供給與每個電力模組相對應的記憶體裝置群組的電力。電力管理裝置400可以基於電力控制資訊中包括的電力特徵資訊來設置電力模組供給記憶體裝置群組的電力的基礎級別。當儲存裝置50被啟動時,電力管理裝置400可以執行設置由每個電力模組提供的電力的基礎級別的設置操作。直到重新啟動儲存裝置50,所設置的電力的基礎級別具有靜態值。
電力管理裝置400可以基於電力控制模式中包括的電力模式資訊來控制由每個電力模組提供的電力。也就是說,電力管理裝置400可以在根據設置操作設置了由電力模組提供的電力的基礎級別的狀態下,基於電力模式資訊來靈活地控制由電力模組提供的電力。換句話說,電力管理裝置400可以根據電力模式資訊來控制電源的操作級別。電源的操作級別可以是由電力模組根據由電力模式資訊表示的電力模式提供的電力的級別。隨著記憶體裝置群組中包括的記憶體裝置的操作狀態改變,可以動態地修改由電力模式資訊表示的電力模式。
圖2是例示圖1所示的記憶體裝置的結構的圖。
參照圖2,記憶體裝置100可以包括記憶體單元陣列110、周邊電路120和控制邏輯130。
記憶體單元陣列110包括複數個記憶體區塊BLK1~BLKz。複數個記憶體區塊BLK1~BLKz透過列線RL耦接至位址解碼器121。複數個記憶體區塊BLK1~BLKz透過位元線BL1~BLm耦接至讀/寫電路123。複數個記憶體區塊BLK1~BLKz中的每一個包括複數個記憶體單元。
在實施方式中,複數個記憶體單元可以是非揮發性記憶體單元。複數個記憶體單元當中的耦接至同一字元線的記憶體單元可以定義為一個物理頁。也就是說,記憶體單元陣列110可以配置有複數個物理頁。根據本揭示內容的實施方式,記憶體單元陣列110中包括的複數個記憶體區塊BLK1~BLKz中的每一個可以包括複數個虛設單元。一個或更多個虛設單元可以串聯耦接在汲極選擇電晶體和記憶體單元之間以及在源極選擇電晶體和記憶體單元之間。
記憶體裝置的每個記憶體單元可以被配置為用於儲存一個資料位元的單級單元(SLC)、用於儲存兩個資料位元的多級單元(MLC)、用於儲存三個資料位元的三級單元(TLC)、或用於儲存四個資料位元的四級單元(QLC)。
周邊電路120可以包括位址解碼器121、電壓產生器122、讀/寫電路123、資料輸入/輸出電路124和感測電路125。
周邊電路120驅動記憶體單元陣列110。例如,周邊電路120可以驅動記憶體單元陣列110以執行編程操作、讀取操作和擦除操作。
位址解碼器121透過列線RL耦接至記憶體單元陣列110。列線RL可以包括汲極選擇線、字元線、源極選擇線和公共源極線。根據本揭示內容的實施方式,字元線可以包括正常字元線和虛設字元線。根據本揭示內容的實施方式,列線RL還可以包括管道選擇線。
在實施方式中,列線RL可以是包括在區域線群組中的區域線。區域線群組可以對應於一個記憶體區塊。區域線群組可以包括汲極選擇線、區域字元線和源極選擇線。
位址解碼器121可以在控制邏輯130的控制下操作。位址解碼器121從控制邏輯130接收位址ADDR。
位址解碼器121可以解碼接收到的位址ADDR中的區塊位址。位址解碼器121根據解碼後的區塊位址選擇記憶體區塊BLK1~BLKz當中的至少一個記憶體區塊。位址解碼器121可以對接收到的位址ADDR中的列位址RADD進行解碼。位址解碼器121可以透過根據解碼後的列位址RADD將從電壓產生器122提供的電壓施加到被選記憶體區塊的至少一條字元線來選擇該字元線WL。
在編程操作中,位址解碼器121可以將編程電壓施加到被選字元線,並且將具有比編程電壓的位準低的位準的通過電壓施加到未選字元線。在編程驗證操作中,位址解碼器121可以將驗證電壓施加到被選字元線,並且將具有比驗證電壓的位準高的位準的驗證通過電壓施加到未選字元線。
在讀取操作中,位址解碼器121可以將讀取電壓施加到被選字元線,並且將具有比讀取電壓的位準高的位準的讀取通過電壓施加到未選字元線。
根據本揭示內容的實施方式,以記憶體區塊為單位執行記憶體裝置100的擦除操作。在擦除操作中,輸入到記憶體裝置100的位址ADDR包括區塊位址。位址解碼器121可解碼區塊位址並根據解碼後的區塊位址選擇一個記憶體區塊。在擦除操作中,位址解碼器121可以將接地電壓施加到耦接至被選記憶體區塊的字元線。
根據本揭示內容的實施方式,位址解碼器121可以解碼發送給它的位址ADDR中的行位址。經解碼的行位址可以被發送給讀/寫電路123。在示例中,位址解碼器121可以包括諸如列解碼器、行解碼器和位址緩衝器之類的組件。
電壓產生器122可以透過使用提供給記憶體裝置100的外部電源電壓來產生複數個操作電壓Vop。電壓產生器122在控制邏輯130的控制下進行操作。
在實施方式中,電壓產生器122可以透過調整外部電源電壓來產生內部電源電壓。由電壓產生器122產生的內部電源電壓作為記憶體裝置100的操作電壓。
在實施方式中,電壓產生器122可以透過使用外部電源電壓或內部電源電壓來產生複數個操作電壓Vop。電壓產生器122可以產生記憶體裝置100所需的各種電壓。例如,電壓產生器122可以產生複數個擦除電壓、複數個編程電壓、複數個通過電壓、複數個選擇讀取電壓、以及複數個未選讀取電壓。
為了產生具有各種電壓位準的複數個操作電壓Vop,電壓產生器122可以包括用於接收內部電源電壓的複數個泵送電容器,並且透過在控制邏輯130的控制下選擇性地啟動複數個泵送電容器來產生複數個操作電壓Vop。
複數個產生的電壓Vop可以由位址解碼器121提供給記憶體單元陣列110。
讀/寫電路123包括第一頁緩衝器PB1至第m頁緩衝器PBm。第一頁緩衝器PB1至第m頁緩衝器PBm透過相應的第一位元線BL1至第m位元線BLm耦接至記憶體單元陣列110。第一頁緩衝器PB1至第m頁緩衝器PBm在控制邏輯130的控制下操作。
第一頁緩衝器PB1至第m頁緩衝器PBm與資料輸入/輸出電路124通訊資料DATA。在編程操作中,第一頁緩衝器PB1至第m頁緩衝器PBm透過資料輸入/輸出電路124和資料線DL接收要儲存的資料DATA。
在編程操作中,當編程脈衝被施加到被選字元線時,第一頁緩衝器PB1至第m頁緩衝器PBm可以將透過資料輸入/輸出電路124接收的資料DATA透過位元線BL1~BLm傳送到被選記憶體單元。根據傳送的資料DATA,對被選記憶體單元的記憶體單元進行編程。耦接至被施加有編程允許電壓(例如,接地電壓)的位元線的記憶體單元可以具有增加的閾值電壓。耦接至被施加有編程禁止電壓(例如,電源電壓)的位元線的記憶體單元的閾值電壓可以被保持。在編程驗證操作中,第一頁緩衝器PB1至第m頁緩衝器PBm透過位元線BL1~BLm從被選記憶體單元讀取被選記憶體單元中儲存的資料DATA。
在讀取操作中,讀/寫電路123可以透過位元線BL從被選頁的記憶體單元讀取資料DATA,並且將讀取的資料DATA儲存在第一頁緩衝器PB1至第m頁緩衝器PBm中。
在擦除操作中,讀/寫電路123可以使位元線BL浮動。在實施方式中,讀/寫電路123可以包括行選擇電路。
資料輸入/輸出電路124透過資料線DL耦接至第一頁緩衝器PB1至第m頁緩衝器PBm。資料輸入/輸出電路124在控制邏輯130的控制下操作。
資料輸入/輸出電路124可以包括接收輸入資料DATA的複數個輸入/輸出緩衝器(未示出)。在編程操作中,資料輸入/輸出電路124可以從外部控制器(未示出)接收要儲存的資料DATA。在讀取操作中,資料輸入/輸出電路124向外部控制器輸出從讀/寫電路123中包括的第一頁緩衝器PB1至第m頁緩衝器PBm發送的資料。
在讀取操作或驗證操作中,感測電路125可以回應於由控制邏輯130產生的允許位元VRYBIT信號而產生參考電流,並且透過比較從讀/寫電路123接收的感測電壓VPB和透過參考電流產生的參考電壓,來向控制邏輯130輸出通過信號或失敗信號。
控制邏輯130可以耦接至位址解碼器121、電壓產生器122、讀/寫電路123、資料輸入/輸出電路124和感測電路125。控制邏輯130可以控制記憶體裝置100的整體操作。控制邏輯130可以回應於從外部裝置傳送的命令CMD而操作。
控制邏輯130可以透過回應於命令CMD和位址ADDR而產生若干信號來控制周邊電路120。例如,回應於命令CMD和位址ADDR,控制邏輯130可以產生操作信號OPSIG、列位址RADD、讀/寫電路控制信號PBSIGNALS以及允許位元VRYBIT。控制邏輯130可以將操作信號OPSIG輸出到電壓產生器122,將列位址RADD輸出到位址解碼器121,將讀/寫電路控制信號PBSIGNALS輸出到讀/寫電路123,並且將允許位元VRYBIT輸出到感測電路125。此外,控制邏輯130可以回應於由感測電路125輸出的通過或失敗信號PASS/FAIL來確定驗證操作是通過還是失敗。控制邏輯130可以被實現為硬體、軟體、或者硬體和軟體的組合。例如,控制邏輯130可以是根據演算法操作的控制邏輯電路和/或執行控制邏輯代碼的處理器。
在實施方式中,控制邏輯130可以包括偏斜監測器131。
在實施方式中,偏斜監測器131可以回應於由記憶體控制器200提供的裝置特徵命令來產生裝置特徵資訊,並且將所產生的裝置特徵資訊提供給記憶體控制器200。裝置特徵資訊可以包括關於根據定時偏斜而確定的、記憶體裝置100的操作速度特徵的資訊。
例如,偏斜監測器131可以透過使用各種方法來測量記憶體裝置100的定時偏斜。定時偏斜可以是表示記憶體裝置100的操作時脈相對於參考時脈的延遲程度的值。偏斜監測器131可以透過使用ZQ校準或環形振盪器延遲(ROD)來測量記憶體裝置100的定時偏斜。
偏斜監測器131可以基於記憶體裝置100的定時偏斜與參考值的比較結果,來確定記憶體裝置100的操作速度特徵。記憶體裝置100的操作速度特徵可以劃分為快類型、典型類型和慢類型。在各種實施方式中,記憶體裝置100的操作速度特徵可以被劃分為更多的類型。
偏斜監測器131可以產生表示所確定的記憶體裝置100的操作速度特徵的裝置特徵資訊。
圖3是例示圖2所示的記憶體單元陣列的實施方式的圖。
參照圖3,記憶體單元陣列110可以包括複數個記憶體區塊BLK1~BLKz。每個記憶體區塊可以具有三維結構。每個記憶體區塊可以包括層疊在基板(未示出)上的複數個記憶體單元。複數個記憶體單元可以沿著+X、+Y和+Z方向佈置。將參照圖4和圖5更詳細地描述每個記憶體區塊的結構。
圖4是例示圖3所示的記憶體區塊BLK1~BLKz當中的任何一個記憶體區塊BLKa的電路圖。
參照圖4,記憶體區塊BLKa可以包括複數個單元串CS11~CS1m和單元串CS21~CS2m。在實施方式中,複數個單元串CS11~CS1m和單元串CS21~CS2m中的每一個可以形成為「U」形狀。在記憶體區塊BLKa中,m個單元串在列方向(即,+X方向)上佈置。圖4例示了在行方向(即,+Y方向)佈置的兩個單元串。然而,這是為了便於描述,並且將理解的是,可以在行方向上佈置三個單元串。
複數個單元串CS11~CS1m和單元串CS21~CS2m中的每一個可以包括至少一個源極選擇電晶體SST、第一記憶體單元MC1至第n記憶體單元MCn、管式電晶體PT和至少一個汲極選擇電晶體DST。
選擇電晶體SST和選擇電晶體DST以及記憶體單元MC1~MCn可以具有彼此相似的結構。在實施方式中,選擇電晶體SST和選擇電晶體DST以及記憶體單元MC1~MCn中的每一個可以包括通道層、隧道絕緣層、電荷儲存層和阻擋絕緣層。在實施方式中,可以在每個單元串中設置用於提供通道層的柱。在實施方式中,可以在每個單元串中設置用於提供通道層、隧道絕緣層、電荷儲存層和阻擋絕緣層中的至少一個的柱。
每個單元串的源極選擇電晶體SST耦接在公共源極線CSL和記憶體單元MC1~MCp之間。
在實施方式中,佈置在同一列上的單元串的源極選擇電晶體耦接至在列方向上延伸的源極選擇線,並且佈置在不同列上的單元串的源極選擇電晶體耦接至不同的源極選擇線。在圖4中,第一列上的單元串CS11~CS1m的源極選擇電晶體耦接至第一源極選擇線SSL1。第二列上的單元串CS21~CS2m的源極選擇電晶體耦接至第二源極選擇線SSL2。
在另一實施方式中,單元串CS11~CS1m和單元串CS21~CS2m的源極選擇電晶體可以共同耦接至一條源極選擇線。
每個單元串的第一記憶體單元MC1至第n記憶體單元MCn耦接在源極選擇電晶體SST和汲極選擇電晶體DST之間。
第一記憶體單元MC1至第n記憶體單元MCn可以被劃分為第一記憶體單元MC1至第p記憶體單元MCp和第(p+1)記憶體單元MCp+1至第n記憶體單元MCn。第一記憶體單元MC1至第p記憶體單元MCp在+Z方向的相反方向上依序佈置,並且串聯耦接在源極選擇電晶體SST和管式電晶體PT之間。第(p+1)記憶體單元MCp+1至第n記憶體單元MCn在+Z方向上依序佈置,並且串聯耦接在管式電晶體PT和汲極選擇電晶體DST之間。第一記憶體單元MC1至第p記憶體單元MCp和第(p+1)記憶體單元MCp+1至第n記憶體單元MCn透過管式電晶體PT耦接。每個單元串的第一記憶體單元MC1至第n記憶體單元MCn的閘電極分別耦接至第一字元線WL1至第n字元線WLn。
每個單元串的管式電晶體PT的閘極耦接至管道線PL。
每個單元串的汲極選擇電晶體DST耦接在對應的位元線與記憶體單元MCp+1~MCn之間。在列方向上佈置的單元串耦接至在列方向上延伸的汲極選擇線。第一列上的單元串CS11~CS1m的汲極選擇電晶體耦接至第一汲極選擇線DSL1。第二行上的單元串CS21~CS2m的汲極選擇電晶體耦接至第二汲極選擇線DSL2。
在行方向上佈置的單元串耦接至在行方向上延伸的位元線。在圖4中,第一行上的單元串CS11和單元串CS21耦接至第一位元線BL1。第m行上的單元串CS1m和單元串CS2m耦接至第m位元線BLm。
在列方向上佈置的單元串中耦接至同一字元線的記憶體單元組成一頁。例如,在第一列上的單元串CS11~CS1m中耦接至第一字元線WL1的記憶體單元組成一頁。第二列上的單元串CS21~CS2m中的耦接至第一字元線WL1的記憶體單元組成另一頁。當選擇了汲極選擇線DSL1和汲極選擇線DSL2中的任何一條時,可以選擇在一個列方向上佈置的單元串。當選擇了字元線WL1~WLn中的任何一條時,可以在被選單元串中選擇一頁。
在另一實施方式中,可以提供偶數位元線和奇數位元線,來代替第一位元線BL1至第m位元線BL1~BLm。另外,在列方向上佈置的單元串CS11~CS1m或單元串CS21~CS2m當中的偶數編號的單元串可以分別耦接至偶數位元線,並且在列方向上佈置的單元串CS11~CS1m或單元串CS21~CS2m當中的奇數編號的單元串可以分別耦接至奇數位元線。
在實施方式中,第一記憶體單元MC1至第n記憶體單元MCn中的至少一個可以作為虛設記憶體單元。例如,可以提供至少一個虛設記憶體單元以減小源極選擇電晶體SST與記憶體單元MC1~MCp之間的電場。另選地,可以提供至少一個虛設記憶體單元以減小汲極選擇電晶體DST與記憶體單元MCp+1~MCn之間的電場。當虛設記憶體單元的數量增加時,記憶體區塊BLKa的操作可靠性提高。另一方面,記憶體區塊BLKa的尺寸增加。當虛設記憶體單元的數量減少時,記憶體區塊BLKa的尺寸減小。另一方面,記憶體區塊BLKa的操作可靠性可能會劣化。
為了高效地控制至少一個虛設記憶體單元,虛設記憶體單元可以具有所需的閾值電壓。在記憶體區塊BLKa的擦除操作之前或之後,可以對虛設記憶體單元中的全部或一些執行編程操作。當在執行編程操作之後執行擦除操作時,虛設記憶體單元的閾值電壓控制施加到耦接至各個虛設記憶體單元的虛設字元線的電壓,從而虛設記憶體單元能夠具有所需的閾值電壓。
圖5是例示圖3所示的記憶體區塊BLK1~BLKz當中的一個記憶體區塊的另一實施方式BLKb的電路圖。
參照圖5,記憶體區塊BLKb可以包括複數個單元串CS11’~CS1m’和單元串CS21’~CS2m’。複數個單元串CS11’~CS1m’和單元串CS21’~CS2m’中的每一個沿著+Z方向延伸。複數個單元串CS11’~CS1m’和單元串CS21’~CS2m’中的每一個包括層疊在記憶體區塊BLKb下方的基板(未示出)上的至少一個源極選擇電晶體SST、第一記憶體單元MC1至第n記憶體單元MCn、以及至少一個汲極選擇電晶體DST。
每個單元串的源極選擇電晶體SST耦接在公共源極線CSL和記憶體單元MC1~MCn之間。佈置在同一列上的單元串的源極選擇電晶體耦接至同一源極選擇線。佈置在第一列上的單元串CS11’~CS1m’的源極選擇電晶體耦接至第一源極選擇線SSL1。佈置在第二列上的單元串CS21’~CS2m’的源極選擇電晶體耦接至第二源極選擇線SSL2。在另一實施方式中,單元串CS11’~CS1m’和單元串CS21’~CS2m’的源極選擇電晶體可以共同耦接至一條源極選擇線。
每個單元串的第一記憶體單元MC1至第n記憶體單元MCn串聯耦接在源極選擇電晶體SST和汲極選擇電晶體DST之間。第一記憶體單元MC1至第n記憶體單元MCn的閘電極分別耦接至第一字元線WL1至第n字元線WLn。
每個單元串的汲極選擇電晶體DST耦接在對應的位元線與記憶體單元MC1~MCn之間。在列方向上佈置的單元串的汲極選擇電晶體耦接至在列方向上延伸的汲極選擇線。第一列上的單元串CS11’~CS1m’的汲極選擇電晶體耦接至第一汲極選擇線DSL1。第二列上的單元串CS21’~CS2m’的汲極選擇電晶體耦接至第二汲極選擇線DSL2。
因此,除了在圖5中從每個單元串中排除了管式電晶體PT之外,圖5的記憶體區塊BLKb與圖4的記憶體區塊BLKa具有類似的電路。
在另一實施方式中,可以提供偶數位元線和奇數位元線,來代替第一位元線BL1至第m位元線BLm。另外,在列方向上佈置的單元串CS11’~CS1m’或單元串CS21’~CS2m’當中的偶數編號的單元串可以分別耦接至偶數位元線,並且在列方向上佈置的單元串CS11’~CS1m’或單元串CS21’~CS2m’當中的奇數編號的單元串可以分別耦接至奇數位元線。
在實施方式中,第一記憶體單元MC1至第n記憶體單元MCn中的至少一個可以作為虛設記憶體單元。例如,可以提供至少一個虛設記憶體單元以減小源極選擇電晶體SST與記憶體單元MC1~MCp之間的電場。另選地,可以提供至少一個虛設記憶體單元以減小汲極選擇電晶體DST與記憶體單元MCp+1~MCn之間的電場。當虛設記憶體單元的數量增加時,記憶體區塊BLKb的操作可靠性提高。另一方面,記憶體區塊BLKb的尺寸增加。當虛設記憶體單元的數量減少時,記憶體區塊BLKb的尺寸減小。另一方面,記憶體區塊BLKb的操作可靠性可能會劣化。
為了高效地控制至少一個虛設記憶體單元,虛設記憶體單元可以具有所需的閾值電壓。在記憶體區塊BLKb的擦除操作之前或之後,可以對虛設記憶體單元中的全部或一些執行編程操作。當在執行編程操作之後執行擦除操作時,虛設記憶體單元的閾值電壓控制施加到耦接至各個虛設記憶體單元的虛設字元線的電壓,從而虛設記憶體單元能夠具有所需的閾值電壓。
圖6是例示用於控制複數個記憶體裝置的記憶體控制器的操作的圖。
參照圖6,記憶體控制器200可以透過第一通道CH1和第二通道CH2耦接至複數個記憶體裝置Die_11~Die_24。通道的數量或耦接至每個通道的記憶體裝置的數量不限於這些實施方式。
記憶體裝置Die_11~Die_14可以共同耦接至第一通道CH1。記憶體裝置Die_11~Die_14可以透過第一通道CH1與記憶體控制器200通訊。
由於記憶體裝置Die_11~Die_14共同耦接至第一通道CH1,因此一次僅一個記憶體裝置可以與記憶體控制器200通訊。然而,可以同時執行由各個記憶體裝置Die_11~Die_14內部執行的操作。
記憶體裝置Die_21~Die_24可以共同耦接至第二通道CH2。記憶體裝置Die_21~Die_24可以透過第二通道CH2與記憶體控制器200通訊。
由於記憶體裝置Die_21~Die_24共同耦接至第二通道CH2,因此一次僅一個記憶體裝置可以與記憶體控制器200通訊。然而,可以同時執行由各個記憶體裝置Die_21~Die_24內部執行的操作。
使用複數個記憶體裝置的儲存裝置透過使用資料交織能夠提高性能,該資料交織是使用交織方案的資料通訊。資料交織可以是在兩路或更多路共享一個通道的結構中在這些路之間移動的同時執行資料讀取或寫入操作的資料通訊。為了實現資料交織,可以以通道和路為單位來管理記憶體裝置。為了使耦接至每個通道的記憶體裝置的並行化最大化,記憶體控制器200可以將連續的邏輯記憶體區域分佈和分配給通道和路。
例如,記憶體控制器200可以透過第一通道CH1向記憶體裝置Die_11發送包括命令和位址的控制信號以及資料。在記憶體裝置Die_11正在將所發送的資料編程在其內包括的記憶體單元中的同時,記憶體控制器200可以向記憶體裝置Die_12發送包括命令和位址的控制信號以及資料。
在圖6中,複數個記憶體裝置可以配置為四路WAY1~WAY4。第一路WAY1可以包括記憶體裝置Die_11和記憶體裝置Die_21。第二路WAY2可以包括記憶體裝置Die_12和記憶體裝置Die_22。第三路WAY3可以包括記憶體裝置Die_13和記憶體裝置Die_23。第四路WAY4可以包括記憶體裝置Die_14和記憶體裝置Die_24。
通道CH1和通道CH2中的每一個可以是由耦接至對應通道的記憶體裝置共享和使用的信號的匯流排。
儘管在圖6中描述了2通道/4路結構的資料交織,但是,隨著通道數量和路數量的增加,資料交織的效率可以變得更高效。
圖7是例示根據本揭示內容的實施方式的儲存裝置的配置和操作的圖。
參照圖7,儲存裝置50可以包括複數個記憶體裝置Die_11~Die_24、記憶體控制器200和電力管理裝置400。
第一記憶體裝置群組可以是透過第一通道CH1共同耦接至記憶體控制器200的一組記憶體裝置Die_11~Die_14。第二記憶體裝置群組可以是透過第二通道CH2共同耦接至記憶體控制器200的一組記憶體裝置Die_21~Die_24。
記憶體控制器200可以包括電力資訊管理器210A。電力資訊管理器210A可以如參照圖1所描述的那樣產生關於第一記憶體裝置群組和第二記憶體裝置群組的每一個的電力特徵資訊。與第一記憶體裝置群組相對應的電力特徵資訊可以是關於要提供給第一記憶體裝置群組的電力級別的資訊。與第二記憶體裝置群組相對應的電力特徵資訊可以是關於要提供給第二記憶體裝置群組的電力級別的資訊。
例如,電力資訊管理器210A可以透過使用分別與第一記憶體裝置群組中包括的記憶體裝置Die_11~Die_14相對應的裝置特徵資訊來產生與第一記憶體裝置群組相對應的電力特徵資訊。電力資訊管理器210A可以向第一記憶體裝置群組中包括的記憶體裝置Die_11~Die_14中的每一個提供裝置狀態命令,並且獲取第一記憶體裝置群組中包括的記憶體裝置Die_11~Die_14中的每一個的裝置特徵資訊。裝置特徵資訊可以包括關於記憶體裝置的操作速度特徵的資訊。
電力資訊管理器210A可以透過對第一記憶體裝置群組中包括的各個記憶體裝置Die_11~Die_14的電力權重碼進行合成來計算最終電力權重碼。電力資訊管理器210A可以根據最終電力權重碼來確定要提供給第一記憶體裝置群組的電力級別。電力資訊管理器210A可以產生表示根據最終電力權重碼確定的、要提供給第一記憶體裝置群組的電力級別的電力特徵資訊。
以相同的方式,電力資訊管理器210A可以透過使用分別與第二記憶體裝置群組中包括的記憶體裝置Die_21~Die_24相對應的裝置特徵資訊,來產生與第二記憶體裝置群組相對應的電力特徵資訊。
電力資訊管理器210A可以向主機300提供所產生的關於第一記憶體裝置群組和第二記憶體裝置群組中的每一個的電力特徵資訊。
主機300可以從電力資訊管理器210A接收與第一記憶體裝置群組和第二記憶體裝置群組相對應的電力特徵資訊。
主機300可以產生與第一記憶體裝置群組和第二記憶體裝置群組相對應的電力模式資訊。
與第一記憶體裝置群組相對應的電力模式資訊可以是關於基於第一記憶體裝置群組中所包括的記憶體裝置Die_11~Die_14中的每一個回應於來自主機300的請求要執行或正在執行的操作而確定的電力模式的資訊。與第二記憶體裝置群組相對應的電力模式資訊可以是關於基於第二記憶體裝置群組中所包括的記憶體裝置Die_21~Die_24中的每一個回應於來自主機300的請求要執行或正在執行的操作而確定的電力模式的資訊。
主機300可以產生電力控制資訊。主機300可以向電力模組控制器410提供所產生的電力控制資訊。電力控制資訊可以包括由主機300產生的電力模式資訊和從電力資訊管理器210A接收的電力特徵資訊,這些資訊與第一記憶體裝置群組和第二記憶體裝置群組中的每一個相對應。
電力管理裝置400可以包括電力模組控制器410和電力模組群組420。
電力模組控制器410可以基於電力控制資訊來控制電力模組群組420中包括的每個電力模組向對應的記憶體裝置群組提供的電力。
電力模組控制器410可以基於電力控制資訊中包括的電力特徵資訊來產生每個電力模組提供給對應的記憶體裝置群組的電力的基礎級別。例如,每當執行儲存裝置50的啟動操作時,電力模組控制器410就可以執行設置由每個電力模組提供的電力的基礎級別的設置操作。
電力模組控制器410可以基於電力控制模式中包括的電力模式資訊來控制由每個電力模組提供的電力。也就是說,電力模組控制器410可以在根據設置操作設置了由電力模組提供的電力的基礎級別的狀態下,基於電力模式資訊來靈活地控制由電力模組提供的電力。換句話說,電力模組控制器410可以基於電力模式資訊來設置電力模組所提供的電力操作級別。電力操作級別可以是記憶體裝置群組所消耗的電力的級別,其可以依據記憶體裝置群組的操作環境而靈活地改變。
例如,電力模組控制器410可以基於與第一記憶體裝置群組相對應的電力特徵資訊來在儲存裝置50的啟動操作中設置由第一電力模組提供的電力的基礎級別。電力模組控制器410可以基於與第一記憶體裝置群組相對應的電力模式資訊來靈活地控制由第一電力模組提供的電力。電力模式資訊可以是基於記憶體裝置群組的操作環境的、關於由記憶體裝置群組消耗的電力的資訊。
以相同的方式,電力模組控制器410可以在儲存裝置50的啟動操作中設置由第二電力模組提供的電力的默認級別,並且靈活地控制由第二電力模組提供的電力。
電力模組群組420可以包括第一電力模組和第二電力模組。第一電力模組可以向第一記憶體裝置群組提供電力。第二電力模組可以向第二記憶體裝置群組提供電力。電力模組群組420中包括的電力模組的數量不限於這些實施方式。
圖8是例示圖7所示的記憶體控制器的配置和操作的圖。
參照圖8,每個記憶體裝置100可以包括參照圖2描述的偏斜監測器131。
在實施方式中,偏斜監測器131可以回應於由電力特徵資訊產生器211A提供的裝置特徵命令來產生裝置特徵資訊,並將所產生的裝置特徵資訊提供給電力特徵資訊產生器211A。裝置特徵資訊可以包括關於根據記憶體裝置100的定時偏斜所確定的、記憶體裝置100的操作速度特徵的資訊。
例如,偏斜監測器131可以透過使用各種方法來測量記憶體裝置100的定時偏斜。定時偏斜可以是表示記憶體裝置100的操作時脈相對於參考時脈的延遲程度的值。偏斜監測器131可以透過使用ZQ校準或環形振盪器延遲(ROD)來測量記憶體裝置100的定時偏斜。
偏斜監測器131可以基於記憶體裝置100的定時偏斜與參考值的比較結果來確定記憶體裝置100的操作速度特徵。記憶體裝置100的操作速度特徵可以分為快類型、典型類型和慢類型。偏斜監測器131可以產生表示所確定的操作速度特徵的裝置特徵資訊。
在圖8中,參照圖7描述的電力資訊管理器210A可以包括電力特徵資訊產生器211A和電力權重設置表212A。
例如,電力特徵資訊產生器211A可以透過使用分別與一個記憶體裝置群組中包括的複數個記憶體裝置相對應的裝置特徵資訊來產生與一個記憶體裝置群組相對應的電力特徵資訊。
電力特徵資訊產生器211A可以向一個記憶體裝置群組中包括的複數個記憶體裝置中的每一個提供裝置狀態命令,並且獲取一個記憶體裝置群組中包括的複數個記憶體裝置中的每一個的裝置特徵資訊。
電力特徵資訊產生器211A可以透過參考電力權重設置表212A對各個記憶體裝置的電力權重碼進行合成來計算最終電力權重碼。
電力特徵資訊產生器211A可以根據最終電力權重碼來確定要提供給一個記憶體裝置群組的電力級別。電力特徵資訊產生器211A可以產生表示根據最終電力權重碼確定的、要提供給一個記憶體裝置群組的電力級別的電力特徵資訊。電力特徵資訊產生器211A可以向主機300提供所產生的電力特徵資訊。
電力權重設置表212A可以包括根據記憶體裝置的操作速度特徵確定的電力權重碼。
圖9是例示根據本揭示內容的另一實施方式的儲存裝置的配置和操作的圖。
參照圖9,儲存裝置50可以包括第一記憶體裝置群組和第二記憶體裝置群組、記憶體控制器200和電力管理裝置400。
在圖9中,第一記憶體裝置群組和第二記憶體裝置群組以及電力管理裝置400的配置可以與圖7所示的配置相同。
記憶體控制器200可以包括電力資訊管理器210B。
電力資訊管理器210B可以以與參照圖7描述相同的方式產生關於第一記憶體裝置群組和第二記憶體裝置群組的每一個的電力特徵資訊。
在實施方式中,電力資訊管理器210B可以將產生的電力特徵資訊直接提供給電力管理裝置400而不是主機300。
電力資訊管理器210B可以產生與第一記憶體裝置群組和第二記憶體裝置群組相對應的電力模式資訊。
例如,電力資訊管理器210B可以基於第一記憶體裝置群組中包括的記憶體裝置Die_11~Die_14中的每一個正在執行或要執行的操作,來產生與第一記憶體裝置群組相對應的電力模式資訊。記憶體裝置Die_11~Die_14中的每一個可以回應於來自主機300的請求或者與來自主機300的請求無關地執行或者要執行操作。
電力資訊管理器210B可以基於第二記憶體裝置群組中包括的記憶體裝置Die_21~Die_24中的每一個正在執行或要執行的操作,來產生與第二記憶體裝置群組相對應的電力模式資訊。記憶體裝置Die_21~Die_24中的每一個可以回應於來自主機300的請求或者與來自主機300的請求無關地執行或者要執行操作。
電力資訊管理器210B可以產生電力控制資訊。電力資訊管理器210B可以將所產生的電力控制資訊提供給電力模組控制器410。電力控制資訊可以包括與第一記憶體裝置群組和第二記憶體裝置群組中的每一個相對應的電力模式資訊和電力特徵資訊。
電力管理裝置400可以包括電力模組控制器410和電力模組群組420。可以與圖7所示的那些配置和操作相同地描述電力模組控制器410和電力模組群組420的配置和操作。
在實施方式中,電力模組控制器410可以從電力資訊管理器210B而不是主機300接收電力控制資訊。
圖10是例示圖9所示的記憶體控制器的配置和操作的圖。
參照圖10,可以與圖8所示的相同地描述每個記憶體裝置100中包括的偏斜監測器131的操作。
在圖10中,參照圖9描述的電力資訊管理器210B可以包括電力特徵資訊產生器211B、電力權重設置表212B和電力模式資訊產生器213B。
電力資訊管理器210B可以產生電力控制資訊,並且將所產生的電力控制資訊提供給參照圖9描述的電力模組控制器。電力控制資訊可以包括:由電力特徵資訊產生器211B產生的、對應於一個記憶體裝置群組的電力特徵資訊;以及由電力模式資訊產生器213B產生的電力模式資訊。
可以與圖8所示的電力特徵資訊產生器211A的操作以及圖8所示的電力權重設置表212A的配置相同地描述電力特徵資訊產生器211B的操作和電力權重設置表212B的配置。
因此,電力特徵資訊產生器211B可以以與圖8所示的電力特徵資訊產生器211A相同的方式產生與一個記憶體裝置群組相對應的電力特徵資訊。
電力模式資訊產生器213B可以產生與一個記憶體裝置群組相對應的電力模式資訊。
例如,電力模式資訊產生器213B可以基於一個記憶體裝置群組中包括的複數個記憶體裝置100中的每一個正在執行或被調度為要執行的操作來產生電力模式資訊。複數個記憶體裝置100中的每一個可以回應於來自主機300的請求或者與來自主機300的請求無關地執行或者要執行操作。
圖11是例示圖8和圖10所示的電力權重設置表的圖。
參照圖11,電力權重設置表212具有與圖8所示的電力權重設置表212A以及圖10所示的電力權重設置表212B相同的配置。
記憶體裝置的操作速度特徵可以劃分為快類型、典型類型和慢類型。在各種實施方式中,記憶體裝置的操作速度特徵可以劃分為更多的類型。
可以基於記憶體裝置的操作速度特徵來確定電力權重碼。例如,隨著電力權重碼具有更大的值,可以向記憶體裝置提供具有更高級別的電力。因此,隨著記憶體裝置的操作速度特徵變得越快,電力權重碼具有越低的值。相反,隨著記憶體裝置的操作速度特徵變得越慢,電力權重碼具有越高的值。當記憶體裝置的操作速度特徵屬參考級別時,電力權重碼可以具有預定值。在圖11中,預定值可以為0。如本文中關於參數使用的詞「預定」(諸如,預定值)是指在處理或演算法中使用該參數之前確定該參數的值。對於一些實施方式,在處理或演算法開始之前確定參數的值。在其它實施方式中,在處理或演算法期間但在處理或演算法中使用參數之前確定參數的值。
例如,當記憶體裝置的操作速度特徵是典型類型時,可以需要提供具有參考級別的電力來保持操作速度。因此,電力權重碼可以具有值0。當記憶體裝置的操作速度特徵是慢類型時,可以需要提供具有高於參考級別的級別的電力以提高操作速度。因此,電力權重碼可以具有正值。當記憶體裝置的操作速度特徵是快類型時,可以需要提供具有低於參考級別的級別的電力以降低操作速度。因此,電力權重碼可以具有負值。
換句話說,當記憶體裝置的操作速度特徵是典型類型時,可以需要向記憶體裝置提供具有參考級別的電力以執行記憶體裝置的正常操作。因此,電力權重碼可以具有值0。當記憶體裝置的操作速度特徵是慢類型時,可以需要提供具有高於參考級別的級別的電力以執行記憶體裝置的正常操作。因此,電力權重碼可以具有正值。當記憶體裝置的操作速度特徵是快類型時,即使將具有低於參考級別的級別的電力提供給記憶體裝置,記憶體裝置也可以執行正常操作。因此,電力權重碼可以具有負值。
在圖11中,當記憶體裝置的操作速度特徵是典型類型時,電力權重碼可以具有值0。當記憶體裝置的操作速度特徵是慢類型時,電力權重碼可以具有值+1。當記憶體裝置的操作速度特徵是快類型時,電力權重碼可以具有值-1。
基於記憶體裝置的操作速度所確定的電力權重碼的值的大小不限於這些實施方式。在各種實施方式中,當將操作速度特徵劃分為各種類型時,可以以各種方式設置電力權重碼的值的大小或電力權重碼之間的差值。
圖12是例示根據本揭示內容的實施方式的裝置特徵資訊的圖。
參照圖12,例示了關於參考圖7描述的第一記憶體裝置群組中包括的記憶體裝置Die_11~Die_14中的每一個的裝置特徵資訊。記憶體裝置Die_11的操作速度特徵是慢類型,並且記憶體裝置Die_11的電力權重碼具有值+1。記憶體裝置Die_12的操作速度特徵是慢類型,並且記憶體裝置Die_12的電力權重碼具有值+1。記憶體裝置Die_13的操作速度特徵是典型類型,並且記憶體裝置Die_13的電力權重碼具有值0。記憶體裝置Die_14的操作速度特徵是快類型,並且記憶體裝置Die_14的電力權重碼具有值-1。
圖13是例示根據本揭示內容的實施方式的電力特徵資訊產生操作的圖。
參照圖13,提供給記憶體裝置群組的電力的級別可以分為從第一級到第七級的級別。提供給記憶體裝置群組的電力的級別數量不限於這些實施方式。
在圖12中,第一級可以是向對應的記憶體裝置群組提供的電力的最小級別。第四級可以是向對應的記憶體裝置群組提供的電力的默認級別。第七級可以是向對應的記憶體裝置群組提供的電力的最大級別。
與記憶體裝置群組相對應的電力特徵資訊可以是表示基於透過對記憶體裝置群組中包括的各個記憶體裝置的電力權重碼進行合成而計算出的最終電力權重碼而確定的電力級別的資訊。
參照圖12,由於記憶體裝置Die_11的操作速度特徵是慢類型,並且記憶體裝置Die_11的電力權重碼具有值+1,因此提供給記憶體裝置群組的電力級別可以從作為基礎級別的第四級別增加到第五級別。由於記憶體裝置Die_12的操作速度特徵是慢類型,並且記憶體裝置Die_12的電力權重碼具有值+1,因此提供給記憶體裝置群組的電力級別可以從第五級別增加到第六級別。由於記憶體裝置Die_13的操作速度特徵是典型類型,並且記憶體裝置Die_13的電力權重碼具有值0,因此提供給記憶體裝置群組的電力級別可以保持第六級別。由於記憶體裝置Die_14的操作速度特徵是快類型,並且記憶體裝置Die_14的電力權重碼具有值-1,因此提供給記憶體裝置群組的電力級別可以從第六級別降低到第五級別。
因此,基於最終電力權重碼確定的、提供給第一記憶體裝置群組的電力級別可以是第五級別。當啟動儲存裝置時,根據電力特徵資訊確定的電力級別可以是被設置為靜態值的電力基礎級別。
圖14是例示圖8和圖10所示的電力控制資訊的圖。
參照圖14,電力控制資訊可以包括參考圖8和圖10描述的電力特徵資訊和電力模式資訊。電力特徵資訊可以是根據記憶體裝置的物理裝置特徵確定的關於電力消耗(電力基礎級別)的資訊。在實施方式中,物理裝置特徵可以指示記憶體裝置的操作速度特徵。電力基礎級別是靜態的,因為電力基礎級別固定為在設置操作中確定的值,並且該值是基於記憶體裝置的物理裝置特徵而確定的。在實施方式中,可以根據記憶體裝置群組中每個記憶體裝置的物理裝置特徵來設置與記憶體裝置群組相對應的電力基礎級別。電力模式資訊可以是關於依據記憶體裝置的操作環境而變化的電力消耗(電力操作級別)的資訊。電力操作級別根據記憶體裝置執行什麼操作是動態的。在實施方式中,可以根據記憶體裝置群組中的每個記憶體裝置的操作環境來設置與記憶體裝置群組相對應的電力操作級別。
記憶體裝置的操作環境可以指示就電力消耗而言記憶體裝置處於哪種操作狀態。在實施方式中,操作狀態可以包括用於省電的待機狀態、根據主機的請求執行前臺操作的狀態、與主機的請求無關地執行後臺操作的狀態等等。
在實施方式中,可以根據由記憶體裝置執行的操作的類型來細分操作狀態。例如,當以高電力消耗執行擦除操作或編程操作時的操作狀態和以相對低電力消耗執行讀取操作時的操作狀態可以不同。
在圖14中,第一電力模組的電力級別可以是第五級別,並且第一電力模組的電力模式可以是第一電力模式。第二電力模組的電力級別可以是第三級別,並且第二電力模組的電力模式可以是第二電力模式。
因此,可以將第一電力模組提供給第一記憶體裝置群組的電力的基礎級別設置為高於第二電力模組提供給第二記憶體裝置群組的電力的基礎級別。電力的基礎級別可以在儲存裝置的啟動操作中設置。
可以根據第一電力模式靈活地控制第一電力模組提供給第一記憶體裝置群組的電力。可以根據第二電力模式靈活地控制第二電力模組提供給第二記憶體裝置群組的電力。
因此,當第一電力模式和第二電力模式是相同的電力模式時,第一電力模組可以提供具有比第二電力模組所提供的電力的級別更高級別的電力。也就是說,當提供相同的電力模式時,電力級別可以確定由電力模組提供的電力的基礎級別,並且只要執行儲存裝置的啟動操作就可以執行設置電力的基礎級別的設置操作。
可以依據記憶體裝置群組中包括的記憶體裝置的操作狀態的改變來改變電力模式,例如低電力模式、默認模式或高電力模式。高電力模式下的電力操作級別可以高於低電力模式下的電力操作級別。因此,在電力模組的電力級別被設置為相同電力級別的狀態下,電力模組的電力基礎級別是相同的,但是由於高電力模式下的電力操作級別高於低電力模式下的電力操作級別,因此可以提供更大量的電力。
因此,當第一電力模式是與第二電力模式不同的電力模式時,不能確保第一電力模組提供的電力具有高於第二電力模組提供的電力的級別。根據每種電力模式,由第二電力模組提供的電力可以高於由第一電力模組提供的電力。例如,當第一電力模式是低電力模式並且第二電力模式是高電力模式時,與第一電力模組相比,第二電力模組可以根據情況提供大量的電力。
圖15是例示根據本揭示內容的實施方式的儲存裝置的操作的流程圖。
參照圖15,在步驟S1501中,儲存裝置可以執行啟動操作。
在步驟S1503中,儲存裝置可以基於記憶體裝置群組中包括的每個記憶體裝置的物理裝置特徵來設置提供給記憶體裝置群組的電力的基礎級別。
在步驟S1505中,儲存裝置可以基於記憶體裝置群組的操作環境來確定電力操作級別,或者從主機接收關於電力操作級別的資訊。電力操作級別可以是由記憶體裝置群組消耗的電力的級別,其根據記憶體裝置群組的操作環境而靈活地改變。
在步驟S1507中,儲存裝置可以基於在設置操作中確定的靜態電力基礎級別和依據記憶體裝置群組的操作環境而靈活地改變的動態電力操作級別,來控制提供給每個記憶體裝置群組的電力。
圖16是例示根據本揭示內容的實施方式的儲存裝置的操作的流程圖。
參照圖16,在步驟S1601中,儲存裝置可以執行啟動操作。
在步驟S1603中,儲存裝置可以基於記憶體裝置群組中包括的每個記憶體裝置的物理裝置特徵來產生電力特徵資訊。
在步驟S1605中,儲存裝置可以基於靜態電力特徵資訊來設置提供給每個記憶體裝置群組的電力的基礎級別。電力的基礎級別可以固定為在儲存裝置的啟動操作中確定的值。
在步驟S1607中,儲存裝置可以基於記憶體裝置群組的操作環境來產生電力模式資訊,或者從主機接收電力模式資訊。
在步驟S1609中,儲存裝置可以基於動態電力模式資訊來控制提供給每個記憶體裝置的電力。換句話說,儲存裝置可以基於根據記憶體裝置的操作狀態而確定的電力操作級別來靈活地控制所提供的電力。
圖17是例示根據本揭示內容的另一實施方式的儲存裝置的配置和操作的圖。
參照圖17,第一記憶體裝置群組可以包括記憶體裝置Die_11~Die_14。第二記憶體群組可以包括記憶體裝置Die_21~Die_24。
在圖17中,記憶體裝置Die_11、記憶體裝置Die_12和記憶體裝置Die_21中的每一個的操作速度特徵可以是快類型。記憶體裝置Die_13、記憶體裝置Die_14、記憶體裝置Die_22和記憶體裝置Die_23中的每一個的操作速度特徵可以是典型類型。記憶體裝置Die_24的操作速度特徵可以是慢類型。
當考慮參照圖12和圖13描述的最終電力權重碼時,與第二記憶體裝置群組的操作速度特徵相比,第一記憶體裝置群組的操作速度特徵可以相對是快類型。相反,與第一記憶體裝置群組的操作速度特徵相比,第二記憶體裝置群組的操作速度特徵可以相對是慢類型。
第一記憶體裝置群組中包括的記憶體裝置Die_11~Die_14可以透過一個通道共同耦接至記憶體控制器200。第二記憶體裝置群組中包括的記憶體裝置Die_21~Die_24可以透過一個通道共同耦接至記憶體控制器200。
在實施方式中,記憶體控制器200可以包括命令控制器250和裝置資訊管理器260。
命令控制器250可以向記憶體裝置群組中包括的每個記憶體裝置提供命令。命令控制器250可以基於從裝置資訊管理器260接收到的裝置特徵資訊來設置記憶體裝置群組和記憶體裝置的優先級順序。隨著記憶體裝置的操作速度特徵變得越快,記憶體裝置的優先級順序可以設置得越高。隨著記憶體裝置的操作速度特徵變得越慢,記憶體裝置的優先級順序可以設置得越低。
命令控制器250可以同時從主機300接收請求和標誌資訊。標誌資訊可以是表示由主機300提供的請求是否是優先級請求的資訊。
例如,當標誌資訊具有邏輯值「1」時,請求可以是優先級請求。當標誌資訊具有邏輯值「0」時,請求可以是普通請求。在另一實施方式中,當標誌資訊具有邏輯值「0」時,請求可以是優先級請求。當標誌資訊具有邏輯值「1」時,請求可以是普通請求。在各種實施方式中,標誌資訊可以包括表示請求具有的優先級順序的資訊。標誌資訊可以根據優先級順序的數量包括兩個或更多位元的資料。
命令控制器250可以確定由主機300提供的請求是否是優先級請求。優先級請求可以是預期要在具有快速操作速度特徵的記憶體裝置中處理的請求。
命令控制器250可以從裝置資訊管理器260接收裝置特徵資訊。裝置特徵資訊可以包括關於記憶體裝置群組中包括的每個記憶體裝置的操作速度特徵的資訊。命令控制器250可以基於關於記憶體裝置的操作速度特徵的資訊,來設置記憶體裝置群組和每個記憶體裝置的優先級順序。命令控制器250可以相對於處於待機狀態的記憶體裝置設置優先級順序。隨著記憶體裝置的操作速度變得越快,命令控制器250可以將記憶體裝置的優先級順序設置為越高。隨著記憶體裝置的操作速度變得越慢,命令控制器250可以將記憶體裝置的優先級順序設置為越低。
透過考慮記憶體裝置群組和記憶體裝置的優先級順序,命令控制器250可以回應於來自主機300的請求向記憶體裝置提供命令和資料。
例如,當來自主機300的請求是優先級請求時,命令控制器250可以透過考慮記憶體裝置的優先級順序,回應於來自主機300的請求向記憶體裝置提供命令和資料。當來自主機300的請求是普通請求時,命令控制器250可以回應於來自主機300的請求向記憶體裝置提供命令和資料,而與記憶體裝置的優先級順序無關。
例如,第一命令可以是根據來自主機300的優先級請求的命令。期望在具有快的操作速度特徵的記憶體裝置中處理第一命令,因此,命令控制器250可以向第一記憶體裝置群組提供第一命令。
透過考慮優先級順序,命令控制器250可以將第一命令和根據第一命令的資料提供給屬第一記憶體裝置群組的記憶體裝置當中的任何一個記憶體裝置。在實施方式中,命令控制器250可以將第一命令和根據第一命令的資料提供給屬第一記憶體裝置群組的記憶體裝置當中的具有最高優先級順序的記憶體裝置。
第二命令可以是根據來自主機300的普通請求的命令。不期望在具有快的操作速度特徵的記憶體裝置中處理第二命令,因此,與優先級順序無關地,命令控制器250可以將第二命令以及根據第二命令的資料提供給屬第二記憶體裝置群組的記憶體裝置當中的任何一個記憶體裝置。另選地,命令控制器250可以根據現有命令管理策略將第二命令和根據第二命令的資料提供給屬第二記憶體裝置群組的記憶體裝置當中的任何一個記憶體裝置。例如,命令控制器250可以將第二命令和根據第二命令的資料依序提供給優先級順序低於參考順序的記憶體裝置。
裝置資訊管理器260可以對應於參照圖10描述的電力資訊管理器。換句話說,裝置資訊管理器260可以向每個記憶體裝置提供裝置特徵命令,並從每個記憶體裝置獲取裝置特徵資訊。裝置特徵資訊可以包括關於記憶體裝置的操作速度特徵的資訊。
圖18是例示確定圖17中所示的記憶體裝置的優先級順序的操作的圖。
參照圖18,可以根據記憶體裝置所屬的記憶體裝置群組、記憶體裝置的操作速度特徵、以及記憶體裝置的操作狀態,來確定記憶體裝置的優先級順序。
例如,當操作狀態是已經正在運行中(「運行」)時,記憶體裝置不能根據新命令執行操作。因此,從要進行優先級排序的目標中排除該記憶體裝置。換句話說,操作狀態為空閒(「空閒」)的記憶體裝置可以被包括在要進行優先級排序的目標中。
可以透過考慮記憶體裝置群組中包括的每個記憶體裝置的操作速度特徵來確定記憶體裝置群組的優先級順序。例如,當根據操作速度特徵提供不同的操作權重碼時,當操作速度特徵為快類型時,操作權重碼可以具有+1的值。當操作速度特徵是典型類型時,操作權重碼可以具有值0。當操作速度特徵是慢類型時,操作權重碼可以具有值-1。
當使用與參照圖13描述的電力權重碼計算相似的方法執行計算時,第一記憶體裝置群組Group 1的最終操作權重碼可以具有值2。第二記憶體裝置群組Group 2的最終操作權重碼可以具有值0。因此,第一記憶體裝置群組Group 1比第二記憶體裝置群組Group 2具有更高的優先級順序。第一記憶體裝置群組Group 1可以比第二記憶體裝置群組Group 2具有更快的操作速度。
第一種情況Case 1是其中透過與記憶體裝置的操作速度相比,對記憶體裝置群組的操作速度給予權重來設置每個記憶體裝置的優先級順序。
由於第一記憶體裝置群組Group 1的操作速度快於第二記憶體裝置群組Group 2的操作速度,因此可以優先向第一記憶體裝置群組Group 1中的記憶體裝置Die_11~Die_14提供優先級順序。由於記憶體裝置Die_11和記憶體裝置Die_13正在操作,因此記憶體裝置Die_11和記憶體裝置Die_13被排除在要進行優先級排序的目標之外。由於記憶體裝置Die_12和記憶體裝置Die_14正待機,因此記憶體裝置Die_12和記憶體裝置Die_14可以包括在要進行優先級排序的目標中。由於記憶體裝置Die_12比記憶體裝置Die_14快,因此可以將記憶體裝置Die_12的優先級順序選擇為第一順序。可以將記憶體裝置Die_14的優先級順序選擇為第二順序。
以相同的方式,向第二記憶體裝置群組Group 2中的記憶體裝置Die_21~Die_24提供優先級順序。由於記憶體裝置Die_23正在運行,因此記憶體裝置Die_23被排除在要進行優先級排序的目標之外。可以將記憶體裝置Die_21的優先級順序選擇為第三順序。可以將記憶體裝置Die_22的優先級順序選擇為第四順序。可以將記憶體裝置Die_24的優先級順序選擇為第五順序。
第二種情況Case 2是其中透過與記憶體裝置群組的操作速度相比對記憶體裝置的操作速度給予權重,來設置每個記憶體裝置的優先級順序的示例。
由於記憶體裝置Die_11、記憶體裝置Die_13和記憶體裝置Die_24正在操作,因此記憶體裝置Die_11、記憶體裝置Die_13和記憶體裝置Die_24被排除在要進行優先級排序的目標之外。可以將屬第一記憶體裝置群組Group 1的記憶體裝置Die_12的優先級順序設置為第一順序,該記憶體裝置Die_12在操作速度特徵為快類型的記憶體裝置Die_12和記憶體裝置Die_21之間具有高的優先級順序。記憶體裝置Die_21的優先級順序可以被設置為第二順序。
可以將屬第一記憶體群組Group 1的記憶體裝置Die_14的優先級順序設置為第三順序,該記憶體裝置Die_14在操作速度特徵是典型類型的記憶體裝置Die_14和記憶體裝置Die_22之間具有高優先級順序。記憶體裝置Die_22的優先級順序可以設置為第四順序。
可以將操作速度特徵為慢類型的記憶體裝置Die_24的優先級順序設置為第五順序。
可以依據記憶體裝置的操作特性來以各種方式設置每個記憶體裝置的優先級順序。在各種實施方式中,等於或小於參考順序的記憶體裝置的優先級順序可以設置為相同順序。相反,等於或大於參考順序的記憶體裝置的優先級順序可以設置為相同順序。
圖19是例示圖17所示的記憶體控制器的操作的流程圖。
參照圖19,在步驟S1901中,記憶體控制器可以基於記憶體裝置群組中包括的每個記憶體裝置的物理裝置特徵來產生裝置特徵資訊。裝置特徵資訊可以包括關於每個記憶體裝置的操作速度特徵的資訊。
在步驟S1903中,記憶體控制器可以透過使用裝置特徵資訊來確定記憶體裝置群組和記憶體裝置的優先級順序。
在步驟S1905中,記憶體控制器可以接收主機請求和標誌資訊。
在步驟S1907中,記憶體控制器可以基於標誌資訊確定主機請求是否是優先級請求。作為確定結果,當主機請求是優先級請求時,記憶體控制器前進到步驟S1909。作為確定結果,當主機請求是普通請求而不是優先級請求時,記憶體控制器前進到步驟S1911。
在步驟S1909中,記憶體控制器可以透過考慮記憶體裝置的優先級順序,根據主機請求向記憶體裝置提供命令和資料。例如,記憶體控制器可以向處於待機狀態的記憶體裝置當中的具有最高優先級順序的記憶體裝置提供命令和資料。
在步驟S1911中,記憶體控制器可以根據主機請求向記憶體裝置提供命令和資料,而與記憶體裝置的優先級順序無關。另選地,記憶體控制器可以基於現有的記憶體命令調度策略,根據主機請求向記憶體裝置提供命令和資料。
圖20是例示圖1所示的記憶體控制器的另一實施方式的圖。
參照圖20,記憶體控制器1000耦接至主機和記憶體裝置。記憶體控制器1000被配置為回應於從主機接收的請求來存取記憶體裝置。例如,記憶體控制器1000被配置為控制記憶體裝置的讀取操作、編程操作、擦除操作和後臺操作。記憶體控制器1000被配置為提供記憶體裝置和主機之間的介面連接。記憶體控制器1000被配置為驅動用於控制記憶體裝置的韌體。
記憶體控制器1000可以包括處理器1010、記憶體緩衝器1020、錯誤校正碼(ECC)電路1030、主機介面1040、緩衝器控制器1050、記憶體介面1060和匯流排1070。
匯流排1070可以被配置為在記憶體控制器1000的組件之間提供通道。
處理器1010可以控制記憶體控制器1000的整體操作,並且執行邏輯操作。處理器1010可以透過主機介面1040與外部主機通訊,並且可以透過記憶體介面1060與記憶體裝置通訊。此外,處理器1010可以透過緩衝器控制器1050與記憶體緩衝器1020通訊。處理器1010可以使用記憶體緩衝器1020作為工作記憶體、快取記憶體或緩衝記憶體來控制儲存裝置的操作。
處理器1010可以執行快閃記憶體轉換層(FTL)的功能。處理器1010可以透過FTL將由主機提供的邏輯區塊位址(LBA)轉換為物理區塊位址(PBA)。FTL可以接收LBA,使用映射表,以將其轉換為PBA。根據映射單位,存在FTL的幾種位址映射方法。代表性位址映射方法包括頁映射方法、區塊映射方法和混合映射方法。
處理器1010被配置為隨機化從主機接收的資料。例如,處理器1010可以使用隨機化種子來隨機化從主機接收的資料。提供隨機化資料作為要儲存到記憶體裝置的資料以被編程到記憶體單元陣列中。
在讀取操作中,處理器1010被配置為對從記憶體裝置接收的資料進行去隨機化。例如,處理器1010可以使用去隨機化種子來對從記憶體裝置接收的資料進行去隨機化。經去隨機化的資料可以被輸出給主機。
在實施方式中,處理器1010可以透過驅動軟體或韌體來執行隨機化和去隨機化。
記憶體緩衝器1020可以作為處理器1010的工作記憶體、快取記憶體或緩衝記憶體。記憶體緩衝器1020可以儲存由處理器1010執行的代碼和命令。記憶體緩衝器1020可以包括靜態RAM(SRAM)或動態RAM(DRAM)。
ECC電路1030可以執行ECC操作。ECC電路1030可以對要透過記憶體介面1060寫入記憶體裝置中的資料執行ECC編碼。經ECC編碼的資料可以透過記憶體介面1060傳送到記憶體裝置。ECC電路1030可以對透過記憶體介面1060從記憶體裝置接收的資料執行ECC解碼。在示例中,ECC電路1030可以包括在記憶體介面1060中作為記憶體介面1060的組件。
主機介面1040可以在處理器1010的控制下與外部主機通訊。主機介面1040可以使用諸如通用序列匯流排(USB)、序列AT附件(SATA)、高速晶片互連(HSIC)、小型電腦系統介面(SCSI)、火線、周邊元件互連(PCI),PCI快速(PCIe)、快速非揮發性記憶體(NVMe)、通用快閃記憶體儲存(UFS)、安全數位(SD)卡、多媒體卡(MMC)、嵌入式MMC(eMMC)、雙列直插式記憶體模組(DIMM)、帶暫存器的DIMM(RDIMM)和負載降低的DIMM(LRDIMM)之類的各種通訊方式中的至少一種與主機通訊。
緩衝器控制器1050被配置為在處理器1010的控制下控制記憶體緩衝器1020。
記憶體介面1060被配置為在處理器1010的控制下與記憶體裝置通訊。記憶體介面1060可以透過通道與記憶體裝置通訊命令、位址和資料。
在示例中,記憶體控制器1000可以不包括記憶體緩衝器1020和緩衝器控制器1050。
在示例中,處理器1010可以透過使用代碼來控制記憶體控制器1000的操作。處理器1010可以從設置於記憶體控制器1000中的非揮發性記憶體裝置(例如,唯讀記憶體(ROM))載入代碼。在另一示例中,處理器1010可以透過記憶體介面1060從記憶體裝置載入代碼。
在示例中,記憶體控制器1000的匯流排1070可以被劃分為控制匯流排和資料匯流排。資料匯流排可以被配置為在記憶體控制器1000中傳輸資料,並且控制匯流排可以被配置為在記憶體控制器1000中傳輸諸如命令和位址之類的控制資訊。資料匯流排和控制匯流排彼此分離開,並且彼此之間可以不互相干擾或影響。資料匯流排可以耦接至主機介面1040、緩衝器控制器1050、ECC電路1030和記憶體介面1060。控制匯流排可以耦接至主機介面1040、處理器1010、緩衝器控制器1050、記憶體緩衝器1020和記憶體介面1060。
圖21是例示根據本揭示內容的實施方式的應用儲存裝置的記憶卡系統的方塊圖。
參照圖21,記憶卡系統2000包括記憶體控制器2100、記憶體裝置2200和連接器2300。
記憶體控制器2100耦接至記憶體裝置2200。記憶體控制器2100被配置為存取記憶體裝置2200。例如,記憶體控制器2100被配置為控制記憶體裝置2200的讀取操作、寫入操作、擦除操作和後臺操作。記憶體控制器2100被配置為提供記憶體裝置2200與主機之間的介面連接。記憶體控制器2100被配置為驅動用於控制記憶體裝置2200的韌體。記憶體控制器2100可以與參照圖1描述的記憶體控制器200相同地實現。
在示例中,記憶體控制器2100可以包括諸如隨機存取記憶體(RAM)、處理單元、主機介面、記憶體介面和ECC電路之類的組件。
記憶體控制器2100可以透過連接器2300與外部裝置通訊。記憶體控制器2100可以根據特定的通訊協定與外部裝置(例如,主機)通訊。在示例中,記憶體控制器2100可以透過諸如通用序列匯流排(USB)、多媒體卡(MMC)、嵌入式MMC(eMMC)、周邊元件互連(PCI)、PCI快速(PCIe)、先進技術附件(ATA)、序列ATA(SATA)、並行ATA(PATA)、小型電腦系統介面(SCSI)、增強型小型磁碟介面(ESDI)、整合裝置電路(IDE)、火線、通用快閃記憶體儲存(UFS)、Wi-Fi、藍牙和NVMe之類的各種通訊協定中的至少一種與外部裝置通訊。
在示例中,可以用諸如電可擦除可編程ROM(EEPROM)、NAND快閃記憶體、NOR快閃記憶體、相變RAM(PRAM)、電阻RAM(ReRAM)、鐵電RAM(FRAM)和自旋轉移力矩RAM(STT-MRAM)之類的各種非揮發性記憶體裝置來實現記憶體裝置2200。
記憶體控制器2100和記憶體裝置2200可以集成到單個半導體裝置中,以構成記憶卡。例如,記憶體控制器2100和記憶體裝置2200可以構成諸如PC卡(個人電腦記憶卡國際協會(PCMCIA))、緊湊型快閃記憶體(CF)卡、智慧媒體卡(SM和SMC)、儲存棒、多媒體卡(MMC、RS-MMC、微型MMC和eMMC)、SD卡(SD、迷你SD、微型SD和SDHC)和通用快閃記憶體儲存(UFS)之類的記憶卡。
圖22是例示根據本揭示內容的實施方式的應用了儲存裝置的例如固態硬碟(SSD)系統的方塊圖。
參照圖22,SSD系統3000包括主機3100和SSD 3200。SSD 3200透過信號連接器3001與主機3100交換信號SIG,並透過電力連接器3002接收電力PWR。SSD 3200包括SSD控制器3210、複數個快閃記憶體3221~322n、輔助電源3230和緩衝記憶體3240。
在實施方式中,SSD控制器3210可以作為參照圖1描述的記憶體控制器200。
SSD控制器3210可以回應於從主機3100接收到的信號SIG來控制複數個快閃記憶體3221~322n。在示例中,信號SIG可以是基於主機3100和SSD 3200之間的介面連接的信號。例如,信號SIG可以是由諸如通用序列匯流排(USB)、多媒體卡(MMC)、嵌入式MMC(eMMC)、周邊元件互連(PCI)、PCI快速(PCIe)、先進技術附件(ATA)、序列ATA(SATA)、並行ATA(PATA)、小型電腦系統介面(SCSI)、增強型小型磁碟介面(ESDI)、整合裝置電路(IDE)、火線、通用快閃記憶體儲存(UFS)、WI-FI、藍牙和NVMe之類的介面中的至少一個定義的信號。
輔助電源3230透過電力連接器3002耦接至主機3100。當來自主機3100的電力的供應不平穩時,輔助電源3230可以提供SSD 3200的電力。在示例中,輔助電源3230可以位於SSD 3200中,或者位於SSD 3200的外部。例如,輔助電源3230可以位於主機板上,並向SSD 3200提供輔助電力。
緩衝記憶體3240作為SSD 3200的緩衝記憶體操作。例如,緩衝記憶體3240可以臨時儲存從主機3100接收的資料或從複數個快閃記憶體3221~322n接收的資料,或者臨時儲存快閃記憶體3221~322n的元資料(例如,映射表)。緩衝記憶體3240可以包括諸如DRAM、SDRAM、DDR SDRAM、LPDDR SDRAM和GRAM之類的揮發性記憶體,或者諸如FRAM、ReRAM、STT-MRAM和PRAM之類的非揮發性記憶體。
圖23是例示根據本揭示內容的實施方式的應用了儲存裝置的使用者系統的方塊圖。
參照圖23,使用者系統4000包括應用處理器4100、記憶體模組4200、網路模組4300、儲存模組4400和使用者介面4500。
應用處理器4100可以驅動使用者系統4000中包括的組件、作業系統(OS)、使用者程式等。在示例中,應用處理器4100可以包括用於控制使用者系統4000中包括的組件、介面、圖形引擎等的控制器。應用處理器4100可以被設置為系統單晶片(SoC)。
記憶體模組4200可以作為使用者系統4000的主記憶體、工作記憶體、緩衝記憶體或快取記憶體。記憶體模組4200可以包括諸如DRAM、SDRAM、DDR SDRAM、DDR2 SDRM、DDR3 SDRAM、LPDDR SDRAM、LPDDR2 SDRAM和LPDDR3 SDRAM之類的揮發性隨機存取記憶體,或諸如PRAM、ReRAM、MRAM和FRAM之類的非揮發性隨機存取記憶體。在示例中,應用處理器4100和儲存模組4200可以透過基於層疊式封裝(PoP)進行封裝而被設置為一個半導體封裝件。
網路模組4300可以與外部裝置通訊。在示例中,網路模組4300可以支持諸如分碼多重進接(CDMA)、全球行動通訊系統(GSM)、寬頻CDMA(WCDMA)、CDMA-2000、分時多重進接(TDMA)、長期演進(LTE)、Wimax、WLAN、UWB、藍牙和Wi-Fi之類的無線通訊。在示例中,網路模組4300可以包括在應用處理器4100中。
儲存模組4400可以儲存資料。例如,儲存模組4400可以儲存從應用處理器4100接收的資料。另選地,儲存模組4400可以將其內儲存的資料發送給應用處理器4100。在示例中,儲存模組4400可以用諸如相變RAM(PRAM)、磁RAM(MRAM)、電阻RAM(RRAM)、NAND快閃記憶體、NOR快閃記憶體或具有三維結構的NAND快閃記憶體之類的非揮發性半導體記憶體裝置來實現。在示例中,儲存模組4400可以被設置為諸如使用者系統4000的記憶卡或外部驅動器之類的可移動驅動器。
在示例中,儲存模組4400可以包括複數個非揮發性記憶體裝置,並且複數個非揮發性記憶體裝置可以與參照圖1描述的記憶體裝置100等同地或基本相同地操作。儲存模組4400可以與參考圖1描述的儲存裝置50等同地或基本相同地操作。
使用者介面4500可以包括用於向應用處理器4100輸入資料或命令或向外部裝置輸出資料的介面。在示例中,使用者介面4500可以包括使用者輸入介面,諸如鍵盤、小鍵盤、按鈕、觸控面板、觸控螢幕、觸控板、觸控球、相機、麥克風、陀螺儀感測器、振動感測器和壓電元件。使用者介面4500可以包括諸如液晶顯示器(LCD)、有機發光二極體(OLED)顯示裝置、主動矩陣OLED(AMOLED)顯示裝置、LED、揚聲器和監視器之類的使用者輸出介面。
根據本揭示內容,能夠提供一種具有高效電力供應能力的儲存裝置及其操作方法。
雖然已經參照本揭示內容的實施方式的一些示例示出並描述了本揭示內容,但是本發明所屬技術領域中具有通常知識者將理解,在不脫離如所附申請專利範圍及其等同物所定義的本揭示內容的精神和範圍的情況下,可以在形式和細節上進行各種改變。因此,本揭示內容的範圍不應限於實施方式的上述示例,而應不僅由所附申請專利範圍而且還應由其等同物確定。
在上述實施方式中,全部步驟可以被選擇性地執行或可以省略部分步驟。在每個實施方式中,步驟並非必須根據所描述的順序執行,並且可以重新排列。在本說明書和圖式中公開的實施方式僅是示例,以促進對本揭示內容的理解,並且本揭示內容不限於此。也就是說,對於本發明所屬技術領域中具有通常知識者而言顯而易見的是,在本揭示內容的技術範圍的基礎上可以進行各種修改。
此外,已經在圖式和說明書中描述了本揭示內容的實施方式的示例。儘管這裡使用特定術語,但是這些術語僅是為了解釋本揭示內容的實施方式。因此,本揭示內容不限於上述實施方式,並且在本揭示內容的精神和範圍內可以有許多變型。對於本發明所屬技術領域中具有通常知識者應當顯而易見的是,除了本文公開的實施方式之外,還可以在本揭示內容的技術範圍的基礎上進行各種修改。
50:儲存裝置
100:記憶體裝置
110:記憶體單元陣列
120:周邊電路
121:位址解碼器
122:電壓產生器
123:讀/寫電路
124:資料輸入/輸出電路
125:感測電路
130:控制邏輯
131:偏斜監測器
200:記憶體控制器
210A:電力資訊管理器
210B:電力資訊管理器
211A:電力特徵資訊產生器
211B:電力特徵資訊產生器
212:電力權重設置表
212A:電力權重設置表
212B:電力權重設置表
213B:電力模式資訊產生器
250:命令控制器
260:裝置資訊管理器
300:主機
400:電力管理裝置
410:電力模組控制器
420:電力模組群組
1000:記憶體控制器
1010:處理器
1020:記憶體緩衝器
1030:錯誤校正碼電路
1040:主機介面
1050:緩衝器控制器
1060:記憶體介面
1070:匯流排
2000:記憶卡系統
2100:記憶體控制器
2200:記憶體裝置
2300:連接器
3000:SSD系統
3001:信號連接器
3002:電力連接器
3100:主機
3200:SSD
3210:SSD控制器
3221~322n:快閃記憶體
3230:輔助電源
3240:緩衝記憶體
4000:使用者系統
4100:應用處理器
4200:記憶體模組
4300:網路模組
4400:儲存模組
4500:使用者介面
+X:方向
+Y:方向
+Z:方向
ADDR:位址
BL1~BLm:位元線
BLK1~BLKz:記憶體區塊
Case 1:第一種情況
Case 2:第二種情況
CH1:第一通道
CH2:第二通道
CHn:第n通道
CMD:命令
CSL:公共源極線
CS11~CS1m:單元串
CS11’~CS1m’:單元串
CS21~CS2m:單元串
CS21’~CS2m’:單元串
DATA:資料
Die_11~Die_14:記憶體裝置
Die_21~Die_24:記憶體裝置
DL:資料線
DSL1~ DSL2:汲極選擇線
DST:汲極選擇電晶體
FAIL:失敗信號
Group 1:第一記憶體裝置群組
Group 2:第二記憶體裝置群組
MC1~MCn:記憶體單元
OPSIG:操作信號
PASS:通過信號
PB1~PBm:頁緩衝器
PBSIGNALS:讀/寫電路控制信號
PL:管道線
PT:管式電晶體
RADD:列位址
RL:列線
S1501~ S1507:步驟
S1601~ S1609:步驟
S1901~S1911:步驟
SST:源極選擇電晶體
SSL1~ SSL2:源極選擇線
Vop:操作電壓
VPB:感測電壓
VRYBIT:允許位元
WAY1~WAY4:路
WL1~WLn:第一字元線至第n字元線
現在將在下文中參照圖式描述實施方式的示例。
圖1是例示根據本揭示內容的實施方式的儲存裝置的圖。
圖2是例示圖1所示的記憶體裝置的結構的圖。
圖3是例示圖2所示的記憶體單元陣列的實施方式的圖。
圖4是例示圖3所示的記憶體區塊當中的任何一個記憶體區塊的電路圖。
圖5是例示圖3所示的記憶體區塊當中的一個記憶體區塊的另一實施方式的電路圖。
圖6是例示用於控制複數個記憶體裝置的記憶體控制器的操作的圖。
圖7是例示根據本揭示內容的實施方式的儲存裝置的配置和操作的圖。
圖8是例示圖7所示的記憶體控制器的配置和操作的圖。
圖9是例示根據本揭示內容的另一實施方式的儲存裝置的配置和操作的圖。
圖10是例示圖9所示的記憶體控制器的配置和操作的圖。
圖11是例示圖8和圖10所示的電力權重設置表的圖。
圖12是例示根據本揭示內容的實施方式的裝置特徵資訊的圖。
圖13是例示根據本揭示內容的實施方式的電力特徵資訊產生操作的圖。
圖14是例示圖8和圖10所示的電力控制資訊的圖。
圖15是例示根據本揭示內容的實施方式的儲存裝置的操作的流程圖。
圖16是例示根據本揭示內容的實施方式的儲存裝置的操作的流程圖。
圖17是例示根據本揭示內容的另一實施方式的儲存裝置的配置和操作的圖。
圖18是例示確定圖17所示的記憶體裝置的優先級順序的操作的圖。
圖19是例示圖17所示的記憶體控制器的操作的流程圖。
圖20是例示圖1所示的記憶體控制器的另一實施方式的圖。
圖21是例示根據本揭示內容的實施方式的應用了儲存裝置的記憶卡系統的方塊圖。
圖22是示例性地例示根據本揭示內容的實施方式的應用了儲存裝置的固態硬碟(SSD)系統的方塊圖。
圖23是例示根據本揭示內容的實施方式的應用了儲存裝置的使用者系統的方塊圖。
無
50:儲存裝置
100:記憶體裝置
200:記憶體控制器
300:主機
400:電力管理裝置
Claims (22)
- 一種儲存裝置,該儲存裝置包括: 記憶體裝置群組,所述記憶體裝置群組包括複數個記憶體裝置; 記憶體控制器,所述記憶體控制器被配置為基於所述複數個記憶體裝置中的每一個的物理裝置特徵來產生關於由所述記憶體裝置群組消耗的電力之電力特徵資訊;以及 電力管理裝置,所述電力管理裝置被配置為基於所述電力特徵資訊和電力模式資訊來控制提供給所述記憶體裝置群組的電力, 其中,所述電力模式資訊是指根據所述記憶體裝置群組的操作環境確定的電力消耗。
- 如請求項1所述的儲存裝置, 其中,所述記憶體裝置群組中包括的所述複數個記憶體裝置透過至少一個通道耦接至所述記憶體控制器, 其中,所述記憶體控制器向主機提供所述電力特徵資訊,並且 其中,所述電力管理裝置從所述主機接收所述電力模式資訊和所述電力特徵資訊。
- 如請求項1所述的儲存裝置,其中,在所述儲存裝置已經啟動之後,所述記憶體控制器產生所述電力特徵資訊。
- 如請求項1所述的儲存裝置,其中,所述記憶體控制器向所述記憶體裝置提供裝置特徵命令,並且從所述記憶體裝置獲取關於所述記憶體裝置的操作速度的裝置特徵資訊。
- 如請求項4所述的儲存裝置,其中,所述記憶體裝置包括偏斜監測器,所述偏斜監測器被配置為透過將所述記憶體裝置的定時偏斜與參考值進行比較來產生所述裝置特徵資訊。
- 如請求項5所述的儲存裝置,其中,所述偏斜監測器基於所述記憶體裝置的ZQ校準或環形振盪器延遲(ROD)來測量所述定時偏斜。
- 如請求項4所述的儲存裝置,其中,所述記憶體控制器透過使用與所述複數個記憶體裝置中的每一個相對應的電力權重碼來產生所述電力特徵資訊, 其中,所述裝置特徵資訊包括根據所述記憶體裝置的操作速度確定的電力權重碼。
- 如請求項1所述的儲存裝置,其中,所述電力管理裝置包括: 電力模組,所述電力模組被配置為向所述記憶體裝置群組提供電力;以及 電力模組控制器,所述電力模組控制器被配置為基於所述電力特徵資訊和所述電力模式資訊來控制由所述電力模組提供的電力。
- 如請求項8所述的儲存裝置,其中,所述電力模組控制器基於所述電力特徵資訊來設置所提供的電力的基礎級別,並且基於所述電力模式資訊來控制所提供的電力,所述電力模式資訊是基於所述複數個記憶體裝置中的每一個正在執行或被調度為要執行的操作而確定的。
- 一種儲存裝置,該儲存裝置包括: 記憶體裝置群組,所述記憶體裝置群組包括複數個記憶體裝置; 記憶體控制器,所述記憶體控制器被配置為基於所述複數個記憶體裝置中的每一個的物理裝置特徵來產生關於由所述記憶體裝置群組消耗的電力之電力特徵資訊,並且基於所述記憶體裝置群組的操作環境來產生關於由所述記憶體裝置群組消耗的電力之電力模式資訊;以及 電力管理裝置,所述電力管理裝置被配置為基於所述電力特徵資訊和所述電力模式資訊來控制提供給所述記憶體裝置群組的電力。
- 如請求項10所述的儲存裝置,其中,所述記憶體裝置群組中包括的所述複數個記憶體裝置透過至少一個通道耦接至所述記憶體控制器。
- 如請求項10所述的儲存裝置,其中,所述記憶體控制器基於所述複數個記憶體裝置中的每一個正在執行或被調度為要執行的操作來產生所述電力模式資訊。
- 如請求項10所述的儲存裝置,其中,在所述儲存裝置已經啟動之後,所述記憶體控制器產生所述電力特徵資訊。
- 如請求項10所述的儲存裝置,其中,所述記憶體控制器向所述記憶體裝置提供裝置特徵命令,並且從所述記憶體裝置獲取關於所述記憶體裝置的操作速度的裝置特徵資訊。
- 如請求項14所述的儲存裝置,其中,所述記憶體裝置包括偏斜監測器,所述偏斜監測器被配置為測量所述記憶體裝置的定時偏斜,並且透過將所述定時偏斜與參考值進行比較來產生所述裝置特徵資訊。
- 如請求項14所述的儲存裝置,其中,所述記憶體控制器透過使用與所述複數個記憶體裝置中的每一個相對應的電力權重碼來產生所述電力特徵資訊, 其中,所述裝置特徵資訊包括根據所述記憶體裝置的操作速度確定的電力權重碼。
- 如請求項10所述的儲存裝置,其中,所述電力管理裝置包括: 電力模組,所述電力模組被配置為向所述記憶體裝置群組提供電力;以及 電力模組控制器,所述電力模組控制器被配置為基於所述電力特徵資訊來設置由所述電力模組提供的電力的基礎級別,並且基於所述電力模式資訊來控制所提供的電力,所述電力模式資訊是基於所述複數個記憶體裝置中的每一個正在執行的或被調度為要執行的操作而確定的。
- 一種用於操作儲存裝置的方法,該方法包括以下步驟: 基於複數個記憶體裝置中的每一個的物理裝置特徵,產生關於由包括所述複數個記憶體裝置的記憶體裝置群組消耗的電力之電力特徵資訊; 基於所述電力特徵資訊來設置提供給所述記憶體裝置群組的電力的基礎級別;以及 基於關於電力消耗的電力模式資訊來控制所提供的電力,所述電力模式資訊是基於所述記憶體裝置群組的操作環境而確定的。
- 如請求項18所述的方法,其中,產生所述電力特徵資訊的步驟包括以下步驟: 產生指示所述複數個記憶體裝置中的每一個的操作速度的裝置特徵資訊;以及 透過使用所述裝置特徵資訊中的電力權重碼來產生所述電力特徵資訊, 其中,所述裝置特徵資訊包括根據所述記憶體裝置的操作速度確定的電力權重碼。
- 如請求項19所述的方法,其中,產生所述裝置特徵資訊的步驟包括以下步驟: 測量記憶體裝置的定時偏斜;以及 基於所述定時偏斜和參考值的比較結果,產生與所述記憶體裝置相對應的所述裝置特徵資訊。
- 如請求項18所述的方法,該方法還包括以下步驟:從主機接收所述電力模式資訊。
- 如請求項18所述的方法,該方法還包括以下步驟:基於所述複數個記憶體裝置中的每一個正在執行或被調度為要執行的操作來產生所述電力模式資訊。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2019-0055120 | 2019-05-10 | ||
KR1020190055120A KR20200129943A (ko) | 2019-05-10 | 2019-05-10 | 저장 장치 및 그 동작 방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW202042221A true TW202042221A (zh) | 2020-11-16 |
Family
ID=72943359
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW108146677A TW202042221A (zh) | 2019-05-10 | 2019-12-19 | 儲存裝置及儲存裝置的操作方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US20200356153A1 (zh) |
KR (1) | KR20200129943A (zh) |
CN (1) | CN111913556A (zh) |
DE (1) | DE102020200625A1 (zh) |
SG (1) | SG10201914009XA (zh) |
TW (1) | TW202042221A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI776653B (zh) * | 2021-08-24 | 2022-09-01 | 緯穎科技服務股份有限公司 | 用於控制儲存裝置的控制系統以及控制方法 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11454941B2 (en) | 2019-07-12 | 2022-09-27 | Micron Technology, Inc. | Peak power management of dice in a power network |
US11079829B2 (en) | 2019-07-12 | 2021-08-03 | Micron Technology, Inc. | Peak power management of dice in a power network |
US11175837B2 (en) * | 2020-03-16 | 2021-11-16 | Micron Technology, Inc. | Quantization of peak power for allocation to memory dice |
TWI798931B (zh) * | 2021-11-12 | 2023-04-11 | 鯨鏈科技股份有限公司 | 晶圓對晶圓技術之輸入及輸出電路與使用其之晶片裝置 |
US20230229217A1 (en) * | 2022-01-14 | 2023-07-20 | Samsung Electronics Co., Ltd. | Systems and methods for power relaxation on startup |
-
2019
- 2019-05-10 KR KR1020190055120A patent/KR20200129943A/ko unknown
- 2019-12-19 TW TW108146677A patent/TW202042221A/zh unknown
- 2019-12-24 US US16/726,746 patent/US20200356153A1/en not_active Abandoned
- 2019-12-30 CN CN201911391405.1A patent/CN111913556A/zh not_active Withdrawn
- 2019-12-31 SG SG10201914009XA patent/SG10201914009XA/en unknown
-
2020
- 2020-01-21 DE DE102020200625.3A patent/DE102020200625A1/de not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI776653B (zh) * | 2021-08-24 | 2022-09-01 | 緯穎科技服務股份有限公司 | 用於控制儲存裝置的控制系統以及控制方法 |
Also Published As
Publication number | Publication date |
---|---|
SG10201914009XA (en) | 2020-12-30 |
DE102020200625A1 (de) | 2020-11-12 |
US20200356153A1 (en) | 2020-11-12 |
CN111913556A (zh) | 2020-11-10 |
KR20200129943A (ko) | 2020-11-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20210173785A1 (en) | Storage device and method of operating the same | |
US11256614B2 (en) | Memory controller for allocating logical address and method of operating the same | |
TW202042221A (zh) | 儲存裝置及儲存裝置的操作方法 | |
US10846002B2 (en) | Memory controller to adjust the size of write data, operating method therof and storage device including the same | |
US11531492B2 (en) | Device and method of operating the same | |
US11307803B2 (en) | Storage device for suspending program operation and performing read operation and operating method thereof | |
US11360707B2 (en) | Memory controller for replacing bad blocks with reserved blocks and operating method thereof | |
US20210279132A1 (en) | Memory controller and method of operating the same | |
KR20210061174A (ko) | 메모리 컨트롤러 및 그 동작 방법 | |
CN112445426A (zh) | 存储器控制器及其操作方法 | |
US11360886B2 (en) | Storage device and operating method thereof | |
US11978519B2 (en) | Storage device and operating method thereof | |
US11543998B2 (en) | Memory controller for controlling different numbers of memory devices and storage device including the same | |
CN114115708A (zh) | 存储装置及其操作方法 | |
US20200201547A1 (en) | Storage device and method of operating the same | |
US11989446B2 (en) | Host device, storage device, and method of operating the same | |
TW202314472A (zh) | 計算系統及其操作方法 | |
US11366725B2 (en) | Storage device and method of operating the same | |
US11449277B2 (en) | Memory controller and method of operating the same | |
US11886314B2 (en) | Memory system and operating method thereof | |
US11669280B2 (en) | Storage device and operating method thereof | |
US11210223B2 (en) | Storage device and operating method thereof | |
US11500768B2 (en) | Storage device performing garbage collection and method of operating the same | |
US20220180946A1 (en) | Memory controller and operating method thereof | |
US20230058630A1 (en) | Computing system and operating method thereof |