CN112445426A - 存储器控制器及其操作方法 - Google Patents

存储器控制器及其操作方法 Download PDF

Info

Publication number
CN112445426A
CN112445426A CN202010748920.7A CN202010748920A CN112445426A CN 112445426 A CN112445426 A CN 112445426A CN 202010748920 A CN202010748920 A CN 202010748920A CN 112445426 A CN112445426 A CN 112445426A
Authority
CN
China
Prior art keywords
memory
memory device
memory devices
request
dummy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010748920.7A
Other languages
English (en)
Inventor
赵圣烨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN112445426A publication Critical patent/CN112445426A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4099—Dummy cell treatment; Reference voltage generators
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/161—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement
    • G06F13/1621—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement by maintaining request order
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1689—Synchronisation and timing concerns
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0662—Virtualisation aspects
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1066—Output synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Human Computer Interaction (AREA)
  • Computer Hardware Design (AREA)
  • Databases & Information Systems (AREA)
  • Read Only Memory (AREA)

Abstract

一种能够顺序地增大或减小由多个存储器装置消耗的总电流的存储器控制器，控制通过多个通道联接的多个存储器装置。存储器控制器包括：请求检查器，用于在多个存储器装置之中识别与从主机接收的请求相对应的存储器装置，并生成关于所识别的存储器装置的装置信息以执行对应于请求的操作；虚拟管理器，用于输出用于控制将施加到多个通道之中、根据装置信息选择的存储器装置的通道的虚拟脉冲的请求；以及虚拟脉冲生成器，用于基于用于控制虚拟脉冲的请求，将虚拟脉冲顺序地施加到联接至所选择的存储器装置的通道。

Description

存储器控制器及其操作方法
相关申请的交叉引用
本申请要求于2019年9月2日提交的申请号为10-2019-0108259的韩国专利申请的优先权，其通过引用整体并入本文。
技术领域
本公开总体涉及一种电子装置，且更特别地，涉及一种存储器控制器及其操作方法。
背景技术
存储装置在诸如计算机、智能电话或智能平板的主机装置的控制下存储数据。存储装置可以是将数据存储在磁盘上的类型，诸如硬盘驱动器(HDD)，或者是将数据存储在半导体存储器即非易失性存储器上的类型，诸如固态驱动器(SSD)或存储卡。
存储装置可以包括存储数据的存储器装置和控制存储器装置的存储器控制器。存储器装置可以是易失性存储器装置或非易失性存储器装置。非易失性存储器装置可以是只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、闪速存储器、相变RAM(PRAM)、磁阻RAM(MRAM)、电阻式RAM(RRAM)和/或铁电RAM(FRAM)中的任意一种。
发明内容
实施例提供一种能够顺序地增大或减小由多个存储器装置消耗的总电流的存储器控制器，以及该存储器控制器的操作方法。
根据本公开的一方面，提供了一种存储器控制器，用于控制通过多个通道联接的多个存储器装置，该存储器控制器包括：请求检查器，被配置成在多个存储器装置之中识别与从主机接收的请求相对应的存储器装置，并生成关于所识别的存储器装置的装置信息以执行与请求相对应的操作；虚拟管理器，被配置成输出用于控制将施加到多个通道之中、根据装置信息选择的存储器装置的通道的虚拟脉冲的请求；以及虚拟脉冲生成器，被配置成基于用于控制虚拟脉冲的请求，将虚拟脉冲顺序地施加到联接至所选择的存储器装置的通道。
根据本公开的另一方面，提供了一种用于操作存储器控制器的方法，该存储器控制器用于控制通过多个通道联接的多个存储器装置，该方法包括：在多个存储器装置之中识别与从主机接收的请求相对应的存储器装置，生成存储器装置的装置信息以执行与请求相对应的操作，输出用于控制将施加到多个通道之中、根据装置信息选择的存储器装置的通道的虚拟脉冲的请求，并且基于用于控制虚拟脉冲的请求，将虚拟脉冲顺序地施加到联接至所选择的存储器装置的通道。
根据本公开的又一方面，提供了一种存储器控制器，用于控制通过多个通道联接的多个存储器装置，该存储器控制器包括：数据传送器，被配置成在多个通道之中通过与从主机接收的请求相对应的通道来传送数据；以及触发传送器，被配置成在除了传输数据的通道以外的一个或多个通道中生成虚拟触发，其中虚拟触发是被施加到联接至与请求相对应的通道的存储器装置的特定幅度的脉冲。
根据本公开的又一方面，提供了一种控制器的操作方法，该控制器用于通过各自的通道控制多个存储器装置，该操作方法包括：基于请求选择两个或更多个存储器装置，并且通过将设定持续时间的虚拟脉冲顺序地施加到所选择的存储器装置，而顺序地增大供应到所选择的存储器装置的总电流，以在所选择的存储器装置同时开始执行各自的请求的操作时达到峰值。
根据本公开的又一方面，提供了一种控制器的操作方法，该控制器用于通过各自的通道控制多个存储器装置，该操作方法包括：基于分别对应于存储器装置的芯片使能信号，选择存储器装置之中的两个或更多个，并且通过将设定持续时间的虚拟脉冲顺序地施加到所选择的存储器装置，而顺序地减小供应到所选择的存储器装置的总电流，以在所选择的存储器装置同时停止执行各自的请求的操作时达到峰值。
根据本公开的又一方面，提供了一种控制器的操作方法，该控制器用于通过各自的通道控制多个存储器装置，该操作方法包括：基于分别对应于存储器装置的芯片使能信号，选择存储器装置的两个或更多个，并且通过将设定持续时间的虚拟脉冲顺序地施加到所选择的存储器装置之中的一个或多个第一存储器装置，而顺序地增大供应到选择的存储器装置的总电流以在所选择的存储器装置同时停止执行各自的请求的操作时达到峰值，其中选择的存储器装置包括第一存储器装置和单个第二存储器装置，其中第一存储器装置中的每一个具有一个或多个待服务的命令，并且其中单个第二存储器装置不具有任何待服务的命令。
附图说明
参照附图，下文将更充分地描述各个实施例；然而，本发明可以以不同的形式来实现，因此不应被解释为限于本文阐述的实施例。相反，提供这些实施例使得本公开是彻底和完全的，并向本领域技术人员充分传达实施例的范围。
在附图中，为便于说明，尺寸可能被夸大。可以理解，当元件被称为处于两个元件“之间”时，其可以是两个元件之间的唯一元件，或者也可以存在一个或多个中间元件。同样的附图标记始终指代同样的元件。此外，在整个说明书中，对“实施例”、“另一实施例”等的引用不一定仅指一个实施例，并且对任何这种短语的不同引用不一定指相同的实施例。
图1是示出存储装置的框图。
图2是示出诸如图1所示的存储器装置的结构的示图。
图3是示出存储块的示图。
图4是示出联接至多个通道的存储器装置的实施例的示图。
图5是示出联接至多个通道的存储器装置的另一实施例的示图。
图6是示出当联接至多个通道的存储器装置同时开始或结束操作时，总电流消耗和电压源的噪声的变化的示图。
图7是示出当多个存储器装置在执行操作时同时结束操作时，总电流消耗和电压源的噪声的变化的示图。
图8是示出针对每个通道施加虚拟脉冲的诸如图1所示的存储器控制器的结构的示图。
图9是示出用于顺序地增大和减小总电流消耗的方法的示图。
图10是示出顺序地增大和减小总电流消耗的另一实施例的示图。
图11是示出顺序地减小总电流消耗的图1所示的存储器控制器的结构的示图。
图12是示出基于命令队列确定的虚拟脉冲的施加或中断的示图。
图13是示出基于芯片使能信号输出的虚拟脉冲的示图。
图14是示出根据本公开的实施例的存储器控制器的操作的示图。
图15是示出根据本公开的实施例的存储器控制器的操作的示图。
图16是示出根据本公开的实施例的存储器控制器的操作的示图。
图17是示出根据本公开的实施例的存储器控制器的操作的示图。
图18是示出诸如图1所示的存储器控制器的另一实施例的示图。
图19是示出根据本公开的实施例的应用存储装置的固态驱动器(SSD)系统的框图。
图20是示例性地示出根据本公开的实施例的应用存储装置的用户系统的框图。
具体实施方式
本文公开的具体结构和功能描述仅用于根据本公开的实施例描述实施例的目的。然而，本发明可以以各种形式来实施，因此不限于本文阐述的实施例。
下面参照附图详细描述本公开的各个实施例，以便本领域技术人员能够容易地实施和实践本发明。
图1是示出存储装置的框图。
参照图1，存储装置50可以包括存储器装置100和存储器控制器200。
存储装置50可以用于在诸如移动电话、智能电话、MP3播放器、膝上型计算机、台式计算机、游戏机、TV、平板PC或车载信息娱乐系统的主机300的控制下存储数据。
根据作为与主机300的通信方案的主机接口，存储装置50可以被配置为各种类型的存储装置中的任意一种。例如，存储装置50可以被实施为固态驱动器(SSD)、多媒体卡(MMC)、嵌入式MMC(eMMC)、尺寸减小的MMC(RS-MMC)、微型MMC(micro-MMC)、安全数字(SD)卡、迷你SD卡、微型SD卡、通用串行总线(USB)存储装置、通用闪存(UFS)装置、紧凑型闪存(CF)卡、智能媒体卡(SMC)和/或记忆棒。
存储装置50可以被制造为各个种类的封装类型中的任意一种。例如，存储装置50可以被制造为堆叠封装(POP)、系统级封装(SIP)、片上系统(SOC)、多芯片封装(MCP)、板上芯片(COB)、晶圆级制造封装(WFP)和/或晶圆级堆叠封装(WSP)。
存储器装置100可以存储数据。存储器装置100在存储器控制器200的控制下操作。存储器装置100可以包括存储器单元阵列，存储器单元阵列包括用于存储数据的多个存储器单元。存储器单元阵列可以包括多个存储块。每个存储块可以包括多个可构成多个页面的存储器单元。在实施例中，页面可以是用于在存储器装置100中存储数据或读取存储器装置100中存储的数据的单位。存储块可以是用于擦除数据的单位。
在实施例中，存储器装置100可以是双倍数据速率同步动态随机存取存储器(DDRSDRAM)、低功耗双倍数据速率第四代(LPDDR4)SDRAM、图形双倍数据速率(GDDR)SRAM、低功耗DDR(LPDDR)、Rambus动态随机存取存储器(RDRAM)、NAND闪速存储器、垂直NAND闪速存储器、NOR闪速存储器、电阻式随机存取存储器(RRAM)、相变随机存取存储器(PRAM)、磁阻随机存取存储器(MRAM)、铁电随机存取存储器(FRAM)、自旋转移力矩随机存取存储器(STT-RAM)等。在本说明书中，通过示例的方式，在存储器装置100是NAND闪速存储器的情景下描述了本发明的特征和方面。
在实施例中，存储器装置100可以以二维阵列结构或三维阵列结构来实施。下面将以三维阵列结构实施存储器装置100的示例作为实施例来描述；然而，本公开不限于三维阵列结构。本公开不仅可以应用于其中以浮栅(FG)配置电荷存储层的闪速存储器装置，还可以应用于其中以绝缘层配置电荷存储层的电荷撷取闪存(CTF)。
在实施例中，存储器装置100可以使用一个存储器单元中存储一个数据位的单层单元(SLC)方案来操作。可选地，存储器装置100可以使用一个存储器单元中存储至少两个数据位的方案来操作。例如，存储器装置100可以使用一个存储器单元中存储两个数据位的多层单元(MLC)方案、一个存储器单元中存储三个数据位的三层单元(TLC)方案或一个存储器单元中存储四个数据位的四层单元(QLC)方案来操作。
存储器装置100被配置成从存储器控制器200接收命令和地址，并访问存储器单元阵列中由地址选择的区域。也就是说，存储器装置100可以对由地址选择的区域执行对应于命令的操作。例如，存储器装置100可以根据接收的命令执行写入(编程)操作、读取操作和擦除操作。例如，当接收到编程命令时，存储器装置100可以在由地址选择的区域中对数据进行编程。当接收到读取命令时，存储器装置100可以从由地址选择的区域读取数据。当接收到擦除命令时，存储器装置100可以擦除存储在由地址选择的区域中的数据。
在实施例中，可以提供存储器装置100的多个实例。也就是说，存储装置50中可以包括多个存储器装置。
多个存储器装置可以通过通道联接至存储器控制器200，以便与存储器控制器200通信。例如，存储器控制器200可以指示多个存储器装置中的每一个的操作，并且多个存储器装置中的每一个可以执行与存储器控制器200的指令相对应的操作。此外，多个存储器装置中的每一个可以将通过执行操作获得的结果输出到存储器控制器200。
存储器控制器200可以包括请求检查器210。请求检查器210可以接收来自主机300的请求，并且可以检查所接收的请求指向多个存储器装置之中的哪个存储器装置。请求检查器210可以基于请求，通过检查待对其执行与从主机300接收的请求相对应的操作的存储器装置来生成装置信息。装置信息可以识别待对其执行操作的存储器装置。
当在存储器装置中同时执行或结束操作时，存储装置的总电流消耗迅速增大或减小，因此在电压源中可能出现噪声。因此，为了防止在电压源中出现噪声，在对存储器装置执行操作之前，可以延迟待对存储器装置执行的操作，或者可以向存储器装置施加虚拟脉冲。
因此，与从主机300接收的请求相对应的操作可以被延迟并在稍后的时间执行。也就是说，当从主机300接收的请求允许同时执行操作时，这些操作可以以在另一存储器装置完成操作时下一存储器装置执行操作的方式来执行。
然而，当与从主机300接收的请求相对应的操作被延迟并且稍后执行时，程序时间被延长，因此，程序性能可能降低。也就是说，可能发生与被延迟的时间相对应的延迟。
因此，在本公开的实施例中，提供了一种在对多个存储器装置执行操作之前将虚拟脉冲施加到多个存储器装置的方法。
根据本公开的实施例，存储器装置不延迟和执行操作，而是在虚拟脉冲被施加到待对其执行操作的存储器装置之后同时执行操作，以便可以快速传送数据和/或快速传输信号。
在实施例中，在对装置信息中识别的存储器装置执行操作之前，可以将虚拟脉冲施加到联接至相应的存储器装置中的每一个的通道。虚拟脉冲不是被同时施加到多个通道，而是可以顺序地施加到每个通道。也就是说，在将虚拟脉冲施加到多个通道中的一个通道之后，每当经过设定时间，可以将虚拟脉冲施加到另一通道。
存储器控制器200可以包括虚拟管理器220。虚拟管理器220可以输出用于施加或中断虚拟脉冲的请求。
具体地，当确定多个存储器装置同时开始操作时，虚拟管理器220可以基于装置信息输出虚拟脉冲生成请求。也就是说，虚拟管理器220可以输出用于顺序地生成虚拟脉冲并将虚拟脉冲施加到装置信息中包括的存储器装置所联接到的通道的请求。例如，在从虚拟脉冲被施加到第一通道时起经过一定时间之后，虚拟管理器220可以请求将虚拟脉冲施加到第二通道。而且，在执行操作之后，虚拟管理器220可以立即确定中断施加虚拟脉冲。即，由于存储器装置开始操作，因此不再需要生成虚拟脉冲来逐步增大总电流消耗。
此外，当确定多个存储器装置同时中止或结束操作时，虚拟管理器220可以基于芯片使能信号和命令队列等级输出虚拟脉冲生成请求或虚拟脉冲中断请求。
具体地，多个存储器装置中的至少一个存储器装置可以中止操作。可以基于从使能信号生成器240接收的高状态芯片使能信号来确定存储器装置是否中止操作。例如，使能信号生成器240可以将低状态芯片使能信号输出到选择的存储器装置，并且将高状态芯片使能信号输出到操作全部结束的存储器装置或者未选择的存储器装置。
虚拟管理器220可以接收与高状态芯片使能信号相对应的存储器装置的命令队列等级。命令队列等级可以根据命令队列中排队的命令的数量来确定。当命令队列等级不为0时，虚拟管理器220可以请求将虚拟脉冲施加到联接至与相应的命令队列等级相对应的存储器装置的通道。
为了防止多个存储器装置同时中止操作，虚拟管理器220可以将虚拟脉冲施加到联接至多个存储器装置的通道，然后顺序地中断所施加的虚拟脉冲。例如，当联接至第一通道至第三通道的存储器装置中止操作时，虚拟管理器220可以请求将虚拟脉冲施加到第一通道至第三通道，然后请求将虚拟脉冲的施加从第一通道起顺序地中止。
存储器控制器200可以包括虚拟脉冲生成器230。虚拟脉冲生成器230可以是触发传送器，其生成虚拟触发并将所生成的虚拟触发传送到存储器装置。虚拟触发可以表示待施加到通道的一组虚拟脉冲。触发传送器可以在除了用于传送数据的通道以外的一个或多个通道中生成虚拟触发。在传送数据之前，触发传送器可以生成虚拟触发。
触发传送器可以基于预热使能信号来生成虚拟触发，该预热使能信号基于从主机300接收的请求而生成。预热使能信号可以响应于从主机300接收的请求，识别联接至待对其执行操作的存储器装置的多个通道。
在实施例中，触发传送器可以顺序地增大流经与其联接的输入/输出引脚的电流，或者将虚拟触发顺序地施加到输入/输出引脚，以增加输入/输出引脚之中向其施加虚拟触发的输入/输出引脚的数量。
在实施例中，虚拟脉冲生成器230可以通过从虚拟管理器220接收虚拟脉冲生成请求或虚拟脉冲中断请求来生成或中断虚拟脉冲。
例如，当虚拟脉冲生成器230接收到虚拟脉冲生成请求时，虚拟脉冲生成器230可以生成待施加到多个通道的虚拟脉冲。另外，当虚拟脉冲生成器230接收到虚拟脉冲中断请求时，虚拟脉冲生成器230可以通过中止虚拟脉冲的生成来中断施加到多个通道的虚拟脉冲。施加虚拟脉冲或中断虚拟脉冲的多个通道可以是除了用于传送与从主机接收的请求相对应的数据的通道以外的通道。
在实施例中，当多个存储器装置同时开始操作时，虚拟脉冲生成器230可以生成待顺序地施加到多个通道的虚拟脉冲。虚拟脉冲生成器230可以通过设置虚拟脉冲的周期、虚拟脉冲的电平或施加虚拟脉冲的时间来调整多个存储器装置的总电流消耗增大的程度。
在实施例中，当多个存储器装置同时结束操作时，虚拟脉冲生成器230可以生成待施加到结束操作的存储器装置所联接到的通道的虚拟脉冲，然后顺序地中断虚拟脉冲。类似地，虚拟脉冲生成器230可以通过设置虚拟脉冲的周期、虚拟脉冲的电平或虚拟脉冲的持续时间来调整多个存储器装置的总电流消耗减小的程度。
存储器控制器200可以包括使能信号生成器240。使能信号生成器240可以根据地址生成用于控制选择的存储器装置100的信号，并且通过联接至选择的存储器装置100的控制信号线传送所生成的信号。控制信号线可以包括芯片使能线CE#、写入使能线WE#、读取使能线RE#、地址锁存使能线ALE、命令锁存使能线CLE、写入防止线WP#和就绪/忙碌线RB。
例如，使能信号生成器240可以生成通过芯片使能线CE#输入的芯片使能信号、通过写入使能线WE#输入的写入使能信号、通过读取使能线RE#输入的读取使能信号、通过地址锁存使能线ALE输入的地址锁存使能信号、通过命令锁存使能线CLE输入的命令锁存使能信号、以及通过写入防止线WP#输入的写入防止信号。
在实施例中，由使能信号生成器240生成的芯片使能信号可以是使存储器控制器200和存储器装置100之间能够通信的信号。例如，当芯片使能信号处于低状态时，存储器控制器200和存储器装置100之间的通信被启用。当芯片使能信号处于高状态时，存储器控制器200和存储器装置100之间的通信被禁用。
使能信号生成器240可以生成待提供给存储器装置100和虚拟管理器220的芯片使能信号。存储器装置100可以通过接收芯片使能信号来与存储器控制器200通信，并且虚拟管理器220可以通过接收芯片使能信号来确定虚拟脉冲是否被施加到联接至多个存储器装置的通道。
存储器控制器200可以包括命令队列组250。命令队列组250可以包括分别对应于多个存储器装置的命令队列。
例如，命令队列组250中的命令队列的数量可以对应于存储器装置的数量。因此，在多个存储器装置的每一个中运行的命令可以在相应的命令队列中排队。命令队列组250可以响应于来自虚拟管理器220的请求，输出在针对相应的存储器装置的命令队列中排队的命令的数量。每个命令队列中排队的命令的数量可以是命令队列等级。例如，当对应于一个存储器装置的命令队列中排队的命令的数量为“0”时，相应的存储器装置的命令队列等级可以为“0”。当对应于一个存储器装置的命令队列中排队的命令的数量为“1”时，相应的存储器装置的命令队列等级可以为“1”。
在实施例中，可以基于命令队列等级来确定向其施加虚拟脉冲的通道。也就是说，尽管存储器装置100暂时结束操作，但是当存储器装置将立即执行另一操作时，虚拟脉冲可以被施加到联接至相应的存储器装置的通道。
存储器控制器200可以包括数据传送器(未示出)。数据传送器可以通过与从主机接收的请求相对应的通道来传送数据。例如，当从主机接收的请求是对多个存储器装置之中的第一存储器装置的编程请求时，数据传送器可以通过联接至第一存储器装置的第一通道传送数据。通过其传送数据的通道可以不同于通过其施加或中断虚拟脉冲的通道。
存储器控制器200可以控制存储装置50的全部操作。
当向存储装置50施加电源电压时，存储器控制器200可以运行固件(FW)。当存储器装置100是闪速存储器装置时，存储器控制器200可以运行诸如闪存转换层(FTL)的FW以控制主机300和存储器装置100之间的通信。
在实施例中，存储器控制器200可以包括能够从主机300接收数据和逻辑块地址(LBA)的固件(未示出)，并且将LBA转换成物理块地址(PBA)，物理块地址(PBA)表示将存储数据的存储器装置100中包括的存储器单元的地址。此外，存储器控制器200可以在缓冲存储器中存储逻辑-物理地址映射表，逻辑-物理地址映射表建立LBA和PBA之间的映射关系。
存储器控制器200可以响应于来自主机300的请求，控制存储器装置100执行编程操作、读取操作、擦除操作等。例如，当从主机300接收到编程请求时，存储器控制器200可以将编程请求改变为编程命令，并且向存储器装置100提供编程命令、PBA和数据。当从主机300接收到读取请求连同LBA时，存储器控制器200可以将读取请求改变为读取命令，选择与LBA相对应的PBA，然后向存储器装置100提供读取命令和PBA。当从主机300接收到擦除请求连同LBA时，存储器控制器200可以将擦除请求改变为擦除命令，选择与LBA相对应的PBA，然后向存储器装置100提供擦除命令和PBA。
在实施例中，存储器控制器200可以在没有来自主机300的任何请求的情况下自主地生成编程命令、地址和数据，并且将编程命令、地址和数据传送到存储器装置100。例如，存储器控制器200可以向存储器装置100提供命令、地址和数据，以执行后台操作，诸如用于损耗均衡的编程操作和用于垃圾收集的编程操作。
在实施例中，存储装置50可以进一步包括缓冲存储器(未示出)。存储器控制器200可以控制主机300和缓冲存储器之间的数据交换。可选地，存储器控制器200可以将用于控制存储器装置100的系统数据临时存储在缓冲存储器中。例如，存储器控制器200可以将从主机300输入的数据临时存储在缓冲存储器中，然后将临时存储在缓冲存储器中的数据传送到存储器装置100。
在各个实施例中，缓冲存储器可以用作存储器控制器200的工作存储器或高速缓存存储器。缓冲存储器可以存储由存储器控制器200运行的代码或命令。可选地，缓冲存储器可以存储由存储器控制器200处理的数据。
在实施例中，缓冲存储器可以用诸如双倍数据速率同步DRAM(DDR SDRAM)、DDR4SDRAM、低功耗双倍数据速率第四代(LPDDR4)SDRAM、图形双倍数据速率(GDDR)SRAM、低功耗DDR(LPDDR)或Rambus动态随机存取存储器(RDRAM)的动态随机存取存储器(DRAM)，或者静态随机存取存储器(SRAM)来实施。
在各个实施例中，缓冲存储器可以在存储装置50的外部并且与存储装置50联接。因此，联接至存储装置50的外部设置的易失性存储器装置可以执行缓冲存储器的功能。
在实施例中，存储器控制器200可以控制至少两个存储器装置。存储器控制器200可以根据交织方案来控制存储器装置以提高操作性能。
主机300可以使用诸如以下的各种通信协议中的至少一种与存储装置50通信：通用串行总线(USB)、串行AT附件(SATA)、高速芯片间(HSIC)、小型计算机系统接口(SCSI)、火线(Firewire)、外围组件互连(PCI)、高速PCI(PCIe)、高速非易失性存储器(NVMe)、通用闪存(UFS)、安全数字(SD)卡、多媒体卡(MMC)、嵌入式MMC(eMMC)、双列直插式存储器模块(DIMM)、寄存式DIMM(RDIMM)和/或低负载DIMM(LRDIMM)。
图2是示出图1所示的存储器装置的结构的示图。
参照图2，存储器装置100可以包括存储器单元阵列110、外围电路120和控制逻辑130。
存储器单元阵列110包括多个存储块BLK1至BLKz。多个存储块BLK1至BLKz通过行线RL联接至行解码器121。多个存储块BLK1至BLKz通过位线BL1至BLn联接至页面缓冲器组123。多个存储块BLK1至BLKz中的每一个包括多个存储器单元。在实施例中，多个存储器单元可以是非易失性存储器单元。联接至同一字线的存储器单元可以被定义为一个页面。因此，一个存储块可以包括多个页面。
行线RL可以包括至少一个源极选择线、多个字线和至少一个漏极选择线。
包括在存储器单元阵列110中的每一个存储器单元可以被配置为存储一个数据位的单层单元(SLC)、存储两个数据位的多层单元(MLC)、存储三个数据位的三层单元(TLC)或存储四个数据位的四层单元(QLC)。
外围电路120可以在控制逻辑130的控制下对存储器单元阵列110的选择的区域执行编程操作、读取操作或擦除操作。外围电路120可以驱动存储器单元阵列110。例如，外围电路120可以对行线RL和位线BL1至BLn施加各种操作电压，或者在控制逻辑130的控制下对所施加的电压进行放电。
外围电路120可以包括行解码器121、电压生成器122、页面缓冲器组123、列解码器124、输入/输出电路125和感测电路126。
行解码器121通过行线RL联接至存储器单元阵列110。行线RL可以包括至少一个源极选择线、多个字线和至少一个漏极选择线。在实施例中，字线可以包括普通字线和虚设字线。在实施例中，行线RL可以进一步包括管道选择线。
行解码器121对从控制逻辑130接收的行地址RADD进行解码。行解码器121根据经解码的地址在存储块BLK1至BLKz之中选择至少一个存储块。此外，行解码器121可以根据经解码的地址，选择所选择的存储块的至少一个字线，以将由电压生成器122生成的电压施加到至少一个字线WL。
例如，在编程操作中，行解码器121可以将编程电压施加到选择的字线，并且将电平低于编程电压的电平的编程通过电压施加到未选择的字线。在编程验证操作中，行解码器121可以将验证电压施加到选择的字线，并且将电平高于验证电压的电平的验证通过电压施加到未选择的字线。
在读取操作中，行解码器121可以将读取电压施加到选择的字线，并且将电平高于读取电压电平的读取通过电压施加到未选择的字线。
在实施例中，在存储块单元中执行存储器装置100的擦除操作。在擦除操作中，行解码器121可以根据经解码的地址选择一个存储块。在擦除操作中，行解码器121可以对联接至选择的存储块的字线施加接地电压。
电压生成器122在控制逻辑130的控制下操作。电压生成器122通过使用供应到存储器装置100的外部电源电压来生成多个电压。具体地，电压生成器可以响应于操作信号OPSIG生成在编程操作、读取操作和擦除操作中使用的各种操作电压Vop。例如，电压生成器122可以在控制逻辑130的控制下生成编程电压、验证电压、通过电压、读取电压、擦除电压等。
在实施例中，电压生成器122可以通过调节外部电源电压来生成内部电源电压。由电压生成器122生成的内部电源电压用作存储器装置100的操作电压。
在实施例中，电压生成器122可以通过使用外部电源电压或内部电源电压来生成多个电压。
例如，电压生成器122可以包括用于接收内部电源电压的多个泵浦电容器，并且通过在控制逻辑130的控制下选择性地激活多个泵浦电容器来生成多个电压。
行解码器121可以将多个生成的电压供应到存储器单元阵列110。
页面缓冲器组123包括第一页面缓冲器PB1至第n页面缓冲器PBn，第一页面缓冲器PB1至第n页面缓冲器PBn分别通过第一位线BL1至第n位线BLn联接至存储器单元阵列110。第一位线BL1至第n位线在控制逻辑130的控制下操作。具体地，第一位线BL1至第n位线BLn可以响应于页面缓冲器控制信号PBSIGNALS而操作。例如，第一页面缓冲器PB1至第n页面缓冲器PBn可以临时存储通过第一位线BL1至第n位线BLn接收的数据，或者在读取操作或验证操作中感测位线BL1至BLn的电压或电流。
具体地，在编程操作中，当编程电压被施加到选择的字线时，第一页面缓冲器PB1至第n页面缓冲器PBn可以将通过输入/输出电路125接收的数据DATA通过第一位线BL1至第n位线BLn传输到选择的存储器单元。根据传输的数据DATA，对选择的页面的存储器单元进行编程。在编程验证操作中，第一页面缓冲器PB1至第n页面缓冲器PBn通过感测通过第一位线BL1至第n位线BLn从选择的存储器单元接收的电压或电流来读取页面数据。
在读取操作中，第一页面缓冲器PB1至第n页面缓冲器PBn通过第一位线BL1至第n位线BLn从选择的页面的存储器单元读取数据DATA，并在列解码器124的控制下将读取的数据DATA输出到输入/输出电路125。
在擦除操作中，第一页面缓冲器PB1至第n页面缓冲器PBn可以使第一位线BL1至第n位线BLn浮置或施加擦除电压。
列解码器124可以响应于列地址CADD在输入/输出电路125和页面缓冲器组123之间通信数据。例如，列解码器124可以通过数据线DL与第一页面缓冲器PB1至第n页面缓冲器PBn通信数据，或者通过列线CL与输入/输出电路125通信数据。
输入/输出电路125可以将从存储器控制器200接收的命令CMD和地址ADDR传输到控制逻辑130，或者与列解码器124交换数据DATA。
在读取操作或验证操作中，感测电路126可以响应于允许位VRYBIT信号生成参考电流，并且通过比较从页面缓冲器组123接收的感测电压VPB和由参考电流生成的参考电压来输出通过信号PASS或失败信号FAIL。
控制逻辑130可以响应于命令CMD和地址ADDR，通过输出操作信号OPSIG、行地址RADD、页面缓冲器控制信号PBSIGNALS和允许位VRYBIT来控制外围电路120。例如，控制逻辑130可以响应于子块读取命令和地址来控制选择的存储块的读取操作。此外，控制逻辑130可以响应于子块擦除命令和地址来控制包括在选择的存储块中的选择的子块的擦除操作。此外，控制逻辑130可以响应于通过信号PASS或失败信号FAIL来确定验证操作已经通过还是已经失败。
根据其中存储的数据，可以将包括在存储器单元阵列110中的每一个存储器单元编程为多个编程状态之中的编程状态。根据存储在存储器单元中的数据，可以将存储器单元的目标编程状态确定为多个编程状态中的一个。
图3是示出存储块的示图。
参照图2和图3，图3是示出包括图2所示的存储器单元阵列110中的多个存储块BLK1至BLKz之中的存储块BLKa的电路图。
在存储块BLKa中，平行布置的第一选择线、字线和第二选择线可以彼此联接。例如，字线可以在第一选择线和第二选择线之间平行布置。第一选择线可以是源极选择线SSL，第二选择线可以是漏极选择线DSL。
更具体地，存储块BLKa可以包括联接在位线BL1至BLn和源极线SL之间的多个串。位线BL1至BLn可以分别联接至这些串，源极线SL可以共同联接至这些串。串可以彼此相同地配置，因此，作为示例将详细描述联接至第一位线BL1的串ST。
串ST可以包括源极选择晶体管SST、多个存储器单元F1至F16和漏极选择晶体管DST，它们在源极线SL和第一位线BL1之间彼此串联地联接。在一个串ST中可以包括至少一个源极选择晶体管SST和至少一个漏极选择晶体管DST，并且在一个串ST中可以包括多于图中所示的16个的存储器单元(F1至F16)。
源极选择晶体管SST的源极可以联接至源极线SL，并且漏极选择晶体管DST的漏极可以联接至第一位线BL1。存储器单元F1至F16可以在源极选择晶体管SST和漏极选择晶体管DST之间串联联接。包括在不同串中的源极选择晶体管SST的栅极可以共同联接至源极选择线SSL，并且包括在不同串中的漏极选择晶体管DST的栅极可以共同共联接至漏极选择线DSL。存储器单元F1至F16的栅极可以分别联接至多个字线WL1至WL16。包括在不同串中的存储器单元之中的联接至同一字线的一组存储器单元可以被称为物理页面PPG。因此，存储块BLKa中可以包括与字线WL1至WL16的数量相对应的物理页面。
一个存储器单元可以存储一位数据。存储器单元通常被称为单层单元(SLC)。一个物理页面PPG可以存储一个逻辑页面(LPG)数据。一个LPG数据可以包括许多数据位，数据位的数量对应于包括在一个物理页面PPG中的单元的数量。可选地，一个存储器单元MC可以存储两位或更多位数据。存储器单元通常被称为多层单元(MLC)。一个物理页面PPG可以存储两个或更多个LPG数据。
用于存储两位或更多位数据的存储器单元通常被称为MLC。随着具有更高存储容量的存储器单元已发展，术语MLC具有更特别的含义，指用于存储两位数据的存储器单元。在这种情况下，用于存储三位或更多位数据的存储器单元被称为三层单元(TLC)，用于存储四位或更多位数据的存储器单元被称为四层单元(QLC)。本发明的实施例可以应用于具有其中每个单元存储两位或更多位数据的存储器单元的存储器系统。
在另一实施例中，多个存储块中的每一个可以具有三维结构。每个存储块可以包括堆叠在衬底上的多个存储器单元。多个存储器单元可以沿+X、+Y和+Z方向布置。
图4是示出分别经由多个通道联接至存储器控制器的多个存储器装置的实施例的示图。
参照图4，图4示出了联接至存储器控制器200的图1所示的存储装置50的多个存储器装置。在图4中，具有四个存储器装置，即第一存储器装置100_1至第四存储器装置100_4，但是本发明不限于该数量。在多个存储器装置的实施例中，存储装置50可以包括任意适当数量的存储器装置。
在所示的实施例中，存储器控制器200可以通过第一通道CH1联接至第一存储器装置100_1，通过第二通道CH2联接至第二存储器装置100_2，通过第三通道CH3联接至第三存储器装置100_3，并通过第四通道CH4联接至第四存储器装置100_4。
在实施例中，第一通道CH1至第四通道CH4中的每一个可以不仅包括用于传送从(图1所示的)主机300接收的数据的通道，还包括用于施加或中断虚拟触发的通道。
存储器控制器200可以生成与从(图1所示的)主机300接收的请求相对应的命令，并且将所生成的命令输出到第一存储器装置100_1至第四存储器装置100_4中的一个。从主机300接收的请求可以是针对第一存储器装置100_1至第四存储器装置100_4中的一个的编程请求、读取请求或擦除请求。
例如，当从主机300接收的请求是针对第一存储器装置100_1的读取请求时，存储器控制器200可以生成与读取请求相对应的命令，并通过第一通道CH1将所生成的命令输出到第一存储器装置100_1。除了与读取请求相对应的命令以外，存储器控制器200还可以通过第一通道CH1将与读取请求相对应的地址输出到第一存储器装置100_1。
当从主机300接收的请求是针对第二存储器装置100_2的编程请求时，存储器控制器200可以生成与编程请求相对应的命令，并通过第二通道CH2将所生成的命令输出到第二存储器装置100_2。存储器控制器200还可以通过第二通道CH2将与编程请求相对应的地址和数据输出到第二存储器装置100_2。
如上所述，存储器控制器200可以生成与从主机300接收的请求相对应的命令、地址和/或数据。当相应的请求针对第一存储器装置100_1时，存储器控制器200可以通过第一通道CH1输出所生成的命令、所生成的地址和/或所生成的数据。当相应的请求针对第二存储器装置100_2时，存储器控制器200可以通过第二通道CH2输出所生成的命令、所生成的地址和/或所生成的数据。当相应的请求针对第三存储器装置100_3时，存储器控制器200可以通过第三通道CH3输出所生成的命令、所生成的地址和/或所生成的数据。当相应的请求针对第四存储器装置100_4时，存储器控制器200可以通过第四通道CH4输出所生成的命令、所生成的地址和/或所生成的数据。
因此，存储器控制器200可以通过多个通道与多个存储器装置通信。
在实施例中，当多个存储器装置中的每一个执行与通过通道接收的命令相对应的操作时，可能会消耗电流。特别地，当多个存储器装置同时开始或结束操作时，多个存储器装置的总电流消耗可能迅速增大或减小。当总电流消耗迅速增大或减小时，电压源中出现噪声，因此，操作的可靠性可能会降低。
因此，本公开的实施例提供一种当第一存储器装置100_1至第四存储器装置100_4同时开始操作时，将虚拟脉冲顺序地施加到通道的方法。此外，本公开的实施例提供一种当第一存储器装置100_1至第四存储器装置100_4同时结束操作时，向通道施加虚拟脉冲，然后顺序地中断虚拟脉冲的方法。
图5是示出联接至多个通道的存储器装置的另一实施例的示图。
与图4所示的布置相似，在图5中，可以通过多个通道将多个存储器装置(在这种情况下为第一存储器装置100_1至第八存储器装置100_8)联接至存储器控制器200。然而，图4示出了一个存储器装置联接至一个通道的结构，而图5示出了两个存储器装置联接至一个通道的结构。在另一实施例中，三个或更多个存储器装置可以联接至一个通道。
在实施例中，第一存储器装置100_1和第二存储器装置100_2分别通过第一通路WAY1和第二通路WAY2联接至第一通道CH1。此外，第三存储器装置100_3和第四存储器装置100_4分别通过第三通路WAY3和第四通路WAY4联接至第二通道CH2。
在实施例中，第五存储器装置100_5和第六存储器装置100_6分别通过第五通路WAY5和第六通路WAY6联接至第三通道CH3。此外，第七存储器装置100_7和第八存储器装置100_8分别通过第七通路WAY7和第八通路WAY8联接至第四通道CH4。
在实施例中，第一通道CH1至第四通道CH4中的每一个可以不仅包括用于传送从主机300接收的数据的通道，还包括用于施加或中断虚拟触发的通道。
在实施例中，存储器控制器200可以生成与从主机300接收的请求相对应的命令，并将所生成的命令输出到第一存储器装置100_1至第八存储器装置100_8中的任意一个。从主机300接收的请求可以是针对第一存储器装置100_1至第八存储器装置100_8中的任意一个的编程请求、读取请求或擦除请求。
例如，当从主机300接收的请求是针对第一存储器装置100_1的读取请求时，存储器控制器200可以生成与读取请求相对应的命令，并通过第一通道CH1将所生成的命令输出到第一存储器装置100_1。除了与读取请求相对应的命令以外，存储器控制器200还可以通过第一通道CH1将与读取请求相对应的地址输出到第一存储器装置100_1。
当从主机300接收的请求是针对第二存储器装置100_2的编程请求时，存储器控制器200可以生成与编程请求相对应的命令，并通过第一通道CH1将所生成的命令输出到第二存储器装置100_2。存储器控制器200还可以通过第一通道CH1将与编程请求相对应的地址和数据输出到第二存储器装置100_2。
如上所述，当从主机300接收的请求是针对第一存储器装置100_1或第二存储器装置100_2的请求时，存储器控制器200可以通过第一通道CH1将与来自主机300的请求相对应的命令、地址和/或数据输出到第一存储器装置100_1或第二存储器装置100_2。此外，当从主机300接收的请求是针对第三存储器装置100_3或第四存储器装置100_4的请求时，存储器控制器200可以通过第二通道CH2将与来自主机300的请求相对应的命令、地址和/或数据输出到第三存储器装置100_3或第四存储器装置100_4。
在实施例中，当从主机300接收的请求是针对第五存储器装置100_5或第六存储器装置100_6的请求时，存储器控制器200可以通过第三通道CH3将与来自主机300的请求相对应的命令、地址和/或数据输出到第五存储器装置100_5或第六存储器装置100_6。此外，当从主机300接收的请求是针对第七存储器装置100_7或第八存储器装置100_8的请求时，存储器控制器200可以通过第四通道CH4将与来自主机300的请求相对应的命令、地址和/或数据输出到第七存储器装置100_7或第八存储器装置100_8。
因此，如在图4所示的布置中，在图5的布置中，存储器控制器200可以通过多个通道与多个存储器装置通信。
在实施例中，当多个存储器装置中的每一个执行与通过通道接收的命令相对应的操作时，可能会消耗电流。特别地，当多个存储器装置同时开始或结束操作时，多个存储器装置的总电流消耗可能会迅速增大或减小。当总电流消耗迅速增大或减小时，电压源中出现噪声，因此，操作的可靠性可能会劣化。
根据本公开的实施例，为了防止总电流消耗的迅速变化，存储器控制器200可以在多个存储器装置开始操作之前向通道施加虚拟脉冲，或者在存储器装置结束操作时对通道施加虚拟脉冲，然后顺序地中断虚拟脉冲。
图6是示出当联接至多个通道的存储器装置同时开始或结束操作时，总电流消耗和电压源的噪声的变化的示图。
参照图6，水平轴表示时间t，垂直轴表示多个存储器装置的总电流消耗I_TOT以及施加到多个存储器装置的电压源Vsource。在本示例中，施加到多个存储器装置的电压源Vsource是V1。
在实施例中，通过多个通道联接至存储器控制器的多个存储器装置中的每一个可以执行与从存储器控制器接收的命令相对应的操作。多个存储器装置可以同时或在不同时间执行操作。
图6示出了当多个存储器装置同时执行操作时的总电流消耗I_TOT和电压源Vsource。
参照图6，施加到多个存储器装置的电压可以保持恒定。然而，当多个存储器装置同时开始或结束操作时，电压源中可能会出现噪声。
例如，在t1处，多个存储器装置可以同时开始操作。因此，在t1处，多个存储器装置的总电流消耗I_TOT可能会从Ia迅速增大到I1。电压源Vsource中出现噪声，因此电压源可能减小，然后再次变为V1。电压源Vsource中存在噪声可能会导致多个存储器装置执行异常。
随后，在t2处，多个存储器装置可以同时结束操作。因此，在t2处，多个存储器装置的总电流消耗I_TOT可能会从I1迅速减小到Ia。电压源Vsource中出现噪声，因此电压源Vsource可能增大并再次变为V1。此外，在电压源Vsource中存在噪声可能会导致多个存储器装置执行异常。
因此，当多个存储器装置同时执行操作时，总电流消耗I_TOT可能会迅速改变，并且电压源Vsource中可能会出现噪声。电压源Vsource中的噪声进而可能会导致多个存储器装置执行异常；因此，需要防止总电流消耗I_TOT迅速改变。
因此，为了防止在电压源Vsource中出现噪声，待对多个存储器装置执行的操作可以被延迟，并且迟于其另外将执行地而执行，或者可以在将虚拟脉冲施加到多个存储器装置之中待对其执行操作的存储器装置之后，同时执行操作。
当多个存储器装置待执行的操作被延迟并且稍后执行时，可以控制存储器装置以顺次地执行其操作。也就是说，在一个存储器装置完成操作之后，另一存储器装置开始操作，直到所有的存储器装置都已经完成其各自的操作。然而，根据这种串行方法，整体程序时间可能会被延长。因此，程序性能可能会降低。也就是说，可能会发生与被延迟的时间相对应的延迟。
因此，本公开的实施例提供一种用于将虚拟脉冲施加到与存储器控制器和多个存储器装置联接的通道，或者中断与存储器控制器和多个存储器装置联接的通道中的虚拟脉冲的方法，以防止总电流消耗I_TOT迅速改变。
根据本公开的实施例，存储器装置不延迟和执行操作，而是在对将虚拟脉冲施加到这些存储器装置之后同时执行操作，以便可以快速传送数据或快速传输信号。
图7是示出当多个存储器装置在执行操作时同时结束操作时，总电流消耗和电压源噪声的变化的示图。
参照图7，水平轴表示时间t，垂直轴表示多个存储器装置的总电流消耗I_TOT以及施加到多个存储器装置的电压源Vsource。在本示例中，施加到多个存储器装置的电压源Vsource是V3。
参照图6和图7，图6示出了当多个存储器装置同时开始或结束操作时的总电流消耗I_TOT和电压源Vsource，而图7示出了当多个存储器装置同时中止或结束操作然后又再次开始操作时的总电流消耗I_TOT和电压源Vsource。这里，多个存储器装置在不同的时间开始操作。
在图7中，示出了存储器控制器通过第一通道联接至第一存储器装置以及通过第二通道联接至第二存储器装置的情况。
在实施例中，在t3处，第一存储器装置可以开始操作。因此，总电流消耗I_TOT可以从Ia增大到I2。也就是说，当第一存储器装置执行操作时的总电流消耗I_TOT可以是I2。由于总电流消耗I_TOT没有迅速增大，电压源Vsource可以保持为V3。
随后，在t4处，第二存储器装置可以开始操作。因此，总电流消耗I_TOT可以从I2增大到I3。当第一存储器装置在t3处开始操作时，总电流消耗I_TOT增大到I2。然而，由于当第二存储器装置开始操作时，在t4处总电流消耗I_TOT到I3的额外增大不是迅速地增大，所以电压源Vsource可以保持为V3。
在t4至t5处，第一存储器装置和第二存储器装置都在执行操作。因此，总电流消耗I_TOT可以是I3，电压源Vsource可以是V3。
随后，在t5处，第一存储器装置和第二存储器装置都可以结束操作。也就是说，第一存储器装置和第二存储器装置可以具有空闲周期或间隔(t5至t6)，在空闲周期或间隔(t5至t6)中第一存储器装置和第二存储器装置暂时结束(或中止)操作。由于第一存储器装置和第二存储器装置同时结束操作，因此当第一存储器装置和第二存储器装置同时开始(或恢复)操作时，总电流消耗I_TOT可能会迅速减小，然后再次迅速增大。
因此，在间隔t5至t6期间，在电压源Vsource中可能会出现噪声。也就是说，从t5至t6，当总电流消耗I_TOT迅速减小时，电压源Vsource可能增大。当总电流消耗I_TOT迅速增大时，电压源Vsource可能减小，然后再次变为V3。
因此，从t5至t6，当总电流消耗I_TOT改变时，电压源中可能会出现噪声。
在实施例中，第一存储器装置和第二存储器装置都可以结束操作，然后在t6再次开始操作，并且在t6之后继续执行操作直到t7。也就是说，第一存储器装置和第二存储器装置可能具有从t7至t8的另一空闲周期。如在间隔t5至t6中，在间隔t7至t8中，电压源Vsource中可能会出现噪声，这是总电流消耗I_TOT迅速减小、之后迅速增大的结果。
随后，在t9处，第一存储器装置可以结束操作。因此，总电流消耗I_TOT可能从I3减小到I4。也就是说，当第二存储器装置单独执行操作时的总电流消耗I_TOT可以是I4。由于总电流消耗I_TOT没有迅速减小，电压源Vsource可以保持为V3。
在t10处，第二存储器装置也可以结束操作。因此，总电流消耗I_TOT可以从I4减小到Ia。与t9类似，由于总电流消耗没有迅速减小，电压源Vsource可以保持为V3。
因此，当总电流消耗I_TOT迅速减小或增大时，电压源Vsource中可能出现噪声，这进而可能导致存储器装置在此期间执行的操作中的错误。因此，需要确保多个存储器装置可靠地执行操作。
因此，本公开的实施例提供一种通过通道施加虚拟脉冲或中断如此施加的虚拟脉冲以防止在电压源Vsource中出现噪声的方法。下面描述防止或使电压源Vsource中噪声的出现最小化的操作。
图8是示出图1所示的针对每个通道施加虚拟脉冲的存储器控制器的结构的示图。
参照图8，图8所示的存储器控制器200可以包括请求检查器210、虚拟管理器220和虚拟脉冲生成器230。存储器控制器200还可以包括使能信号生成器240和命令队列组250(二者在图1中示出)，但是为了清楚，其在图8中省略。
通过示例的方式，在图8中示出了(图1所示的)存储装置50中的存储器装置100设置有第一存储器装置100_1至第四存储器装置100_4的布置。第一存储器装置100_1至第四存储器装置100_4可以分别通过第一通道CH1至第四通道CH4联接至存储器控制器200。
因此，根据本公开的实施例，虚拟脉冲可以通过第一通道CH1至第四通道CH4被施加到第一存储器装置100_1至第四存储器装置100_4。虚拟脉冲可以通过存储器装置的输入/输出引脚(IO引脚)或通过通用输入/输出引脚(GPIO引脚)输入到第一通道CH1至第四通道CH4。
在实施例中，第一通道CH1至第四通道CH4中的每一个可以不仅包括用于传送从主机300接收的数据的通道，还包括用于施加或中断虚拟触发的通道。
在另一实施例中，存储装置50可以包括比图8所示的存储器装置的数量少或多的存储器装置。
尽管图中未示出，但是虚拟脉冲可以通过分别包括在第一存储器装置100_1至第四存储器装置100_4中的内部元件而不是存储器控制器200来生成。也就是说，存储器装置的总电流消耗可以通过这样的内部元件顺序地增大或减小。
在图8中，示出了存储器控制器200中的虚拟脉冲生成器230生成虚拟脉冲的示例。
在实施例中，请求检查器210可以接收来自主机300的请求(REQUEST)。从主机300接收的请求可以是编程请求、读取请求或擦除请求。从主机300接收的请求可以是针对第一存储器装置100_1至第四存储器装置100_4中的任意一个的请求。
请求检查器210可以检查所接收的请求是针对第一存储器装置100_1至第四存储器装置100_4之中的哪个存储器装置。也就是说，请求检查器210可以基于从主机300接收的请求来识别第一存储器装置100_1至第四存储器装置100_4之中的哪个存储器装置已经开始操作。随后，请求检查器210可以生成包括识别开始操作的存储器装置的信息的装置信息DEVICE_INF，并将所生成的装置信息提供给虚拟管理器220。
在实施例中，请求检查器210可以连同装置信息DEVICE_INF一起或代替装置信息DEVICE_INF，向虚拟管理器220提供预热使能信号。预热使能信号可以表示哪些通道以及多少通道与第一存储器装置100_1至第四存储器装置之中开始操作的存储器装置联接。也就是说，预热使能信号可以表示对其执行操作的存储器装置的数量、与相应的存储器装置联接的通道以及通道的数量。
在实施例中，请求检查器210可以基于从主机300接收的请求来识别开始操作的存储器装置，然后输出预热使能信号。
因此，为了向虚拟管理器220提供关于开始操作的存储器装置的信息，请求检查器210可以连同装置信息DEVICE_INF一起或代替装置信息DEVICE_INF输出预热使能信号。
在实施例中，基于从请求检查器210接收的装置信息DEVICE_INF和/或预热使能信号，虚拟管理器220可以将虚拟脉冲生成请求DPGE_REQ输出到虚拟脉冲生成器230。也就是说，虚拟管理器220可以控制待施加到联接至开始操作的存储器装置的通道的电流。装置信息DEVICE_INF和预热使能信号可以指示两个或更多个开始操作的存储器装置。
具体地，当装置信息DEVICE_INF和/或预热使能信号表示仅一个存储器装置执行操作时，虚拟管理器220可能不操作以施加当前的控制。然而，当装置信息DEVICE_INF和/或预热使能信号表示两个或更多个存储器装置执行操作时，虚拟管理器220可以在联接到这些通道的存储器装置开始操作之前控制待施加到通道的电流。
在示例中，表示分别联接到通道CH1和CH2的第一存储器装置100_1和第二存储器装置100_2将开始操作的信息可以包括在装置信息DEVICE_INF或预热使能信号中，并且可以被输出。虚拟管理器220可以基于装置信息DEVICE_INF或预热使能信号，输出用于请求将虚拟脉冲顺序地施加到第一通道CH1和第二通道CH2的虚拟脉冲生成请求DPGE_REQ。
虚拟脉冲生成器230可以基于虚拟脉冲生成请求DPGE_REQ，在第一存储器装置100_1和第二存储器装置100_2开始操作之前生成虚拟脉冲，并将虚拟脉冲施加到与第一存储器装置100_1联接的第一通道CH1或与第二存储器装置100_2联接的第二通道CH2。也就是说，虚拟脉冲生成器230可以首先将虚拟脉冲施加到分别联接至开始操作的两个存储器装置的两个通道中的一个。随后，从首先将虚拟脉冲施加到一个通道起经过设定时间之后，虚拟脉冲生成器230可以将虚拟脉冲施加到与另一存储器装置相关联的另一通道。
在另一示例中，表示分别联接到四个通道通道CH1至CH4的第一存储器装置100_1至第四存储器装置100_4将开始操作的信息可以包括在装置信息DEVICE_INF或预热使能信号中，并且可以被输出。虚拟管理器220可以基于装置信息DEVICE_INF或预热使能信号，输出用于请求将虚拟脉冲顺序地施加到第一通道CH1至第四通道CH4的虚拟脉冲生成请求DPGE_REQ。
虚拟脉冲生成器230可以基于虚拟脉冲生成请求DPGE_REQ，在第一存储器装置100_1至第四存储器装置100_4开始操作之前生成虚拟脉冲，并将虚拟脉冲施加到第一通道CH1、第二通道CH2、第三通道CH3或第四通道CH4。也就是说，虚拟脉冲生成器230可以将虚拟脉冲施加到联接至开始操作的存储器装置的四个通道中的一个。随后，在从先前施加虚拟脉冲起经过设定时间之后，虚拟脉冲生成器230可以将虚拟脉冲施加到联接至剩余存储器装置中的一个的通道。因此，虚拟脉冲可以顺序地施加到与执行操作的存储器装置相关联的通道。
如上所述顺序地施加虚拟脉冲，防止存储器装置的总电流消耗的瞬间变化，并防止系统中出现噪声。
在另一实施例中，存储器控制器200不接收来自主机300的请求REQUEST。相反，存储器控制器200可以自主地生成虚拟脉冲，并将虚拟脉冲施加到第一通道CH1至第四通道CH4。也就是说，在第一存储器装置100_1至第四存储器装置100_4开始操作之前，存储器控制器200可以自主地生成虚拟脉冲，并将虚拟脉冲施加到每个通道。
例如，当基于存储器装置200的诸如垃圾收集(GC)的内部操作，需要第一存储器装置100_1至第四存储器装置100_4中的任意一个的操作时，存储器控制器200可以自主地生成虚拟脉冲并将虚拟脉冲施加到通道。因此，即使没有从主机300接收的请求REQUEST，存储器控制器200也可以自主地生成虚拟脉冲。
图9是示出用于顺序地增大和减小总电流消耗的方法的示图。
参照图8和图9，图9示出了在表示第一存储器装置100_1至第四存储器装置100_4将开始操作的信息包括在装置信息DEVICE_INF或预热使能信号中，并且基于装置信息DEVICE_INF或预热使能信号，虚拟管理器220输出用于请求将虚拟脉冲顺序地施加到分别联接至第一存储器装置100_1至第四存储器装置100_4的第一通道CH1至第四通道CH4的虚拟脉冲生成请求之后，根据(图8所示的)虚拟脉冲生成器230的操作的通道电流I_CH1至I_CH4和总电流消耗I_TOT。
在实施例中，当确定第一存储器装置至第四存储器装置将开始操作时，在t11处，虚拟脉冲可以被施加到联接到一个存储器装置的一个通道，该通道可以是第一通道、第二通道、第三通道或第四通道。这里，通过示例的方式，虚拟脉冲首先施加到第一通道。
在t11处，当虚拟脉冲被施加到第一通道时，第一通道电流I_CH1可以增大至虚拟电流I_DUMMY。因此，总电流消耗I_TOT也可以增大。
随后，在t12处，虚拟脉冲可以被施加到联接至第一存储器装置100_1至第四存储器装置100_4的剩余通道中的一个。t12可以在t11之后的设定时间出现。这里，通过示例的方式，该通道是第二通道。
在t12处，当虚拟脉冲被施加到第二通道时，第二通道电流I_CH2可以增大至虚拟电流I_DUMMY。因此，总电流消耗I_TOT也可以增大。
随后，虚拟脉冲可以被顺序地施加到其它的剩余通道。例如，在t13处，虚拟脉冲可以被施加到第三通道，使得第三通道电流I_CH3变成虚拟电流I_DUMMY。在可以在t13之后设定量的时间出现的t14处，虚拟脉冲可以被施加到第四通道，使得第四通道电流I_CH4变成虚拟电流I_DUMMY。
也就是说，虚拟管理器(图8所示的220)可以通过确定设定时间和将施加虚拟脉冲的通道来顺序地增大总电流消耗I_TOT。此外，可以通过调整虚拟脉冲的电平或虚拟脉冲的持续时间来顺序地增大总电流消耗I_TOT。
下面参照图10描述通过调整虚拟脉冲的电平来顺序地增大总电流消耗I_TOT的方法。
因此，总电流消耗I_TOT可以从t11至t14顺序地增大。当顺序增大的电流达到一定程度时，确定执行操作的存储器装置可以执行各自的操作。也就是说，在t15之后，存储器装置可以执行各自的操作。这里，在执行各自的操作之后，虚拟管理器220可以立即确定中断施加虚拟脉冲。即，由于存储器装置开始操作，因此不再需要生成虚拟脉冲来逐步增大总电流消耗。
因此，当总电流消耗I_TOT顺序地增大时，电压源Vsource中可能不会出现噪声。因此，虚拟脉冲生成器230将虚拟脉冲顺序地施加到通道，以便能够确保由存储器装置执行的操作的可靠性。
可以确定的是，在第一存储器装置至第四存储器装置执行操作之后，第一存储器装置至第四存储器装置全部结束操作。
当第一存储器装置至第四存储器装置同时结束操作时，存储器装置的总电流消耗I_TOT可以迅速减小。因此，虚拟脉冲可以被施加到分别联接至第一存储器装置至第四存储器装置的第一通道至第四通道。随后，施加到各个通道的虚拟脉冲可以被顺序地中断。也就是说，在施加虚拟脉冲被中断之后，虚拟脉冲被施加到联接至第一存储器装置至第四存储器装置的各个通道。
例如，在t16处，当确定第一存储器装置至第四存储器装置不执行操作时，可以将虚拟脉冲施加到第一通道至第四通道。也就是说，在t16处，第一通道电流I_CH1至第四通道电流I_CH4可以变成虚拟电流I_DUMMY。
随后，在可以在t16之后设定量的时间出现的t17处，虚拟脉冲生成器230可以中断施加到可以为第一通道、第二通道、第三通道或第四通道的通道中的一个的虚拟脉冲。这里，通过示例的方式，在t16处中断第一通道中的虚拟脉冲。
在t17处，当对第一通道的虚拟脉冲的施加结束时，第一通道电流I_CH1可减小。因此，总电流消耗I_TOT也可以减小。
随后，在t18处，施加到联接至第二存储器装置的第二通道的虚拟脉冲可以被中断。t18可以在t17之后设定量的时间出现。更一般地，在t18处，被中断虚拟脉冲的通道可以是尚未被中断虚拟脉冲的通道中的任意一个。
在t18处，当第二通道的虚拟脉冲被中断时，第二通道电流I_CH2可减小。因此，总电流消耗I_TOT也可以减小。
随后，虚拟脉冲可以在其它通道中被顺序地中断。例如，在可以在t18之后设定量的时间出现的t19处，施加到第三通道的虚拟脉冲可以被中断。在可以在t19之后设定量的时间出现的t20处，施加到第四通道的虚拟脉冲可以被中断。
因此，总电流消耗I_TOT可以从t17至t20顺序地减小。因此，当总电流消耗I_TOT顺序地减小时，电压源Vsource中可能不会出现噪声。因此，施加到通道的虚拟脉冲被顺序地中断，以便能够确保由存储器装置执行的操作的可靠性。
图10是示出顺序地增大和减小总电流消耗的另一实施例的示图。
参照图8、图9和图10，图10示出了从图9所示的t11至t14施加更多细分的虚拟脉冲的实施例。图10示出了在表示第一存储器装置至第四存储器装置(图8所示的100_1至100_4)将开始操作的信息包括在装置信息中，并且基于装置信息，虚拟管理器220输出用于请求将虚拟脉冲顺序地施加到分别联接至第一存储器装置100_1至第四存储器装置100_4的第一通道CH1至第四通道CH4的虚拟脉冲生成请求之后，根据虚拟脉冲生成器230的操作的通道电流I_CH1至I_CH4和总电流消耗。
在描述图10时，省略了已经结合图9描述的内容。
在实施例中，虚拟管理器220可以确定虚拟脉冲将首先被施加到与第一存储器装置至第四存储器装置之中的第一存储器装置联接的第一通道。虚拟脉冲生成器230可以逐步生成虚拟脉冲。虚拟脉冲生成器230可以通过调整虚拟脉冲的电平来生成虚拟脉冲。因此，虚拟脉冲生成器230可以生成虚拟脉冲使得总电流消耗逐步增大。
例如，在t11a处，虚拟脉冲生成器230可以生成虚拟脉冲并将虚拟脉冲施加到第一通道，并且第一通道电流I_CH1可以变成阶跃电流I_STEP。随后，在t11处，虚拟脉冲生成器可以生成具有高于先前虚拟脉冲的电平的虚拟脉冲并将该虚拟脉冲施加到第一通道，并且第一通道电流I_CH1可以变成虚拟电流I_DUMMY。
与图9中的布置相似，在图10的布置中，虚拟脉冲生成器230通过第一通道施加虚拟脉冲，并且第一通道电流I_CH1变成虚拟电流I_DUMMY。然而，在图10的布置中，虚拟脉冲生成器230将具有不同电平的脉冲施加到第一通道，使得总电流消耗的变化可以最小化。
虚拟脉冲也可以被逐步施加到第二通道至第四通道。
例如，在经过参考时间之后，在t12a处，通过对第二通道施加虚拟脉冲，第二通道电流I_CH2可以变成阶跃电流I_STEP。在t12处，通过对第二通道施加具有高于先前虚拟脉冲的电平的虚拟脉冲，第二通道电流I_CH2可以变成虚拟电流I_DUMMY。
此外，在经过参考时间之后，在t13a处，通过对第三通道施加虚拟脉冲，第三通道电流I_CH3可以变成阶跃电流I_STEP。在t13处，通过对第三通道施加具有高于先前虚拟脉冲的电平的虚拟脉冲，第三通道电流I_CH3可以变成虚拟电流I_DUMMY。
最后，在t14a处，通过对第四通道施加虚拟脉冲，第四通道电流I_CH4可以变成阶跃电流I_STEP。在t14处，通过对第四通道施加具有高于先前虚拟脉冲的电平的虚拟脉冲，第四通道电流I_CH4可以变成虚拟电流I_DUMMY。
因此，施加到第一通道至第四通道的虚拟脉冲被细分，使得总电流消耗可以更渐进地增大。因此，不太可能在电压源中出现噪声，从而可以提高由存储器装置执行的操作的可靠性。
当施加到各个通道的虚拟脉冲被顺序地中断时，也可以应用上述方法。也就是说，针对每个通道中断的虚拟脉冲被细分，以便能够更渐进地减小总电流消耗。因此，不太可能在电压源中出现噪声，从而可以确保由存储器装置执行的操作的可靠性。
图11是示出顺序地减小总电流消耗的图1所示的存储器控制器的结构的示图。
参照图11，图11所示的存储器控制器200可以包括虚拟管理器220、虚拟脉冲生成器230、使能信号生成器240和命令队列组250。存储器控制器200还可以包括图1所示的请求检查器210，但是为了清楚，这里省略了这种组件。
图11示出了当确定第一存储器装置100_1至第四存储器装置100_4之中的至少一个存储器装置已经结束或中止操作的执行时中断虚拟脉冲的方法。
在实施例中，第一通道CH1至第四通道CH4中的每一个可以不仅包括用于传送从主机300接收的数据的通道，而且还包括用于施加或中断虚拟触发的通道。
在实施例中，使能信号生成器240可以生成与物理块地址PBA相对应的芯片使能信号CE_SIG，并将所生成的芯片使能信号CE_SIG输出到选择的存储器装置和虚拟管理器220。芯片使能信号CE_SIG可以用于选择对其执行操作的储器装置或释放选择。芯片使能信号CE_SIG可以处于高状态或低状态。当芯片使能信号CE_SIG处于高状态时，可以释放对存储器装置的选择。当芯片使能信号CE_SIG处于低状态时，可以选择存储器装置。换句话说，高状态的芯片使能信号CE_SIG可以被输入到待机状态的存储器装置，低状态的芯片使能信号CE_SIG可以被输入到正在操作的存储器装置。
例如，当第一存储器装置100_1将结束操作时，使能信号生成器240可以生成高状态下的芯片使能信号CE_SIG，其释放对第一存储器装置100_1的选择。使能信号生成器240可以将所生成的芯片使能信号CE_SIG提供给虚拟管理器220。
虚拟管理器220可以响应于从使能信号生成器240接收的芯片使能信号CE_SIG，确定是否已经接收到对应于至少两个存储器装置的高状态的芯片使能信号CE_SIG。
当虚拟管理器220接收到对应于两个或更多个存储器装置的高状态的芯片使能信号CE_SIG时，虚拟管理器220可以向命令队列组250输出用于检查相应的存储器装置的命令队列等级CMDQL的命令队列等级请求CMDQL_REQ。命令队列等级CMDQL可以表示命令队列中排队的命令的数量。也就是说，当排队的命令的数量为“0”时，命令队列等级CMDQL可以为“0”。当排队的命令的数量为“5”时，命令队列等级CMDQL可以为“5”。
命令队列组250可以响应从虚拟管理器220接收的命令队列等级请求CMDQL_REQ，将对应于相应的存储器装置的命令队列等级CMDQL输出到虚拟管理器220。
在实施例中，虚拟管理器220可以基于高状态的芯片使能信号CE_SIG和命令队列等级CMDQL来确定将被施加虚拟脉冲的通道。
例如，当所有存储器装置的命令队列等级CMDQL为“0”时，虚拟管理器220可以确定将虚拟脉冲施加到所有存储器装置，然后顺序地中断虚拟脉冲。作为一个实施例，虚拟管理器220可将虚拟脉冲输入请求DPIN_REQ输出到虚拟脉冲生成器230。响应于输入请求DPIN_REQ，虚拟脉冲生成器230可顺序地中断施加虚拟脉冲。
然而，当一些但不是所有存储器装置的命令队列等级CMDQL为“0”时，虚拟管理器220可以将虚拟脉冲仅施加到联接至命令队列等级CMDQL不为“0”的存储器装置的通道。也就是说，虚拟脉冲被施加到被预测在短时间内再次执行操作的存储器装置，从而防止总电流消耗迅速增大或减小。此时，命令队列等级CMDQL为“0”的存储器装置的数量可以为1。
在将虚拟脉冲仅施加到命令队列等级CMDQL不为“0”的剩余存储器装置之后，虚拟管理器220可以再次从使能信号生成器240接收高状态的芯片使能信号CE_SIG。当虚拟管理器220接收对应于至少两个存储器装置的高状态的芯片使能信号CE_SIG时，虚拟管理器220可以接收与高状态芯片使能信号CE_SIG的存储器装置相对应的命令队列等级CMDQL，然后确定是施加还是中断虚拟脉冲。
图12是示出基于命令队列确定的虚拟脉冲的施加或中断的示图。
参照图11和图12，图12所示的第一命令队列CMD_QUEUE1至第四命令队列CMD_QUEUE4分别对应于第一存储器装置至第四存储器装置(图11所示的100_1至100_4)，图12所示的每一列表示将由相应的存储器装置运行的命令的序列。
在实施例中，第一命令CMD1至第五命令CMD5可以在对应于第一存储器装置的第一命令队列CMD_QUEUE1中排队，第六命令CMD6和第七命令CMD7可以在对应于第二存储器装置的第二命令队列CMD_QUEUE2中排队，第八命令CMD8至第十一命令CMD11可以在对应于第三存储器装置的第三命令队列CMD_QUEUE3中排队，第十二命令CMD12至第十四命令CMD14可以在对应于第四存储器装置的第四命令队列CMD_QUEUE4中排队。
图12示出了在各个队列中排队的命令的示例性数量和序列。然而，数量和序列可以变化。
在实施例中，第一存储器装置至第四存储器装置可以同时执行操作。也就是说，第一存储器装置、第二存储器装置、第三存储器装置以及第四存储器装置可以同时执行分别对应于第一命令CMD1、第六命令CMD6、第八命令CMD8以及第十二命令CMD12的操作。
参照图9，在第一存储器装置至第四存储器装置执行对应于各自的命令的操作之前，可以将虚拟脉冲顺序地施加到分别联接到第一存储器装置至第四存储器装置的第一通道至第四通道。当虚拟脉冲被顺序地施加到第一通道至第四通道时，存储器装置的总电流消耗可以顺序地增大。因此，当总电流消耗顺序地增大时，可能不出现电压噪声。
当第一通道电流至第四通道电流随着虚拟脉冲被施加到第一通道至第四通道而变成虚拟电流时，第一存储器装置至第四存储器装置可以执行对应于各自的命令的操作。
在实施例中，第一存储器装置至第四存储器装置可以运行下一命令。也就是说，第一存储器装置可以执行对应于第二命令CMD2的操作，第二存储器装置可以执行对应于第七命令CMD7的操作，第三存存储器装置可以执行对应于第九命令CMD9的操作，并且第四存储器装置可以执行对应于第十三命令CMD13的操作。
由于第一存储器装置至第四存储器装置之中没有存储器装置已经结束或中止操作，所以使能信号生成器240可以生成与第一存储器装置至第四存储器装置相对应的低状态的芯片使能信号。因此，虚拟管理器220不必执行用于顺序地减小存储器装置的总电流消耗的操作。
然而，当确定例如在第一存储器装置至第四存储器装置执行各自的操作之后，第二存储器装置和第三存储器装置结束其操作时，使能信号生成器240可以生成对应于第二存储器装置和第三存储器装置的高状态的芯片使能信号。在第二存储器装置执行对应于第七命令CMD7的操作之后，第二存储器装置可以结束操作。在第三存储器装置执行对应于第九命令CMD9的操作之后，第三存储器装置可以结束操作。
由于这两个存储器装置中没有消耗电流，所以总电流消耗可能迅速减小。因此，虚拟管理器220可以接收对应于第二存储器装置和第三存储器装置的高状态的芯片使能信号，然后向命令队列组250输出用于检查第二存储器装置和第三存储器装置的命令队列等级的命令队列等级请求。
在实施例中，命令队列组250可以响应来自虚拟管理器220的命令队列等级请求而输出命令队列等级。由于第二存储器装置执行了对应于第六命令CMD6和第七命令CMD7的操作，因此对应于第二存储器装置的命令队列中排队的命令的数量可以为“0”。此外，由于第三存储器装置执行了对应于第八命令CMD8和第九命令CMD9的操作，因此对应于第三存储器装置的命令队列中排队的命令可以是第十命令CMD10和第十一命令CMD11，并且命令的数量可以为“2”。
因此，响应于来自虚拟管理器的命令队列等级请求，命令队列组250可以向虚拟管理器220输出对应于第二存储器装置的命令队列等级“0”和对应于第三存储器装置的命令队列等级“2”。
由于对应于第二存储器装置和第三存储器装置的命令队列等级不都为“0”，因此虚拟管理器可以确定将虚拟脉冲仅施加到命令队列等级不为“0”的第三存储器装置。虚拟管理器220可以向虚拟脉冲生成器230输出用于请求将虚拟脉冲施加到第三存储器装置的虚拟脉冲生成请求，并且虚拟脉冲生成器230可以将虚拟脉冲施加到与第三存储器装置联接的第三通道。
在实施例中，尽管图中未示出，但是当与第二存储器装置和第三存储器装置相对应的命令队列等级均为“0”时，虚拟脉冲可以被施加到分别联接至第二存储器装置和第三存储器装置的通道。当将虚拟脉冲施加到第二通道和第三通道之后经过设定时间时，施加到第二通道和第三通道的虚拟脉冲可以被顺序地中断。
随后，可以确定第一存储器装置和第四存储器装置结束操作。也就是说，可以生成对应于第一存储器装置和第四存储器装置的高状态的芯片使能信号。在第一存储器装置执行对应于第三命令CMD3的操作之后，第一存储器装置可以结束操作。在第四存储器装置执行对应于第十四命令CMD14的操作之后，第四存储器装置可以结束操作。
由于这两个存储器装置中没有消耗电流，因此总电流消耗可能迅速减小。因此，虚拟管理器220可以接收对应于第一存储器装置和第四存储器装置的高状态的芯片使能信号，然后向命令队列组250输出用于检查第一存储器装置和第四存储器装置的命令队列等级的命令队列等级请求。
在实施例中，命令队列组250可以响应来自虚拟管理器220的命令队列等级请求而输出命令队列等级。由于第一存储器装置执行了与第一命令CMD1、第二命令CMD2以及第三命令CMD3相对应的操作，因此在对应于第一存储器装置的命令队列中排队的命令可以是第四命令CMD4和第五命令CMD5，并且命令的数量可以为“2”。此外，由于第四存储器装置执行了与第十二命令CMD12至第十四命令CMD14相对应的操作，因此在对应于第四存储器装置的命令队列中排队的命令的数量可以为“0”。
因此，响应于来自虚拟管理器的命令队列等级请求，命令队列组250可以向虚拟管理器220输出对应于第一存储器装置的命令队列等级“2”和对应于第四存储器装置的命令队列等级“0”。
由于对应于第一存储器装置和第四存储器装置的两个命令队列等级不都为“0”，因此虚拟管理器可以确定将虚拟脉冲仅施加到命令队列等级不为“0”的第一存储器装置。虚拟管理器220可以向虚拟脉冲生成器230输出用于请求将虚拟脉冲施加到第一存储器装置的虚拟脉冲生成请求，并且虚拟脉冲生成器230可以将虚拟脉冲施加到与第一存储器装置联接的第一通道。
随后，第一存储器装置可以执行对应于第四命令CMD4的操作，第三存储器装置可以执行对应于第十一命令CMD11的操作。
在实施例中，可以确定的是，在第三存储器装置执行对应于第十一命令CMD11的操作之后，第三存储器装置结束操作。也就是说，可以生成对应于第三存储器装置的高状态的芯片使能信号。在第三存储器装置执行对应于第十一命令CMD11的操作之后，第三存储器装置可以结束操作。然而，由于在多个存储器装置之中仅第三存储器装置结束操作，因此虚拟管理器220不必执行用于施加或中断虚拟脉冲的操作。
因此，当存储器装置开始操作时，存储器装置的总电流消耗可以顺序地增大。然后，当存储器装置结束操作时，存储器装置的总电流消耗可以顺序地减小。因此，通过上述过程，防止总电流消耗迅速增大或减小的情况，从而可以防止出现功率噪声。
图13是示出基于芯片使能信号的虚拟脉冲输出的示图。
参照图13，图13示出了基于芯片使能信号CE_SIG通过输入/输出引脚DQ输入的虚拟触发(Dummy toggle)和数据(块Chunk)的示图。
在实施例中，当存储器装置100不操作时，对应于相应的存储器装置的芯片使能信号CE_SIG可以在高状态下输出。然而，当存储器装置100正在操作时(例如，当通过输入/输出引脚DQ传送或接收数据时)，对应于相应的存储器装置的芯片使能信号CE_SIG可以在低状态下输出。
在实施例中，当通过输入/输出引脚DQ传送或接收数据时，存储器装置100的总电流消耗可能瞬间增大或减小。因此，为了防止存储器装置100的总电流消耗瞬间增大，可以通过输入/输出引脚DQ对存储器装置100施加虚拟触发。这里，虚拟触发是被施加到存储器装置100的特定幅度的脉冲。
也就是说，当芯片使能信号CE_SIG处于高状态时，可以通过存储器装置100的输入/输出引脚DQ来施加虚拟触发，并且可以逐步增大(预热)存储器装置100的总电流消耗。虚拟触发的幅度可以顺序地增大(1、2、3、…)。
因此，在存储器装置开始操作之前，对存储器装置100施加的幅度顺序地增大的虚拟触发，从而可以防止总电流消耗的瞬间增大。
当存储器装置100的总电流消耗通过虚拟触发瞬间增大，然后达到一定水平时，存储器装置100可以传送或接收数据。
尽管结束了数据的传送或接收，即，当预测到存储器装置100将传送或接收数据块时，可以对存储器装置100施加虚拟触发。也就是说，由于存储器装置100立即开始操作，用于将总电流消耗保持在一定水平的虚拟触发可以被施加到存储器装置100。随后，存储器装置100可以再次传送或接收数据。
在实施例中，即使当存储器装置100结束操作时，也可以对存储器装置100施加虚拟触发，以防止总电流消耗瞬间减小。
例如，当由于确定存储器装置100结束操作而在高状态下输出芯片使能信号CE_SIG时，虚拟触发可以被施加到存储器装置100施加，然后顺序地中断(预冷Warm-down)。也就是说，在将虚拟触发施加到被确定为结束操作的存储器装置100之后，虚拟触发的幅度可以顺序地减小。
因此，在存储器装置结束操作之前，将幅度顺序地减小的虚拟触发施加到存储器装置100，从而可以防止总电流消耗瞬间减小。
图14是示出根据本公开的实施例的存储器控制器的操作的示图。
图14示出了当存储器装置开始操作时，向将存储器控制器与存储器装置连接的通道施加虚拟脉冲的序列的示图。
在步骤S1401中，存储器控制器可以接收来自主机的请求。从主机接收的请求可以是对包括在存储装置中的多个存储器装置之中的任意一个存储器装置的编程请求、读取请求或擦除请求。也就是说，存储器控制器可以基于从主机接收的请求来确定将对多个存储器装置之中的哪个存储器装置执行操作。
在步骤S1403中，存储器控制器可以基于从主机接收的请求来确定运行命令的存储器装置。运行命令的存储器装置的数量可以是两个或更多个。
在实施例中，当多个存储器装置同时执行对应于命令的操作时，存储器装置的总电流消耗可能会迅速增大。因此，虚拟脉冲被顺序地施加到将存储器控制器与存储器装置连接的通道，使得总电流消耗可以逐步地增大。
也就是说，当响应于从主机接收的请求来确定执行操作的存储器装置时，虚拟脉冲可以被顺序地施加到存储器控制器通过其联接至这些存储器装置的通道(S1405)。
例如，当将运行与从主机接收的请求相对应的命令的存储器装置被确定为第一存储器装置和第二存储器装置时，可以将虚拟脉冲顺序地施加到第一通道和第二通道，存储器控制器通过第一通道和第二通道联接至第一存储器装置和第二存储器装置。也就是说，虚拟脉冲首先被施加到第一通道或第二通道，然后在从施加虚拟脉冲起经过设定时间之后，虚拟脉冲可以被施加到另一通道。因此，可以防止存储器装置的总电流消耗瞬间增大。此外，在执行操作之后，存储器控制器可以立即确定中断施加虚拟脉冲。即，由于存储器装置开始操作，因此不再需要生成虚拟脉冲来逐步增大总电流消耗。
图15是示出根据本发明的实施例的存储器控制器的操作的示图。
参照图15，当存储器装置结束操作时，虚拟脉冲被施加到将存储器控制器与存储器装置连接的通道，或在该通道中被中断。
在步骤S1501中，存储器控制器可以在包括在存储装置中的多个存储器装置之中确定将结束操作的存储器装置。可以基于芯片使能信号来确定多个存储器装置之中的将结束操作的存储器装置。也就是说，当生成高状态的芯片使能信号时，存储器控制器可以确定对应于芯片使能信号的存储器装置将结束操作。
当确定将结束操作的存储器装置时，在所确定的存储器装置结束操作之后，可以将虚拟脉冲施加到存储器控制器通过其联接至所确定的存储器装置的所有通道(S1503)。也就是说，由于存储器装置同时结束操作，因此存储器装置的操作结束可以被延迟，以防止存储器装置的总电流消耗瞬间减小。
在将虚拟脉冲施加到存储器控制器通过其联接至将结束操作的存储器装置的通道之后，可以顺序地中断施加到通道的虚拟脉冲(S1505)。也就是说，在将虚拟脉冲施加到通道之后，存储器控制器可以中断施加到任意一个通道的虚拟脉冲，并且在经过设定时间之后顺序地中断施加到其他通道的虚拟脉冲。
因此，可以防止存储器装置的总电流消耗瞬间减小。
图16是示出根据本公开的实施例的存储器控制器的操作的示图。
参照图15和图16，步骤S1601至S1607对应于步骤S1501。也就是说，步骤S1601至S1607可以是在多个正在操作的存储器装置之中确定将结束操作的存储器装置的步骤。
在步骤S1601中，存储器控制器可以确定所生成的芯片使能信号处于高状态还是低状态。芯片使能信号可以对应于物理块地址PBA。此外，可以针对每个存储器装置生成芯片使能信号。
在实施例中，存储器控制器可以确定与对应于多个存储器装置的芯片使能信号之中的高状态的芯片使能信号相对应的存储器装置的数量(S1603)。与高状态的芯片使能信号相对应的存储器装置可以是将结束操作的存储器装置。
随后，存储器控制器可以确定与高状态的芯片使能信号相对应的存储器装置的数量是否为两个或更多个(S1605)。当与高状态的芯片使能信号相对应的存储器装置的数量不是两个或更多个(S1605处为否)时，即，当与高状态的芯片使能信号相对应的存储器装置的数量为1时，即使当电流不在相应的存储器装置中流动时，存储器装置的总电流消耗也不会迅速减小。因此，存储器控制器不必执行用于顺序地减小总电流消耗的操作。
然而，当与高状态的芯片使能信号相对应的存储器装置的数量为两个或更多个(S1605处为是)时，当电流不同时流入相应的存储器装置时，存储器装置的总电流消耗可以迅速减小。因此，存储器控制器需要执行用于顺序地减小总电流消耗的操作。
在实施例中，为了顺序地减小总电流消耗，存储器控制器可以确定与高状态的芯片使能信号相对应的存储器装置的命令队列等级(S1607)。也就是说，存储器控制器可以确定虚拟脉冲是否被施加到存储器控制器通过其联接至相应的存储器装置的通道并且在该通道中被中断。
例如，存储器控制器可以基于命令队列等级是否都为“0”来确定是否施加和中断虚拟脉冲。
图17是示出根据本公开的实施例的存储器控制器的操作的示图。
参照图15和图17，步骤S170至S1707对应于步骤S1503。
在步骤S1701中，存储器控制器可以确定命令队列等级是否都为“0”。也就是说，可以基于命令队列等级来确定将被施加虚拟脉冲的通道。
在实施例中，当命令队列等级不全为“0”(S1701处否)时，存储器控制器可以确定命令队列等级为“0”的存储器装置的数量是否为两个或更多个(S1703)。当命令队列等级为“0”的存储器装置的数量不是两个或更多个(S1703处否)时，即当命令队列等级为“0”的存储器装置的数量是1时，存储器控制器可以将虚拟脉冲施加到联接至命令队列等级不为“0”的存储器装置的通道(S1705)。也就是说，虚拟脉冲可以被施加到联接至当前结束操作、但要立即再次执行其它操作的存储器装置的通道。这里，虚拟脉冲被同时或逐步地施加到通道。
因此，联接至将结束操作的存储器装置的通道中不消耗电流。由于将结束操作的存储器装置的数量为1，因此存储器装置的总电流消耗可能不会迅速减小。
如步骤S1701中所确定的，当命令队列等级都为“0”(是)时，或者如步骤S1703中所确定的，当命令队列等级为“0”的存储器装置的数量为两个或更多个(是)时，存储器控制器可以将虚拟脉冲施加到存储器控制器通过其联接至将结束或中止操作的存储器装置的所有通道(S1707)。也就是说，由于确定了所有存储器装置结束操作，或者由于确定了两个或更多个存储器装置结束操作，所以虚拟脉冲可以被施加到联接至被确定为结束操作的存储器装置的所有通道。这里，虚拟脉冲被同时或逐步地施加到通道。随后，施加到通道的虚拟脉冲可以被顺序地中断(S1505)。
如步骤S1703中所确定的，当命令队列等级为“0”的存储器装置的数量为两个或更多个时，在步骤S1505中，仅在联接至命令队列等级为“0”的存储器装置的通道中可以顺序地中断虚拟脉冲。
因此，当施加到通道的虚拟脉冲被顺序地中断时，存储器装置的总电流消耗可以不迅速减小。
图18是示出图1所示的存储器控制器的另一实施例的示图。
参照图18，存储器控制器1000连接到主机和存储器装置。存储器控制器1000被配置成响应于从主机接收的请求访问存储器装置。例如，存储器控制器1000被配置成控制存储器装置的读取操作、编程操作、擦除操作和后台操作。存储器控制器1000被配置成在存储器装置和主机之间提供接口。存储器控制器1000被配置成驱动用于控制存储器装置的固件。
存储器控制器1000可以包括处理器1010、存储器缓冲器1020、错误校正码(ECC)电路1030、主机接口1040、缓冲器控制电路1050、存储器接口1060以及总线1070。
总线1070可以被配置成在存储器控制器1000的组件之间提供通道。
处理器1010可以控制存储器控制器1000的整体操作，并执行逻辑运算。处理器1010可以通过主机接口1040与外部主机通信，并且通过存储器接口1060与存储器装置通信。此外，处理器1010可以通过缓冲器控制电路1050与存储器缓冲器1020通信。处理器1010可以使用存储器缓冲器1020作为工作存储器、高速缓存存储器或缓冲存储器来控制存储装置的操作。
处理器1010可以执行闪存转换层(FTL)的功能。处理器1010可以通过FTL将由主机提供的逻辑块地址(LBA)转换为物理块地址(PBA)。FTL可以接收LBA，并使用映射表将其转换为PBA。根据映射单元，存在若干种FTL的地址映射方法。代表性的地址映射方法包括页面映射方法、块映射方法和混合映射方法。
处理器1010被配置成随机化从主机接收的数据。例如，处理器1010可以使用随机化种子来随机化从主机接收的数据。经随机化的数据作为待存储的数据被提供到存储器单元阵列中待编程的存储器装置。
处理器1010可以通过驱动软件或固件来执行随机化和去随机化。
在实施例中，处理器1010可以通过从存储器装置(图2所示的100)接收对应于模糊编程命令的模糊编程完成响应来记录模糊编程完成时间，并根据从模糊编程完成时间起经过的时间是否已经超过参考时间，向存储器装置(图2所示的100)输出精细编程命令。
在处理器1010输出精细编程命令之前，处理器1010可以根据对其执行精细编程操作的页面是否受干扰影响，而向存储器装置(图2所示的100)输出虚拟编程命令。
存储器缓冲器1020可以被用作处理器1010的工作存储器、高速缓存存储器或缓冲存储器。存储器缓冲器1020可以存储由处理器1010运行的代码和命令。存储器缓冲器1020可以包括静态RAM(SRAM)或动态RAM(DRAM)。
ECC电路1030可以执行ECC操作。ECC电路1030可以通过存储器接口1060对将写入存储器装置中的数据执行ECC编码。经ECC编码的数据可以通过存储器接口1060被传输到存储器装置。ECC电路1030可以对通过存储器接口1060从存储器装置接收的数据执行ECC解码。在示例中，ECC电路1030可以作为存储器接口1060的组件被包括在存储器接口1060中。
主机接口1040可以在处理器1010的控制下与外部主机通信。主机接口1040可以使用诸如以下的各种通信方式中的至少一种与主机通信：通用串行总线(USB)、串行AT附件(SATA)、高速芯片间(HSIC)、小型计算机系统接口(SCSI)、火线、外围组件互连(PCI)、高速PCI(PCIe)、高速非易失性存储器(NVMe)、通用闪存(UFS)、安全数字(SD)、多媒体存储卡(MMC)、嵌入式MMC(eMMC)、双列直插式存储器模块(DIMM)、寄存式DIMM(RDIMM)和/或低负载DIMM(LRDIMM)。
缓冲器控制电路1050被配置成在处理器1010的控制下控制存储器缓冲器1020。
存储器接口1060被配置成在处理器1010的控制下与存储器装置通信。存储器接口1060可以通过通道与存储器装置通信命令、地址和数据。
在示例中，存储器控制器1000可以不包括存储器缓冲器1020和缓冲器控制电路1050。这些组件中的一个或两个可以单独设置，或者其功能中的一个或两个可以分布在存储器控制器1000的其它组件之中。
在示例中，处理器1010可以通过使用代码来控制存储器控制器1000的操作。处理器1010可以从存储器控制器1000中设置的非易失性存储器装置(例如，只读存储器(ROM))来加载代码。在另一示例中，处理器1010可以通过存储器接口1060从存储器装置加载代码。
在示例中，存储器控制器1000的总线1070可以分为控制总线和数据总线。数据总线可以在存储器控制器1000中传送数据，控制总线可以在存储器控制器1000中传送诸如命令和地址的控制信息。数据总线和控制总线彼此分开，从而既不干扰也不影响对方。数据总线可以连接到主机接口1040、缓冲器控制电路1050、ECC电路1030和存储器接口1060。控制总线可以连接到主机接口1040、处理器1010、缓冲器控制电路1050、存储器缓冲器1020和存储器接口1060。
图19是示出根据本公开的实施例的应用存储装置的固态驱动器(SSD)系统的框图。
参照图19，SSD系统3000包括主机3100和SSD 3200。SSD 3200通过信号连接器3001与主机3100交换信号SIG，并通过电源连接器3002接收电力PWR。SSD 3200包括SSD控制器3210、多个闪速存储器3221至322n、辅助电源3230和缓冲存储器3240。
在实施例中，SSD控制器3210可以用作参照图1描述的存储器控制器200。
SSD控制器3210可以响应于从主机3100接收的信号SIG来控制多个闪速存储器3221至322n。在示例中，信号SIG可以基于主机3100和SSD 3200之间的接口。例如，信号SIG可以由诸如以下的接口中的至少一个来限定：通用串行总线(USB)、多媒体卡(MMC)、嵌入式MMC(eMMC)、外围组件互连(PCI)、高速PCI(PCIe)、高级技术附件(ATA)、串行ATA(SATA)、并行ATA(PATA)、小型计算机系统接口(SCSI)、增强型小磁盘接口(ESDI)、集成电子驱动器(IDE)、火线、通用闪存(UFS)、WI-FI、蓝牙和/或NVMe。
在实施例中，当多个闪速存储器3221至322n同时开始或结束操作时，SSD控制器3210可以向第一通道CH1至第n通道CHn施加虚拟脉冲或从第一通道CH1至第n通道CHn中断虚拟脉冲，SSD控制器3210通过CH1至CHn联接至多个闪速存储器3221至322n。
在实施例中，在多个闪速存储器3221至322n同时开始操作之前，SSD控制器3210可以对第一通道CH1至第n通道CHn顺序地施加虚拟脉冲。在将虚拟脉冲施加到第一通道CH1至第n通道CHn之后，多个闪速存储器3221至322n可以同时开始操作。
此外，当多个闪速存储器3221至322n同时结束操作时，SSD控制器3210可以在多个闪速存储器3221至322n结束操作之后，对第一通道CH1至第n通道CHn施加虚拟脉冲，并且顺序地中断施加到第一通道CH1至第n通道CHn的虚拟脉冲。
辅助电源3230通过电源连接器3002连接到主机3100。当来自主机3100的电力供应不顺畅时，辅助电源3230可以向SSD 3200提供电力。在示例中，辅助电源3230可以位于SSD3200中，或者被设置在SSD 3200的外部。例如，辅助电源3230可以位于主板上，并且向SSD3200提供辅助电力。
缓冲存储器3240作为SSD 3200的缓冲存储器而操作。例如，缓冲存储器3240可以临时存储从主机3100接收的数据或从多个闪速存储器3221至322n接收的数据，或者临时存储闪速存储器3221至322n的元数据(例如，映射表)。缓冲存储器3240可以包括诸如DRAM、SDRAM、DDR SDRAM、LPDDR SDRAM和/或GRAM的各种类型的易失性存储器中的任意一种，或者诸如FRAM、ReRAM、STT-MRAM和/或PRAM的各种类型的非易失性存储器中的任意一种。
图20是示出根据本公开的实施例的应用存储装置的用户系统的框图。
参照图20，用户系统4000包括应用处理器4100、存储器模块4200、网络模块4300、存储模块4400和用户接口4500。
应用处理器4100可以驱动包括在用户系统4000中的组件、操作系统(OS)、用户程序等。在示例中，应用处理器4100可以包括用于控制包括在用户系统4000中的组件的控制器、接口、图形引擎等。应用处理器4100可以被设置为片上系统(SoC)。
在实施例中，当包括在存储模块4400中的多个存储器装置同时开始或结束操作时，应用处理器4100可以向应用处理器4400通过其联接至多个存储器装置的通道施加虚拟脉冲，或从该通道中断虚拟脉冲。
在实施例中，在包括在存储模块4400中的多个存储器装置同时开始操作之前，应用处理器4100可以向通道顺序地施加虚拟脉冲。在将虚拟脉冲施加到所有通道之后，存储模块4400中的多个存储器装置可以同时开始操作。
此外，当存储模块4400中的多个存储器装置同时结束操作时，应用处理器4100可以在多个存储器装置结束操作之后向通道施加虚拟脉冲，并且顺序地中断施加到通道的虚拟脉冲。
存储器模块4200可以作为用户系统4000的主存储器、工作存储器、缓冲存储器或高速缓存存储器来操作。存储器模块4200可以包括诸如DRAM、SDRAM、DDR SDRAM、DDR2SDRAM、DDR3 SDRAM、LPDDR SDRAM、LPDDR2 SDRAM和/或LPDDR3 SDRAM的各种类型的易失性随机存取存储器中的任意一种，或者诸如PRAM、ReRAM、MRAM和/或FRAM的各种类型的非易失性随机存取存储器中的任意一种。在示例中，应用处理器4100和存储器模块4200可以通过基于堆叠封装(PoP)进行封装而被设置为一个半导体封装。
网络模块4300可以与外部装置通信。在示例中，网络模块4300可以支持无线通信，诸如码分多址(CDMA)、全球移动通信系统(GSM)、宽带CDMA(WCDMA)、CDMA-2000、时分多址(TDMA)、长期演进(LTE)、Wimax、WLAN、UWB、蓝牙以及Wi-Fi。在示例中，网络模块4300可以包括在应用处理器4100中。
存储模块4400可以存储数据。例如，存储模块4400可以存储从应用处理器4100接收的数据。可选地，存储模块4400可以将其中存储的数据传送到应用处理器4100。在示例中，存储模块4400可以利用非易失性半导体存储器装置来实施，诸如相变RAM(PRAM)、磁阻RAM(MRAM)、电阻式RAM(RRAM)、NAND闪存、NOR闪存或具有三维结构的NAND闪存。在示例中，存储模块4400可以被设置为可移动驱动器，诸如用户系统4000的存储卡或外部驱动器。
在示例中，存储模块4400可以包括多个非易失性存储器装置，每个非易失性存储器装置可以与参照图2和图3描述的存储器装置相同地操作。存储模块4400可以与参照图1描述的存储装置50相同地操作。
用户接口4500可以包括用于向应用处理器4100输入数据或命令或者向外部装置输出数据的接口。在示例中，用户接口4500可以包括用户输入接口，诸如键盘、小键盘、按钮、触摸面板、触摸屏、触摸板、触摸球、照相机、麦克风、陀螺仪传感器、振动传感器和压电元件。用户接口4500可以包括用户输出接口，诸如液晶显示器(LCD)、有机发光二极管(OLED)显示装置、有源矩阵OLED(AMOLED)显示装置、LED、扬声器和监视器。
根据本公开的实施例，基于从主机接收的请求来确定联接至将开始操作的存储器装置的通道的数量，基于所确定的通道的数量来顺序地增大总电流，基于芯片使能信号和命令队列来确定联接至将结束操作的存储器装置的通道的数量，并且基于所确定的通道的数量可以顺序地减小电流。
虽然已经参照其一些实施例示出和描述了本公开，本领域技术人员将理解的是，在不脱离如所附权利要求及其等同方案所限定的本发明的精神和范围的情况下，可以在形式和细节上进行各种改变。因此，本发明的范围不应限于上述实施例，而应由包括其等同方案的所附权利要求来确定。
在上述实施例中，可以选择性地执行步骤，或者可以省略一些步骤或其部分。在所有实施例中，不需要一定按照所描述的顺序来执行步骤。提供所公开的实施例以便于理解本发明，而不是限制本发明。也就是说，本领域技术人员应当清楚可以基于本公开的技术范围进行各种修改。
尽管本文中使用了特定的术语，但它们仅用于解释本公开的实施例。因此，本公开不限于上述实施例，因为本领域技术人员将认识到在本公开的精神和范围内可以进行许多变化。本发明涵盖落入所附权利要求范围内的任何公开的实施例的所有修改和改变。

Claims (27)

1.一种存储器控制器，控制通过多个通道联接的多个存储器装置，所述存储器控制器包括：
请求检查器，在所述多个存储器装置之中识别与从主机接收的请求相对应的存储器装置，并生成关于所识别的存储器装置的装置信息，以执行对应于所述请求的操作；
虚拟管理器，输出控制将施加到所述多个通道之中、根据所述装置信息选择的存储器装置的通道的虚拟脉冲的请求；以及
虚拟脉冲生成器，基于控制所述虚拟脉冲的请求，将所述虚拟脉冲顺序地施加到联接至所选择的存储器装置的通道。
2.根据权利要求1所述的存储器控制器，其中所述虚拟脉冲生成器通过设置所述虚拟脉冲的电平、所述虚拟脉冲周期和所述虚拟脉冲的持续时间中的至少一个来施加所述虚拟脉冲。
3.根据权利要求1所述的存储器控制器，其中在所选择的存储器装置根据所述装置信息开始操作之前，所述虚拟管理器输出虚拟脉冲生成请求，以请求将施加到联接至所选择的存储器装置的通道的所述虚拟脉冲。
4.根据权利要求3所述的存储器控制器，其中所述虚拟脉冲生成器基于所述虚拟脉冲生成请求，将所述虚拟脉冲施加到联接至根据所述装置信息选择的存储器装置中的任意一个的通道之中的任意一个通道，然后在经过设定的第一时间之后将所述虚拟脉冲施加到所述通道中的另一个。
5.根据权利要求1所述的存储器控制器，进一步包括：
使能信号生成器，生成选择所述多个存储器装置的芯片使能信号；以及
命令队列组，包括分别对应于所述多个存储器装置的命令队列。
6.根据权利要求5所述的存储器控制器，其中所述虚拟管理器从所述使能信号生成器接收分别与根据所述装置信息选择的存储器装置相对应的芯片使能信号，并且基于所接收的芯片使能信号之中高状态的芯片使能信号来确定将结束操作的存储器装置。
7.根据权利要求6所述的存储器控制器，
其中所述虚拟管理器输出命令队列等级请求，以确定与所述高状态的芯片使能信号相对应的存储器装置的命令队列等级，
其中所述命令队列组输出与所述命令队列等级请求相对应的所述命令队列等级。
8.根据权利要求7所述的存储器控制器，其中，当与所述高状态的芯片使能信号相对应的存储器装置的所述命令队列等级全部为0时，所述虚拟管理器确定将所述虚拟脉冲施加到联接至与所述高状态的芯片使能信号相对应的存储器装置的所有通道。
9.根据权利要求8所述的存储器控制器，其中，当所述虚拟脉冲被施加到联接至与所述高状态的芯片使能信号相对应的存储器装置的所有通道时，所述虚拟管理器确定中断施加到所述通道中的任意一个的虚拟脉冲，并在经过设定的第二时间之后中断施加到所述通道中的另一个的虚拟脉冲。
10.根据权利要求7所述的存储器控制器，其中，当与所述高状态的芯片使能信号相对应的存储器装置的所述命令队列等级不全部为0时，所述虚拟管理器确定命令队列等级为0的存储器装置的数量是否为两个或更多个。
11.根据权利要求10所述的存储器控制器，其中，当所述命令队列等级为0的存储器装置的数量为1时，所述虚拟管理器确定将所述虚拟脉冲施加到联接至除了命令队列等级为0的存储器装置以外的、与所述高状态的芯片使能信号相对应的存储器装置的通道。
12.根据权利要求10所述的存储器控制器，其中，当命令队列等级为0的存储器装置的数量为两个或更多个时，所述虚拟管理器确定将所述虚拟脉冲施加到联接至与所述高状态的芯片使能信号相对应的存储器装置的所有通道，然后在经过设定的第三时间之后中断施加到联接至命令队列等级为0的存储器装置的通道的虚拟脉冲。
13.一种操作存储器控制器的方法，所述存储器控制器控制通过多个通道联接的多个存储器装置，所述方法包括：
在所述多个存储器装置之中识别与从主机接收的请求相对应的存储器装置；
生成存储器装置的装置信息以执行与所述请求相对应的操作；
输出控制将施加到所述多个通道之中、根据所述装置信息选择的存储器装置的通道的虚拟脉冲的请求；并且
基于用于控制所述虚拟脉冲的请求，将所述虚拟脉冲顺序地施加到联接至所选择的存储器装置的通道。
14.根据权利要求13所述的方法，其中，输出控制所述虚拟脉冲的请求包括：输出虚拟脉冲生成请求，使得在所选择的存储器装置根据所述装置信息开始操作之前，将所述虚拟脉冲施加到联接至所选择的存储器装置的通道。
15.根据权利要求14所述的方法，其中，顺序地施加所述虚拟脉冲包括：基于所述虚拟脉冲生成请求，将所述虚拟脉冲施加到联接至根据所述装置信息选择的存储器装置的通道之中的任意一个通道，然后在经过设定的第一时间之后将所述虚拟脉冲施加到所述通道中的另一个。
16.根据权利要求13所述的方法，其中输出控制所述虚拟脉冲的请求包括：通过检查选择所述多个存储器装置的芯片使能信号是否处于高状态，在所述多个存储器装置之中确定将结束操作的存储器装置。
17.根据权利要求16所述的方法，其中输出控制所述虚拟脉冲的请求进一步包括检查将结束操作的存储器装置的命令队列等级。
18.根据权利要求17所述的方法，其中输出控制所述虚拟脉冲的请求包括：当将结束操作的存储器装置的所述命令队列等级全部为0时，输出将所述虚拟脉冲施加到联接至与所述高状态的芯片使能信号相对应的存储器装置的所有通道的请求。
19.根据权利要求18所述的方法，其中，顺序地施加所述虚拟脉冲包括：当所述虚拟脉冲被施加到联接至与所述高状态的芯片使能信号相对应的存储器装置的所有通道时，中断施加到所述通道中的任意一个的虚拟脉冲，然后在经过设定的第二时间之后中断施加到所述通道中的另一个的虚拟脉冲。
20.根据权利要求17所述的方法，其中，顺序地施加所述虚拟脉冲包括：当与所述高状态的芯片使能信号相对应的存储器装置的所述命令队列等级不全部为0时，确定将所述虚拟脉冲施加到联接至命令队列等级为0的存储器装置的通道。
21.一种存储器控制器，控制通过多个通道联接的多个存储器装置，所述存储器控制器包括：
数据传送器，通过所述多个通道之中与从主机接收的请求相对应的通道来传送数据；以及
触发传送器，在除了传输所述数据的通道以外的一个或多个通道中生成虚拟触发，
其中所述虚拟触发是被施加到联接至与所述请求相对应的通道的存储器装置的特定幅度的脉冲。
22.根据权利要求21所述的存储器控制器，其中所述触发传送器顺序地增大流经联接至所述触发传送器的输入/输出引脚的电流。
23.根据权利要求21所述的存储器控制器，其中所述触发传送器进一步将所述虚拟触发顺序地施加到逐个联接至所述触发传送器的输入/输出引脚。
24.根据权利要求21所述的存储器控制器，其中在传送所述数据之前，所述触发传送器生成所述虚拟触发。
25.根据权利要求24所述的存储器控制器，其中所述触发传送器基于使能信号生成所述虚拟触发，所述使能信号基于所述请求生成。
26.一种控制器的操作方法，所述控制器通过各自的通道控制多个存储器装置，所述操作方法包括：
基于请求选择所述存储器装置中的两个或更多个；并且
通过将设定持续时间的虚拟脉冲顺序地施加到所选择的存储器装置，而顺序地增大供应到所选择的存储器装置的总电流，以在所选择的存储器装置同时开始执行各自的请求的操作时达到峰值。
27.一种控制器的操作方法，所述控制器通过各自的通道控制多个存储器装置，所述操作方法包括：
基于分别对应于所述存储器装置的芯片使能信号，选择所述存储器装置之中的两个或更多个；并且
通过将设定持续时间的虚拟脉冲顺序地施加到所选择的存储器装置，而顺序地减小供应到所选择的存储器装置的总电流，以在所选择的存储器装置同时停止执行各自的请求的操作时达到峰值。
CN202010748920.7A 2019-09-02 2020-07-30 存储器控制器及其操作方法 Pending CN112445426A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0108259 2019-09-02
KR1020190108259A KR20210026871A (ko) 2019-09-02 2019-09-02 메모리 컨트롤러 및 그 동작 방법

Publications (1)

Publication Number Publication Date
CN112445426A true CN112445426A (zh) 2021-03-05

Family

ID=74679417

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010748920.7A Pending CN112445426A (zh) 2019-09-02 2020-07-30 存储器控制器及其操作方法

Country Status (3)

Country Link
US (1) US11264086B2 (zh)
KR (1) KR20210026871A (zh)
CN (1) CN112445426A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114461162A (zh) * 2022-01-21 2022-05-10 思澈科技(上海)有限公司 一种基于mcu芯片的lcd控制方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220180946A1 (en) * 2019-09-02 2022-06-09 SK Hynix Inc. Memory controller and operating method thereof
US11507310B2 (en) * 2019-09-02 2022-11-22 SK Hynix Inc. Memory controller and operating method thereof
US20220283725A1 (en) * 2019-09-02 2022-09-08 Sk Hynix Inc Memory controller and operating method thereof
KR20220157155A (ko) 2021-05-20 2022-11-29 에스케이하이닉스 주식회사 스토리지 장치 및 그 동작 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120014164A1 (en) * 2010-07-13 2012-01-19 Masahiro Kamoshida Resistance-change memory and method of operating the same
CN103810110A (zh) * 2012-11-13 2014-05-21 索尼公司 存储器控制装置、存储器系统和信息处理系统
CN105989896A (zh) * 2015-02-25 2016-10-05 晨星半导体股份有限公司 存储器自我测试装置与方法
US20180018094A1 (en) * 2016-07-12 2018-01-18 SK Hynix Inc. Memory device, memory system including the same and operation method of the memory system
CN107728934A (zh) * 2016-08-11 2018-02-23 爱思开海力士有限公司 存储器控制器及包括其的存储系统

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6233250B1 (en) 1998-11-13 2001-05-15 Integrated Telecom Express, Inc. System and method for reducing latency in software modem for high-speed synchronous transmission
US6587918B1 (en) 1998-11-19 2003-07-01 Micron Technology, Inc. Method for controlling refresh of a multibank memory device
US6466736B1 (en) 1998-12-31 2002-10-15 Oak Technology, Inc. Integrated DVD/CD controller
US6529571B1 (en) 1999-09-28 2003-03-04 National Semiconductor Corporation Method and apparatus for equalizing propagation delay
US7158593B2 (en) 2001-03-16 2007-01-02 Silicon Image, Inc. Combining a clock signal and a data signal
KR100940611B1 (ko) 2002-11-04 2010-02-05 하이디스 테크놀로지 주식회사 데이터 신호의 천이를 최소화하는 액정 표시 장치
JP4213532B2 (ja) * 2003-07-15 2009-01-21 株式会社東芝 不揮発性半導体記憶装置
US7464282B1 (en) 2003-09-03 2008-12-09 T-Ram Semiconductor, Inc. Apparatus and method for producing dummy data and output clock generator using same
US7315957B1 (en) 2003-12-18 2008-01-01 Nvidia Corporation Method of providing a second clock while changing a first supplied clock frequency then supplying the changed first clock
JP4526841B2 (ja) 2004-03-09 2010-08-18 ルネサスエレクトロニクス株式会社 メモリ制御装置およびこれを備えたデータ処理システム
JP4625018B2 (ja) 2004-05-11 2011-02-02 パナソニック株式会社 受信装置、その制御方法、及びプログラム
US7827424B2 (en) 2004-07-29 2010-11-02 Ati Technologies Ulc Dynamic clock control circuit and method
US8035910B2 (en) 2007-06-29 2011-10-11 Seagate Technology Read after write enhancement for bit patterned media
JP5085392B2 (ja) 2008-03-31 2012-11-28 株式会社東芝 磁気記憶制御装置、磁気記憶制御方法、磁気記憶装置
JP2009277298A (ja) 2008-05-15 2009-11-26 Renesas Technology Corp ディジタル信号再生装置及び方法並びにディジタル信号記録装置及び方法
US8199158B2 (en) 2008-06-11 2012-06-12 Intel Corporation Performance allocation method and apparatus
KR20110004165A (ko) 2009-07-07 2011-01-13 삼성전자주식회사 리플레시 피크 전류를 줄일 수 있는 멀티채널 반도체 메모리 장치 및 이 장치의 리플레시 방법
KR101620348B1 (ko) 2009-10-16 2016-05-12 삼성전자주식회사 내부전원 발생장치, 이를 구비한 멀티채널 메모리 장치 및 이를 채용한 프로세싱 시스템
EP2643929B1 (en) 2010-11-23 2015-08-12 ABB Technology AG Method and circuit for clock recovery of a data stream
JP5677376B2 (ja) 2012-07-06 2015-02-25 株式会社東芝 メモリ制御装置、半導体装置、およびシステムボード
JP6058122B2 (ja) 2013-03-25 2017-01-11 三菱電機株式会社 バスマスタ、バスシステム及びバス制御方法
US9633737B2 (en) * 2014-11-18 2017-04-25 SK Hynix Inc. Semiconductor device
US10042416B2 (en) 2015-07-20 2018-08-07 Sandisk Technologies Llc Memory system and method for adaptive auto-sleep and background operations
KR102372730B1 (ko) 2015-08-25 2022-03-10 삼성전자주식회사 비휘발성 메모리 장치, 이의 동작 방법 및 이를 포함하는 에스에스디
KR102368079B1 (ko) 2015-09-25 2022-02-25 삼성디스플레이 주식회사 데이터 구동 장치 및 이를 이용한 표시 장치
KR102336730B1 (ko) * 2015-09-30 2021-12-07 에스케이하이닉스 주식회사 상태 신호를 출력하는 반도체 메모리 장치 및 그것의 동작 방법
US10331195B2 (en) 2016-06-06 2019-06-25 Qualcomm Incorporated Power and performance aware memory-controller voting mechanism
US10409357B1 (en) 2016-09-30 2019-09-10 Cadence Design Systems, Inc. Command-oriented low power control method of high-bandwidth-memory system
KR20180065702A (ko) 2016-12-08 2018-06-18 삼성전자주식회사 차동 데이터 스트로브 신호를 수신하는 메모리 컨트롤러 및 이를 포함하는 어플리케이션 프로세서
KR20180138351A (ko) 2017-06-21 2018-12-31 한국전자통신연구원 씨피유 전력 제어 장치 및 방법
KR102392055B1 (ko) 2017-08-09 2022-04-28 삼성전자주식회사 리트레이닝 동작의 수행 여부를 효율적으로 결정하기 위한 메모리 장치 및 이를 포함하는 메모리 시스템
KR101983463B1 (ko) 2017-09-27 2019-05-28 이화여자대학교 산학협력단 Dvfs 기법을 이용하는 모바일 디바이스
US10838636B2 (en) 2018-05-18 2020-11-17 Western Digital Technologies, Inc. Hierarchical clock scaling in a data storage controller
US11182090B2 (en) 2018-11-19 2021-11-23 Micron Technology, Inc. Systems, devices, and methods for data migration
KR20200109820A (ko) * 2019-03-14 2020-09-23 에스케이하이닉스 주식회사 메모리 장치 및 그 동작 방법
US10825535B1 (en) 2019-08-28 2020-11-03 Micron Technology, Inc. Intra-code word wear leveling techniques

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120014164A1 (en) * 2010-07-13 2012-01-19 Masahiro Kamoshida Resistance-change memory and method of operating the same
CN103810110A (zh) * 2012-11-13 2014-05-21 索尼公司 存储器控制装置、存储器系统和信息处理系统
CN105989896A (zh) * 2015-02-25 2016-10-05 晨星半导体股份有限公司 存储器自我测试装置与方法
US20180018094A1 (en) * 2016-07-12 2018-01-18 SK Hynix Inc. Memory device, memory system including the same and operation method of the memory system
CN107728934A (zh) * 2016-08-11 2018-02-23 爱思开海力士有限公司 存储器控制器及包括其的存储系统

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114461162A (zh) * 2022-01-21 2022-05-10 思澈科技(上海)有限公司 一种基于mcu芯片的lcd控制方法

Also Published As

Publication number Publication date
KR20210026871A (ko) 2021-03-10
US20210065780A1 (en) 2021-03-04
US11264086B2 (en) 2022-03-01

Similar Documents

Publication Publication Date Title
US10846002B2 (en) Memory controller to adjust the size of write data, operating method therof and storage device including the same
US11264086B2 (en) Memory controller and operating method thereof
US11531492B2 (en) Device and method of operating the same
US11307803B2 (en) Storage device for suspending program operation and performing read operation and operating method thereof
US11188458B2 (en) Memory controller and method of operating the same
KR20190120966A (ko) 저장 장치 및 그 동작 방법
KR20210077451A (ko) 저장 장치 및 그 동작 방법
KR20200145199A (ko) 저장 장치 및 그 동작 방법
US11360886B2 (en) Storage device and operating method thereof
KR20210089385A (ko) 메모리 장치 및 그 동작 방법
KR20210068902A (ko) 메모리 장치 및 그 동작 방법
US11169741B2 (en) Storage device and method of operating the same
KR20210128780A (ko) 메모리 컨트롤러 및 이를 포함하는 저장 장치
US20230011946A1 (en) Memory controller and operating method thereof
US11521684B2 (en) Memory device and method of operating the same
US11314652B2 (en) Memory controller and method of operating the same
US11366725B2 (en) Storage device and method of operating the same
US11449277B2 (en) Memory controller and method of operating the same
US20210334173A1 (en) Storage device and method of operating the same
US20210132804A1 (en) Storage device and method of operating the storage device
KR20220052161A (ko) 메모리 장치 및 그 동작 방법
US20220180946A1 (en) Memory controller and operating method thereof
US11500768B2 (en) Storage device performing garbage collection and method of operating the same
US11941294B2 (en) Memory controller for controlling suspension of operation and method of operating the same
US11669280B2 (en) Storage device and operating method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination