KR100940611B1 - 데이터 신호의 천이를 최소화하는 액정 표시 장치 - Google Patents

데이터 신호의 천이를 최소화하는 액정 표시 장치 Download PDF

Info

Publication number
KR100940611B1
KR100940611B1 KR1020020067816A KR20020067816A KR100940611B1 KR 100940611 B1 KR100940611 B1 KR 100940611B1 KR 1020020067816 A KR1020020067816 A KR 1020020067816A KR 20020067816 A KR20020067816 A KR 20020067816A KR 100940611 B1 KR100940611 B1 KR 100940611B1
Authority
KR
South Korea
Prior art keywords
data
signal
data signal
modified
clock signal
Prior art date
Application number
KR1020020067816A
Other languages
English (en)
Other versions
KR20040039674A (ko
Inventor
김용훈
Original Assignee
하이디스 테크놀로지 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 하이디스 테크놀로지 주식회사 filed Critical 하이디스 테크놀로지 주식회사
Priority to KR1020020067816A priority Critical patent/KR100940611B1/ko
Publication of KR20040039674A publication Critical patent/KR20040039674A/ko
Application granted granted Critical
Publication of KR100940611B1 publication Critical patent/KR100940611B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006Details of the interface to the display terminal
    • G09G5/008Clock recovery
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/08Details of timing specific for flat panels, other than clock recovery

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

신규한 구성의 변조부를 포함하는 타이밍 제어기와, 신규한 구성의 복조부를 포함하는 소오스 구동기를 갖는 액정 표시 장치가 개시된다. 본 발명에 의한 타이밍 제어기에서는 먼저 데이터의 천이를 감지한다. 클록의 상승 에지에서 데이터의 상태를 체크한다. 이전의 데이터와 현재의 데이터가 다르다면 하이 레벨을 출력하고, 이전의 데이터와 현재의 데이터가 같다면 로우 레벨을 출력한다. 그리고 클록의 상승 에지에서 데이터를 검출하여 변형 데이터를 출력하므로 클록과 동기가 맞지 않는다. 따라서 클록을 반전시켜서 출력한다. 소오스 구동기에서는 변형된 데이터를 반대로 복원해야 한다. 따라서 클록의 상승 에지에서 데이터를 검출해 만약 데이터가 하이 레벨이면 출력 데이터를 반전시키고, 데이터가 로우 레벨이면 출력 데이터를 그대로 유지한다. 또한 클록의 상승 에지에서 데이터를 검출하여 복원 데이터를 출력하므로 클록과 동기가 맞지 않으므로 클록을 반전시켜서 출력한다. 이와 같은 본 발명의 구성에 의하면, TDDI와 같은 효과를 내면서도 추가적인 신호를 필요로 하지 않으므로 아트워크가 용이해진다.

Description

데이터 신호의 천이를 최소화하는 액정 표시 장치{A LIQUID CRYSTAL DISPLAY DEVICE FOR MINIMIZING TRANSITION OF DATA SIGNAL}
도 1은 종래의 TDDI 방법을 구현한 액정 표시 장치 일부의 블록도.
도 2는 도 1에서의 동작을 설명하는 신호 파형도.
도 3은 본 발명에 의한 액정 표시 장치 일부의 블록도.
도 4는 도 3에 도시된 변조장치의 일 예의 회로도.
도 5는 도 3에 도시된 복조장치의 일 예의 회로도.
도 6a 및 6b는 도 4 및 도 5의 회로의 동작을 설명하는 신호 파형도.
도 7은 도 3에 도시된 변조장치 및 복조장치의 다른 예의 동작을 설명하는 신호 파형도.
본 발명은 액정 표시 장치에 관한 것으로서, 특히 데이터 신호의 천이를 최소화하는 액정 표시 장치에 관한 것이다.
현재 박막형 표시장치로서 널리 사용되고 있는 박막 트랜지스터 액정 표시 장치(Thin Film Transistor Liquid Crystal Display Device : 이하, "TFT LCD"라고 함) 패널에는 다수의 게이트 선, 이 게이트 선에 절연되어 있으면서 수직으로 교차하는 다수의 데이터 선, 게이트 선에 연결되는 게이트 전극과 데이터 선에 연결되는 소스 전극을 가지는 다수의 박막 트랜지스터와, 이 박막 트랜지스터의 드레인 전극에 연결되는 화소 전극이 형성되어 있다. 다수의 데이터 선에는 데이터 구동기에서 출력되는 데이터 신호가 인가되고, 다수의 게이트 선에는 게이트 구동기에서 출력되는 게이트 구동 신호가 인가된다. 데이터 구동기는 데이터 선의 일측 끝단에 연결되어 있으며, 이 끝단을 통해 데이터 신호를 인가한다. 게이트 구동기는 게이트 선의 일측 끝단에 연결되어 있으며, 이 끝단을 통해 게이트 구동 신호를 인가한다.
그런데 상기 TFT LCD에서와 같은 능동 매트릭스(active matrix) 구동방식에서는 일반적으로 데이터 신호의 천이가 빈번하게 발생할 경우 소비전류의 증가와 전자기 간섭이 크게 된다. 이를 개선하고자 천이 종속 데이터 반전(Transition Dependent Data Inversion : 이하, "TDDI"라고 함)이라는 방법이 사용되고 있다.
도 1은 종래의 TDDI 방법을 구현한 액정 표시 장치 일부의 블록도이고, 도 2는 도 1에서의 동작을 설명하는 신호 파형도이다. 도 2는 데이터 신호가 특히 5개인 경우를 예시한 것이다. 도면에서 MD1 내지 MDN은 타이밍 제어기(102)에서 TDDI 방법으로 변형된 데이터이고, CK는 클록신호이다.
종래의 TDDI 방법을 구현한 액정표시장치는 타이밍 제어기(102)에서 변형된 데이터(MD1~ MDN)와, 클록신호(CK)와, REV신호를 발생하여 소오스 구동기(104)에 제공하도록 구성된다.
종래의 TDDI 방법에서는 데이터 신호(DATA1 내지 DATA5) 중에서 로우 레벨에서 하이 레벨로 변할 때의 비트가 총 비트의 1/2 이상일 때 REV신호가 하이 레벨로 된다. 이 때 데이터 신호 중에서 로우 레벨에서 하이 레벨로 변하는 것은 로우 레벨을 그대로 유지하고, 나머지는 반전되어 변형 데이터 신호로서 출력된다. 소오스 구동기(104)에서는 REV 신호가 하이 레벨일 때 입력되는 변형 데이터 신호를 반전시켜 액정 패널(도시되지 않음)로 출력한다.
그러나, 종래의 TDDI 방법은 분명 소비전류의 감소와 전자기 간섭의 감소를 가져오지만, REV 라는 추가의 신호를 필요로 한다. 이 신호는 모든 소오스 구동기로 연결되므로, PCB의 크기가 점점 작아지는 추세를 고려할 때 아트워크(artwork)가 점점 어려워지는 문제점이 있다.
본 발명은 이와 같은 문제점을 해결하기 위하여 도출된 것으로서, 신호의 추가 없이도 데이터 천이를 최소화할 수 있는 액정표시장치 및 이 구동방법을 제공하는 것에 목적이 있다.
이러한 목적을 이루기 위하여 새로운 변조부를 포함하는 타이밍 제어기와, 새로운 복조부를 포함하는 소오스 구동기를 갖는 액정 표시 장치가 개시된다. 본 발명에 의한 타이밍 제어기에서는 먼저 데이터의 천이를 감지한다. 클록의 상승 에지에서 데이터의 상태를 체크한다. 이전의 데이터와 현재의 데이터가 다르다면 하 이 레벨을 출력하고, 이전의 데이터와 현재의 데이터가 같다면 로우 레벨을 출력한다. 그리고 클록의 상승 에지에서 데이터를 검출하여 변형 데이터를 출력하므로 클록과 동기가 맞지 않는다. 따라서 클록을 반전시켜서 출력한다.
소오스 구동기에서는 변형된 데이터를 반대로 복원해야 한다. 따라서 클록의 상승 에지에서 데이터를 검출해 만약 데이터가 하이 레벨이면 출력 데이터를 반전시키고, 데이터가 로우 레벨이면 출력 데이터를 그대로 유지한다. 또한 클록의 상승 에지에서 데이터를 검출하여 복원 데이터를 출력하므로 클록과 동기가 맞지 않으므로 클록을 반전시켜서 출력한다.
이와 같은 본 발명의 구성에 의하면, TDDI와 같은 효과를 내면서도 추가적인 신호를 필요로 하지 않으므로 아트워크가 용이해진다.
이하, 첨부된 도면을 참조하여 본 발명의 일 실시예를 상세히 설명한다. 설명의 일관성을 위하여 도면에서 동일한 참조부호는 동일 또는 유사한 구성요소 및 신호를 가리키는 것으로 사용한다.
도 3은 본 발명에 의한 액정 표시 장치 일부의 블록도이다. 도 3에 도시되어 있는 바와 같이, 타이밍 제어기는 원래 데이터와 원래 클록을 변조하여 각각 변형 데이터와 변형 클록을 출력하는 변조장치(302)를 포함하고 있으며, 소오스 구동기는 변조장치(302)로부터 생성된 변형 데이터와 변형 클록을 복원하여 각각 복원 데이터와 복원 클록을 출력하는 복조장치(304)를 포함하고 있다.
상기 타이밍 제어기 내에 구비되는 변조장치(302)에서는 원래 클록에 동기하여 원래 데이터의 천이를 감지하며, 천이가 일어나면 변형 데이터로서 하이 레벨을 출력하고, 원래 데이터의 천이가 없으면 변형 데이터로서 로우 레벨을 출력한다.
상기 소오스 구동기 내에 구비되는 복조장치(304)에서는 변형된 데이터와 클록을 이용하여 원래의 데이터와 클록을 복원하는 역할을 한다. 변형 클록에 동기하여 변형 데이터가 하이 레벨이면 원래 데이터가 천이되었음을 의미하므로 현재의 출력 데이터를 반전시킨다. 반면 변형 데이터가 로우 레벨이라면 원래 데이터가 천이되어 있지 않았음을 의미하므로 현재의 출력 데이터를 그대로 유지한다.
도 4는 도 3에 도시된 변조장치의 일 예의 회로도이다. 도 4에 도시되어 있는 바와 같이 변조장치(302)는 2개의 D플립플롭(402, 404)과, 배타 논리합 게이트(406)와, 인버터(408)로 구현될 수 있다.
D플립플롭(402)는 원래 클록신호에 응답하여 원래 데이터를 래치한 후 출력하고, D플립플롭(404)는 원래 클록신호에 응답하여 D플립플롭(402)의 래치 데이터를 래치한 후 출력한다.
배타 논리합 게이트(406)는 D플립플롭(402)에 래치된 현재의 데이터와 D플립플롭(404)에 래치된 이전의 데이터를 비교하여 변형 데이터 신호를 출력한다.
인버터(408)는 원래 클록신호를 반전하여 변형 클록신호를 출력한다.
도 4에서, D플립플롭(402)은 이전의 원래 데이터를 원래 클록의 다음 상승 에지까지 저장한다. 배타 논리합 게이트(406)는 이전의 데이터와 현재의 데이터가 다를 때 하이 레벨을 출력하고, 이전의 데이터와 현재의 데이터가 같을 때는 로우 레벨을 출력하는 작업을 한다. 클록의 상승 에지에서 데이터를 검출하여 변형하므로 변형 데이터와 동기를 맞추기 위해 원래의 클록을 인버터(408)를 통해 반전시킨 변형 클록을 출력한다.
도 5는 도 3에 도시된 복조장치의 일 예의 회로도이다. 도 5에 도시되어 있는 바와 같이 복조장치(304)는 멀티플렉서(502)와, 2개의 인버터(504, 506)로 구현될 수 있다.
인버터(504)는 복원 데이터 신호를 반전하여 출력하고, 인버터(506)는 변형 클록신호를 반전하여 복원 클럭을 출력한다.
멀티플렉서(502)는 변형 클록신호에 동기하며, 변형 데이터 신호에 따라 반전된 복원 데이터 신호와 복원 데이터 신호중 하나를 선택적으로 출력한다.
도 5에서, 타이밍 제어기에서 출력되는 변형 데이터와 변형 클록이 소오스 구동기에 입력되면 소오스 구동기에서는 다시 원래의 상태로 데이터를 복원하는 작업을 한다. 원래 데이터를 변형 데이터로 바꾸는 작업과 마찬가지로 변형 클록의 상승 에지에서 변형 데이터를 검출한다. 복원하는 작업은 변형하는 작업의 반대가 된다. 즉, 검출된 데이터가 하이 레벨이면 현재 입력되는 데이터는 이전 데이터와 반대임을 의미하고, 로우 레벨이면 현재 입력되는 데이터는 이전 데이터와 같다는 것을 의미한다. 따라서 검출된 데이터가 하이 레벨이면 데이터를 반전시키고, 로우 레벨이면 데이터를 그대로 유지한다.
멀티플렉서(502)는 변형 데이터가 하이 레벨일 때 "1"이 선택되므로 인버터(504)를 통해 복원 데이터를 반전시킨다. 반면 변형 데이터가 로우 레벨일 때 멀티플렉서(502)의 "0"이 선택되므로 복원 데이터를 변형 클록의 다음 상승 에지까지 그대로 유지한다. 인버터(506)는 복원 데이터와 클록신호와의 동기를 위하 여 변형 클록신호을 반전시켜 출력한다.
도 6a 및 6b는 도 4 및 도 5의 회로의 동작을 설명하는 신호 파형도로서, 도 6a는 첫 번째 예를 도시한 것이고, 도 6b는 두 번째 예를 도시한 것이다. 먼저 도 6a에서 원래 클록의 첫 번째 원래 데이터가 로우 레벨이고, 원래 클록의 두 번째 원래 데이터가 로우 레벨이므로 데이터의 변화가 없으므로 변형 데이터는 로우 레벨을 그대로 유지한다. 하지만, 원래 클록의 두 번째 원래 데이터가 로우 레벨이고, 원래 클록의 세 번째 원래 데이터가 하이 레벨이므로 데이터의 변화가 생겼다. 이때의 변형 데이터는 하이 레벨로 바뀌어 원래 클록의 다음 상승 에지까지 유지된다. 변형 데이터의 하이 레벨은 원래 데이터가 바뀌었음을 알린다. 원래 클록의 세 번째 원래 데이터와 원래 클록의 네 번째 원래 데이터도 변화가 생겼으므로 변형 데이터는 하이 레벨을 그대로 유지한다.
도 6a에서 첫 번째, 두 번째 변형 클록에서는 변형 데이터가 로우 레벨이므로 현재 출력되는 복원 데이터의 값을 그대로 유지한다. 세 번째 변형 클록에서 변형 데이터가 하이 레벨이므로 복원 데이터의 값을 반전시킨다. 따라서 세 번째 변형 클록의 상승 에지에서 복원 데이터가 로우 레벨에서 하이 레벨로 천이된다. 네 번째 변형 클록에서도 변형 데이터가 하이 레벨이므로 복원 데이터 값은 반전된다. 따라서 네 번째 변형 클록의 상승 에지에서 복원 데이터가 하이 레벨에서 로우 레벨로 천이된다.
도 6b에서, 원래 클록의 두 번째 원래 데이터와 원래 클록의 세 번째 원래 데이터가 변화되었으므로 변형 데이터는 원래 클록의 다음 상승 에지까지 하이 레 벨로 된다. 원래 클록의 세 번째 원래 데이터와 원래 클록의 원래 데이터도 변화가 되었으므로 변형 데이터는 원래 클록의 다음 상승 에지까지 하이 레벨을 그대로 유지한다. 하지만, 세 번째 원래 클록의 원래 데이터와 네 번째 원래 클록의 원래 데이터는 변화가 없으므로 변형 데이터는 원래 클록의 다음 상승 에지까지 로우 레벨로 된다.
도 7은 도 3에 도시된 변조장치 및 복조장치의 다른 예의 동작을 설명하는 신호 파형도이고, 도 7a는 첫 번째 예를 도시한 것이고, 도 7b는 두 번째 예를 도시한 것이다. 도 6의 예에서는 원래 데이터가 천이되면 변형 데이터로서 하이 레벨이 출력되고, 원래 데이터의 천이가 발생하지 않으면 로우 레벨이 출력된다. 반면 도 7의 예에서는 원래 데이터의 천이가 발생하면 변형 데이터로서 로우 레벨이 출력되고, 원래 데이터의 천이가 발생하지 않으면 하이 레벨이 출력된다. 복원 과정 역시 도 6의 경우와 반대가 된다.
여기서 설명된 실시예들은 본 발명을 당업자가 용이하게 이해하고 실시할 수 있도록 하기 위한 것일 뿐이며, 본 발명의 범위를 한정하려는 것은 아니다. 따라서 당업자들은 본 발명의 범위 안에서 다양한 변형이나 변경이 가능함을 주목하여야 한다. 본 발명의 범위는 원칙적으로 후술하는 특허청구범위에 의하여 정하여진다.
이와 같은 본 발명의 구성에 의하면, TDDI와 같은 효과를 내면서도 추가적인 신호를 필요로 하지 않으므로 아트워크가 용이해진다.

Claims (4)

  1. 원래 데이터 신호 및 원래 클록신호를 변조하는 변조부를 갖는 타이밍 제어기와, 상기 변조부를 통해 변조된 변형 데이터 신호 및 변형 클록신호를 복조하는 복조부를 갖는 소오스 구동기를 포함하면서 데이터 신호의 천이를 최소화하는 액정 표시 장치에 있어서,
    상기 변조부는 상기 원래 클록신호에 응답하여 입력되는 상기 원래 데이터 신호를 래치하는제 1디형플립플롭과, 상기 원래 클록신호에 응답하여 상기 제 1디형플립플롭의 출력신호를 래치하는 제 2디형플립플롭과, 상기 제 1 및 제 2디형플립플롭의 출력을 입력받아 현재의 데이터 신호와 이전의 데이터 신호를 비교하여 상기 변형 데이터 신호를 출력하는 배타 논리합 게이트와, 상기 원래 클록신호를 반전하여 상기 변형 클록신호를 출력하는 제 1인버터를 포함하여 구성되어,
    상기 원래 클록신호의 상승 에지에서 이전 데이터 신호와 현재 데이터 신호가 동일하면 로우 레벨을 변형 데이터 신호로서 출력하고, 이전 데이터 신호와 현재 데이터 신호가 다르면 하이 레벨을 변형 데이터로서 출력하며, 상기 변형 데이터 신호와의 동기를 위하여 상기 원래 클록신호를 반전하여 변형 클록신호로서 출력하고,
    상기 복조부는 상기 변형 클록신호에서 상기 변형 데이터가 로우 레벨이면 데이터 레벨을 유지하여 복원 데이터 신호로 출력하고, 상기 변형 데이터가 하이 레벨이면 데이터 레벨을 반전시켜 복원 데이터 신호로 출력하며, 상기 복원 데이터 신호와의 동기를 위하여 상기 변형 클록신호를 반전하여 복원 클록 신호로 출력하는 것을 특징으로 하는 액정 표시 장치.
  2. 원래 데이터 신호 및 원래 클록신호를 변조하는 변조부를 갖는 타이밍 제어기와, 상기 변조부를 통해 변조된 변형 데이터 신호 및 변형 클록신호를 복조하는 복조부를 갖는 소오스 구동기를 포함하면서 데이터 신호의 천이를 최소화하는 액정 표시 장치에 있어서,
    상기 변조부는 상기 원래 클록신호에 응답하여 입력되는 상기 원래 데이터 신호를 래치하는제 1디형플립플롭과, 상기 원래 클록신호에 응답하여 상기 제 1디형플립플롭의 출력신호를 래치하는 제 2디형플립플롭과, 상기 제 1 및 제 2디형플립플롭의 출력을 입력받아 현재의 데이터 신호와 이전의 데이터 신호를 비교하여 상기 변형 데이터 신호를 출력하는 배타 논리합 게이트와, 상기 원래 클록신호를 반전하여 상기 변형 클록신호를 출력하는 제 1인버터를 포함하여 구성되어,
    상기 원래 클록신호의 상승 에지에서 이전 데이터 신호와 현재 데이터 신호가 동일하면 하이 레벨을 변형 데이터 신호로서 출력하고, 이전 데이터 신호와 현재 데이터 신호가 다르면 로우 레벨을 변형 데이터로서 출력하며, 상기 변형 데이터 신호와의 동기를 위하여 상기 원래 클록신호를 반전하여 변형 클록신호로서 출력하고,
    상기 복조부는 상기 변형 클록신호에서 상기 변형 데이터가 하이 레벨이면 데이터 레벨을 유지하여 복원 데이터 신호로 출력하고, 상기 변형 데이터가 로우 레벨이면 데이터 레벨을 반전시켜 복원 데이터 신호로 출력하며, 상기 복원 데이터 신호와의 동기를 위하여 상기 변형 클록신호를 반전하여 복원 클록 신호로 출력하는 것을 특징으로 하는 액정 표시 장치.
  3. 삭제
  4. 제 1 항 또는 제 2항에 있어서,
    상기 복조부는 상기 복원 데이터 신호를 반전하여 출력하는 제 2인버터와, 상기 변형 클록신호를 반전하여 복원 클록신호를 출력하는 제 3인버터와, 상기 변형 클록신호에 동기하며 상기 복원 데이터 신호의 반전신호와 상기 복원 데이터 신호를 래치하며, 상기 변형 데이터 신호에 따라 상기 복원 데이터 신호의 반전신호와 상기 복원 데이터 신호중 하나를 선택적으로 출력하는 멀티플렉서로 구성되는 것을 특징으로 하는 액정표시장치.
KR1020020067816A 2002-11-04 2002-11-04 데이터 신호의 천이를 최소화하는 액정 표시 장치 KR100940611B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020067816A KR100940611B1 (ko) 2002-11-04 2002-11-04 데이터 신호의 천이를 최소화하는 액정 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020067816A KR100940611B1 (ko) 2002-11-04 2002-11-04 데이터 신호의 천이를 최소화하는 액정 표시 장치

Publications (2)

Publication Number Publication Date
KR20040039674A KR20040039674A (ko) 2004-05-12
KR100940611B1 true KR100940611B1 (ko) 2010-02-05

Family

ID=37337218

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020067816A KR100940611B1 (ko) 2002-11-04 2002-11-04 데이터 신호의 천이를 최소화하는 액정 표시 장치

Country Status (1)

Country Link
KR (1) KR100940611B1 (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11257530B2 (en) 2019-11-19 2022-02-22 SK Hynix Inc. Memory controller and method of operating the same
US11264086B2 (en) 2019-09-02 2022-03-01 SK Hynix Inc. Memory controller and operating method thereof
US11355213B2 (en) 2020-01-31 2022-06-07 SK Hynix Inc. Apparatus and method for verifying reliability of data read from memory device through clock modulation, and memory system including the same
US11501808B2 (en) 2019-09-02 2022-11-15 SK Hynix Inc. Memory controller and operating method thereof
US11507310B2 (en) 2019-09-02 2022-11-22 SK Hynix Inc. Memory controller and operating method thereof
US12051470B2 (en) 2019-09-02 2024-07-30 SK Hynix Inc. Memory controller and operating method thereof

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101160832B1 (ko) 2005-07-14 2012-06-28 삼성전자주식회사 표시 장치 및 영상 신호 보정 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08304763A (ja) * 1995-05-01 1996-11-22 Casio Comput Co Ltd 表示駆動装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08304763A (ja) * 1995-05-01 1996-11-22 Casio Comput Co Ltd 表示駆動装置

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11264086B2 (en) 2019-09-02 2022-03-01 SK Hynix Inc. Memory controller and operating method thereof
US11501808B2 (en) 2019-09-02 2022-11-15 SK Hynix Inc. Memory controller and operating method thereof
US11507310B2 (en) 2019-09-02 2022-11-22 SK Hynix Inc. Memory controller and operating method thereof
US11646068B2 (en) 2019-09-02 2023-05-09 SK Hynix Inc. Memory controller and operating method thereof
US11803334B2 (en) 2019-09-02 2023-10-31 SK Hynix Inc. Memory controller and operating method thereof
US12026400B2 (en) 2019-09-02 2024-07-02 SK Hynix Inc. Memory controller and operating method thereof
US12051470B2 (en) 2019-09-02 2024-07-30 SK Hynix Inc. Memory controller and operating method thereof
US11257530B2 (en) 2019-11-19 2022-02-22 SK Hynix Inc. Memory controller and method of operating the same
US11600311B2 (en) 2019-11-19 2023-03-07 Sk Hynix Inc Memory controller and method of operating the same
US11355213B2 (en) 2020-01-31 2022-06-07 SK Hynix Inc. Apparatus and method for verifying reliability of data read from memory device through clock modulation, and memory system including the same

Also Published As

Publication number Publication date
KR20040039674A (ko) 2004-05-12

Similar Documents

Publication Publication Date Title
JP7080907B2 (ja) ラッチおよびその駆動方法、ソース駆動回路及び表示装置
JP4481460B2 (ja) 液晶表示装置及びその駆動方法
JP2005173618A (ja) 液晶表示装置の駆動装置及び方法
KR100438785B1 (ko) 슬루 레이트 (slew rate)를 감소시키는 박막트랜지스터형 액정 표시 장치의 소스 드라이버 회로 및 방법
KR100940611B1 (ko) 데이터 신호의 천이를 최소화하는 액정 표시 장치
US5115232A (en) Display device driving circuit
JP2002041006A (ja) シフトレジスタを有する液晶表示装置の駆動回路
US20050206421A1 (en) Nonvolatile flip-flop circuit and method of driving the same
KR100933667B1 (ko) 버스 반전 기술을 적용한 반도체 메모리 장치
KR100712208B1 (ko) 소스 드라이브 회로, 래치가능한 전압 레벨 시프터 및고전압 플립플롭
KR20010039870A (ko) 액정 패널의 구동회로 및 액정제어 신호 발생회로와이들을 구비한 액정표시장치 및 액정표시장치의 제어방법
TW200406731A (en) Output control circuit, drive circuit, optoelectronic device, and electronic machine
CN108389559B (zh) 移位寄存器模块及驱动方法、栅极驱动电路和显示装置
KR20020094893A (ko) 2 포트 데이터극성반전기를 가지는 액정표시장치 및 그구동방법
TW200533278A (en) Driving circuit for liquid crystal display device
US20070013424A1 (en) Differential dual-edge triggered multiplexer flip-flop and method
JP2001265288A (ja) 液晶表示装置
KR20000021177A (ko) 티에프티-엘시디(tft-lcd)의 게이트 구동회로
KR101001999B1 (ko) 액정표시장치의 구동장치 및 방법
KR950001175B1 (ko) 개선된 데이타 시프트 레지스터
KR100469350B1 (ko) 액정표시용 타이밍컨트롤러
US20050184769A1 (en) Synchronization of signals
KR100542312B1 (ko) 전자기 간섭을 감소시키는 데이터 신호 전송 방법 및 회로
KR100569713B1 (ko) 듀얼 스캔 방식에서 소비 전력을 감소시키는 회로
KR20050071959A (ko) 도트 클락 페일 검출 회로, 타이밍 컨트롤러, 및 액정표시 장치

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121207

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20131217

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20141217

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20151228

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20161226

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180102

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20181224

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20191226

Year of fee payment: 11