KR100940611B1 - 데이터 신호의 천이를 최소화하는 액정 표시 장치 - Google Patents
데이터 신호의 천이를 최소화하는 액정 표시 장치 Download PDFInfo
- Publication number
- KR100940611B1 KR100940611B1 KR1020020067816A KR20020067816A KR100940611B1 KR 100940611 B1 KR100940611 B1 KR 100940611B1 KR 1020020067816 A KR1020020067816 A KR 1020020067816A KR 20020067816 A KR20020067816 A KR 20020067816A KR 100940611 B1 KR100940611 B1 KR 100940611B1
- Authority
- KR
- South Korea
- Prior art keywords
- data
- signal
- data signal
- modified
- clock signal
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G5/006—Details of the interface to the display terminal
- G09G5/008—Clock recovery
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/08—Details of timing specific for flat panels, other than clock recovery
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
Description
Claims (4)
- 원래 데이터 신호 및 원래 클록신호를 변조하는 변조부를 갖는 타이밍 제어기와, 상기 변조부를 통해 변조된 변형 데이터 신호 및 변형 클록신호를 복조하는 복조부를 갖는 소오스 구동기를 포함하면서 데이터 신호의 천이를 최소화하는 액정 표시 장치에 있어서,상기 변조부는 상기 원래 클록신호에 응답하여 입력되는 상기 원래 데이터 신호를 래치하는제 1디형플립플롭과, 상기 원래 클록신호에 응답하여 상기 제 1디형플립플롭의 출력신호를 래치하는 제 2디형플립플롭과, 상기 제 1 및 제 2디형플립플롭의 출력을 입력받아 현재의 데이터 신호와 이전의 데이터 신호를 비교하여 상기 변형 데이터 신호를 출력하는 배타 논리합 게이트와, 상기 원래 클록신호를 반전하여 상기 변형 클록신호를 출력하는 제 1인버터를 포함하여 구성되어,상기 원래 클록신호의 상승 에지에서 이전 데이터 신호와 현재 데이터 신호가 동일하면 로우 레벨을 변형 데이터 신호로서 출력하고, 이전 데이터 신호와 현재 데이터 신호가 다르면 하이 레벨을 변형 데이터로서 출력하며, 상기 변형 데이터 신호와의 동기를 위하여 상기 원래 클록신호를 반전하여 변형 클록신호로서 출력하고,상기 복조부는 상기 변형 클록신호에서 상기 변형 데이터가 로우 레벨이면 데이터 레벨을 유지하여 복원 데이터 신호로 출력하고, 상기 변형 데이터가 하이 레벨이면 데이터 레벨을 반전시켜 복원 데이터 신호로 출력하며, 상기 복원 데이터 신호와의 동기를 위하여 상기 변형 클록신호를 반전하여 복원 클록 신호로 출력하는 것을 특징으로 하는 액정 표시 장치.
- 원래 데이터 신호 및 원래 클록신호를 변조하는 변조부를 갖는 타이밍 제어기와, 상기 변조부를 통해 변조된 변형 데이터 신호 및 변형 클록신호를 복조하는 복조부를 갖는 소오스 구동기를 포함하면서 데이터 신호의 천이를 최소화하는 액정 표시 장치에 있어서,상기 변조부는 상기 원래 클록신호에 응답하여 입력되는 상기 원래 데이터 신호를 래치하는제 1디형플립플롭과, 상기 원래 클록신호에 응답하여 상기 제 1디형플립플롭의 출력신호를 래치하는 제 2디형플립플롭과, 상기 제 1 및 제 2디형플립플롭의 출력을 입력받아 현재의 데이터 신호와 이전의 데이터 신호를 비교하여 상기 변형 데이터 신호를 출력하는 배타 논리합 게이트와, 상기 원래 클록신호를 반전하여 상기 변형 클록신호를 출력하는 제 1인버터를 포함하여 구성되어,상기 원래 클록신호의 상승 에지에서 이전 데이터 신호와 현재 데이터 신호가 동일하면 하이 레벨을 변형 데이터 신호로서 출력하고, 이전 데이터 신호와 현재 데이터 신호가 다르면 로우 레벨을 변형 데이터로서 출력하며, 상기 변형 데이터 신호와의 동기를 위하여 상기 원래 클록신호를 반전하여 변형 클록신호로서 출력하고,상기 복조부는 상기 변형 클록신호에서 상기 변형 데이터가 하이 레벨이면 데이터 레벨을 유지하여 복원 데이터 신호로 출력하고, 상기 변형 데이터가 로우 레벨이면 데이터 레벨을 반전시켜 복원 데이터 신호로 출력하며, 상기 복원 데이터 신호와의 동기를 위하여 상기 변형 클록신호를 반전하여 복원 클록 신호로 출력하는 것을 특징으로 하는 액정 표시 장치.
- 삭제
- 제 1 항 또는 제 2항에 있어서,상기 복조부는 상기 복원 데이터 신호를 반전하여 출력하는 제 2인버터와, 상기 변형 클록신호를 반전하여 복원 클록신호를 출력하는 제 3인버터와, 상기 변형 클록신호에 동기하며 상기 복원 데이터 신호의 반전신호와 상기 복원 데이터 신호를 래치하며, 상기 변형 데이터 신호에 따라 상기 복원 데이터 신호의 반전신호와 상기 복원 데이터 신호중 하나를 선택적으로 출력하는 멀티플렉서로 구성되는 것을 특징으로 하는 액정표시장치.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020020067816A KR100940611B1 (ko) | 2002-11-04 | 2002-11-04 | 데이터 신호의 천이를 최소화하는 액정 표시 장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020020067816A KR100940611B1 (ko) | 2002-11-04 | 2002-11-04 | 데이터 신호의 천이를 최소화하는 액정 표시 장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20040039674A KR20040039674A (ko) | 2004-05-12 |
KR100940611B1 true KR100940611B1 (ko) | 2010-02-05 |
Family
ID=37337218
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020020067816A KR100940611B1 (ko) | 2002-11-04 | 2002-11-04 | 데이터 신호의 천이를 최소화하는 액정 표시 장치 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100940611B1 (ko) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11257530B2 (en) | 2019-11-19 | 2022-02-22 | SK Hynix Inc. | Memory controller and method of operating the same |
US11264086B2 (en) | 2019-09-02 | 2022-03-01 | SK Hynix Inc. | Memory controller and operating method thereof |
US11355213B2 (en) | 2020-01-31 | 2022-06-07 | SK Hynix Inc. | Apparatus and method for verifying reliability of data read from memory device through clock modulation, and memory system including the same |
US11501808B2 (en) | 2019-09-02 | 2022-11-15 | SK Hynix Inc. | Memory controller and operating method thereof |
US11507310B2 (en) | 2019-09-02 | 2022-11-22 | SK Hynix Inc. | Memory controller and operating method thereof |
US12051470B2 (en) | 2019-09-02 | 2024-07-30 | SK Hynix Inc. | Memory controller and operating method thereof |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101160832B1 (ko) | 2005-07-14 | 2012-06-28 | 삼성전자주식회사 | 표시 장치 및 영상 신호 보정 방법 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08304763A (ja) * | 1995-05-01 | 1996-11-22 | Casio Comput Co Ltd | 表示駆動装置 |
-
2002
- 2002-11-04 KR KR1020020067816A patent/KR100940611B1/ko active IP Right Grant
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08304763A (ja) * | 1995-05-01 | 1996-11-22 | Casio Comput Co Ltd | 表示駆動装置 |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11264086B2 (en) | 2019-09-02 | 2022-03-01 | SK Hynix Inc. | Memory controller and operating method thereof |
US11501808B2 (en) | 2019-09-02 | 2022-11-15 | SK Hynix Inc. | Memory controller and operating method thereof |
US11507310B2 (en) | 2019-09-02 | 2022-11-22 | SK Hynix Inc. | Memory controller and operating method thereof |
US11646068B2 (en) | 2019-09-02 | 2023-05-09 | SK Hynix Inc. | Memory controller and operating method thereof |
US11803334B2 (en) | 2019-09-02 | 2023-10-31 | SK Hynix Inc. | Memory controller and operating method thereof |
US12026400B2 (en) | 2019-09-02 | 2024-07-02 | SK Hynix Inc. | Memory controller and operating method thereof |
US12051470B2 (en) | 2019-09-02 | 2024-07-30 | SK Hynix Inc. | Memory controller and operating method thereof |
US11257530B2 (en) | 2019-11-19 | 2022-02-22 | SK Hynix Inc. | Memory controller and method of operating the same |
US11600311B2 (en) | 2019-11-19 | 2023-03-07 | Sk Hynix Inc | Memory controller and method of operating the same |
US11355213B2 (en) | 2020-01-31 | 2022-06-07 | SK Hynix Inc. | Apparatus and method for verifying reliability of data read from memory device through clock modulation, and memory system including the same |
Also Published As
Publication number | Publication date |
---|---|
KR20040039674A (ko) | 2004-05-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7080907B2 (ja) | ラッチおよびその駆動方法、ソース駆動回路及び表示装置 | |
JP4481460B2 (ja) | 液晶表示装置及びその駆動方法 | |
JP2005173618A (ja) | 液晶表示装置の駆動装置及び方法 | |
KR100438785B1 (ko) | 슬루 레이트 (slew rate)를 감소시키는 박막트랜지스터형 액정 표시 장치의 소스 드라이버 회로 및 방법 | |
KR100940611B1 (ko) | 데이터 신호의 천이를 최소화하는 액정 표시 장치 | |
US5115232A (en) | Display device driving circuit | |
JP2002041006A (ja) | シフトレジスタを有する液晶表示装置の駆動回路 | |
US20050206421A1 (en) | Nonvolatile flip-flop circuit and method of driving the same | |
KR100933667B1 (ko) | 버스 반전 기술을 적용한 반도체 메모리 장치 | |
KR100712208B1 (ko) | 소스 드라이브 회로, 래치가능한 전압 레벨 시프터 및고전압 플립플롭 | |
KR20010039870A (ko) | 액정 패널의 구동회로 및 액정제어 신호 발생회로와이들을 구비한 액정표시장치 및 액정표시장치의 제어방법 | |
TW200406731A (en) | Output control circuit, drive circuit, optoelectronic device, and electronic machine | |
CN108389559B (zh) | 移位寄存器模块及驱动方法、栅极驱动电路和显示装置 | |
KR20020094893A (ko) | 2 포트 데이터극성반전기를 가지는 액정표시장치 및 그구동방법 | |
TW200533278A (en) | Driving circuit for liquid crystal display device | |
US20070013424A1 (en) | Differential dual-edge triggered multiplexer flip-flop and method | |
JP2001265288A (ja) | 液晶表示装置 | |
KR20000021177A (ko) | 티에프티-엘시디(tft-lcd)의 게이트 구동회로 | |
KR101001999B1 (ko) | 액정표시장치의 구동장치 및 방법 | |
KR950001175B1 (ko) | 개선된 데이타 시프트 레지스터 | |
KR100469350B1 (ko) | 액정표시용 타이밍컨트롤러 | |
US20050184769A1 (en) | Synchronization of signals | |
KR100542312B1 (ko) | 전자기 간섭을 감소시키는 데이터 신호 전송 방법 및 회로 | |
KR100569713B1 (ko) | 듀얼 스캔 방식에서 소비 전력을 감소시키는 회로 | |
KR20050071959A (ko) | 도트 클락 페일 검출 회로, 타이밍 컨트롤러, 및 액정표시 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
N231 | Notification of change of applicant | ||
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121207 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20131217 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20141217 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20151228 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20161226 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20180102 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20181224 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20191226 Year of fee payment: 11 |