KR20200129943A - 저장 장치 및 그 동작 방법 - Google Patents

저장 장치 및 그 동작 방법 Download PDF

Info

Publication number
KR20200129943A
KR20200129943A KR1020190055120A KR20190055120A KR20200129943A KR 20200129943 A KR20200129943 A KR 20200129943A KR 1020190055120 A KR1020190055120 A KR 1020190055120A KR 20190055120 A KR20190055120 A KR 20190055120A KR 20200129943 A KR20200129943 A KR 20200129943A
Authority
KR
South Korea
Prior art keywords
power
memory
memory device
characteristic information
information
Prior art date
Application number
KR1020190055120A
Other languages
English (en)
Inventor
김재흥
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020190055120A priority Critical patent/KR20200129943A/ko
Priority to TW108146677A priority patent/TW202042221A/zh
Priority to US16/726,746 priority patent/US20200356153A1/en
Priority to CN201911391405.1A priority patent/CN111913556A/zh
Priority to SG10201914009XA priority patent/SG10201914009XA/en
Priority to DE102020200625.3A priority patent/DE102020200625A1/de
Publication of KR20200129943A publication Critical patent/KR20200129943A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0625—Power saving in storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3215—Monitoring of peripheral devices
    • G06F1/3225—Monitoring of peripheral devices of memory devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

본 기술은 전자 장치에 관한 것으로, 본 기술에 따른 효율적인 파워 공급 능력을 갖는 저장 장치는, 하나의 채널을 통해 공통 연결되는 복수의 메모리 장치들을 포함하는 메모리 장치 그룹, 복수의 메모리 장치들 각각의 물리적 장치 특성을 기초로 메모리 장치 그룹이 소비하는 파워에 관한 파워 특성 정보를 생성하고, 파워 특성 정보를 호스트에 제공하는 메모리 컨트롤러 및 호스트로부터 수신한 파워 특성 정보 및 파워 모드 정보를 기초로 메모리 장치 그룹에 공급하는 파워를 제어하는 전원 관리 장치를 포함하고, 파워 모드 정보는 메모리 장치 그룹의 동작 환경에 따라 결정되는 파워 소비에 관한 정보이다.

Description

저장 장치 및 그 동작 방법{STORAGE DEVICE AND OPERATING METHOD THEREOF}
본 발명은 전자 장치에 관한 것으로, 보다 구체적으로 본 발명은 저장 장치 및 그 동작 방법에 관한 것이다.
저장 장치는 컴퓨터나 스마트폰 등과 같은 호스트 장치의 제어에 따라 데이터를 저장하는 장치이다. 저장 장치는 데이터가 저장되는 메모리 장치와 메모리 장치를 제어하는 메모리 컨트롤러를 포함할 수 있다. 메모리 장치는 휘발성 메모리 장치 (Volatile Memory)와 비휘발성 메모리 장치 (Non Volatile Memory)로 구분된다.
휘발성 메모리 장치는 전원이 공급된 경우에만 데이터를 저장하고, 전원 공급이 차단되면 저장된 데이터가 소멸되는 메모리 장치이다. 휘발성 메모리 장치는 정적 랜덤 액세스 메모리 (Static Random Access Memory; SRAM), 동적 랜덤 액세스 메모리 (Dynamic Random Access Memory; DRAM) 등이 있다.
비휘발성 메모리 장치는 전원이 차단되어도 데이터가 소멸되지 않는 메모리 장치로서, 롬(Read Only Memory; ROM), PROM (Programmable ROM), EPROM (Electrically Programmable ROM), EEPROM (Electrically Erasable and Programmable ROM) 및 플래시 메모리(Flash Memory) 등이 있다.
본 발명의 실시 예는, 효율적인 파워 공급 능력을 갖는 저장 장치 및 그 동작 방법을 제공한다.
본 발명의 실시 예에 따른 저장 장치는, 하나의 채널을 통해 공통 연결되는 복수의 메모리 장치들을 포함하는 메모리 장치 그룹, 복수의 메모리 장치들 각각의 물리적 장치 특성을 기초로 메모리 장치 그룹이 소비하는 파워에 관한 파워 특성 정보를 생성하고, 파워 특성 정보를 호스트에 제공하는 메모리 컨트롤러 및 호스트로부터 수신한 파워 특성 정보 및 파워 모드 정보를 기초로 메모리 장치 그룹에 공급하는 파워를 제어하는 전원 관리 장치를 포함하고, 파워 모드 정보는 메모리 장치 그룹의 동작 환경에 따라 결정되는 파워 소비에 관한 정보이다.
본 발명의 실시 예에 따른 저장 장치는, 하나의 채널을 통해 공통 연결되는 복수의 메모리 장치들을 포함하는 메모리 장치 그룹, 복수의 메모리 장치들 각각의 물리적 장치 특성을 기초로, 메모리 장치 그룹이 소비하는 파워에 관한 파워 특성 정보를 생성하고, 메모리 장치 그룹의 동작 환경을 기초로, 메모리 장치 그룹이 소비하는 파워에 관한 파워 모드 정보를 생성하는 메모리 컨트롤러 및 파워 특성 정보 및 파워 모드 정보를 기초로 메모리 장치 그룹에 공급하는 파워를 제어하는 전원 관리 장치를 포함한다.
본 발명의 실시 예에 따른 저장 장치의 동작 방법은, 하나의 채널을 통해 공통 연결되는 복수의 메모리 장치들 각각의 물리적 장치 특성을 기초로, 복수의 메모리 장치들을 포함하는 메모리 장치 그룹이 소비하는 파워에 관한 파워 특성 정보를 생성하는 단계, 파워 특성 정보를 기초로 메모리 장치 그룹에 공급하는 파워의 기저 레벨을 설정하는 단계, 및 메모리 장치 그룹의 동작 환경을 기초로 결정되는, 파워 소비에 관한 파워 모드 정보를 기초로 공급하는 파워를 조절하는 단계를 포함한다.
본 기술에 따르면 효율적인 파워 공급 능력을 갖는 저장 장치 및 그 동작 방법이 제공된다.
도 1은 본 발명의 실시 예에 따른 저장 장치를 설명하기 위한 도면이다.
도 2는 도 1의 메모리 장치의 구조를 설명하기 위한 도면이다.
도 3은 도 2의 메모리 셀 어레이의 일 실시 예를 나타낸 도면이다.
도 4는 도 3의 메모리 블록들(BLK1~BLKz) 중 어느 하나의 메모리 블록(BLKa)을 보여주는 회로도이다.
도 5는 도 3의 메모리 블록들(BLK1~BLKz) 중 어느 하나의 메모리 블록(BLKb)의 다른 실시 예를 보여주는 회로도이다.
도 6은 복수의 메모리 장치들을 제어하는 메모리 컨트롤러의 동작을 설명하기 위한 도면이다.
도 7은 일 실시 예에 따른 저장 장치의 구성 및 동작을 설명하기 위한 도면이다.
도 8은 도 7의 메모리 컨트롤러의 구성 및 동작을 설명하기 위한 도면이다.
도 9는 다른 실시 예에 따른 저장 장치의 구성 및 동작을 설명하기 위한 도면이다.
도 10은 도 9의 메모리 컨트롤러의 구성 및 동작을 설명하기 위한 도면이다.
도 11은 도 8 및 도 10의 파워 가중치 설정 테이블을 설명하기 위한 도면이다.
도 12는 실시 예에 따른 장치 특성 정보를 설명하기 위한 도면이다.
도 13은 실시 예에 따른 파워 특성 정보 생성 동작을 설명하기 위한 도면이다.
도 14는 도 8 및 도 10의 파워 제어 정보를 설명하기 위한 도면이다.
도 15는 실시 예에 따른 저장 장치의 동작을 설명하기 위한 순서도이다.
도 16은 실시 예에 따른 저장 장치의 동작을 설명하기 위한 순서도이다.
도 17은 다른 실시 예에 따른 저장 장치의 구성 및 동작을 설명하기 위한 도면이다.
도 18은 도 17의 메모리 장치의 우선 순위를 결정하는 동작을 설명하기 위한 도면이다.
도 19는 도 17의 메모리 컨트롤러의 동작을 설명하기 위한 순서도이다.
도 20은 도 1의 메모리 컨트롤러의 다른 실시 예를 설명하기 위한 도면이다.
도 21은 본 발명의 실시 예에 따른 저장 장치가 적용된 메모리 카드 시스템을 보여주는 블록도이다.
도 22는 본 발명의 실시 예에 따른 저장 장치가 적용된 SSD(Solid State Drive) 시스템을 보여주는 블록도이다.
도 23은 본 발명의 실시 예에 따른 저장 장치가 적용된 사용자 시스템을 보여주는 블록도이다.
본 명세서 또는 출원에 개시되어 있는 본 발명의 개념에 따른 실시 예들에 대해서 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 개념에 따른 실시 예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 개념에 따른 실시 예들은 다양한 형태로 실시될 수 있으며 본 명세서 또는 출원에 설명된 실시 예들에 한정되는 것으로 해석되어서는 아니 된다.
본 발명의 개념에 따른 실시 예는 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있으므로 특정 실시 예들을 도면에 예시하고 본 명세서 또는 출원에 상세하게 설명하고자 한다. 그러나, 이는 본 발명의 개념에 따른 실시 예를 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1 및/또는 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만, 예컨대 본 발명의 개념에 따른 권리 범위로부터 이탈되지 않은 채, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소는 제1 구성요소로도 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 명세서에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 서술된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
실시 예를 설명함에 있어서 본 발명이 속하는 기술 분야에 익히 알려져 있고 본 발명과 직접적으로 관련이 없는 기술 내용에 대해서는 설명을 생략한다. 이는 불필요한 설명을 생략함으로써 본 발명의 요지를 흐리지 않고 더욱 명확히 전달하기 위함이다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써, 본 발명을 상세히 설명한다. 이하, 본 발명의 실시 예를 첨부된 도면을 참조하여 상세하게 설명한다.
도 1은 본 발명의 실시 예에 따른 저장 장치를 설명하기 위한 도면이다.
도 1을 참조하면, 저장 장치(50)는 메모리 장치(100), 메모리 장치의 동작을 제어하는 메모리 컨트롤러(200) 및 전원 관리 장치(400)를 포함할 수 있다. 저장 장치(50)는 휴대폰, 스마트폰, MP3 플레이어, 랩탑 컴퓨터, 데스크탑 컴퓨터, 게임기, TV, 테블릿 PC 또는 차량용 인포테인먼트(in-vehicle infotainment) 시스템 등과 같은 호스트(300)의 제어에 따라 데이터를 저장하는 장치이다.
저장 장치(50)는 호스트(300)와의 통신 방식인 호스트 인터페이스에 따라서 다양한 종류의 저장 장치들 중 어느 하나로 제조될 수 있다. 예를 들면, 저장 장치(50)는 SSD, MMC, eMMC, RS-MMC, micro-MMC 형태의 멀티 미디어 카드(multimedia card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(secure digital) 카드, USB(universal storage bus) 저장 장치, UFS(universal flash storage) 장치, PCMCIA(personal computer memory card international association) 카드 형태의 저장 장치, PCI(peripheral component interconnection) 카드 형태의 저장 장치, PCI-E(PCI express) 카드 형태의 저장 장치, CF(compact flash) 카드, 스마트 미디어(smart media) 카드, 메모리 스틱(memory stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구성될 수 있다.
저장 장치(50)는 다양한 종류의 패키지(package) 형태들 중 어느 하나로 제조될 수 있다. 예를 들면, 저장 장치(50)는 POP(package on package), SIP(system in package), SOC(system on chip), MCP(multi-chip package), COB(chip on board), WFP(wafer-level fabricated package), WSP(wafer-level stack package) 등과 같은 다양한 종류의 패키지 형태들 중 어느 하나로 제조될 수 있다.
메모리 장치(100)는 데이터를 저장할 수 있다. 메모리 장치(100)는 메모리 컨트롤러(200)의 제어에 응답하여 동작한다. 메모리 장치(100)는 데이터를 저장하는 복수의 메모리 셀들을 포함하는 메모리 셀 어레이를 포함할 수 있다.
메모리 셀들은 각각 하나의 데이터 비트를 저장하는 싱글 레벨 셀(Single Level Cell; SLC), 두 개의 데이터 비트들을 저장하는 멀티 레벨 셀(Multi Level Cell; MLC), 세 개의 데이터 비트들을 저장하는 트리플 레벨 셀(Triple Level Cell; TLC) 또는 네 개의 데이터 비트를 저장할 수 있는 쿼드 레벨 셀(Quad Level Cell; QLC)로 구성될 수 있다.
메모리 셀 어레이는 복수의 메모리 블록들을 포함할 수 있다. 각 메모리 블록은 복수의 메모리 셀들을 포함할 수 있다. 하나의 메모리 블록은 복수의 페이지들을 포함할 수 있다. 실시 예에서, 페이지는 메모리 장치(100)에 데이터를 저장하거나, 메모리 장치(100)에 저장된 데이터를 리드하는 단위일 수 있다. 메모리 블록은 데이터를 지우는 단위일 수 있다.
실시 예에서, 메모리 장치(100)는 DDR SDRAM(Double Data Rate Synchronous Dynamic Random Access Memory), LPDDR4(Low Power Double Data Rate4) SDRAM, GDDR(Graphics Double Data Rate) SDRAM, LPDDR(Low Power DDR), RDRAM(Rambus Dynamic Random Access Memory), 낸드 플래시 메모리(NAND flash memory), 수직형 낸드 플래시 메모리(Vertical NAND), 노아 플래시 메모리(NOR flash memory), 저항성 램(resistive random access memory: RRAM), 상변화 메모리(phase-change memory: PRAM), 자기저항 메모리(magnetoresistive random access memory: MRAM), 강유전체 메모리(ferroelectric random access memory: FRAM), 스핀주입 자화반전 메모리(spin transfer torque random access memory: STT-RAM) 등이 될 수 있다. 본 명세서에서는 설명의 편의를 위해, 메모리 장치(100)가 낸드 플래시 메모리인 경우를 가정하여 설명한다.
메모리 장치(100)는 메모리 컨트롤러(200)로부터 커맨드 및 어드레스를 수신하고, 메모리 셀 어레이 중 어드레스에 의해 선택된 영역을 액세스하도록 구성된다. 즉, 메모리 장치(100)는 어드레스에 의해 선택된 영역에 대해 커맨드인 동작을 수행할 수 있다. 예를 들면, 메모리 장치(100)는 쓰기 동작 (프로그램 동작), 리드 동작 및 소거 동작을 수행할 수 있다. 프로그램 동작 시에, 메모리 장치(100)는 어드레스에 의해 선택된 영역에 데이터를 프로그램 할 것이다. 리드 동작 시에, 메모리 장치(100)는 어드레스에 의해 선택된 영역으로부터 데이터를 읽을 것이다. 소거 동작 시에, 메모리 장치(100)는 어드레스에 의해 선택된 영역에 저장된 데이터를 소거할 것이다.
실시 예에서, 메모리 장치(100)는, 메모리 컨트롤러(200)가 제공하는 장치 특성 커맨드에 응답하여 장치 특성 정보를 메모리 컨트롤러(200)에 제공할 수 있다. 장치 특성 정보는 메모리 장치(100)의 타이밍 스큐에 따라 결정되는 메모리 장치(100)의 동작 속도 특성에 관한 정보를 포함할 수 있다. 타이밍 스큐는 메모리 장치(100)의 동작 클럭이 기준 클럭 대비 지연되는 정도를 나타낸 값일 수 있다.
동작 속도 특성은 메모리 장치(100)의 타이밍 스큐 및 기준 값과의 비교 결과에 따라 빠른 타입, 보통 타입, 느린 타입으로 구분될 수 있다. 다양한 실시 예에서, 동작 속도 특성은 더 많은 개수의 타입으로 세분화될 수 있다.
메모리 장치(100)는 다양한 방법으로 메모리 장치(100)의 타이밍 스큐를 측정할 수 있다. 예를 들어 메모리 장치(100)는 지큐 캘리브레이션(ZQ Calibration)이나 링 오실레이터 딜레이(Ring Oscillator Delay, ROD)를 이용하여 메모리 장치(100)의 타이밍 스큐를 측정할 수 있다.
메모리 컨트롤러(200)는 저장 장치(50)의 전반적인 동작을 제어한다.
저장 장치(50)에 전원이 인가되면, 메모리 컨트롤러(200)는 펌웨어(firmware, FW)를 실행할 수 있다. 메모리 장치(100)가 플래시 메모리 장치인 경우, 메모리 컨트롤러(200)는 호스트(300)와 메모리 장치(100)간의 통신을 제어하기 위한 플래시 변환 레이어(Flash Translation Layer, FTL)와 같은 펌웨어를 실행할 수 있다.
실시 예에서, 메모리 컨트롤러(200)는 호스트(300)로부터 데이터와 논리 블록 어드레스(Logical Block Address, LBA)를 입력 받고, 논리 블록 어드레스를 메모리 장치(100)에 포함된 데이터가 저장될 메모리 셀들의 주소를 나타내는 물리 블록 어드레스(Physical Block Address, PBA)로 변환할 수 있다.
메모리 컨트롤러(200)는 호스트(300)의 요청(request)에 따라 프로그램 동작, 리드 동작 또는 소거 동작 등을 수행하도록 메모리 장치(100)를 제어할 수 있다. 프로그램 동작 시, 메모리 컨트롤러(200)는 프로그램 커맨드, 물리 블록 어드레스 및 데이터를 메모리 장치(100)에 제공할 수 있다. 리드 동작 시, 메모리 컨트롤러(200)는 리드 커맨드 및 물리 블록 어드레스를 메모리 장치(100)에 제공할 수 있다. 소거 동작 시, 메모리 컨트롤러(200)는 소거 커맨드 및 물리 블록 어드레스를 메모리 장치(100)에 제공할 수 있다.
실시 예에서, 메모리 컨트롤러(200)는 호스트(300)로부터의 요청과 무관하게 자체적으로 프로그램 커맨드, 어드레스 및 데이터를 생성하고, 메모리 장치(100)에 전송할 수 있다. 예를 들면, 메모리 컨트롤러(200)는 웨어 레벨링(wear leveling)을 위한 프로그램 동작, 가비지 컬렉션(garbage collection)을 위한 프로그램 동작과 같은 배경(background) 동작들을 수행하기 위해 커맨드, 어드레스 및 데이터를 메모리 장치(100)로 제공할 수 있다.
실시 예에서, 메모리 컨트롤러(200)가 적어도 둘 이상의 메모리 장치(100)들을 제어할 수 있다. 이 경우, 메모리 컨트롤러(200)는 동작 성능의 향상을 위해 메모리 장치(100)들을 인터리빙 방식에 따라 제어할 수 있다. 인터리빙 방식은 적어도 둘 이상의 메모리 장치(100)들의 동작 구간을 중첩시키는 동작 방식일 수 있다.
실시 예에서, 메모리 컨트롤러(200)는 파워 특성 정보를 생성할 수 있다. 파워 특성 정보는 하나의 메모리 장치 그룹에 공급될 파워 레벨에 관한 정보일 수 있다. 하나의 메모리 장치 그룹은 메모리 컨트롤러(200)에 하나의 채널을 통해 공통 연결된 복수의 메모리 장치들(100)을 포함할 수 있다.
구체적으로, 메모리 컨트롤러(200)는 하나의 메모리 장치 그룹에 포함된 복수의 메모리 장치들(100)에 각각 대응되는 장치 특성 정보를 이용하여 파워 특성 정보를 생성할 수 있다. 장치 특성 정보는 메모리 장치(100)의 동작 속도 특성에 관한 정보를 포함할 수 있다.
파워 가중치 코드는 메모리 장치(100)의 동작 속도 특성을 기초로 결정될 수 있다. 예를 들어, 메모리 장치(100)의 동작 속도 특성이 보통 타입이면, 동작 속도를 유지하기 위해 기준 레벨의 파워 공급이 필요할 수 있다. 따라서 파워 가중치 코드는 0의 값을 가질 수 있다. 메모리 장치(100)의 동작 속도 특성이 느린 타입이면, 동작 속도를 높이기 위해 기준 레벨보다 더 높은 레벨의 파워 공급이 필요할 수 있다. 따라서 파워 가중치 코드는 양의 값을 가질 수 있다. 메모리 장치(100)의 동작 속도 특성이 빠른 타입이면, 동작 속도를 낮추기 위해 기준 레벨보다 더 낮은 레벨의 파워 공급이 필요할 수 있다. 따라서 파워 가중치 코드는 음의 값을 가질 수 있다.
다시 말해서, 메모리 장치(100)의 동작 속도 특성이 보통 타입이면, 메모리 장치(100)의 정상 동작을 위해 메모리 장치(100)에 기준 레벨의 파워 공급이 필요할 수 있다. 따라서 파워 가중치 코드는 0의 값을 가질 수 있다. 메모리 장치(100)의 동작 속도 특성이 느린 타입이면, 메모리 장치(100)의 정상 동작을 위해 메모리 장치(100)에 기준 레벨보다 높은 레벨의 파워 공급이 필요할 수 있다. 따라서 파워 가중치 코드는 양의 값을 가질 수 있다. 메모리 장치(100)의 동작 속도 특성이 빠른 타입이면, 메모리 장치(100)에 기준 레벨보다 낮은 레벨의 파워가 공급되어도, 메모리 장치(100)는 정상 동작을 수행할 수 있다. 따라서 파워 가중치 코드는 음의 값을 가질 수 있다.
메모리 컨트롤러(200)는 하나의 메모리 장치 그룹에 포함된 복수의 메모리 장치들(100)에 각각의 파워 가중치 코드를 종합하여 최종 파워 가중치 코드를 연산할 수 있다. 메모리 컨트롤러(200)는 최종 파워 가중치 코드에 따라 하나의 메모리 장치 그룹에 공급될 파워 레벨을 결정할 수 있다. 메모리 컨트롤러(200)는 최종 파워 가중치 코드에 따라 결정된 파워 레벨을 나타내는 파워 특성 정보를 생성할 수 있다. 다시 말해서, 파워 특성 정보는 복수의 메모리 장치들 각각의 물리적 장치 특성을 기초로, 메모리 장치 그룹이 소비하는 파워에 관한 정보일 수 있다. 메모리 컨트롤러(200)는 복수의 채널들을 통해 연결된 복수의 메모리 장치 그룹 각각에 대응되는 파워 특성 정보를 생성할 수 있다.
실시 예에서, 메모리 컨트롤러(200)는 생성한 파워 특성 정보를 호스트(300)에 제공할 수 있다.
다른 실시 예에서, 메모리 컨트롤러(200)는 생성한 파워 특성 정보를 전원 관리 장치(400)에 제공할 수 있다. 메모리 컨트롤러(200)는 파워 모드 정보를 생성할 수 있다. 메모리 컨트롤러(200)는 생성한 파워 모드 정보를 전원 관리 장치(400)에 제공할 수 있다.
파워 모드 정보는 메모리 장치 그룹에 포함되는 복수의 메모리 장치들(100) 각각이 수행 중이거나 수행할 동작들을 기초로 결정되는 파워 모드에 관한 정보일 수 있다. 파워 모드는 저전력 파워모드, 기본 전력 파워모드 및 고전력 파워 모드로 구분될 수 있다. 다양한 실시 예에서, 파워 모드는 전력이 소비되는 정도에 따라 더욱 세분화될 수 있다.
구체적으로, 메모리 컨트롤러(200)는 호스트(300)의 요청에 따라 수행되는 메모리 장치(100)의 동작 또는 호스트(300)의 요청과 무관하게 수행되는 메모리 장치(100)의 내부 동작을 기초로, 파워 모드 정보를 생성할 수 있다.
메모리 컨트롤러(200)는 메모리 장치 그룹에 포함되는 복수의 메모리 장치들(100) 각각의 동작을 고려하여 메모리 장치 그룹에 대응되는 파워 모드 정보를 생성할 수 있다. 메모리 컨트롤러(200)는 파워 모드 정보 생성시, 메모리 장치 그룹에 포함된 메모리 장치들(100)의 개수, 각 메모리 장치(100)가 수행하는 동작의 종류, 해당 동작이 수행되는 시간, 동작 주파수 등 각 메모리 장치(100)가 수행하는 동작의 전반적인 조건을 고려할 수 있다. 각 메모리 장치(100)의 동작은 호스트(300)의 요청에 따라 수행되거나, 백그라운드 동작과 같이 호스트(300)의 요청과 무관하게 수행되는 메모리 장치(100)의 내부 동작일 수 있다.
호스트(300)는 USB (Universal Serial Bus), SATA (Serial AT Attachment), SAS (Serial Attached SCSI), HSIC (High Speed Interchip), SCSI (Small Computer System Interface), PCI (Peripheral Component Interconnection), PCIe (PCI express), NVMe (NonVolatile Memory express), UFS (Universal Flash Storage), SD (Secure Digital), MMC (MultiMedia Card), eMMC (embedded MMC), DIMM (Dual In-line Memory Module), RDIMM (Registered DIMM), LRDIMM (Load Reduced DIMM) 등과 같은 다양한 통신 방식들 중 적어도 하나를 이용하여 저장 장치(50)와 통신할 수 있다.
실시 예에서, 호스트(300)는 메모리 컨트롤러(200)로부터 각 메모리 장치 그룹에 대응되는 파워 특성 정보를 제공받을 수 있다.
실시 예에서, 호스트(300)는 파워 모드 정보를 생성할 수 있다. 이 때 파워 모드 정보는 하나의 메모리 장치 그룹에 포함되는 복수의 메모리 장치들(100) 각각이 호스트(300)의 요청에 따라 수행 중이거나 수행할 동작들을 기초로 결정되는 파워 모드에 관한 정보일 수 있다. 다시 말해서, 파워 모드 정보는 메모리 장치 그룹의 동작 환경을 기초로, 메모리 장치 그룹이 소비하는 파워에 관한 정보일 수 있다. 호스트(300)는 파워 모드 정보 생성시, 메모리 장치 그룹에 포함된 메모리 장치들(100)의 개수, 각 메모리 장치(100)가 수행하는 동작의 종류, 해당 동작이 수행되는 시간, 동작 주파수 등 각 메모리 장치(100)가 수행하는 동작의 전반적인 조건을 고려할 수 있다.
실시 예에서, 호스트(300)는 파워 특성 정보 및 파워 모드 정보를 포함하는 파워 제어 정보를 전원 공급 장치(400)에 제공할 수 있다.
전원 관리 장치(400)는 복수의 파워 모듈들을 포함할 수 있다. 각 파워 모듈은 대응되는 메모리 장치 그룹들에 파워를 공급할 수 있다.
실시 예에서, 전원 관리 장치(400)는 호스트(300)로부터 파워 제어 정보를 수신할 수 있다. 다른 실시 예에서, 전원 관리 장치(400)는 메모리 컨트롤러(200)로부터 파워 제어 정보를 수신할 수 있다.
전원 관리 장치(400)는 파워 제어 정보를 기초로 각 파워 모듈이 대응되는 메모리 장치 그룹에 공급하는 파워를 제어할 수 있다. 전원 관리 장치(400)는 파워 제어 정보에 포함된 파워 특성 정보를 기초로 파워 모듈이 메모리 장치 그룹에 공급하는 파워의 기저 레벨을 설정할 수 있다. 전원 관리 장치(400)는 저장 장치(50)의 부트-업(Boot-Up)되면, 각 파워 모듈들이 공급하는 파워의 기저 레벨을 설정하는 셋업 동작을 수행할 수 있다. 설정된 파워의 기저 레벨은 저장 장치(50)가 다시 부트-업(Boot-Up)되기 전까지는 고정된 값을 갖는다.
전원 관리 장치(400)는 파워 제어 정보에 포함된 파워 모드 정보를 기초로 각 파워 모듈이 공급하는 파워를 조절할 수 있다. 즉, 전원 관리 장치(400)는 셋업 동작에 따라 파워 모듈이 공급하는 파워의 기저 레벨이 설정된 상태에서, 파워 모드 정보를 기초로 파워 모듈이 공급하는 파워를 유동적으로 조절할 수 있다. 다시 말해서, 전원 관리 장치(400)는 파워 모드 정보에 따라 파워의 동작 레벨을 제어할 수 있다. 파워의 동작 레벨은 파워 모드에 따라 파워 모듈이 공급하는 파워의 레벨일 수 있다. 이 때 파워 모드 정보가 나타내는 파워 모드는 메모리 장치 그룹에 포함된 메모리 장치들의 동작 상태가 변화됨에 따라 다이나믹하게 변경될 수 있다.
도 2는 도 1의 메모리 장치의 구조를 설명하기 위한 도면이다.
도 2를 참조하면, 메모리 장치(100)는 메모리 셀 어레이(110), 주변 회로(120) 및 제어 로직(130)을 포함할 수 있다.
메모리 셀 어레이(110)는 복수의 메모리 블록들(BLK1~BLKz)을 포함한다. 복수의 메모리 블록들(BLK1~BLKz)은 행 라인들(RL)을 통해 어드레스 디코더(121)에 연결된다. 복수의 메모리 블록들(BLK1~BLKz)은 비트라인들(BL1 내지 BLm)을 통해 읽기 및 쓰기 회로(123)에 연결된다. 복수의 메모리 블록들(BLK1~BLKz) 각각은 복수의 메모리 셀들을 포함한다. 실시 예로서, 복수의 메모리 셀들은 불휘발성 메모리 셀들이다. 복수의 메모리 셀들 중 동일 워드라인에 연결된 메모리 셀들은 하나의 물리 페이지로 정의된다. 즉 메모리 셀 어레이(110)는 다수의 물리 페이지들로 구성된다. 본 발명의 실시 예에 따르면, 메모리 셀 어레이(110)에 포함된 복수의 메모리 블록들(BLK1~BLKz) 각각은 복수의 더미 셀들을 포함할 수 있다. 더미 셀들은 드레인 선택 트랜지스터와 메모리 셀들 사이와 소스 선택 트랜지스터와 메모리 셀들 사이에 적어도 하나 이상 직렬로 연결될 수 있다.
메모리 장치(100)의 메모리 셀들은 각각 하나의 데이터 비트를 저장하는 싱글 레벨 셀(Single Level Cell; SLC), 두 개의 데이터 비트들을 저장하는 멀티 레벨 셀(Multi Level Cell; MLC), 세 개의 데이터 비트들을 저장하는 트리플 레벨 셀(Triple Level Cell; TLC) 또는 네 개의 데이터 비트를 저장할 수 있는 쿼드 레벨 셀(Quad Level Cell; QLC)로 구성될 수 있다.
주변 회로(120)는 어드레스 디코더(121), 전압 생성부(122), 읽기 및 쓰기 회로(123), 데이터 입출력 회로(124) 및 센싱 회로(125)를 포함할 수 있다.
주변 회로(120)는 메모리 셀 어레이(110)를 구동한다. 예를 들어 주변 회로(120)는 프로그램 동작, 리드 동작 및 소거 동작을 수행하도록 메모리 셀 어레이(110)를 구동할 수 있다.
어드레스 디코더(121)는 행 라인들(RL)을 통해 메모리 셀 어레이(110)에 연결된다. 행 라인들(RL)은 드레인 선택 라인들, 워드라인들, 소스 선택 라인들 및 공통 소스 라인을 포함할 수 있다. 본 발명의 실시 예에 따르면, 워드라인들은 노멀 워드라인들과 더미 워드라인들을 포함할 수 있다. 본 발명의 실시 예에 따르면, 행 라인들(RL)은 파이프 선택 라인을 더 포함할 수 있다.
실시 예에서 행 라인들(RL)은 로컬 라인 그룹들에 포함된 로컬 라인들일 수 있다. 로컬 라인 그룹은 하나의 메모리 블록에 대응될 수 있다. 로컬 라인 그룹은 드레인 선택 라인, 로컬 워드라인들 및 소스 선택 라인을 포함할 수 있다.
어드레스 디코더(121)는 제어 로직(130)의 제어에 응답하여 동작하도록 구성된다. 어드레스 디코더(121)는 제어 로직(130)으로부터 어드레스(ADDR)를 수신한다.
어드레스 디코더(121)는 수신된 어드레스(ADDR) 중 블록 어드레스를 디코딩하도록 구성된다. 어드레스 디코더(121)는 디코딩된 블록 어드레스에 따라 메모리 블록들(BLK1~BLKz) 중 적어도 하나의 메모리 블록을 선택한다. 어드레스 디코더(121)는 수신된 어드레스(ADDR) 중 로우 어드레스(RADD)를 디코딩하도록 구성된다. 어드레스 디코더(121)는 디코딩된 로우 어드레스(RADD)에 따라 전압 생성부(122)로부터 제공받은 전압들을 적어도 하나의 워드라인(WL)에 인가하여 선택된 메모리 블록의 적어도 하나의 워드라인을 선택할 수 있다.
프로그램 동작 시에, 어드레스 디코더(121)는 선택된 워드라인에 프로그램 전압을 인가하고 비선택된 워드라인들에 프로그램 전압보다 낮은 레벨의 패스 전압을 인가할 것이다. 프로그램 검증 동작 시에, 어드레스 디코더(121)는 선택된 워드라인에 검증 전압을 인가하고 비선택된 워드라인들에 검증 전압보다 높은 레벨의 검증 패스 전압을 인가할 것이다.
리드 동작 시에, 어드레스 디코더(121)는 선택된 워드라인에 읽기 전압을 인가하고, 비선택된 워드라인들에 읽기 전압보다 높은 레벨의 읽기 패스 전압을 인가할 것이다.
본 발명의 실시 예에 따르면, 메모리 장치(100)의 소거 동작은 메모리 블록 단위로 수행된다. 소거 동작 시에 메모리 장치(100)에 입력되는 어드레스(ADDR)는 블록 어드레스를 포함한다. 어드레스 디코더(121)는 블록 어드레스를 디코딩하고, 디코딩된 블록 어드레스에 따라 하나의 메모리 블록을 선택할 수 있다. 소거 동작 시, 어드레스 디코더(121)는 선택된 메모리 블록에 입력되는 워드라인들에 접지 전압을 인가할 수 있다.
본 발명의 실시 예에 따르면, 어드레스 디코더(121)는 전달된 어드레스(ADDR) 중 컬럼 어드레스를 디코딩하도록 구성될 수 있다. 디코딩된 컬럼 어드레스는 읽기 및 쓰기 회로(123)에 전달될 수 있다. 예시적으로, 어드레스 디코더(121)는 로우 디코더, 컬럼 디코더, 어드레스 버퍼 등과 같은 구성 요소들을 포함할 수 있다.
전압 생성부(122)는 메모리 장치(100)에 공급되는 외부 전원 전압을 이용하여 복수의 동작 전압(Vop)들을 발생하도록 구성된다. 전압 생성부(122)는 제어 로직(130)의 제어에 응답하여 동작한다.
실시 예로서, 전압 생성부(122)는 외부 전원 전압을 레귤레이팅하여 내부 전원 전압을 생성할 수 있다. 전압 생성부(122)에서 생성된 내부 전원 전압은 메모리 장치(100)의 동작전압으로서 사용된다.
실시 예로서, 전압 생성부(122)는 외부 전원 전압 또는 내부 전원 전압을 이용하여 복수의 동작 전압(Vop)들을 생성할 수 있다. 전압 생성부(122)는 메모리 장치(100)에서 요구되는 다양한 전압들을 생성하도록 구성될 수 있다. 예를 들어, 전압 생성부(122)는 복수의 소거 전압들, 복수의 프로그램 전압들, 복수의 패스 전압들, 복수의 선택 읽기 전압들, 복수의 비선택 읽기 전압들을 생성할 수 있다.
전압 생성부(122)는 다양한 전압 레벨들을 갖는 복수의 동작 전압(Vop)들을 생성하기 위해서, 내부 전원 전압을 수신하는 복수의 펌핑 커패시터들을 포함하고, 제어 로직(130)의 제어에 응답하여 복수의 펌핑 커패시터들을 선택적으로 활성화하여 복수의 동작 전압(Vop)들을 생성할 것이다.
생성된 복수의 동작 전압(Vop)들은 어드레스 디코더(121)에 의해 메모리 셀 어레이(110)에 공급될 수 있다.
읽기 및 쓰기 회로(123)는 제1 내지 제 m 페이지 버퍼들(PB1~PBm)을 포함한다. 제1 내지 제 m 페이지 버퍼들(PB1~PBm)은 각각 제1 내지 제 m 비트라인들(BL1~BLm)을 통해 메모리 셀 어레이(110)에 연결된다. 제1 내지 제 m 페이지 버퍼들(PB1~PBm)은 제어 로직(130)의 제어에 응답하여 동작한다.
제1 내지 제 m 페이지 버퍼들(PB1~PBm)은 데이터 입출력 회로(124)와 데이터(DATA)를 통신한다. 프로그램 시에, 제1 내지 제 m 페이지 버퍼들(PB1~PBm)은 데이터 입출력 회로(124) 및 데이터 라인들(DL)을 통해 저장될 데이터(DATA)를 수신한다.
프로그램 동작 시, 제1 내지 제 m 페이지 버퍼들(PB1~PBm)은 선택된 워드라인에 프로그램 펄스가 인가될 때, 저장될 데이터(DATA)를 데이터 입출력 회로(124)를 통해 수신한 데이터(DATA)를 비트라인들(BL1~BLm)을 통해 선택된 메모리 셀들에 전달할 것이다. 전달된 데이터(DATA)에 따라 선택된 페이지의 메모리 셀들은 프로그램된다. 프로그램 허용 전압(예를 들면, 접지 전압)이 인가되는 비트라인과 연결된 메모리 셀은 상승된 문턱전압을 가질 것이다. 프로그램 금지 전압(예를 들면, 전원 전압)이 인가되는 비트라인과 연결된 메모리 셀의 문턱전압은 유지될 것이다. 프로그램 검증 동작 시에, 제1 내지 제 m 페이지 버퍼들(PB1~PBm)은 선택된 메모리 셀들로부터 비트라인들(BL1~BLm)을 통해 메모리 셀들에 저장된 데이터(DATA)를 읽는다.
리드 동작 시, 읽기 및 쓰기 회로(123)는 선택된 페이지의 메모리 셀들로부터 비트라인들(BL)을 통해 데이터(DATA)를 읽고, 읽어진 데이터(DATA)를 제1 내지 제m 페이지 버퍼들(PB1~PBm)에 저장할 수 있다.
소거 동작 시에, 읽기 및 쓰기 회로(123)는 비트라인들(BL)을 플로팅(floating) 시킬 수 있다. 실시 예로서, 읽기 및 쓰기 회로(123)는 열 선택 회로를 포함할 수 있다.
데이터 입출력 회로(124)는 데이터 라인들(DL)을 통해 제1 내지 제 m 페이지 버퍼들(PB1~PBm)에 연결된다. 데이터 입출력 회로(124)는 제어 로직(130)의 제어에 응답하여 동작한다.
데이터 입출력 회로(124)는 입력되는 데이터(DATA)를 수신하는 복수의 입출력 버퍼들(미도시)을 포함할 수 있다. 프로그램 동작 시, 데이터 입출력 회로(124)는 외부 컨트롤러(미도시)로부터 저장될 데이터(DATA)를 수신한다. 데이터 입출력 회로(124)는 리드 동작 시, 읽기 및 쓰기 회로(123)에 포함된 제1 내지 제 m 페이지 버퍼들(PB1~PBm)로부터 전달된 데이터(DATA)를 외부 컨트롤러로 출력한다.
센싱 회로(125)는 리드 동작 또는 검증 동작 시, 제어 로직(130)이 생성한 허용 비트(VRYBIT) 신호에 응답하여 기준 전류를 생성하고, 읽기 및 쓰기 회로(123)로부터 수신된 센싱 전압(VPB)과 기준 전류에 의해 생성된 기준 전압을 비교하여 패스 신호 또는 페일 신호를 제어 로직(130)으로 출력할 수 있다.
제어 로직(130)은 어드레스 디코더(121), 전압 생성부(122), 읽기 및 쓰기 회로(123), 데이터 입출력 회로(124) 및 센싱 회로(125)에 연결될 수 있다. 제어 로직(130)은 메모리 장치(100)의 제반 동작을 제어하도록 구성될 수 있다. 제어 로직(130)은 외부 장치로부터 전달되는 커맨드(CMD)에 응답하여 동작할 수 있다.
제어 로직(130)은 커맨드(CMD) 및 어드레스(ADDR)에 응답하여 여러 가지 신호를 생성하여 주변 회로(120)를 제어할 수 있다. 예를 들면, 제어 로직(130)은 커맨드(CMD) 및 어드레스(ADDR)에 응답하여 동작 신호(OPSIG), 로우 어드레스(RADD), 읽기 및 쓰기 회로 제어신호(PBSIGNALS) 및 허용 비트(VRYBIT)를 생성할 수 있다. 제어 로직(130)은 동작 신호(OPSIG)는 전압 생성부(122)로 출력하고, 로우 어드레스(RADD)는 어드레스 디코더(121)로 출력하고, 읽기 및 쓰기 제어신호는 읽기 및 쓰기 회로(123)로 출력하고, 허용 비트(VRYBIT)는 센싱 회로(125)로 출력할 수 있다. 또한, 제어 로직(130)은 센싱 회로(125)가 출력한 패스 또는 페일 신호(PASS/FAIL)에 응답하여 검증 동작이 패스 또는 페일 되었는지를 판단할 수 있다.
실시 예에서 제어 로직(130)은 스큐 모니터링부(131)를 포함할 수 있다.
실시 예에서, 스큐 모니터링부(131)는 메모리 컨트롤러(200)가 제공하는 장치 특성 커맨드에 응답하여 장치 특성 정보를 생성하고, 생성한 장치 특성 정보를 메모리 컨트롤러(200)에 제공할 수 있다. 장치 특성 정보는 메모리 장치(100)의 타이밍 스큐에 따라 결정되는 메모리 장치(100)의 동작 속도 특성에 관한 정보를 포함할 수 있다.
구체적으로, 스큐 모니터링부(131)는 다양한 방법으로 메모리 장치(100)의 타이밍 스큐를 측정할 수 있다. 타이밍 스큐는 메모리 장치(100)의 동작 클럭이 기준 클럭 대비 지연되는 정도를 나타낸 값일 수 있다. 스큐 모니터링부(131)는 지큐 캘리브레이션(ZQ Calibration)이나 링 오실레이터 딜레이(Ring Oscillator Delay, ROD)를 이용하여 메모리 장치(100)의 타이밍 스큐를 측정할 수 있다.
스큐 모니터링부(131)는 메모리 장치(100)의 타이밍 스큐 및 기준 값과의 비교한 결과를 기초로 메모리 장치(100)의 동작 속도 특성을 결정할 수 있다. 메모리 장치(100)의 동작 속도 특성은 빠른 타입, 보통 타입 또는 느린 타입으로 구분될 수 있다. 다양한 실시 예에서, 메모리 장치(100)의 동작 속도 특성은 더 많은 개수의 타입으로 세분화될 수 있다.
스큐 모니터링부(131)는 결정한 메모리 장치(100)의 동작 속도 특성을 나타내는 장치 특성 정보를 생성할 수 있다.
도 3은 도 2의 메모리 셀 어레이의 일 실시 예를 나타낸 도면이다.
도 3을 참조하면, 메모리 셀 어레이(110)는 복수의 메모리 블록들(BLK1~BLKz)을 포함한다. 각 메모리 블록은 3차원 구조를 갖는다. 각 메모리 블록은 기판 위에 적층된 복수의 메모리 셀들을 포함한다. 이러한 복수의 메모리 셀들은 +X 방향, +Y 방향 및 +Z 방향을 따라 배열된다. 각 메모리 블록의 구조는 도 4 및 도 5를 참조하여 더 상세히 설명된다.
도 4는 도 3의 메모리 블록들(BLK1~BLKz) 중 어느 하나의 메모리 블록(BLKa)을 보여주는 회로도이다.
도 4를 참조하면 메모리 블록(BLKa)은 복수의 셀 스트링들(CS11~CS1m, CS21~CS2m)을 포함한다. 실시 예로서, 복수의 셀 스트링들(CS11~CS1m, CS21~CS2m) 각각은 'U'자형으로 형성될 수 있다. 메모리 블록(BLKa) 내에서, 행 방향(즉 +X 방향)으로 m개의 셀 스트링들이 배열된다. 도 5에서, 열 방향(즉 +Y 방향)으로 2개의 셀 스트링들이 배열되는 것으로 도시되었다. 하지만 이는 설명의 편의를 위한 것으로서 열 방향으로 3개 이상의 셀 스트링들이 배열될 수 있음이 이해될 것이다.
복수의 셀 스트링들(CS11~CS1m, CS21~CS2m) 각각은 적어도 하나의 소스 선택 트랜지스터(SST), 제1 내지 제 n 메모리 셀들(MC1~MCn), 파이프 트랜지스터(PT), 그리고 적어도 하나의 드레인 선택 트랜지스터(DST)를 포함한다.
선택 트랜지스터들(SST, DST) 및 메모리 셀들(MC1~MCn) 각각은 유사한 구조를 가질 수 있다. 실시 예로서, 선택 트랜지스터들(SST, DST) 및 메모리 셀들(MC1~MCn) 각각은 채널층, 터널링 절연막, 전하 저장막 및 블로킹 절연막을 포함할 수 있다. 실시 예로서, 채널층을 제공하기 위한 필라(pillar)가 각 셀 스트링(each cell string)에 제공될 수 있다. 실시 예로서, 채널층, 터널링 절연막, 전하 저장막 및 블로킹 절연막 중 적어도 하나를 제공하기 위한 필라가 각 셀 스트링에 제공될 수 있다.
각 셀 스트링의 소스 선택 트랜지스터(SST)는 공통 소스 라인(CSL)과 메모리 셀들(MC1~MCp) 사이에 연결된다.
실시 예로서, 동일한 행에 배열된 셀 스트링들의 소스 선택 트랜지스터들은 행 방향으로 신장되는 소스 선택 라인에 연결되고, 상이한 행에 배열된 셀 스트링들의 소스 선택 트랜지스터들은 상이한 소스 선택 라인들에 연결된다. 도 4에서, 제1 행의 셀 스트링들(CS11~CS1m)의 소스 선택 트랜지스터들은 제1 소스 선택 라인(SSL1)에 연결되어 있다. 제 2 행의 셀 스트링들(CS21~CS2m)의 소스 선택 트랜지스터들은 제 2 소스 선택 라인(SSL2)에 연결되어 있다.
다른 실시 예로서, 셀 스트링들(CS11~CS1m, CS21~CS2m)의 소스 선택 트랜지스터들은 하나의 소스 선택 라인에 공통 연결될 수 있다.
각 셀 스트링의 제1 내지 제 n 메모리 셀들(MC1~MCn)은 소스 선택 트랜지스터(SST)와 드레인 선택 트랜지스터(DST) 사이에 연결된다.
제1 내지 제 n 메모리 셀들(MC1~MCn)은 제1 내지 제 p 메모리 셀들(MC1~MCp)과 제 p+1 내지 제 n 메모리 셀들(MCp+1~MCn)로 구분될 수 있다. 제1 내지 제 p 메모리 셀들(MC1~MCp)은 +Z 방향과 역방향으로 순차적으로 배열되며, 소스 선택 트랜지스터(SST)와 파이프 트랜지스터(PT) 사이에서 직렬 연결된다. 제 p+1 내지 제 n 메모리 셀들(MCp+1~MCn)은 +Z 방향으로 순차적으로 배열되며, 파이프 트랜지스터(PT)와 드레인 선택 트랜지스터(DST) 사이에서 직렬 연결된다. 제1 내지 제 p 메모리 셀들(MC1~MCp)과 제 p+1 내지 제 n 메모리 셀들(MCp+1~MCn)은 파이프 트랜지스터(PT)를 통해 연결된다. 각 셀 스트링의 제1 내지 제 n 메모리 셀들(MC1~MCn)의 게이트들은 각각 제1 내지 제 n 워드라인들(WL1~WLn)에 연결된다.
각 셀 스트링의 파이프 트랜지스터(PT)의 게이트는 파이프 라인(PL)에 연결된다.
각 셀 스트링의 드레인 선택 트랜지스터(DST)는 해당 비트라인과 메모리 셀들(MCp+1~MCn) 사이에 연결된다. 행 방향으로 배열되는 셀 스트링들은 행 방향으로 신장되는 드레인 선택 라인에 연결된다. 제1 행의 셀 스트링들(CS11~CS1m)의 드레인 선택 트랜지스터들은 제1 드레인 선택 라인(DSL1)에 연결된다. 제 2 행의 셀 스트링들(CS21~CS2m)의 드레인 선택 트랜지스터들은 제 2 드레인 선택 라인(DSL2)에 연결된다.
열 방향으로 배열되는 셀 스트링들은 열 방향으로 신장되는 비트라인에 연결된다. 도 4에서, 제1 열의 셀 스트링들(CS11, CS21)은 제1 비트라인(BL1)에 연결되어 있다. 제 m 열의 셀 스트링들(CS1m, CS2m)은 제 m 비트라인(BLm)에 연결되어 있다.
행 방향으로 배열되는 셀 스트링들 내에서 동일한 워드라인에 연결되는 메모리 셀들은 하나의 페이지를 구성한다. 예를 들면, 제1 행의 셀 스트링들(CS11~CS1m) 중 제1 워드라인(WL1)과 연결된 메모리 셀들은 하나의 페이지를 구성한다. 제 2 행의 셀 스트링들(CS21~CS2m) 중 제1 워드라인(WL1)과 연결된 메모리 셀들은 다른 하나의 페이지를 구성한다. 드레인 선택 라인들(DSL1, DSL2) 중 어느 하나가 선택됨으로써 하나의 행 방향으로 배열되는 셀 스트링들이 선택될 것이다. 워드라인들(WL1~WLn) 중 어느 하나가 선택됨으로써 선택된 셀 스트링들 중 하나의 페이지가 선택될 것이다.
다른 실시 예로서, 제1 내지 제 m 비트라인들(BL1~BLm) 대신 이븐 비트라인들 및 오드 비트라인들이 제공될 수 있다. 그리고 행 방향으로 배열되는 셀 스트링들(CS11~CS1m 또는 CS21~CS2m) 중 짝수 번째 셀 스트링들은 이븐 비트라인들에 각각 연결되고, 행 방향으로 배열되는 셀 스트링들(CS11~CS1m 또는 CS21~CS2m) 중 홀수 번째 셀 스트링들은 오드 비트라인들에 각각 연결될 수 있다.
실시 예로서, 제1 내지 제 n 메모리 셀들(MC1~MCn) 중 적어도 하나 이상은 더미 메모리 셀로서 이용될 수 있다. 예를 들어, 적어도 하나 이상의 더미 메모리 셀들은 소스 선택 트랜지스터(SST)와 메모리 셀들(MC1~MCp) 사이의 전계(electric field)를 감소시키기 위해 제공된다. 또는, 적어도 하나 이상의 더미 메모리 셀들은 드레인 선택 트랜지스터(DST)와 메모리 셀들(MCp+1~MCn) 사이의 전계를 감소시키기 위해 제공된다. 더 많은 더미 메모리 셀들이 제공될수록, 메모리 블록(BLKa)에 대한 동작의 신뢰성이 향상되는 반면, 메모리 블록(BLKa)의 크기는 증가한다. 더 적은 메모리 셀들이 제공될수록, 메모리 블록(BLKa)의 크기는 감소하는 반면 메모리 블록(BLKa)에 대한 동작의 신뢰성은 저하될 수 있다.
적어도 하나 이상의 더미 메모리 셀들을 효율적으로 제어하기 위해, 더미 메모리 셀들 각각은 요구되는 문턱전압을 가질 수 있다. 메모리 블록(BLKa)에 대한 소거 동작 이전 또는 이후에, 더미 메모리 셀들 중 전부 혹은 일부에 대한 프로그램 동작들이 수행될 수 있다. 프로그램 동작이 수행된 뒤에 소거 동작이 수행되는 경우, 더미 메모리 셀들의 문턱전압은 각각의 더미 메모리 셀들에 연결된 더미 워드라인들에 인가되는 전압을 제어함으로써 더미 메모리 셀들은 요구되는 문턱전압을 가질 수 있다.
도 5는 도 3의 메모리 블록들(BLK1~BLKz) 중 어느 하나의 메모리 블록(BLKb)의 다른 실시 예를 보여주는 회로도이다.
도 5를 참조하면 메모리 블록(BLKb)은 복수의 셀 스트링들(CS11'~CS1m', CS21'~CS2m')을 포함한다. 복수의 셀 스트링들(CS11'~CS1m', CS21'~CS2m') 각각은 +Z 방향을 따라 신장된다. 복수의 셀 스트링들(CS11'~CS1m', CS21'~CS2m') 각각은, 메모리 블록(BLK1') 하부의 기판(미도시) 위에 적층된, 적어도 하나의 소스 선택 트랜지스터(SST), 제1 내지 제 n 메모리 셀들(MC1~MCn) 그리고 적어도 하나의 드레인 선택 트랜지스터(DST)를 포함한다.
각 셀 스트링의 소스 선택 트랜지스터(SST)는 공통 소스 라인(CSL)과 메모리 셀들(MC1~MCn) 사이에 연결된다. 동일한 행에 배열된 셀 스트링들의 소스 선택 트랜지스터들은 동일한 소스 선택 라인에 연결된다. 제1 행에 배열된 셀 스트링들(CS11'~CS1m')의 소스 선택 트랜지스터들은 제1 소스 선택 라인(SSL1)에 연결된다. 제 2 행에 배열된 셀 스트링들(CS21'~CS2m')의 소스 선택 트랜지스터들은 제 2 소스 선택 라인(SSL2)에 연결된다. 다른 실시 예로서, 셀 스트링들(CS11'~CS1m', CS21'~CS2m')의 소스 선택 트랜지스터들은 하나의 소스 선택 라인에 공통 연결될 수 있다.
각 셀 스트링의 제1 내지 제 n 메모리 셀들(MC1~MCn)은 소스 선택 트랜지스터(SST)와 드레인 선택 트랜지스터(DST) 사이에서 직렬 연결된다. 제1 내지 제 n 메모리 셀들(MC1~MCn)의 게이트들은 각각 제1 내지 제 n 워드라인들(WL1~WLn)에 연결된다.
각 셀 스트링의 드레인 선택 트랜지스터(DST)는 해당 비트라인과 메모리 셀들(MC1~MCn) 사이에 연결된다. 행 방향으로 배열되는 셀 스트링들의 드레인 선택 트랜지스터들은 행 방향으로 신장되는 드레인 선택 라인에 연결된다. 제1 행의 셀 스트링들(CS11'~CS1m')의 드레인 선택 트랜지스터들은 제1 드레인 선택 라인(DSL1)에 연결된다. 제 2 행의 셀 스트링들(CS21'~CS2m')의 드레인 선택 트랜지스터들은 제 2 드레인 선택 라인(DSL2)에 연결된다.
결과적으로, 각 셀 스트링에 파이프 트랜지스터(PT)가 제외된 것을 제외하면 도 5의 메모리 블록(BLKb)은 도 4의 메모리 블록(BLKa)과 유사한 등가 회로를 갖는다.
다른 실시 예로서, 제1 내지 제 m 비트라인들(BL1~BLm) 대신 이븐 비트라인들 및 오드 비트라인들이 제공될 수 있다. 그리고 행 방향으로 배열되는 셀 스트링들(CS11'~CS1m' 또는 CS21'~CS2m') 중 짝수 번째 셀 스트링들은 이븐 비트라인들에 각각 연결되고, 행 방향으로 배열되는 셀 스트링들(CS11'~CS1m' 또는 CS21'~CS2m') 중 홀수 번째 셀 스트링들은 오드 비트라인들에 각각 연결될 수 있다.
실시 예로서, 제1 내지 제 n 메모리 셀들(MC1~MCn) 중 적어도 하나 이상은 더미 메모리 셀로서 이용될 수 있다. 예를 들어, 적어도 하나 이상의 더미 메모리 셀들은 소스 선택 트랜지스터(SST)와 메모리 셀들(MC1~MCn) 사이의 전계(electric field)를 감소시키기 위해 제공된다. 또는, 적어도 하나 이상의 더미 메모리 셀들은 드레인 선택 트랜지스터(DST)와 메모리 셀들(MC1~MCn) 사이의 전계를 감소시키기 위해 제공된다. 더 많은 더미 메모리 셀들이 제공될수록, 메모리 블록(BLKb)에 대한 동작의 신뢰성이 향상되는 반면, 메모리 블록(BLKb)의 크기는 증가한다. 더 적은 메모리 셀들이 제공될수록, 메모리 블록(BLKb)의 크기는 감소하는 반면 메모리 블록(BLKb)에 대한 동작의 신뢰성은 저하될 수 있다.
적어도 하나 이상의 더미 메모리 셀들을 효율적으로 제어하기 위해, 더미 메모리 셀들 각각은 요구되는 문턱전압을 가질 수 있다. 메모리 블록(BLKb)에 대한 소거 동작 이전 또는 이후에, 더미 메모리 셀들 중 전부 혹은 일부에 대한 프로그램 동작들이 수행될 수 있다. 프로그램 동작이 수행된 뒤에 소거 동작이 수행되는 경우, 더미 메모리 셀들의 문턱전압은 각각의 더미 메모리 셀들에 연결된 더미 워드라인들에 인가되는 전압을 제어함으로써 더미 메모리 셀들은 요구되는 문턱전압을 가질 수 있다.
도 6은 복수의 메모리 장치들을 제어하는 메모리 컨트롤러의 동작을 설명하기 위한 도면이다.
도 6을 참조하면, 메모리 컨트롤러(200)는 제1 채널(CH1) 및 제2 채널(CH2)을 통해 복수의 메모리 장치들(Die_11 내지 Die_24)과 연결될 수 있다. 채널의 개수 또는 각 채널에 연결되는 메모리 장치의 개수는 본 실시 예에 제한되지 않는다.
제1 채널(CH1)에는 메모리 장치들(Die_11~Die_14)이 공통 연결될 수 있다. 메모리 장치들(Die_11~Die_14)은 제1 채널(CH1)을 통해 메모리 컨트롤러(200)와 통신할 수 있다.
메모리 장치들(Die_11~Die_14)은 제1 채널(CH1)에 공통 연결되어 있으므로, 한번에 하나의 메모리 장치만이 메모리 컨트롤러(200)와 통신할 수 있을 것이다. 그러나, 메모리 장치들(Die_11~Die_14) 각각이 내부적으로 동작을 수행하는 것은 동시에 수행될 수 있다.
제2 채널(CH2)에는 메모리 장치들(Die_21~Die_24)이 공통 연결될 수 있다. 메모리 장치들(Die_21~Die_24)은 제2 채널(CH2)을 통해 메모리 컨트롤러(200)와 통신할 수 있다.
메모리 장치들(Die_21~Die_24)은 제2 채널(CH2)에 공통 연결되어 있으므로, 한번에 하나의 메모리 장치만이 메모리 컨트롤러(200)와 통신할 수 있을 것이다. 메모리 장치들(Die_21~Die_24) 각각이 내부적으로 동작을 수행하는 것은 동시에 수행될 수 있다.
복수의 메모리 장치들을 사용하는 저장 장치는 인터리브(Interleave) 방식을 사용한 데이터 통신인 데이터 인터리빙을 이용하여 성능을 향상시킬 수 있다. 데이터 인터리빙은 하나의 채널을 두 개 이상의 웨이들이 공유하는 구조에서, 웨이를 옮겨가며 데이터 읽기 또는 쓰기 동작을 수행하는 것일 수 있다. 데이터 인터리빙을 위하여, 메모리 장치들은 채널과 웨이(Way) 단위로 관리될 수 있다. 각 채널들에 연결되는 메모리 장치들의 병렬화를 극대화하기 위하여, 메모리 컨트롤러(200)는 연속적인 논리적 메모리 영역을 채널과 웨이로 분산하여 할당할 수 있다.
예를 들면, 메모리 컨트롤러(200)는 제1 채널(CH1)을 통해 메모리 장치(Die_11)로 커맨드, 어드레스를 포함한 제어 신호 및 데이터를 전송할 수 있다. 메모리 장치(Die_11)가 전송된 데이터를 내부에 포함된 메모리 셀에 프로그램(Program)하는 동안, 메모리 컨트롤러(200)는 메모리 장치(Die_12)로 커맨드, 어드레스를 포함한 제어 신호 및 데이터를 전송할 수 있다.
도 6에서, 복수의 메모리 장치들은 4개의 웨이들(WAY1~WAY4)로 구성될 수 있다. 제1 웨이(WAY1)는 메모리 장치들(Die_11, Die_21)을 포함할 수 있다. 제2 웨이(WAY2)는 메모리 장치들(Die_12, Die_22)을 포함할 수 있다. 제3 웨이(WAY3)는 메모리 장치들(Die_13, Die_23)을 포함할 수 있다. 제4 웨이(WAY4)는 메모리 장치들(Die_14, Die_24)을 포함할 수 있다.
채널들(CH1, CH2) 각각은 해당 채널에 연결된 메모리 장치들이 공유하여 사용하는 신호들의 버스(Bus)일 수 있다.
도 6에서는 2채널/4웨이 구조에서의 데이터 인터리빙을 설명하였으나, 인터리빙의 효율은 채널 수가 많을수록 그리고 웨이(Way)의 수가 많을수록 효율적일 수 있다.
도 7은 일 실시 예에 따른 저장 장치의 구성 및 동작을 설명하기 위한 도면이다.
도 7을 참조하면, 저장 장치(50)는 복수의 메모리 장치들(Die_11~Die_24), 메모리 컨트롤러(200) 및 전원 관리 장치(400)를 포함할 수 있다.
제1 메모리 장치 그룹은 메모리 컨트롤러(200)와 제1 채널(CH1)을 통해 공통 연결된 메모리 장치들(Die_11~Die_14)의 그룹일 수 있다. 제2 메모리 장치 그룹은 메모리 컨트롤러(200)와 제2 채널(CH2)을 통해 공통 연결된 메모리 장치들(Die_21~Die_24)의 그룹일 수 있다.
메모리 컨트롤러(200)는 전원 정보 관리부(210A)를 포함할 수 있다. 전원 정보 관리부(210A)는 도 1을 참조하여 설명된 바와 같이, 제1 및 제2 메모리 장치 그룹들 각각에 대한 파워 특성 정보를 생성할 수 있다. 제1 메모리 장치 그룹에 대응되는 파워 특성 정보는 제1 메모리 장치 그룹에 공급될 파워 레벨에 관한 정보일 수 있다. 제2 메모리 장치 그룹에 대응되는 파워 특성 정보는 제1 메모리 장치 그룹에 공급될 파워 레벨에 관한 정보일 수 있다
구체적으로, 전원 정보 관리부(210A)는 제1 메모리 장치 그룹에 포함된 메모리 장치들(Die_11~Die_14)에 각각 대응되는 장치 특성 정보를 이용하여 제1 메모리 장치 그룹에 대응되는 파워 특성 정보를 생성할 수 있다. 이 때, 전원 정보 관리부(210A)는 제1 메모리 장치 그룹에 포함된 메모리 장치들(Die_11~Die_14)에 각각 장치 상태 커맨드를 제공하고, 제1 메모리 장치 그룹에 포함된 메모리 장치들(Die_11~Die_14) 각각의 장치 특성 정보를 획득할 수 있다. 장치 특성 정보는 메모리 장치의 동작 속도 특성에 관한 정보를 포함할 수 있다.
전원 정보 관리부(210A)는 메모리 장치의 동작 속도 특성에 따라 결정되는 파워 가중치 코드를 기초로, 제1 메모리 장치 그룹에 포함된 메모리 장치들(Die_11~Die_14) 각각의 파워 가중치 코드를 종합하여 최종 파워 가중치 코드를 연산할 수 있다. 전원 정보 관리부(210A)는 최종 파워 가중치 코드에 따라 제1 메모리 장치 그룹에 공급될 파워 레벨을 결정할 수 있다. 전원 정보 관리부(210A)는 최종 파워 가중치 코드에 따라 결정된 제1 메모리 장치 그룹에 공급될 파워 레벨을 나타내는 파워 특성 정보를 생성할 수 있다.
마찬가지 방식으로, 전원 정보 관리부(210A)는 제2 메모리 장치 그룹에 포함된 메모리 장치들(Die_21~Die_24)에 각각 대응되는 장치 특성 정보를 이용하여 제2 메모리 장치 그룹에 대응되는 파워 특성 정보를 생성할 수 있다.
전원 정보 관리부(210A)는 생성한 제1 및 제2 메모리 장치 그룹들 각각에 대한 파워 특성 정보를 호스트(300)에 제공할 수 있다.
호스트(300)는 전원 정보 관리부(210A)로부터 제1 및 제2 메모리 장치 그룹에 대응되는 파워 특성 정보를 제공받을 수 있다.
호스트(300)는 제1 및 제2 메모리 장치 그룹에 대응되는 파워 모드 정보를 생성할 수 있다.
제1 메모리 장치 그룹에 대응되는 파워 모드 정보는 제1 메모리 장치 그룹에 포함된 메모리 장치들(Die_11~Die_14) 각각이 호스트(300)의 요청에 따라 수행 중이거나 수행할 동작들을 기초로 결정되는 파워 모드에 관한 정보일 수 있다. 제2 메모리 장치 그룹에 대응되는 파워 모드 정보는 제2 메모리 장치 그룹에 포함된 메모리 장치들(Die_21~Die_24) 각각이 호스트(300)의 요청에 따라 수행 중이거나 수행할 동작들을 기초로 결정되는 파워 모드에 관한 정보일 수 있다.
호스트(300)는 파워 제어 정보를 생성할 수 있다. 호스트(300)는 생성한 파워 제어 정보를 파워 모듈 제어부(410)에 제공할 수 있다. 파워 제어 정보는 제1 및 제2 메모리 장치 그룹에 각각 대응하는, 호스트(300)가 생성한 파워 모드 정보 및 전원 정보 관리부(210A)로부터 수신한 파워 특성 정보를 포함할 수 있다.
전원 관리 장치(400)는 파워 모듈 제어부(410) 및 파워 모듈 그룹(420)을 포함할 수 있다.
파워 모듈 제어부(410)는 파워 제어 정보를 기초로 파워 모듈 그룹(420)에 포함된 각 파워 모듈이 대응되는 메모리 장치 그룹에 공급하는 파워를 제어할 수 있다.
파워 모듈 제어부(410)는 파워 제어 정보에 포함된 파워 특성 정보를 기초로 각 파워 모듈이 대응되는 메모리 장치 그룹에 공급하는 파워의 기저 레벨을 설정할 수 있다. 구체적으로, 파워 모듈 제어부(410)는 저장 장치(50)의 부트-업(Boot-Up) 동작이 수행될 때마다 각 파워 모듈이 공급하는 파워의 기저 레벨을 설정하는 셋업 동작을 수행할 수 있다.
파워 모듈 제어부(410)는 파워 제어 정보에 포함된 파워 모드 정보를 기초로 각 파워 모듈이 공급하는 파워를 조절할 수 있다. 즉, 파워 모듈 제어부(410)는 셋업 동작에 따라 파워 모듈이 공급하는 파워의 기저 레벨이 설정된 상태에서, 파워 모드 정보를 기초로 파워 모듈이 공급하는 파워를 유동적으로 조절할 수 있다. 다시 말해서, 파워 모듈 제어부(410)는 파워 모드 정보를 기초로 파워 모듈이 공급하는 파워 동작 레벨을 설정할 수 있다. 파워 동작 레벨은 메모리 장치 그룹의 동작 환경에 따라 유동적으로 변동되는 메모리 장치 그룹이 소비하는 파워의 레벨일 수 있다.
예를 들어, 파워 모듈 제어부(410)는 제1 메모리 장치 그룹에 대응되는 파워 특성 정보를 기초로 제1 파워 모듈이 공급하는 파워의 기저 레벨을 저장 장치(50)의 부트-업(Boot-Up) 동작시 설정할 수 있다. 파워 모듈 제어부(410)는 제1 메모리 장치 그룹에 대응되는 파워 모드 정보를 기초로 제1 파워 모듈이 공급하는 파워를 유동적으로 조절할 수 있다. 파워 모드 정보는 메모리 장치 그룹의 동작 환경을 기초로, 메모리 장치 그룹이 소비하는 파워에 관한 정보일 수 있다.
마찬가지 방식으로, 파워 모듈 제어부(410)는 제2 파워 모듈이 공급하는 파워의 기저 레벨을 저장 장치(50)의 부트-업(Boot-Up) 동작시 설정하고, 제2 파워 모듈이 공급하는 파워를 유동적으로 조절할 수 있다.
파워 모듈 그룹(420)은 제1 및 제2 파워 모듈들을 포함할 수 있다. 제1 파워 모듈은 제1 메모리 장치 그룹에 파워를 공급할 수 있다. 제2 파워 모듈은 제2 메모리 장치 그룹에 파워를 공급할 수 있다. 파워 모듈 그룹(420)에 포함되는 파워 모듈들의 개수는 본 실시 예에 제한되지 않는다.
도 8은 도 7의 메모리 컨트롤러의 구성 및 동작을 설명하기 위한 도면이다.
도 8을 참조하면, 메모리 장치(100)들 각각은 도 2를 참조하여 설명된 스큐 모니터링부(131)를 포함할 수 있다.
실시 예에서, 스큐 모니터링부(131)는 파워 특성 정보 생성부(211A)가 제공하는 장치 특성 커맨드에 응답하여 장치 특성 정보를 생성하고, 생성한 장치 특성 정보를 파워 특성 정보 생성부(211A)에 제공할 수 있다. 장치 특성 정보는 메모리 장치(100)의 타이밍 스큐에 따라 결정되는 메모리 장치(100)의 동작 속도 특성에 관한 정보를 포함할 수 있다.
구체적으로, 스큐 모니터링부(131)는 다양한 방법으로 메모리 장치(100)의 타이밍 스큐를 측정할 수 있다. 타이밍 스큐는 메모리 장치(100)의 동작 클럭이 기준 클럭 대비 지연되는 정도를 나타낸 값일 수 있다. 스큐 모니터링부(131)는 지큐 캘리브레이션(ZQ Calibration)이나 링 오실레이터 딜레이(Ring Oscillator Delay, ROD)를 이용하여 메모리 장치(100)의 타이밍 스큐를 측정할 수 있다.
스큐 모니터링부(131)는 메모리 장치(100)의 타이밍 스큐 및 기준 값과의 비교한 결과를 기초로 메모리 장치(100)의 동작 속도 특성을 결정할 수 있다. 메모리 장치(100)의 동작 속도 특성은 빠른 타입, 보통 타입 또는 느린 타입으로 구분될 수 있다. 스큐 모니터링부(131)는 결정한 동작 속도 특성을 나타내는 장치 특성 정보를 생성할 수 있다.
도 8에서, 도 7을 참조하여 설명된 전원 정보 관리부(210A)는 파워 특성 정보 생성부(211A) 및 파워 가중치 설정 테이블(212A)을 포함할 수 있다.
구체적으로, 파워 특성 정보 생성부(211A)는 하나의 메모리 장치 그룹에 포함된 복수의 메모리 장치들에 각각 대응되는 장치 특성 정보를 이용하여 하나의 메모리 장치 그룹에 대응되는 파워 특성 정보를 생성할 수 있다.
이 때, 파워 특성 정보 생성부(211A)는 하나의 메모리 장치 그룹에 포함된 복수의 메모리 장치들에 각각 장치 상태 커맨드를 제공하고, 하나의 메모리 장치 그룹에 포함된 복수의 메모리 장치들 각각의 장치 특성 정보를 획득할 수 있다.
파워 특성 정보 생성부(211A)는 파워 가중치 설정 테이블(212A)을 참조하여 복수의 메모리 장치들 각각의 파워 가중치 코드를 종합하여 최종 파워 가중치 코드를 연산할 수 있다.
파워 특성 정보 생성부(211A)는 최종 파워 가중치 코드에 따라 하나의 메모리 장치 그룹에 공급될 파워 레벨을 결정할 수 있다. 파워 특성 정보 생성부(211A)는 최종 파워 가중치 코드에 따라 결정된 하나의 메모리 장치 그룹에 공급될 파워 레벨을 나타내는 파워 특성 정보를 생성할 수 있다. 파워 특성 정보 생성부(211A)는 생성한 파워 특성 정보를 호스트(300)에 제공할 수 있다.
파워 가중치 설정 테이블(212A)은 메모리 장치의 동작 속도 특성에 따라 결정되는 파워 가중치 코드를 포함할 수 있다.
도 9는 다른 실시 예에 따른 저장 장치의 구성 및 동작을 설명하기 위한 도면이다.
도 9를 참조하면, 저장 장치(50)는 제1 및 제2 메모리 장치 그룹, 메모리 컨트롤러(200) 및 전원 관리 장치(400)를 포함할 수 있다.
도 9에서, 제1 및 제2 메모리 장치 그룹과 전원 관리 장치(400)의 구성은 도 7에서와 마찬가지로 설명될 수 있다.
메모리 컨트롤러(200)는 전원 정보 관리부(210B)를 포함할 수 있다.
전원 정보 관리부(210B)는 도 7에서 설명된 바와 마찬가지 방식으로 제1 및 제2 메모리 장치 그룹들 각각에 대한 파워 특성 정보를 생성할 수 있다.
전원 정보 관리부(210B)는 생성한 파워 특성 정보를 도 7의 전원 정보 관리부(210A)와 달리 호스트(300)가 아닌 전원 관리 장치(400)에 직접 제공할 수 있다.
전원 정보 관리부(210B)는 제1 및 제2 메모리 장치 그룹에 대응되는 파워 모드 정보를 생성할 수 있다.
예를 들면, 전원 정보 관리부(210B)는 제1 메모리 장치 그룹에 포함되는 메모리 장치들(Die_11~Die_14) 각각이 수행 중인 동작이나 수행할 동작들을 기초로 제1 메모리 장치 그룹에 대응되는 파워 모드 정보를 생성할 수 있다. 메모리 장치들(Die_11~Die_14) 각각은 호스트(300)의 요청에 따라 또는 호스트(300)의 요청과 무관하게 동작을 수행하거나 동작을 수행할 예정일 수 있다.
전원 정보 관리부(210B)는 제2 메모리 장치 그룹에 포함되는 메모리 장치들(Die_21~Die_24) 각각이 수행 중인 동작이나 수행할 동작들을 기초로 제2 메모리 장치 그룹에 대응되는 파워 모드 정보를 생성할 수 있다. 메모리 장치들(Die_21~Die_24) 각각은 호스트(300)의 요청에 따라 또는 호스트(300)의 요청과 무관하게 동작을 수행하거나 동작을 수행할 예정일 수 있다.
전원 정보 관리부(210B)는 파워 제어 정보를 생성할 수 있다. 전원 정보 관리부(210B)는 생성한 파워 제어 정보를 파워 모듈 제어부(410)에 제공할 수 있다. 파워 제어 정보는 제1 및 제2 메모리 장치 그룹에 각각 대응되는 파워 모드 정보 및 파워 특성 정보를 포함할 수 있다.
전원 관리 장치(400)는 파워 모듈 제어부(410) 및 파워 모듈 그룹(420)을 포함할 수 있다. 파워 모듈 제어부(410) 및 파워 모듈 그룹(420)의 구성 및 동작은 도 7에서와 마찬가지로 설명될 수 있다.
다만, 파워 모듈 제어부(410)는 도 7과 달리 호스트(300)가 아닌 전원 정보 관리부(210B)로부터 파워 제어 정보를 수신할 수 있다.
도 10은 도 9의 메모리 컨트롤러의 구성 및 동작을 설명하기 위한 도면이다.
도 10을 참조하면, 메모리 장치(100)에 포함된 스큐 모니터링부(131)의 동작은 도 8에서와 동일하게 설명될 수 있다.
도 10에서, 도 9을 참조하여 설명된 전원 정보 관리부(210B)는 파워 특성 정보 생성부(211B), 파워 가중치 설정 테이블(212B) 및 파워 모드 정보 생성부(213B)를 포함할 수 있다.
전원 정보 관리부(210B)는 파워 제어 정보를 생성하여 도 9를 참조하여 설명된 파워 모듈 제어부에 제공할 수 있다. 파워 제어 정보는 하나의 메모리 장치 그룹에 대응되는 파워 특성 정보 생성부(211B)가 생성한 파워 특성 정보 및 파워 모드 정보 생성부(213B)가 파워 모드 정보를 포함할 수 있다.
파워 특성 정보 생성부(211B)의 동작 및 파워 가중치 설정 테이블(212B)의 구성은 도 8의 파워 특성 정보 생성부(211A)의 동작 및 파워 가중치 설정 테이블(212A)의 구성과 동일하게 설명될 수 있다.
따라서, 파워 특성 정보 생성부(211B)는 도 8의 파워 특성 정보 생성부(211A)와 마찬가지 방식으로 하나의 메모리 장치 그룹에 대응되는 파워 특성 정보를 생성할 수 있다.
파워 모드 정보 생성부(213B)는 하나의 메모리 장치 그룹에 대응되는 파워 모드 정보를 생성할 수 있다.
구체적으로, 파워 모드 정보 생성부(213B)는 하나의 메모리 장치 그룹에 포함되는 복수의 메모리 장치들(100) 각각이 수행 중인 동작이나 수행할 동작들을 기초로 파워 모드 정보를 생성할 수 있다. 복수의 메모리 장치들(100) 각각은 호스트(300)의 요청에 따라 또는 호스트(300)의 요청과 무관하게 동작을 수행하거나 동작을 수행할 예정일 수 있다.
도 11은 도 8 및 도 10의 파워 가중치 설정 테이블을 설명하기 위한 도면이다.
도 11을 참조하면, 파워 가중치 설정 테이블(212)은 도 8의 파워 가중치 설정 테이블(212A) 및 도 10의 파워 가중치 설정 테이블(212B)과 동일한 구성을 나타낸다.
메모리 장치의 동작 속도 특성은 빠른 타입(Fast), 보통 타입(Typical) 또는 느린 타입(Slow)로 구분될 수 있다. 다양한 실시 예서, 메모리 장치의 동작 속도 특성은 더 많은 개수의 타입으로 세분화 될 수 있다.
파워 가중치 코드(Power Weight Code)는 메모리 장치의 동작 속도 특성(Device Condition)을 기초로 결정될 수 있다. 구체적으로, 파워 가중치 코드의 값이 클수록 메모리 장치에 더 높은 레벨의 파워가 제공될 수 있다. 따라서 메모리 장치의 동작 속도 특성이 빠를수록, 파워 가중치 코드의 값은 낮을 수 있다. 반대로, 메모리 장치의 동작 속도 특성이 느릴수록, 파워 가중치 코드의 값은 높을 수 있다. 메모리 장치의 동작 속도 특성이 기준 레벨에 속할 때, 파워 가중치 코드는 미리 설정된 값을 가질 수 있다. 도 11에서, 미리 설정된 값은 0일 수 있다.
예를 들어, 메모리 장치의 동작 속도 특성이 보통 타입이면, 동작 속도를 유지하기 위해 기준 레벨의 파워 공급이 필요할 수 있다. 따라서 파워 가중치 코드는 0의 값을 가질 수 있다. 메모리 장치의 동작 속도 특성이 느린 타입이면, 동작 속도를 높이기 위해 기준 레벨보다 더 높은 레벨의 파워 공급이 필요할 수 있다. 따라서 파워 가중치 코드는 양의 값을 가질 수 있다. 메모리 장치의 동작 속도 특성이 빠른 타입이면, 동작 속도를 낮추기 위해 기준 레벨보다 더 낮은 레벨의 파워 공급이 필요할 수 있다. 따라서 파워 가중치 코드는 음의 값을 가질 수 있다.
다시 말해서, 메모리 장치의 동작 속도 특성이 보통 타입이면, 메모리 장치의 정상 동작을 위해 메모리 장치에 기준 레벨의 파워 공급이 필요할 수 있다. 따라서 파워 가중치 코드는 0의 값을 가질 수 있다. 메모리 장치의 동작 속도 특성이 느린 타입이면, 메모리 장치의 정상 동작을 위해 메모리 장치에 기준 레벨보다 높은 레벨의 파워 공급이 필요할 수 있다. 따라서 파워 가중치 코드는 양의 값을 가질 수 있다. 메모리 장치의 동작 속도 특성이 빠른 타입이면, 메모리 장치에 기준 레벨보다 낮은 레벨의 파워가 공급되어도, 메모리 장치는 정상 동작을 수행할 수 있다. 따라서 파워 가중치 코드는 음의 값을 가질 수 있다.
도 11에서, 메모리 장치의 동작 속도 특성이 보통 타입이면, 파워 가중치 코드는 0의 값을 가질 수 있다. 메모리 장치의 동작 속도 특성이 느린 타입이면, 파워 가중치 코드는 +1의 값을 가질 수 있다. 메모리 장치의 동작 속도 특성이 빠른 타입이면, 파워 가중치 코드는 -1의 값을 가질 수 있다.
메모리 장치의 동작 속도를 기초로 결정되는 파워 가중치 코드 값의 크기는 본 실시 예에 제한되지 않는다. 다양한 실시 예에서, 동작 속도 특성이 세분화됨에 따라, 파워 가중치 코드의 값의 크기나, 각 파워 가중치 코드 간의 차이 값은 다양하게 설정될 수 있다.
도 12는 실시 예에 따른 장치 특성 정보를 설명하기 위한 도면이다.
도 12를 참조하면, 도 7을 참조하여 설명된 제1 메모리 장치 그룹에 포함된 메모리 장치들(Die_11~Die_14) 각각에 대한 장치 특성 정보를 나타낸다. 메모리 장치(Die_11)의 동작 속도 특성은 느린 타입이고, 파워 가중치 코드는 +1의 값을 갖는다. 메모리 장치(Die_12)의 동작 속도 특성은 느린 타입이고, 파워 가중치 코드는 +1의 값을 갖는다. 메모리 장치(Die_13)의 동작 속도 특성은 보통 타입이고, 파워 가중치 코드는 0의 값을 갖는다. 메모리 장치(Die_14)의 동작 속도 특성은 빠른 타입이고, 파워 가중치 코드는 -1의 값을 갖는다.
도 13은 실시 예에 따른 파워 특성 정보 생성 동작을 설명하기 위한 도면이다.
도 13을 참조하면, 메모리 장치 그룹에 공급하는 파워의 레벨은 제1 레벨부터 제 7레벨까지로 구분될 수 있다. 메모리 장치 그룹에 공급하는 파워의 레벨의 개수는 본 실시 예에 제한되지 않는다.
도 12에서, 제1 레벨은 공급하는 파워의 최소 레벨일 수 있다. 제 4 레벨은 공급하는 파워의 기본 레벨일 수 있다. 제7 레벨은 공급하는 파워의 최대 레벨일 수 있다.
메모리 장치 그룹에 대응되는 파워 특성 정보는, 메모리 장치 그룹에 포함된 메모리 장치들 각각의 파워 가중치 코드를 종합하여 연산한 최종 파워 가중치 코드를 기초로 결정된 파워 레벨을 나타내는 정보일 수 있다.
도 12를 참조하면, 메모리 장치(Die_11)의 동작 속도 특성은 느린 타입이고, 파워 가중치 코드는 +1의 값을 가지므로, 메모리 장치 그룹에 공급하는 파워 레벨이 기본 레벨인 제4 레벨에서 제5 레벨로 상승할 수 있다. 메모리 장치(Die_12)의 동작 속도 특성은 느린 타입이고, 파워 가중치 코드는 +1의 값을 가지므로, 메모리 장치 그룹에 공급하는 파워 레벨이 제5 레벨에서 제6 레벨로 상승할 수 있다. 메모리 장치(Die_13)의 동작 속도 특성은 보통 타입이고, 파워 가중치 코드는 0의 값을 가지므로, 메모리 장치 그룹에 공급하는 파워 레벨은 제6 레벨을 유지할 수 있다. 메모리 장치(Die_14)의 동작 속도 특성은 빠른 타입이고, 파워 가중치 코드는 -1의 값을 가지므로, 메모리 장치 그룹에 공급하는 파워 레벨은 제6 레벨에서 제5 레벨로 하락할 수 있다.
따라서 최종 파워 가중치 코드를 기초로 결정된 제1 메모리 장치 그룹에 공급하는 파워 레벨은 제5 레벨일 수 있다. 파워 특성 정보에 따라 결정되는 파워 레벨은 저장 장치가 부트 업(Boot-Up)될 때, 고정된 값으로 설정되는 파워 기저 레벨일 수 있다.
도 14는 도 8 및 도 10의 파워 제어 정보를 설명하기 위한 도면이다.
도 14를 참조하면, 파워 제어 정보는 도 8 및 도 10을 참조하여 설명된 파워 특성 정보 및 파워 모드 정보를 포함할 수 있다. 파워 특성 정보는 메모리 장치의 동작 속도 특성에 따라 결정되는 파워 소비(파워 기저 레벨)에 관한 정보일 수 있다. 파워 모드 정보는 메모리 장치의 동작 환경에 따라 가변되는 파워 소비(파워 동작 레벨)에 관한 정보일 수 있다.
도 14에서, 제1 파워 모듈의 파워 레벨은 제5 레벨이고 파워 모드는 제1 파워 모드일 수 있다. 제2 파워 모듈의 파워 레벨은 제3 레벨이고 파워 모드는 제2 파워 모드일 수 있다.
따라서 제1 파워 모듈이 제1 메모리 장치 그룹에 공급하는 파워의 기저 레벨은 제2 파워 모듈이 제2 메모리 장치 그룹에 공급하는 파워의 기저 레벨보다 높게 설정될 수 있다. 파워의 기저 레벨은 저장 장치의 부트-업(Boot-Up) 동작시 설정될 수 있다.
제1 파워 모듈이 제1 메모리 장치 그룹에 제공하는 파워는 제1 파워 모드에 따라 유동적으로 조절될 수 있다. 제2 파워 모듈이 제2 메모리 장치 그룹에 제공하는 파워는 제2 파워 모드에 따라 유동적으로 조절될 수 있다.
따라서, 제1 파워 모드와 제2 파워 모드가 동일한 파워 모드이면, 제1 파워 모듈이 제2 파워 모듈 보다 높은 레벨의 파워를 공급할 수 있다. 즉, 파워 레벨은 동일한 파워 모드일 때 파워 모듈이 공급하는 파워의 기저 레벨을 결정하는 것이고, 파워의 기저 레벨을 설정하는 셋업 동작은 저장 장치의 부트-업(Boot-Up) 동작이 수행될 때마다 수행될 수 있다.
파워 모드는 저전력 모드, 기본 모드, 고전력 모드와 같이 메모리 장치 그룹에 포함된 메모리 장치들의 동작 상태 변화에 따라 같이 변동될 수 있다. 고전력 모드일 때의 파워 동작 레벨이 저전력 모드일 때의 파워 동작 레벨보다 높을 수 있다. 따라서, 파워 모듈의 파워 레벨이 동일한 파워 레벨로 설정된 상태이면, 파워 기저 레벨은 동일하나, 고전력 모드일 때가 저전력 모드일 때보다 파워 동작 레벨이 높으므로 더 많은 파워를 공급할 수 있다.
따라서, 제1 파워 모드가 제2 파워 모드가 상이한 파워 모드이면, 제1 파워 모듈이 제2 파워 모듈보다 높은 레벨의 파워를 공급하는 것은 보장되지 않는다. 각 파워 모드에 따라 제1 파워 모듈이 공급하는 파워보다 제2 파워 모듈이 공급하는 파워가 더 높을 수 있다. 예를 들어 제1 파워 모드가 저전력 모드이고, 제2 파워 모드가 고전력 모드인 경우에, 상황에 따라 제2 파워 모듈이 제1 파워 모듈보다 더 많은 파워를 공급할 수 있다.
도 15는 실시 예에 따른 저장 장치의 동작을 설명하기 위한 순서도이다.
도 15를 참조하면, S1501단계에서 저장 장치는 부트-업(Boot-Up) 동작을 수행할 수 있다.
S1503단계에서, 저장 장치는 메모리 장치 그룹에 포함된 메모리 장치들 각각의 물리적 장치 특성을 기초로 메모리 장치 그룹에 공급하는 파워 기저 레벨을 설정할 수 있다.
S1505단계에서, 저장 장치는 메모리 장치 그룹의 동작 환경을 기초로 파워 동작 레벨을 결정하거나 호스트로부터 파워 동작 레벨에 관한 정보를 수신할 수 있다. 파워 동작 레벨은 메모리 장치 그룹의 동작 환경에 따라 유동적으로 변동되는 메모리 장치 그룹이 소비하는 파워의 레벨일 수 있다.
S1507단계에서 저장 장치는 셋 업 동작시 고정된 파워 기저 레벨 및 메모리 장치 그룹의 동작 환경에 따라 유동적인 파워 동작 레벨을 기초로 각 메모리 장치 그룹에 공급하는 파워를 제어할 수 있다.
도 16은 실시 예에 따른 저장 장치의 동작을 설명하기 위한 순서도이다.
도 16을 참조하면, S1601단계에서 저장 장치는, 부트-업(Boot-Up) 동작을 수행할 수 있다.
S1603단계에서 저장 장치는, 메모리 장치 그룹에 포함된 메모리 장치들 각각의 물리적 장치 특성을 기초로 파워 특성 정보를 생성할 수 있다.
S1605단계에서 저장 장치는, 고정된 파워 특성 정보를 기초로 각 메모리 장치 그룹에 공급하는 파워의 기저 레벨을 설정할 수 있다. 파워 기저 레벨은 저장 장치의 부트-업(Boot-Up) 동작시, 고정된 값으로 설정될 수 있다.
S1607단계에서 저장 장치는, 메모리 장치 그룹의 동작 환경을 기초로 파워 모드 정보를 생성하거나, 호스트로부터 파워 모드 정보를 수신할 수 있다.
S1609단계에서 저장 장치는, 유동적인 파워 모드 정보를 기초로 각 메모리 장치에 공급하는 파워를 제어할 수 있다. 다시 말해서 저장 장치는, 메모리 장치의 동작 상태에 따라 결정되는 파워 동작 레벨을 기초로 공급하는 파워를 유동적으로 제어할 수 있다.
도 17은 다른 실시 예에 따른 저장 장치의 구성 및 동작을 설명하기 위한 도면이다.
도 17을 참조하면, 제1 메모리 장치 그룹은 메모리 장치들(Die_11~Die_14)을 포함할 수 있다. 제2 메모리 장치 그룹은 메모리 장치들(Die_21~Die_24)을 포함할 수 있다.
도 17에서, 메모리 장치들(Die_11, Die_12, Die_21)의 동작 속도 특성은 빠른 타입일 수 있다. 메모리 장치들(Die_13, Die_14, Die_22, Die_23)의 동작 속도 특성은 보통 타입일 수 있다. 메모리 장치(Die_24)의 동작 속도 특성은 느린 타입일 수 있다.
도 12 및 도 13을 참조하여 설명된 최종 파워 가중치 코드를 고려할 때, 전반적으로 제1 메모리 장치 그룹은 제2 메모리 장치 그룹보다 상대적으로 동작 속도 특성이 빠른 타입일 수 있다. 반대로, 제2 메모리 장치 그룹은 제1 메모리 장치 그룹보다 상대적으로 동작 속도 특성이 느린 타입일 수 있다.
제1 메모리 장치 그룹에 포함된 메모리 장치들(Die_11~Die_14)은 하나의 채널을 통해 메모리 컨트롤러(200)와 공통 연결될 수 있다. 제2 메모리 장치 그룹에 포함된 메모리 장치들(Die_21~Die_24)은 다른 하나의 채널을 통해 메모리 컨트롤러(200)와 공통 연결될 수 있다.
실시 예에서 메모리 컨트롤러(200)는 커맨드 제어부(250) 및 장치 정보 관리부(260)를 포함할 수 있다.
커맨드 제어부(250)는 메모리 장치 그룹에 포함된 각 메모리 장치에 개별적으로 커맨드를 제공할 수 있다. 커맨드 제어부(250)는 장치 정보 관리부(260)로부터 제공받은 장치 특성 정보를 기초로 메모리 장치 그룹 및 메모리 장치의 우선 순위를 설정할 수 있다. 이 때 메모리 장치의 동작 속도 특성이 빠를수록 우선 순위는 높게 설정될 수 있다. 메모리 장치의 동작 속도 특성이 느릴수록 우선 순위는 낮게 설정될 수 있다.
커맨드 제어부(250)는 호스트(300)로부터 요청 및 플래그 정보를 함께 수신할 수 있다. 플래그 정보는 호스트(300)가 제공하는 요청이 우선 요청인지를 나타내는 정보일 수 있다.
예를 들어, 플래그 정보가 논리 값 '1'을 가지면, 호스트 요청은 우선 요청일수 있다. 플래그 정보가 논리 값 '0'을 가지면, 호스트 요청은 일반 요청일 수 있다. 다른 실시 예로, 플래그 정보가 논리 값 '0'을 가지면, 호스트 요청은 우선 요청일수 있다. 플래그 정보가 논리 값 '1'을 가지면, 호스트 요청은 일반 요청일 수 있다. 다양한 실시 예에서, 플래그 정보는 호스트 요청이 갖는 우선 순위를 나타내는 정보를 포함할 수 있다. 이 경우, 플래그 정보는 우선 순위의 개수에 따라 2비트 이상의 데이터를 포함할 수 있다.
커맨드 제어부(250)는 플래그 정보를 기초로 호스트(300)가 제공하는 요청이 우선 요청인지 판단할 수 있다. 우선 요청은 동작 속도 특성이 빠른 메모리 장치에서 처리될 것이 기대되는 요청일 수 있다.
커맨드 제어부(250)는 장치 정보 관리부(260)로부터 장치 특성 정보를 제공받을 수 있다. 장치 특성 정보는 메모리 장치 그룹에 포함된 각 메모리 장치의 동작 속도 특성에 관한 정보를 포함할 수 있다. 커맨드 제어부(250)는 메모리 장치의 동작 속도 특성에 관한 정보를 기초로 메모리 장치 그룹 및 각 메모리 장치의 우선 순위를 설정할 수 있다. 커맨드 제어부(250)는 대기 상태인 메모리 장치를 대상으로 우선 순위를 설정할 수 있다. 커맨드 제어부(250)는 메모리 장치의 동작 속도가 빠를수록 메모리 장치의 우선 순위를 높게 설정할 수 있다. 커맨드 제어부(250)는 메모리 장치의 동작 속도가 느릴수록 메모리 장치의 우선 순위를 낮게 설정할 수 있다.
커맨드 제어부(250)는 메모리 장치 그룹 및 메모리 장치의 우선 순위를 고려하여, 호스트(300)의 요청에 따른 커맨드 및 데이터를 메모리 장치에 제공할 수 있다.
구체적으로, 커맨드 제어부(250)는 호스트(300)의 요청이 우선 요청이면 메모리 장치의 우선 순위를 고려하여 호스트(300)의 요청에 따른 커맨드 및 데이터를 메모리 장치에 제공할 수 있다. 커맨드 제어부(250)는 호스트(300)의 요청이 일반 요청이면 메모리 장치의 우선 순위와 관계 없이, 호스트(300)의 요청에 따른 커맨드 및 데이터를 메모리 장치에 제공할 수 있다.
예를 들어, 제1 커맨드는 호스트(300)의 우선 요청에 따른 커맨드일 수 있다 이 경우, 제1 커맨드는 동작 속도 특성이 빠른 메모리 장치에서 처리될 것이 기대되므로, 커맨드 제어부(250)는 제1 커맨드를 제1 메모리 장치 그룹에 제공할 수 있다.
커맨드 제어부(250)는 우선 순위를 고려하여 제1 메모리 장치 그룹에 속한 메모리 장치들 중 어느 하나의 메모리 장치에 제1 커맨드 및 제1 커맨드에 따른 데이터를 제공할 수 있다. 실시 예에서, 커맨드 제어부(250) 제1 메모리 장치 그룹에 속한 메모리 장치들 중 제일 높은 우선 순위를 갖는 메모리 장치에 제1 커맨드 및 제1 커맨드에 따른 데이터를 제공할 수 있다.
제2 커맨드는 호스트(300)의 일반 요청에 따른 커맨드일 수 있다. 이 경우 제2 커맨드는 동작 속도 특성이 빠른 메모리 장치에서 처리될 것이 기대되지 않으므로, 커맨드 제어부(250)는 제2 커맨드를 제2 메모리 장치 그룹에 제공할 수 있다. 커맨드 제어부(250)는 우선 순위와 관계 없이 제2 메모리 장치 그룹에 속한 메모리 장치들 중 어느 하나의 메모리 장치에 제2 커맨드 및 제2 커맨드에 따른 데이터를 제공할 수 있다. 또는, 커맨드 제어부(250)는 기존의 커맨드 관리 정책에 따라, 제2 메모리 장치 그룹에 속한 메모리 장치들 중 어느 하나의 메모리 장치에 제2 커맨드 및 제2 커맨드에 따른 데이터를 제공할 수 있다. 예를 들어 커맨드 제어부(250)는 우선 순위가 기준 순위보다 낮은 순으로 메모리 장치에 제2 커맨드 및 제2 커맨드에 따른 데이터를 제공할 수 있다.
장치 정보 관리부(260)는 도 9 및 도 10을 참조하여 설명된 전원 정보 관리부와 대응될 수 있다. 다시 말해서, 장치 정보 관리부(260)는 각 메모리 장치에 장치 특성 커맨드를 제공하고, 각 메모리 장치로부터 장치 특성 정보를 획득할 수 있다. 장치 특성 정보는 메모리 장치의 동작 속도 특성에 관한 정보를 포함할 수 있다.
도 18은 도 17의 메모리 장치의 우선 순위를 결정하는 동작을 설명하기 위한 도면이다.
도 18을 참조하면, 메모리 장치의 우선 순위는 메모리 장치가 속한 메모리 장치 그룹, 메모리 장치의 동작 속도 특성 및 동작 상태에 따라 결정될 수 있다.
예를 들어, 동작 상태가 이미 동작 중(Run)인 경우, 메모리 장치는 새로운 커맨드에 따른 동작을 수행할 수 없으므로, 우선 순위 선정 대상에서 제외된다. 다시 말해서, 동작 상태가 대기(Idle)인 메모리 장치들이 우선 순위 선정 대상이 될 수 있다.
메모리 장치 그룹의 우선 순위는 메모리 장치 그룹에 포함된 메모리 장치들 각각의 동작 속도 특성을 고려하여 결정될 수 있다. 예를 들어, 동작 속도 특성에 따라 동작 가중치 코드를 달리 부여할 때, 동작 속도 특성이 빠른 타입이면 동작 가중치 코드는 +1의 값을 가질 수 있다. 동작 속도 특성이 보통 타입이면 동작 가중치 코드는 0의 값을 가질 수 있다. 동작 속도 특성이 느린 타입이면 동작 가중치 코드는 -1의 값을 가질 수 있다.
도 13에서 설명된 파워 가중치 코드 연산과 유사한 방식으로 계산하면, 제1 메모리 장치 그룹(Group 1)의 최종 동작 가중치 코드는 2의 값을 가질 수 있다. 제2 메모리 장치 그룹(Group 2)의 최종 동작 가중치 코드는 0의 값을 가질 수 있다. 따라서, 제1 메모리 장치 그룹(Group 1)은 제2 메모리 장치 그룹(Group2)보다 높은 우선 순위를 갖는다. 제1 메모리 장치 그룹(Group 1)은 제2 메모리 장치 그룹(Group2)보다 동작 속도가 빠를 수 있다.
제1 케이스(Case 1)는 메모리 장치보다 메모리 장치 그룹의 동작 속도에 비중을 두고 각 메모리 장치의 우선 순위를 설정한 예이다.
제1 메모리 장치 그룹(Group 1)이 제2 메모리 장치 그룹(Group2)보다 동작 속도가 빠르므로, 제1 메모리 장치 그룹(Group 1) 내의 메모리 장치들(Die_11~Die_14)에 대해 먼저 우선 순위가 부여될 수 있다. 메모리 장치들(Die_11, Die_13)은 동작 중이므로 우선 순위 선정 대상에서 제외된다. 메모리 장치들(Die_12, Die_14)은 대기 중이므로 우선 순위 선정 대상에 포함될 수 있다. 메모리 장치(Die_12)가 메모리 장치(Die_14)보다 빠르므로, 메모리 장치(Die_12)의 우선 순위는 제1 순위로 선정될 수 있다. 메모리 장치(Die_14)의 우선 순위는 제2 순위로 선정될 수 있다.
마찬가지로 방식으로 제2 메모리 장치(Group 2) 내의 메모리 장치들(Die_21~Die_24)에 대해 우선 순위가 부여될 수 있다. 메모리 장치(Die_23)는 동작 중이므로 우선 순위 선정 대상에서 제외된다. 메모리 장치(Die_21)의 우선 순위는 제3 순위로 선정될 수 있다. 메모리 장치(Die_22)의 우선 순위는 제4 순위로 선정될 수 있다. 메모리 장치(Die_24)의 우선 순위는 제5 순위로 선정될 수 있다.
제2 케이스(Case 2)는 메모리 장치 그룹보다 메모리 장치의 동작 속도에 비중을 두고 각 메모리 장치의 우선 순위를 설정한 예이다.
메모리 장치들(Die_11, Die_13, Die_24)은 동작 중이므로 우선 순위 선정 대상에서 제외된다. 동작 속도 특성이 빠른 메모리 장치들(Die_12, Die_21) 중 우선 순위가 높은 제1 메모리 장치 그룹(Group 1)에 속한 메모리 장치(Die_12)의 우선 순위는 제1 순위로 설정될 수 있다. 메모리 장치(Die_21)의 우선 순위는 제2 순위로 설정될 수 있다.
동작 속도 특성이 보통인 메모리 장치들(Die_14, Die_22) 중 우선 순위가 높은 제1 메모리 장치 그룹(Group 1)에 속한 메모리 장치(Die_14)의 우선 순위는 제3 순위로 설정될 수 있다. 메모리 장치(Die_22)의 우선 순위는 제4 순위로 설정될 수 있다.
동작 속도 특성이 느린 메모리 장치(Die_24)의 우선 순위는 제5 순위로 설정될 수 있다.
각 메모리 장치의 동작 특성에 따라, 메모리 장치의 우선 순위는 다양하게 설정될 수 있다. 다양한 실시 예에서, 기준 순위 이하인 메모리 장치들의 우선 순위는 같은 순위로 설정할 수 있다. 반대로 기준 순위 이상인 메모리 장치들의 우선 순위는 전부 같은 순위로 설정할 수 있다.
도 19는 도 17의 메모리 컨트롤러의 동작을 설명하기 위한 순서도이다.
도 19를 참조하면, S1901단계에서 메모리 컨트롤러는, 메모리 장치 그룹에 포함된 메모리 장치들 각각의 물리적 장치 특성을 기초로 장치 특성 정보를 생성할 수 있다. 장치 특성 정보는 메모리 장치의 동작 속도 특성에 관한 정보를 포함할 수 있다.
S1903단계에서 메모리 컨트롤러는, 장치 특성 정보를 이용하여, 메모리 장치 그룹 및 메모리 장치의 우선 순위를 결정할 수 있다.
S1905단계에서 메모리 컨트롤러는, 호스트 요청 및 플래그 정보를 수신할 수 있다.
S1907단계에서 메모리 컨트롤러는 플래그 정보를 기초로 호스트 요청이 우선 요청인지 판단할 수 있다. 판단결과, 호스트 요청이 우선 요청으로 판단되면, S 1909단계로 진행한다. 호스트 요청이 우선 요청이 아닌 일반 요청으로 판단되면, S1911단계로 진행한다.
S1909단계에서 메모리 컨트롤러는, 메모리 장치의 우선 순위를 고려하여 메모리 장치에 호스트 요청에 따른 커맨드 및 데이터를 제공할 수 있다. 예를 들어, 메모리 컨트롤러는 대기 상태인 메모리 장치들 중 가장 높은 우선 순위를 갖는 메모리 장치에 커맨드 및 데이터를 제공할 수 잇다.
S1911단계에서 메모리 컨트롤러는, 메모리 장치의 우선 순위와 관계 없이 메모리 장치에 호스트 요청에 따른 커맨드 및 데이터를 제공할 수 있다. 또는, 메모리 컨트롤러는 기존 메모리 커맨드 스케쥴링 정책을 기초로, 메모리 장치에 호스트 요청에 따른 커맨드 및 데이터를 제공할 수 있다.
도 20은 도 1의 메모리 컨트롤러의 다른 실시 예를 설명하기 위한 도면이다.
도 20을 참조하면, 메모리 컨트롤러(1000)는 호스트(Host) 및 메모리 장치에 연결된다. 호스트(Host)로부터의 요청에 응답하여, 메모리 컨트롤러(1000)는 메모리 장치를 액세스하도록 구성된다. 예를 들면, 메모리 컨트롤러(1000)는 메모리 장치의 쓰기, 읽기, 소거, 그리고 배경(background) 동작을 제어하도록 구성된다. 메모리 컨트롤러(1000)는 메모리 장치 및 호스트(Host) 사이에 인터페이스를 제공하도록 구성된다. 메모리 컨트롤러(1000)는 메모리 장치를 제어하기 위한 펌웨어(firmware)를 구동하도록 구성된다.
메모리 컨트롤러(1000)는 프로세서부(Processor; 1010), 메모리 버퍼부(Memory Buffer; 1020), 에러 정정부(ECC; 1030), 호스트 인터페이스(Host Interface; 1040), 버퍼 제어부(Buffer Control Circuit; 1050), 메모리 인터페이스(Memory Interface; 1060) 그리고 버스(Bus; 1070)를 포함할 수 있다.
버스(1070)는 메모리 컨트롤러(1000)의 구성 요소들 사이에 채널(channel)을 제공하도록 구성될 수 있다.
프로세서부(1010)는 메모리 컨트롤러(1000)의 제반 동작을 제어하고, 논리 연산을 수행할 수 있다. 프로세서부(1010)는 호스트 인터페이스(1040)를 통해 외부의 호스트와 통신하고, 메모리 인터페이스(1060)를 통해 메모리 장치와 통신할 수 있다. 또한 프로세서부(1010)는 버퍼 제어부(1050)를 통해 메모리 버퍼부(1020)와 통신할 수 있다. 프로세서부(1010)는 메모리 버퍼부(1020)를 동작 메모리, 캐시 메모리(cache memory) 또는 버퍼 메모리(buffer memory)로 사용하여 저장 장치의 동작을 제어할 수 있다.
프로세서부(1010)는 플래시 변환 계층(FTL)의 기능을 수행할 수 있다. 프로세서부(1010)는 플래시 변환 계층(FTL)을 통해 호스트가 제공한 논리 블록 어드레스(logical block address, LBA)를 물리 블록 어드레스(physical block address, PBA)로 변환할 수 있다. 플래시 변환 계층(FTL)은 맵핑 테이블을 이용하여 논리 블록 어드레스(LBA)를 입력 받아, 물리 블록 어드레스(PBA)로 변환시킬 수 있다. 플래시 변환 계층의 주소 맵핑 방법에는 맵핑 단위에 따라 여러 가지가 있다. 대표적인 어드레스 맵핑 방법에는 페이지 맵핑 방법(Page mapping method), 블록 맵핑 방법(Block mapping method), 그리고 혼합 맵핑 방법(Hybrid mapping method)이 있다.
프로세서부(1010)는 호스트(Host)로부터 수신된 데이터를 랜더마이즈하도록 구성된다. 예를 들면, 프로세서부(1010)는 랜더마이징 시드(seed)를 이용하여 호스트(Host)로부터 수신된 데이터를 랜더마이즈할 것이다. 랜더마이즈된 데이터는 저장될 데이터로서 메모리 장치에 제공되어 메모리 셀 어레이에 프로그램된다.
프로세서부(1010)는 리드 동작 시 메모리 장치로부터 수신된 데이터를 디랜더마이즈하도록 구성된다. 예를 들면, 프로세서부(1010)는 디랜더마이징 시드를 이용하여 메모리 장치로부터 수신된 데이터를 디랜더마이즈할 것이다. 디랜더마이즈된 데이터는 호스트(Host)로 출력될 것이다.
실시 예로서, 프로세서부(1010)는 소프트웨어(software) 또는 펌웨어(firmware)를 구동함으로써 랜더마이즈 및 디랜더마이즈를 수행할 수 있다.
메모리 버퍼부(1020)는 프로세서부(1010)의 동작 메모리, 캐시 메모리 또는 버퍼 메모리로 사용될 수 있다. 메모리 버퍼부(1020)는 프로세서부(1010)가 실행하는 코드들 및 커맨드들을 저장할 수 있다. 메모리 버퍼부(1020)는 프로세서부(1010)에 의해 처리되는 데이터를 저장할 수 있다. 메모리 버퍼부(1020)는 SRAM(Static RAM), 또는 DRAM(Dynamic RAM)을 포함할 수 있다.
에러 정정부(1030)는 에러 정정을 수행할 수 있다. 에러 정정부(1030)는 메모리 인터페이스(1060)를 통해 메모리 장치에 기입될 데이터에 기반하여 에러 정정 인코딩(ECC encoding)을 수행할 수 있다. 에러 정정 인코딩 된 데이터는 메모리 인터페이스(1060)를 통해 메모리 장치로 전달될 수 있다. 에러 정정부(1030)는 메모리 장치로부터 메모리 인터페이스(1060)를 통해 수신되는 데이터에 대해 에러 정정 디코딩(ECC decoding)을 수행할 수 있다. 예시적으로, 에러 정정부(1030)는 메모리 인터페이스(1060)의 구성 요소로서 메모리 인터페이스(1060)에 포함될 수 있다.
호스트 인터페이스(1040)는 프로세서부(1010)의 제어에 따라, 외부의 호스트와 통신하도록 구성된다. 호스트 인터페이스(1040)는 USB (Universal Serial Bus), SATA (Serial AT Attachment), SAS (Serial Attached SCSI), HSIC (High Speed Interchip), SCSI (Small Computer System Interface), PCI (Peripheral Component Interconnection), PCIe (PCI express), NVMe (NonVolatile Memory express), UFS (Universal Flash Storage), SD (Secure Digital), MMC (MultiMedia Card), eMMC (embedded MMC), DIMM (Dual In-line Memory Module), RDIMM (Registered DIMM), LRDIMM (Load Reduced DIMM) 등과 같은 다양한 통신 방식들 중 적어도 하나를 이용하여 통신하도록 구성될 수 있다.
버퍼 제어부(1050)는 프로세서부(1010)의 제어에 따라, 메모리 버퍼부(1020)를 제어하도록 구성된다.
메모리 인터페이스(1060)는 프로세서부(1010)의 제어에 따라, 메모리 장치와 통신하도록 구성된다. 메모리 인터페이스(1060)는 채널을 통해 커맨드, 어드레스 및 데이터를 메모리 장치와 통신할 수 있다.
예시적으로, 메모리 컨트롤러(1000)는 메모리 버퍼부(1020) 및 버퍼 제어부(1050)를 포함하지 않을 수 있다.
예시적으로, 프로세서부(1010)는 코드들을 이용하여 메모리 컨트롤러(1000)의 동작을 제어할 수 있다. 프로세서부(1010)는 메모리 컨트롤러(1000)의 내부에 제공되는 비휘발성 메모리 장치(예를 들어, Read Only Memory)로부터 코드들을 로드할 수 있다. 다른 예로서, 프로세서부(1010)는 메모리 장치로부터 메모리 인터페이스(1060)를 통해 코드들을 로드(load)할 수 있다.
예시적으로, 메모리 컨트롤러(1000)의 버스(1070)는 제어 버스(control bus) 및 데이터 버스(data bus)로 구분될 수 있다. 데이터 버스는 메모리 컨트롤러(1000) 내에서 데이터를 전송하고, 제어 버스는 메모리 컨트롤러(1000) 내에서 커맨드, 어드레스와 같은 제어 정보를 전송하도록 구성될 수 있다. 데이터 버스와 제어 버스는 서로 분리되며, 상호간에 간섭하거나 영향을 주지 않을 수 있다. 데이터 버스는 호스트 인터페이스(1040), 버퍼 제어부(1050), 에러 정정부(1030) 및 메모리 인터페이스(1060)에 연결될 수 있다. 제어 버스는 호스트 인터페이스(1040), 프로세서부(1010), 버퍼 제어부(1050), 메모리 버퍼부(1020) 및 메모리 인터페이스(1060)에 연결될 수 있다.
도 21은 본 발명의 실시 예에 따른 저장 장치가 적용된 메모리 카드 시스템을 보여주는 블록도이다.
도 21을 참조하면, 메모리 카드 시스템(2000)은 메모리 컨트롤러(2100), 메모리 장치(2200), 및 커넥터(2300)를 포함한다.
메모리 컨트롤러(2100)는 메모리 장치(2200)와 연결된다. 메모리 컨트롤러(2100)는 메모리 장치(2200)를 액세스하도록 구성된다. 예를 들어, 메모리 컨트롤러(2100)는 메모리 장치(2200)의 읽기, 쓰기, 소거, 그리고 배경(background) 동작을 제어하도록 구성될 수 있다. 메모리 컨트롤러(2100)는 메모리 장치(2200) 및 호스트(Host) 사이에 인터페이스를 제공하도록 구성된다. 메모리 컨트롤러(2100)는 메모리 장치(2200)를 제어하기 위한 펌웨어(firmware)를 구동하도록 구성된다. 메모리 컨트롤러(2100)는 도 1을 참조하여 설명된 메모리 컨트롤러(200)와 동일하게 구현될 수 있다.
예시적으로, 메모리 컨트롤러(2100)는 램(RAM, Random Access Memory), 프로세싱 유닛(processing unit), 호스트 인터페이스(host interface), 메모리 인터페이스(memory interface), 에러 정정부와 같은 구성 요소들을 포함할 수 있다.
메모리 컨트롤러(2100)는 커넥터(2300)를 통해 외부 장치와 통신할 수 있다. 메모리 컨트롤러(2100)는 특정한 통신 규격에 따라 외부 장치(예를 들어, 호스트)와 통신할 수 있다. 예시적으로, 메모리 컨트롤러(2100)는 USB (Universal Serial Bus), MMC (multimedia card), eMMC(embeded MMC), PCI (peripheral component interconnection), PCI-E (PCI-express), ATA (Advanced Technology Attachment), Serial-ATA, Parallel-ATA, SCSI (small computer small interface), ESDI (enhanced small disk interface), IDE (Integrated Drive Electronics), 파이어와이어(Firewire), UFS(Universal Flash Storage), WIFI, Bluetooth, NVMe 등과 같은 다양한 통신 규격들 중 적어도 하나를 통해 외부 장치와 통신하도록 구성된다. 예시적으로, 커넥터(2300)는 상술된 다양한 통신 규격들 중 적어도 하나에 의해 정의될 수 있다.
예시적으로, 메모리 장치(2200)는 EEPROM (Electrically Erasable and Programmable ROM), 낸드 플래시 메모리, 노어 플래시 메모리, PRAM (Phase-change RAM), ReRAM (Resistive RAM), FRAM (Ferroelectric RAM), STT-MRAM(Spin-Torque Magnetic RAM) 등과 같은 다양한 비휘발성 메모리 소자들로 구성될 수 있다.
메모리 컨트롤러(2100) 및 메모리 장치(2200)는 하나의 반도체 장치로 집적되어, 메모리 카드를 구성할 수 있다. 예를 들면, 메모리 컨트롤러(2100) 및 메모리 장치(2200)는 하나의 반도체 장치로 집적되어 PC 카드(PCMCIA, personal computer memory card international association), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro, eMMC), SD 카드(SD, miniSD, microSD, SDHC), 범용 플래시 기억장치(UFS) 등과 같은 메모리 카드를 구성할 수 있다.
도 22는 본 발명의 실시 예에 따른 저장 장치가 적용된 SSD(Solid State Drive) 시스템을 보여주는 블록도이다.
도 22를 참조하면, SSD 시스템(3000)은 호스트(3100) 및 SSD(3200)를 포함한다. SSD(3200)는 신호 커넥터(3001)를 통해 호스트(3100)와 신호(SIG)를 주고 받고, 전원 커넥터(3002)를 통해 전원(PWR)을 입력 받는다. SSD(3200)는 SSD 컨트롤러(3210), 복수의 플래시 메모리들(3221~322n), 보조 전원 장치(3230), 및 버퍼 메모리(3240)를 포함한다.
본 발명의 실시 예에 따르면, SSD 컨트롤러(3210)는 도 1을 참조하여 설명된 메모리 컨트롤러(200)의 기능을 수행할 수 있다.
SSD 컨트롤러(3210)는 호스트(3100)로부터 수신된 신호(SIG)에 응답하여 복수의 플래시 메모리들(3221~322n)을 제어할 수 있다. 예시적으로, 신호(SIG)는 호스트(3100) 및 SSD(3200)의 인터페이스에 기반된 신호들일 수 있다. 예를 들어, 신호(SIG)는 USB (Universal Serial Bus), MMC (multimedia card), eMMC(embeded MMC), PCI (peripheral component interconnection), PCI-E (PCI-express), ATA (Advanced Technology Attachment), Serial-ATA, Parallel-ATA, SCSI (small computer small interface), ESDI (enhanced small disk interface), IDE (Integrated Drive Electronics), 파이어와이어(Firewire), UFS(Universal Flash Storage), WIFI, Bluetooth, NVMe 등과 같은 인터페이스들 중 적어도 하나에 의해 정의된 신호일 수 있다.
보조 전원 장치(3230)는 전원 커넥터(3002)를 통해 호스트(3100)와 연결된다. 보조 전원 장치(3230)는 호스트(3100)로부터 전원(PWR)을 입력 받고, 충전할 수 있다. 보조 전원 장치(3230)는 호스트(3100)로부터의 전원 공급이 원활하지 않을 경우, SSD(3200)의 전원을 제공할 수 있다. 예시적으로, 보조 전원 장치(3230)는 SSD(3200) 내에 위치할 수도 있고, SSD(3200) 밖에 위치할 수도 있다. 예를 들면, 보조 전원 장치(3230)는 메인 보드에 위치하며, SSD(3200)에 보조 전원을 제공할 수도 있다.
버퍼 메모리(3240)는 SSD(3200)의 버퍼 메모리로 동작한다. 예를 들어, 버퍼 메모리(3240)는 호스트(3100)로부터 수신된 데이터 또는 복수의 플래시 메모리들(3221~322n)로부터 수신된 데이터를 임시 저장하거나, 플래시 메모리들(3221~322n)의 메타 데이터(예를 들어, 매핑 테이블)를 임시 저장할 수 있다. 버퍼 메모리(3240)는 DRAM, SDRAM, DDR SDRAM, LPDDR SDRAM, GRAM 등과 같은 휘발성 메모리 또는 FRAM, ReRAM, STT-MRAM, PRAM 등과 같은 비휘발성 메모리들을 포함할 수 있다.
도 23은 본 발명의 실시 예에 따른 저장 장치가 적용된 사용자 시스템을 보여주는 블록도이다.
도 23을 참조하면, 사용자 시스템(4000)은 애플리케이션 프로세서(4100), 메모리 모듈(4200), 네트워크 모듈(4300), 스토리지 모듈(4400), 및 사용자 인터페이스(4500)를 포함한다.
애플리케이션 프로세서(4100)는 사용자 시스템(4000)에 포함된 구성 요소들, 운영체제(OS; Operating System), 또는 사용자 프로그램 등을 구동시킬 수 있다. 예시적으로, 애플리케이션 프로세서(4100)는 사용자 시스템(4000)에 포함된 구성 요소들을 제어하는 컨트롤러들, 인터페이스들, 그래픽 엔진 등을 포함할 수 있다. 애플리케이션 프로세서(4100)는 시스템-온-칩(SoC; System-on-Chip)으로 제공될 수 있다.
메모리 모듈(4200)은 사용자 시스템(4000)의 주 메모리, 동작 메모리, 버퍼 메모리, 또는 캐쉬 메모리로 동작할 수 있다. 메모리 모듈(4200)은 DRAM, SDRAM, DDR SDRAM, DDR2 SDRAM, DDR3 SDRAM, LPDDR SDARM, LPDDR2 SDRAM, LPDDR3 SDRAM 등과 같은 휘발성 랜덤 액세스 메모리 또는 PRAM, ReRAM, MRAM, FRAM 등과 같은 비휘발성 랜덤 액세스 메모리를 포함할 수 있다. 예시적으로 애플리케이션 프로세서(4100) 및 메모리 모듈(4200)은 POP(Package on Package)를 기반으로 패키지화되어 하나의 반도체 패키지로 제공될 수 있다.
네트워크 모듈(4300)은 외부 장치들과 통신을 수행할 수 있다. 예시적으로, 네트워크 모듈(4300)은 CDMA(Code Division Multiple Access), GSM(Global System for Mobile communication), WCDMA(wideband CDMA), CDMA-2000, TDMA(Time Dvision Multiple Access), LTE(Long Term Evolution), Wimax, WLAN, UWB, 블루투스, Wi-Fi 등과 같은 무선 통신을 지원할 수 있다. 예시적으로, 네트워크 모듈(4300)은 애플리케이션 프로세서(4100)에 포함될 수 있다.
스토리지 모듈(4400)은 데이터를 저장할 수 있다. 예를 들어, 스토리지 모듈(4400)은 애플리케이션 프로세서(4100)로부터 수신한 데이터를 저장할 수 있다. 또는 스토리지 모듈(4400)은 스토리지 모듈(4400)에 저장된 데이터를 애플리케이션 프로세서(4100)로 전송할 수 있다. 예시적으로, 스토리지 모듈(4400)은 PRAM(Phase-change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), NAND flash, NOR flash, 3차원 구조의 NAND 플래시 등과 같은 비휘발성 반도체 메모리 소자로 구현될 수 있다. 예시적으로, 스토리지 모듈(4400)은 사용자 시스템(4000)의 메모리 카드, 외장형 드라이브 등과 같은 탈착식 저장 매체(removable drive)로 제공될 수 있다.
예시적으로, 스토리지 모듈(4400)은 복수의 비휘발성 메모리 장치들을 포함할 수 있고, 복수의 비휘발성 메모리 장치들은 도 1을 참조하여 설명된 메모리 장치(100)와 동일하게 동작할 수 있다. 스토리지 모듈(4400)은 도 1을 참조하여 설명된 저장 장치(50)와 동일하게 동작할 수 있다.
사용자 인터페이스(4500)는 애플리케이션 프로세서(4100)에 데이터 또는 명령어를 입력하거나 또는 외부 장치로 데이터를 출력하는 인터페이스들을 포함할 수 있다. 예시적으로, 사용자 인터페이스(4500)는 키보드, 키패드, 버튼, 터치 패널, 터치 스크린, 터치 패드, 터치 볼, 카메라, 마이크, 자이로스코프 센서, 진동 센서, 압전 소자 등과 같은 사용자 입력 인터페이스들을 포함할 수 있다. 사용자 인터페이스(4500)는 LCD (Liquid Crystal Display), OLED (Organic Light Emitting Diode) 표시 장치, AMOLED (Active Matrix OLED) 표시 장치, LED, 스피커, 모터 등과 같은 사용자 출력 인터페이스들을 포함할 수 있다.
본 발명의 상세한 설명에서는 구체적인 실시 예에 관하여 설명하였으나, 본 발명의 범위와 기술적 사상에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능하다. 그러므로 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구범위뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 한다.
이상과 같이 본 발명은 비록 한정된 실시 예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시 예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
그러므로, 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
상술한 실시 예들에서, 모든 단계는 선택적으로 수행의 대상이 되거나 생략의 대상이 될 수 있다. 또한 각 실시 예에서 단계들은 반드시 순서대로 일어날 필요는 없으며, 뒤바뀔 수 있다. 한편, 본 명세서와 도면에 개시된 본 명세서의 실시 예들은 본 명세서의 기술 내용을 쉽게 설명하고 본 명세서의 이해를 돕기 위해 특정 예를 제시한 것일 뿐이며, 본 명세서의 범위를 한정하고자 하는 것은 아니다. 즉 본 명세서의 기술적 사상에 바탕을 둔 다른 변형 예들이 실시 가능하다는 것은 본 명세서가 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.
한편, 본 명세서와 도면에는 본 발명의 바람직한 실시 예에 대하여 개시하였으며, 비록 특정 용어들이 사용되었으나, 이는 단지 본 발명의 기술 내용을 쉽게 설명하고 발명의 이해를 돕기 위한 일반적인 의미에서 사용된 것이지, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시 예 외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형 예들이 실시 가능하다는 것은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.
50: 저장 장치
100: 메모리 장치
200: 메모리 컨트롤러
300: 호스트
400: 전원 관리 장치

Claims (20)

  1. 하나의 채널을 통해 공통 연결되는 복수의 메모리 장치들을 포함하는 메모리 장치 그룹;
    상기 복수의 메모리 장치들 각각의 물리적 장치 특성을 기초로 상기 메모리 장치 그룹이 소비하는 파워에 관한 파워 특성 정보를 생성하고, 상기 파워 특성 정보를 호스트에 제공하는 메모리 컨트롤러; 및
    상기 호스트로부터 수신한 상기 파워 특성 정보 및 파워 모드 정보를 기초로 상기 메모리 장치 그룹에 공급하는 파워를 제어하는 전원 관리 장치;를 포함하고,
    상기 파워 모드 정보는,
    상기 메모리 장치 그룹의 동작 환경에 따라 결정되는 파워 소비에 관한 정보인 저장 장치.
  2. 제 1항에 있어서, 상기 메모리 컨트롤러는,
    상기 저장 장치가 부트-업(Boot-Up)되면, 상기 파워 특성 정보를 생성하는 저장 장치.
  3. 제 1항에 있어서, 상기 메모리 컨트롤러는,
    상기 복수의 메모리 장치들 중 선택된 메모리 장치에 장치 특성 커맨드를 제공하고, 상기 선택된 메모리 장치로부터 상기 선택된 메모리 장치의 동작 속도에 관한 장치 특성 정보를 획득하는 저장 장치.
  4. 제 3항에 있어서, 상기 선택된 메모리 장치는,
    상기 선택된 메모리 장치의 타이밍 스큐를 기준 값과 비교하여 상기 장치 특성 정보를 생성하는 스큐 모니터링부를 포함하는 저장 장치.
  5. 제 4항에 있어서, 상기 스큐 모니터링부는,
    상기 선택된 메모리 장치의 링 오실레이터 딜레이(Ring Oscillator Delay, ROD)나 지큐 캘리브레이션(ZQ Calibration)을 기초로 상기 타이밍 스큐를 측정하는 저장 장치.
  6. 제 3항에 있어서, 상기 메모리 컨트롤러는,
    메모리 장치의 동작 속도 특성에 따라 결정되는 파워 가중치 코드를 기초로, 상기 복수의 메모리 장치들 각각에 대응되는 장치 특성 정보를 이용하여 상기 파워 특성 정보를 생성하는 저장 장치.
  7. 제 1항에 있어서, 상기 전원 관리 장치는,
    상기 메모리 장치 그룹에 파워를 공급하는 파워 모듈; 및
    상기 파워 특성 정보 및 상기 파워 모드 정보를 기초로 상기 파워 모듈이 공급하는 파워를 제어하는 파워 모듈 제어부를 포함하는 저장 장치.
  8. 제 7항에 있어서, 상기 파워 모듈 제어부는,
    상기 저장 장치가 부트-업(Boot-Up)되면, 상기 파워 특성 정보를 기초로 상기 공급하는 파워의 기저 레벨을 설정하고, 상기 복수의 메모리 장치들 각각이 수행 중이거나 수행할 동작들을 기초로 결정되는 상기 파워 모드 정보를 기초로 상기 공급하는 파워를 조절하는 저장 장치.
  9. 하나의 채널을 통해 공통 연결되는 복수의 메모리 장치들을 포함하는 메모리 장치 그룹;
    상기 복수의 메모리 장치들 각각의 물리적 장치 특성을 기초로, 상기 메모리 장치 그룹이 소비하는 파워에 관한 파워 특성 정보를 생성하고, 상기 메모리 장치 그룹의 동작 환경을 기초로, 상기 메모리 장치 그룹이 소비하는 파워에 관한 파워 모드 정보를 생성하는 메모리 컨트롤러; 및
    상기 파워 특성 정보 및 상기 파워 모드 정보를 기초로 상기 메모리 장치 그룹에 공급하는 파워를 제어하는 전원 관리 장치;를 포함하는 저장 장치.
  10. 제 9항에 있어서, 상기 메모리 컨트롤러는,
    상기 복수의 메모리 장치들 각각이, 호스트로부터 수신한 요청에 따라 또는 상기 요청과 무관하게, 수행 중이거나 수행할 동작들을 기초로 상기 파워 모드 정보를 생성하는 저장 장치.
  11. 제 9항에 있어서, 상기 메모리 컨트롤러는,
    상기 저장 장치가 부트-업(Boot-Up)되면, 상기 파워 특성 정보를 생성하는 저장 장치.
  12. 제 9항에 있어서, 상기 메모리 컨트롤러는,
    상기 복수의 메모리 장치들 중 선택된 메모리 장치에 장치 특성 커맨드를 제공하고, 상기 선택된 메모리 장치로부터 상기 선택된 메모리 장치의 동작 속도에 관한 장치 특성 정보를 획득하는 저장 장치.
  13. 제 12항에 있어서, 상기 선택된 메모리 장치는,
    상기 선택된 메모리 장치의 타이밍 스큐를 측정하고, 상기 타이밍 스큐를 기준 값과 비교하여 상기 장치 특성 정보를 생성하는 스큐 모니터링부를 포함하는 저장 장치.
  14. 제 12항에 있어서, 상기 메모리 컨트롤러는,
    메모리 장치의 동작 속도 특성에 따라 결정되는 파워 가중치 코드를 기초로, 상기 복수의 메모리 장치들 각각에 대응되는 장치 특성 정보를 이용하여 상기 파워 특성 정보를 생성하는 저장 장치.
  15. 제 9항에 있어서, 상기 전원 관리 장치는,
    상기 메모리 장치 그룹에 파워를 공급하는 파워 모듈; 및
    상기 파워 특성 정보를 기초로 상기 파워 모듈이 공급하는 파워의 기저 레벨을 설정하고, 상기 복수의 메모리 장치들 각각이 수행 중이거나 수행할 동작들을 기초로 결정되는 상기 파워 모드 정보를 기초로 상기 공급하는 파워를 조절하는 파워 모듈 제어부를 포함하는 저장 장치.
  16. 하나의 채널을 통해 공통 연결되는 복수의 메모리 장치들 각각의 물리적 장치 특성을 기초로, 상기 복수의 메모리 장치들을 포함하는 메모리 장치 그룹이 소비하는 파워에 관한 파워 특성 정보를 생성하는 단계;
    상기 파워 특성 정보를 기초로 상기 메모리 장치 그룹에 공급하는 파워의 기저 레벨을 설정하는 단계; 및
    상기 메모리 장치 그룹의 동작 환경을 기초로 결정되는, 파워 소비에 관한 파워 모드 정보를 기초로 상기 공급하는 파워를 조절하는 단계;를 포함하는 저장 장치의 동작 방법.
  17. 제 16항에 있어서, 상기 파워 특성 정보를 생성하는 단계는,
    상기 복수의 메모리 장치들 각각에 대응되는 메모리 장치의 동작 속도에 관한 장치 특성 정보를 생성하는 단계; 및
    메모리 장치의 동작 속도 특성에 따라 결정되는 파워 가중치 코드를 기초로, 상기 복수의 메모리 장치들 각각에 대응되는 장치 특성 정보를 이용하여 상기 파워 특성 정보를 생성하는 단계;를 포함하는 저장 장치의 동작 방법.
  18. 제 17항에 있어서, 상기 장치 특성 정보를 생성하는 단계는,
    상기 복수의 메모리 장치들 중 선택된 메모리 장치의 타이밍 스큐를 측정하는 단계; 및
    상기 타이밍 스큐와 기준 값의 비교 결과를 기초로 상기 선택된 메모리 장치에 대응되는 상기 장치 특성 정보를 생성하는 단계;를 포함하는 저장 장치의 동작 방법.
  19. 제 16항에 있어서,
    호스트로부터 상기 파워 모드 정보를 수신하는 단계를 더 포함하는 저장 장치의 동작 방법.
  20. 제 16항에 있어서,
    상기 복수의 메모리 장치들 각각이, 호스트로부터 수신한 요청에 따라 또는 상기 요청과 무관하게, 수행 중이거나 수행할 동작들을 기초로 상기 파워 모드 정보를 생성하는 단계를 더 포함하는 저장 장치의 동작 방법.
KR1020190055120A 2019-05-10 2019-05-10 저장 장치 및 그 동작 방법 KR20200129943A (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020190055120A KR20200129943A (ko) 2019-05-10 2019-05-10 저장 장치 및 그 동작 방법
TW108146677A TW202042221A (zh) 2019-05-10 2019-12-19 儲存裝置及儲存裝置的操作方法
US16/726,746 US20200356153A1 (en) 2019-05-10 2019-12-24 Storage device and operating method of the storage device
CN201911391405.1A CN111913556A (zh) 2019-05-10 2019-12-30 储存装置及储存装置的操作方法
SG10201914009XA SG10201914009XA (en) 2019-05-10 2019-12-31 Storage device and operating method of the storage device
DE102020200625.3A DE102020200625A1 (de) 2019-05-10 2020-01-21 Speichergerät und betriebsverfahren des speichergeräts

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190055120A KR20200129943A (ko) 2019-05-10 2019-05-10 저장 장치 및 그 동작 방법

Publications (1)

Publication Number Publication Date
KR20200129943A true KR20200129943A (ko) 2020-11-18

Family

ID=72943359

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190055120A KR20200129943A (ko) 2019-05-10 2019-05-10 저장 장치 및 그 동작 방법

Country Status (6)

Country Link
US (1) US20200356153A1 (ko)
KR (1) KR20200129943A (ko)
CN (1) CN111913556A (ko)
DE (1) DE102020200625A1 (ko)
SG (1) SG10201914009XA (ko)
TW (1) TW202042221A (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11454941B2 (en) 2019-07-12 2022-09-27 Micron Technology, Inc. Peak power management of dice in a power network
US11079829B2 (en) 2019-07-12 2021-08-03 Micron Technology, Inc. Peak power management of dice in a power network
US11175837B2 (en) * 2020-03-16 2021-11-16 Micron Technology, Inc. Quantization of peak power for allocation to memory dice
TWI776653B (zh) * 2021-08-24 2022-09-01 緯穎科技服務股份有限公司 用於控制儲存裝置的控制系統以及控制方法
TWI798931B (zh) * 2021-11-12 2023-04-11 鯨鏈科技股份有限公司 晶圓對晶圓技術之輸入及輸出電路與使用其之晶片裝置
US20230229217A1 (en) * 2022-01-14 2023-07-20 Samsung Electronics Co., Ltd. Systems and methods for power relaxation on startup

Also Published As

Publication number Publication date
SG10201914009XA (en) 2020-12-30
CN111913556A (zh) 2020-11-10
TW202042221A (zh) 2020-11-16
DE102020200625A1 (de) 2020-11-12
US20200356153A1 (en) 2020-11-12

Similar Documents

Publication Publication Date Title
US20210173785A1 (en) Storage device and method of operating the same
US11531492B2 (en) Device and method of operating the same
KR20200129943A (ko) 저장 장치 및 그 동작 방법
US11600311B2 (en) Memory controller and method of operating the same
KR20200114149A (ko) 메모리 컨트롤러 및 그 동작 방법
US20210382637A1 (en) Storage device and method of operating the storage device
KR20200145199A (ko) 저장 장치 및 그 동작 방법
KR20200117244A (ko) 저장 장치 및 그 동작 방법
US20210042060A1 (en) Storage device and operating method thereof
KR20200137313A (ko) 메모리 장치, 메모리 컨트롤러 및 이들을 포함하는 저장 장치
KR20210014412A (ko) 메모리 컨트롤러 및 그 동작 방법
KR20200088709A (ko) 저장 장치 및 그 동작 방법
US11422905B2 (en) Storage device and method of operating the same
KR20210038189A (ko) 저장 장치 및 그 동작 방법
US11169741B2 (en) Storage device and method of operating the same
US11934702B2 (en) Computing system for optimal write and method of operating the same
KR20210001134A (ko) 메모리 장치 및 그 동작 방법
US20210132804A1 (en) Storage device and method of operating the storage device
KR20210017908A (ko) 저장 장치 및 그 동작 방법
US11960765B2 (en) Storage device and method of operating the same
US11755247B2 (en) Storage device and operating method thereof
US11366725B2 (en) Storage device and method of operating the same
US11467745B2 (en) Storage device and method of operating the same
US11379357B2 (en) Storage device and method of operating the same
US20220334760A1 (en) Storage device and method of operating the same