CN111916134B - 存储装置及其操作方法 - Google Patents

存储装置及其操作方法 Download PDF

Info

Publication number
CN111916134B
CN111916134B CN201911391101.5A CN201911391101A CN111916134B CN 111916134 B CN111916134 B CN 111916134B CN 201911391101 A CN201911391101 A CN 201911391101A CN 111916134 B CN111916134 B CN 111916134B
Authority
CN
China
Prior art keywords
voltage
threshold voltage
memory
read
distribution
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911391101.5A
Other languages
English (en)
Other versions
CN111916134A (zh
Inventor
郭佑硕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN111916134A publication Critical patent/CN111916134A/zh
Application granted granted Critical
Publication of CN111916134B publication Critical patent/CN111916134B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0793—Remedial or corrective actions
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5671—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge trapping in an insulator

Abstract

本公开涉及一种存储装置，该存储装置被配置为提供提高的数据恢复率。该存储装置包括具有多个存储器单元的存储器装置，以及存储器控制器。该存储器控制器包括：读取操作控制器，用于通过将默认读取电压或最佳读取电压施加到联接的多个存储器单元之中的所选择存储器单元的所选择字线来控制存储器装置执行读取操作；以及最佳读取电压操作组件，用于当使用默认读取电压的读取操作失败时，基于平均阈值电压和关于第一分布和第二分布中的每一个的存储器单元数量的单元数量信息，确定最佳读取电压，该第一分布和第二分布是所选择存储器单元的阈值电压形成的阈值电压分布之中的相邻阈值电压分布。

Description

存储装置及其操作方法
相关申请的交叉引用
本申请要求于2019年5月10日提交的申请号为10-2019-0055265的韩国专利申请的优先权，其通过引用整体并入本文。
技术领域
本公开总体涉及一种电子装置，更特别地，涉及一种被配置为恢复数据的存储装置及其操作方法。
背景技术
存储装置是在诸如计算机或智能电话的主机装置的控制下存储数据的装置。存储装置可以包括用于存储数据的存储器装置和用于控制存储器装置的存储器控制器。存储器装置分为易失性存储器装置和非易失性存储器装置。
易失性存储器装置是仅在供电时才存储数据而在供电中断时所存储的数据消失的存储器装置。易失性存储器装置可以包括静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)等。
非易失性存储器装置是即使供电中断数据也不会消失的存储器装置。非易失性存储器装置可以包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除ROM(EEROM)、闪速存储器等。
发明内容
实施例提供了一种被配置为提供提高的数据恢复率的存储装置及其操作方法。
根据本公开的一方面，提供了一种用于控制存储器装置的存储器控制器，该存储器装置包括多个存储器单元，该存储器控制器包括：读取操作控制器，用于通过将默认读取电压或最佳读取电压施加到联接的多个存储器单元之中的所选择存储器单元的所选择字线来控制存储器装置执行读取操作；以及最佳读取电压操作组件，被配置为当使用默认读取电压的读取操作失败时，基于平均阈值电压和单元数量信息，确定最佳读取电压，该单元数量信息是关于第一分布和第二分布中的每一个的存储器单元数量的信息，该第一分布和第二分布是所选择存储器单元的阈值电压形成的阈值电压分布之中的相邻阈值电压分布。
根据本公开的另一方面，提供了一种用于操作存储器控制器的方法，该存储器控制器用于控制存储器装置，该方法包括：通过使用多个参考电压来读取存储器装置中包括的所选择存储器单元来获得参考数据组块；基于由参考数据组块标识的接通单元的数量，计算属于多个参考电压形成的多个参考电压区间的存储器单元的数量；基于多个参考电压区间中包括的存储器单元的数量，计算所选择存储器单元形成的相邻阈值电压分布中的每一个的平均阈值电压和关于阈值电压分布中包括的存储器单元数量的单元数量信息；并且基于平均阈值电压和单元数量信息，获得最佳读取电压。
根据本公开的又一方面，提供了一种存储器装置，该存储器装置包括：存储器单元阵列，包括多个存储器单元；外围电路，被配置为执行读取操作，以读取多个存储器单元之中的所选择存储器单元中存储的数据；以及控制逻辑，被配置为控制外围电路在读取操作中将最佳读取电压施加到与所选择存储器单元联接的所选择字线，其中基于平均阈值电压和与所选择存储器单元相对应的阈值电压分布之中的相邻阈值电压分布的单元数量信息，计算最佳读取电压。
根据本公开的另一方面，提供了一种用于操作存储器控制器的方法，该存储器控制器用于控制存储器装置，该方法包括：控制存储器装置以形成表示单元状态中的每一个的阈值电压分布的参考电压范围的多个参考电压分别从存储器单元读取多条参考数据；并且控制存储器装置以如下定义的最佳读取电压从存储器单元读取数据：
其中Voptimal read是最佳读取电压；Vmean1和Vmean2分别是相邻阈值电压分布之间的较低阈值电压和较高阈值电压的阈值电压；σ2是高斯分布的方差；n1和n2分别是与较低阈值电压分布和较高阈值电压分布相对应的单元数量，其中该单元数量是单元数量之中的最大值，该数量分别属于参考电压范围并由参考数据标识；并且其中该阈值电压是与单元数量相对应的参考电压范围之一中的任意一个。
附图说明
现在将在下文中参照附图更全面地描述示例实施例；然而，它们可以以不同的形式实施，并且不应该被解释为限于本文所阐述的实施例。相反，提供这些实施例是为了使本公开是彻底的和完整的，并且将向本领域技术人员充分传达示例实施例的范围。
在附图中，为了清楚说明，可以夸大尺寸。将理解的是，当元件被称为在两个元件“之间”时，两个元件之间可以仅有一个元件或也可存在一个或多个中间元件。在整个公开中相同的附图标记表示相同的元件。
图1是示出根据本公开的实施例的存储装置的配置的框图。
图2是示出图1所示的存储器控制器的结构的框图。
图3是示出图2所示的最佳读取电压操作组件的配置的框图。
图4是示出平均阈值电压和读取电压的示图。
图5是示出当形成阈值电压分布的存储器单元的数量相同时用于使读取操作失败最小化的读取电压的示图。
图6是示出在形成阈值电压分布的存储器单元的数量不同时用于使读取操作失败最小化的最佳读取电压的示图。
图7是示出根据本公开的实施例的存储器装置的示图。
图8是示出图7所示的存储块的示图。
图9至图11是示出用于找到平均阈值电压和单元数量信息的方法的示图。
图12是示出根据本公开的实施例的存储装置的操作方法的流程图。
图13是示出根据本公开的实施例的存储器控制器的操作方法的流程图。
图14是示出根据本公开的实施例的应用了存储装置的存储卡系统的框图。
图15是示例性地示出根据本公开的实施例的应用了存储装置的固态驱动器(SSD)系统的框图。
图16是示出根据本公开的实施例的应用了存储装置的用户系统的框图。
具体实施方式
本文中公开的特定结构或功能描述仅是说明性的，是为了描述根据本公开的构思的实施例。本公开的实施例还可以以各种其它形式来实施，并且不应被解释为限于本文所阐述的实施例。
本公开的实施例可以进行各种修改并且具有各种形状。因此，在附图中示出了实施例，并且旨在在本文中详细描述该实施例。然而，本公开的实施例不被解释为限于特定的公开，并且可以包括不脱离本公开的精神和技术范围的所有改变、等同方案或替代方案。
虽然诸如“第一”和“第二”的术语可以用于描述各种组件，但是这些组件不能被理解为受上述术语的限制。以上术语仅用于区分一个组件和另一组件。例如，在不脱离本公开的范围的情况下，第一组件可以被称为第二组件，并且同样地，第二组件可以被称为第一组件。
应当理解的是，当元件被称为“连接”或“联接”到另一元件时，该元件可以直接连接或联接到另一元件，或者也可以存在中间元件。相反，当元件被称为“直接连接”或“直接联接”到另一元件时，则不存在中间元件。同时，描述组件之间的诸如“……之间”、“紧接在……之间”或“与……相邻”和“与……直接相邻”之类的关系的其它表达可以类似地解释。
本申请中使用的术语仅用于描述特定实施例，并不旨在限制本公开。除非上下文另有清楚地说明，否则本公开中的单数形式也旨在包括复数形式。在本申请和所附权利要求中使用的冠词“一”和“一个”通常应被解释为表示“一个或多个”，除非另有说明或从上下文清楚地指向单数形式。将进一步理解的是，诸如“包括”或“具有”等术语旨在表示说明书中所公开的特征、数字、操作、动作、组件、部件或其组合的存在，而并不旨在排除存在或添加一个或多个其它特征、数字、操作、动作、组件、部件或其组合的可能性。
只要未被不同地定义，本文使用的包括技术或科学术语的所有术语具有本公开所属领域的技术人员通常理解的含义。具有字典中所限定的定义的术语应被理解以使得它们具有与相关技术背景一致的含义。只要本申请中没有明确定义，则不应以理想的或过于正式的方式理解术语。
在描述那些实施例时，将省略对本公开所属领域公知的并且与本公开不直接相关的技术的描述。这旨在通过省略不必要的描述来更清楚地公开本公开的要旨。
注意的是，对“实施例”，“另一实施例”等的参考不一定仅指一个实施例，并且对任何这种短语的不同参考不一定针对相同的实施例。
在下文中，将参照附图详细描述本公开的各个实施例，以使本领域技术人员能够容易地实施本公开的技术精神。
图1是示出根据本公开的实施例的存储装置的配置的框图。
参照图1，存储装置1000可以包括存储器控制器200和存储器装置300。
存储装置1000可以是用于在诸如以下的主机100的控制下存储数据的装置：移动电话、智能电话、MP3播放器、膝上型计算机、台式计算机、游戏机、电视、平板电脑或者车载信息娱乐系统。
根据作为与主机100的通信方案的主机接口，存储装置1000可以被制造为各种类型的存储装置中的任意一种。例如，存储装置1000可以利用诸如以下的各种类型的存储装置中的任意一种来实施：固态驱动器(SSD)、多媒体卡(MMC)、嵌入式MMC(eMMC)、缩小尺寸的MMC(RS-MMC)、微型MMC(micro-MMC)、安全数字(SD)卡、迷你SD卡、微型SD卡、通用串行总线(USB)存储装置、通用闪存(UFS)装置、紧凑型闪存(CF)卡、智能媒体卡(SMC)、记忆棒等。
存储装置1000可以被制造为各种封装类型中的任意一种。例如，存储装置1000可以是诸如以下的各种封装类型中的任意一种：堆叠封装(POP)、系统级封装(SIP)、片上系统(SOC)、多芯片封装(MCP)、板上芯片(COB)、晶圆级制造封装(WFP)和晶圆级堆叠封装(WSP)。
存储器控制器200可以控制存储装置1000的全部操作。当向存储装置1000供电时，存储器控制器200可以执行固件(FW)。当存储器装置300是闪速存储器装置时，存储器控制器200可以执行例如闪存转换层(FTL)的FW，用于控制主机100和存储器装置300之间的通信。
当从主机100输入写入请求时，存储器控制器200可以从主机100接收待存储的数据和用于标识对应数据的逻辑地址(LA)。存储器控制器200可以将输入的逻辑地址转换为物理地址(PA)，物理地址(PA)表示与存储器装置300中包括的存储器单元之中的待存储数据的存储器单元相对应的物理地址。存储器控制器200可以向存储器装置300提供用于存储数据的编程命令、经转换的物理地址和待存储的数据。
在实施例中，当从主机100输入读取请求时，存储器控制器200可以接收用于标识待从主机100读取的数据的逻辑地址。存储器控制器200可以获得与输入的逻辑地址相对应的物理地址，并且向存储器装置300提供读取命令和物理地址。在各个实施例中，在擦除操作中，存储器控制器200可以向存储器装置300提供擦除命令和物理地址。
在实施例中，存储器控制器200可以控制存储器装置300自主地执行编程操作、读取操作或擦除操作，而与来自主机100的请求无关。例如，存储器控制器200可以控制存储器装置300执行诸如损耗均衡、垃圾回收和读取回收的后台操作。
存储器装置300可以存储数据。存储器装置300在存储器控制器200的控制下进行操作。存储器装置300可以包括存储器单元阵列，该存储器单元阵列包括用于存储数据的多个存储器单元。存储器单元阵列可以包括多个存储块。存储块可以包括多个存储器单元。存储块可以是用于擦除存储器装置300中存储的数据的单位。在实施例中，存储块可以包括多个页面。页面可以是用于将数据存储在存储器装置300中或读取存储器装置300中存储的数据的单位。
在实施例中，存储器装置300可以是双倍数据速率同步动态随机存取存储器(DDRSDRAM)、低功率双倍数据速率第四代(LPDDR4)SDRAM、图形双倍数据速率(GDDR)SRAM、低功耗DDR(LPDDR)、Rambus动态随机存取存储器(RDRAM)、NAND闪速存储器、垂直NAND闪速存储器、NOR闪速存储器、电阻式随机存取存储器(RRAM)、相变随机存取存储器(PRAM)、磁阻随机存取存储器(MRAM)、铁电随机存取存储器(FRAM)、自旋转移力矩随机存取存储器(STT-RAM)等。在本说明书中，为了便于描述，描述了存储器装置300是NAND闪速存储器的情况。
在实施例中，存储器装置300可以被实施为三维阵列结构。本公开不仅可以应用于其中电荷存储层配置有浮栅(FG)的闪速存储器装置而且还可以应用于其中电荷存储层配置有绝缘层的电荷撷取闪速(CTF)。
在实施例中，存储器装置300中包括的存储器单元中的每一个可以用作用于存储一个数据位的单层单元(SLC)、用于存储两个数据位的多层单元(MLC)、用于存储三个数据位的三层单元(TLC)或用于存储四个数据位的四层单元(QLC)。
在本公开的实施例中，存储器控制器200可以进一步包括读取操作控制器210和最佳读取电压操作组件220。
当从主机1000输入对特定逻辑地址的读取请求时，存储器控制器200可以获得与由主机100请求读取的逻辑地址相对应的物理地址，并且向存储器装置300提供用于请求存储在该物理地址处的数据的读取命令。
存储器装置300可以响应于读取命令来执行读取操作。读取操作可以是使用预定的读取电压来感测与由存储器控制器200提供的物理地址相对应的存储在存储器单元中的数据的操作。读取操作控制器210可以获得作为当存储器装置300执行读取操作时获得的结果的读取数据，并且对所获得的读取数据执行错误校正解码。
根据读取数据中包括的错误位的数量，错误校正解码可以通过或失败。例如，当读取数据中包括的错误位的数量等于或小于可校正的错误位的数量时，错误校正解码可以通过。相反，当读取数据中包括的错误位的数量超过可校正的错误位的数量时，错误校正解码可能失败。当错误校正解码通过时，读取操作控制器210可以获得与主机100请求的逻辑地址相对应的原始数据。当错误校正解码通过时，由存储器装置300执行的读取操作可以通过。当错误校正解码失败时，读取操作控制器210不能获得原始数据。当错误校正解码失败时，由存储器装置300执行的读取操作可能失败。
在实施例中，读取操作控制器210可以进一步包括错误校正器(未示出)，用于确定读取操作是否已经通过或失败。
存储器装置300中包括的存储器单元的阈值电压可以由于各种原因而改变。因此，使用预先存储在存储器装置300中的默认读取电压的读取操作可能失败。
当使用默认读取电压执行的读取操作失败时，读取操作控制器210可以向存储器装置300提供读取命令，该读取命令指示存储器装置300执行多个读取操作以将最佳读取电压确定为用于恢复存储在读取请求的物理地址处的数据的读取电压。具体地，读取操作控制器210可以使用预定的多个参考电压向存储器装置300提供请求读取操作的读取命令，以便获得确定最佳读取电压所需的参考数据。读取操作控制器210可以从存储器装置300获得作为使用多个参考电压执行的读取操作的结果的基准数据。
读取操作控制器210可以将参考数据提供给最佳读取电压操作组件220。
最佳读取电压操作组件220可以通过使用参考数据来计算最佳读取电压。最佳读取电压操作组件220可以将计算出的最佳读取电压提供给读取操作控制器210。读取操作控制器210可以向存储器装置300提供读取命令，该读取命令指示存储器装置300通过使用最佳读取电压来读取存储在物理地址处的数据。
由于最佳读取电压是通过反映存储器单元的阈值电压的变化而获得的读取电压，所以使用最佳读取电压的读取操作可以通过。存储器控制器200可以恢复原始数据并将原始数据提供给主机100。
主机100可以使用诸如通用串行总线(USB)、串行AT附件(SATA)、高速芯片间(HSIC)、小型计算机系统接口(SCSI)、火线、外围组件互连(PCI)、高速PCI(PCIe)、高速非易失性存储器(NVMe)、通用闪存(UFS)、安全数字(SD)、多媒体卡(MMC)、嵌入式MMC(eMMC)、双列直插式存储器模块(DIMM)、寄存式DIMM(RDIMM)和低负载DIMM(LRDIMM)的各种通信方式中的至少一种与存储装置1000通信。
图2是示出图1所示的存储器控制器的结构的框图。
参照图2，存储器控制器200可以包括读取操作控制器210和最佳读取电压操作组件220。最佳读取电压操作组件220包括用于其操作和功能必需的所有电路、系统、软件、固件和装置。
包括存储器装置的存储器单元的阈值电压分布的数量可以根据每个存储器单元存储的数据位的数量而变化。例如，当一个存储器单元存储一位数据时，该存储器单元可以具有属于与擦除状态和编程状态中的任意一种相对应的阈值电压分布的阈值电压。或者，当一个存储器单元存储两位数据时，该存储器单元可以具有属于与四个状态中的任意一个相对应的阈值电压分布的阈值电压。因此，随着存储器单元存储的数据位的数量的增加，用于读取存储器单元中存储的数据的读取电压的数量可以增加。
在下文中，描述了用于区分与两个相邻状态相对应的阈值电压分布的最佳读取电压的情况。然而，本公开的实施例不限于阈值电压分布的数量为两个的情况，并且相同的方法可以应用于计算四个或更多个阈值电压分布之间的最佳读取电压的情况。
读取操作控制器210可以向存储器装置300提供读取命令。在实施例中，读取操作控制器210可以提供待与读取命令一起读取的物理地址。在各个实施例中，在读取操作控制器210向存储器装置300提供读取命令之前，读取操作控制器210可以提供指示存储器装置300改变读取电压的命令。
当读取操作控制器210将读取命令提供给存储器装置300时，存储器装置300可以使用默认读取电压读取在与被请求读取的物理地址相对应的存储器单元中存储的数据。默认读取电压可以是预先存储在存储器装置300中的读取电压。可以在制造存储器装置300时通过各种测试来计算默认读取电压，并将其存储在存储器装置300中。
读取操作控制器210可以从存储器装置300获得作为通过使用默认读取电压执行读取操作而获得的结果的读取数据。
当读取数据的错误校正解码失败时，读取操作控制器210可以将读取命令提供给存储器装置300，以通过使用多个参考电压来读取存储器单元中存储的数据，从而获得计算最佳读取电压所需的参考数据。
存储器装置可以使用多个参考电压执行读取操作。具体地，存储器装置300可以通过将多个参考电压(例如，图9至图11所示的参考电压Vlref1至VlrefN和Vhref1至VhrefM)顺序地施加到联接到所选择存储器单元的字线来获得参考数据(例如，图10和图11所示的参考数据组块Dl1至DlN和Dh1至DhM)。读取操作控制器210可以从存储器装置300获得参考数据。读取操作控制器210可以将所获得的参考数据传送到最佳读取电压操作组件220。
最佳读取电压操作组件220可以基于参考数据来计算最佳读取电压(稍后将描述的Voptimal read)。最佳读取电压操作组件220可以将计算出的最佳读取电压传送到读取操作控制器210。
最佳读取电压操作组件220可以包括平均电压检测器221、单元计数器222和读取电压操作组件223。读取电压操作组件223包括用于其操作和功能必需的所有电路、系统、软件、固件和装置。
平均电压检测器221可以通过使用参考数据来获得由请求读取的存储器单元形成的阈值电压分布中的每一个的平均阈值电压。
单元计数器222可以使用参考数据获得单元数量信息，该单元数量信息是关于由所选择存储器单元形成的阈值电压分布中的每一个中包括的存储器单元的数量的信息。
读取电压操作组件223可以通过使用平均阈值电压和单元数量信息来获得最佳读取电压。
图3是示出图2所示的最佳读取电压操作组件的配置的框图。
参照图3，最佳读取电压操作组件220可以包括平均电压检测器221、单元计数器222和读取电压操作组件223。
读取操作控制器210可以向存储器装置300提供读取命令，以使用最佳读取电压对与请求读取的物理地址相对应的存储器单元执行读取操作。
平均电压检测器221可以从读取操作控制器210接收参考数据。由平均电压检测器221接收的参考数据可以是分别对应于多个参考电压(例如，图9至图11所示的参考电压Vlref1至V1refN和Vhref1至VhrefM)的参考数据组块(例如，图10和图11所示的参考数据组块Dll至DlN和Dh1至DhM)。
平均电压检测器221可以通过使用参考数据来计算两个相邻阈值电压分布(例如，分别与平均阈值电压Vmean1和Vmean2相对应的阈值电压分布P1和P2)中的每一个的平均阈值电压(例如，Vmean1或Vmean2)。
具体地，平均电压检测器221可以对由每个参考数据组块标识的接通单元或关断单元的数量进行计数。例如，平均电压检测器221可以通过使用由各个参考数据组块标识的接通单元的数量来计算分别包括在多个参考电压形成的多个参考电压区间中的存储器单元的数量。平均电压检测器221可以计算包括在多个参考电压区间中的存储器单元的数量，并且将包括最大数量的存储器单元的参考电压区间作为所选择参考电压区间。
平均电压检测器221可以将所选择参考电压区间内的任意一个电压确定为平均阈值电压。在实施例中，平均电压检测器221可以将所选择参考电压区间的中值确定为平均阈值电压。将参照图9至图11更详细地描述平均电压检测器221通过使用参考数据来检测平均阈值电压的方法。
单元计数器222可以从读取操作控制器210接收参考数据(例如，图10和11所示的参考数据组块Dll至DlN和Dh1至DhM)。单元计数器222可以通过使用参考数据来获得单元数量信息(例如，分别针对阈值电压分布P1和P2的n1和n2)作为关于阈值电压分布中包括的存储器单元的数量的信息。
具体地，单元计数器222可以对由参考数据组块中的每一个标识的接通单元或关断单元的数量进行计数。例如，单元计数器222可以通过使用由各个参考数据组块标识的接通单元的数量来计算分别包括在多个参考电压形成的多个参考电压区间中的存储器单元的数量。
单元计数器222可以将多个参考电压区间中包括的存储器单元的数量中的最大值确定为单元数量信息(例如，n1和n2)。将参照图9至图11详细描述单元计数器222通过使用参考数据获得单元数量信息的方法。
读取电压操作组件223可以基于从平均电压检测器221接收的平均阈值电压(例如，Vmean1或Vmean2)和从单元计数器222接收的单元数量信息(例如，n1和n2)，计算最佳读取电压(稍后将描述的Voptimal read)。
在实施例中，当每个分布的平均阈值电压不变时，仅每个分布的单元数量信息改变时，可以在不计算平均阈值电压的情况下计算最佳读取电压。在本公开的实施例中，最佳读取电压操作组件220可以基于预先确定的每个阈值电压分布的平均阈值电压和从单元计数器222接收的单元数量信息，计算最佳读取电压。
在实施例中，当每个分布的单元数量信息不改变，而仅每个分布的平均阈值电压改变时，可以在不计算单元数量信息的情况下计算最佳读取电压。在本公开的实施例中，最佳读取电压操作组件220可以基于预先确定的每个阈值电压分布的单元数量信息以及从平均电压检测器221接收的平均阈值电压，计算最佳读取电压。
图4是示出平均阈值电压和读取电压的示图。
存储器装置中包括的存储器单元可以具有不同的特性。因此，尽管将相同的编程电压施加到所选择存储器单元，但是所选择存储器单元的阈值电压可以形成分布。
图4示出当存储器单元中的每一个是用于存储两位数据的多层单元(MLC)时的存储器单元的阈值电压分布。
根据其中所存储的数据，存储器单元中的每一个可以具有属于四个分布P1、P2、P3和P4中的任意一个的阈值电压。分布P1可以是其中存储的数据处于第一状态的存储器单元的阈值电压分布。分布P2可以是其中存储的数据处于第二状态的存储器单元的阈值电压分布。分布P3可以是其中存储的数据处于第三状态的存储器单元的阈值电压分布。分布P4可以是其中存储的数据处于第四状态的存储器单元的阈值电压分布。
平均阈值电压可以是与每个阈值电压分布中存储器单元的数量最多的点相对应的电压。例如，在与第一状态相对应的阈值电压分布中，具有阈值电压Vmean的存储器单元的数量最多，因此Vmean1可以是P1的平均阈值电压。类似地，对应于分布P2、P3和P4的平均阈值电压可以分别是Vmean2、Vmean3和Vmean4。
读取电压可以是施加到所选择字线以检查包括所选择存储器单元的阈值电压的电压。例如，当将Vread1施加到与分布P1相对应的存储器单元的字线时，将该存储器单元读取为接通单元。然而，当将Vread1施加到具有包括在分布P2中的阈值电压的存储器单元的字线时，将该存储器单元读取为关断单元。因此，Vread1可以是用于将分布P1和P2彼此区分开的读取电压。以这种方式，Vread2可以是用于将第二状态和第三状态彼此区分的读取电压，并且Vread3可以是用于将第三状态和第四状态彼此区分的读取电压。
图5是示出当形成阈值电压分布的存储器单元的数量相同时用于使读取操作失败最小化的读取电压的示图。
如图5所示，当使用默认读取电压Vread执行读取操作时，可以通过以下等式1获得读取操作失败的概率Prf。
等式1
Prf＝位于区域S1至S4中的单元数量/(形成分布P1的单元数量+形成分布P2的单元数量)
被确定为减小读取操作将失败的概率的读取电压可以是与两个分布彼此相交的点相对应的电压。当每个分布是高斯分布时，当形成两个分布的存储器单元的数量相同时，与两个相邻分布彼此相交的点相对应的电压可以是两个分布的平均阈值的中值。例如，当形成分布P1和P2的存储器单元的数量相同时，作为Vmean1和Vmean2的中值的中值读取电压Vread1可以是用于使读取操作失败最小化的读取电压。
在图5中，当使用中值读取电压Vread1执行读取操作时，可以通过下面的等式2获得读取操作将失败的概率Prf1。
等式2
Prf1＝位于区域S1至S3中的单元数量/(形成分布P1的单元数量+形成分布P2的单元数量)
与当使用默认读取电压Vread执行读取操作时读取操作失败的概率Prf相比，当使用中值读取电压Vread1执行读取操作时位于区域S4中的存储器单元不被视为无错误位的存储器单元。因此，可以减少读取操作失败的概率。
图6是示出当形成阈值电压分布的存储器单元的数量不同时用于使读取操作失败最小化的最佳读取电压的示图。
图6示出阈值电压分布中包括的存储器单元的数量不同时的分布P1和P2。当使用图5中描述的中值读取电压Vread1执行读取操作时，可以通过下面的等式3获得读取操作失败的概率Prf1’。
等式3
Prf1’＝位于区域S1’至S4’中的单元数量/(形成分布P1的单元数量+形成分布P2的单元数量)
用于使读取操作失败最小化的最佳读取电压可以是与两个分布彼此相交的点相对应的电压。例如，作为与分布P1和P2的交点相对应的电压的中值读取电压Vread1与偏移电压ΔVread之和可以是最佳读取电压Voptimal read。
可以通过考虑与每个分布相对应的单元数量信息来确定最佳读取电压。
当使用最佳读取电压Voptimal read进行读取操作时，可以通过下面的等式4获得读取操作失败的概率Porf1。
等式4
Porf1＝位于区域S1'至S3'中的单元数量/(形成分布P1的单元数量+形成分布P2的单元数量)
与使用中值读取电压Vread1执行读取操作的情况相比，当使用最佳读取电压Voptimal read执行读取操作时，在位于区域S4’中的存储器单元不会发生读取失败。因此，可以减少读取操作失败的概率。
在本公开的实施例中，分布P1和P2中的每一个可以是高斯分布。最佳读取电压Voptimal read可以通过下面的等式5获得：
等式5
其中Vmean1是阈值电压分布P1(即，较低的阈值电压分布)的平均阈值电压，Vmean2是阈值电压分布P2(即，较高的阈值电压分布)的平均阈值电压，σ2是作为高斯分布的阈值电压分布P1和P2的方差，n1是阈值电压分布P1中包括的存储器单元的数量(即，与较低阈值电压分布P1相对应的单元数量信息)，n2是阈值电压分布P2中包括的存储器单元的数量(即，与较高阈值电压分布P2相对应的单元数量信息)。
因此，通过将由属于两个相邻分布P1和P2中的每一个的单元数量信息(n1和n2)确定的偏差值与两个分布P1和P2的平均阈值电压Vmean1和Vmean2的平均值/>相加而获得的值，被确定为最佳读取电压Voptimal read。偏差值可以是通过以下获得的值：将属于两个分布P1和P2的单元数量信息的比率/>乘以通过将高斯分布的方差σ2除以两个分布P1和P2的平均阈值电压Vmean1和Vmean2之间的差值而获得的值/>
根据以上的等式，每个分布的平均阈值电压和形成每个分布的存储器单元的比率是已知的。
图7是示出根据本公开的实施例的存储器装置的示图。
参照图7，存储器装置700可以包括存储器单元阵列710、外围电路720和控制逻辑730。
存储器单元阵列710包括多个存储块BLK1至BLKz。多个存储块BLK1至BLKz联接到行解码器721。多个存储块BLK1至BLKz可以通过位线BL1至BLn联接到页面缓冲器组723。多个存储块BLK1至BLKz中的每一个可以包括多个存储器单元。在实施例中，多个存储器单元可以是非易失性存储器单元。联接到相同字线的存储器单元可以被定义为一个页面。因此，一个存储块可以包括多个页面。
行线RL可以包括至少一个源极选择线、多个字线和至少一个漏极选择线。
存储器单元阵列710中包括的存储器单元中的每一个可以被配置为用于存储一个数据位的单层单元(SLC)、用于存储两个数据位的多层单元(MLC)、用于存储三个数据位的三层单元(TLC)或用于存储四个数据位的四层单元(QLC)。
外围电路720可以在控制逻辑730的控制下在存储器单元阵列710的所选择区域中执行编程、读取或擦除操作。外围电路720可以驱动存储器单元阵列710。例如，外围电路720可以在控制逻辑730的控制下向行线RL和位线BL1至BLn施加各种操作电压或释放所施加的电压。
关于默认读取电压的信息可以存储在存储器单元阵列710中。
根据本公开的另一实施例，可以由存储器控制器预先设置存储器单元形成的阈值电压分布中包括的存储器单元的数量。也就是说，存储器控制器可以通过有意地将阈值电压分布中包括的存储器单元的数量设置为彼此不同来存储数据。根据参照图6描述的方法确定的最佳读取电压可以作为默认读取电压存储在存储器单元阵列710中。
外围电路720可以包括行解码器721、电压生成器722、页面缓冲器组723、列解码器724和输入/输出电路725。
行解码器721通过行线RL联接到存储器单元阵列710。行线RL可以包括至少一个源极选择线、多个字线和至少一个漏极选择线。在实施例中，字线可以包括正常字线和虚设字线。在实施例中，行线RL可以进一步包括管道选择线。
行解码器721可以在控制逻辑730的控制下进行操作。行解码器721从控制逻辑730接收行地址RADD。
行解码器721对所接收到的地址ADDR进行解码。行解码器721根据经解码的地址从存储块BLK1至BLKz中选择至少一个存储块。而且，行解码器721可以选择所选择的存储块中的至少一条字线，使得电压生成器722生成的电压被施加到根据经解码的地址的字线。
例如，在编程操作中，行解码器721可以将编程电压施加到所选择字线，并且将具有比编程电压的电平低的电平的编程通过电压施加到未选择字线。在编程验证操作中，行解码器721可以将验证电压施加到所选择字线，并将具有高于验证电压的电平的验证通过电压施加到未选择字线。在读取操作中，地址解码器721可以将读取电压施加到所选择字线，并将高于读取电压的电平的读取通过电压施加到未选择字线。
在实施例中，存储器装置700的擦除操作以存储块为单位被执行。在擦除操作中，行解码器721可以根据经解码的地址选择一个存储块。在擦除操作中，行解码器721可将接地电压施加到与所选择存储块联接的字线。
电压生成器722在控制逻辑730的控制下进行操作。电压生成器722通过使用提供给存储器装置700的外部电源电压生成多个电压。具体地，电压生成器722可以响应于操作信号OPSIG而生成在编程、读取和擦除操作中使用的各种操作电压Vop。例如，电压生成器722可以在控制逻辑730的控制下生成编程电压、验证电压、通过电压、读取电压、擦除电压等。
在实施例中，电压生成器722可以通过调节外部电源电压来生成内部电源电压。由电压生成器722生成的内部电源电压用作存储器装置700的操作电压。
在实施例中，电压生成器722可以通过使用外部电源电压或内部电源电压来生成多个电压。
例如，电压生成器722可以包括用于接收内部电源电压的多个泵浦电容器，并且可以在控制逻辑730的控制下通过选择性地启动多个泵浦电容器来生成多个电压。
多个生成的电压可以由行解码器721提供给存储器单元阵列710。
页面缓冲器组723包括第一至第n页面缓冲器PB1至PBn。第一至第n页面缓冲器PB1至PBn分别通过第一至第n位线BL1至BLn联接到存储器单元阵列710。第一至第n页面缓冲器PB1至PBn在控制逻辑730的控制下操作。具体地，第一至第n页面缓冲器PB1至PBn可以响应于页面缓冲器控制信号PBSIGNALS而操作。例如，第一至第n页面缓冲器PB1至PBn可以临时存储通过第一至第n位线BL1至BLn接收的数据，或者在读取或验证操作中感测位线BL1至BLn的电压或电流。
具体地，在编程操作中，当通过第一至第n位线BL1至BLn将编程脉冲施加到所选择字线时，第一至第n页面缓冲器PB1至PBn可以将通过输入/输出电路725接收的数据DATA传送到所选择存储器单元。根据所传送的数据DATA对所选择存储器单元进行编程。联接到位线的存储器单元可以具有增加的阈值电压，通过该位线施加编程允许电压(例如，接地电压)。可以保持联接到位线的存储器单元的阈值电压，通过该位线施加编程禁止电压(例如，电源电压)。在编程验证操作中，第一至第n页面缓冲器PB1至PBn通过第一至第n位线BL1至BLn读取从所选择存储器单元存储的页面数据。
在读取操作中，第一至第n页面缓冲器PB1至PBn通过第一至第n位线BL1至BLn从所选择页面的存储器单元读取数据DATA，并且在列解码器724的控制下将所读取的数据DATA输出到输入/输出电路725。
在擦除操作中，第一至第n页面缓冲器PB1至PBn可以使第一至第n位线BL1至BLn浮置。
列解码器724可以响应于列地址CADD在输入/输出电路725和页面缓冲器组723之间传送数据。例如，列解码器724可以通过数据线DL与第一至第n页面缓冲器PB1至PBn通信数据，或者可以通过列线CL与输入/输出电路725通信数据。
输入/输出电路725可以将从参照图1描述的控制器200接收的命令CMD和地址ADDR传送到控制逻辑730，或者与列解码器724通信数据DATA。
在读取操作或验证操作中，感测电路726可以响应于允许位信号VRYBIT生成参考电流，并且通过比较从页面缓冲器组723接收的感测电压VPB和由参考电流生成的参考电压来输出通过信号PASS或失败信号FAIL。
控制逻辑730可以响应于命令CMD和地址ADDR，通过输出操作信号OPSIG、行地址RADD、页面缓冲器控制信号PBSIGNALS和允许位信号VRYBIT来控制外围电路720。而且，控制逻辑730可以响应于通过或失败信号PASS或FAIL来确定验证操作是否已经通过或失败。
控制逻辑730可以包括读取电压控制器740。读取电压控制器740可以响应于从存储器控制器输入的读取命令，对所选择字线执行读取操作。当执行存储器装置700的重置操作时，读取电压控制器740可以读取并存储存储器单元阵列710中存储的默认读取电压。读取电压控制器740可以在存储器控制器的控制下改变与所存储的默认读取电压相对应的值。
在实施例中，读取电压控制器740可以在存储器控制器的控制下将读取电压改变为多个参考读取电压。可选地，读取电压控制器740可以在存储器控制器的控制下将读取电压改变为最佳读取电压。可以使用读取电压控制器740中存储的读取电压来执行读取操作。
图8是示出图7所示的存储块BLKi的示图。
参照图8，在存储块BLKi中，多条字线可以在第一选择线和第二选择线之间彼此平行地布置。第一选择线可以是源极选择线SSL，第二选择线可以是漏极选择线DSL。更具体地，存储块BLKi可以包括联接在位线BL1至BLn与源极线SL之间的多个串ST。位线BL1至BLn可以分别联接到串ST，并且源极线SL可以共同地联接到串ST。串ST可以彼此相同地配置，因此，将联接到第一位线BL1的串ST作为示例进行详细描述。
串ST可以包括在源极线SL和第一位线BL1之间彼此串联联接的源极选择晶体管SST、多个存储器单元MC1至MC16以及漏极选择晶体管DAT。一个串ST中可以包括至少一个源极选择晶体管SST和至少一个漏极选择晶体管DST，并且一个串ST中可以包括数量大于附图中所示的存储器单元MC1至MC16的数量的存储器单元。
源极选择晶体管SST的源极可以联接到源极线SL，漏极选择晶体管DAT的漏极可以联接到第一位线BL1。存储器单元MC1至MC16可以串联联接在源极选择晶体管SST和漏极选择晶体管DST之间。不同串ST中包括的源极选择晶体管SST的栅极可以联接到源极选择线SSL，并且不同串ST中包括的漏极选择晶体管DST的栅极可以联接到漏极选择线DSL。存储器单元MC1至MC16的栅极可以联接到多个字线WL1至WL16。可以将不同的串ST中包括的存储器单元之中的联接到相同字线的一组存储器单元称为物理页面PG。因此，与字线WL1至WL16的数量相对应的物理页面PG可以包括在存储块BLKi中。
一个存储器单元可以存储一位数据。该存储器单元通常称为单层单元(SLC)。一个物理页面PG可以存储一个逻辑页面(LPG)数据。一个LPG数据可以包括与一个物理页PG中包括的单元的数量相对应的数据位。另外，一个存储器单元MC可以存储两位或更多位的数据。该存储器单元通常称为多层单元(MLC)。一个物理页面PG可以存储两个或更多个LPG数据。
图9至图11是示出用于找到平均阈值电压和单元数量信息的方法的示图。
参照图9，当使用默认读取电压Vread的读取操作失败时，参照图1描述的读取操作控制器210可以控制存储器装置300使用可以被设置或预定的多个参考电压Vlref1至VlrefN和Vhref1至VhrefM执行读取操作。
通过使用多个参考电压Vlref1至VlrefN和Vhref1至VhrefM的读取操作获得的数据可以是图10和图11中所示的参考数据组块Dl1至DlN和Dh1至DhM。
多个参考电压Vlref1至VlrefN和Vhref1至VhrefM可以包括第一参考电压Vlref1至VlrefN和第二参考电压Vhref1至VhrefM。第一参考电压Vlref1至VlrefN是用于读取形成较低阈值电压分布P1的存储器单元中包括的参考数据的电压，第二参考电压Vhref1至VhrefM是用于读取形成较高阈值电压分布P2的存储器单元中包括的参考数据的电压。
尽管在图9中示出了多个参考电压Vlref1至VlrefN与Vhref1至VhrefM之间的电压差ΔVref恒定的情况，但是多个参考电压Vlref1至VlrefN与Vhref1至VhrefM之间的电压差也可能不规律。读取操作控制器210可以控制存储器装置300，使得多个参考电压Vlref1至VlrefN和Vhref1至VhrefM被施加到所选择字线，而无论其顺序。第一参考电压的数量N和第二参考电压的数量M可以是预先确定的值。
阈值电压低于施加到与所选择存储器单元联接的字线的多个参考电压Vlref1至VlrefN和Vhref1至VhrefM的存储器单元可以被读取为接通单元(数据“1”)。阈值电压高于多个参考电压Vlref1至VlrefN和Vhref1至VhrefM的存储器单元可以被读取为关断单元(数据“0”)。
将参照图9和图10描述用于找到较低阈值电压分布P1的平均阈值电压和单元数量信息的方法。参考数据表示的接通单元(“1”)的数量可以随着施加到所选择字线的参考电压的减小而减小。参照图10，使用参考电压Vlref1、Vlref2、Vlref3、VlrefK和VlrefK+1读取的参考数据组块D11、D12、D13、DlK和DlK+1中包括的接通单元(“1”)的数量可以分别是逐渐减小的2145、2135、2123、1178和1145。
当使用多个参考电压时，可以计算由相邻参考电压限定的区间中包括的存储器单元的数量。例如，由Vlref1和Vlref2定义的分布区域可以被定义为区间L1，由Vlref2和Vlref3定义的分布区域可以被定义为区间L2，由Vlref3和Vlref4定义的分布区域可以被定义为区间L3。
在本公开的实施例中，每个区间中包括的存储器单元的数量可以由参考数据组块之间的接通单元(“1”)的数量的差值来确定。例如，与定义区间L1的参考电压Vlref1和Vlref2相对应的参考数据组块分别是Dl1和Dl2，并且Dl1和Dl2表示的接通单元数量之间的差值是10。因此，可以将区间L1中包括的存储器单元的数量确定为10。以这种方式，可以将区间L2中包括的存储器单元的数量确定为12。
在本公开的另一实施例中，可以使用随着参考电压的减少参考数据组块中包括的关断单元(“0”)的数量增加的事实来确定参考电压区间中包括的存储器单元的数量。
可以基于包括最大数量的存储器单元的区间来获得平均阈值电压。如图10所示，在每个区间中包括的存储器单元的数量从区间L1到区间LK逐渐增加的同时，每个区间中包括的存储器单元的数量从区间LK到区间LN-1逐渐减小。因此，区间LK中包括的存储器单元的数量可以最大。可以基于定义区间LK的参考电压VlrefK和VlrefK+1来获得较低阈值电压分布P1的平均阈值电压Vmean1。在本公开的实施例中，可以将Vmean1确定为参考电压VlrefK和VlrefK+1的中值。在各个实施例中，Vmean1可以被确定为参考电压VlrefK和VlrefK+1之间的任意一个值。
可以基于包括最大数量的存储器单元的参考区间来获得单元数量信息。例如，作为区间LK中包括的存储器单元的数量的33可以成为较低阈值电压分布P1的单元数量信息。
将参照图9和图11描述用于找到平均阈值电压和较高阈值电压分布P2的单元数量信息的方法。随着施加到所选择字线的参考电压增加，参考数据组块中包括的接通单元(“1”)的数量可以增加。例如，使用参考电压Vhref1、Vhref2、Vhref3、Vhref4、VhrefK和VhrefK+1读取的参考数据组块Dh1、Dh2、Dh3、Dh4、DhK和DhK+1中包括的接通单元的数量可以分别为逐渐增加的2153、2157、2160、2165、2333和2352。
多个参考电压定义的分布的区域可以定义为多个区间。例如，由Vhref1和Vhref2定义的分布的区域可以被定义为区间h1，由Vhref2和Vhref3定义的分布的区域可以被定义为区间h2，由Vhref3和Vhref4定义的分布的区域可以被定义为区间h3。
在本公开的实施例中，区间中包括的存储器单元的数量可以由参考数据之间的接通单元(“1”)的数量的差值来确定。例如，与定义区间h1的参考电压Vhref1和Vhref2相对应的参考数据分别是Dh1和Dh2，并且Dh1和Dh2表示的接通单元数量之间的差值是4。因此，区间h1中包括的存储器单元的数量可以被确定为4。以这种方式，区间h2中包括的存储器单元的数量可以被确定为3。
在本公开的另一实施例中，可以使用随着参考电压的增加参考数据所表示的关断单元(“0”)的数量增加的事实来确定区间中包括的存储器单元的数量。
可以基于包括最大数量的存储器单元的区间来获得平均阈值电压。如图11所示，区间hK中包括的存储器单元的数量可以最大。可以基于定义区间hK的参考电压VhrefK和VhrefK+1来获得较高阈值电压分布P2的平均阈值电压Vmean2。在本公开的实施例中，Vmean2可以被确定为参考电压VhrefK和VhrefK+1的中值。在本公开的实施例中，Vmean2可以被确定为参考电压VhrefK和VhrefK+1之间的任意一个值。
可以基于包括最大数量的存储器单元的参考区间来获得单元数量信息。例如，作为区间hK中包括的存储器单元的数量的19可以成为较高阈值电压分布P2的单元数量信息。
尽管描述了使用其中将逐渐减小的参考电压施加到所选择字线的方法来获得较低阈值电压分布P1的平均阈值电压和单元数量信息，并且使用将逐渐增加的参考电压施加到所选择字线的方法来获得较高阈值电压分布P2的平均阈值电压和单元数量信息，也可以通过交换该方法来获得平均阈值电压和单元数量信息。另外，可以通过施加任意的参考电压来获得平均阈值电压和单元数量信息。
图12是示出根据本公开的实施例的存储装置的操作方法的流程图。
参照图12，在步骤S1201中，存储装置可以通过使用默认读取电压来执行读取操作。
在步骤S1203中，存储装置可以确定使用默认读取电压的读取操作是否已经通过。当读取操作通过时(即，在步骤S1203中为“是”)，读取操作结束。当读取操作未通过时(即，在步骤S1203中为“否”)，存储装置进行到步骤S1205。
在步骤S1205中，存储装置可以通过使用最佳读取电压来执行读取操作。
在步骤S1207中，存储装置可以确定使用最佳读取电压的读取操作是否已经通过。当作为确定结果的读取操作未通过时(即，在步骤S1207中为“否”)，存储装置确定读取操作已失败，并且进行到步骤S1209。当读取操作通过时(即，在步骤S1207中为“是”)，读取操作结束。
图13是示出根据本公开的实施例的存储器控制器的操作方法的流程图。
参照图13，在步骤S1301中，存储器控制器可以使用多个参考电压来控制存储器装置执行读取操作。存储器控制器可以从存储器装置获得作为通过使用多个参考电压执行读取操作而获得的结果的参考数据。
在步骤S1303中，存储器控制器可以对由与多个参考电压中的每一个相对应的参考数据所标识的1或0的数量进行计数。存储器控制器可以计算由多个参考电压形成的多个区间中的每一个中包括的1或0的数量。
在步骤S1305中，存储器控制器可以获得每个相邻阈值电压分布的平均阈值电压以及对应分布中包括的存储器单元的单元数量信息。具体地，可以通过计算包括最大数量的存储器单元的区间的中值来获得阈值电压分布的平均阈值电压。
在步骤S1307中，存储器控制器可以通过使用平均阈值电压和单元数量信息来获得最佳读取电压。具体地，存储器控制器可以将通过将由属于两个相邻分布的每一个的单元数量信息确定的偏差值与两个分布的平均阈值电压的平均值相加而获得的值确定为最佳读取电压。偏差值可以是通过以下获得的值：将属于两个分布的单元数量信息的比率乘以通过将高斯分布的方差除以两个分布的平均阈值电压之间的差值而获得的值。
在步骤S1309中，存储器控制器可以通过使用在步骤S1307中确定的最佳读取电压来控制存储器装置执行读取操作。
图14是示出根据本公开的实施例的应用了存储装置的存储卡系统的框图。
参照图14，存储卡系统2000包括存储器控制器2100、存储器装置和连接器2300。
存储器控制器2100联接到存储器装置2200。存储器控制器2100被配置为访问存储器装置2200。例如，存储器控制器2100被配置为控制存储器装置2200的读取操作、写入操作、擦除操作和后台操作。存储器控制器2100被配置为提供存储器装置2200和主机之间的接口。存储器控制器2100被配置为驱动用于控制存储器装置2200的固件。存储器控制器2100可以与参照图1描述的存储器控制器200相同地实施。
在示例中，存储器控制器2100可以包括诸如随机存取存储器(RAM)、处理单元、主机接口、存储器接口和ECC电路的组件。
存储器控制器2100可以通过连接器2300与外部装置通信。存储器控制器2100可以根据特定通信协议与外部装置(例如，主机)进行通信。在示例中，存储器控制器2100可以通过诸如以下各种通信协议中的至少一种与外部装置通信：通用串行总线(USB)、多媒体卡(MMC)、嵌入式MMC(eMMC)、外围组件互连(PCI)、高速PCI(PCIe)、高级技术附件(ATA)、串行ATA(SATA)、并行ATA(PATA)、小型计算机系统接口(SCSI)、增强型小型磁盘接口(ESDI)、电子集成驱动器(IDE)、火线、通用闪存(UFS)、Wi-Fi、蓝牙和NVMe。
在示例中，存储器装置2200可以利用诸如以下各种非易失性存储器装置来实施：电可擦除和可编程ROM(EEPROM)、NAND闪速存储器、NOR闪速存储器、相变RAM(PRAM)、电阻式RAM(ReRAM)、铁电RAM(FRAM)以及自旋转移力矩磁性RAM(STT-MRAM)。
读取操作控制器210和最佳读取电压操作组件220的操作可以由存储器控制器2100执行。
在示例中，存储器控制器2100或存储器装置2200可以以诸如堆叠封装(PoP)、球栅阵列(BGA)、芯片级封装(CSP)、塑料引线芯片载体(PLCC)、塑料双列直插式封装(PDIP)、叠片包装管芯、晶圆形式管芯、板上芯片(COB)、陶瓷双列直插式封装(CERDIP)、塑料公制四方扁平封装(MQFP)、薄型四方扁平封装(TQFP)、小外形集成电路(SOIC)、收缩型小外形封装(SSOP)、薄型小外形封装(TSOP)、系统级封装(SIP)、多芯片封装(MCP)、晶圆级制造封装(WFP)、或晶圆级处理堆叠封装(WSP)的方式被封装，从而被设置为单个半导体封装。可选地，存储器装置2200可以包括多个非易失性存储器芯片，并且可以基于上述将设置为半导体封装的封装方式来封装多个非易失性存储器芯片。
在示例中，存储器控制器2100和存储器装置2200可以被集成为单个半导体装置。在示例中，存储器控制器2100和存储器装置2200可以被集成为单个半导体装置，以构成固态驱动器(SSD)。存储器控制器2100和存储器装置2200可以集成为单个半导体装置以构成存储卡。例如，存储器控制器2100和存储器装置2200可以被集成为单个半导体装置以构成诸如以下的存储卡：PC卡(个人计算机存储卡国际协会(PCMCIA))、紧凑型闪存(CF)卡、智能媒体卡(SM和SMC)、记忆棒、多媒体卡(MMC、RS-MMC、微型MMC和eMMC)、SD卡(SD、迷你SD、微型SD和SDHC)和通用闪存(UFS)。
在示例中，存储器装置2200可以是参照图1描述的存储器装置300。
图15是示例性地示出根据本公开的实施例的应用了存储装置的固态驱动器(SSD)系统的框图。
参照图15，SSD系统3000包括主机3100和SSD 3200。SSD 3200通过信号连接器3001与主机3100交换信号SIG，并且通过电源连接器3002接收电力PWR。SSD 3200包括SSD控制器3210、多个闪速存储器3221至322n、辅助电源3230和缓冲存储器3240。
在实施例中，SSD控制器3210可以用作参照图1描述的存储器控制器200。
SSD控制器3210可以响应于从主机3100接收的信号SIG来控制多个闪速存储器3221至322n。在示例中，信号SIG可以是基于主机3100和SSD 3200之间的接口的信号。例如，信号SIG可以是由诸如以下的接口中的至少一种来定义的信号：通用串行总线(USB)、多媒体卡(MMC)、嵌入式MMC(eMMC)、外围组件互连(PCI)、高速PCI(PCIe)、高级技术附件(ATA)、串行ATA(SATA)、并行ATA(PATA)、小型计算机系统接口(SCSI)、增强型小型磁盘接口(ESDI)、电子集成驱动器(IDE)、火线、通用闪存(UFS)、Wi-Fi、蓝牙和NVMe。
辅助电源3230通过电源连接器3002联接到主机3100。当来自主机3100的电力供应不规律时，辅助电源3230可以提供SSD3200的电力。在示例中，辅助电源3230可以位于SSD3200中，或者位于SSD 3200的外部。例如，辅助电源3230可以位于主板上，并且向SSD 3200提供辅助电力。
缓冲存储器3240用作SSD 3200的缓冲存储器。例如，缓冲存储器3240可以临时存储从主机3100接收的数据或从多个闪速存储器3221至322n接收的数据，或者临时存储闪速存储器3221至322n的元数据(例如，映射表)。缓冲存储器3240可以包括诸如DRAM、SDRAM、DDR SDRAM、LPDDR SDRAM和GRAM的易失性存储器或诸如FRAM、ReRAM、STT-MRAM和PRAM的非易失性存储器。
在示例中，非易失性存储器3221至322n可以对应于参照图1描述的存储器装置300。
图16是示出根据本公开的实施例的应用了存储装置的用户系统的框图。
参照图16，用户系统4000包括应用处理器4100、存储器模块4200、网络模块4300、存储模块4400和用户接口4500。
应用处理器4100可以驱动包括在操作系统(OS)、用户程序等的用户系统4000中的组件。在示例中，应用处理器4100可以包括用于控制包括在用户系统4000中的组件、接口、图形引擎等的控制器。应用处理器4100可以被设置为片上系统(SoC)。
存储器模块4200可以用作用户系统4000的主存储器、工作存储器、缓冲存储器或高速缓存存储器。存储器模块4200可以包括诸如DRAM、SDRAM、DDR SDRAM、DDR2 SDRM、DDR3SDRAM、LPDDR SDRAM、LPDDR2 SDRAM和LPDDR3 SDRAM的易失性随机存取存储器或诸如PRAM、ReRAM、MRAM和FRAM的非易失性随机存取存储器。在示例中，应用处理器4100和存储器模块4200可以通过基于堆叠封装(PoP)被封装，从而被设置为单个半导体封装。
网络模块4300可以与外部装置通信。在示例中，网络模块4300可以支持无线通信，例如码分多址(CDMA)、全球移动通信系统(GSM)、宽带CDMA(WCDMA)、CDMA-2000、时分多址(TDMA)、长期演进(LTE)、WiMAX、WLAN、UWB、蓝牙和Wi-Fi。在示例中，网络模块4300可以包括在应用处理器4100中。
存储模块4400可以存储数据。例如，存储模块4400可以存储从应用处理器4100接收的数据。可选地，存储模块4400可以将存储在其中的数据传送到应用处理器4100。在示例中，存储模块4400可以利用诸如相变RAM(PRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、NAND闪存、NOR闪存或具有三维结构的NAND闪存的非易失性半导体存储器装置来实施。在示例中，存储模块4400可以被设置为诸如用户系统4000的存储卡或外部驱动器的可移除驱动器。
在示例中，存储模块4400可以包括多个非易失性存储器装置，并且多个非易失性存储器装置可以与参照图1描述的存储器装置300相对应。
用户接口4500可以包括用于将数据或命令输入到应用处理器4100或用于将数据输出到外部装置的接口。在示例中，用户接口4500可以包括用户输入界面，诸如键盘、小键盘、按钮、触摸板、触摸屏、触摸板、触摸球、相机、麦克风、陀螺仪传感器、振动传感器和压电元件。用户接口4500可以包括用户输出接口，诸如液晶显示器(LCD)、有机发光二极管(OLED)显示器、有源矩阵OLED(AMOLED)显示装置、LED、扬声器和监视器。
在根据本公开的存储装置及其操作方法中，可以提供提高的数据恢复率。
虽然已经参考本公开的某些示例性实施例示出并描述了本公开，但是本领域技术人员将理解的是，在不脱离由所附权利要求及其等同方案限定的本公开的精神和范围的情况下，可以在形式和细节上进行各种改变。因此，本公开的范围不应限于上述的示例性实施例，而是应当由所附权利要求和其等同方案确定。
在上述实施例中，可选择性地执行所有步骤或者可以省略部分步骤。在每个实施例中，不一定按照所描述的顺序执行，并且可以重新排列步骤。在本说明书和附图中公开的实施例仅是为了便于理解本公开的示例，而本公开不限于此。也就是说，对于本领域技术人员显而易见的是，可以基于本公开的技术范围进行各种修改。
同时，已经在附图和说明书中描述了本公开的示例性实施例。尽管本文使用了特定术语，但这些术语仅用于描述本公开的实施例。因此，本发明不限于上述实施例，而在本公开的精神和范围内可以进行许多变化。对于本领域技术人员显而易见的是，除了本文公开的实施例之外，还可以基于本公开的技术范围进行各种修改。
本发明的上述实施例旨在说明而不是限制本发明。各种替代方案和等同方案是可能的。本发明不受本文描述的实施方案的限制。本发明也不限于任何特定类型的半导体装置。根据本公开，其它的增加、减少或修改是显而易见的，并且旨在落入所附权利要求的范围内。

Claims (16)

1.一种存储器控制器，所述存储器控制器用于控制存储器装置，所述存储器装置包括多个存储器单元，所述存储器控制器包括：
读取操作控制器，通过将默认读取电压或最佳读取电压施加到联接到所述多个存储器单元之中的所选择存储器单元的所选择字线来控制所述存储器装置执行读取操作；以及
最佳读取电压操作组件，当使用所述默认读取电压的所述读取操作失败时，基于平均阈值电压和单元数量信息，确定所述最佳读取电压，所述单元数量信息是关于第一分布和第二分布中的每一个的存储器单元数量的信息，所述第一分布和所述第二分布是所选择存储器单元的阈值电压形成的阈值电压分布之中的相邻阈值电压分布，
其中，所述最佳读取电压操作组件将通过基于所述第一分布和所述第二分布中的每一个分布的单元数量信息的比率确定的偏差值与所述第一分布和所述第二分布的平均阈值电压的中值相加而获得的值作为所述最佳读取电压。
2.根据权利要求1所述的存储器控制器，其中当使用所述默认读取电压的所述读取操作失败时，所述读取操作控制器从所述存储器装置获得多个参考数据组块，并且将所述多个参考数据组块提供给所述最佳读取电压操作组件，所述多个参考数据组块是通过将多个参考电压施加到所选择字线执行读取操作而获得的。
3.根据权利要求2所述的存储器控制器，其中所述最佳读取电压操作组件包括：
平均阈值电压检测器，基于由所述多个参考数据组块标识的接通单元的数量，获得属于所述多个参考电压形成的多个参考电压区间的存储器单元的数量，并且通过使用属于所述多个参考电压区间的存储器单元的数量计算所述第一分布和所述第二分布中的每一个的所述平均阈值电压；
单元计数器，从属于所述多个参考电压区间的存储器单元的数量中获得所述第一分布和所述第二分布中的每一个的所述单元数量信息；以及
读取电压操作组件，基于所述平均阈值电压和所述单元数量信息来确定最佳读取电压。
4.根据权利要求3所述的存储器控制器，其中所述平均阈值电压检测器选择属于所述多个参考电压区间的存储器单元的数量之中包括的最大数量的存储器单元的参考电压区间，并且将所选择参考电压区间内的任意一个电压确定为所述平均阈值电压。
5.根据权利要求4所述的存储器控制器，其中所述平均阈值电压检测器将所选择参考电压区间的中值确定为所述平均阈值电压。
6.根据权利要求4所述的存储器控制器，其中所述单元计数器将属于所选择参考电压区间的存储器单元数量确定为所述单元数量信息。
7.根据权利要求3所述的存储器控制器，其中读取电压计算器将所述第一分布和所述第二分布的所述平均阈值电压的中值确定为中值读取电压，并且基于所述中值读取电压和所述单元数量信息来确定所述最佳读取电压。
8.根据权利要求3所述的存储器控制器，其中所述读取电压操作组件根据下面的等式确定所述最佳读取电压：
其中Voptimalread是所述最佳读取电压，Vmean1是所述相邻阈值电压分布之中的较低阈值电压分布的所述平均阈值电压，Vmean2是所述相邻阈值电压分布之中的较高阈值电压分布的所述平均阈值电压，σ2是所述相邻阈值电压分布的方差，n1是与所述较低阈值电压分布相对应的所述单元数量信息，n2是与所述较高阈值电压分布相对应的所述单元数量信息。
9.一种操作存储器控制器的方法，所述存储器控制器用于控制存储器装置，所述方法包括：
通过使用多个参考电压来读取所述存储器装置中包括的所选择存储器单元来获得参考数据组块；
基于由所述参考数据组块标识的接通单元的数量，计算属于所述多个参考电压形成的多个参考电压区间的存储器单元的数量；
基于所述多个参考电压区间中包括的所述存储器单元的数量，计算所选择存储器单元形成的相邻阈值电压分布中的每一个的平均阈值电压，和作为关于所述阈值电压分布中包括的存储器单元数量的信息的单元数量信息；并且
基于所述平均阈值电压和所述单元数量信息，获得最佳读取电压，
其中，在获取所述最佳读取电压时，通过将基于所述单元数量信息的比率确定的偏差与所述相邻阈值电压分布的平均阈值电压的中值相加而获得所述最佳读取电压。
10.根据权利要求9所述的方法，其中在计算所述平均阈值电压和所述单元数量信息时，将在属于所述多个参考电压区间的所述存储器单元的数量之中包括最大数量的存储器单元的所选择参考电压区间内的任意一个电压值确定为所述平均阈值电压。
11.根据权利要求10所述的方法，其中将所选择参考电压区间的中值确定为所述平均阈值电压。
12.根据权利要求10所述的方法，其中在计算所述平均阈值电压和所述单元数量信息时，将属于所选择参考电压区间的存储器单元数量确定为所述单元数量信息。
13.根据权利要求9所述的方法，其中在获得所述最佳读取电压时，将与所述相邻阈值电压分布相对应的平均阈值电压的中值确定为中值读取电压，并且基于所述中值读取电压和所述单元数量信息来确定所述最佳读取电压。
14.根据权利要求13所述的方法，其中在获得所述最佳读取电压时，根据下面的等式确定所述最佳读取电压：
其中Voptimalread是所述最佳读取电压，Vmean1是所述相邻阈值电压分布之中的较低阈值电压分布的所述平均阈值电压，Vmean2是所述相邻阈值电压分布之中的较高阈值电压分布的所述平均阈值电压，σ2是所述相邻阈值电压分布的方差，n1是与所述较低阈值电压分布相对应的所述单元数量信息，n2是与所述较高阈值电压分布相对应的所述单元数量信息。
15.一种存储器装置，包括：
存储器单元阵列，包括多个存储器单元；
外围电路，执行读取操作，以读取所述多个存储器单元之中的所选择存储器单元中存储的数据；以及
控制逻辑，控制所述外围电路在所述读取操作中将最佳读取电压施加到与所选择存储器单元联接的所选择字线，
其中基于平均阈值电压和与所选择存储器单元相对应的阈值电压分布之中的相邻阈值电压分布的单元数量信息，计算所述最佳读取电压，并且
其中通过将基于所述单元数量信息的比率获得的偏差增加到所述平均阈值电压的中值来计算所述最佳读取电压。
16.根据权利要求15所述的存储器装置，其中所述最佳读取电压根据下面的等式计算：
其中Voptimalread是所述最佳读取电压，Vmean1是所述相邻阈值电压分布之中的较低阈值电压分布的所述平均阈值电压，Vmean2是所述相邻阈值电压分布之中的较高阈值电压分布的所述平均阈值电压，σ2是所述相邻阈值电压分布的方差，n1是与所述较低阈值电压分布相对应的所述单元数量信息，n2是与所述较高阈值电压分布相对应的所述单元数量信息。
CN201911391101.5A 2019-05-10 2019-12-30 存储装置及其操作方法 Active CN111916134B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190055265A KR20200130008A (ko) 2019-05-10 2019-05-10 스토리지 장치 및 그 동작 방법
KR10-2019-0055265 2019-05-10

Publications (2)

Publication Number Publication Date
CN111916134A CN111916134A (zh) 2020-11-10
CN111916134B true CN111916134B (zh) 2024-04-09

Family

ID=73046494

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911391101.5A Active CN111916134B (zh) 2019-05-10 2019-12-30 存储装置及其操作方法

Country Status (3)

Country Link
US (1) US10943664B2 (zh)
KR (1) KR20200130008A (zh)
CN (1) CN111916134B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6887044B1 (ja) * 2020-05-22 2021-06-16 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置および読出し方法
CN112582012B (zh) * 2020-12-23 2024-03-12 深圳大普微电子科技有限公司 获取最佳阈值电压的方法、装置及非易失性存储设备
CN112614529B (zh) * 2021-01-04 2021-09-24 长江存储科技有限责任公司 三维存储器及其控制方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102160118A (zh) * 2008-09-24 2011-08-17 桑迪士克股份有限公司 非易失性存储器阵列的最后字线的数据保持的改进
CN105913879A (zh) * 2015-02-23 2016-08-31 爱思开海力士有限公司 控制器、半导体存储系统及其操作方法
CN107305530A (zh) * 2016-04-21 2017-10-31 爱思开海力士有限公司 数据存储装置及其操作方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8645793B2 (en) * 2008-06-03 2014-02-04 Marvell International Ltd. Statistical tracking for flash memory
US8159881B2 (en) * 2009-06-03 2012-04-17 Marvell World Trade Ltd. Reference voltage optimization for flash memory
KR20160150507A (ko) * 2015-06-22 2016-12-30 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
KR20170058066A (ko) 2015-11-18 2017-05-26 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102160118A (zh) * 2008-09-24 2011-08-17 桑迪士克股份有限公司 非易失性存储器阵列的最后字线的数据保持的改进
CN105913879A (zh) * 2015-02-23 2016-08-31 爱思开海力士有限公司 控制器、半导体存储系统及其操作方法
CN107305530A (zh) * 2016-04-21 2017-10-31 爱思开海力士有限公司 数据存储装置及其操作方法

Also Published As

Publication number Publication date
US20200357475A1 (en) 2020-11-12
CN111916134A (zh) 2020-11-10
KR20200130008A (ko) 2020-11-18
US10943664B2 (en) 2021-03-09

Similar Documents

Publication Publication Date Title
US11004519B2 (en) Storage device and operating method thereof
US11037639B2 (en) Memory controller and method of operating the same for processing the failed read operation
US11099745B2 (en) Storage device and operating method thereof
US11481272B2 (en) Memory controller and method of operating the same
CN111916134B (zh) 存储装置及其操作方法
US11327839B2 (en) Storage device and method of operating the same
US10910047B2 (en) Storage device and method of operating the same
US11848057B2 (en) Memory system and method of operating the same
CN112582011A (zh) 存储器设备及其操作方法
US11367505B2 (en) Storage device, memory device and method of operating the memory device
US11880274B2 (en) Host device, memory controller, and computing system including the same
US20220028463A1 (en) Memory device and operating method thereof
US11474721B2 (en) Storage device managing bad block information of memory blocks and operating method thereof
US20210132804A1 (en) Storage device and method of operating the storage device
CN114546252A (zh) 存储设备及其操作方法
US20200202915A1 (en) Storage device and method of operating the same
US11960765B2 (en) Storage device and method of operating the same
US11699500B2 (en) Storage device and operating method thereof
US11804273B2 (en) Memory device for setting channel initialization time based on inhabition count value and method of the memory device
US11276477B2 (en) Memory controller and operating method thereof
US11500768B2 (en) Storage device performing garbage collection and method of operating the same
US20220351798A1 (en) Memory device and operating method of the memory device
US20230041076A1 (en) Memory system and operating method thereof
US20220137836A1 (en) Storage device and method of operating the same
US20210064263A1 (en) Storage device and method of operating the storage device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant