TWI404072B - 電荷損失補償方法及裝置 - Google Patents

Description

電荷損失補償方法及裝置

本揭示案大體而言係關於半導體記憶體器件，且詳言之，本揭示案係關於半導體記憶體中之電荷損失。

通常將記憶體器件提供為電腦或其他電子器件中之內部半導體積體電路。存在許多不同類型之記憶體，包括隨機存取記憶體(RAM)、唯讀記憶體(ROM)、動態隨機存取記憶體(DRAM)、同步動態隨機存取記憶體(SDRAM)及快閃記憶體。

快閃記憶體器件已發展為用於大範圍電子應用的非揮發性記憶體之風行來源。快閃記憶體器件通常使用允許高記憶體密度、高可靠性及低功率消耗之一電晶體記憶體單元。單元之臨限電壓經由電荷儲存或捕集層之程式化或其他物理現象的改變判定每一單元之資料值。快閃記憶體之常見使用包括個人電腦、個人數位助理(PDA)、數位相機、數位媒體播放器、數位記錄器、遊戲、電氣設備、載具、無線器件、蜂巢式電話及抽取式記憶體模組，且快閃記憶體之使用繼續擴展。

隨著使用快閃記憶體器件之電子系統的效能增進，快閃記憶體器件效能亦增進。效能增進包括減小功率消耗、增大速度及增大記憶體密度。完成此等任務之一方式為藉由減小記憶體陣列及其個別器件之大小。

在快閃記憶體中，使電子進入浮動閘極上以程式化記憶 體，且自浮動閘極移除電子以擦除記憶體。此過程已為吾人所熟知。電子在無擦除功能之情況下以若干方式遷離閘極。將此稱為電荷損失。若干類型之電荷損失發生，包括本徵電荷損失、單位元電荷損失及相對較新的現象，快速電荷損失。本徵電荷損失為電子以緩慢速率(通常每月以毫伏之數量級)離開浮動閘極之遷移。單位元電荷損失為自陣列中非常小數目之單元的較大電荷損失。快速電荷損失為電子在較小有限量之時間中(亦即，在對測試器上之一部分加電，將電子置放於浮動閘極上與完成第一次讀取之時間之間，亦即約半秒至一秒)自浮動閘極之顯著但可量測的電荷損失。另外，一些記憶體對區塊使用稱為損耗均衡之過程。損耗均衡為確保所有區塊同樣地(亦即，相同次數)經程式化及擦除之基本演算法。程式化及擦除循環分布於記憶體之所有區塊上以使得其均大約相同地受到應力，此與一區塊過度受到應力相對。在損耗均衡中，一旦使例如區塊0之一區塊循環，即在使區塊0再次循環之前使記憶體中之所有其他區塊循環。

出於上文陳述之原因且出於下文所陳述的熟習此項技術者在閱讀並理解本說明書之後即將顯而易見之其他原因，在此項技術中存在對於記憶體中改良之電荷損失補償的需要。

在對實施例之以下詳細描述中，參考形成其一部分之隨附圖式。在該等圖式中，相似數字貫穿若干視圖描述大體 上類似的組件。足夠詳細地描述此等實施例，以使得熟習此項技術者能夠實踐本發明。可利用其他實施例且可在不脫離本發明之範疇的情況下進行結構、邏輯及電性改變。

因此，不以限制意義理解以下詳細描述，且本揭示案之範疇僅由所附申請專利範圍連同該等申請專利範圍享有權利之等效物的全部範疇界定。

快閃記憶體之一已知現象係當將電子置放於浮動閘極上時，其藉由如上文所述之本徵電荷損失而隨時間洩漏。另一方面，快速電荷損失在約半秒至一秒之較短有限時間內發生。在先前快閃記憶體中對本徵電荷損失之補償已使用簡單循環計數器來判定記憶體已經歷之循環的數目。循環計數器不考慮個別區塊上之不均勻損耗，且不特別地考慮電荷損失及移位臨限電壓。實情為，循環計數器在預定數目之循環之後簡單地調整整個記憶體之驗證字線上的電壓。在記憶體中，緊接在初始程式化之後，將單元視為未經循環或處於循環前，且其具有特定臨限電壓。一旦使單元循環(特定言之，一數目之次數)，單元上之臨限電壓即可歸因於如上文描述之許多因素而改變。已經歷循環之單元被視為處於循環後或經循環。

在快速電荷損失時段中，於"快速電荷損失"情形中洩漏之電子的部分可藉由使用本文中描述之各種實施例而得到補償。

在圖1所示之一實施例中，展示用於補償記憶體中之快速電荷損失的方法100。方法100包含在步驟102中使記憶 體中之所有程式化區塊損耗均衡，在步驟104中使記憶體中之冗餘區塊與記憶體中之程式化區塊中之一者相關聯，及在步驟106中根據特定樣式程式化冗餘區塊。在步驟108中判定冗餘區塊之均值未循環臨限電壓。在步驟110中，於擦除與冗餘區塊相關聯之程式化區塊時，擦除冗餘區塊，且在步驟112中，於其相關聯區塊經程式化時，以特定樣式經重新程式化。在步驟114中，判定冗餘區塊之循環後均值臨限電壓，且(例如)為了補償快速電荷損失，於步驟116中，以等於未循環均值臨限電壓與當前循環後均值臨限電壓之間之差異的量調整記憶體之字線電壓位準。該過程繼續損耗均衡且擦除並重新程式化冗餘區塊。

判定均值臨限電壓，因為均值為所使用之最為可感應的點，即"平均"單元。當分布之中值移動時，既而對字線電壓之任何調整施加至最高百分比之單元。丟失較多電荷之個別單元(諸如，具有單位元電荷損失之單元)無法在不妨礙未丟失如此多電荷之單元的情況下得到補償。判定均值之一方式為經由對區塊、頁面或待判定均值的記憶體之部分之所有臨限電壓的二元搜索或邊際搜索。由於區塊、頁面或記憶體之區段中之單元中的臨限電壓之分布曲線一般接近於對稱(高斯)，因此均值臨限電壓值非常接近於中值臨限電壓，且該等術語可互換地使用。

在實施例100中，一區塊專用為追蹤區塊。該追蹤區塊為冗餘區塊。在測試時，以設定臨限電壓位準程式化一頁面或多個頁面，且接著執行二元搜索以判定頁面、區塊或 分布之均值臨限電壓。當根據特定資料樣式程式化一單元或單元之群組時，單元之群組中的平均未循環單元應具有得自製造過程之特定臨限電壓。對於所有0,0程式化單元之分布的情況，判定(例如)2.5伏特之均值臨限電壓。在執行程式化及擦除循環時，區塊之平均臨限電壓由於快速電荷損失而隨時間洩漏或由於本徵電荷損失而隨時間洩漏。在測試時，量測並儲存初始未循環臨限電壓均值，因此每次擦除與冗餘追蹤區塊相關聯之區塊時，亦擦除該冗餘區塊，且當程式化相關聯主要陣列區塊時，亦以已知未循環均值臨限電壓根據同一特定樣式程式化追蹤區塊或追蹤區塊上之頁面。接著，比較追蹤區塊之當前循環後臨限電壓均值與未循環臨限電壓均值之間的差異，且應用由未循環臨限均值與當前循環後臨限電壓均值中之差異判定的校正因數以補償快速電荷損失。

在圖2所示之另一實施例200中，展示用於補償電荷損失之另一方法。方法200不僅補償快速電荷損失而亦補償本徵電荷損失。此實施例使用為小型陣列之追蹤區塊。在此實施例中，小型陣列為小於諸如在方法100中使用之整個區塊的單元之群組，其可較易於分段，且可比整個區塊快速地受到存取。較快存取允許在逐區塊層級上進行補償，此與所有區塊上之損耗均衡相對。使用小型陣列之電荷損失及偵測應用不需要所有區塊上之損耗均衡，因此在本發明之小型陣列實施例中不需要對於損耗均衡為必要的邏輯或其他控制器功能。較小小型陣列能夠進行快速讀取且因 此能夠在不使用損耗均衡的情況下進行電荷損失偵測及調整應用，且其不僅針對快速電荷損失而亦針對本徵電荷損失進行調整。

方法200使用向每一區塊分配一頁面或頁面之一部分的小型陣列。每一程式化區塊具有其自己的分布，此與如在方法100中對於記憶體之每一區塊的單一追蹤區塊相對。此方法較為獨立於使用者及控制器，亦即，其更為矽上解決方案。將補償建立至陣列中。因此存在對於消費者或使用者產生或程式化控制器來處理電荷損失問題的較少要求。

在操作中，當擦除主要陣列區塊時，亦擦除與主要陣列區塊相關聯之小型陣列的頁面。當程式化主要陣列區塊時，在小型陣列內程式化特定樣式(亦即對於每一程式化區塊之小型陣列之整個頁面或頁面之部分)。當讀取與特定小型陣列或其部分相關聯之主要陣列區塊時，對相關聯小型陣列進行小型陣列邊際搜索以尋找其當前循環後臨限電壓均值與其循環前臨限電壓均值之間的差異。在一實施例中於記憶體離開測試線時量測循環前臨限電壓均值。

方法200包含在步驟202中使記憶體中之每一程式化區塊與小型陣列或小型陣列之頁面或頁面之部分相關聯，及在步驟204中以特定樣式程式化每一個別小型陣列或其部分。在步驟206中，對於每一小型陣列或其部分，判定均值未循環臨限電壓。在讀取主要陣列區塊後，即在步驟208中，於其相關聯小型陣列頁面或頁面之部分上完成小 型陣列邊際搜索，以判定其當前循環後臨限電壓均值與其未循環臨限均值之間的差異。在步驟210中，於程式化小型陣列之相關聯區塊時，以特定樣式重新程式化小型陣列或其部分，且藉由以等於追蹤區塊之未循環均值臨限電壓與當前循環後均值臨限電壓之間之差異的量調整字線電壓位準來補償電荷損失。

小型陣列之當前循環後臨限電壓均值與未循環臨限電壓均值之間的差異允許判定如上文所描述之校正因數。基於該差異，調整在讀取操作期間使用之字線電壓以補償電荷損失。由於由與區塊同時程式化之相關聯的小型陣列或其部分表示每一區塊，因此在方法200之實施例中補償快速電荷損失及本徵電荷損失兩者。本徵電荷損失對於每一區塊非常依賴於時間，但由於實質上同時程式化小型陣列與相關聯主要陣列區塊，因此自動補償本徵電荷損失。由於對於每一區塊存在專用小型陣列或其部分，因此每一區塊及其相關聯小型陣列以相同速率有效丟失均值電荷。因此，快速讀取允許資料之量測，同時計算並調整快速電荷損失及本徵電荷損失兩者。在讀取資料時，補償讀取字線。

方法200之小型陣列實施例與方法100之冗餘追蹤區塊實施例相比佔據記憶體上之較多空間(estate)，約比使用冗餘追蹤區塊之情況大多達32倍。亦即，小型陣列實施例對於4096個主要陣列區塊使用多達32個小型陣列之區塊，而非每4096個主要陣列區塊一個冗餘區塊。然而，小型陣列之 使用允許相對於損耗個別地處理主要陣列之每一區塊。此逐區塊追蹤允許在逐區塊基礎上進行較佳調整。

在另一實施例中，於程式化驗證操作中應用方法200以調整程式化驗證字線值來補償快速電荷損失。在此實施例中，程式化操作之後幾乎緊跟驗證操作，因此可執行快速電荷損失補償。舉例而言，甚至當程式化並擦除區塊100次時，其快速電荷損失在半秒之後可為100 mV，但其本徵電荷損失可小得多。

上文描述之方法中之每一者亦可在系統層級上使用。在該實施例中，由控制器或處理器而非在晶片層級上執行方法。在此等實施例中，晶片輸出諸如循環前均值臨限電壓及當前循環後均值臨限電壓之適當資訊，且控制器或處理器計算適當之調整且應用彼調整。替代使用晶片上之電路，功能相同但係藉由控制器或處理器來執行。

圖3及圖4中較為詳細地展示使用上文描述之實施例的記憶體器件及系統。

圖3為本發明之一實施例之諸如快閃記憶體器件的記憶體器件300之功能方塊圖，記憶體器件300耦接至處理器310。記憶體器件300及處理器310可形成電子系統320之部分。記憶體器件300已簡化以集中於在理解本發明過程中有幫助的記憶體之特徵上。記憶體器件包括記憶體單元之陣列330，其具有執行上文描述且示於圖1及圖2中之功能的冗餘追蹤區塊或一系列小型陣列332。將記憶體陣列330排列為列及行之組。

提供位址緩衝器電路340以鎖存提供於位址輸入連接A0－Ax 342上之位址信號。由列解碼器344及行解碼器346接收並解碼位址信號以存取記憶體陣列330。受益於當前描述，熟習此項技術者應瞭解位址輸入連接之數目取決於記憶體陣列之密度及架構。亦即，位址之數目隨增加之記憶體單元計數及增加之組及區塊計數而增加。

記憶體器件藉由使用感應/鎖存電路350感應記憶體陣列行中之電壓或電流改變而讀取陣列330中之資料。在一實施例中，感應/鎖存電路經耦接以讀取並鎖存來自記憶體陣列之一列資料。資料輸入及輸出緩衝器電路360經包括用於經由複數個資料(DQ)連接362與處理器310進行雙向資料通信，且連接至寫入電路355及讀取/鎖存電路350用於對記憶體300執行讀取及寫入(亦稱為程式化)操作。

命令控制電路370解碼自處理器310提供於控制連接372上之信號。此等信號用以控制記憶體陣列330上之操作，包括資料讀取、資料寫入及擦除操作。晶片上邏輯374用以控制冗餘區塊或小型陣列332之程式化及讀取。或者，藉由晶片外控制器或處理器(諸如，處理器310)控制冗餘追蹤區塊或小型陣列。

已簡化快閃記憶體器件以促進對記憶體之特徵的基本理解。熟習此項技術者已知快閃記憶體之內部電路及功能之較為詳細的理解。

圖4為例示性記憶體模組400之說明。將記憶體模組400說明為記憶卡，但參考記憶體模組400論述之概念適用於 其他類型之抽取式或攜帶型記憶體(例如，USB快閃驅動器)，且意欲處於本文中所用之"記憶體模組"的範疇內。另外，雖然在圖4中描繪一實例形狀因數，但此等概念同樣適用於其他形狀因數。

在一些實施例中，記憶體模組400將包括外殼405(如所描繪)以封閉一或多個記憶體器件410，但該外殼並非對於所有器件或器件應用均為必需的。至少一記憶體器件410為包括根據本發明之各種實施例之冗餘追蹤區塊或小型陣列425的非揮發性記憶體，冗餘追蹤區塊或小型陣列425在邏輯430處於模組上之情況下由邏輯控制，或替代地如上文所描述由模組外控制器或處理器控制。在存在之情況下，外殼405包括用於與主機器件通信之一或多個接觸點415。主機器件之實例包括數位相機、數位記錄及回放器件、PDA、個人電腦、記憶卡讀取器、介面集線器及其類似物。對於一些實施例，接觸點415採取標準化介面之形式。舉例而言，對於USB快閃驅動器之情況，接觸點415可採取USB類型A公連接器之形式。對於一些實施例，接觸點415採取半專屬介面之形式。然而，一般而言，接觸點415提供用於在記憶體模組400與具有接觸點415之相容接受器之主機之間傳遞控制、位址及/或資料信號之介面。

記憶體模組400可視情況包括可為一或多個積體電路及/或離散組件之額外電路420。對於一些實施例，額外電路420可包括用於控制跨越多個記憶體器件410之存取且/或 用於在外部主機與記憶體器件410之間提供轉譯層之記憶體控制器。舉例而言，在接觸點415之數目與至一或多個記憶體器件410之I/O連接之數目之間可能不存在一對一的對應。因此，記憶體控制器可選擇性地耦接記憶體器件410之I/O連接(未示於圖4中)以在適當時間於適當I/O連接處接收適當信號或在適當時間於適當接觸點415處提供適當信號。類似地，主機與記憶體模組400之間的通信協定可不同於記憶體器件410之存取所需的協定。記憶體控制器接著可將自主機接收之命令序列轉譯為適當命令序列以達成對記憶體器件410之所要存取。該轉譯除命令序列以外可進一步包括信號電壓位準之改變。

額外電路420可進一步包括不與記憶體器件410之控制相關的功能性，諸如可由特殊應用積體電路(ASIC)執行之邏輯功能。又，額外電路420可包括用以限制對記憶體模組400之讀取或寫入存取之電路，諸如密碼保護、生物測定等等。額外電路420可包括用以指示記憶體模組400之狀態的電路。舉例而言，額外電路420可包括用以判定是否向記憶體模組400供應功率及當前是否正存取記憶體模組400且用以顯示其狀態之指示(諸如在被供以功率時之固態光及在被存取時之閃動光)的功能性。額外電路420可進一步包括用以幫助調節記憶體模組400內之功率需求之被動器件，諸如去耦電容器。

結論

已描述用於記憶體中之電荷損失補償之方法及裝置，諸 如包括單獨的冗餘或追蹤區塊或者小型陣列(或其部分)之方法及裝置，冗餘或追蹤區塊或者小型陣列(或其部分)與記憶體之程式化區塊相關聯且允許在以同一樣式程式化未循環與循環後追蹤區塊或小型陣列時經由比較追蹤區塊或小型陣列之未循環均值臨限電壓與追蹤區塊或小型陣列之當前循環後均值臨限電壓來判定電荷損失補償。

雖然已於本文中說明並描述了特定實施例，但一般熟習此項技術者應瞭解經計算以達成同一目的之任何配置可取代所示特定實施例。本申請案意欲涵蓋本發明之任何調適或變化。因此，明確意欲本發明僅由申請專利範圍及其等效物限制。

300‧‧‧記憶體器件

310‧‧‧處理器

320‧‧‧電子系統

330‧‧‧記憶體單元之陣列

332‧‧‧冗餘追蹤區塊或一系列小型陣列

340‧‧‧位址緩衝器電路

342‧‧‧位址輸入連接A0－Ax

344‧‧‧列解碼器

346‧‧‧行解碼器

350‧‧‧感應/鎖存電路

355‧‧‧寫入電路

360‧‧‧資料輸入及輸出緩衝器電路

362‧‧‧資料(DQ)連接

370‧‧‧命令控制電路

372‧‧‧控制連接

374‧‧‧晶片上邏輯

400‧‧‧例示性記憶體模組

405‧‧‧外殼

410‧‧‧記憶體器件

415‧‧‧接觸點

420‧‧‧額外電路

425‧‧‧冗餘追蹤區塊或小型陣列

430‧‧‧邏輯

圖1為根據本發明之一實施例之一方法的流程圖；圖2為根據本發明之另一實施例之方法的流程圖；圖3為根據本發明之一實施例的具有至少一記憶體器件之電子系統的功能方塊圖，該至少一記憶體器件具有記憶體陣列組態；及圖4為根據本發明之一實施例的具有至少一記憶體器件之記憶體模組的功能方塊圖。

(無元件符號說明)

Claims (17)

1. 一種操作一記憶體之方法(100)，其包含：判定該記憶體之至少一區塊之一快速電荷損失補償(102-114)；及根據該快速電荷損失補償，調整(116)該記憶體之一字線電壓，其中判定一快速電荷損失補償包含：使該記憶體中之程式化區塊損耗均衡(102)；根據一特定樣式，程式化(106)該記憶體中之與該記憶體之該至少一程式化區塊相關聯之一追蹤區塊；判定(108)該追蹤區塊之一第一均值臨限電壓；在該追蹤區塊之相關聯程式化區塊經擦除時，擦除(110)該追蹤區塊；及在該追蹤區塊之相關聯程式化區塊經程式化時，根據該特定樣式重新程式化(112)該追蹤區塊。
2. 如請求項1之方法，其中調整該字線電壓包含將該字線電壓調整成等於該第一均值臨限電壓與該追蹤區塊在該重新程式化之後之一第二均值臨限電壓之間的差異(116)之一量位準。
3. 如請求項1之方法，其中程式化該追蹤區塊作為該記憶體之一區塊之一單一冗餘記憶體區塊。
4. 如請求項1之方法，其中該追蹤區塊為複數個小型陣列(202)，該記憶體之每一區塊具有與其相關聯之一單獨小型陣列或該小型陣列之一部分。
5. 如請求項1之方法，其中判定該快速電荷損失補償包 含：根據該特定樣式，針對該記憶體之該等區塊中之每一者程式化(204)該記憶體中之一小型陣列之至少一部分；判定(206)每一小型陣列之該至少一部分之一均值臨限電壓；在該小型陣列之該至少一部分之相關聯主要陣列區塊被讀取時，於該小型陣列之該至少一部分上完成(208)一小型陣列邊際搜索；判定該小型陣列之該至少一部分於讀取與該小型陣列之該至少一部分相關聯之一程式化區塊之後之一均值臨限電壓與該小型陣列之該至少一部分之該均值臨限電壓之間的一差異；在該小型陣列之該至少一部分之相關聯程式化區塊經程式化時，根據該特定樣式重新程式化(210)該小型陣列之該至少一部分；及以該差異調整(116)一字線電壓位準。
6. 如請求項5之方法，其中該小型陣列之該至少該部分之程式化與其相關聯程式化區塊之程式化同時進行。
7. 如請求項1之方法，其中判定該快速電荷損失補償進一步包含：使該記憶體中之程式化區塊損耗均衡(102)；使該記憶體中之一冗餘區塊與該記憶體中複數個程式化區塊中之一者相關聯(104)；根據該特定樣式程式化(106)該冗餘區塊； 判定(108)該冗餘區塊之一未循環均值臨限電壓；在該冗餘區塊之相關聯程式化區塊經擦除時，擦除(110)該冗餘區塊；在該冗餘區塊之相關聯區塊經程式化時，根據該特定樣式重新程式化(112)該冗餘區塊；判定(114)該冗餘區塊之一當前循環後均值臨限電壓；及調整(116)一字線電壓位準。
8. 如請求項7之方法，其中調整進一步包含使該字線電壓位準上升等於該冗餘區塊之該未循環均值臨限電壓與該當前循環後均值臨限電壓之間之差異的一量。
9. 如請求項1之方法，其中判定該快速電荷損失補償進一步包含：使該記憶體中之每一程式化區塊與一小型陣列之至少一部分相關聯(202)；根據該特定樣式，程式化(204)一小型陣列之每一個別至少一部分；判定(206)一小型陣列之每一至少一部分之一未循環均值臨限電壓；在一小型陣列之該至少該部分之相關聯程式化區塊被讀取時，於該小型陣列之該至少一部分上完成(208)一小型陣列邊際搜索，以判定其當前循環後均值臨限電壓與該小型陣列之該至少該部分之該未循環均值臨限電壓之間的差異；在該小型陣列之該至少該部分之相關聯程式化區塊經 程式化時，根據該特定樣式重新程式化(210)該小型陣列之該至少一部分；及以等於該差異之量調整(116)一字線電壓位準。
10. 如請求項9之方法，其中與該小型陣列之至少該部分相關聯包含向每一程式化區塊分配一小型陣列之一頁面或一頁面之一部分。
11. 如請求項1之方法，其中判定該快速電荷損失補償進一步包含：判定根據該特定樣式程式化之該記憶體之一追蹤區塊之一未循環均值臨限電壓；儲存該追蹤區塊之該未循環均值臨限電壓；監視該記憶體中複數個記憶體區塊中之一者的擦除；在每次該複數個記憶體區塊中之該被監視之區塊被擦除時，擦除該追蹤區塊；根據該特定樣式重新程式化該追蹤區塊；判定該追蹤區塊之一當前循環後均值臨限電壓位準；基於該當前循環後均值臨限電壓位準判定一校正電壓；及將該校正電壓添加至用於驗證之一程式化驗證位準。
12. 如請求項11之方法，其中判定該校正電壓包含自該所儲存之未循環均值臨限電壓減去該當前循環後均值臨限電壓。
13. 一種記憶體器件(300)，其包含：多個非揮發性記憶體單元之一陣列(330)，其具有複數 個程式化區塊；與該等程式化區塊中之至少一者相關聯之至少一追蹤區塊(332)，該至少一追蹤區塊用以儲存一均值臨限電壓，以允許判定該相關聯程式化區塊之快速電荷損失補償；及該記憶體上之一邏輯電路，其用以儲存該追蹤區塊之一原始均值臨限電壓，且比較該原始均值臨限電壓與該均值臨限電壓以判定該快速電荷損失補償。
14. 如請求項13之記憶體器件，其中該至少一追蹤區塊為複數個小型陣列，一小型陣列或該小型陣列之一部分與該等程式化陣列區塊中之一者相關聯，每一小型陣列或該每一小型陣列之部分用以儲存其相關聯程式化陣列區塊之當前循環後均值臨限電壓，以允許判定其程式化陣列區塊之電荷損失補償。
15. 如請求項14之記憶體器件，其中該每一小型陣列包含複數個區塊。
16. 如請求項14之記憶體器件，且進一步包含：該記憶體上之該邏輯電路，其用以儲存每一小型陣列或其部分之一未循環均值臨限電壓，且比較該未循環均值臨限電壓與該當前循環後均值臨限電壓，以判定其主要程式化陣列區塊之該電荷損失補償。
17. 如請求項13至16中任一項之記憶體器件，其中該記憶體器件在一系統中操作地耦接至一處理器(310)。