KR101145096B1 - 전하 손실 보상 방법 및 장치 - Google Patents

Abstract

메모리들에서의 전하 손실을 보상하기 위한 방법들 및 장치는 주 메모리 어레이의 특정 블록을 추적하는 단계 및 추적 블록에 대한 순환 전의(pre-cycled) 평균 문턱 전압과 순환 후의(post-cycled) 평균 문턱 전압을 비교함으로써 전하 손실 보상을 결정하는 단계; 또는 주 메모리의 각각의 블록을 추적하는 단계 및 블록 단위로 전하 손실 및 보상을 결정하는 단계를 포함한다.

Description

전하 손실 보상 방법 및 장치{CHARGE LOSS COMPENSATION METHODS AND APPARATUS}

본 명세서는 일반적으로 반도체 메모리 디바이스들에 관한 것으로서, 특히 본 명세서는 반도체 메모리들에서의 전하 손실에 관한 것이다.

메모리 디바이스들은 일반적으로 컴퓨터들 또는 그외의 전자 디바이스들의 내부, 반도체, 집적 회로들로서 제공된다. RAM(random-access memory), ROM(read only memory), DRAM(dynamic random access memory), SDRAM(synchronous dynamic random access memory), 및 플래시 메모리를 포함하는 많은 상이한 유형들의 메모리가 존재한다.

플래시 메모리 디바이스들은 광범위한 전자 응용들에 대한 비휘발성 메모리의 인기있는 소스로 개발되었다. 플래시 메모리 디바이스들은 일반적으로 고 메모리 밀도들, 고 신뢰성, 및 저 전력 소모를 허용하는 1-트랜지스터 메모리 셀을 이용한다. 셀들의 문턱 전압(threshold voltage)의 변화들은, 전하 저장 또는 트랩핑(trapping) 층들의 프로그래밍 또는 그외의 물리적 현상들(phenomena)을 통해, 각 셀의 데이터 값을 결정한다. 플래시 메모리에 대한 일반적인 용도들은 PC들(personal computers), PDA들(personal digital assistants), 디지털 카메라들, 디지털 미디어 플레이어들, 디지털 레코더들, 게임들, 가전 제품들, 차량들, 무선 디바이스들, 휴대 전화들, 및 이동식 메모리 모듈들을 포함하고, 플래시 메모리에 대한 상기 용도들은 계속 확장한다.

플래시 메모리 디바이스들을 이용하는 전자 시스템들의 성능이 증가함에 따라, 플래시 메모리 디바이스의 성능도 증가한다. 성능 증가들은 전력 소모의 감소, 속도의 증가, 및 메모리 밀도의 증가를 포함한다. 이러한 과제들을 달성하기 위한 한가지 방법은 메모리 어레이 및 그것의 개별 디바이스들의 크기를 감소시키는 것에 의한 것이다.

플래시 메모리들에서는, 메모리를 프로그래밍하기 위해 전자들을 플로팅 게이트(floating gate)로 가져오고, 메모리를 소거하기 위해 전자들을 플로팅 게이트로부터 제거한다. 이 프로세스는 공지되어 있다. 전자들은 소거 기능 없이 몇몇 방법들로 게이트로부터 이동한다. 이것은 전하 손실로 알려져 있다. 내재적 전하 손실(intrinsic charge loss), 단일 비트 전하 손실, 및 비교적 새로운 현상인, 빠른 전하 손실(quick charge loss)을 포함하는, 몇몇 유형들의 전하 손실이 발생한다. 내재적 전하 손실은, 일반적으로 대략 한 달에 몇 밀리볼트인, 느린 속도에서의 플로팅 게이트로부터의 전자들의 이동이다. 단일 셀 전하 손실은 어레이 내의 매우 작은 수의 셀들의 큰 전하 손실들이다. 빠른 전하 손실은 작은 한정된 시간 동안의(즉, 하나의 테스터 상의 부품(part)을 파워업(power up)하여, 플로팅 게이트에 전자들을 위치시키고, 첫번째 판독이 완료되는 시간 사이의, 즉 대략 0.5초 내지 1초) 플로팅 게이트로부터의 전자들의 현저하지만 측정가능한 전하 손실이다. 또한, 일부 메모리들은 블록들에 대하여 마모 균등화(wear leveling)로 불리는 프로세스를 이용한다. 마모 균등화는 모든 블록들이 동일하게, 즉 동일한 횟수로 프로그래밍되고 소거되게 하는 기본 알고리즘이다. 프로그램 및 소거 사이클들은 메모리의 모든 블록들에 걸쳐 분포되어, 하나의 블록이 과도하게 스트레스 받게 되는 것과는 대조적으로, 모든 블록들이 대략 동일하게 스트레스 받는다. 마모 균등화에서, 일단 블록, 예를 들면 블록 0이 순환되면, 메모리의 모든 그외의 블록들은 블록 0이 다시 순환되기 전에 순환된다.

전술한 이유들 때문에, 그리고 본 명세를 읽고 이해함에 따라 본 기술 분야에 숙련된 자들이 명백히 알게 될, 이하에 기술되는 그외의 이유들 때문에, 메모리들에서의 개선된 전하 손실 보상이 본 기술 분야에서 필요하다.

도 1은 본 발명의 일 실시예에 따른 방법의 흐름도.
도 2는 본 발명의 또 다른 실시예에 따른 방법의 흐름도.
도 3은 본 발명의 일 실시예에 따른 메모리 어레이 구성을 갖는 적어도 하나의 메모리 디바이스를 갖는 전기 시스템의 기능적 블록도.
도 4는 본 발명의 실시예에 따른 적어도 하나의 메모리 디바이스를 갖는 메모리 모듈의 기능적 블록도.

실시예들에 대한 이하의 상세한 설명에서는, 본 명세서의 일부분을 형성하는 첨부된 도면들을 참조한다. 도면들에서, 유사한 도면 부호들은 몇몇 도면들을 통해 실질적으로 유사한 컴포넌트들을 나타낸다. 이들 실시예들은 본 기술 분야에 숙련된 자들이 본 발명을 실시하는 것이 가능하도록 충분히 상세하게 설명된다. 그외의 실시예들이 이용될 수 있으며, 본 발명의 범주로부터 벗어나지 않고 구조적, 논리적 및 전기적 변경들이 행해질 수 있다.

따라서, 이하의 상세한 설명은 제한하는 의미로 받아들여져서는 안 되고, 첨부된 청구항들이 권리를 부여하는 등가물들의 전 범주와 함께, 본 개시물의 범주는 첨부된 청구항들에 의해서만 정의된다.

플래시 메모리들에 대한 공지된 현상은 전자들이 플로팅 게이트 상에 위치될 때, 그들이 전술한 바와 같은 내재적 전하 손실에 의해 시간이 지남에 따라 누설된다는 것이다. 한편, 빠른 전하 손실은, 대략 0.5초 내지 1초인, 짧은 한정된 시간 내에 발생한다. 이전의 플래시 메모리들에서의 내재적 전하 손실에 대한 보상은 메모리에 행해진 사이클들의 수를 결정하는 단순한 사이클 카운터(cycle counter)들을 이용했다. 사이클 카운터들은 개별 블록들에 대한 균일하지 않은 마모에 대해서는 고려하지 않으며, 특히 전하 손실 및 천이하는 문턱 전압(shifting threshold voltage)을 고려하지 않는다. 대신에, 사이클 카운터들은 간단하게 미리 결정된 수의 사이클들 후에 전체 메모리에 대한 검증 워드라인(verify wordline)에 대해 전압을 조정한다. 메모리에서, 초기 프로그래밍 바로 후에, 셀은 비순환되거나(uncycled) 또는 순환 전(pre-cycled)의 것으로 간주되고, 그 셀은 특정한 문턱 전압을 갖는다. 일단 셀이, 특히 다수의 횟수만큼, 순환되면, 셀에 대한 문턱 전압은 전술한 바와 같은 다수의 요인들에 기인하여 변화될 수 있다. 사이클링(cycling)을 경험한 셀들은 순환 후(post-cycled)의 것이거나 또는 순환된 것으로 간주된다.

빠른 전하 손실 시간 프레임에서, "빠른 전하 손실" 상황에서 누설되는 전자들의 일부분은 본원에 설명된 다양한 실시예들의 이용에 의해 보상될 수 있다.

도 1에 도시된 일 실시예에서, 메모리에서의 빠른 전하 손실을 보상하기 위한 방법(100)이 도시된다. 방법(100)은, 블록(102)에서 메모리의 모든 프로그램 블록들을 마모 균등화하는 단계, 블록(104)에서 메모리의 프로그램 블록들 중 하나와 메모리의 리던던트(redundant) 블록을 연관시키는 단계, 및 블록(106)에서 특정 패턴에 따라 리던던트 블록을 프로그래밍하는 단계를 포함한다. 리던던트 블록에 대한 평균 비순환 문턱 전압(mean uncycled threshold voltage)은 블록(108)에서 결정된다. 리던던트 블록과 연관된 프로그램 블록을 소거할 때, 블록(110)에서 리던던트 블록은 소거되고, 블록(112)에서 그것의 연관된 블록이 프로그래밍될 때 특정 패턴으로 재프로그래밍된다. 블록(114)에서 리던던트 블록에 대한 순환 후의 평균 문턱 전압(post-cycled mean threshold voltage)이 결정되고, 빠른 전하 손실에 대해 보상하기 위해, 블록(116)에서, 예를 들면, 메모리에 대한 워드라인 전압 레벨이, 비순환 평균 문턱 전압과 현재의 순환 후의 평균 문턱 전압 사이의 차이와 같은 양만큼 조정된다. 프로세스는 계속해서 마모 균등화하고 리던던트 블록을 소거하고 재프로그래밍한다.

평균 문턱 전압은, 평균이 이용하는 가장 분별 있는 포인트이기 때문에, 즉 "평균" 셀이기 때문에 결정된다. 분포의 중앙값(median)이 이동하면, 워드라인 전압에 대한 임의의 조정은 가장 높은 백분율의 셀들에 적용된다. 단일 비트 전하 손실을 갖는 셀들과 같은, 더 많은 전하가 손실된 개별 셀들은 같은 양의 전하를 손실하지 않은 셀들에 핸디캡을 주지 않고 보상될 수 없다. 평균을 결정하기 위한 한가지 방법은, 결정된 그것의 평균을 갖는 메모리의 블록, 페이지 또는 일부분의 모든 문턱 전압들의 이진(binary) 또는 마진 검색(margin search)을 통하는 것이다. 메모리의 블록, 페이지, 또는 섹션의 셀들의 문턱 전압의 분포 곡선들은 일반적으로 대칭(가우시안(Gaussian))에 가깝기 때문에, 평균 문턱 전압 값은 중앙값 문턱 전압(median threshold voltage)에 매우 가까우며, 그 용어들은 교환가능하게 이용된다.

실시예(100)에서, 하나의 블록이 추적 블록(tracking block)이 되도록 전용된다. 추적 블록은 리던던트 블록이다. 테스팅에서, 한 페이지 또는 다수의 페이지들이 세트 문턱 전압 레벨(set threshold voltage level)에서 프로그래밍되고, 그 후 페이지, 블록, 또는 분포의 평균 문턱 전압을 결정하기 위해 이진 검색이 수행된다. 셀 또는 셀들의 그룹이 특정한 데이터 패턴에 따라 프로그래밍될 때, 셀들의 그룹 내의 평균 비순환 셀은 제조 프로세스 후 즉시 특정한 문턱 전압을 가져야 한다. 모든 0,0 프로그래밍된 셀들의 분포에 따라, 예를 들면, 2.5 볼트의 평균 문턱 전압이 결정된다. 프로그램 및 소거 사이클들이 수행됨에 따라, 블록들에 대한 평균 문턱 전압은, 빠른 전하 손실에 의해 시간이 지남에 따라 또는 내재적 전하 손실에 의해 시간이 지남에 따라 누설된다. 테스팅에서, 초기 비순환 문턱 전압 평균이 측정되고 저장되어, 리던던트 추적 블록과 연관된 블록이 소거될 때마다, 리던던트 블록도 소거되고, 연관된 주 어레이 블록이 프로그래밍될 때, 추적 블록 또는 추적 블록의 페이지도 공지된 비순환 평균 문턱 전압으로 동일한 특정 패턴에 따라 프로그래밍된다. 그 후, 추적 블록에 대한 현재의 순환 후의 문턱 전압 평균 사이의 차이는 비순환 문턱 전압 평균에 비교되고, 비순환 문턱 전압 평균과 현재의 순환 후의 문턱 전압 평균의 차이에 의해 결정되는 정정 팩터(correction factor)는 빠른 전하 손실에 대한 보상에 적용된다.

도 2에 도시된 또 다른 실시예(200)에서, 전하 손실을 보상하기 위한 또 다른 방법이 도시된다. 방법(200)은 빠른 전하 손실에 대해서뿐만 아니라 내재적 전하 손실에 대해서도 보상한다. 이 실시예는 미니-어레이(mini-array)인 추적 블록을 이용한다. 이 실시예에서, 미니-어레이는, 더욱 용이하게 분할될 수 있으며 완전한 블록(full block)보다 더 빠르게 액세스될 수 있는, 방법(100)에서 이용된 것과 같은 전체 블록(entire block)보다 더 작은 셀들의 그룹이다. 더 고속의 액세스는, 모든 블록들에 대해 마모 균등화하는 것과는 대조적으로 블록 단위 레벨(block by block level)에 대한 보상을 허용한다. 미니-어레이들을 이용하는 전하 손실 및 검출 응용들이 모든 블록들에 대해 마모 균등화를 요구하지 않기 때문에, 마모 균등화를 위해 필요한 로직(logic) 또는 그외의 제어기 기능은 본 발명의 미니-어레이 실시예들에서는 필요로 되지 않는다. 작은 미니-어레이들은 빠른 판독들을 할 수 있고, 따라서 마모 균등화를 이용하지 않는 전하 손실 검출 및 조정 응용들을 할 수 있고, 그것은 빠른 전하 손실에 대해서뿐만 아니라 내재적 전하 손실에 대해서도 조정할 수 있다.

방법(200)은 각 블록에 페이지 또는 페이지의 일부분을 할당하는 미니-어레이를 이용한다. 각 프로그램 블록은, 방법(100)에서의 것과 같은 메모리의 각 블록에 대한 단일 추적 블록에 대조되는 것으로서, 그것 소유의 프로파일(profile)을 갖는다. 본 방법은 더욱더 사용자 및 제어기에 독립적이며, 즉, 그것은 다른 것보다 더욱 온-실리콘 솔루션(on-silicon solution)이다. 보상은 어레이에 내장된다. 따라서, 전하 손실 문제점들을 다루기 위해 고객 또는 사용자가 제어기를 생성하거나 또는 프로그래밍하는 데에 더 적은 요건들이 존재한다.

동작에서, 주 어레이 블록이 소거될 때, 주 어레이 블록과 연관된 미니-어레이의 페이지도 소거된다. 주 어레이 블록이 프로그래밍될 때, 특정 패턴이 미니-어레이의 내부에(즉, 각 프로그램 블록에 대한 미니-어레이의 전체 페이지에, 또는 페이지의 일부에) 프로그래밍된다. 특정한 미니-어레이 또는 그의 일부분과 연관된 주 어레이 블록이 판독될 때, 그것의 현재의 순환 후의 문턱 전압 평균과 그것의 순환 전의 문턱 전압 평균 사이의 차이를 찾기 위해 연관된 미니-어레이에 대해 미니-어레이 마진 검색이 수행된다. 일 실시예에서, 순환 전의 문턱 전압 평균은 메모리가 테스팅 라인을 떠날 때 측정된다.

방법(200)은, 블록(202)에서 미니-어레이 또는 미니-어레이의 페이지 또는 미니-어레이의 페이지의 일부분과 메모리 내의 각 프로그램 블록을 연관시키는 단계, 및 블록(204)에서 각각의 개별적인 미니-어레이 또는 그의 일부분을 특정 패턴으로 프로그래밍하는 단계를 포함한다. 블록(206)에서, 평균 비순환 문턱 전압은 각각의 미니-어레이 또는 그의 일부분에 대해 결정된다. 주 어레이 블록의 판독에 따라, 블록(208)에서 미니-어레이 마진 검색은 그것의 현재의 순환 후의 문턱 전압 평균과 그것의 비순환 문턱 평균 사이의 차이를 결정하도록 그것의 연관된 미니-어레이 페이지 또는 그의 일부분에 대해 완료된다. 블록(210)에서 미니-어레이 또는 그의 일부분은 그것과 연관된 블록이 프로그래밍될 때 특정 패턴으로 재프로그래밍되고, 전하 손실은 비순환 평균 문턱 전압과 추적 블록에 대한 현재의 순환 후의 평균 문턱 전압 사이의 차이와 같은 양만큼 워드라인 전압 레벨을 조정함으로써 보상된다.

현재의 순환 후의 문턱 전압 평균과 미니-어레이에 대한 비순환 문턱 전압 평균 사이의 차이는 전술한 바와 같이 정정 팩터가 결정되게 한다. 이 차이에 기초하여, 판독 동작 동안에 이용되는 워드라인 전압은 전하 손실을 보상하기 위해 조정된다. 각 블록이 블록에 동시적으로 프로그래밍되는 연관된 미니-어레이 또는 그의 일부분에 의해 표현되기 때문에, 빠른 전하 손실 및 내재적 전하 손실 양쪽 모두는 방법(200)의 실시예들에서 보상된다. 내재적 전하 손실은 블록에 대하여 매우 시간 의존적이지만, 미니-어레이 및 연관된 주 어레이 블록은 본질적으로 동시에 프로그래밍되기 때문에, 내재적 전하 손실은 자동적으로 보상된다. 각 블록에 대해 전용 미니-어레이 또는 그의 일부분이 존재하기 때문에, 각 블록 및 그것과 연관된 미니-어레이는 같은 속도로 효과적으로 평균 전하를 잃는다. 따라서, 고속 판독은 데이터의 측정을 허용하고, 이에 따라 빠른 전하 손실 및 내재적 전하 손실 양쪽 모두가 동시에 산출되고 조정된다. 판독 워드 라인은 데이터가 판독될 때 보상된다.

방법(200)의 미니-어레이 실시예들은, 방법(100)의 리던던트 추적 블록보다, 리던던트 추적 블럭을 이용하는 것보다 대략 32배 정도 더 크게, 더 많은 메모리 상에서의 점유 공간(real estate)을 차지한다. 즉, 미니-어레이 실시예들은, 4096개의 주 어레이 블록들 당 하나의 리던던트 블록 대신에, 4096개의 주 어레이 블록들 당 32블록 정도의 미니 어레이들을 이용한다. 그러나, 미니-어레이들의 이용은 주 어레이의 각 블록이 개별적으로 마모에 관해 어드레싱되게 해준다. 이러한 블록 단위 추적은 블록 단위로 더 나은 조정을 허용한다.

방법(200)은 빠른 전하 손실을 보상하기 위해 프로그램 검증 워드라인 값을 조정하기 위해 프로그램 검증 동작들에서 또 다른 실시예에 적용된다. 이 실시예에서, 프로그램 동작에는 검증 동작이 거의 바로 후속하고, 이에 따라 빠른 전하 손실 보상이 수행될 수 있다. 예를 들면, 블록이 100번이라도 프로그래밍되고 소거되었을 때, 그것의 빠른 전하 손실은 0.5초 후에 100 mV일 수 있으나, 그것의 내재적 전하 손실은 훨씬 더 작을 수 있다.

전술한 각각의 방법들은 또한 시스템 레벨에서 이용가능하다. 그러한 실시예에서, 방법들은, 칩 레벨 대신에, 제어기 또는 프로세서에 의해 수행된다. 이들 실시예들에서, 칩은 순환 전의 평균 문턱 전압 및 현재의 순환 후의 평균 문턱 전압과 같은 적절한 정보를 출력하고, 제어기 또는 프로세서는 적절한 조정을 산출하고 그 조정을 적용한다. 칩 상의 회로를 이용하는 것 대신에, 기능은 동일하지만 제어기 또는 프로세서에 의해 실행된다.

전술한 실시예들을 이용하는 메모리 디바이스들 및 시스템들이 도 3 및 4에 더욱 상세히 도시된다.

도 3은, 프로세서(310)에 연결된, 본 발명의 일 실시예의, 플래시 메모리 디바이스와 같은 메모리 디바이스(300)의 기능적 블록도이다. 메모리 디바이스(300) 및 프로세서(310)는 전자 시스템(320)의 일부분을 형성할 수 있다. 메모리 디바이스(300)는 본 발명을 이해하는데 도움을 주는 메모리의 특징들에 초점을 맞추도록 간략화되었다. 메모리 디바이스는 상기에 설명되고 도 1 및 2에 도시된 기능들을 수행하는 리던던트 추적 블록 또는 일련의 미니-어레이들(332)을 갖는 메모리 셀들의 어레이(330)를 포함한다. 메모리 어레이(330)는 로우들 및 컬럼들의 뱅크들(banks of rows and columns)로 구성된다.

어드레스 버퍼 회로(340)는 어드레스 입력 커넥션들 A0-Ax(342) 상에 제공되는 어드레스 신호들을 래치(latch)하기 위해 제공된다. 어드레스 신호들은 메모리 어레이(330)에 액세스하기 위한 로우 디코더(344) 및 컬럼 디코더(346)에 의해 수신되고 디코딩된다. 본 기술 분야에 숙련된 자들은, 본 설명의 도움으로, 어드레스 입력 커넥션들의 수가 메모리 어레이의 밀도 및 아키텍쳐에 의존한다는 것을 이해할 것이다. 즉, 어드레스들의 수는 증가된 메모리 셀 카운트들 및 증가된 뱅크 및 블록 카운트들 양쪽 모두에 따라 증가한다.

메모리 디바이스는 감지(sense)/래치 회로(350)를 이용하여 메모리 어레이 컬럼들의 전압 또는 전류 변화들을 감지함으로써 어레이(330)의 데이터를 판독한다. 일 실시예에서, 감지/래치 회로는 메모리 어레이로부터 데이터의 로우를 판독하고 래칭하도록 연결된다. 데이터 입력 및 출력 버퍼 회로(360)는 프로세서(310)와의 복수의 데이터(DQ) 커넥션들(362)을 통한 양방향 데이터 통신을 위해 포함되고, 메모리(300)에 대한 (프로그램으로서도 칭해지는) 판독 및 기입 동작들을 수행하기 위한 기입 회로(355) 및 판독/래치 회로(350)에 접속된다.

명령 제어 회로(370)는 프로세서(310)로부터의 제어 접속들(372) 상에 제공되는 신호들을 디코딩한다. 이들 신호들은, 데이터 판독, 데이터 기입, 및 소거 동작들을 포함하는, 메모리 어레이(330) 상의 동작들을 제어하는데에 이용된다. 온-칩 로직(on-chip logic)(374)은 리던던트 블록 또는 미니-어레이들(332)의 프로그래밍 및 판독을 제어하는 데에 이용된다. 대안적으로, 리던던트 추적 블록 또는 미니-어레이들은 오프-칩 제어기(off-chip controller) 또는 프로세서, 예를 들면, 프로세서(310)에 의해 제어된다.

플래시 메모리 디바이스는 간략화되어 메모리의 특징들의 기본적인 이해를 용이하게 한다. 플래시 메모리들의 내부 회로 및 기능들의 더욱 상세한 이해는 본 기술 분야에 숙련된 자들에 공지되어 있다.

도 4는 예시적인 메모리 모듈(400)을 나타낸다. 메모리 모듈(400)은 메모리 카드로서 예시되지만, 메모리 모듈(400)을 참고하여 논의된 개념들은 그외의 유형들의 이동식 또는 휴대용 메모리, 예를 들면, USB 플래시 드라이브들에 적용가능하고, 본원에서 이용되는 바와 같은 "메모리 모듈"의 범주 내에 있는 것으로 의도된다. 또한, 하나의 예시적인 폼 팩터(form factor)가 도 4에 도시되지만, 이들 개념들은 그외의 폼 팩터들에도 적용가능하다.

일부 실시예들에서, 메모리 모듈(400)은 하나 이상의 메모리 디바이스(410)를 둘러싸기 위한 (도시된 바와 같은) 하우징(405)을 포함할 것이나, 그러한 하우징은 모든 디바이스들 또는 디바이스 응용들에 필수적이지는 않다. 적어도 하나의 메모리 디바이스(410)는, 로직이 모듈 상에 있다면 로직(430)에 의해 제어되고, 또는 전술한 바와 같은 오프-모듈 제어기 또는 프로세서에 의해 대안적으로 제어되는, 본 발명의 다양한 실시예들에 따른 리던던트 추적 블록들 또는 미니-어레이들(425)을 포함하는 비휘발성 메모리이다. 하우징이 있는 경우, 하우징(405)은 호스트 디바이스와 통신하기 위한 하나 이상의 콘택트(415)를 포함한다. 호스트 디바이스들의 예들은 디지털 카메라들, 디지털 녹화 및 재생(playback) 디바이스들, PDA들, 퍼스널 컴퓨터들, 메모리 카드 판독기들, 인터페이스 허브들 등을 포함한다. 일부 실시예들의 경우에, 콘택트들(415)은 표준화된 인터페이스의 형태이다. 예를 들면, USB 플래시 드라이브의 경우에, 콘택트들(415)은 USB Type-A 수(male) 커넥터의 형태일 수 있다. 일부 실시예들에 대해서, 콘택트들(415)은 반-독점적(semi-proprietary) 인터페이스의 형태이다. 그러나, 일반적으로, 콘택트들(415)은 메모리 모듈(400)과 콘택트들(415)에 대한 호환가능한 수용기들(compatible receptors)을 갖는 호스트 사이에서 제어, 어드레스 및/또는 데이터 신호들을 전달하기 위한 인터페이스를 제공한다.

메모리 모듈(400)은 하나 이상의 집적 회로 및/또는 별개의 컴포넌트들일 수 있는 추가적인 회로(420)를 옵션으로 포함할 수 있다. 일부 실시예들의 경우에, 추가적인 회로(420)는 다수의 메모리 디바이스들(410)에 걸친 액세스를 제어하기 위한 및/또는 외부 호스트와 메모리 디바이스(410) 사이의 변환 계층(translation layer)을 제공하기 위한 메모리 제어기를 포함할 수 있다. 예를 들면, 하나 이상의 메모리 디바이스(410)에 대한 다수의 콘택트들(415)과 다수의 I/O 커넥션들 사이에는 일대일 대응이 존재하지 않을 수 있다. 따라서, 메모리 제어기는 적절한 시간에 적절한 I/O 접속에서 적절한 신호를 수신하도록 또는 적절한 시간에 적절한 콘택트(415)에서 적절한 신호를 제공하도록 메모리 디바이스(410)의 (도 4에 도시되지 않은) I/O 접속을 선택적으로 연결할 수 있다. 마찬가지로, 호스트와 메모리 모듈(400) 사이의 통신 프로토콜은 메모리 디바이스(410)의 액세스를 위해 요구되는 것과는 다를 수 있다. 메모리 제어기는 그 후 메모리 디바이스(410)로의 요망되는 액세스를 달성하기 위해, 호스트로부터 수신된 명령 시퀀스들(command sequences)을 적절한 명령 시퀀스들로 변환할 수 있다. 그러한 변환은 명령 시퀀스들 외에도 신호 전압 레벨들의 변경을 더 포함할 수 있다.

추가적인 회로(420)는 ASIC(application specific integrated circuit)에 의해 수행될 수도 있는 로직 기능들 같은 메모리 디바이스(410)의 제어에 관련되지 않은 기능을 더 포함할 수 있다. 또한, 추가적인 회로(420)는, 패스워드 보호, 바이오메트릭스(biometrics) 등과 같은, 메모리 모듈(400)로의 판독 또는 기입 액세스를 제한하기 위한 회로를 포함할 수 있다. 추가적인 회로(420)는 메모리 모듈(400)의 상태를 나타내는 회로를 포함할 수 있다. 예를 들면, 추가적인 회로(420)는 전력이 메모리 모듈(400)에 공급되고 있는지의 여부 및 메모리 모듈(400)이 현재 액세스되고 있는지의 여부를 결정하고, 전원이 공급되는 동안에는 솔리드 광(solid light) 그리고 액세스되는 동안의 플래싱 광(flashing light)과 같이, 그것의 상태의 표시를 나타내는 기능을 포함할 수 있다. 추가적인 회로(420)는, 메모리 모듈(400) 내의 전력 요건들을 조정하는 것을 도와주는 디커플링 커패시터들(decoupling capacitors)과 같은, 수동 디바이스들을 더 포함할 수 있다.

결론

메모리의 프로그램 블록들과 연관되고, 비순환 및 순환 후의 추적 블록들 또는 미니-어레이들이 동일한 패턴으로 프로그래밍될 때 추적 블록 또는 미니-어레이에 대한 비순환 평균 문턱 전압과 추적 블록 또는 미니-어레이에 대한 현재의 순환 후의 평균 문턱 전압의 비교를 통해 전하 손실 보상의 결정을 허용하는 개별적인 리던던트 또는 추적 블록들 또는 미니-어레이들(또는 그의 일부분)을 포함하는 것등의, 메모리들에서의 전하 손실 보상을 위한 방법들 및 장치가 설명되었다.

특정 실시예들이 본원에서 예시되고 설명되었지만, 본 기술 분야에 통상의 지식을 가진 자들은 동일한 목적을 달성하기 위해 산출되는 임의의 배열이 도시된 특정 실시예를 대신할 수 있다는 것을 알 것이다. 본 출원은 본 발명의 임의의 적응들 또는 변경들을 포함하도록 의도된다. 따라서, 본 발명은 청구항들 및 그의 등가물들에 의해서만 제한된다는 것은 명백히 의도된다.

Claims (19)

1. 메모리를 동작시키는 방법(100)으로서,
   상기 메모리의 적어도 하나의 블록에 대한 빠른 전하 손실 보상(quick charge loss compensation)을 결정하는 단계(102-114); 및
   상기 빠른 전하 손실 보상에 따라 상기 메모리의 워드라인 전압을 조정하는 단계(116)
   를 포함하고,
   상기 빠른 전하 손실 보상을 결정하는 단계는,
   상기 메모리의 프로그램 블록들을 마모 균등화(wear leveling)하는 단계(102);
   상기 메모리의 상기 적어도 하나의 블록과 연관되는 상기 메모리의 추적 블록(tracking block)을 특정 패턴에 따라 프로그래밍하는 단계(106);
   상기 추적 블록에 대한 평균 문턱 전압(mean threshold voltage)을 결정하는 단계(108);
   상기 추적 블록을 그것과 연관된 프로그램 블록이 소거될 때 소거하는 단계(110); 및
   상기 추적 블록을 그것과 연관된 블록이 프로그래밍될 때 상기 특정 패턴에 따라 재프로그래밍하는 단계(112)
   를 포함하고,
   상기 워드라인 전압 레벨을 조정하는 단계는 제1 평균 문턱 전압과 상기 재프로그래밍하는 단계 후의 상기 추적 블록에 대한 제2 평균 문턱 전압에 기초하는 방법.
2. 삭제
3. 삭제
4. 제1항에 있어서, 상기 추적 블록은 상기 메모리의 하나의 블록에 대한 단일 리던던트 메모리 블록(single redundant memory block)으로서 프로그래밍되는 방법.
5. 제1항에 있어서, 상기 추적 블록은 복수의 미니-어레이들(mini-arrays)(202)이고, 상기 메모리의 각각의 블록은 개별 미니-어레이 또는 그것과 연관된 개별 미니-어레이의 일부분을 갖는 방법.
6. 제1항에 있어서,
   상기 추적 블록을 프로그래밍하는 단계는, 상기 메모리의 각각의 블록들과 연관된 상기 메모리의 미니-어레이의 적어도 일부분을 특정 패턴에 따라 프로그래밍하는 단계(204)를 포함하고,
   상기 추적 블록에 대한 평균 문턱 전압을 결정하는 단계는, 각각의 미니-어레이의 적어도 일부분에 대한 평균 문턱 전압을 결정하는 단계(206)를 포함하고,
   상기 추적 블록을 재프로그래밍하는 단계는, 상기 미니 어레이의 적어도 일부분을 그것과 연관된 블록이 프로그래밍될 때 상기 특정 패턴에 따라 재프로그래밍하는 단계(210)를 포함하고,
   상기 방법은,
   상기 미니-어레이의 적어도 일부분에 대해, 그것과 연관된 상기 메모리의 블록이 판독될 때 미니-어레이 마진 검색(mini-array margin search)을 완료하는 단계(208); 및
   상기 미니-어레이의 적어도 일부분과 연관된 프로그램 블록을 판독할 때의 상기 미니-어레이의 적어도 일부분의 평균 문턱 전압과 상기 미니-어레이의 적어도 일부분에 대한 상기 평균 문턱 전압 사이의 차이를 결정하는 단계
   를 더 포함하고,
   상기 워드라인 전압을 조정하는 단계는, 상기 차이만큼 상기 워드라인 전압 레벨을 조정하는 단계(116)를 포함하는 방법.
7. 제6항에 있어서, 상기 미니-어레이의 적어도 일부분의 프로그래밍은 그것과 연관된 프로그램 블록의 프로그래밍과 동시 발생하는(contemporaneous) 방법.
8. 제1항에 있어서,
   상기 메모리의 리던던트 블록을 상기 메모리의 복수의 프로그램 블록들 중 하나의 프로그램 블록과 연관시키는 단계(104)
   를 더 포함하고,
   상기 추적 블록을 프로그래밍하는 단계(106)는, 리던던트 블록을 상기 특정 패턴에 따라 프로그래밍하는 단계를 포함하고,
   상기 결정하는 단계(108)는, 상기 리던던트 블록에 대해 평균 비순환 문턱 전압을 결정하는 단계를 포함하고,
   상기 소거하는 단계(110)는, 상기 리던던트 블록을 그것의 프로그램 블록이 소거될 때 소거하는 단계를 포함하고,
   상기 재프로그래밍하는 단계(112)는, 상기 리던던트 블록을 그것의 프로그램 블록이 프로그래밍될 때 상기 특정 패턴에 따라 재프로그래밍하는 단계를 포함하고,
   상기 방법은,
   상기 리던던트 블록에 대해 현재의 순환 후의(post-cycled) 평균 문턱 전압을 결정하는 단계(114)
   를 더 포함하는 방법.
9. 제8항에 있어서, 상기 조정하는 단계는 상기 워드라인 전압 레벨을 상기 비순환 평균 문턱 전압과 상기 리던던트 블록에 대한 상기 현재의 순환 후의 평균 문턱 전압 사이의 차이와 같은 양만큼 증가시키는 단계를 더 포함하는 방법.
10. 제1항에 있어서,
    상기 메모리의 각 프로그램 블록을 미니-어레이의 적어도 일부분과 연관시키는 단계(202)
    를 더 포함하고,
    상기 프로그래밍하는 단계는, 상기 미니-어레이의 적어도 일부분 각각을 특정 패턴에 따라 프로그래밍하는 단계(204)를 포함하고,
    상기 결정하는 단계는, 미니-어레이의 적어도 일부분 각각에 대해 평균 비순환 문턱 전압을 결정하는 단계(206)를 포함하고,
    상기 재프로그래밍하는 단계는, 상기 미니-어레이의 적어도 일부분을 그것과 연관된 프로그램 블록이 프로그래밍될 때 상기 특정 패턴에 따라 재프로그래밍하는 단계(210)를 포함하고,
    상기 방법은,
    상기 미니-어레이의 적어도 일부분과 연관된 프로그램 블록이 그것의 현재의 순환 후의 문턱 전압 평균과 상기 미니-어레이의 적어도 일부분에 대한 상기 평균 비순환 문턱 전압 사이의 차이를 결정하기 위해 판독될 때, 상기 미니-어레이의 적어도 일부분에 대해 미니-어레이 마진 검색을 완료하는 단계(208)
    를 더 포함하는 방법.
11. 제10항에 있어서, 상기 미니-어레이의 적어도 일부분과 연관시키는 단계는, 미니-어레이의 페이지 또는 미니-어레이의 페이지의 적어도 일부분을 각 프로그램 블록에 할당하는 단계를 포함하는 방법.
12. 제1항에 있어서, 상기 빠른 전하 손실 보상을 결정하는 단계는,
    특정 패턴에 따라 프로그래밍된 상기 메모리의 추적 블록에 대해 비순환 평균 문턱 전압을 결정하는 단계;
    상기 추적 블록에 대한 상기 평균 문턱 전압을 저장하는 단계;
    상기 메모리의 복수의 메모리 블록들 중 하나의 메모리 블록의 소거를 모니터링하는 단계;
    상기 복수의 메모리 블록들 중 모니터링되는 하나의 메모리 블록이 소거될 때마다 상기 추적 블록을 소거하는 단계;
    상기 추적 블록을 상기 특정 패턴에 따라 재프로그래밍하는 단계;
    상기 추적 블록에 대한 현재의 순환 후의 평균 문턱 전압 레벨을 결정하는 단계;
    상기 현재의 순환 후의 평균 문턱 전압 레벨에 기초하여 정정 전압을 결정하는 단계; 및
    검증을 위해 상기 정정 전압을 프로그램 검증 레벨에 더하는 단계
    를 더 포함하는 방법.
13. 제12항에 있어서, 상기 정정 전압을 결정하는 단계는 상기 현재의 순환 후의 평균 문턱 전압을 상기 저장된 비순환 평균 문턱 전압에서 빼는 단계를 포함하는 방법.
14. 메모리 디바이스(300)로서,
    복수의 프로그램 블록들을 갖는, 비휘발성 메모리 셀들의 어레이(330); 및
    상기 프로그램 블록들 중 적어도 하나의 프로그램 블록과 연관된 적어도 하나의 추적 블록(332) ? 상기 적어도 하나의 추적 블록은 상기 연관된 프로그램 블록에 대한 빠른 전하 손실 보상의 결정을 허용하도록 평균 문턱 전압을 저장함 ?
    을 포함하는 메모리 디바이스.
15. 제14항에 있어서,
    상기 추적 블록의 본래의 평균 문턱 전압을 저장하고 상기 본래의 평균 문턱 전압을 상기 평균 문턱 전압에 비교하여 상기 빠른 전하 손실 보상을 결정하는, 상기 메모리 상의 논리 회로
    를 더 포함하는 메모리 디바이스.
16. 제14항에 있어서, 상기 적어도 하나의 추적 블록은 주 프로그램 어레이 블록들 중 하나의 주 프로그램 어레이 블록에 연관되는 복수의 미니-어레이들, 미니-어레이 또는 그의 일부분이고, 각각의 미니-어레이 또는 그의 일부분은 그것의 주 프로그램 어레이 블록에 대한 전하 손실 보상의 결정을 허용하기 위해 그것과 연관된 주 프로그램 어레이 블록의 현재의 순환 후의 평균 문턱 전압을 저장하는 메모리 디바이스.
17. 제16항에 있어서, 각각의 미니-어레이는 복수의 블록들을 포함하는 메모리 디바이스.
18. 제16항에 있어서,
    각각의 미니-어레이 또는 그의 일부분의 비순환 평균 문턱 전압을 저장하고 상기 비순환 평균 문턱 전압을 상기 현재의 순환 후의 평균 문턱 전압에 비교하여 그것의 주 프로그램 어레이 블록에 대한 상기 전하 손실 보상을 결정하는, 상기 메모리 상의 논리 회로를 더 포함하는 메모리 디바이스.
19. 제14항 내지 제18항 중 어느 한 항에 있어서,
    상기 메모리 디바이스는 시스템의 프로세서(310)에 동작적으로 연결되는 메모리 디바이스.

Images