TW201835916A - 用於自動化動態字線開始電壓之裝置與方法 - Google Patents

用於自動化動態字線開始電壓之裝置與方法 Download PDF

Info

Publication number
TW201835916A
TW201835916A TW106112979A TW106112979A TW201835916A TW 201835916 A TW201835916 A TW 201835916A TW 106112979 A TW106112979 A TW 106112979A TW 106112979 A TW106112979 A TW 106112979A TW 201835916 A TW201835916 A TW 201835916A
Authority
TW
Taiwan
Prior art keywords
block
word line
memory device
open
memory
Prior art date
Application number
TW106112979A
Other languages
English (en)
Other versions
TWI699759B (zh
Inventor
迪拉札 施利尼法山
傑佛瑞 M 蔡
阿里 莫罕默德薩達
泰瑞 M 關季凱
Original Assignee
美商美光科技公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商美光科技公司 filed Critical 美商美光科技公司
Publication of TW201835916A publication Critical patent/TW201835916A/zh
Application granted granted Critical
Publication of TWI699759B publication Critical patent/TWI699759B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)
  • Memory System (AREA)

Abstract

本發明係關於用於一自動化動態字線開始電壓(ADWLSV)之裝置及方法。一例示性裝置包含一控制器及一記憶體器件。該記憶體器件經組態以在該記憶體器件內部維持該記憶體器件中之數個開放區塊之一狀態。該狀態可包含在該各自數目個開放區塊中起始一程式化操作。回應於自該控制器接收導引對一字線之該程式化操作之起始之一請求，判定相對於與該字線相關聯之其他記憶體胞群組而首先程式化之與該字線相關聯之一記憶體胞群組，且在包含於一開放區塊之該狀態中的情況下，維持該記憶體胞群組依其係待程式化之第一群組之一電壓。

Description

用於自動化動態字線開始電壓之裝置與方法
本發明大體上係關於半導體記憶體及方法，且更特定言之，係關於用於一種自動化動態字線開始電壓之裝置及方法。
記憶體器件通常提供為電腦或其他電子器件中之內部半導體積體電路。存在許多不同類型之記憶體，包含揮發性記憶體及非揮發性記憶體。揮發性記憶體可需要電力來維持其資料且尤其包含隨機存取記憶體(RAM)、動態隨機存取記憶體(DRAM)及同步動態隨機存取記憶體(SDRAM)。非揮發性記憶體可藉由在未通電時保留所儲存之資料而提供持續性資料，且可尤其包含NAND快閃記憶體、NOR快閃記憶體、唯讀記憶體(ROM)、電可擦除可程式化ROM (EEPROM)、可擦除可程式化ROM (EPROM)及電阻可變記憶體(諸如相變隨機存取記憶體(PCRAM)、電阻隨機存取記憶體(RRAM)及磁阻隨機存取記憶體(MRAM))。 記憶體器件可被組合在一起以形成一記憶體系統之一儲存磁碟區，諸如一固態硬碟機(SSD)。一固態硬碟機可包含非揮發性記憶體(例如NAND快閃記憶體及NOR快閃記憶體)，及/或可包含揮發性記憶體(例如DRAM及SRAM)，以及各種其他類型之非揮發性及揮發性記憶體。 一SSD可用於取代硬碟機作為一電腦之主儲存磁碟區，此係因為固態硬碟機可在效能、大小、重量、耐用性、操作溫度範圍及電力消耗方面優於硬碟機。例如，SSD可歸因於其等無移動部件(其可避免與磁碟機相關聯之搜尋時間、延時及其他機電延遲)而具有比磁碟機優異之效能。 應用至一記憶體器件(諸如一SSD)之記憶體胞之累積程式化及擦除(P/E)循環可導致該等記憶體胞之程式化時間隨著P/E循環之數目增加而變得更快。該等記憶體胞相對於在一第一P/E循環附近使用之一程式化電壓變得以一逐漸減小之程式化電壓程式化可促成該程式化時間變得更快。因而，在該等記憶體胞之一使用壽命內將一字線開始電壓匹配至程式化速度之一嘗試可係有用的。
本發明係關於用於自動化動態字線開始電壓(ADWLSV)之裝置及方法。如本文中所描述，一字線開始電壓旨在意謂施加至一字線(在本文中亦稱為一「存取線」)用於程式化(例如，執行一寫入操作至)與該字線相關聯(例如，耦合至該字線)之一開始電壓(例如，選自一序列脈衝電壓)。 一例示性裝置包含一控制器及一記憶體器件。該記憶體器件經組態以在該記憶體器件內部維持該記憶體器件中之數個開放區塊之一狀態。該狀態可包含在各自數目個開放區塊起始之一程式化操作。回應於自該控制器接收導引對一字線之該程式化操作之起始之一請求，判定相對於與該字線相關聯之其他記憶體胞群組而首先程式化之與該字線相關聯的一記憶體胞群組，且包含於一開放區塊之狀態中的情況下，維持依其該記憶體胞群組係待程式化之第一群組之一電壓。 在數項實施例中，依其該第一記憶體胞群組程式化之該電壓可包含依其該第一記憶體胞群組首先超過一程式化臨限值之電壓。該程式化臨限值可(例如)係在一記憶體胞群組(例如，頁)中轉變(例如，自0至1，或反之亦然)至或超過一臨限數目的單位階胞(SLC)之數目。在數項實施例中，該臨限數目可係總數目個記憶體胞之特定數目個記憶體胞及/或該等記憶體胞之一百分比以及其他可能臨限值。 在本發明之以下詳細描述中，參考形成本發明之一部分之附圖，且在附圖中以繪示方式展示可如何實踐本發明之數項實施例。此等實施例被足夠詳細地描述以使一般技術者能夠實踐本發明之該等實施例，且應瞭解可利用其他實施例；及可在不脫離本發明之範疇之情況下作出程序、電及/或結構變化。 如本文中所使用，「數個」特定事物可係指此等事物之一或多者(例如，數個記憶體器件可係指一或多個記憶體陣列)。「複數個」意欲係指一個以上此等事物。此外，可以一允許意義(即，具有可能，能夠)而非以強制性意義(即，必須)貫穿本申請案使用字「可」及「可能」。術語「包含」及其衍生詞意謂「包含，但不限於」。術語「耦合(coupled及coupling)」意謂直接或間接實體上連接或存取及移動(傳輸)命令及/或資料，如適用於上下文。 本文中之圖遵循一編號慣例，其中第一數字或若干數字對應於圖編號且其餘數字識別圖式中之一元件或組件。可藉由使用類似數字而識別不同圖之間之類似元件或組件。例如，104可係指圖1中之元件「04」，且一類似元件可在圖2中被稱為204。如將瞭解，在本文中之各種實施例中所展示之元件可新增、交換及/或免除以便提供本發明之數個額外實施例。另外，如將瞭解，圖中所提供元件之比例及相對尺度意欲繪示本發明之實施例，且不應被理解為限制意義。 圖1係根據本發明之數項實施例之呈用於ADWLSV之一運算系統100形式的一裝置之一方塊圖。如本文中所使用，一主機(例如，102)、一記憶體器件系統(例如，104)、一主機控制器(例如，系統控制器118)、一記憶體器件控制器(例如，器件控制器120)或一ADWLSV開放區塊清單(例如，122)亦可各被單獨視為一「裝置」。 運算系統100包含透過一器件介面108耦合至一主機102之一記憶體器件系統104 (例如，一SSD)。如本文中所使用，「耦合至」意欲係指組件之間之一連接，其可係一間接通信連接或直接通信連接(例如，無中介組件)，無論有線或無線，包含諸如電、光學、磁性等之連接。記憶體器件系統104可(例如)係使用數個SSD實施之一固態儲存設備。除在該主機內部之該控制器(例如，系統控制器118)外，運算系統100可包含在記憶體器件系統104內部之一控制器(例如，器件控制器120)。器件控制器120可經由數個適合記憶體介面(未展示)耦合至記憶體器件系統104中之數個記憶體資源。在數項實施例中，該等記憶體資源可包含數個SSD記憶體資源，諸如揮發性記憶體器件124及/或非揮發性記憶體器件126。 應用至該記憶體器件(諸如一SSD)之記憶體胞的P/E循環愈多，針對該等記憶體胞之一程式化時間(例如，如藉由實耗時間、速度及/或程式化速率量測)可相對於在該記憶體器件之使用壽命中之一第一P/E循環附近的一程式化時間變得愈快。該等記憶體胞變得相對於在該第一P/E循環附近使用之一程式化電壓以一逐漸減小之程式化電壓程式化可促成該程式化時間變得更快。該程式化時間可進一步受施加至一選定字線以達到針對該等記憶體胞之一臨限電壓(Vt) (例如，該Vt亦可在減小)之數個程式化脈衝的影響。 在一些先前實施方案中，一固定字線開始電壓可被設定為經預計以在該等記憶體胞之一經預計最後P/E循環附近使用之一電壓。在一些先前實施方案中，可貫穿該記憶體器件之一使用壽命使用相同數目個程式化脈衝以維持針對該等記憶體胞之一恆定程式化時間。然而，在各種考量間，與記憶體胞之不同分組相關聯及/或在一字線之不同位置處(例如，如本文中所描述之頁、區塊、超級區塊)之記憶體胞的Vt可在該記憶體器件之使用壽命中之相同點處變動，藉此影響針對記憶體之該等不同分組及/或該字線之該等不同位置處之一適當字線開始電壓。 貫穿該記憶體器件之使用壽命，本文中所描述之該ADWLSV將一字線開始電壓動態地匹配至與該字線相關聯之該等記憶體胞。該匹配可包含(例如)對一記憶體胞群組(例如，一記憶體胞頁)之Vt移動進行動態地取樣(例如，藉由施加脈衝電壓序列)。此可藉由該記憶體器件(例如，而非一主機)追蹤與該字線相關聯之該等記憶體胞之Vt且相應地動態地調整(例如，增加)該字線開始電壓而改良(例如，減小)該程式化時間。 例如，可藉由增加該字線開始電壓以更接近地匹配與該字線相關聯及/或在一頁區塊中之待程式化之一第一(例如，最快)記憶體胞群組(例如，一頁)且針對其他頁使用相同的增加之字線開始電壓而減小該程式化時間。針對待程式化之該第一頁判定一適當字線開始電壓可允許繞過(例如，跳過)脈衝電壓序列中之較低字線開始電壓，藉此將該字線開始電壓增加至更接近待程式化之該第一頁之字線開始電壓。如本文中所描述，利用針對待程式化之該第一頁判定之增加的字線開始電壓可實現不利用該脈衝電壓序列來判定針對與相同字線相關聯及/或在相同區塊中之其他頁之一適當字線開始電壓。此外，利用待程式化之第一頁指示有效用於程式化該第一頁之該脈衝電壓序列之一低(例如，最低)脈衝電壓被選定作為針對所有頁之字線開始電壓，藉此減小過衝針對其他頁之記憶體胞之一Vt的可能性。 一ADWLSV開放區塊清單(例如，122)可與在記憶體器件系統104內部之器件控制器120相關聯(例如，形成為其之部分)。在數項實施例中，項目可儲存於一ADWLSV開放區塊清單中(例如，如在522處所展示且結合圖5所描述)直至被移除(例如，擦除)。 與先前方法比較，本發明之數項實施例可提供諸如改良對記憶體胞群組(諸如，頁、區塊及/或超級區塊)之程式化效能(例如，寫入、讀取、擦除、更新操作以及對記憶體胞執行之其他可能程式化操作)之益處。如本文中所描述，一區塊可係指經組態以儲存複數個資料頁(例如，邏輯頁)之一實體記憶體胞區塊。 一「開放」區塊可係指一實體記憶體胞區塊，其中回應於接收導引對耦合至該區塊之一字線之一程式化操作之起始(例如，起始一寫入操作之一命令)之一請求，儲存經起始程式化操作之一指示器(例如，一項目)以記錄該區塊係開放的。在數項實施例中，該區塊及/或超級區塊可保持開放直至該區塊及/或該超級區塊中之一最後頁被程式化，接收導引對一已經程式化區塊及/或超級區塊之一第一頁之一程式化操作之起始之一請求(例如，一寫入命令)，及/或接收移除(例如，清除、擦除、覆寫)一區塊及/或超級區塊之一特定項目之一命令。 在數項實施例中，一超級區塊可係指在一多平面記憶體器件中作為與一字線相關聯之一第一頁群組之一第一平面中的一第一區塊及作為與該字線相關聯之一第二頁群組之一第二平面中的一第二區塊。如本文中所使用，可利用諸如第一、第二等之術語來區分一個元件與一類似元件(例如，一多平面記憶體器件之該等平面)，且可不(如適合於背景內容)表示此等元件之一序數序列及/或此一元件在此等元件之一序列中之的位置(例如，一「第一區塊」之引述可不意指彼區塊係一區塊序列之一開始或結束處之第一區塊)。另外，一多平面記憶體器件可包含兩個以上平面(例如，如343處所展示及結合圖3所描述之四個平面)。例如，在數項實施例中，一多平面記憶體器件可包含2、4、8、16等個平面以及其他可能數目個平面。 在數項實施例中，可經由一主機控制器(例如，系統控制器118)將導引該程式化操作之起始之該請求自主機102發佈至一記憶體器件控制器(例如，裝置控制器120)。一設定特徵介面(例如，119)可與系統控制器118相關聯(例如，形成為其之部分)。在619處展示且結合圖6描述設定特徵介面119之一實施例。 例示性主機102可包含膝上型電腦、個人電腦、數位相機、數位記錄及播放器件、行動電話、PDA (個人數位助理)、記憶卡讀取器及介面集線器以及其他主機系統。一主機介面106可包含一串列進階附接技術(SATA)、周邊組件互連快速(PCIe)或一通用串列匯流排(USB)以及用於與主機組件互動之其他連接器及介面。一般言之，與器件介面108組合之主機介面106可提供用於在記憶體器件系統104與主機102之間傳遞控制、位址、資料及其他信號之一介面。 主機102可包含耦合至一記憶體及匯流排控制107之數個處理器105 (例如，平行處理器、協同處理器、一中央處理單元(CPU)等)。處理器105可係(例如)數個微處理器或一些其他類型之控制電路，諸如數個特定應用積體電路(ASIC)。運算系統100之其他組件亦可具有處理器。記憶體及匯流排控制107可具有耦合至其之記憶體116及/或其他組件。在此實例中，記憶體及匯流排控制107耦合至一主機記憶體116，其在數項實施例中可包含揮發性記憶體(例如，DRAM)及/或非揮發性記憶體(例如，NAND)以及其他類型之記憶體。在此實例中，一周邊設備及匯流排控制109可耦合(例如，經由主機介面106)至主機記憶體116、一快閃隨身碟(未展示) (例如，經由一通用串列匯流排(USB)介面)、一非揮發性記憶體主機控制介面(NVMHCI)快閃記憶體(未展示)及/或記憶體器件系統104 (例如，經由系統控制器118且透過器件介面108)。在數個不同運算系統中，記憶體器件系統104可作為一硬碟機(HDD)之補充或替代使用。圖1中所繪示之運算系統100係此一系統之一項實例；然而，本發明之實施例不限於圖1中所展示之組態。 作為一項實例，記憶體器件系統104可係一SSD。記憶體器件系統104可包含經由一匯流排耦合至數個記憶體資源(例如，揮發性記憶體器件124及/或非揮發性記憶體器件126)之器件控制器120 (例如，記憶體控制電路、韌體及/或軟體)。結合圖2及圖3進一步描述SSD記憶體資源之實例。在232處展示且結合圖2描述用於將器件控制器120耦合至一單個單元記憶體器件230之匯流排(例如，接針)之實例(例如，作為輸入/輸出(I/O)線I/O 0、I/O 1…、I/O 7，儘管此等I/O線之數目不限於8個I/O線)。在342處展示且結合圖3描述用於將器件控制器120耦合至一多平面記憶體器件340 (包含複數個平面343)之匯流排(例如，接針)之實例(例如，作為資料(DQ)匯流排DQ 0、DQ 1、…、DQ 7，儘管此等DQ匯流排之數目不限於8個I/O線)。藉由實例呈現圖2中所展示之具有I/O線232之單個單元記憶體器件230及圖3中所展示之具有DQ匯流排342之多平面記憶體器件340；然而，本發明之實施例不限於匯流排之此等實例。 系統控制器118包含用於與主機102通信之主機介面106及在揮發性記憶體資源124及/或非揮發性記憶體資源126中經由匯流排232及/或342以及其他可能性與剛剛所描述之記憶體器件230及/或340通信之一器件介面108。各種匯流排亦可在記憶體器件140及/或其器件控制器120與系統控制器118之間發送及/或接收各種信號(例如，尤其資料信號、控制信號及/或位址信號)。 儘管圖1中所繪示之實例包含充當一匯流排之一單個器件介面108，然記憶體器件系統104可包含一單獨資料匯流排(DQ匯流排)、控制匯流排及/或位址匯流排。此等匯流排可具有各種類型之匯流排結構，包含(但不限於)與以下相關之匯流排結構：開放NAND快閃介面(ONFI)、緊密快閃介面、多媒體卡(MMC)、安全數位(SD)、CE-ATA、工業標準架構(ISA)、微通道架構(MSA)、擴展ISA (EISA)、智慧型驅動電子器件(IDE)、VESA局域匯流排(VLB)、周邊組件互連(PCI)、卡片匯流排、通用串列匯流排(USB)、進階圖形埠(AGP)、個人電腦記憶卡國際協會匯流排(PCMCIA)、火線(IEEE 1394)及小型電腦系統介面(SCSI)。系統控制器118可經組態以支援與記憶體器件系統140相關聯之各種資料介面類型(NV-DDR、NV-DDR2、NV-DDR3等)。 在數項實施例中，系統控制器118可包含一轉譯組件(未展示)，該轉譯組件可係(例如)與在主機102與記憶體器件系統104之間之邏輯-實體位址轉譯相關聯的一快閃記憶體轉譯層(FTL)。例如，該轉譯組件可包含邏輯區塊位址(LBA)至實體區塊位址(PBA)之一映射表。本文中所描述之頁、區塊、平面、超級區塊及/或相關聯字線亦可自邏輯位址映射至實體位址(例如，藉由器件控制器120)。例如，如表中記錄所展示且結合圖4及圖5所描述之超級區塊446及551、區塊552及平面443之狀態可各包含至其實體位址之一鏈路，其與至與該等實體位址相關聯(例如，耦合)之該等字線之各者的一位址組合。儘管圖1中未展示，然器件控制器120亦可包含實施為硬體、韌體及/或軟體且與記憶體器件系統104之管理相關聯之各種其他組件。 圖2係根據本發明之數項實施例之呈經組態以執行ADWLSV操作的一記憶體器件230形式之一裝置之一方塊圖。圖2中所繪示之記憶體器件230展示可在數項實施例中用於執行ADWLSV操作之單個單元記憶體器件之一實例，如本文中所描述。記憶體器件230可經組態為一揮發性記憶體資源(例如，DRAM以及其他揮發性記憶體器件組態)或為一非揮發性記憶體資源(例如，NAND以及其他非揮發性記憶體器件組態)。 如結合圖1所描述，圖2中所繪示之記憶體器件230可包含數個匯流排232 (例如，I/O 0、I/O 1、…、I/O 7)，其等用於耦合至在包含記憶體器件230之記憶體器件系統104內部之器件控制器120 (例如，用於如藉由在主機102內部之系統控制器118經由器件介面106導引之程式化操作之輸入及/或輸出)。在數項實施例中，記憶體器件230可包含複數個區塊，如本文中所描述。作為一項實例，一單個區塊(例如，231)可包含與數個字線(未展示)相關聯之64個頁。在此實例中，各與一單個字線相關聯之八個頁針對單個區塊231產生64個頁，其中各字線耦合至一單個匯流排(例如，圖2中之八個匯流排232)。在數項實施例中，各頁可具有2048 (2K)位元組之一資料儲存容量且記憶體器件230可具有1024 (1K)個區塊；然而，本發明之實施例不限於圖2中所展示之組態。 結合圖2所描述之各字線可耦合至一匯流排232。在數項實施例中，各匯流排可耦合至一或多個字線。例如，每匯流排232之複數個字線可在區塊231中經垂直定向(例如，堆疊)以形成匯流排數目(例如，圖2中之八個)乘以每匯流排232之複數個字線數目之一倍數作為每區塊231之字線數目。 圖3係根據本發明之數項實施例之呈經組態以執行ADWLSV操作的一多平面記憶體器件340形式之一裝置之一方塊圖。圖3中所繪示之多平面記憶體器件340展示可在數項實施例中用於執行ADWLSV操作之一四平面記憶體器件(例如，如343處所展示之平面0、平面1、平面2及平面3，儘管實施例可包含2、4、8、16等個平面)之一實例。多平面記憶體器件340之複數個平面之一組合可被稱為一邏輯單元(LUN)。多平面記憶體器件340可經組態為一揮發性記憶體資源(例如，DRAM以及其他揮發性記憶體裝置組態)或為一非揮發性記憶體資源(例如，NAND以及其他非揮發性記憶體器件組態)。為明確起見，下文在非揮發性NAND組態中描述圖3中所繪示之多平面記憶體器件340。 在數項實施例中，LUN 340可提供結合圖1所展示且描述之記憶體器件系統104之一儲存磁碟區。平面343可係晶粒或晶片，其等在被組合時可被稱為LUN 340。例如，平面343可係各包含數個晶粒之多晶片封裝(MCP)該等晶粒可係(例如)包含數個NAND快閃記憶體胞陣列及相關聯周邊電路(例如，寫入電路、讀取電路、I/O電路、緩衝器等)之NAND晶粒。 如結合圖1所描述，圖3中所繪示之LUN 340可包含用於耦合至在記憶體器件系統104內部之器件控制器120之數個匯流排342 (例如，資料匯流排DQ 0、DQ 1、…、DQ 7) (例如，用於如藉由在主機102內部之系統控制器118經由器件介面106導引之程式化操作之輸入及/或輸出)。在數項實施例中，記憶體平面343之各者可包含複數個區塊，如本文中所描述。作為一項實例，各平面中之一單個區塊(例如，341)可包含與數個字線(未展示)相關聯之128個頁。在此實例中，各與一單個字線相關聯之16個頁針對各平面343中之一單個區塊341產生128個頁，其中各字線耦合至一單個匯流排(例如，圖3中之八個匯流排342)。在數項實施例中，各頁可具有8192 (8K)位元組之一資料儲存容量且LUN 340之各平面343可具有2048 (2K)個區塊。如圖3中所繪示，LUN之該等平面之組合可包含8192 (8K)個區塊(4個平面乘以每平面2048個區塊等於8192個區塊)；然而，本發明之實施例不限於圖3中所展示之組態。 系統控制器118及/或器件控制器120可將LUN 340之該等區塊(連同其中之該等頁)之一組合定址為一單個單元(例如，一超級區塊，如446處所展示且結合圖4所描述)。例如，針對圖3中所展示之包含8192個區塊之四個平面LUN 340，平面0可包含區塊0、4、…、8188，平面1可包含區塊1、5、…、8189，平面2可包含區塊2、6、…、8190及平面3可包含區塊3、7、…、8191。因此，作為一項實例，一超級區塊可定址於對應平面0、1、2及3之區塊0、區塊1、區塊2及區塊3處用於執行一程式化操作，其包含執行一ADWLSV操作。 結合圖3所描述之各字線可耦合至一匯流排342。在數項實施例中，各匯流排可耦合至一或多個字線。例如，每匯流排342之複數個字線可在各平面343之各區塊341中經垂直定向(例如，堆疊)以形成匯流排數目(例如，圖3中之八個)乘以每匯流排342之複數個字線數目之一倍數作為每區塊341之字線數目。 在圖3中所展示之實例中，各區塊0、1、…、8191及/或由來自時脈0、1、2及3之各者之一區塊形成的超級區塊包含可作為一單元一起被擦除之記憶體胞(例如，各實體區塊中之該等胞可作為一擦除單元依一實質上同時之方式被擦除)。各區塊可包含可各耦合至一各自字線(例如，存取線)之數個記憶體胞實體列。各區塊中之列之數目可係32、64、128，但實施例不限於特定數目個列，其等可被統稱為每區塊之列。 如一般技術者將瞭解，耦合至一字線之各列可包含胞之數個實體頁。胞之一實體頁可係指可一起或作為一功能群組被程式化及/或寫入之數個記憶體胞。例如，各列可包含胞之多個實體頁(例如，一偶數頁與耦合至偶數個位元線之胞相關聯且一奇數頁與耦合至奇數個位元線之胞相關聯)。另外，針對包含多位階胞之實施例，一實體頁可儲存多個資料邏輯頁，其中在一實體頁中之各胞朝向一邏輯下部頁貢獻一位元，朝向一邏輯上部頁貢獻一位元且朝向各自數目個邏輯中間頁貢獻一或多個位元。 在數項實施例中，經描述為針對圖2中所繪示之記憶體器件230及/或圖3中所繪示之LUN 340的例示性記憶體資源之NAND記憶體器件可包含NAND晶粒(例如，NAND快閃記憶體陣列)，該等NAND晶粒具有經組態以儲存一單個資料單元(例如，一個位元)之單位階胞(SLC)及/或經組態以儲存一個以上資料單元之多位階胞(MLC)。另外，該等胞可能可經由各種不同程式化程序程式化，其可取決於每胞儲存之資料單元之數量；然而，經組態以儲存每胞之特定數量之資料單元(例如，2個位元、3個位元、4個位元等)之胞可能可經由不同程式化程序程式化。例如，一3位元MLC可能可經由一兩階段程式化程序(例如，一4-8程序，其中一第一程式化階段基於一下部頁及中間頁資料狀態將該等胞之臨限電壓自一擦除狀態放置於四個分佈的一者中且其中一第二程式化階段基於上部頁資料狀態將該等胞之臨限電壓自四個分佈之一者放置於八個分佈的一者中)或一三階段程式化程序(例如，一2-4-8程序)程式化。 本發明之實施例不限於圖3中所展示之實例。例如，根據本發明之實施例之記憶體系統可包含每LUN 340四個以上或四個以下平面343且不限於一特定記憶體陣列架構(例如，NAND、NOR、DRAM、PCM等)。另外，儘管圖1中展示每記憶體器件系統之一個器件控制器120，然實施例可包含圖2中之每記憶體器件230之一器件控制器120及/或圖3中每LUN 340或其平面343之一器件控制器120 (例如，每NAND晶粒之一個控制器)。 記憶體器件230及/或340連同記憶體器件系統104之器件控制器120經組態以追蹤及/或控制程式化操作(例如，寫入操作)。在數項實施例中，器件控制器120 (例如，與在522處所展示且結合圖5所描述之一相關聯ADWLSV開放區塊清單組合)可在記憶體器件系統104內部維持記憶體器件中之數個開放區塊之一狀態(例如，ADWLSV開放區塊清單522)。該狀態可包含(例如，藉由ADWLSV開放區塊清單522中出現之區塊)在各自數目個開放區塊中起始之一程式化操作。回應於(例如，自系統控制器118)接收導引對一字線之該程式化操作之起始之一請求，可在ADWLSV開放區塊清單522中記錄該狀態。此外，回應於該請求，可判定與該字線相關聯之一第一記憶體胞群組(例如，記憶體胞之一頁、區塊及/或超級區域，如本文中所描述)以相對於與該字線相關聯之其他記憶體胞群組而首先程式化。 在包含於一開放區塊之狀態中的情況下，可維持該第一記憶體胞群組依其程式化之一電壓。如本文中所描述，在數項實施例中，該第一記憶體胞群組依其程式化之該電壓可係該第一記憶體胞群組依其首先超過一程式化臨限值之電壓。該狀態可進一步包含開放區塊清單，該開放區塊清單包含指示ADWLSV開放區塊清單522中之頁、區塊、平面、超級區塊及/或該開放區塊之相關聯字線的數個邏輯及/或實體位址(例如，至其之一鏈路)之儲存。 記憶體器件系統104之器件控制器120可經進一步組態以將一序列脈衝電壓施加至該字線以判定與該字線相關聯之該第一記憶體胞群組依其首先程式化(例如，經由對Vt移動進行動態取樣)之該序列中的一特定電壓。該第一記憶體胞群組依其程式化之該電壓可用作為施加至與該字線相關聯之一第二記憶體胞群組的電壓用於對該第二記憶體胞群組執行之一程式化操作。例如，如555處所展示，在ADWLSV開放區塊清單522中，超級區塊1可具有經判定為(例如，在經組合以形成超級區塊1之區塊4、9、10及11之間)首先程式化之區塊之區塊11 (例如，在522處記錄)。在包含於ADWLSV開放區塊清單522之狀態中之資訊(例如，在553處所記錄)間可包含依其判定區塊11首先程式化之電壓。該第一記憶體胞群組依其程式化之該電壓可用作為用於對與該字線相關聯之一第二記憶體胞群組(例如，區塊4、9及10)執行的一程式化操作之一ADWLSV。 記憶體器件系統104之器件控制器120可經進一步組態以將脈衝電壓序列施加至該字線且在(例如，在ADWLSV開放區塊清單522中之)該開放區塊之狀態中將用於一程式化操作之一ADWLSV自動地(例如，動態地)更新為該第一記憶體胞群組依其程式化之電壓。在數項實施例中，可對應於與該開放區塊中之一字線相關聯之一區塊之移除(例如，擦除)，針對該字線動態地更新該ADWLSV。例如，該區塊可被移除，此係因為該區塊已被判定為不再係首先程式化之區塊。可使用脈衝電壓序列之應用已經判定為首先程式化之另一區塊自動地取代該區塊。 如本文中所描述，記憶體器件系統104之器件控制器120可經進一步組態以利用該第一記憶體胞群組依其程式化之電壓來在對一第二記憶體胞群組執行一程式化操作中繞過(例如，跳過)施加至與該字線相關聯的該第二記憶體胞群組之一脈衝電壓序列中之數個開始電壓。利用待程式化之該第一頁及/或區塊之該字線開始電壓可允許繞過該脈衝電壓序列中之較低字線電壓來將該字線開始電壓調整(例如，增加)為更接近首先程式化之開始電壓。利用經調整字線開始電壓可實現不利用該脈衝電壓序列來判定與該相同字線相關聯之其他頁及/或區域之一適當字線開始電壓。 在數項實施例中，系統控制器118可經由主機介面106耦合至主機102 (例如，該主機之組件，如本文中所描述)且經由器件介面108進一步耦合至(例如，在記憶體器件系統104內部之)數個記憶體器件。系統控制器118可經組態以導引對與一字線相關聯之一區塊之一頁的一寫入操作之起始。一例示性記憶體器件(例如，如230及/或340處所展示)可包含經組態以儲存資料頁之複數個區塊。該記憶體器件可經組態以使該區塊開放且回應於自系統控制器118接收導引該寫入操作之起始之寫入請求而判定首先程式化之該開放區塊之一特定頁。該記憶體器件可經進一步組態以在該記憶體器件內部維持該記憶體器件中之數個開放區塊之一狀態。在數項實施例中，該狀態可包含各自數目個開放區塊中之一經起始寫入操作及該特定頁(例如，該頁係一特定區塊之部分)依其係在該各自數目個開放區塊中程式化之該第一頁之一電壓。 與器件控制器120對比，在數項實施例中，系統控制器118未經組態以追蹤對應於該記憶體器件之頁之開放區塊。系統控制器118亦未經組態以更新一開放區塊之狀態以包含用於一寫入操作之一DWLSV作為該第一頁依其程式化的該電壓。進一步與器件控制器120對比，該系統控制器可包含經組態以導引在該記憶體器件內部維持之ADWLSV開放區塊清單522中之一項目554之移除的一設定特徵介面(例如，如圖1中之119處及圖6中之619處所展示)。該項目可包含供該第一頁使該開放區塊開放之一ADWLSV 553。 與系統控制器118對比，內部器件控制器120可經組態以追蹤對應於該記憶體器件之頁之開放區塊。進一步與系統控制器118對比，裝置控制器120可經組態以動態地更新用於經追蹤開放區塊之ADWLSV資訊553，其包含一特定頁依其係待程式化之第一頁之電壓。 在數項實施例中，該寫入請求(例如，來自系統控制器118)可包含一區塊識別符及/或一頁識別符(例如，用於導引該寫入操作之該區塊及/或頁之實體位址)。然而，當發送該寫入請求時，系統控制器118可不知曉該區塊識別符是否對應於一開放區塊。相比而言，一特定區塊係開放之狀態可藉由作為與器件控制器120相關聯之ADWLSV開放區塊清單522中之一區塊及/或超級區塊551的一項目554而記錄。 在數項實施例中，耦合至主機102之系統控制器118可係可經由一匯流排(例如，器件介面108)進一步耦合至該記憶體器件之一內部SSD器件控制器(例如，作為器件控制器120操作)之一系統SSD控制器。在數項實施例中，耦合至該內部SSD器件控制器之記憶體器件系統104中之該記憶體器件可係經組態為一揮發性記憶體資源(例如，如124處所展示且結合圖1及本文中別處所描述)及/或為一非揮發性記憶體資源(例如，如126處所展示且結合圖1及本文中別處所描述)之數個SSD。 一非揮發性記憶體資源之一實例可經組態為一非揮發性多平面記憶體資源(例如，結合圖3所描述之LUN 340)。該多平面記憶體資源可經組態以形成可各包含複數個平面443之一超級區塊(例如，結合圖4所描述之超級區塊446)。一超級區塊之一實例可包含作為與一字線相關聯之一第一頁群組之一第一平面(例如，平面1)中的一第一區塊及作為與該字線相關聯之一第二頁群組之一第二平面(例如，平面2)中的一第二區塊。該第一平面中之該第一區塊及該第二平面中之該第二區塊可經組態以如藉由該記憶體器件系統內部之該SSD控制器所導引而同時執行寫入操作。如本文中所描述，該記憶體器件(例如，該記憶體器件系統內部之該SSD控制器)可經進一步組態以利用該第一平面中之該第一頁或該第二平面中之該第二頁依其首先程式化的電壓作為在對與該字線相關聯之其他平面中之另一記憶體胞群組之一寫入操作中施加之電壓。 圖4繪示一表，該表繪示根據本發明之數項實施例之組合成超級區塊446的一多平面記憶體器件343之特定記憶體胞區塊之實例。根據本發明之數項實施例，記憶體胞群組可被組織為數個實體區塊。作為圖3中所繪示之一項實例，實體區塊之數目可被組織為一多平面記憶體器件340之平面0中之區塊0、4、…、8188、平面1中之區塊1、5、…、8189、平面2中之區塊2、6、…、8190及平面3中之區塊3、7、…、8191。 圖4中所繪示之該表展示數個例示性超級區塊446，該等超級區塊446組合來自已被利用或可潛在地被利用之平面0、1、2及3之各者之一個區塊以在一程式化操作(例如，一寫入操作)中形成一開放超級區塊。如本文中所描述，超級區塊(例如，超級區塊0、1、…、8)可經歷ADWLSV操作之執行以判定針對各超級區塊(例如，如522處所展示且結合圖5所描述)之一適當字線開始電壓。 在數個實例中，區塊之各種組合可經組合以形成一超級區塊。圖4繪示幾個此等實施例；然而，本發明之實施例不限於圖4中所展示之該等超級區塊之組態。例如，超級區塊0經展示以在對應平面0、1、2及3中包含區塊0、區塊5、區塊6及區塊7。超級區塊1經展示以在對應平面0、1、2及3中包含區塊4、區塊9、區塊10及區塊11。在其他超級區塊中，該表亦展示超級區塊8在對應平面0、1、2及3中包含區塊816、區塊817、區塊818及區塊819。 在圖4中將形成超級區塊446之區塊之組合數目展示為九；然而，實施例不限於該表中所列示之超級區塊之特定數目。例如，如由表中之省略號所指示，可在該表中列示來自適當平面0、1、2及3之區塊0、1、…、8191之任意組合。另外，為明確起見，該等超級區塊被列示為超級區塊號0、1、…、8。然而，如由超級區塊3與4及超級區塊5與 6之間之省略號所指示，在此等連續列示之超級區塊之間可存在任何數目個超級區塊，且在超級區塊8之後，其可影響編號序列及/或超級區塊之總數目。 圖5繪示一表，其繪示根據本發明之數項實施例之在多平面記憶體器件內部維持之一ADWLSV開放區塊清單522的實例。 如本文中所描述，一開放區塊可係指一實體記憶體胞區塊，其中回應於接收導引對耦合至該區塊之一字線之一程式化操作之起始的請求，儲存經起始程式化操作之一指示符(例如，一項目)以記錄該區塊係開放的。在數項實施例中，該區塊及/或超級區塊可保持開放直至該區塊及/或超級區塊中之一最後頁經程式化，接收導引對一已經程式化區塊及/或超級區塊之一第一頁之一程式化操作之起始的一請求(例如，經由器件控制器120來自系統控制器118之一寫入命令)，及/或接收移除(例如，擦除)一區塊及/或超級區塊之一特定項目之一命令。在數項實施例中，可利用一設定特徵介面(例如，如119及619處所展示且結合圖6進一步描述)經由器件控制器120自系統控制器118接收移除數個項目之一命令。 記憶體器件系統104可經組態以在記憶體器件系統104內部之ADWLSV開放區塊清單522中維持記憶體器件系統104中之數個開放區塊的一狀態。該狀態可包含一程式化操作已藉由特定區塊列示於該ADWLSV開放區塊清單中而在數個開放區塊中起始(例如，回應於接收導引對一字線之程式化操作之起始之一請求)。 如本文中所描述，在數項實施例中，一開放區塊清單可包含儲存於其中直至被移除之數個項目554。作為一項實例，圖5中所繪示之ADWLSV開放區塊清單522可允許(例如，限於)八個項目(例如，項目0、項目1、…、項目7)；然而，ADWLSV開放區塊清單之實施例不限於圖5中所展示之項目之數目。例如，一ADWLSV開放區塊清單可經組態以允許4、8、16、32等個開放區塊項目以及其他可能數目個項目。ADWLSV開放區塊清單522中之項目數目可由該記憶體器件及/或其一控制器中之可用面積、其複雜性及/或成本以及其他考量所判定。 在數項實施例中，可在一記憶體器件系統104內部維持圖5中所繪示之一例示性ADWLSV開放區塊清單522及/或與一多平面記憶體器件(例如，圖3中所展示且結合圖3描述之LUN 340)相關聯(例如，耦合至其)之一器件控制器(例如，記憶體器件系統104中所展示且結合圖1所描述之器件控制器120)內部，該記憶體器件系統104包含該器件控制器。ADWLSV開放區塊清單522可列示數個開放超級區塊551，在任何時間點，取決於程式化活動LUN 304，該等開放超級區塊551可不包含開放超級區塊、可包含一個開放超級區塊或複數個開放超級區塊(例如，如圖5中所展示之超級區塊0、…、7)。 針對各開放超級區塊551，記憶體器件系統104可判定(例如，經由對Vt移動進行動態地取樣)相對於與該字線相關聯且包含於該超級區塊中之其他區塊首先程式化之一記憶體群組(例如，一區塊552)。首先程式化之區塊552可與向其導引一程式化操作(例如，寫入操作)之一特定字線相關聯。區塊552之一指示符(例如，如結合圖4之平面0、1、2及3所展示及描述之區塊數目)可維持(例如，記錄)在ADWLSV開放區塊清單522中作為各項目544及/或各開放超級區塊551之狀態之部分。此外，在數項實施例中，ADWLSV資訊(info)可在ADWLSV開放區塊清單522中記錄為各項目544及/或各開放超級區塊551之狀態之部分。作為一項實例，進一步ADWLSV info 553可包含一特定區塊552依其係程式化之第一區塊之一特定電壓。 例如，在一第一時間點(例如，在下部ADWLSV開放區塊清單522被記錄之前)記錄之上部ADWLSV開放區塊清單522之項目1 (如555處加粗所展示)繪示將超級區塊1 (例如，如圖4中所展示)記錄為開放之項目1。如圖4中所展示，區塊11係在平面3中且係超級區塊1之部分，其與來自平面0之區塊4、來自平面1之區塊9及來自平面2之區塊10組合。圖5中之555處之項目1將522處之區塊11展示為相對於超級區域1之其他區塊4、9及10首先程式化。區塊11 ADWLSV info 553包含依其判定區塊11為程式化之第一區塊之特定電壓。因而，區塊11之特定電壓可用作用於程式化(例如，對其執行一寫入操作)與該字線相關聯(例如，耦合至其)及/或與區塊11組合以形成超級區塊1之其他區塊中之記憶體胞之字線開始電壓。 下部ADWLSV開放區塊清單522(其可係與如在一第二時間點(在上部ADWLSV開放區塊清單522被記錄之後)記錄之上部清單中所展示相同之開放區塊清單)之項目1 (如556處加粗展示)繪示將超級區塊8 (例如，如圖4中所展示)記錄為開放之項目1。如圖4中所展示，區塊817係在平面1中且係超級區域8之部分，其與來自平面0之區塊816、來自平面2之區塊818及來自平面3之區塊819組合。圖5中之556處之項目1將522處之區塊817展示為相對於超級區塊8之其他區塊816、818及819首先程式化。區塊817 ADWLSV info 553包含依其判定區塊817為程式化之第一區塊之特定電壓。因而，針對區塊817之特定電壓可用作為用於程式化與該字線相關聯及/或與區塊817組合以形成超級區塊8之其他區塊中之記憶體胞之字線開始電壓。 可在各種時間點動態地記錄(例如，更新)關於其他開放區塊及/或超級區塊(例如，針對項目0、1、…、7之各者)之類似狀態資訊(例如，以動態地記錄LUN 304之程式化活動)。例如，可藉由關於當前開放之一超級區塊(例如，一超級區塊8)之一項目(例如，在相同項目1處)自動地取代針對關於不再開放且藉此已自ADWLSV開放區塊清單522自動地移除(例如，擦除)之一超級區塊(例如，超級區塊1)之一項目(例如，項目1)的資訊。在至少一些實施例中，可藉由使用關於一當前開放超級區塊之資訊覆寫先前記錄之狀態資訊而取代一項目。 當ADWLSV開放區塊清單522之經允許項目(例如，八個項目)全部被利用時，可不允許關於一額外開放超級區塊項目(例如，超級區塊8)之資訊(例如，狀態)直至(例如，歸因於不再開放)移除關於已在ADWLSV開放區塊清單522中記錄之該等項目之至少一者(例如，超級區塊1)的資訊。在數項實施例中，可(例如，在一緩衝器中)儲存關於額外開放超級區塊之資訊直至移除關於已儲存於ADWLSV開放區塊清單522中之項目之資訊。替代地或另外，在數項實施例中，器件控制器120及/或系統控制器118 (例如，在619處所展示且結合圖6所描述之該等設定特徵介面)可經組態以導引在記憶體器件系統104內部維持之ADWLSV開放區塊清單522中允許之項目的數目之調整。 在數項實施例中，歸因於(例如)對一超級區塊之複數個區塊之一寫入操作經完成(例如，該超級區塊之一最後區塊中之一最後頁經程式化)，可移除關於已在ADWLSV開放區塊清單522中記錄之一項目之資訊(例如，關於一超級區塊之狀態)。在數項實施例中，可回應於經接收移除(例如，清除、擦除、覆寫)關於一區塊及/或超級區塊之一特定項目之資訊的一命令而移除關於ADWLSV開放區塊清單522中之一項目之資訊。可(例如，經由器件控制器120)自系統控制器118接收移除關於特定項目之資訊之命令。在一項實例中，系統控制器118可經由在619處所展示且結合圖6所描述之設定特徵介面而導引關於特定項目之資訊之移除。 可由接收導引對一已經程式化區塊及/或超級區塊之一第一頁之一程式化操作之起始的一請求(例如，一寫入命令)所致而移除ADWLSV開放區塊清單522中之一項目。經導引以程式化已經程式化區塊及/或超級區塊之第一頁可被視為起始該區塊及/或超級區塊之另一P/E循環。起始另一P/E循環可促使對該超級區塊之頁及/或區塊之Vt移動進行取樣的另一回合之執行，其導致已經記錄之狀態資訊之移除且用經更新狀態資訊替換已經記錄之狀態資訊。針對該超級區塊之經更新狀態資訊可包含具有不同ADWLSV info 553之一不同區塊552之記錄，該ADWLSV info 553包含待基於Vt移動之動態取樣而程式化之第一區塊的一經修正(例如，增加)電壓。 記憶體器件系統104內部之器件控制器120可經組態以自一外部控制器(例如，系統控制器118)接收一寫入命令至包含形成為複數個區塊及/或超級區塊之一記憶體胞陣列之一記憶體器件(例如，記憶體器件230及/或340)。 作為一項實例，可將一寫入命令發佈至一字線之一第一頁。發佈該寫入命令可導致判定與該字線相關聯之一特定頁依其相對於與該字線相關聯之其他頁首先程式化之一序列經施加脈衝電壓中之一特定電壓。可將該特定電壓新增至ADWLSV開放區塊清單522之一項目(例如，在553中記錄)之狀態。發佈至該字線之一後續頁之一寫入命令可導致在執行該寫入操作期間將該特定電壓作為該ADWLSV自動地施加至該字線之該後續頁。 該寫入命令之起始可導致數個區塊被開放且在該記憶體器件(例如，器件控制器120)內部維持該記憶體器件中之數個開放區塊之一狀態。該狀態(例如，如在ADWLSV開放區塊清單522中所記錄)可包含該各自數目個開放區塊中之一經起始寫入操作；該各自數目個開放區塊中之一特定區塊依其包含待程式化之一第一頁的一電壓(例如，如553處所展示)；及在該各自數目個開放區塊中之哪個區塊(例如，藉由記錄該區塊數目)包含待程式化之該第一頁的一指示(例如，如552處所展示)。 在寫入該區塊之前，該記憶體器件(例如，器件控制器120)可自該狀態判定該第一頁依其程式化之電壓。該記憶體器件可在執行該寫入操作期間將經判定電壓作為一ADWLSV施加至特定開放區塊及各自數目個開放區塊之剩餘部分(例如，在超級區塊中)。 維持在該記憶體器件內部之各自數目個開放區塊中(例如，在與器件控制器120相關聯之ADWLSV開放區塊清單522中)之哪個區塊包含待程式化之該第一頁的指示可代替(例如，取代)自與該寫入請求相關聯之該外部控制器(例如，在主機102內部之系統控制器118)接收該指示之該記憶體器件。例如，各種先前方法可涉及追蹤該記憶體器件之開放區塊及/或管理關於字線開始電壓之資訊的主機及/或系統控制器118。然而，主機102及/或系統控制器118中之可用面積、複雜性及/或其成本以及其他考量可限制在該主機中執行此等操作之適當性。 相比而言，此等操作可藉由記憶體器件系統104內部之記憶體器件及/或器件控制器執行且與此等操作相關聯之資訊可儲存(記錄)於記憶體器件系統104內部之該等記憶體器件及/或器件控制器中。來自系統控制器118用於執行該程式化操作之命令可包含與頁、區塊、超級區塊及/或字線相關之位址資訊。此等位址資訊可由記憶體器件系統104內部之該等記憶體器件及/或器件控制器利用以執行追蹤該等開放區塊及/或管理關於字線開始電壓之資訊。 在數項實施例中，外部控制器可係一系統SSD控制器且該記憶體器件可係包含一內部SSD控制器(例如，記憶體器件系統104內部之器件控制120)之一多平面記憶體器件。基於數個開放區塊之狀態，內部SSD控制器可判定該第一頁依其在複數個開放區塊中程式化之數個不同電壓之哪個作為該ADWLSV來施加。可藉由將包含於該寫入命令中之一超級區塊字線位址匹配至與在一超級區塊位址處之該各自數目個開放區塊中之哪個區塊包含待程式化之該第一頁的該指示相關聯之該超級區塊位址而作出此一判定。 當起始至該記憶體器件之該寫入命令時，可將包含對應於該寫入命令之一區塊位址之一第一項目(例如，如ADWLSV開放區塊清單522中之555處所展示)自動地新增至該記憶體器件內部之該ADWLSV開放區塊清單。ADWLSV開放區塊清單522可經組態以允許特定數目個項目(例如，如圖5中所展示之實例中所展示之八個項目)。在發生將該寫入命令發佈至對應於該項目之一字線之一第一頁或執行該寫入命令導致執行自該區塊之該第一頁至一最後頁的該寫入操作之後，可自ADWLSV開放區塊清單522自動地移除(例如，擦除或覆寫)一第二項目(例如，其可與該第一項目不同或相同)。在數項實施例中，可將該第一項目自動地新增至ADWLSV開放區塊清單522取代經移除第二項目。作為一實例，該第二項目可使ADWLSV開放區塊清單522中之項目數目成經允許之特定數目且該第一項目被新增之發生可取決於該第二項目被移除。 圖6繪示一表，該表繪示根據本發明之數項實施例之在一主機102內部維持的一設定特徵介面619之一實例。如119處所展示且結合圖1所描述，主機102內部之設定特徵介面619可與系統控制器118相關聯(例如，形成為其之部分)。 與記憶體器件系統104內部之器件控制器120經組態以(例如)主動地導引追蹤針對與一字線相關聯之該等記憶體胞之Vt且主動地導引相應地調整(例如，增加)該字線開始電壓對比，系統控制器118之設定特徵介面619可取而代之經組態以監測及/或控制此等操作。在數項實施例中，圖6中所展示之設定特徵介面619之表可包含數個特徵661，其中數個特徵具有複數個選項662。可經由輸入命令而可選擇地啟用(例如，施加)設定特徵介面619中之特徵661及/或選項662。在各種實施例中，可自處理器105、記憶體及匯流排控制107、周邊設備及匯流排控制109、主機記憶體116、系統控制器118及/或一使用者(未展示)以及其他可能性輸入該等命令。 設定特徵介面619中之一特徵661之一實例可係導引自ADWLSV開放區塊清單移除663一區塊及/或超級區塊(例如，如522處所展示且結合圖5所描述)。在數項實施例中，可選擇地對特定I/O線232及/或資料匯流排342 (例如，642處所展示之DQ 0、DQ 1、…、DQ 7)及相關聯頁、區塊、超級區塊及/或字線位址啟用(例如，導引)此移除。 例如，可視需要針對來自ADWLSV開放區塊清單522之資料匯流排DQ 6及DQ 7不啟用664 (例如，作為一預設選項662) 區塊之移除663。可藉由在設定特徵介面619中鍵入特定資料匯流排之一0資料值或使一項目與一預設值保持不變而達成不啟用一選項。自ADWLSV開放區塊清單522移除選定區塊及/或超級區塊665係可被啟用之另一選項662。例如，選定區塊及/或超級區塊之移除可針對DQ 7啟用(例如，藉由鍵入一1資料值)且可針對DQ 6停用(例如，藉由鍵入一0資料值)。自ADWLSV開放區塊清單522移除全部區塊及/或超級區塊666係可經啟用之另一選項662。例如，全部區塊及/或超級區塊之移除可針對DQ 6啟用(例如，藉由鍵入一1資料值)且可針對DQ 7停用(例如，藉由鍵入一0資料值)。 設定特徵介面619中之一特徵661之另一實例可係讀取667 ADWLSV開放區塊清單522之一狀態的導引。在數項實施例中，可對特定DQ (例如，642處所展示之DQ 0、DQ 1、…、DQ 7)及相關聯頁、區塊、超級區塊及/或字線位址可選擇地啟用(例如，導引)此一狀態之讀取。例如，當數個項目仍可用時(例如，基於尚未被利用之經允許數目個項目)，一選項668 (例如，一預設選項)可係讀取ADWLSV開放區塊清單522之一狀態。可藉由在設定特徵介面619中鍵入針對特定資料匯流排之一0資料值(例如，如由器件控制器120所導引)或使一項目與一預設值保持不變而達成該預設選項。例如，DQ 7啟用預設選項。當全部經允許之項目被利用時，可被啟用之另一選項669係讀取ADWLSV開放區塊清單522之一狀態。例如，可藉由針對DQ 7鍵入一1資料值 (例如，如由器件控制器120所導引)而達成此選項。在數項實施例中，系統控制器118可基於剛剛所描述之由器件控制器120所啟用之該等選項的任一者而存取(例如，讀取) ADWLSV開放區塊清單522之狀態 其他特徵661及/或選項662可在設定特徵介面619中可用(例如，如由「保留」所指示)。另外，可針對一運算系統100維持一個以上設定特徵介面619及/或ADWLSV開放區塊清單522。例如，在數項實施例中，當記憶體器件系統104包含複數個揮發性記憶體資源124及/或非揮發性記憶體資源124時，可維持複數個設定特徵介面619及/或ADWLSV開放區塊清單522。 儘管已在本文中圖解說明及描述特定實施例，但一般技術者將暸解，經計算以達成相同結果之一配置可取代所展示之特定實施例。本發明旨在涵蓋本發明之若干實施例之調適或變動。應瞭解，上述描述已依一闡釋性方式且非一限制性方式作出。熟習此項技術者在檢視上述描述後將明白上述實施例及未在本文中具體描述之其他實施例之組合。本發明之諸多實施例之範疇包含其中使用上述結構及方法之其他應用。因此，應參考隨附發明申請專利範圍以及此等發明申請專利範圍所授權之等效物之全部範圍而判定本發明之諸多實施例之範疇。 在前述實施方式中，為簡化本發明之目的將一些特徵一起集合於一單一實施例中。本發明之此方法不應被解釋為反映本發明之所揭示實施例必須使用比明確陳述於每一發明申請專利範圍中更多之特徵之一意圖。實情係，如以下發明申請專利範圍反映，發明標的物可存在少於一單一所揭示實施例之所有特徵。因此，以下發明申請專利範圍以此方式併入實施方式中，其中每一發明申請專利範圍單獨作為一獨立實施例。
100‧‧‧運算系統
102‧‧‧主機
104‧‧‧記憶體器件系統
105‧‧‧處理器
106‧‧‧主機介面
107‧‧‧記憶體及匯流排控制
108‧‧‧器件介面
109‧‧‧周邊設備及匯流排控制
116‧‧‧記憶體/主機記憶體
118‧‧‧系統控制器
119‧‧‧設定特徵介面
120‧‧‧器件控制器/內部器件控制器
122‧‧‧ADWLSV開放區塊清單
124‧‧‧揮發性記憶體器件/揮發性記憶體資源
126‧‧‧非揮發性記憶體器件/非揮發性記憶體資源
230‧‧‧單個單元記憶體器件
231‧‧‧單個區塊
232‧‧‧輸入/輸出(I/O)線/匯流排
340‧‧‧多平面記憶體器件/邏輯單元(LUN)
341‧‧‧單個區塊
342‧‧‧資料(DQ)匯流排
343‧‧‧平面/記憶體平面/多平面記憶體器件
443‧‧‧平面
446‧‧‧超級區塊
522‧‧‧ADWLSV開放區塊清單
551‧‧‧開放超級區塊/區塊
552‧‧‧區塊
553‧‧‧ADWLSV/ADWLSV資訊/ADWLSV info
554‧‧‧項目
555‧‧‧超級區塊/項目1
556‧‧‧項目1
619‧‧‧設定特徵介面
642‧‧‧資料匯流排
661‧‧‧特徵
662‧‧‧選項
663‧‧‧移除
664‧‧‧不啟用
665‧‧‧選定區塊/超級區塊
666‧‧‧區塊/超級區塊
667‧‧‧讀取
668‧‧‧選項
669‧‧‧選項
圖1係根據本發明之數項實施例之呈用於執行自動化動態字線開始電壓(ADWLSV)操作的一運算系統形式之一裝置之一方塊圖。 圖2係根據本發明之數項實施例之呈經組態以執行ADWLSV操作的一記憶體器件形式之一裝置之一方塊圖。 圖3係根據本發明之數項實施例之呈經組態以執行ADWLSV操作的一多平面記憶體器件形式之一裝置之一方塊圖。 圖4繪示一表，該表繪示根據本發明之數項實施例之經組合成超級區塊的一多平面記憶體器件之特定記憶體胞區塊之實例。 圖5繪示一表，該表繪示根據本發明之數項實施例之在該多平面記憶體器件內部維持的一ADWLSV開放區塊清單之實例。 圖6繪示一表，該表繪示根據本發明之數項實施例之在一主機內部維持的一設定特徵介面之一實例。

Claims (26)

  1. 一種裝置，其包括： 一控制器；及 一記憶體器件，其經組態以： 在該記憶體器件內部維持該記憶體器件中之數個開放區塊之一狀態，該狀態包括在該各自數目個開放區塊中之一經起始程式化操作； 回應於自該控制器接收導引對一字線之該程式化操作之起始之一請求，判定相對於與該字線相關聯之其他記憶體胞群組首先程式化之與該字線相關聯的一第一記憶體胞群組；及 在包含於一開放區塊之狀態中的情況下，維持該第一記憶體胞群組依其程式化之一電壓。
  2. 如請求項1之裝置，其中該第一記憶體胞群組依其程式化之該電壓包括該第一記憶體胞群組依其首先超過一程式化臨限值之該電壓。
  3. 如請求項1之裝置，其中該狀態進一步包括一開放區塊清單，該開放區塊清單包含儲存指示該開放區塊之該字線之一位址。
  4. 如請求項1之裝置，其中該記憶體器件經進一步組態以： 將一序列脈衝電壓施加至該字線以判定與該字線相關之該第一記憶體胞群組依其首先程式化之該序列中的一特定電壓。
  5. 如請求項1之裝置，其中該記憶體器件經進一步組態以： 利用該第一記憶體胞群組依其程式化之該電壓作為施加至與該字線相關聯之一第二記憶體胞群組的該電壓用於對該第二記憶體胞群組執行一程式化操作。
  6. 如請求項1之裝置，其中該記憶體器件經進一步組態以： 利用該第一記憶體胞群組依其程式化之該電壓作為一自動化動態字線開始電壓用於對與該字線相關之一第二記憶體胞群組執行一程式化操作。
  7. 如請求項1之裝置，其中該記憶體器件經進一步組態以： 將一序列脈衝電壓施加至該字線；及 在該開放區塊之該狀態中自動地更新用於一程式化操作之一自動化動態字線開始電壓(ADWLSV)作為該第一記憶體胞群組依其程式化之該電壓；及 其中對應於移除與該字線相關聯之一區塊，針對該開放區塊中之一字線動態地更新該ADWLSV。
  8. 如請求項1之裝置，其中該記憶體器件經進一步組態以： 在對該第二記憶體胞群組執行一程式化操作中，利用該第一記憶體胞群組依其程式化之該電壓來繞過施加至與該字線相關聯之一第二記憶體胞群組的一脈衝電壓序列中之一開始電壓。
  9. 一種裝置，其包括： 一控制器，其經由一主機介面耦合至一主機且經由一器件介面進一步耦合至一記憶體器件； 其中該控制器經組態以導引對與一字線相關聯之一區塊之一頁的一寫入操作之起始； 其中該記憶體器件包括經組態以儲存資料頁之複數個區塊； 其中該記憶體器件經組態以使該區塊開放且回應於自該控制器接收導引該寫入操作之該起始的一寫入請求而判定首先程式化之該開放區塊之一特定頁； 其中該記憶體器件經進一步組態以在該記憶體器件內部維持該記憶體器件中之數個開放區塊之一狀態，該狀態包括： 在該各自數目個開放區塊中之一經起始寫入操作；及 該特定頁依其係在該各自數目個開放區塊中待程式化之第一頁之一電壓。
  10. 如請求項9之裝置，其中耦合至該主機之該控制器係一系統控制器且經由一匯流排進一步耦合至該記憶體器件之一內部裝置控制器。
  11. 如請求項10之裝置，其中該系統控制器並不追蹤對應於該記憶體器件之頁之開放區塊。
  12. 如請求項10之裝置，其中該系統控制器並不更新一開放區塊之該狀態以包含用於一寫入操作之一動態字線開始電壓(DWLSV)作為該第一頁依其程式化之該電壓。
  13. 如請求項10之裝置，其中： 該系統控制器包含經組態以導引移除該記憶體器件內部維持之一開放區塊清單中之一項目的一設定特徵介面；及 該項目包含用於供該第一頁開放該開放區塊之一自動化動態字線開始電壓。
  14. 如請求項9之裝置，其中該記憶體器件包括： 一內部器件控制器，其經組態以： 追蹤對應於該記憶體器件之頁之開放區塊；及 動態地更新用於經追蹤開放區塊之自動化動態字線開始電壓資訊，其包含一特定頁依其係待程式化之該第一頁之該電壓。
  15. 如請求項9之裝置，其中： 該寫入請求包含一區塊識別符及一頁識別符；及 當發送該寫入請求時，該控制器不知曉該區塊識別符是否對應於一開放區塊。
  16. 如請求項9之裝置，其中該記憶體器件係經組態為一揮發性記憶體資源之一固態硬碟機(SSD)。
  17. 如請求項9之裝置，其中該記憶體器件係經組態為一非揮發性記憶體資源之一固態硬碟機(SSD)。
  18. 如請求項9之裝置，其中： 該記憶體器件係經組態為一非揮發性多平面記憶體資源之一固態硬碟機(SSD)； 該多平面記憶體資源經組態以形成一超級區塊，其包括作為與該字線相關聯之一第一頁群組之一第一平面中的一第一區塊及作為與該字線相關聯之一第二頁群組之一第二平面中的一第二區塊；及 該第一平面中之該第一區塊及該第二平面中之該第二區塊經組態以同時執行如該記憶體器件內部之一SSD控制器所導引之寫入操作。
  19. 如請求項18之裝置，其中該記憶體器件經進一步組態以： 利用該第一平面中之該第一頁或該第二平面中之該第二頁依其係首先程式化之該電壓作為在一寫入操作中施加至與該字線相關聯之另一平面中之另一記憶體胞群組的該電壓。
  20. 一種方法，其包括： 自一外部控制器接收對包括形成為複數個區塊之一記憶體胞陣列之一記憶體器件的一寫入命令，其中該寫入命令之起始導致數個區塊被開放； 在該記憶體器件內部維持該記憶體器件中之數個開放區塊之一狀態，該狀態包括： 在該各自數目個開放區塊中之一經起始寫入操作； 該各自數目個開放區塊中之一特定區塊之一電壓依其包含待程式化之一第一頁； 在該各自數目個開放區塊中之哪個區塊包含待程式化之該第一頁之一指示；及 在寫入該區塊之前，該記憶體器件自該狀態判定該第一頁依其程式化之該電壓；及 在執行該寫入操作期間將該經判定電壓作為一自動化動態字線開始電壓(ADWLSV)施加至該特定開放區塊及該各自數目個開放區塊之其餘部分。
  21. 如請求項20之方法，其中： 維持在該記憶體器件內部之該各自數目個開放區塊中之哪個區塊包含待程式化的該第一頁之該指示取代該記憶體器件自與該寫入請求相關聯之該外部控制器接收該指示。
  22. 如請求項20之方法，其中： 該外部控制器係一系統固態硬碟機(SSD)控制器； 該記憶體器件係包括一內部SSD控制器之一多平面記憶體器件；及 該方法包含： 藉由以下方式經由該內部SSD控制器基於該數個開放區塊之該狀態而判定該第一頁依其在複數個開放區塊中程式化之數個不同電壓的哪個作為該ADWLSV來施加： 將包含於該寫入命令中之一超級區塊字線位址匹配至與在一超級區塊位址處之該各自數目個開放區塊中的哪個區塊包含待程式化之該第一頁之該指示相關聯的該超級區塊位址。
  23. 如請求項20之方法，其進一步包括： 在起始對該記憶體器件之該寫入命令時，將包含對應於該寫入命令之一區塊位址之一第一項目自動地新增至在該記憶體器件內部之一開放區塊清單。
  24. 如請求項23之方法，其進一步包括： 該開放區塊清單允許特定數目個項目；及 在發生以下任一者時，自該開放區塊清單自動地移除一第二項目： 將該寫入命令發佈至對應於該項目之一字線之一第一頁；及 該寫入命令之執行導致自該區塊之該第一頁至一最後頁之該寫入操作之執行。
  25. 如請求項24之方法，其進一步包括將該第一項目自動地新增至該開放區塊清單以代替該經移除第二項目。
  26. 如請求項20之方法，其進一步包括： 將一寫入命令發佈至一字線之一第一頁； 判定與該字線相關聯之一特定頁依其相對於與該字線相關聯之其他頁首先程式化的一序列經施加脈衝電壓中之一特定電壓； 將該特定電壓新增至該記憶體器件中之一開放區塊清單之一項目的該狀態； 將一寫入命令發佈至該字線之一後續頁；及 在執行該寫入操作期間，將該特定電壓作為該ADWLSV自動地施加至該字線之該後續頁。
TW106112979A 2017-03-21 2017-04-18 用於自動化動態字線開始電壓之裝置與方法 TWI699759B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
??PCT/US17/23402 2017-03-21
PCT/US2017/023402 WO2018174857A1 (en) 2017-03-21 2017-03-21 Apparatuses and methods for automated dynamic word line start voltage
WOPCT/US17/23402 2017-03-21

Publications (2)

Publication Number Publication Date
TW201835916A true TW201835916A (zh) 2018-10-01
TWI699759B TWI699759B (zh) 2020-07-21

Family

ID=63584593

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106112979A TWI699759B (zh) 2017-03-21 2017-04-18 用於自動化動態字線開始電壓之裝置與方法

Country Status (7)

Country Link
US (3) US10388379B2 (zh)
EP (1) EP3602266A4 (zh)
JP (1) JP6802933B2 (zh)
KR (1) KR102299186B1 (zh)
CN (1) CN110431526B (zh)
TW (1) TWI699759B (zh)
WO (1) WO2018174857A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102351649B1 (ko) * 2017-06-07 2022-01-17 삼성전자주식회사 저장 장치 및 그것의 동작 방법
US10552254B2 (en) * 2017-08-15 2020-02-04 Micron Technology, Inc. Partially written superblock treatment
CN110489051A (zh) * 2018-05-14 2019-11-22 慧荣科技股份有限公司 数据储存装置及系统信息的编程方法
KR20200055281A (ko) * 2018-11-13 2020-05-21 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작방법
US11132303B2 (en) 2020-02-04 2021-09-28 Micron Technology, Inc. Memory sub-system management of firmware block record and device block record
US11915785B2 (en) * 2021-01-26 2024-02-27 Micron Technology, Inc. Memory sub-system management based on dynamic control of wordline start voltage
US11455109B2 (en) * 2021-01-27 2022-09-27 Micron Technology, Inc. Automatic wordline status bypass management
WO2022188085A1 (en) * 2021-03-11 2022-09-15 Yangtze Memory Technologies Co., Ltd. Open block-based read offset compensation in read operation of memory device
CN116700880A (zh) * 2022-02-25 2023-09-05 戴尔产品有限公司 系统功能管理方法、电子设备和计算机程序产品
KR20240002134A (ko) 2022-06-28 2024-01-04 가톨릭대학교 산학협력단 테노포비르 알라페나미드를 포함하는 비알콜성 지방간염 예방, 개선 또는 치료용 조성물

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5898634A (en) 1997-06-17 1999-04-27 Micron Technology, Inc. Integrated circuit with supply voltage detector
JP2002025282A (ja) * 2000-07-12 2002-01-25 Hitachi Ltd 不揮発性半導体記憶装置
US6459629B1 (en) * 2001-05-03 2002-10-01 Hrl Laboratories, Llc Memory with a bit line block and/or a word line block for preventing reverse engineering
US7139864B2 (en) * 2003-12-30 2006-11-21 Sandisk Corporation Non-volatile memory and method with block management system
KR100684873B1 (ko) 2004-11-22 2007-02-20 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 워드라인 전압 제어 방법
US7330373B2 (en) * 2006-03-28 2008-02-12 Sandisk Corporation Program time adjustment as function of program voltage for improved programming speed in memory system
US7599223B2 (en) 2006-09-12 2009-10-06 Sandisk Corporation Non-volatile memory with linear estimation of initial programming voltage
WO2008063972A2 (en) * 2006-11-16 2008-05-29 Sandisk Corporation Controlled boosting in non-volatile memory soft programming
US7630246B2 (en) * 2007-06-18 2009-12-08 Micron Technology, Inc. Programming rate identification and control in a solid state memory
US7817467B2 (en) * 2007-09-07 2010-10-19 Micron Technology, Inc. Memory controller self-calibration for removing systemic influence
KR100965071B1 (ko) * 2008-07-10 2010-06-21 주식회사 하이닉스반도체 불휘발성 메모리 장치의 프로그램 방법
US8254177B2 (en) * 2008-10-24 2012-08-28 Sandisk Technologies Inc. Programming non-volatile memory with variable initial programming pulse
US8130556B2 (en) * 2008-10-30 2012-03-06 Sandisk Technologies Inc. Pair bit line programming to improve boost voltage clamping
US8239614B2 (en) * 2009-03-04 2012-08-07 Micron Technology, Inc. Memory super block allocation
KR20140059102A (ko) * 2009-06-10 2014-05-15 마이크론 테크놀로지, 인크. 메모리 어레이들에서 감소된 읽기 지연시간에 대한 메모리 작업들의 서스펜션
US8111549B2 (en) 2009-07-13 2012-02-07 Intel Corporation Dynamic wordline start voltage for nand programming
KR101620025B1 (ko) * 2010-02-19 2016-05-24 삼성전자주식회사 데이터 저장 시스템 및 그것의 오픈 블록 관리 방법
JP5364750B2 (ja) * 2011-03-25 2013-12-11 株式会社東芝 メモリシステム、及び不揮発性メモリデバイスの制御方法
US20130054880A1 (en) * 2011-08-26 2013-02-28 Stec, Inc. Systems and methods for reducing a number of close operations in a flash memory
JP2013122793A (ja) * 2011-12-09 2013-06-20 Toshiba Corp 不揮発性半導体記憶装置
JP2013143155A (ja) * 2012-01-06 2013-07-22 Powerchip Technology Corp 不揮発性半導体記憶装置とその書き込み方法
TWI494930B (zh) * 2012-05-03 2015-08-01 Macronix Int Co Ltd 記憶體裝置之數個操作
KR20140013383A (ko) * 2012-07-23 2014-02-05 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 동작 방법
US9032271B2 (en) * 2012-12-07 2015-05-12 Western Digital Technologies, Inc. System and method for lower page data recovery in a solid state drive
US9236133B2 (en) * 2013-12-13 2016-01-12 Micron Technology, Inc. Adjusted read for partially programmed block
US9329797B2 (en) * 2013-12-30 2016-05-03 Sandisk Technologies Inc. Method and system for adjusting block erase or program parameters based on a predicted erase life
US9564212B2 (en) * 2014-05-06 2017-02-07 Western Digital Technologies, Inc. Solid-state memory corruption mitigation
KR102263046B1 (ko) * 2014-10-29 2021-06-09 삼성전자주식회사 메모리 장치, 메모리 시스템, 상기 메모리 장치의 동작 방법 및 상기 메모리 시스템의 동작 방법
US9563504B2 (en) * 2014-12-05 2017-02-07 Sandisk Technologies Llc Partial block erase for data refreshing and open-block programming
KR102282947B1 (ko) * 2014-12-15 2021-07-30 삼성전자주식회사 스토리지 장치 및 스토리지 장치의 동작 방법
US10223028B2 (en) * 2014-12-22 2019-03-05 Sandisk Technologies Llc Failed bit count memory analytics
TWI536386B (zh) * 2015-02-16 2016-06-01 群聯電子股份有限公司 記憶體程式化方法、記憶體控制電路單元與記憶體儲存裝置
US9530517B2 (en) * 2015-05-20 2016-12-27 Sandisk Technologies Llc Read disturb detection in open blocks
US9891847B2 (en) * 2015-07-28 2018-02-13 Sandisk Technologies Llc Block management in a dual write memory system
US9792998B1 (en) * 2016-03-29 2017-10-17 Sandisk Technologies Llc System and method for erase detection before programming of a storage device

Also Published As

Publication number Publication date
CN110431526B (zh) 2023-09-29
US20180301193A1 (en) 2018-10-18
KR20190107300A (ko) 2019-09-19
US10832779B2 (en) 2020-11-10
US20210057031A1 (en) 2021-02-25
US10388379B2 (en) 2019-08-20
US11264099B2 (en) 2022-03-01
EP3602266A4 (en) 2020-12-16
JP2020512652A (ja) 2020-04-23
US20190355422A1 (en) 2019-11-21
TWI699759B (zh) 2020-07-21
EP3602266A1 (en) 2020-02-05
JP6802933B2 (ja) 2020-12-23
KR102299186B1 (ko) 2021-09-08
WO2018174857A1 (en) 2018-09-27
CN110431526A (zh) 2019-11-08

Similar Documents

Publication Publication Date Title
US11264099B2 (en) Apparatuses and methods for automated dynamic word line start voltage
US8935467B2 (en) Memory system, and a method of controlling an operation thereof
US11334248B2 (en) Storage device and method of changing between memory blocks of different bits based on delay of migration request
US20210365372A1 (en) Memory controller and method of operating the same
US11853202B2 (en) Memory system performing garbage collection operation by exchanging information related to garbage collection with host and method of operating the memory system
KR20130084682A (ko) 카피백 동작
US10747462B2 (en) Data processing system and operating method thereof
KR20220082509A (ko) 저장 장치 및 그 동작 방법
US11360886B2 (en) Storage device and operating method thereof
CN112527189B (zh) 存储器装置及其操作方法
US11756607B2 (en) Memory controller and method of operating the same
US11417402B2 (en) Storage device and operating method thereof
CN112783431A (zh) 存储装置及其操作方法
KR20170109344A (ko) 데이터 저장 장치 및 그것의 동작 방법
US20220155957A1 (en) Storage device and method of operating the same
KR20220157806A (ko) 메모리 장치 및 그 동작 방법
KR20220121465A (ko) 메모리 장치 및 그 동작 방법
US20230238040A1 (en) Storage device and operating method thereof
US20230297261A1 (en) Storage device and operating method thereof
US20230305741A1 (en) Storage device and operating method thereof
KR20220067386A (ko) 스토리지 장치 및 그 동작 방법