KR101094605B1 - 불휘발성 메모리 소자 및 이의 독출 방법 - Google Patents

불휘발성 메모리 소자 및 이의 독출 방법 Download PDF

Info

Publication number
KR101094605B1
KR101094605B1 KR1020090058480A KR20090058480A KR101094605B1 KR 101094605 B1 KR101094605 B1 KR 101094605B1 KR 1020090058480 A KR1020090058480 A KR 1020090058480A KR 20090058480 A KR20090058480 A KR 20090058480A KR 101094605 B1 KR101094605 B1 KR 101094605B1
Authority
KR
South Korea
Prior art keywords
data
program data
read
program
difference value
Prior art date
Application number
KR1020090058480A
Other languages
English (en)
Other versions
KR20110001089A (ko
Inventor
박원선
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020090058480A priority Critical patent/KR101094605B1/ko
Priority to US12/826,584 priority patent/US8374034B2/en
Publication of KR20110001089A publication Critical patent/KR20110001089A/ko
Application granted granted Critical
Publication of KR101094605B1 publication Critical patent/KR101094605B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells

Landscapes

  • Read Only Memory (AREA)

Abstract

본 발명은 불휘발성 메모리 소자 및 이의 프로그램 독출 방법에 관한 것으로, 프로그램 데이터, 프로그램 데이터의 개수 데이터, 및 프로그램 데이터 차이값 정보를 생성하는 프로그램 데이터 제어부와, 상기 프로그램 데이터, 프로그램 데이터의 개수 데이터, 및 데이터 차이값 정보를 저장하거나 독출하는 메모리 부, 및 상기 메모리 부에 저장된 프로그램 데이터를 독출하여 독출 데이터 차이값 정보를 생성하고, 상기 프로그램 데이터 차이값 정보와 상기 독출 데이터 차이값 정보 및 상기 프로그램 데이터의 개수 데이터를 이용하여 독출 전압 제어 신호를 생성하는 데이터 독출 제어 회로를 포함하는 불휘발성 메모리 소자 및 이의 프로그램 독출 방법을 제공한다.
독출 전압, 리텐션, 데이터 차이

Description

불휘발성 메모리 소자 및 이의 독출 방법{The non volatile memory device and method for reading thereof}
본 발명은 불휘발성 메모리 소자 및 이의 프로그램 및 독출 방법에 관한 것으로, 리텐션 특성에 따라 독출 전압을 보정하여 정확한 독출 동작을 실행할 수 있는 불휘발성 메모리 소자 및 이의 독출 방법에 관한 것이다.
최근 들어 전기적으로 프로그램(program)과 소거(erase)가 가능하고, 일정 주기로 데이터를 재작성해야하는 리프레시(refresh) 기능이 필요 없는 불휘발성 메모리 소자에 대한 수요가 증가하고 있다.
불휘발성 메모리 소자 중 플래시 메모리 소자는 메모리 셀을 그들의 소스, 드레인을 인접하는 것끼리 공용하는 모양으로 직렬 접속하여 하나의 단위로서 비트 선에 접속하는 것이다. 메모리 셀은 통상 플로팅 게이트와 제어 게이트가 적층된 트랜지스터 구조를 갖는다. 메모리 셀 어레이는 P형 기판 또는 N형 기판에 형성된 P형 웰 내에 직접 형성된다. 낸드 셀의 드레인측은 선택 게이트를 통해서 비트 선 에 접속되고, 소스측은 역시 선택 게이트를 통해서 소스 선에 접속된다. 메모리 셀의 제어 게이트는 행 방향으로 연속적으로 배치되어 워드 라인이 된다.
이 낸드 플래시 메모리 소자의 동작은 다음과 같다. 데이터 기입 동작은 비트 선에서 가장 멀리 떨어진 위치의 메모리 셀로부터 차례로 행해진다. 선택된 메모리 셀의 제어 게이트에는 고전압(Vpp)을 인가하고, 그로부터 비트선측에 있는 메모리 셀의 제어 게이트 및 선택 게이트에는 중간 전위를 인가하고, 비트 선에는 데이터에 따라 0V 또는 중간 전위를 부여한다. 비트 선에 0V가 부여되었을 때, 그 전위는 선택 메모리 셀의 드레인까지 전달되어서, 드레인에서 플로팅 게이트에 전자 주입이 생긴다. 이로 인해 그 선택된 메모리 셀의 임계값은 정방향으로 시프트된다.
상기한 플래시 메모리 소자의 셀 전압 분포는 저장 기간이 증가할수록 셀 전압이 이동하는데, 이를 데이터 리텐션(Retention)특성이라 한다. 즉 장기간 데이터를 저장하고, 프로그램 및 독출이 계속되어 지는 동안 셀 전압이 이동하여 독출에 어려움이 발생할 수 있다. 즉, 리텐션 특성에 의해 메모리 셀의 문턱 전압 분포가 변화하게 되면, 독출 동작시 고정된 독출 전압에 의해 데이터가 잘못 판단되어 독출되어 독출 동작의 에러를 초래할 수 있다.
본 발명이 이루고자 하는 기술적 과제는 입력되는 데이터의 수와 입력되는 데이터 중 제1 데이터와 제2 데이터의 차이 값과 독출한 데이터의 제1 데이터와 제2 데이터의 차이값과 프로그램된 전체 데이터의 수를 이용하여 독출 동작시 이용되는 독출 전압을 보정하여 리텐션 특성에 따라 변화된 독출 전압으로 인하여 정확한 독출 동작을 실시할 수 있는 불휘발성 메모리 소자 및 이의 독출 방법을 제공하는 데 있다.
본 발명의 일실시 예에 따른 불휘발성 메모리 소자는 프로그램 데이터, 프로그램 데이터의 개수 데이터, 및 프로그램 데이터 차이값 정보를 생성하는 프로그램 데이터 제어부와, 상기 프로그램 데이터, 프로그램 데이터의 개수 데이터, 및 데이터 차이값 정보를 저장하거나 독출하는 메모리 부, 및 상기 메모리 부에 저장된 프로그램 데이터를 독출하여 독출 데이터 차이값 정보를 생성하고, 상기 프로그램 데이터 차이값 정보와 상기 독출 데이터 차이값 정보 및 상기 프로그램 데이터의 개수 데이터를 이용하여 독출 전압 제어 신호를 생성하는 데이터 독출 제어 회로를 포함한다.
상기 프로그램 데이터 제어부는 입력 데이터를 랜덤 데이터와 스크램블하여 랜덤한 상기 프로그램 데이터를 생성하고, 상기 프로그램 데이터의 제1 데이터("0")와 제2 데이터("1")의 개수 차이를 계산하여 상기 프로그램 데이터 차이값 정보를 생성하고, 상기 프로그램 데이터의 전체 개수를 카운팅하여 상기 프로그램 데이터의 개수 데이터를 상기 메모리 부로 전송한다.
상기 프로그램 데이터 제어부는 입력 데이터를 입력 받는 입력 버퍼와, 랜덤 데이터를 생성하는 랜덤 생성기, 및 상기 입력 데이터와 상기 랜덤 데이터를 스크램블하여 상기 프로그램 데이터, 프로그램 데이터의 개수 데이터, 및 프로그램 데이터 차이값 정보를 생성한다.
상기 메모리 부는 상기 프로그램 데이터, 프로그램 데이터의 개수 데이터, 및 프로그램 데이터 차이값 정보를 저장 또는 독출하는 메모리 셀 부, 및 상기 메모리 셀 부에 상기 프로그램 데이터, 프로그램 데이터의 개수 데이터, 및 프로그램 데이터 차이값 정보를 전송하거나 독출하는 페이지 버퍼를 포함한다.
상기 메모리 셀 부는 상기 프로그램 데이터를 저장하는 노멀 메모리 셀, 및 상기 프로그램 데이터의 개수 데이터, 및 프로그램 데이터 차이값 정보를 저장하는 플래그 셀을 포함한다.
상기 데이터 독출 제어 회로는 상기 프로그램 데이터를 독출하여 독출 동작시의 제1 데이터 또는 제2 데이터를 카운팅하여 상기 독출 데이터 차이값 정보를 생성하는 가산 회로와, 상기 독출 데이터 차이값 정보와 상기 프로그램 데이터 차이값 정보를 비교하여 비교 결과를 제어 신호로 출력하는 계산 회로와, 상기 프로그램 데이터의 개수 데이터를 이용하여 변수 데이터를 출력하는 변수 디코더, 및 상기 제어 신호와 상기 변수 데이터에 응답하여 독출 전압을 제어하는 독출 전압 제어 신호를 출력하는 제어 신호 발생 회로를 포함한다.
상기 변수 디코더는 상기 메모리부에 프로그램 가능한 전체 데이터 수를 N등분하여, 상기 프로그램 데이터의 개수 데이터가 해당하는 변수 데이터를 출력한다.
본 발명의 일실시 예에 따른 불휘발성 메모리 소자의 독출 방법은 메모리 셀 블럭에 프로그램 데이터, 프로그램 데이터의 개수 데이터, 및 프로그램 데이터 차이값 정보를 프로그램하는 단계와, 초기 독출 전압을 이용하여 상기 프로그램 데이터, 프로그램 데이터의 개수 데이터, 및 프로그램 데이터 차이값 정보를 독출하는 단계와, 독출된 상기 프로그램 데이터의 독출 데이터 차이값 정보를 계산하는 단계와, 상기 프로그램 데이터 차이값 정보와 상기 독출 데이터 차이값 정보를 비교하여 변화된 데이터 값을 비교 결과로 계산하는 단계와, 상기 프로그램 데이터의 개수 데이터를 이용하여 상기 비교 결과를 표준화시키는 단계와, 표준화된 상기 비교 결과가 허용 범위안에 포함될 경우 독출된 상기 프로그램 데이터를 출력하는 단계, 및 상기 표준화된 상기 비교 결과가 허용 범위를 벗어날 경우 독출 전압을 증가시켜 재설정하여 다음 독출 동작시 사용하고, 상기 프로그램 데이터를 출력하는 단계를 포함한다.
상기 메모리 셀 블럭에 프로그램 데이터, 프로그램 데이터의 개수 데이터, 및 프로그램 데이터 차이값 정보를 프로그램하는 단계 이전에, 입력 데이터를 스크램블하여 상기 프로그램 데이터를 생성하는 단계를 더 포함한다.
상기 프로그램 데이터를 생성하는 단계는 상기 프로그램 데이터의 제1 데이터 또는 제2 데이터를 카운팅하여 상기 프로그램 데이터 차이값 정보를 생성하는 단계, 및 상기 프로그램 데이터를 카운팅하여 상기 프로그램 데이터의 개수 데이터를 생성하는 단계를 더 포함한다.
상기 프로그램 데이터 차이값 정보는 상기 프로그램 데이터 중 제1 데이터의 개수와 상기 프로그램 데이터 중 제2 데이터의 개수의 차이값이다.
상기 독출 데이터 차이값 정보는 상기 독출된 프로그램 데이터 중 제1 데이터의 개수와 상기 독출된 프로그램 데이터 중 제2 데이터의 개수의 차이값이다.
상기 프로그램 데이터의 개수 데이터를 이용하여 상기 비교 결과를 표준화시키는 단계는 상기 프로그램 데이터의 개수 데이터를 이용하여 변수 데이터를 생성하고, 상기 변수 데이터를 이용하여 상기 비교 결과를 표준화시킨다.
본 발명의 일실시 예에 따르면, 입력되는 데이터의 수와 입력되는 데이터 중 제1 데이터와 제2 데이터의 차이 값과 독출한 데이터의 제1 데이터와 제2 데이터의 차이값 및 프로그램된 전체 데이터 수를 이용하여 독출 동작시 이용되는 독출 전압을 보정하여 리텐션 특성에 따라 변화된 독출 전압으로 인하여 정확한 독출 동작을 실시할 수 있다.
이하, 첨부된 도면들을 참조하여 본 발명의 일 실시예를 보다 상세히 설명한다. 그러나, 본 발명의 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발 명의 범위가 아래에서 상술하는 실시예로 인해 한정되어지는 것으로 해석되어져서는 안되며, 당업계에서 보편적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것으로 해석되는 것이 바람직하다.
도 1은 본 발명의 일실시 예에 따른 불휘발성 메모리 소자를 나타내는 구성도이다.
도 1을 참조하면, 불휘발성 메모리 소자는 메모리 부(100), 프로그램 데이터 제어부(200), 데이터 독출 제어 회로(300)를 포함한다.
메모리 부(100)는 메모리 셀 블럭(110) 및 페이지 버퍼(120)를 포함한다. 메모리 셀 블럭(110)은 다수의 데이터 정보를 프로그램 및 독출할 수 있는 다수의 노멀 메모리 셀 및 특수 정보 즉, 후술되는 프로그램 데이터 개수 정보 및 프로그램 데이터 차이값(DSVi;Digital Sum Value) 정보를 저장할 수 있는 다수의 플래그 셀을 포함한다. 페이지 버퍼(120)는 메모리 셀 블럭(110)에 데이터 정보를 전송하거나, 메모리 셀 블럭(110)에 프로그램된 데이터를 독출할 수 있다.
프로그램 데이터 제어부(200)는 입력 버퍼(210), 랜덤 생성기(220), 및 스크램블(230)을 포함한다.
입력 버퍼(210)는 외부 입력 패드를 통해 입력되는 입력 데이터를 입력 받아 스크램블(230)에 전송한다. 랜덤 생성기(220)는 랜덤 데이터를 생성하여 스크램블(230)에 전송한다. 스크램블(230)은 입력 버퍼(210)에서 입력받은 입력 데이터와 랜덤 생성기(220)에서 입력 받은 랜덤 데이터를 스크램블하여 프로그램 데이터를 생성하고, 생성된 프로그램 데이터를 페이지 버퍼(120)로 출력한다. 또한, 스크램블(230)은 생성된 프로그램 데이터를 이용하여 프로그램 데이터 중 제1 데이터("0") 개수와 프로그램 데이터 중 제2 데이터("1") 개수의 차이 값인 프로그램 데이터 차이값(DSVi;Digital Sum Value) 정보를 생성하고, 프로그램 데이터의 전체 개수를 카운팅하여 프로그램 데이터의 개수 데이터를 생성한다.
데이터 독출 제어 회로(300)는 가산 회로(310), DSV_off set 계산 회로(320), 변수 디코더(330), 및 제어 신호 발생 회로(340)를 포함한다.
가산 회로(310)는 메모리 셀 블럭(110)으로부터 독출된 독출 데이터 중 제1 데이터("0") 또는 제2 데이터("1")의 데이터 개수를 클럭 신호(CK)에 응답하여 카운팅하여 독출된 데이터 중 제1 데이터("0") 개수와 제2 데이터("1") 개수 간의 차이 값을 나타내는 독출 데이터 차이값 정보(DSVo; Digital Sum Value)를 구한다. 이는 하나의 데이터 개수, 예를 들어 제1 데이터("0")의 데이터 개수를 카운팅하게 되면 전체 데이터 개수에 의해 자동적으로 제2 데이터("1")의 개수가 산술되고, 이로 인하여 제1 데이터("0")와 제2 데이터("1")의 데이터 개수 차이를 구할 수 있다.
DSV_off set 계산 회로(320)는 페이지 버퍼(120)를 이용하여 메모리 셀 블럭(110)의 플래그 셀에 저장된 프로그램 동작시의 프로그램 데이터 차이값(DSVi; Digital Sum Value) 정보와 가산회로(310)에서 계산된 독출 동작시의 독출 데이터 차이값 정보(DSVo;Digital Sum Value)를 이용하여 DSV_offset 정보를 계산하여 제어 회로(DSV_offset)로 출력한다.
변수 디코더(330)는 메모리 셀 블럭(110)에 프로그램된 프로그램 데이터의 수 정보(DATA_No)를 독출하여 이를 이용하여 변수 데이터로 출력한다. 일 예로 메모리 셀 블럭(110)의 한 페이지(page)가 2KB(2048B)의 데이터를 저장할 수 있다고 가정할 때, 이를 4개의 범위로 분할하여 어느 범위에 해당하는지에 따라 변수 데이터를 출력한다. 즉, 프로그램 데이터의 수가 512B 미만일 경우 A 변수 데이터, 512B 내지 1024B 경우 B 변수 데이터, 1024B 내지 1536B 경우 C 변수 데이터, 및 1536B 내지 2048B 경우 D 변수 데이터를 출력한다. 본 발명의 일실시 예에서는 4개의 범위로 분할하였으나 이에 한정하지 아니하고 4개 이상의 변수 범위를 설정하여 변수 데이터를 출력할 수 있다.
제어 신호 발생 회로(340)는 DSV_off set 계산 회로(320)에서 출력된 제어 회로(DSV_offset)와 변수 디코더(330)에서 출력된 변수 데이터를 이용하여 독출 전압을 제어할 수 있는 독출 전압 제어 신호(Vread_Level)를 출력한다.
상술한 바와 같이 프로그램 동작시의 제1 데이터와 제2 데이터의 개수 차이와 독출 동작시의 제1 데이터와 제2 데이터의 개수 차이를 비교하여 문턱 전압의 변화된 정보를 이용하여 다음 독출 전압을 제어하되, 이를 좀더 정확하게 제어하기 위하여 전체 데이터 수를 변수 데이터로 활용하여 전체 데이터 수 당 변화된 데이터 수를 계산하여 그 비율을 이용하여 독출 전압을 제어할 수 있다. 즉, 변화된 데이터 수를 전체 데이터 수 당 변화된 데이터 수로 표준화함으로써, 정확한 변화량을 계산하여 독출 전압을 제어할 수 있다.
도 2는 본 발명의 일실시 예에 따른 불휘발성 메모리 소자의 독출 동작시 독출 전압을 보정하기 위한 방법을 설명하기 위한 동작 순서도이다.
도 1 및 도 2를 참조하여 불휘발성 메모리 소자의 동작을 설명하면 다음과 같다.
먼저 입력 데이터를 입력한다.(S110) 즉, 외부 입력 패드를 통해 입력되는 입력 데이터를 입력 버퍼(210)를 통해 입력한다.
이 후, 입력 데이터와 랜덤 생성기(220)에서 생성된 랜덤 데이터를 스크램블하여 랜덤한 프로그램 데이터를 생성한다.(S120)
이때 생성된 프로그램 데이터의 제1 데이터("0")와 제2 데이터("1")의 개수를 카운팅하여 프로그램 데이터 차이값 정보(DSVi)를 생성한다.(S130)
스크램블(230)에서 생성된 프로그램 데이터를 페이지 버퍼(120)를 통해 메모리 셀 블럭(110)에 프로그램한다.(S140) 이때, 메모리 셀 블럭(110)의 플래그 셀에 DSVi 값 및 프로그램 데이터의 개수 데이터를 프로그램한다.
이 후, 메모리 셀 블럭(110)에 프로그램된 프로그램 데이터(DATA), 프로그램 데이터 차이값 정보(DSVi) 및 프로그램 데이터의 개수 데이터(DATA_No)를 페이지 버퍼(120)를 이용하여 독출한다.(150) 이때 사용되는 독출 전압은 초기 설정된 독출 전압(Vread_int)을 이용하여 실시한다.
가산회로(310)는 독출된 데이터 중 제1 데이터("0") 개수와 제2 데이터("1") 개수 간의 차이 값을 나타내는 독출 데이터 차이값 정보(DSVo; Digital Sum Value)를 생성한다.(S160)
이 후, DSV_offset 계산 회로(320)를 이용하여 프로그램 동작시의 프로그램 데이터 차이값 정보(DSVi)과 독출 동작시의 독출 데이터 차이값 정보(DSVo; Digital Sum Value)를 계산하여 제어신호(DSV_offset)를 생성한다.(S170) 이는 프로그램 동작과 독출 동작시의 데이터가 변화한 정도를 계산하는 것으로, 문턱 전압 분포가 많이 변화할수록 DSVi 값과 DSVo값의 차이값은 증가하게 된다.
이 후, 제어신호(DSV_offset)를 프로그램 데이터의 개수 데이터(DATA_No)에 따른 변수 데이터를 이용하여 변경한다. 즉, 제어신호(DSV_offset)를 변수 데이터를 이용하여 표준 값으로 변경한다. 이렇게 표준 값으로 변경한 제어신호(DSV_offset) 값이 허용 범위 안에 포함될 경우, 즉 문턱 전압 분포의 변화율이 적어 독출 전압의 재 설정 없이 다음 독출 동작을 진행해되 된다고 판단될 경우인지 판단한다.(S180)
표준 값으로 변경한 제어신호(DSV_offset) 값이 허용 범위 안에 포함될 경우 독출 전압의 재 설정 없이 페이지 버퍼(120)를 이용하여 독출한 데이터를 출력한다.(S190) 이때 출력시에는 프로그램 동작시와 반대로 스크램블 동작을 디스크램블하여 출력한다.
표준 값으로 변경한 제어신호(DSV_offset) 값이 허용 범위를 벗어날 경우 이에 따라 제어 신호 발생 회로(340)에서 출력된 독출 전압 제어 신호(Vread_Level)를 출력하여 독출 전압(Vread) 값을 제어하여 추후 독출 동작시 재설정된 독출 전압(Vread) 값을 이용하여 독출 동작을 실시한다. 일반적으로 리텐션 특성에 의해 문턱 전압 분포는 오른쪽으로 변화함으로, 독출 전압을 증가시켜 재설정하는 것이 바람직하다.
본 발명의 기술 사상은 상기 바람직한 실시 예에 따라 구체적으로 기술되었으나, 상기한 실시 예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주지 하여야 한다. 또한, 본 발명의 기술 분야에서 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시 예가 가능함을 이해할 수 있을 것이다.
도 1은 본 발명의 일실시 예에 따른 불휘발성 메모리 소자의 독출 전압 제어 회로를 나타내는 구성도이다.
도 2는 본 발명의 일실시 예에 따른 불휘발성 메모리 소자의 독출 전압 제어 방법을 설명하기 위한 순서도이다.
<도면의 주요 부분에 대한 부호 설명>
100 : 메모리 부 200 : 프로그램 데이터 제어부
300 : 데이터 독출 제어 회로

Claims (13)

  1. 프로그램 데이터 및 상기 프로그램 데이터 중 제1 데이터의 개수("0")와 상기 프로그램 데이터 중 제2 데이터("1")의 개수 간의 차이를 계산하여 프로그램 데이터 차이값 정보를 생성하는 프로그램 데이터 제어부;
    상기 프로그램 데이터 및 상기 프로그램 데이터 차이값 정보를 저장하기 위한 메모리부; 및
    상기 메모리부에 저장된 상기 프로그램 데이터를 독출한 독출 데이터 중 제1 데이터("0")의 개수와 상기 독출 데이터 중 제2 데이터("1")의 개수 간의 차이를 계산하여 독출 데이터 차이값 정보를 생성하고, 상기 메모리부에 저장된 상기 프로그램 데이터 차이값 정보와 상기 독출 데이터 차이값의 차이를 계산하여 초기 독출 전압을 유지시키거나 변화시키기 위한 독출 전압 제어 신호를 출력하기 위한 데이터 독출 제어 회로를 포함하는 불휘발성 메모리 소자.
  2. 제 1 항에 있어서,
    상기 프로그램 데이터 제어부는 입력 데이터를 랜덤 데이터와 스크램블하여 랜덤한 상기 프로그램 데이터를 생성하고, 상기 프로그램 데이터의 제1 데이터("0")와 제2 데이터("1")의 개수 차이를 계산하여 상기 프로그램 데이터 차이값 정보를 생성하고, 상기 프로그램 데이터의 전체 개수를 카운팅하여 프로그램 데이터의 개수 데이터를 상기 메모리 부로 전송하는 불휘발성 메모리 소자.
  3. 제 1 항에 있어서,
    상기 프로그램 데이터 제어부는 입력 데이터를 입력 받는 입력 버퍼;
    랜덤 데이터를 생성하는 랜덤 생성기; 및
    상기 입력 데이터와 상기 랜덤 데이터를 스크램블하여 상기 프로그램 데이터, 프로그램 데이터의 개수 데이터, 및 상기 프로그램 데이터 차이값 정보를 생성하는 스트램블부를 포함하는 불휘발성 메모리 소자.
  4. 제 2 항에 있어서,
    상기 메모리 부는 상기 프로그램 데이터, 상기 프로그램 데이터의 개수 데이터, 및 상기 프로그램 데이터 차이값 정보를 저장하는 메모리 셀 부; 및
    상기 메모리 셀 부에 상기 프로그램 데이터, 상기 프로그램 데이터의 개수 데이터, 및 상기 프로그램 데이터 차이값 정보를 전송하거나 독출하는 페이지 버퍼를 포함하는 불휘발성 메모리 소자.
  5. 제 4 항에 있어서,
    상기 메모리 셀 부는 상기 프로그램 데이터를 저장하는 노멀 메모리 셀; 및
    상기 프로그램 데이터의 개수 데이터, 및 상기 프로그램 데이터 차이값 정보를 저장하는 플래그 셀을 포함하는 불휘발성 메모리 소자.
  6. 제 2 항에 있어서,
    상기 데이터 독출 제어 회로는 상기 프로그램 데이터를 독출하여 독출 동작시의 제1 데이터 또는 제2 데이터를 카운팅하여 상기 독출 데이터 차이값 정보를 생성하는 가산 회로;
    상기 독출 데이터 차이값 정보와 상기 프로그램 데이터 차이값 정보를 비교하여 비교 결과를 제어 신호로 출력하는 계산 회로;
    상기 프로그램 데이터의 개수 데이터를 이용하여 변수 데이터를 출력하는 변수 디코더; 및
    상기 제어 신호와 상기 변수 데이터에 응답하여 독출 전압을 제어하는 상기 독출 전압 제어 신호를 출력하는 제어 신호 발생 회로를 포함하는 불휘발성 메모리 소자.
  7. 제 6 항에 있어서,
    상기 변수 디코더는 상기 메모리부에 프로그램 가능한 전체 데이터 수를 N등분하여, 상기 프로그램 데이터의 개수 데이터가 해당하는 변수 데이터를 출력하는 불휘발성 메모리 소자.
  8. 메모리 셀 블럭에 프로그램 데이터, 프로그램 데이터의 개수 데이터, 및 상기 프로그램 데이터 중 제1 데이터의 개수와 상기 프로그램 데이터 중 제2 데이터의 개수 간의 차이를 계산하여 생성한 프로그램 데이터 차이값 정보를 프로그램하는 단계;
    초기 독출 전압을 이용하여 상기 프로그램 데이터, 프로그램 데이터의 개수 데이터, 및 프로그램 데이터 차이값 정보를 독출하는 단계;
    독출된 상기 프로그램 데이터의 독출 데이터 중 상기 제1 데이터("0")의 개수와 상기 독출 데이터 중 제2 데이터("1")의 개수 간의 차이를 계산하여 생성한 독출 데이터 차이값 정보를 계산하는 단계;
    상기 프로그램 데이터 차이값 정보와 상기 독출 데이터 차이값 정보를 비교하여 변화된 데이터 값을 비교 결과로 계산하는 단계;
    상기 프로그램 데이터의 개수 데이터를 이용하여 상기 비교 결과를 표준화시키는 단계;
    표준화된 상기 비교 결과가 허용 범위안에 포함될 경우 독출된 상기 프로그램 데이터를 출력하는 단계; 및
    상기 표준화된 상기 비교 결과가 허용 범위를 벗어날 경우 독출 전압을 증가시켜 재설정하여 다음 독출 동작시 사용하고, 상기 프로그램 데이터를 출력하는 단계를 포함하는 불휘발성 메모리 소자의 독출 방법.
  9. 제 8 항에 있어서,
    상기 메모리 셀 블럭에 프로그램 데이터, 프로그램 데이터의 개수 데이터, 및 프로그램 데이터 차이값 정보를 프로그램하는 단계 이전에,
    입력 데이터를 스크램블하여 상기 프로그램 데이터를 생성하는 단계를 더 포함하는 불휘발성 메모리 소자의 독출 방법.
  10. 제 9 항에 있어서,
    상기 프로그램 데이터를 생성하는 단계는
    상기 프로그램 데이터의 제1 데이터 또는 제2 데이터를 카운팅하여 상기 프로그램 데이터 차이값 정보를 생성하는 단계; 및
    상기 프로그램 데이터를 카운팅하여 상기 프로그램 데이터의 개수 데이터를 생성하는 단계를 더 포함하는 불휘발성 메모리 소자의 독출 방법.
  11. 제 8 항에 있어서,
    상기 프로그램 데이터 차이값 정보는 상기 프로그램 데이터 중 제1 데이터의 개수와 상기 프로그램 데이터 중 제2 데이터의 개수의 차이값인 불휘발성 메모리 소자의 독출 방법.
  12. 제 8 항에 있어서,
    상기 독출 데이터 차이값 정보는 상기 독출된 프로그램 데이터 중 제1 데이 터의 개수와 상기 독출된 프로그램 데이터 중 제2 데이터의 개수의 차이값인 불휘발성 메모리 소자의 독출 방법.
  13. 제 8 항에 있어서,
    상기 프로그램 데이터의 개수 데이터를 이용하여 상기 비교 결과를 표준화시키는 단계는 상기 프로그램 데이터의 개수 데이터를 이용하여 변수 데이터를 생성하고, 상기 변수 데이터를 이용하여 상기 비교 결과를 표준화시키는 불휘발성 메모리 소자의 독출 방법.
KR1020090058480A 2009-06-29 2009-06-29 불휘발성 메모리 소자 및 이의 독출 방법 KR101094605B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020090058480A KR101094605B1 (ko) 2009-06-29 2009-06-29 불휘발성 메모리 소자 및 이의 독출 방법
US12/826,584 US8374034B2 (en) 2009-06-29 2010-06-29 Nonvolatile memory device and read method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090058480A KR101094605B1 (ko) 2009-06-29 2009-06-29 불휘발성 메모리 소자 및 이의 독출 방법

Publications (2)

Publication Number Publication Date
KR20110001089A KR20110001089A (ko) 2011-01-06
KR101094605B1 true KR101094605B1 (ko) 2011-12-15

Family

ID=43382028

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090058480A KR101094605B1 (ko) 2009-06-29 2009-06-29 불휘발성 메모리 소자 및 이의 독출 방법

Country Status (2)

Country Link
US (1) US8374034B2 (ko)
KR (1) KR101094605B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10910065B2 (en) 2018-04-20 2021-02-02 SK Hynix Inc. Memory system and operating method thereof

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130049542A (ko) * 2011-11-04 2013-05-14 삼성전자주식회사 메모리 소자 및 이를 포함하는 메모리 시스템
KR101916192B1 (ko) 2012-04-19 2018-11-07 삼성전자주식회사 플래그 셀을 포함하는 불휘발성 메모리 장치 및 그것의 사용자 장치
KR20130134610A (ko) * 2012-05-31 2013-12-10 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그것의 테스트 방법
KR102174030B1 (ko) 2014-05-13 2020-11-05 삼성전자주식회사 불휘발성 메모리 장치를 포함하는 저장 장치 및 그것의 읽기 방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4945187B2 (ja) 2006-07-31 2012-06-06 株式会社東芝 半導体記憶装置
US7580302B2 (en) * 2006-10-23 2009-08-25 Macronix International Co., Ltd. Parallel threshold voltage margin search for MLC memory application

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10910065B2 (en) 2018-04-20 2021-02-02 SK Hynix Inc. Memory system and operating method thereof

Also Published As

Publication number Publication date
US20100332773A1 (en) 2010-12-30
KR20110001089A (ko) 2011-01-06
US8374034B2 (en) 2013-02-12

Similar Documents

Publication Publication Date Title
EP2748821B1 (en) Threshold voltage compensation in a memory
KR101082650B1 (ko) 불휘발성 메모리 장치 및 그 동작 방법
US9563504B2 (en) Partial block erase for data refreshing and open-block programming
US10078494B2 (en) Secure true random number generation using 1.5-T transistor flash memory
JP4907925B2 (ja) 不揮発性半導体記憶装置
US20100124120A1 (en) Nonvolatile memory device
KR101344347B1 (ko) 프로그램 시작 전압을 조절하는 불휘발성 메모리 장치,그것의 프로그램 방법, 그리고 그것을 포함하는 메모리시스템
KR101212387B1 (ko) 반도체 메모리 소자의 독출 방법
JP5827536B2 (ja) 不揮発性メモリ装置及びそのプログラム方法
KR101094605B1 (ko) 불휘발성 메모리 소자 및 이의 독출 방법
US10755786B2 (en) Semiconductor memory device including a plurality of strings each including a select transistor and a memory cell
KR20100032704A (ko) 메모리 장치 및 그것의 프로그램 방법
JP2014157650A (ja) 半導体記憶装置
KR101024134B1 (ko) 불휘발성 메모리 소자 및 이의 프로그램 방법
CN105374385A (zh) 半导体存储器装置
KR102211220B1 (ko) 반도체 장치 및 이의 동작 방법
JP5940704B1 (ja) 半導体記憶装置
KR101393772B1 (ko) 반도체 기억 장치
JP5868381B2 (ja) 半導体記憶装置
KR20100086193A (ko) 반도체 메모리 소자의 독출 방법
US8773901B2 (en) Nonvolatile memory device preventing shift in threshold voltage of erase cell and program method thereof
KR20100137896A (ko) 불휘발성 메모리 장치
KR101495789B1 (ko) 불휘발성 메모리 장치 및 그것의 프로그램 방법
KR20210111679A (ko) 반도체 메모리 장치 및 판독 방법
JP2008065978A (ja) マルチレベル不揮発性メモリ装置でのプログラム方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141126

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151120

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee