CN107943712B - 控制存储器设备的回收的方法、存储设备及其操作方法 - Google Patents

控制存储器设备的回收的方法、存储设备及其操作方法 Download PDF

Info

Publication number
CN107943712B
CN107943712B CN201710697138.5A CN201710697138A CN107943712B CN 107943712 B CN107943712 B CN 107943712B CN 201710697138 A CN201710697138 A CN 201710697138A CN 107943712 B CN107943712 B CN 107943712B
Authority
CN
China
Prior art keywords
page
voltage
read
memory
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710697138.5A
Other languages
English (en)
Other versions
CN107943712A (zh
Inventor
吴信镐
姜宇现
金珉奎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN107943712A publication Critical patent/CN107943712A/zh
Application granted granted Critical
Publication of CN107943712B publication Critical patent/CN107943712B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/0223User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023Free address space management
    • G06F12/0253Garbage collection, i.e. reclamation of unreferenced memory
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52Protection of memory contents; Detection of errors in memory contents
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/0223User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023Free address space management
    • G06F12/0238Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0793Remedial or corrective actions
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/04Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/26Sensing or reading circuits; Data output circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/61Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
    • H03M13/611Specific encoding aspects, e.g. encoding by means of decoding

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Quality & Reliability (AREA)
  • Read Only Memory (AREA)

Abstract

在控制对包括多个存储块的非易失性存储器设备的回收的方法中,其中每个存储块包括多页,恢复读取操作是当第一数据包括不可校正的错误时,使用基于第一数据确定的最佳读取电压来对第一数据执行的,其中第一数据是从存储块中的第一存储块的第一页中读取的,以及当第一数据的错误在恢复读取操作被执行后被校正时,是否执行对第一页的回收是基于第一页的存储单元的阈值电压分布来确定的,其中存储单元被设置在与最佳读取电压相邻的感兴趣区域中。

Description

控制存储器设备的回收的方法、存储设备及其操作方法
相关申请的交叉引用
本申请要求2016年10月12日在韩国知识产权局(KIPO)提交的韩国专利申请第10-2016-0131977号的优先权,其全部公开内容通过引用并入本文。
技术领域
示例性实施例一般涉及半导体存储器设备,并且更具体地涉及控制对非易失性存储器设备的回收的方法、操作存储设备的方法和存储设备。
背景技术
半导体存储器设备是使用诸如但不限于硅(Si)、锗(Ge)、砷化镓(GaAs)和磷化铟(InP)等半导体制造的存储设备。半导体存储器设备通常可分为易失性存储器和非易失性存储器。
易失性存储器可能在断电时丢失存储在其中的内容。易失性存储器包括以下各项:静态RAM(SRAM)、动态RAM(DRAM)和同步DRAM(SDRAM)。即使在断电时,非易失性存储器也可以保存存储的内容。非易失性存储器包括以下各项:只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、闪速存储器、相变RAM(PRAM)、磁性RAM(MRAM)、电阻RAM(RRAM)和铁电RAM(FRAM)。
闪速存储器可用于各种领域,这是由于存在以下优点:例如大容量存储、低噪声和低功率。为了增加存储容量,闪速存储器由能够每单元存储至少两个或更多个数据位的多级单元形成。例如,至少两个或更多个的数据位是使用增加的编程状态的数量来存储在一个存储单元中的,因此两个相邻的编程状态之间的读取裕量得以减少。具有这种减小的读取裕量的闪速存储器在读取操作中生成的数据中造成错误位。
此外,从存储单元读取的数据可能包括由于诸如制造缩放(fabricationscaling)由相邻的存储单元生成的编程干扰和读取干扰之类的物理因素引起的错误比特。这样的错误比特可以使用诸如纠错码(ECC)操作之类的纠错方法来校正。然而,即使在执行ECC操作之后没有错误的情况下,检测劣化的存储单元也会是有用的。
发明内容
一些示例性实施例旨在提供一种控制对非易失性存储器设备的回收的方法,其能够提高性能和数据可靠性。
一些示例性实施例旨在提供一种操作能够提高性能和数据可靠性的存储设备的方法。
一些示例性实施例旨在提供能够增强性能和数据可靠性的存储设备。
根据示例性实施例,在控制对包括多个存储块的非易失性存储器设备的回收的方法中,其中所述存储块中的每个存储块包括多页,恢复读取操作是当第一数据包括使用纠错码(ECC)操作不可校正的错误时,使用基于所述第一数据确定的最佳读取电压来对所述第一数据执行的,其中所述第一数据是从所述存储块中的第一存储块的第一页中读取的,以及当所述第一数据的错误在所述恢复读取操作被执行后被校正时,是否执行对所述第一页的回收是基于所述第一页的存储单元的阈值电压分布来确定的,其中所述存储单元被设置在与所述最佳读取电压相邻的感兴趣区域中。
根据示例性实施例,在操作包括至少一个非易失性存储器设备和被配置为控制所述至少一个非易失性存储器设备的存储器控制器的存储设备的方法中,其中所述至少一个非易失性存储器设备包括多个存储块并且所述存储块中的每个存储块包括多页,默认读取操作是当第一数据包括不可校正的错误时,使用默认读取电压集来对所述存储块中的第一存储块的第一页执行以生成所述第一数据的,最佳读取电压是基于所述第一数据确定以基于所述最佳读取电压对第一数据执行恢复读取操作的,以及当所述第一数据的错误在所述恢复读取操作被执行后被校正时,是否执行对所述第一页的回收是基于所述第一页的存储单元的阈值电压分布来确定的,其中所述存储单元被设置在与所述最佳读取电压相邻的感兴趣区域中。
根据示例性实施例,一种存储设备包括非易失性存储器设备和存储器控制器。非易失性存储器设备包括包括包含多个存储块的存储单元阵列,并且所述非易失性存储器设备响应于读取命令和地址而从所述存储块中的第一存储块的第一页读取第一数据。所述存储器控制器将所述读取命令和所述地址应用于所述非易失性存储器设备;基于默认读取电压集来确定所述第一数据是否包括不可校正的错误;当所述第一数据包括通过纠错码(ECC)操作不可校正的错误时,基于所述第一数据来确定最佳读取电压,以基于所述最佳读取电压对所述第一数据执行恢复读取操作;并且当所述第一数据的错误在所述恢复读取操作被执行后被校正时,基于所述第一页的存储单元的阈值电压分布来确定是否执行对所述第一页的回收,其中所述存储单元被设置在与所述最佳读取电压相邻的感兴趣区域中。
根据示例性实施例,在一种控制包括多页的非易失性存储器设备的方法中,每个页包括具有多个编程状态的多个存储单元,所述方法包括:使用第一电压集来对从所述多页的第一页读取的第一数据执行第一读取操作;当所述第一数据包括通过纠错码(ECC)操作不可校正的错误时,使用第二电压对所述第一数据执行第二读取操作;当所述第一数据的错误是通过所述第二读取操作使用所述ECC操作可校正的时,执行以下各项中的至少一项:a)对由所述第二电压和与所述第二电压不同的第三电压限定的第一区域中的所述第一页的存储单元的数量进行计数,以及b)对相对于所述第二电压和第四电压的第二区域的阈值电压分布的斜率进行第一计算;以及基于执行a)和b)中的至少一个的结果来选择性地执行对所述第一页的回收。所述第二区域可以由所述第二电压和与所述第二电压不同的所述第四电压来限定。
因此,存储器控制器使用最佳读取电压对包括不可校正的错误的数据页执行恢复读取操作,以及即使当所述页的所述错误被校正时,也基于围绕所述最佳读取电压的阈值电压分布来确定是否执行对所述页的回收。因此,存储器控制器可以防止所述页劣化成不可校正的页。相应地,可以提高增强存储设备的性能和数据可靠性。
附图说明
结合附图根据以下详细描述将更清楚地理解说明性的、非限制性的示例性实施例。
图1是根据示例性实施例示出电子设备的框图。
图2是根据示例性实施例示出图1中的存储设备的框图。
图3是根据示例性实施例示出图2的存储设备中的存储器控制器的框图。
图4是根据示例性实施例示出图2的存储设备中的非易失性存储设备的框图。
图5是根据示例性实施例示出图4中的存储单元阵列的框图。
图6是根据示例性实施例示出图5中的存储块中的一个的电路图。
图7是根据示例性实施例示出图4的非易失性存储器设备中的电压发生器的框图。
图8A和8B是根据示例性实施例示出操作存储设备的方法的流程图。
图9到11是根据示例性实施例的用于说明图8A中的步骤S200的图。
图12到14是根据示例性实施例的用于说明图8B中的步骤S300的图。
图15是根据示例性实施例示出图8B的步骤S400的流程图。
图16和17是根据示例性实施例的用于说明图15中的步骤S430的图。
图18、19和20是根据示例性实施例的用于说明图15中的步骤S450的图。
图20是根据示例性实施例的图19中的感兴趣区域的放大图。
图21根据示例性实施例示出在图2的存储设备中执行的回收操作。
图22是根据示例实施例示出移动设备的框图。
具体实施方式
将在下文中参考附图更全面地描述各种示例性实施例,在附图中示出了一些示例性实施例。
应当理解,尽管这里可以使用术语第一、第二、第三等来描述各种元素,但这些元素不应受这些术语的限制。除非另有指明,这些术语通常用于将一个元素与另一元素区分开。因此,下面在说明书的一个部分中讨论的第一元素可以在本说明书的不同部分中被称为第二元素,而不脱离本公开的教导。此外,在权利要求书中可以使用诸如“第一”和“第二”的术语来命名权利要求的元素,即使特定的名称不被用于与说明书中的元素相关联也如此。如本文所用,术语“和/或”包括一个或多个相关列出的项目的任何和所有组合。诸如“…的至少一个”的表达当在元件的列表之后时,其修饰元件的整个列表,而不是修饰该列表的单个元件。
在功能块、单元和/或模块方面,在附图中描述和示出了实施例。这些块、单元和/或模块可以通过诸如逻辑电路、分立组件、微处理器、硬布线电路、存储元件、布线连接等的电子(或光学)电路物理地实现,其中电子(或光学)电路可以使用半导体制造技术和/或其它制造技术一起形成在单个集成电路(例如,作为单个半导体芯片)中或形成为分开的集成电路和/或分立组件(例如,在印刷电路板上布线在一起的若干半导体芯片)。这些块、单元和/或模块可以由处理器(例如,微处理器、控制器、CPU、GPU)或使用软件(例如,微代码)编程的处理器来实现,以执行本文讨论的各种功能。每个块、单元和/或模块可以由专用硬件实现,或者作为用于执行一些功能的专用硬件和用于执行其它功能的处理器的组合来实现,。此外,实施例的每个块、单元和/或模块可以通过物理上分开的电路来实现,并且不需要被形成为单个集成的。
图1是根据示例性实施例示出电子设备的框图。
参照图1,电子设备10可以包括主机20和存储设备(或存储器系统)30。存储设备30可以包括存储器控制器100和至少一个非易失性存储器设备200。主机20可以控制存储设备30的总体操作。
非易失性存储器设备200可以用NAND闪速存储器来实现。在示例性实施例中,非易失性存储器设备200可以是非易失性存储器设备,例如相变随机存取存储器(PRAM)、电阻随机存取存储器(RRAM)、磁阻随机存取存储器(MRAM)、铁电随机存取存储器(FRAM)等等。
存储器控制器100可以与主机20交换诸如命令、地址、数据等的信号。存储器控制器100可以根据来自主机20的命令,在非易失性存储器设备200中写入数据并从非易失性存储器设备200读取数据。
图2是根据示例性实施例示出图1中的存储设备的框图。
参照图2,存储设备30可以包括存储器控制器100和至少一个非易失性存储器设备200。
在示例性实施例中,存储器控制器100和非易失性存储器设备200中的每一个可以以芯片、封装或模块的形式来提供。替换地,存储器控制器100和非易失性存储器设备200可是以下封装之一:封装上封装(PoP)、球栅阵列(BGA)、芯片级封装(CSP)、塑料引线芯片载体(PLCC)、塑料双列直插封装(PDIP)、华夫格封装型裸片(die in Waffle Pack)、晶圆型裸片、板载裸片(COB)、陶瓷双列直插封装(CERDIP)、塑料公制四方扁平封装(MQFP)、小外形IC(SOIC)、缩小型小外形封装(SSOP)、薄型小外形封装(TSOP)、薄型四方扁平封装(TQFP)、系统级封装(SIP)、多芯片封装(MCP)、晶圆级制造封装(WFP)、晶圆级处理堆栈封装(WSP)等。
非易失性存储器设备200可以在存储器控制器100的控制下执行读取操作、擦除操作以及编程操作或写操作。非易失性存储器设备200通过来自存储器控制器100的输入/输出线接收命令CMD、地址ADDR和数据DATA,用于执行这些操作。此外,非易失性存储器设备200通过来自存储器控制器100的控制线接收控制信号CTRL。此外,非易失性存储器设备200通过来自存储器控制器100的电力线接收电力PWR。
非易失性存储器设备200的存储单元可以具有如下物理特性:其阈值电压分布由于诸如编程消逝时间、温度、编程干扰、读取干扰等原因而改变的。例如,由于上述原因,在非易失性存储器设备200处存储的数据变得有错。存储器控制器100利用各种纠错技术来校正这种错误。例如,存储器控制器100包括纠错码(ECC)引擎120、读取管理模块131和回收管理模块133。
在读取操作期间,存储器控制器100可以使用默认读取电压集来读取存储在非易失性存储器设备200的第一页处的数据。默认读取电压集可以包括预定的读取电压。ECC引擎120可以检测并校正从非易失性存储器设备200读取的数据中包括的错误。ECC引擎120可以通过检测和校正错误来操作ECC操作。在示例性实施例中,ECC引擎120可以以硬件的形式实现。
在读取操作中读取的数据可以包括比ECC引擎120可以校正的错误比特更多的错误比特。在这种情况下,ECC引擎120无法校正数据的错误,这可以被称为“不可校正的纠错码(UECC)错误”。具有UECC错误的数据可以被称为“UECC数据”。
当通过默认读取电压集读取的数据包括UECC错误时,例如,读取管理模块131可以调整非易失性存储器设备200的读取电压集。存储器控制器100发送地址ADDR、命令CMD和控制信号CTRL,使得非易失性存储器设备200通过由此调整的读取电压执行读取操作。
所调整的读取电压集可以包括在控制信号CTRL或命令CMD中。ECC引擎120检测并校正使用所调整的读取电压集读取的数据的错误。
在示例性实施例中,读取管理模块131可以将读取电压集调整预定的次数,并且ECC引擎120可以检测并校正使用所调整的读取电压集来读取的数据的错误。例如,存储器控制器100可以将一组操作重复预定的次数,调整读取电压集,使用所调整的读取电压集读取数据,以及校正所读取的数据的错误。
当读取的数据的错误在该组操作的迭代期间被校正时,存储器控制器100向主机20输出校正的数据。例如,当读取操作是在读取管理模块131的控制下被迭代时,读取的数据或所读取的数据的特定页数据被存储在图3中的缓冲器130中。缓冲器130可以是静态随机存取存储器(SRAM)。
当读取的数据的错误在该组操作的迭代之后(即,当UECC错误发生时)未被校正时,存储器控制器100基于存储在缓冲器130中的数据来确定用于执行谷搜索操作(valleysearch operation)的起始电压集。
在示例性实施例中,可以省略对于调整读取电压集以及使用所调整的读取电压集来读取数据的迭代。
当读取的数据的错误在基于默认读取电压集的读取操作之后或在对于所调整的读取电压集的操作的迭代之后未被校正时,存储器控制器100在存储在缓冲器130中的数据当中选择包括最高错误比特率的编程状态,并确定与所选的编程状态对应的读取电压作为起始电压集。读取管理模块131基于所确定的起始电压集的读取电压来执行谷搜索操作以确定最佳读取电压,并且基于最佳读取电压对所读取的数据执行恢复读取操作。
为了确定最佳读取电压,读取管理模块131设置由起始读取电压和结束读取电压限定的搜索区域,确定搜索区域是否属于参考区域,如果搜索区域不属于参考区域则改变搜索区域,以及如果搜索区域属于参考区域则找到新的读取电压以确定最佳读取电压。例如,最佳读取电压表示与一页的存储单元的多个编程状态中的两个编程状态的重叠区域的谷对应的阈值电压。
在读取的数据的错误(例如,所读取的数据的包括可校正的错误或不包括错误)在基于最佳读取电压的恢复读取操作之后被使用纠错码(ECC)操作来校正时,ECC引擎120向回收管理模块133通知正被校正的所读取的数据的错误。
回收管理模块133基于第一页的存储单元在接近最佳读取电压的感兴趣区域(ROI)中的阈值电压分布来确定是否执行对第一页的回收。即使当来自第一页的读取的数据的错误在基于最佳读取电压的恢复读取操作之后可校正时,存储器控制器100仍可以基于存储单元在感兴趣区域中的阈值电压分布来确定是否执行对第一页的回收。
当第一页被确定回收时,存储器控制器100对第一页执行回收,并且可以检测劣化的页和突然断电(SPO)的页,其不能通过基于错误比特的回收确定来检测。因此,可以防止一页劣化成不可校正的页。突然断电的页意味着非易失性存储器设备200的电源在特定的页的编程操作期间断开。因此,突然断电的页的编程状态可能不稳定。
图3是根据示例性实施例示出图2的存储设备中的存储器控制器的框图。
参照图2和3,存储器控制器100可以包括处理器110、ECC引擎120、缓冲器130、读取管理模块131、回收管理模块133、随机化器140、主机接口150、只读存储器(ROM)160和经由总线105连接的非易失性存储器接口170。参照图2描述了ECC引擎120、缓冲器130、读取管理模块131和回收管理模块133,并因此省略其描述。
处理器110控制存储器控制器100的总体操作。在示例性实施例中,读取管理模块131和回收管理模块133可以以软件实现并存储在缓冲器130中。存储在缓冲器130中的读取管理模块131和回收管理模块133可以由处理器110驱动。ROM 160在固件中存储存储器控制器100进行操作所需的各种信息。
随机化器140对要存储在非易失性存储器设备200中的数据进行随机化。例如,随机化器140以字线为单位来随机化要存储在非易失性存储器设备200中的数据。
数据随机化是将数据处理成使得:连接到字线的存储单元的编程状态具有相同的比率。例如,如果连接到一个字线的存储单元是各自存储2比特数据的多级单元(MLC),那么每个存储单元都具有擦除状态和第一到第三编程状态中的一个。在这种情况下,随机化器140将数据随机化成使得:在连接到一个字线的存储单元中,具有擦除状态的存储单元的数量、具有第一编程状态的存储单元的数量、具有第二编程状态的存储单元的数量编程状态、以及具有第三编程状态的存储单元的数量彼此基本相同。例如,其中存储有随机化数据的存储单元具有数量彼此相等的编程状态。随机化器140将从非易失性存储器设备200读取的数据去随机化。
随机化器140随机化页数据。为了容易理解,描述了随机化器140的理想操作。然而,本发明构思不限于此。例如,随机化器140将数据随机化成使得:在连接到一个字线的存储单元中,具有擦除状态的存储单元的数量、具有第一编程状态的存储单元的数量、具有第二编程状态的存储单元的数量状态、以及具有第三编程状态的存储单元的数量近似于相同的值。例如,其中存储有随机化数据的存储单元具有数量彼此相似的编程状态。
存储器控制器100通过主机接口150与主机20通信。例如,主机接口150可以包括通用串行总线(USB)、多媒体卡(MMC)、嵌入式MMC、外围组件互连(PCI)、快速PCI、高级技术附件(ATA)、串行ATA、并行ATA、小型计算机小型接口(SCSI)、增强型小型磁盘接口(ESDI)、集成驱动电子设备(Intergrated Drive Electronics,IDE)、移动工业处理器接口(MIPI)、非易失性存储器标准(Nonvolatile memory express,NVMe)、通用闪速存储装置(UFS)等。存储器控制器100通过非易失性存储器接口170与非易失性存储器设备200进行通信。
图4是根据示例性实施例示出图2的存储设备中的非易失性存储设备的框图。
参照图4,非易失性存储器设备200包括存储单元阵列300、地址解码器430、页缓冲电路410、数据输入/输出电路420、控制电路450和电压发生器700。
存储单元阵列300可以通过串选择线SSL、多个字线WL和接地选择线GSL耦合到地址解码器430。此外,存储单元阵列300可以通过多个位线BL耦合到页缓冲电路410。
存储单元阵列300可以包括耦合到多个字线WL和多个位线BL的多个存储单元。
在一些示例性实施例中,存储单元阵列300可以是三维存储单元阵列,其以三维结构(或垂直结构)形成在基板上。在这种情况下,存储单元阵列300可以包括垂直单元串,其垂直取向为使得至少一个存储单元位于另一个存储单元上。通过引用将其并入本文的以下专利文献描述了三维存储单元阵列的合适配置:美国专利第7,679,133号;第8,553,466;第8,654,587号;第8,559,235号;和美国专利第2011/0233648号。
在其它示例性实施例中,存储单元阵列300可以是二维存储单元阵列,其以二维结构(或水平结构)形成在基板上。
仍参照图4,地址解码器430可以响应于来自存储器控制器100的地址ADDR来选择存储单元阵列300的多个存储块中的至少一个。例如,地址解码器430可以选择所选择的一个或多个存储块中的多个字线中的至少一个。地址解码器430可以将从电压生成器700生成的电压(例如,字线电压)传送给所选择的字线。在编程操作时,地址解码器430可以将编程电压或验证电压传送给所选择的字线以及将通过电压传送给未选择的字线。在读取操作时,地址解码器430可以将选择读取电压传送给选择的字线,并将未选择读取电压(或通过电压)传送给未选择的字线。
页缓冲电路410可以在编程操作时作为写入驱动器操作并在读取操作时作为读出放大器操作。在编程操作时,页缓冲电路410可以向存储单元阵列300的位线提供与要编程的数据对应的位线电压。在读取或验证读取操作时,页缓冲电路410可以经由位线来读出存储在选择的存储单元中的数据。页缓冲电路410可以包括多个页缓冲器PB1至PBn,每个页缓冲器都与一个或多个位线连接。
控制电路450可以基于命令信号CMD生成多个控制信号CTL和页缓冲控制信号PBC。控制电路450还可以基于地址信号ADDR生成行地址R_ADDR和列地址C_ADDR。稍后将描述控制电路450的详细描述。
在示例实施例中,非易失性存储器设备200还可以包括电压发生器(未示出),用于通过页缓冲电路410将可变电压供应给存储单元阵列300的选择的位线。在其它示例实施例中,页缓冲电路410可以包括向存储单元阵列300的选择的位线施加可变电压的电压发生器(未示出)。
图5是根据示例性实施例示出图4中的存储单元阵列的框图。
参照图5,存储单元阵列300可以包括多个存储块BLK1至BLKz。在实施例中,存储块BLK1至BLKz由图4中的地址解码器430选择。例如,地址解码器430可以选择在存储块BLK1至BLKz当中与块地址相对应的特定存储块BLK。
图6是根据示例性实施例示出图5中的存储块之一的电路图。
图6的存储块BLKb可以以三维结构(或垂直结构)形成在基板上。例如,可以在与基板垂直的方向上形成包括在存储块BLKb中的多个存储单元串。
参照图6,存储块BLKb可以包括耦合在位线BL1、BL2和BL3以及公共源极线CSL之间的存储单元串NS11至NS33。每个存储单元串NS11至NS33可以包括串选择晶体管SST、多个存储单元MC1至MC8以及接地选择晶体管GST。在图6中,每个存储单元串NS11至NS33被示为包括八个存储单元MC1至MC8。然而,示例性实施例不限于此。在一些示例性实施例中,每个存储单元串NS11至NS33可以包括任何数量的存储单元。
串选择晶体管SST可以连接到对应的串选择线SSL1至SSL3。多个存储单元MC1至MC8可以分别连接到对应的字线WL1至WL8。接地选择晶体管GST可以连接到对应的接地选择线GSL1至GSL3。串选择晶体管SST可以连接到对应的位线BL1、BL2和BL3,并且接地选择晶体管GST可以连接到公共源极线CSL。
具有相同高度的字线(例如,WL1)可以被公共地连接,并且接地选择线GSL1至GSL3和串选择线SSL1至SSL3可以是分开的。在图6中,存储块BLKb被示出为耦合到八个字线WL1至WL8和三个位线BL1至BL3。然而,示例性实施例不限于此。在一些示例性实施例中,存储单元阵列300可以耦合到任何数量的字线和位线。
参考回图4,控制电路450可以从存储器控制器100接收命令(信号)CMD和地址(信号)ADDR,并且基于命令信号CMD和地址信号ADDR控制非易失性存储器设备200的擦除循环、编程循环和读取操作。编程循环可以包括编程操作和编程验证操作。擦除循环可以包括擦除操作和擦除验证操作。读取操作可以包括默认读取操作和恢复读取操作。
在示例实施例中,控制电路450可以生成用于控制电压发生器700的控制信号CTL,并且可以基于命令信号CMD生成用于控制页缓冲电路410的页缓冲控制信号PBC,并且基于地址信号ADDR生成行地址R_ADDR和列地址C_ADDR。控制电路450可以将行地址R_ADDR提供给地址解码器430,并将列地址C_ADDR提供给数据输入/输出电路420。
地址解码器430可以通过串选择线SSL、多个字线WL和接地选择线GSL耦合到存储单元阵列300。在编程操作或读取操作期间,地址解码器430可以基于行地址R_ADDR,将多个字线WL中的一个确定为选择的字线,并将多个字线WL中的所选择的字线之外的剩余字线确定为未选择的字线。
基于控制信号CTL,电压发生器700可以生成用于非易失性存储器设备200的存储单元阵列300的操作所需的字线电压VWL。电压发生器700可以从存储器控制器100接收电力PWR。字线电压VWL可以通过地址解码器430被施加到多个字线WL。
例如,在擦除操作期间,电压发生器700可以将擦除电压施加到存储块的阱,并且可以将接地电压施加到存储块的整个字线。在擦除验证操作期间,电压发生器700可以向存储块的整个字线施加擦除验证电压,或者以字线为基础将擦除验证电压顺序地施加于字线。
例如,在编程操作期间,电压发生器700可以将编程电压施加到所选择的字线,并且可以将编程通过电压施加到未选择的字线。此外,在编程验证操作期间,电压发生器700可以将编程验证电压施加到所选择的字线,并且可以向未选择的字线施加验证通过电压。
此外,在默认读取操作期间,电压发生器700可以将默认读取电压施加到所选择的字线,并且可以向未选择的字线施加读取通过电压。在恢复读取操作期间,电压发生器700可以将最佳读取电压施加到所选择的字线。
页缓冲电路410可以通过多个位线BL耦合到存储单元阵列300。页缓冲电路410可以包括多个页缓冲器。在一些示例性实施例中,一个页缓冲器可以连接到一个位线。在其它示例性实施例中,一个页缓冲器可以连接到两个或更多个位线。
页缓冲电路410可以临时存储要在选择的页中编程的数据或从所选择的页读出的数据。
数据输入/输出电路420可以通过数据线DL耦合到页缓冲电路410。在编程操作期间,数据输入/输出电路410可以基于从控制电路450接收的列地址C_ADDR,从存储器控制器100接收编程数据DATA,并且将编程数据DATA提供给页缓冲电路410。在读取操作期间,数据输入/输出电路420可以基于从控制电路450接收的列地址C_ADDR将存储在页缓冲电路410中的读数据DATA提供给存储器控制器100。
此外,页缓冲电路410和数据输入/输出电路420从存储单元阵列300的第一区读取数据,并将读数据写入存储单元阵列300的第二区。也就是说,页缓冲电路410和数据输入/输出电路420可以执行回写操作。
图7是根据示例性实施例示出图4的非易失性存储器设备中的电压发生器的框图。
参照图7,电压发生器700可以包括高电压发生器710和低电压发生器730。电压发生器700还可以包括负电压发生器750。
响应于控制信号CTL中的第一控制信号CTL1,高电压发生器710可以根据命令CMD指导的操作,生成编程电压VPGM、编程通过电压VPPASS、验证通过电压VVPASS、读取通过电压VRPASS和擦除电压VERS。编程电压VPGM被施加到所选择的字线,编程通过电压VPPASS、验证通过电压VVPASS、读取通过电压VRPASS可以被施加到未选择的字线,而擦除电压VERS可以被施加到存储块的阱。第一控制信号CTL1可以包括指示由命令CMD指导的操作的多个比特。
响应于控制信号CTL中的第二控制信号CTL2,低电压发生器730可以根据命令CMD指导的操作,生成编程验证电压VPV、读取电压VRD、擦除验证电压VEV和最佳读取电压VORD。编程验证电压VPV、读取电压VRD、最佳读取电压VORD和擦除验证电压VEV可以根据非易失性存储器设备200的操作被施加到所选择的字线。第二控制信号CTL2可以包括多个比特,其指示由命令CMD指导的操作。
响应于控制信号CTL中的第三控制信号CTL3,负电压发生器750可以根据由命令CMD指导的操作,生成具有负电平的编程验证电压VPV'、读取电压VRD'和擦除验证电压VEV'。第三控制信号CTL3可以包括指示由命令CMD指导的操作的多个比特。
图8A和8B是根据示例性实施例示出操作存储设备的方法的流程图。
为了便于描述,假设读取管理模块131包括预定义表(PDT),并且读取管理模块131使用PDT控制读取操作。然而,本发明构思不限于此。例如,读取管理模块131可以包括关于选择任何其它电压集的方法的信息,诸如编程时间戳表。此外,由读取管理模块131管理的恢复读取操作是基于谷搜索操作检测的谷值的读取操作。
读取电压集可以包括用于确定存储单元的编程状态的多个读取电压。读取电压集可以由存储器控制器100调整。基于读取电压集从非易失性存储器设备200读取的数据可以被称为“第一默认数据”。第一默认数据是在由ECC引擎120执行错误检测和校正之前的数据。
参照图2至图7、图8A和8B,在S110中,存储器控制器100从主机20接收读取请求和地址。
在步骤S200中,存储器控制器100响应于所接收的读取请求和地址来执行默认读取操作,并且步骤S200包括步骤S210和S220。
当接收到读取请求时,在步骤S210中,存储器控制器100使用默认读取电压集来对与所接收的地址相对应的第一页(或连接到第一字线的存储单元)执行读取操作。假设第一页是存储单元阵列300中的多个存储块的第一存储块的特定页。
在步骤S220中,存储器控制器100确定使用默认读取电压集读取的数据(以下称为第一默认数据)是否包括UECC错误。例如,ECC引擎120检测并校正第一默认数据的错误。
当第一默认数据的错误全部被校正(S220中为“否”,即没有UECC错误存在)时,读取操作结束,并且存储器控制器100将所校正的数据去随机化以将去随机化的数据发送给主机20。
当默认原始数据的错误未被校正时(S220中为“是”,即存在UECC错误),存储器控制器100将第一默认数据存储在缓冲器130中。
在步骤S300中,存储器控制器100基于存储在缓冲器130中的第一默认数据来选择起始电压或起始电压集,基于起始电压执行读取操作以执行谷搜索操作从而搜索第一页的存储单元的阈值电压分布的谷值,确定最佳读取电压,并且基于最佳读取电压对第一页的数据执行恢复读取操作。
在步骤S370中,存储器控制器100确定使用最佳读取电压从第一页读取的第二默认数据是否包括UECC错误。例如,ECC引擎120检测并校正第二默认数据的错误。
当默认原始数据的错误是不可校正的时(S370中为“是”,即存在UECC错误),在步骤S380中,存储器控制器100将包括第一页的存储块登记为坏块。
当第二默认数据的错误全部被校正(S370中为“否”,即不存在UECC错误)时,存储器控制器100将第二默认数据存储在缓冲器130中,并且在步骤S400中使用回收管理模块133,基于存储单元在围绕最佳读取电压的感兴趣区域(ROI)中的阈值电压分布,确定是否执行对第一页的回收。
在步骤S500中,如果确定第一页要被回收,则存储器控制器100对第一页执行回收操作。
图9到图11是根据示例性实施例用于说明图8A中的步骤S200的图。
为了便于描述,假设非易失性存储器设备200的存储单元是三级单元(TLC),每个存储三个比特,并且用于确定存储单元的编程状态的读取电压集包括七个读取电压。此外,假设读取管理模块131包括PDT并使用PDT调整读取电压集。然而,本发明构思不限于此。
参照图2至图7、图8A、图8B和图9,非易失性存储设备200的每个存储单元具有擦除状态E和第一至第七编程状态P1至P7中的一个状态。在存储器控制器100的控制下,非易失性存储器设备200使用默认读取电压集VRD1至VRD7来确定存储单元的编程状态,并输出第一默认数据DATA0作为确定结果。
默认读取电压集VRD1至VRD7中的电压电平可以是根据单元特性来预先确定的。例如,默认读取电压集VRD1至VRD7中的电压电平是根据在存储单元刚被编程之后的阈值电压分布而预先确定的。替换地,默认读取电压集VRD1至VRD7中的电压电平是根据存储单元被编程然后一时间消逝(即,存储单元稳定)之后的阈值电压分布来预先确定的。
参照图10和图11,随着在存储单元被编程之后的消逝时间推移,存储单元的阈值电压分布由于存储单元的物理特性或外部因素而变化,如图10中所示。例如,电荷捕获闪存(charge trap flash,CTF)存储单元可以经历初始验证移位(IVS),即,存储单元的阈值电压分布随着在存储单元被编程之后的消逝时间推移而向相对低的电压移位。此外,如图10中所示,存储单元的阈值电压分布在编程操作期间由于SPO而重叠。为此,通过使用默认读取电压集VRD1至VRD7的读取操作读取的第一默认数据DATA0可能包括错误。
存储器控制器100检测并校正如此读取的第一默认数据DATA0的错误。当第一默认数据DATA0的错误被校正时,存储器控制器100将校正的数据DATA0'发送给主机20。在示例性实施例中,存储器控制器100对校正的数据DATA0'去随机化,并将去随机的数据发送给主机20。存储器控制器100可以将校正的数据DATA0'存储在缓冲器130中。
当第一默认数据DATA0的错误是使用ECC操作不可校正的(即,第一默认数据DATA0中的错误的数量超过ECC引擎120的纠错能力或第一默认数据DATA0包括UECC错误)时,存储器控制器100可以将第一默认数据DATA0存储在缓冲器130中,并且可以通过使用读取管理模块131执行恢复读取操作。
图12到图14是根据示例性实施例用于说明图8A中的步骤S300的图。
参照图12,步骤S300包括步骤S310、S320、S330和S340。
在步骤S310中,当通过ECC操作不可校正第一默认数据DATA0的错误时,存储器控制器100将第一默认数据DATA0存储在缓冲器130中。
如参照图3所描述地,存储器控制器100包括随机化器140。随机化器140将要存储在非易失性存储器设备200中的数据随机化。例如,随机化器140可以随机化要存储在每个页中的数据,使得每个页具有基本相同的存储单元的编程状态的数量。在这种情况下,具有最高错误比特率的数据可以是在存储在缓冲器130中的第一默认数据DATA0当中的在编程状态数量之间具有最大差异的第一默认数据。
在步骤S320中,存储器控制器100基于存储在缓冲器130中的第一默认数据DATA0,选择用于读取数据的读取电压作为起始电压,其导致在具有相应编程状态的存储单元的数量之间的单元的最大数量。
图13和图14是用于说明图12中的步骤S330的图。
将参照图12和图13示例性地描述谷搜索操作。为了简洁描述起见,将描述在第六和第七编程状态P6和P7之间搜索谷值的操作。然而,本发明构思不限于此。
当错误在基于默认读取电压的读取操作时是不可校正的时,存储器控制器100使用所选择的起始电压来执行谷搜索操作以确定最佳读取电压,并且基于最佳读取电压执行恢复读取操作。
读取管理模块131可以包括用于谷搜索操作的信息或编程代码或者编程指令。存储器控制器100使用所选择的起始电压来执行谷搜索操作。存储器控制器100例如选择起始电压。例如,如图13中所示,起始电压Vs6被用作用于搜索第六和第七编程状态P6和P7之间的谷值的起始电压。
存储器控制器100使用起始电压Vs6执行读取操作,以搜索第六和第七编程状态P6和P7之间的谷值。然后,使用比起始电压Vs6低预定电平的电压Vs6'执行读取操作,并且使用比起始电压Vs6高预定电平的电压Vs6”执行读取操作。
存储器控制器100根据使用起始电压Vs6读取的数据、使用电压Vs6'读取的数据和使用电压Vs6”读取的数据来搜索谷值。例如,存储器控制器100根据使用起始电压Vs6读取的数据和使用电压Vs6'读取的数据,检测各自具有在起始电压Vs6和电压Vs6'之间的阈值电压的存储单元MCa。此外,存储器控制器100根据使用起始电压Vs6读取的数据和使用电压Vs6”读取的数据,检测各自具有在起始电压Vs6和电压Vs6”之间的阈值电压的存储单元MCb。
图14是用于说明与图13不同的谷搜索操作的图。
参照图14,存储器控制器100使用起始电压Vs6执行读取操作。然后,存储器控制器100使用比起始电压Vs6低预定电平的电压V61执行读取操作。存储器控制器100根据使用起始电压Vs6读取的数据和使用电压V61读取的数据来检测各自具有在起始电压Vs6和电压V61之间的阈值电压的存储单元。
存储器控制器100以具有降低的电压Vs62、Vs63和Vs64的读取电压迭代读取操作。存储器控制器100根据所读取的数据来检测每个具有在两个电压(例如,(Vs61和Vs62)、(Vs62和Vs63)以及(Vs63和Vs64))之间的阈值电压的多个存储单元。存储器控制器100根据由此检测的存储单元的数量的变化来检测谷值。在图14中,电压VD63被确定为最佳读取电压VORD。
参照图13和图14描述的操作方法是示例性的。然而,本发明构思不限于此。例如,存储器控制器100可以执行与参照图13和图14描述的不同的谷搜索操作。例如,存储器控制器100可以通过除谷搜索操作之外的任何其它操作方法(例如,峰值检测或阈值电压分布的下限的检测)来选择最佳读取电压,并且使用由此选择的最佳读取电压执行读取操作。
在示例性实施例中,谷值包括多个谷值,并且与多个谷值中的最大值相对庆的电压可以被确定为最佳读取电压。此外,存储器控制器100可以将多个谷值中的每一个确定为最佳读取电压,并且可以执行上述恢复读取操作。
图15是根据示例实施例示出图8B中的步骤S400的流程图。
步骤S400可以是根据示例性实施例示出控制对非易失性存储器设备的回收的方法的流程图。
参照图15,步骤S400包括步骤S410、S420、S430、S440、S450和S460。
在步骤S410中,ECC引擎120使用最佳读取电压来检查第二默认数据读取中的错误比特的数量,并且可以向回收管理模块133提供关于错误比特的数量的信息。
在步骤S420中,回收管理模块133将第二默认数据中的错误比特的数量与参考值进行比较,如果错误比特的数量等于或大于参考值则确定第一页要被回收并对第一页执行回收操作。
回收一页意味着:虽然该页中的错误通过恢复读取操作被校正,但是在该页的错误变为不可校正的之前,该页的经校正的数据被编程到与该页物理上不同的另一页中,这是因为当该页被编程时随着较短的时间消逝,该页中的错误可能具有变成不可校正的较大可能性。
在步骤S430中,为了检查对第一页的回收,回收管理模块133对围绕最佳读取电压VORD的感兴趣区域(ROI)中的存储单元的数量进行计数。
在步骤S440中,回收管理模块133可以基于感兴趣区域中的存储单元的数量来选择性地确定是否执行对第一页的回收。
当在步骤S440中确定不回收第一页时(步骤S440中的“否”),在步骤S450中,回收管理模块133可以基于相对于最佳读取电压VORD的感兴趣区域的阈值电压分布的斜率来检查对第一页的回收。
在示例实施例中,回收管理模块133可以基于ROI的分布的存储单元的数量来确定是否执行对第一页的回收,而不执行步骤S450和S460。
在其它示例实施例中,回收管理模块133可以基于相对于最佳读取电压VORD的ROI的分布的斜率来确定是否执行对第一页的回收,而不执行步骤S430和S440。因此,回收管理模块133可以基于对第一页的存储单元在ROI中的数量进行计数以及计算相对于最佳读取电压VORD的ROI的阈值电压分布的斜率中的至少一项的结果,来确定是否执行对第一页的回收。
图16和图17是根据示例性实施例用于说明图15中的步骤S430的图。
在图17中,为了简洁描述起见,假设谷值存在于第六和第七编程状态P6和P7的重叠区域,并且感兴趣区域510是由最佳读取电压VORD和第一电压VTO1限定的区域,第一电压VTO1比最佳读取电压VORD大偏移电压OFS。
参照图16,步骤S430包括步骤S431和S433。
在步骤S431中,回收管理模块133对感兴趣区域510中的存储单元的数量进行计数。
在步骤S433中,回收管理模块133将所计数的存储单元的数量与参考值进行比较。参考值可以指示当第一页的数据不包含错误时感兴趣区域510中的存储单元的数量,并且参考值可以预先存储在回收管理模块133中。
在示例性实施例中,对感兴趣区域510中的存储单元的数量进行计数可以包括:对通过将第一电压VTO1施加到耦合到第一页的第一字线来导通的存储单元的第一数量进行计数,对通过施加最佳读取电压VORD给第一字线来导通的存储单元的第二数量进行计数,以及从第一数量减去第二数量。
在示例性实施例中,对处于感兴趣区域510的存储单元的数量进行计数可以包括:对通过将最佳读取电压VORD施加到耦合到第一页的第一字线来截止的存储单元的第一数量进行计数,对通过将第一电压VTO1施加到第一字线来截止的存储单元的第二数量进行计数,以及从第一数量减去第二数量。
感兴趣区域510中的存储单元的数量可以指示与感兴趣区域510相对应的编程状态的劣化程度。随着与感兴趣区域510对应的编程状态越劣化,感兴趣区域510中的存储单元越增加。因此,是否执行对第一页的回收可以通过对感兴趣区域510中的存储单元的数量进行计数来确定。
参照回到图15,在步骤S440中,如果感兴趣区域510中的存储单元的数量等于或大于参考值,则回收管理模块133确定第一页要被回收,并且如果感兴趣区域510中的存储单元的数量小于参考值,则确定第一页将不被回收。
在示例实施例中,感兴趣区域510可以是由最佳读取电压VORD和第二电压VTO2(如图19中所示)限定的区域,第二电压VTO2比最佳读取电压VORD小偏移电压OFS。
在示例性实施例中,第一和第二电压VTO1和VTO2中的每一个可以基于多个实验测试的结果来确定。
图18、图19和图20是根据示例性实施例用于说明图15中的步骤S450的图。
在图19和图20中,为了简洁描述起见,假设谷值存在于第六和第七编程状态P6和P7的重叠区域中,并且感兴趣区域510是由最佳读取电压VORD和第一电压VTO1限定的,第一电压VTO1比最佳读取电压VORD大了偏移电压OFS。
在示例实施例中,图17和图19的每个第一电压VTO1的电平可以相同或彼此不同。在这种情况下,图17的偏移电压OFS不同于图19的偏移电压OFS。
参照图18,步骤S450包括步骤S451和S453。
在步骤S451中,回收管理模块133可以计算相对于最佳读取电压VORD的感兴趣区域510中的存储单元的阈值电压分布的斜率。
在步骤S453中,回收管理模块133将计算的感兴趣区域510的电压分布的斜率a1与参考斜率进行比较。参考斜率可以指示当第一页的数据不包括错误时感兴趣区域510的阈值电压分布的斜率,并且参考斜率可以预先存储在回收管理模块133中。
参照图19,当感兴趣区域510的阈值电压分布的斜率a1大于参考斜率时,控制器100可以不执行对第一页的回收。替代地,当感兴趣区域510的阈值电压分布的斜率a1等于或小于参考斜率时,控制器100可以执行对第一页的回收。
在示例实施例中,回收管理模块133还可以将所计算的区域520的电压分布的斜率a2与参考斜率进行比较。区域520可以由最佳读取电压VORD和小于最佳读取电压VORD的第二电压VTO2限定。
在示例实施例中,当斜率a1和斜率a2中的至少一个等于或小于参考斜率时,存储器控制器100可以执行对第一页的回收。
在图19中,假设斜率a1等于或小于参考斜率,并且斜率a2大于参考斜率。在这种情况下,第六编程状态P6的数据的错误的数量可以小于第七编程状态P7的数据的错误的数量。
图20是根据示例性实施例的对图19中的感兴趣区域的放大图。
图20是用于说明对图19的感兴趣区域510的阈值电压分布的斜率的计算的图。
为了计算感兴趣区域510的阈值电压分布的斜率a1,回收管理模块133将最佳读取电压VORD和比最佳读取电压VORD大了偏移电压OFS的第一电压VTO1之间的电压范围分成多个子区中。回收管理模块133对由最佳读取电压VORD和比最佳读取电压VORD大了子偏移电压OFS/n的第一区电压VTOS1限定的第一子区域531中的存储单元的第一数量进行计数。回收管理模块133对由第一电压VTO1和比第一电压VTO1小了子偏移电压OFS/n的第二区电压VTOS2限定的第二子区域532中的存储单元的第二数量进行计数。回收管理模块133可以基于最佳读取电压VORD、第一电压VTO1、存储单元的第一数量和存储单元的第二数量来计算感兴趣区域510的阈值电压分布的斜率a1。
感兴趣区域510的阈值电压分布的斜率a1可以指示与感兴趣区域510相对应的编程状态的劣化程度。随着与感兴趣区域510相对应的编程状态越恶化,谷值越增高并且感兴趣区域510的阈值电压分布的斜率a1减小。因此,是否执行对第一页的回收可以通过计算感兴趣区域510的阈值电压分布的斜率a1来确定。
参照回到图15,在步骤S460中,如果感兴趣区域510的阈值电压分布的斜率a1等于或小于参考斜率,则回收管理模块133确定第一页要被回收,并且如果感兴趣区域510的阈值电压分布的斜率a1大于参考斜率,则回收管理模块133确定第一页将不被回收。
图21示出了根据示例性实施例的在图2的存储设备中执行的回收操作。
参照图2、图3、图8B和图21所示,当回收管理模块130确定要回收存储块BLKj中的页PAGE2的数据DATA2时,ECC引擎120校正数据DATA2的错误以将经校正的数据DATA2'提供给非易失性存储器设备200,并且非易失性存储器设备200通过在未存储数据的存储块BLKj中的空闲页PAGEN-1中对经校正的数据DATA2'进行编程来执行回收操作。
利用以上提及的示例性实施例,描述了如对页执行的用于控制对非易失性存储器设备的回收的方法和用于操作存储设备的方法。然而,可以对多个页顺序执行根据示例性实施例的方法。
当非易失性存储器设备200包括三维存储单元阵列时,第一存储块包括耦合到第一字线的第一存储单元的第一页和耦合到第二字线的第二存储单元的第二页。第二存储单元堆叠在第一存储单元上。在这种情况下,对于第一字线和第二字线,最佳读取电压可变化。谷搜索操作可以分别针对第一页和第二页执行。
如以上所提及的,在使用最佳读取电压对包括不可校正的错误的数据的页执行恢复读取操作之后,当该页的错误被校正时,基于围绕最佳读取电压的阈值电压分布来确定是否执行对该页的回收。因此,页劣化成不可校正的页的情况可以得以防止。因此,存储设备的性能和数据可靠性可以得以增强。
图22是根据示例实施例示出移动设备的框图。
参照图22,移动设备1000可以包括应用处理器1100、通信模块1200、显示/触摸模块1300、存储设备1400和缓冲RAM 1500。
应用处理器1100控制移动设备1000的操作。通信模块1200被实现为执行与外部设备的无线或有线通信。显示/触摸模块1300被实现成显示由应用处理器1100处理的数据或通过触摸面板接收数据。存储设备1400被实现成存储用户数据。
存储设备1400可以是eMMC、SSD、UFS设备等。存储设备1400可以使用图2的存储设备30。存储设备1400可以包括存储器控制器和至少一个非易失性存储器设备。存储器控制器使用最佳读取电压VORD对包括不可校正的错误的数据的页执行恢复读取操作,并且如果该页的错误被校正,则基于围绕最佳读取电压VORD的阈值电压分布来确定是否执行对该页的回收。因此,存储器控制器可以防止该页劣化成不可校正的页。
缓冲RAM 1500临时存储用于处理移动设备1000的操作的数据。
根据示例性实施例的非易失性存储器设备或存储设备可以使用各种封装类型或封装配置来被封装。
本公开可以应用于包括非易失性存储器设备的各种电子设备。例如,本公开可以应用于诸如移动电话、智能电话、个人数字助理(PDA)、便携式多媒体播放器(PMP)、数字相机、摄像机、个人计算机(PC)、服务器计算机、工作站、膝上型计算机、数字TV、机顶盒、便携式游戏机、导航系统等。
前述是对示例性实施例的说明,并且不应被解释为对其的限制。虽然已经描述了几个示例性实施例,但是本领域技术人员将容易地理解,在实质上不脱离本公开的新颖教导和优势的情况下,在示例性实施例中可以进行许多修改。相应地,所有这样的修改旨在被包括在权利要求书中限定的本公开的范围内。

Claims (25)

1.一种控制对包括多个存储块的非易失性存储器设备的回收的方法,其中存储块中的每个存储块包括多个页,所述方法包括:
当第一数据包括使用纠错码(ECC)操作不可校正的错误时,使用基于第一数据确定的最佳读取电压对第一数据执行恢复读取操作,其中第一数据是从存储块中的第一存储块的第一页中读取的,所述第一页包括多个存储单元;以及
当第一数据的错误在恢复读取操作被执行后被校正时,基于第一页的存储单元的阈值电压分布来确定是否执行对第一页的回收,其中所述存储单元被设置在与最佳读取电压相邻的感兴趣区域。
2.根据权利要求1所述的方法,其中最佳读取电压表示与第一页的存储单元的多个编程状态中的两个编程状态的重叠区域的谷值对应的阈值电压,
其中感兴趣区域是在相邻的两个编程状态中的至少一个中由最佳读取电压和与最佳读取电压不同的第一电压限定的区域,并且
其中第一电压与最佳读取电压相差一偏移电压。
3.根据权利要求2所述的方法,其中,确定是否执行对第一页的回收包括:
对第一页的存储单元的在感兴趣区域内的存储单元的数量进行计数;
将所计数的存储单元的数量与参考值进行第一比较;以及
基于所述第一比较的结果来选择性地确定是否回收第一页。
4.根据权利要求3所述的方法,其中当所计数的存储单元的数量等于或大于参考值时,确定所述第一页应被回收。
5.根据权利要求3所述的方法,其中当所计数的存储单元的数量小于参考值时,确定第一页不应被回收。
6.根据权利要求3所述的方法,其中对感兴趣区域内的存储单元的数量进行计数包括:
对第一页的存储单元中的、通过将第一电压施加到第一页而导通的存储单元的第一数量进行计数;
对第一页的存储单元中的、通过将最佳读取电压施加到第一页而导通的存储单元的第二数量进行计数;以及
计算第一数量和第二数量之间的差。
7.根据权利要求3所述的方法,其中当基于第一比较的结果确定第一页不应被回收时,所述方法还包括:
计算相对于最佳读取电压的感兴趣区域的阈值电压分布的斜率;
将所计算的斜率与参考斜率进行第二比较;以及
基于第二比较的结果来选择性地确定是否回收第一页。
8.根据权利要求7所述的方法,其中,当所计算的斜率等于或小于参考斜率时,确定所第一页应该被回收。
9.根据权利要求7所述的方法,其中,当所计算的斜率大于参考斜率时,确定第一页不应被回收。
10.根据权利要求1所述的方法,其中当确定第一页应被回收时,第一页的至少一个错误被校正,并且所校正的第一页被编程到除了第一页之外的第二页中,并且
其中第二页是空闲页。
11.根据权利要求1所述的方法,其中当第一页的存储单元的多个编程状态中的两个编程状态的重叠区域包括多个谷值时,最佳读取电压表示与由谷值表示的存储单元的数量中的最大值对应的谷值的阈值电压。
12.一种操作存储设备的方法,所述存储设备包括至少一个非易失性存储器设备和被配置为控制至少一个非易失性存储器设备的存储器控制器,其中至少一个非易失性存储器设备包括多个存储块,并且存储块中的每个存储块包括多个页,所述方法包括:
使用默认读取电压集来对存储块中的第一存储块的第一页执行默认读取操作以生成第一数据,其中所述第一页包括多个存储单元;
当第一数据包括不可校正的错误时,基于第一数据确定最佳读取电压,以基于最佳读取电压对所述第一数据执行恢复读取操作;以及
当第一数据的错误在恢复读取操作被执行之后被校正时,基于第一页的存储单元的阈值电压分布来确定是否执行对第一页的回收,其中存储单元被设置在与最佳读取电压相邻的感兴趣区域。
13.根据权利要求12所述的方法,其中最佳读取电压表示与第一页的存储单元的多个编程状态中的两个编程状态的重叠区域的谷值对应的阈值电压,
其中感兴趣区域是在相邻的两个编程状态中的至少一个中由最佳读取电压和与最佳读取电压不同的第一电压限定的区域,并且
其中第一电压与最佳读取电压相差一偏移电压。
14.根据权利要求13所述的方法,其中确定是否执行对第一页的回收包括:
对第一页的存储单元的在感兴趣区域内的存储单元的数量进行计数;
将所计数的存储单元的数量与参考值进行第一比较;以及
基于第一比较的结果来选择性地确定是否回收所述第一页。
15.根据权利要求14所述的方法,其中当基于第一比较的结果确定第一页不应被回收时,所述方法还包括:
计算相对于最佳读取电压的感兴趣区域的阈值电压分布的斜率;
将所计算的斜率与参考斜率进行第二比较;以及
基于所述第二比较的结果来选择性地确定是否回收第一页。
16.根据权利要求12所述的方法,其中当确定第一页应被回收时,第一页的至少一个错误被校正,并且所校正的第一页被编程到除了第一页之外的第二页中,并且
其中第二页是空闲页。
17.根据权利要求12所述的方法,其中第一存储块包括:
连接到第一字线的第一存储单元;和
连接到第二字线并堆叠在第一存储单元上的第二存储单元,
其中最佳读取电压相对于第一和第二字线而变化。
18.一种存储设备,包括:
非易失性存储器设备,其包括包含多个存储块的存储单元阵列,所述非易失性存储器设备被配置为响应于读取命令和地址从存储块中的第一存储块的第一页读取第一数据;和
存储器控制器,被配置为:
将读取命令和地址施加到非易失性存储器设备;
基于默认读取电压集来确定第一数据是否包括不可校正的错误;
当第一数据包括通过纠错码(ECC)操作不可校正的错误时,基于第一数据来确定最佳读取电压,以基于最佳读取电压对第一数据执行恢复读取操作;以及
当第一数据的错误在恢复读取操作被执行后被校正时,基于第一页的存储单元的阈值电压分布来确定是否执行对第一页的回收,其中所述存储单元被设置在与最佳读取电压相邻的感兴趣区域。
19.根据权利要求18所述的存储设备,其中所述存储单元阵列是三维存储单元阵列,其包括多个单元串,所述多个单元串连接到在位线和公共源极线之间的基板上垂直堆叠的字线,并且
其中所述存储器控制器包括:
读取管理模块,被配置为搜索最佳读取电压以执行恢复读取操作;
回收管理模块,被配置为接收最佳读取电压以确定是否执行回收;和
处理器,被配置为控制读取管理模块和回收管理模块。
20.根据权利要求19所述的存储设备,其中回收管理模块被配置为:
对第一页的存储单元的在感兴趣区域内的存储单元的数量进行计数;
将所计数的存储单元的数量与参考值进行比较;
如果所计数的存储单元的数量小于参考值,则确定不回收第一页;
对于被确定为不被回收的第一页,计算相对于最佳读取电压的感兴趣区域的阈值电压分布的斜率;以及
如果所计算的斜率等于或小于参考斜率,则确定回收所述第一页。
21.一种控制包括多个页的非易失性存储器设备的方法,每个页包括具有多个编程状态的多个存储单元,所述方法包括:
使用第一电压集来对从多个页中的第一页读取的第一数据执行第一读取操作;
当第一数据包括通过纠错码(ECC)操作不可校正的错误时,使用第二电压对第一数据执行第二读取操作;
当第一数据的错误是通过第二读取操作使用ECC操作可校正的时,执行以下各项中的至少一项:
a)对第一页的在由第二电压和与第二电压不同的第三电压限定的第一区域中的存储单元的数量进行计数,以及
b)对相对于第二电压和第四电压的第二区域的阈值电压分布的斜率进行第一计算;以及
基于执行a)和b)中的至少一个的结果来选择性地执行对所述第一页的回收,
其中第二区域是由第二电压和不同于第二电压的第四电压限定的。
22.根据权利要求21所述的方法,其中第三电压的电平与第四电压的电平相同或不同,并且
其中第三和第四电压中的每一个的电平不同于第二电压的电平。
23.根据权利要求21所述的方法,其中当a)和b)两者被执行时,
当经第一计算的斜率值大于参考斜率时执行a),并且
当所计数的值小于第一参考值时执行b)。
24.根据权利要求21所述的方法,其中,基于执行a)和b)中的至少一个的结果来选择性地执行对第一页的回收包括:
当所计数的值等于或大于第一参考值时、和/或当经第一计算的斜率等于或小于参考斜率时,执行对第一页的回收。
25.根据权利要求21所述的方法,还包括:
对相对于第二电压和不同于第二和第四电压的第五电压的第三区域的阈值电压分布的斜率进行第二计算;以及
基于经第二计算的斜率值来选择性地执行对第一页的回收,
其中第三区域被设置在相对于第二电压的第二区域的相对侧,并且由第二和第五电压限定。
CN201710697138.5A 2016-10-12 2017-08-15 控制存储器设备的回收的方法、存储设备及其操作方法 Active CN107943712B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2016-0131977 2016-10-12
KR1020160131977A KR20180040288A (ko) 2016-10-12 2016-10-12 비휘발성 메모리 장치의 리클레임 제어 방법, 상기 비휘발성 메모리 장치를 포함하는 저장 장치의 동작 방법 및 저장 장치

Publications (2)

Publication Number Publication Date
CN107943712A CN107943712A (zh) 2018-04-20
CN107943712B true CN107943712B (zh) 2023-03-07

Family

ID=61829166

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710697138.5A Active CN107943712B (zh) 2016-10-12 2017-08-15 控制存储器设备的回收的方法、存储设备及其操作方法

Country Status (3)

Country Link
US (1) US10340947B2 (zh)
KR (1) KR20180040288A (zh)
CN (1) CN107943712B (zh)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102224564B1 (ko) * 2017-03-29 2021-03-09 에스케이하이닉스 주식회사 컨트롤러, 메모리 시스템 및 그것의 동작 방법
US10430116B2 (en) * 2017-08-31 2019-10-01 Micron Technology, Inc. Correcting power loss in NAND memory devices
KR102532563B1 (ko) * 2018-03-28 2023-05-17 에스케이하이닉스 주식회사 메모리 장치 및 그것의 동작방법
KR102549548B1 (ko) * 2018-05-08 2023-06-30 에스케이하이닉스 주식회사 메모리 시스템, 그것의 동작 방법 및 전자 장치
US11099781B2 (en) 2018-07-19 2021-08-24 Silicon Motion, Inc. Flash memory controller, flash memory module and associated electronic device
USD905650S1 (en) * 2018-08-29 2020-12-22 Samsung Electronics Co., Ltd. Television receiver
KR20200028255A (ko) * 2018-09-06 2020-03-16 에스케이하이닉스 주식회사 컨트롤러 및 그 동작 방법
JP2020047322A (ja) * 2018-09-14 2020-03-26 キオクシア株式会社 メモリシステム
US11086529B2 (en) * 2018-09-26 2021-08-10 Western Digital Technologies, Inc. Data storage systems and methods for improved data relocation based on read-level voltages associated with error recovery
KR102535110B1 (ko) * 2018-10-01 2023-05-23 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법
US10656995B2 (en) 2018-10-03 2020-05-19 Micron Technology, Inc. Copy-back operations in a memory device
KR102610821B1 (ko) * 2018-11-15 2023-12-06 삼성전자주식회사 내구성 저하를 판단하는 메모리 컨트롤러, 이를 포함하는 메모리 시스템 및 메모리 컨트롤러의 동작방법
KR102608958B1 (ko) 2018-11-19 2023-12-01 삼성전자주식회사 스토리지 장치 및 이의 동작 방법
US11184446B2 (en) 2018-12-05 2021-11-23 Micron Technology, Inc. Methods and apparatus for incentivizing participation in fog networks
KR102610395B1 (ko) * 2019-01-22 2023-12-05 삼성전자주식회사 비휘발성 메모리 장치를 포함하는 메모리 시스템
US11256778B2 (en) 2019-02-14 2022-02-22 Micron Technology, Inc. Methods and apparatus for checking the results of characterized memory searches
US11327551B2 (en) * 2019-02-14 2022-05-10 Micron Technology, Inc. Methods and apparatus for characterizing memory devices
US10866858B2 (en) * 2019-04-16 2020-12-15 Samsung Electronics Co., Ltd. Memory systems having reduced memory channel traffic and methods for operating the same
KR20200136173A (ko) * 2019-05-27 2020-12-07 에스케이하이닉스 주식회사 메모리 장치 및 그 동작 방법
US10867655B1 (en) 2019-07-08 2020-12-15 Micron Technology, Inc. Methods and apparatus for dynamically adjusting performance of partitioned memory
KR20210019784A (ko) * 2019-08-13 2021-02-23 삼성전자주식회사 신뢰성 향상을 위한 스토리지 장치의 구동 방법 및 이를 수행하는 스토리지 장치
US11010244B2 (en) * 2019-09-16 2021-05-18 Macronix International Co., Ltd. Memory data management method
KR20210054396A (ko) * 2019-11-05 2021-05-13 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법
US11449577B2 (en) 2019-11-20 2022-09-20 Micron Technology, Inc. Methods and apparatus for performing video processing matrix operations within a memory array
KR20210066551A (ko) * 2019-11-28 2021-06-07 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 동작 방법
US11853385B2 (en) 2019-12-05 2023-12-26 Micron Technology, Inc. Methods and apparatus for performing diversity matrix operations within a memory array
CN111026675B (zh) * 2019-12-06 2022-02-15 华中科技大学 一种高效的闪存数据刷新方法及基于闪存的固态硬盘
US10950315B1 (en) * 2019-12-16 2021-03-16 Micron Technology, Inc. Preread and read threshold voltage optimization
US11056211B1 (en) * 2020-01-08 2021-07-06 Western Digital Technologies, Inc. Apparatus and method for handling temperature dependent failures in a memory device
US11393534B2 (en) * 2020-05-28 2022-07-19 Micron Technology, Inc. Adjustment of a starting voltage corresponding to a program operation in a memory sub-system
KR20220060572A (ko) * 2020-11-04 2022-05-12 삼성전자주식회사 비휘발성 메모리 장치, 그것을 제어하는 제어기, 그것을 갖는 저장 장치, 및 그것의 리드 방법
CN113223593B (zh) * 2021-04-23 2023-04-11 联芸科技(杭州)股份有限公司 存储单元的读取电压优化方法、3d存储器的控制器及其操作方法
KR102491652B1 (ko) 2021-09-17 2023-01-27 삼성전자주식회사 산포 타입을 결정하는 스토리지 컨트롤러, 그것의 동작하는 방법, 및 그것을 포함하는 스토리지 장치의 동작하는 방법
EP4318248A1 (en) * 2022-08-04 2024-02-07 Samsung Electronics Co., Ltd. Non-volatile memory device determining read reclaim, method of operating the same, and method of operating storage device including the same
CN117636967B (zh) * 2024-01-25 2024-04-30 合肥兆芯电子有限公司 存储器控制方法、存储器存储装置及存储器控制电路单元

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101763904A (zh) * 2008-12-24 2010-06-30 海力士半导体有限公司 非易失性存储装置及其操作方法
US20100235713A1 (en) * 2009-03-12 2010-09-16 Samsung Electronics Co., Ltd. Non-volatile memory generating read reclaim signal and memory system
US20130159610A1 (en) * 2011-12-16 2013-06-20 Samsung Electronics Co., Ltd. Non-volatile semiconductor memory device related method of operation
CN103714856A (zh) * 2012-10-05 2014-04-09 三星电子株式会社 存储器系统及其读取回收方法
US20140189206A1 (en) * 2012-12-31 2014-07-03 Alan Welsh Sinclair Method and system for managing block reclaim operations in a multi-layer memory
CN105097028A (zh) * 2014-05-13 2015-11-25 三星电子株式会社 包括非易失性存储器件的存储装置和该器件的读取方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101087308B1 (ko) 2006-12-27 2011-11-25 인텔 코오퍼레이션 비휘발성 메모리에 대한 초기 웨어 레벨링
KR20100093885A (ko) * 2009-02-17 2010-08-26 삼성전자주식회사 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
KR101824068B1 (ko) 2011-07-28 2018-03-15 삼성전자주식회사 메모리 컨트롤러 구동방법, 및 메모리 컨트롤러를 포함하는 메모리 시스템, 메모리 카드 및 휴대용 전자장치
KR20140045168A (ko) * 2012-10-08 2014-04-16 삼성전자주식회사 불휘발성 메모리 장치, 메모리 시스템 및 불휘발성 메모리 장치의 동작방법
KR102089532B1 (ko) 2013-02-06 2020-03-16 삼성전자주식회사 메모리 컨트롤러, 메모리 시스템 및 메모리 시스템의 동작 방법
KR102025193B1 (ko) 2013-02-19 2019-09-25 삼성전자주식회사 메모리 컨트롤러 및 그것의 동작 방법, 메모리 컨트롤러를 포함하는 메모리 시스템
US9176815B2 (en) * 2013-11-28 2015-11-03 Seagate Technology Llc Flash channel with selective decoder likelihood dampening
KR102110767B1 (ko) 2013-12-24 2020-06-09 삼성전자 주식회사 메모리 컨트롤러 구동방법 및 메모리 컨트롤러
KR20150140496A (ko) * 2014-06-05 2015-12-16 삼성전자주식회사 실시간 데이터 복구를 위한 리드 리클레임 방법 및 그에 따른 메모리 시스템
KR102128406B1 (ko) 2014-09-26 2020-07-10 삼성전자주식회사 스토리지 장치 및 스토리지 장치의 동작 방법
KR102287760B1 (ko) 2014-10-29 2021-08-09 삼성전자주식회사 메모리 시스템 및 상기 메모리 시스템의 동작 방법
US9606733B2 (en) 2014-11-10 2017-03-28 Silicon Motion, Inc. Data storage device and operating method
KR102282947B1 (ko) 2014-12-15 2021-07-30 삼성전자주식회사 스토리지 장치 및 스토리지 장치의 동작 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101763904A (zh) * 2008-12-24 2010-06-30 海力士半导体有限公司 非易失性存储装置及其操作方法
US20100235713A1 (en) * 2009-03-12 2010-09-16 Samsung Electronics Co., Ltd. Non-volatile memory generating read reclaim signal and memory system
US20130159610A1 (en) * 2011-12-16 2013-06-20 Samsung Electronics Co., Ltd. Non-volatile semiconductor memory device related method of operation
CN103714856A (zh) * 2012-10-05 2014-04-09 三星电子株式会社 存储器系统及其读取回收方法
US20140189206A1 (en) * 2012-12-31 2014-07-03 Alan Welsh Sinclair Method and system for managing block reclaim operations in a multi-layer memory
CN105097028A (zh) * 2014-05-13 2015-11-25 三星电子株式会社 包括非易失性存储器件的存储装置和该器件的读取方法

Also Published As

Publication number Publication date
US20180102790A1 (en) 2018-04-12
KR20180040288A (ko) 2018-04-20
US10340947B2 (en) 2019-07-02
CN107943712A (zh) 2018-04-20

Similar Documents

Publication Publication Date Title
CN107943712B (zh) 控制存储器设备的回收的方法、存储设备及其操作方法
CN108573722B (zh) 操作非易失性存储器件的方法和非易失性存储器件
US9690654B2 (en) Operation method of nonvolatile memory system
US9779833B2 (en) Flash memory device revising program voltage, three-dimensional memory device, memory system including the memory device, and methods of programming the memory device
US10528420B2 (en) Flash memory system having abnormal wordline detector and abnormal wordline detection method
US8621266B2 (en) Nonvolatile memory system and related method of performing erase refresh operation
CN108089992B (zh) 操作非易失性存储器装置的方法
KR20170097267A (ko) 읽기 전압 서치 유닛을 포함하는 데이터 저장 장치
KR102452994B1 (ko) 반도체 메모리 장치 및 그 동작 방법
US20180188958A1 (en) Control logic, semiconductor memory device, and operating method
US9036422B2 (en) Semiconductor memory device and method of operating the same
US9741440B2 (en) Memory device and read method of memory device
KR20170052066A (ko) 메모리 시스템 및 이의 동작 방법
KR20170079832A (ko) 반도체 메모리 장치 및 그것의 동작 방법
US10672481B2 (en) Semiconductor memory device and operating method thereof
KR20170111657A (ko) 반도체 메모리 장치 및 이의 동작 방법
KR20170090177A (ko) 메모리 시스템, 반도체 메모리 장치 및 그의 동작 방법
KR20170073980A (ko) 반도체 메모리 장치 및 그것의 동작 방법
US20110310668A1 (en) Flash Memory Device and Program Method Thereof
US10679705B2 (en) Controller and operating method thereof
KR20180027035A (ko) 반도체 메모리 장치 및 이의 동작 방법
US11869598B2 (en) Nonvolatile memory devices having adaptive write/read control to improve read reliability and methods of operating the same
US11610631B2 (en) Methods of operating nonvolatile memory devices, methods of operating storage device and storage devices
US10937511B2 (en) Semiconductor memory device, memory system including controller, and method of operating controller
KR20180032426A (ko) 반도체 메모리 장치 및 그 동작 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant