CN116643915A - 手机芯片数据恢复方法 - Google Patents

Abstract

本发明提供了一种手机芯片数据恢复方法，当根据一个或多个初始逻辑门槛电平对读颗粒进行读取时，确定NVRAM的多个片段所包括的随机化数据片段是否符合预定义条件；响应于确定符合所述预定义条件，将所述初始逻辑门槛电平调整至相应的自适应逻辑门槛电平。本发明对读取自NVRAM的二进制数值的差值的检测来预测逻辑门槛电平分布的偏移，通过预先调整逻辑门槛电平的渐进式修正过程，在数据恢复读取的过程中减少了所需进行的读取次数。

Description

手机芯片数据恢复方法

技术领域

本发明属于芯片存储领域，特别涉及一种手机芯片数据恢复方法。

背景技术

手机、平板电脑等移动设备所采用的存储技术日益发展中。近年来，UFS存储芯片由于容量大，写入速度快等优点，在业界得到了广泛的应用。由于UFS芯片的电气特性原因，容易受到位翻转和坏块等干扰，出现稳定性问题，造成系统文件丢失或损坏。然而由于UFS控制器可支持从NVRAM中读取数据，为实现数据恢复，可以预先将UFS中的数据在NVRAM进行备份。

对于NVRAM，其所包括的每个存储单元具有对应的逻辑门槛电平，并进一步对应于存储单元中存储的逻辑比特值的特定电荷。理想情况下，NVRAM中所有存储单元对于所存储的逻辑比特值具有相同的逻辑门槛电平，但实际情况中出于各种原因，存储单元中的逻辑门槛电平在概率分布上并不相同。随着时间、温度等因素的变化，特别是在从NVRAM读取的读颗粒中遇到硬判决不可恢复错误时，需要执行一系列重试操作以恢复读颗粒。重试操作包括控制器根据不同的参考逻辑门槛电平重新读取。通过根据逻辑门槛电平的不同设置进行读取，以尝试搜索可恢复的读颗粒的样本。如果扫描失败，则该读颗粒不可恢复。而且按序扫描逻辑门槛电平需要对读颗粒进行多次耗时的采样，这种耗时的搜索显然是不可接受的。

发明内容

本发明在第一方面提供了一种手机芯片数据恢复方法，包括：

当根据一个或多个初始逻辑门槛电平对读颗粒进行读取时，确定NVRAM的多个片段所包括的随机化数据片段是否符合预定义条件；

响应于确定符合所述预定义条件，将所述初始逻辑门槛电平调整至相应的自适应逻辑门槛电平。

优选地，所述根据一个或多个初始逻辑门槛电平对读颗粒进行读取之前，还包括：

将要写入的NVRAM一个片段的数据进行随机化，以生成具有预定义平均数量的逻辑0和预定义平均数量的逻辑1的随机化数据；

将随机化数据写入所述NVRAM的片段；

在写入完成后，根据一个或多个初始逻辑门槛电平来读取所述片段的读颗粒。

优选地，所述将初始逻辑门槛电平调整至相应的自适应逻辑门槛电平之后，进一步包括：

根据样本逻辑门槛电平读取NVRAM的第一片段；

基于读取到的结果来预测更新后的逻辑门槛电平概率密度函数；

基于所预测的更新后的逻辑门槛电平概率密度函数，重新计算一个或多个自适应逻辑门槛电平；

根据自适应逻辑门槛电平执行对所述NVRAM的第二片段的读取。

优选地，所述读取NVRAM的第一片段，进一步包括：

读取NVRAM的块簇中的一个或多个特征片段；基于所读取的结果预测更新后的逻辑门槛电平概率密度函数。

优选地，所述预定义条件为，对读颗粒的读取错误率超过预设目标错误率。

优选地，所述预定义条件为，在根据所述初始逻辑门槛电平执行的读取中，逻辑0与逻辑1的数量之间的差值超过预设目标差值。

优选地，所述预测的更新后的逻辑门槛电平概率密度函数为正态分布，所述基于所预测的更新后的逻辑门槛电平概率密度函数，重新计算一个或多个自适应逻辑门槛电平，进一步包括：

基于所预测的更新后的逻辑门槛电平概率密度函数的一个或多个均值和/或标准差来计算所述自适应逻辑门槛电平。

优选地，所述第一片段包括随机化数据，或包括所述NVRAM的一个或多个读颗粒、一个或多个页和一个或多个块，并且在所述根据样本逻辑门槛电平读取NVRAM的第一片段时，所述第二片段包括随机化数据，其与第一片段为相同片段，或与第一片段为不同片段，或与第一片段位于NVRAM的同一块中。

优选地，所述第一片段具有所述NVRAM的多个块中的特定块的第一页，而第二片段具有所述特定块的第二页，其中第二页与第一页不同。

优选地，所述方法由所述手机的UFS控制器来执行。

相比于现有技术，本发明具有以下优点：

本发明对读取自NVRAM的二进制数值的差值的检测来预测逻辑门槛电平分布的偏移，通过预先调整逻辑门槛电平的渐进式修正过程，在数据恢复读取的过程中减少了所需进行的读取次数。

本发明的其它特征和优点将在后续的说明书中阐述，并且从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所指出的结构来实现和获得。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单介绍，显而易见地，下面描述中的附图是本发明的某些实施例，对于本领域普通技术人员来说，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1A和1B示出了根据本发明方法的NVRAM写入和读取操作的流程图。

图2A和2B示出了根据本发明实施例的逻辑门槛电平优化方法的流程图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地说明，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明中，移动终端的UFS控制器对从NVRAM读取的每个读颗粒，临时保存逻辑0和逻辑1的数量。如果由于逻辑门槛电平概率密度函数偏离其原始函数而使读颗粒不可恢复，则可通过逻辑0和逻辑1的数量确定方向和/或量级，以移动逻辑门槛电平(参考读电平VR1)从而修正被调整的逻辑门槛电平概率密度函数。然后基于多种因素来确定用于逻辑门槛电平的新电平设置，例如检测的逻辑门槛电平概率密度函数、已有的存储值和历史NVRAM操作事件。

对逻辑门槛电平的独立调整避免了可能出现的不可恢复错误。可在以下时间确定NVRAM的逻辑门槛电平调整：在NVRAM制造时、在NVRAM初始使用时、周期性地或随机地、响应于高于门槛电平的错误率，或响应于符合预定义条件如超过目标错误率。NVRAM的块是以簇为单位进行管理的。如果读取样本的块中至少某些符合上述条件，则针对特定簇的所有块来调整逻辑门槛电平。具体地，所述调整是通过使用正态分布来预测逻辑门槛电平概率密度函数。

被调整的逻辑门槛电平在SLC中为参考读电平VR1，在MLC的快页中为参考读电平VR2。例如，如果当前逻辑0和逻辑1的数量表示逻辑1占多数，则将VR1调整为较低；且如果当前逻辑0和逻辑1的数量表示逻辑0占多数，则将VR1调整为较高。逻辑门槛电平被调整的量级大小由逻辑0或逻辑1的数量的比率确定。所述量级还可基于以下一项或多项：在一个或多个样本中检测到的逻辑0和逻辑1的数量、一个或多个样本的逻辑门槛电平增量、对应于两个分布的峰值之间的中间点的预测逻辑门槛电平概率密度函数、擦除次数即磨损次数，以及其他类似因素。

SLC的读数据均衡点是从NVRAM读取的原始数据的逻辑0和逻辑1最均匀的逻辑门槛电平。在该条件下，两个状态分布具有50/50的均衡性。即50％的读取状态为0，50％的读取状态为1。在某些实施例中，读数据均衡点可对应于两个电平概率密度函数之间的中心点、两个电平概率密度函数之间的最小值或所读取数据中的逻辑0与1均衡最靠近50/50的点。在具有对称的邻近逻辑门槛电平概率密度函数的实施例中，读数据均衡点对应于邻近逻辑门槛电平概率密度函数之间的中心点。

搜索读数据均衡点并将逻辑门槛电平设置为所要的读数据均衡点可减少所需进行的读取次数。如果在确定读数据均衡点之前事先确定较优的逻辑门槛电平，则在二进制搜索中的每个逻辑门槛电平采样点尝试进行硬判决译码。在确定较优的逻辑门槛电平时可中断搜索，因为较优的逻辑门槛电平能够对原始读取数据进行成功的硬判决译码。在某些实施例中，基于前述逻辑门槛电平调整量级的各种因素来确定二进制搜索中的搜索步长的量级即逻辑门槛电平增量。

与SLC不同，在MLC中需要管理多个逻辑门槛电平。通过多个逻辑门槛电平概率密度函数的均匀位移，并基于针对第一逻辑门槛电平(VR1)作出的判决(基于快页的读取数据逻辑0与1均衡)来改变所有其他逻辑门槛电平来执行该管理。对于4级存储单元的NVRAM，考虑到使用三个参考读电平(VR2用于快页，VR1和VR3用于慢页)，通过独立的数组访问来读取4级存储单元，因此不存在直接提供这种均衡的单个操作。因此本发明预测两个相应的逻辑0与1均衡：对于快页，在D1状态与D2状态之间，并对于慢页，在E状态(擦除状态)与D1状态之间，以及在D2状态与D3状态之间。也可将单个快页逻辑门槛电平设置为VR1、VR2和VR3中附近的值。在某些4级存储单元的实施例中，基于所读取的组合的逻辑0与1均衡对所写入的组合的逻辑0与1均衡的差，在相反的方向上一致地移动对应的两个逻辑门槛电平(VR1与VR3)，使该组合的每个分量的逻辑0与1均衡在同一方向上移动。

在某些4级存储单元的实施例中，对慢页的逻辑0与1均衡的预测同时对于读颗粒的每一位使用相应的LSB，分别确定两个慢页的逻辑门槛电平(VR1和VR3)的移动。当LSB＝1时，其移动方向与LSB＝0的情况相反。例如，通过基于快页读取数据的对应位，修改慢页读取数据的每一位、将慢页读取数据的位从数值转换为方向值来计算慢页差值。例如，0表示较高逻辑门槛电平，1表示较低逻辑门槛电平。

在某些实施例中，从NVRAM获得软判决信息以执行基于软判决的译码。通过在逻辑门槛电平周围的各种逻辑门槛电平采样点读取某个读颗粒，以获得读颗粒的数据的多个样本。如果当前逻辑门槛电平并非逻辑门槛电平的读数据均衡点，则所有软判决信息在方向上存在偏差。为获得无偏差的软判决信息，可采用以下两种方式：第一种为计算对应于所确定的逻辑门槛电平均衡点与原始逻辑门槛电平之间的偏移。通过相对于先前采样软判决信息时的电平来施加该偏移，使先前确定的软判决信息能够重新居中。第二种为在收集到所有需要的样本后，确定最靠近逻辑门槛电平均衡点的逻辑门槛电平采样点。最靠近的逻辑门槛电平采样点是其中逻辑0与1均衡最接近所写入的逻辑0与1均衡的逻辑门槛电平采样点。

对于逻辑门槛电平概率密度函数具有大体相同对称形状并且不重叠的情况，较优的逻辑门槛电平将对应于组合的逻辑门槛电平概率密度函数中的最小值。在某些实施例中，确定较优逻辑门槛电平的另一方式是在每个邻近逻辑门槛电平概率密度函数中分别确定一个点，并通过插值来确定在两个点之间的中间点。例如，在每个逻辑门槛电平概率密度函数的峰值处采样可生成读取的数据逻辑0和逻辑1。如果识别到两个峰值，则将逻辑门槛电平基线的两个点之间的计算得到的中间点用于设置新的逻辑门槛电平。

如果预先确定逻辑门槛电平概率密度函数不均匀，则在某些实施例中，将该信息用于解码峰值的位置，并通过更复杂的插值来搜索中心位置。在某些实施例中，使用多个采样点来展现逻辑门槛电平概率密度函数的形状。本发明对逻辑门槛电平概率密度函数通过插值来确定中间点。例如，如果在0V，读取数据逻辑0与1均衡为60/40，则检测到10％的多出的逻辑0，并在0V右侧的E分布区域为10％。

在某些实施例中，被插值的点均位于与读数据均衡点的同一侧。例如，在获得第一逻辑门槛电平采样点X生成75/25读取数据逻辑0与1均衡，而第二逻辑门槛电平采样点Y生成65/35的情况下，读数据均衡点将靠近Y+(X-Y)。读数据均衡点的方向对应于将读取数据逻辑0与1均衡移动以较靠近50/50的方向。

在NVRAM中的逻辑门槛电平概率密度函数随时间而位移时，先前低于(或高于)某一逻辑门槛电平的值落在该逻辑门槛电平以上(或以下)，并引起比特错误。例如，将先前被存储为D1分布的值确定为处于D2分布中，因而导致比特错误。足够数量的错误比特会引起不可恢复的数据读取失败。在某些实施例中，通过对逻辑门槛电平的预先调整，例如通过调整逻辑门槛电平的渐进式修正，能够避免可能出现的不可恢复错误。

因此根据本发明的一种方法包括，当根据一个或多个先前逻辑门槛电平对读颗粒进行读取时，确定NVRAM的多个片段所包括的随机化数据片段是否符合预定义条件；响应于确定符合所述预定义条件，将所述先前逻辑门槛电平调整至相应的自适应逻辑门槛电平。

其中当根据一个或多个先前逻辑门槛电平读取之前，优选地还包括，将要写入的NVRAM一个片段的数据进行随机化，以生成具有预定义平均数量的逻辑0和预定义平均数量的逻辑1的随机化数据；将随机化数据写入所述片段；在写入完成后，根据一个或多个先前逻辑门槛电平读取所述片段。

在将所述先前逻辑门槛电平调整至相应的自适应逻辑门槛电平之后，根据样本逻辑门槛电平读取NVRAM的第一片段；基于读取到的结果来预测更新后的逻辑门槛电平概率密度函数；基于所预测的更新后的逻辑门槛电平概率密度函数，重新计算一个或多个自适应逻辑门槛电平；根据自适应逻辑门槛电平执行对所述NVRAM的第二片段的读取。可选地，读取NVRAM的块簇中的一个或多个特征片段；基于所读取的结果，也可预测更新后的逻辑门槛电平概率密度函数；然后基于所预测的更新后的逻辑门槛电平概率密度函数，重新计算一个或多个自适应逻辑门槛电平。

其中所述预定义条件为超过预设目标错误率。所述目标错误率是可配置的，优选为可恢复错误率的1/2。可选地，所述预定义条件还可为根据所述先前逻辑门槛电平执行的读取，逻辑0与逻辑1的数量之间的差值超过预设目标差值。

其中，所预测的更新后的逻辑门槛电平概率密度函数为正态分布。具体可预测更新后的逻辑门槛电平概率密度函数中的相应均值和标准差。并且基于所预测的更新后的逻辑门槛电平概率密度函数的一个或多个均值和/或标准差来计算所述自适应逻辑门槛电平。

如上所述，在根据样本逻辑门槛电平读取NVRAM的第一片段时，所述第一片段可包括随机化数据，或可包括所述NVRAM的一个或多个读颗粒、一个或多个页和一个或多个块。而所述第二片段优选地同样包括随机化数据，其与第一片段为相同或不同的片段，或与第一片段位于NVRAM的同一块中。可选地，第一片段具有所述NVRAM的多个块中的特定块的第一页，而第二片段具有所述特定块的第二页，其中第二页与第一页不同。

所述块簇中的一个或多个特征片段是随机选择的，其包括一个或多个块，对应于擦除所述NVRAM的一个或多个最小单元。所述样本逻辑门槛电平包括第一组和第二组LSB样本逻辑门槛电平。第一组LSB样本逻辑门槛电平基于在读取前所使用的逻辑门槛电平。第二组LSB样本逻辑门槛电平基于根据第一组LSB样本逻辑门槛电平执行的读取的逻辑0的数量与逻辑1的数量之间的差值。其中在读取之前，所使用的逻辑门槛电平包括至少三个先前逻辑门槛电平，并且所述样本逻辑门槛电平至少包括两个LSB样本逻辑门槛电平的第一集合，以及两个MSB样本逻辑门槛电平的第二集合。

上述方法进一步包括，通过与存储接口标准兼容的主机接口来接收主机的一个或多个请求，根据所述自适应逻辑门槛电平的读取，从所述NVRAM采集信息。在一个实施例中，UFS控制器作为UFS的主机接口与NVRAM之间的通道，执行主机通过UFS主机接口发送的主机协议命令。通过所述命令，指示UFS分别使用主机发送的数据写入NVRAM，并从NVRAM读取要发送至主机的数据。在其他实施例中，UFS控制器使用镜像以在主机协议的LBA与NVRAM中的实体存储地址之间转译。

为改进存储效率，可访问NVRAM中的压缩数据。例如，UFS控制器接收来自主机的未压缩数据，然后压缩该数据并将被压缩的数据存储至NVRAM中。响应于来自主机的后续请求，UFS控制器从NVRAM读取压缩数据，对被压缩的数据进行解压缩，然后提供至主机。为进行数据解压缩，UFS控制器通过查询内部镜像表以确定表头在NVRAM中的位置。UFS控制器分析所述表头，确定被压缩数据存储于NVRAM中的地址，以生成解压缩的数据提供至主机。

与逻辑0和逻辑1均衡恢复相关的逻辑门槛电平概率密度函数为独立的正态曲线，该曲线表示NVRAM的读颗粒大小的片段的相应状态的逻辑门槛电平概率分布。逻辑门槛电平理想情况下位于逻辑1和逻辑0的两个分布之间。在某些实施例中，独立于逻辑门槛电平概率密度函数，通过对存储的逻辑0和逻辑1的概率分布的具体信息来写入NVRAM。更特别地，使用各种随机化技术，可使逻辑0和逻辑1的概率分布为50/50比率。当使用逻辑门槛电平读取SLC时，逻辑0和逻辑1的检测读取数据概率分布同样为50/50比率。多种样本的平均会产生收敛于50/50比率的逻辑0与逻辑1比率。

当逻辑1和逻辑0的上述分布等距离向左或向右位移时，如果仍使用原始逻辑门槛电平读取SLC时，可以预测，直接从NVRAM读取的逻辑0和逻辑1的检测概率分布将不再是50/50比率，而是会有出现误读情况。在实际情况中，逻辑门槛电平概率密度函数的偏移并不是已知的。在某些实施例中，将对从NVRAM读取的逻辑0和逻辑1的差值的检测来预测逻辑门槛电平概率密度函数的偏移。此外，在该实施例中，基于检测的差值将逻辑门槛电平调整至自适应逻辑门槛电平，直至恢复逻辑0与1均衡为止。

在某些实施例中，当使用逻辑门槛电平读取MLC时，使用各种随机化技术使四个状态的概率分布可配置以同时为25/25/25/25比率。在某些实施例中，对读取自NVRAM的差值的检测用于预测逻辑门槛电平概率密度函数的位移。在某些实施例中，可针对快页和慢页分别执行逻辑门槛电平调整。

如图1所示，写入操作开始于步骤110，首先随机化要写入NVRAM的原始数据。所述随机化可根据DES随机化规范的版本。后续在步骤120中，对随机化数据进行BCH编码。BCH编码提供冗余信息，其在发生错误时实现数据恢复。然后在步骤130，将随机化和BCH编码的数据写入NVRAM。在使用SLC和DES随机化的情况下，0-1分布为50/50。在使用4级存储单元内存和DES随机化的情况下，在写入快页和慢页后，分布为25/25/25/25，即在四个状态中分别为25％。在某些实施例中，选择参考区域以使NVRAM写入/读取伪像对方法的影响最小化。在某些实施例中，参考区域为参考页，其位置被选择为在块中写入的最后一页。

在读取操作中，在步骤140从NVRAM读取一个或多个读颗粒，并获取状态的分布。此时可以直接确定逻辑0和逻辑1的数量。接下来在步骤150中，尝试恢复原始数据。在写入前添加BCH编码，因此，读颗粒执行BCH编码。基于每个读颗粒，如果BCH译码成功，则执行解码。例如，在写入前使用DES加密的情况下，执行DES解密。

当原始数据可恢复时，即步骤160判断结果为否，则读取过程提前结束。然而，在读颗粒中的存在不可恢复的错误时，执行步骤170和480。如果判断160为否，在步骤170中，预测状态分布的差值。在某些实施例中，所确定的差值是逻辑0与逻辑1的数量之间所确定的差。

接下来，在步骤180中，基于所确定的差值的量级来确定对逻辑门槛电平的调整值。在某些实施例中，如果所确定的差值的量级低于预定容许值，则不调整逻辑门槛电平。此时可使用多个恢复算法用于确定调整后的逻辑门槛电平。具体恢复算法可为选择逻辑门槛电平的替换值的查找表形式。所确定的差值的量级为查找表中的索引。优选地，可以整页为单位预测差值，或以读颗粒为单位预测差值。

图2A说明了NVRAM的逻辑门槛电平优化的实施例的流程图。NVRAM具有默认逻辑门槛电平。根据自适应逻辑门槛电平执行读取NVRAM的读颗粒。在步骤210中，将逻辑门槛电平设置为预定义逻辑门槛电平。在步骤220中，根据当前逻辑门槛电平执行NVRAM的读取。在步骤220的读取过程的同时，控制器也可对一个或多个块簇执行渐进式修正240，这些块具有由步骤220的读取过程所采集的至少某些数据。在步骤230中，启用渐进式修正以更新的逻辑门槛电平，逻辑门槛电平被优化以改进效率、功耗和可靠性。根据已通过渐进式修正而更新的自适应逻辑门槛电平来执行后续读取。将渐进式修正描述为与读取并行操作的原因是，在某些实施例中，执行在步骤220中的NVRAM的读取，以防止在步骤240中的NVRAM的读取与在步骤220中的NVRAM的读取同时地执行。例如，步骤220中的NVRAM的读取比在步骤240中的NVRAM的读取优先权更高。UFS周期性地预测自适应逻辑门槛电平。当到达预设周期时，再次执行渐进式修正。

图2B说明了对NVRAM的块簇中的逻辑门槛电平的渐进式修正的实施例的流程图。当逻辑门槛电平概率密度函数产生偏移时，渐进式修正通过调整自适应逻辑门槛电平而减少块簇中的读取错误数量。当UFS或NVRAM的任何片段空闲时，均可执行渐进式修正。渐进式修正的优点是，在预测逻辑门槛电平概率密度函数的偏移的同时，不保存参考信息或存储逻辑门槛电平概率密度函数信息，因而不占用实时调整的时间并减少了存储空间。

由于块簇共享多个特性，所以可任意选择一个块来表示该块簇。块簇可包括随机化数据的块簇。从块簇中随机选择一个或多个特征块。在步骤241中，根据当前逻辑门槛电平读取特征块内的所有数据。例如，读取特征块内的所有读颗粒。

如果在步骤242确定特征块中的读颗粒符合预定义条件，则通过将自适应逻辑门槛电平写入UFS控制器的控制缓存来调整读颗粒的逻辑门槛电平。如果读颗粒不符合预定义条件，则使逻辑门槛电平不变，渐进式修正结束。可选地，预定义条件可为在当前逻辑门槛电平下超过目标错误率，或在当前逻辑门槛电平下超过逻辑0与1均衡的目标差值。

在某些实施例中，在自适应逻辑门槛电平下超过目标错误率或逻辑0与1均衡的目标差值时，表示先前的逻辑门槛电平概率密度函数已被调整至更新后的逻辑门槛电平概率密度函数。所述目标错误率或逻辑0与1均衡的目标差值可通过软件来预先配置。在某些实施例中，将目标错误率设置为可恢复错误率的1/2。例如，如果每次读取可恢复80位，则将目标错误率设置为每次读取40位。UFS控制器的BCH译码器在对读颗粒的读取期间侦测错误率。

在步骤243中，根据样本逻辑门槛电平读取每个读颗粒，以采样更新后的逻辑门槛电平概率密度函数。在某些实施例中，样本逻辑门槛电平包括两组样本逻辑门槛电平。基于原始逻辑门槛电平计算第一组样本逻辑门槛电平。根据第一组样本逻辑门槛电平读取每个读颗粒，然后基于结果计算第二组样本逻辑门槛电平，并根据第二组样本逻辑门槛电平读取每个读颗粒。

在某些实施例中，使用六个LSB样本逻辑门槛电平描述4级存储单元的内存的更新后的逻辑门槛电平概率密度函数。更新后的逻辑门槛电平概率密度函数为正态分布，因此，两个LSB样本足以确定更新后的逻辑门槛电平概率密度函数中每个相应的均值和标准差。计算第一组样本逻辑门槛电平。根据第一组样本逻辑门槛电平读取每个读颗粒以生成第二组样本逻辑门槛电平。在其他实施例中，使用两个LSB样本逻辑门槛电平和两个MSB样本逻辑门槛电平预测更新后的逻辑门槛电平概率密度函数。

基于根据样本逻辑门槛电平读取每个读颗粒的结果，在步骤244中预测更新后的逻辑门槛电平概率密度函数。根据样本逻辑门槛电平所读取的某些结果用于通过二叉树搜索算法查找中间值。将中间值和结果应用于计算更新后的逻辑门槛电平概率密度函数的预测均值和标准差。在步骤245，基于更新后的逻辑门槛电平概率密度函数所预测的均值和标准差，计算自适应逻辑门槛电平。如果计算出自适应逻辑门槛电平，在步骤246中，针对特征块中的读颗粒，将当前逻辑门槛电平更新至自适应逻辑门槛电平。

如果原始提供的门槛电平无效，则可在空闲时间，周期性地测量并存储簇中的块的每一页的最优门槛电平。当读取同一簇中的任一块时，使用所存储的优化的门槛电平代替原始提供的预定义门槛电平。这使得首次读取成功的机率显著增加。

最终，完整的渐进式修正过程实现如下：

随机选择并读取数据块；使用预定义门槛电平读取每个读颗粒，直至读颗粒中的错误比特数量多于T/2个。对于片段具有多于T/2个错误的每个字线，通过以下过程中定义的第一组样本门槛电平和/>以及第二组样本门槛电平/>和来实现读取(T为读颗粒中的错误恢复数量)：

其中和/>分别为NVRAM中不同页的出厂逻辑门槛电平，B_L为每个逻辑门槛电平相应的页数据，w为数据的汉明权值，LP为数据长度。

通过以下公式确定均值μ₁、μ₂、μ₃和标准差σ₁、σ₂、σ₃：

a和b是通过二叉树搜索得到的预定义系数；

然后预测最优门槛电平和/>

最后采用所预测的最优门槛电平更新先前的门槛电平。

尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解，其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中片段技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (10)

1.一种手机芯片数据恢复方法，其特征在于，包括：

当根据一个或多个初始逻辑门槛电平对读颗粒进行读取时，确定NVRAM的多个片段所包括的随机化数据片段是否符合预定义条件；

响应于确定符合所述预定义条件，将所述初始逻辑门槛电平调整至相应的自适应逻辑门槛电平。

2.根据权利要求1所述的方法，其特征在于，所述根据一个或多个初始逻辑门槛电平对读颗粒进行读取之前，还包括：

将要写入的NVRAM一个片段的数据进行随机化，以生成具有预定义平均数量的逻辑0和预定义平均数量的逻辑1的随机化数据；

将随机化数据写入所述NVRAM的片段；

在写入完成后，根据一个或多个初始逻辑门槛电平来读取所述片段的读颗粒。

3.根据权利要求1所述的方法，其特征在于，所述将初始逻辑门槛电平调整至相应的自适应逻辑门槛电平之后，进一步包括：

根据样本逻辑门槛电平读取NVRAM的第一片段；

基于读取到的结果来预测更新后的逻辑门槛电平概率密度函数；

基于所预测的更新后的逻辑门槛电平概率密度函数，重新计算一个或多个自适应逻辑门槛电平；

根据自适应逻辑门槛电平执行对所述NVRAM的第二片段的读取。

4.根据权利要求3所述的方法，其特征在于，所述读取NVRAM的第一片段，进一步包括：

读取NVRAM的块簇中的一个或多个特征片段；

基于所读取的结果预测更新后的逻辑门槛电平概率密度函数。

5.根据权利要求1所述的方法，其特征在于，所述预定义条件为，对读颗粒的读取错误率超过预设目标错误率。

6.根据权利要求1所述的方法，其特征在于，所述预定义条件为，在根据所述初始逻辑门槛电平执行读取中，逻辑0与逻辑1的数量之间的差值超过预设目标差值。

7.根据权利要求3所述的方法，其特征在于，所述预测的更新后的逻辑门槛电平概率密度函数为正态分布，所述基于所预测的更新后的逻辑门槛电平概率密度函数，重新计算一个或多个自适应逻辑门槛电平，进一步包括：

基于所预测的更新后的逻辑门槛电平概率密度函数的一个或多个均值和/或标准差来计算所述自适应逻辑门槛电平。

8.根据权利要求3所述的方法，其特征在于，所述第一片段包括随机化数据，或包括所述NVRAM的一个或多个读颗粒、一个或多个页和一个或多个块，并且在所述根据样本逻辑门槛电平读取NVRAM的第一片段时，所述第二片段包括随机化数据，其与第一片段为相同片段，或与第一片段为不同片段，或与第一片段位于NVRAM的同一块中。

9.根据权利要求8所述的方法，其特征在于，所述第一片段具有所述NVRAM的多个块中的特定块的第一页，而第二片段具有所述特定块的第二页，其中所述第二页与第一页不同。

10.根据权利要求1所述的方法，其特征在于，所述方法由所述手机的UFS控制器来执行。