JP2010102751A - 不揮発性半導体記憶装置とその書き込み方法 - Google Patents
不揮発性半導体記憶装置とその書き込み方法 Download PDFInfo
- Publication number
- JP2010102751A JP2010102751A JP2008270937A JP2008270937A JP2010102751A JP 2010102751 A JP2010102751 A JP 2010102751A JP 2008270937 A JP2008270937 A JP 2008270937A JP 2008270937 A JP2008270937 A JP 2008270937A JP 2010102751 A JP2010102751 A JP 2010102751A
- Authority
- JP
- Japan
- Prior art keywords
- program
- voltage
- writing
- programming
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 82
- 239000004065 semiconductor Substances 0.000 title claims abstract description 44
- 238000003860 storage Methods 0.000 title abstract description 4
- 230000008569 process Effects 0.000 claims abstract description 55
- 238000009826 distribution Methods 0.000 description 36
- 238000010586 diagram Methods 0.000 description 14
- 238000012545 processing Methods 0.000 description 11
- 238000012546 transfer Methods 0.000 description 9
- 230000006870 function Effects 0.000 description 8
- 238000012986 modification Methods 0.000 description 6
- 230000004048 modification Effects 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 238000012795 verification Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5628—Programming or writing circuits; Data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
- G11C2211/562—Multilevel memory programming aspects
- G11C2211/5621—Multilevel programming verification
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Read Only Memory (AREA)
Abstract
【解決手段】複数の状態に対応する互いに異なる複数のしきい値電圧を各メモリセルに設定することにより多値の状態を記録する不揮発性のメモリセルアレイへの書き込みを制御する不揮発性半導体記憶装置において、所定のプログラム開始電圧からプログラム電圧を所定の増分電圧だけ順次増加させながらベリファイして上記メモリセルをプログラムするときに、前に行ったプログラムにおけるベリファイ処理がパスしたときのプログラムパルス数に基づいて、上記プログラム開始電圧を決定して設定しプログラムする。
【選択図】図9
Description
上記制御回路は、所定のプログラム開始電圧からプログラム電圧を所定の増分電圧だけ順次増加させながらベリファイして上記メモリセルをプログラムするときに、前に行ったプログラムにおけるベリファイ処理がパスしたときのプログラムパルス数に基づいて、上記プログラム開始電圧を決定して設定しプログラムすることを特徴とする。
所定のプログラム開始電圧からプログラム電圧を所定の増分電圧だけ順次増加させながらベリファイして上記メモリセルをプログラムするときに、前に行ったプログラムにおけるベリファイ処理がパスしたときのプログラムパルス数に基づいて、上記プログラム開始電圧を決定して設定しプログラムするステップを含むことを特徴とする。
以上説明したように、本実施形態によれば、「遅い」セルのプログラムが、プログラム及びベリファイのサイクル数を増加させることにより書き込み性能を過度に低減するのを回避するために、プログラム電圧の自己調整法が用いられている。すなわち、グレイコードを用いたMLC分布において状態(00)が最初にプログラムされる場合、制御回路11がプログラム及びベリファイのサイクル数を記録する。この数が一定の限度を超える場合は、状態(10)に対するプログラム開始電圧を増大すべきである。このメカニズムを使用して、状態(10)のプログラムに用いられるプログラム及びベリファイのサイクルが次いで減じられ、これは全体のプログラム時間を、状態(00)のプログラムが一定の限度より少ない数のサイクルを要する場合と同一に保持するという効果を有する。
以上の実施形態においては、各ワード線毎に実行されるプログラム処理において、書き込み完了時(図9のステップS5でYES)のプログラムパルス数Npactlastに基づいてプログラム開始電圧Vstart(n+1)を決定して設定しているが、本発明はこれに限らず、図13の変形例に示すように、最初に書き込みパスしたプログラムパルス数Npactfirst(n)(図13のステップS31及びS32により計数する。)及び書き込み完了時のプログラムパルス数Npactlastに基づいてプログラム開始電圧Vstart(n+1)を決定して設定してもよい(図13のステップS7B参照。)。これについては、製造ばらつきが大きい場合においてプログラム電圧を適切に調整することができ、詳細後述する。
各パラメータの定義とその値の一例
―――――――――――――――――――――――――――――――――――――――
第nの状態のベリファイ電圧(設定値)Vpv(n)=0.5V;
第nの状態のプログラム開始電圧(設定値)Vstartdef(n)=16.5V;
第n+1の状態のベリファイ電圧(設定値)Vpv(n+1)=2.0V;
第n+1の状態のプログラム開始電圧(設定値)Vstartdef(n+1)=18.0V;
増分電圧(設定値)Vstep=0.4V;
―――――――――――――――――――――――――――――――――――――――
第nの状態のプログラムパルス数(書き込み完了時の基準値)Npdeflast(n)=12;
第nの状態のプログラムパルス数(最初に書き込みパスした時の基準値)Npdeffirst(n)=3;
―――――――――――――――――――――――――――――――――――――――
第nの状態のプログラムパルス数(書き込み完了時の実際値)Npactlast(n)=14;
第nの状態のプログラムパルス数(最初に書き込みパスした時の実際値)Npactfirst(n)=4;
―――――――――――――――――――――――――――――――――――――――
(注)状態の一例:
第1の状態=状態(01)、第2の状態=状態(00)である。
Vstart(n+1)
=Vstartdef(n+1)
+(Npactlast(n)−Npdeflast(n)−0.5]×Vstep
Vstart(n+1)
=18+(14−12−0.5)×0.4=18.6(V)
Vstart(n+1)
=Vstart(n)
+(Npactlast(n)−Npdeflast(n)−0.5)×Vstep
+α×(Vpv(n+1)−Vpv(n))
Vstart(n+1)
=16.5+(14−12−0.5)×0.4+1.4×(2.0−0.5)
=18.2(V)
Vstart(n+1)
=Vstartdef(n)
+(Npactfirst(n)−Npdeffirst(n)−0.5)×Vstep
Vstart(n+1)
=18+(5−3−0.5)×0.4=18.6(V)
Vstart(n+1)
=Vstart(n)
+(Npactfirst(n)−Npdeffirst(n)−0.5)×Vstep
+α×(Vpv(n+1)−Vpv(n))
Vstart(n+1)
=16.5+(5−3−0.5)×0.4+1.4×(2.0−0.5)
=18.2(V)
Vstep(n+1)
=(Npactlast(n)−Npactfirst(n))
/(Npdeflast(n)−Npdeffirst(n))×Vstep(n)
Vstep(n+1)
=(14−5)/(12−3)×0.4=0.4
図12は変形例に係る8値フラッシュEEPROMのしきい値電圧の確率分布(Vt分布)を示す図である。図12において、VPV1は状態(011)のベリファイ電圧であり、VPV2は状態(101U)のベリファイ電圧であり、VPV3は状態(001)のベリファイ電圧である。また、VPV4は状態(100U)のベリファイ電圧であり、VPV5は状態(000)のベリファイ電圧であり、VPV6は状態(110U)のベリファイ電圧であり、VPV7は状態(010)のベリファイ電圧である。
11…制御回路、
12…ロウデコーダ、
13…高電圧発生回路、
14,14A…データ書き換え及び読み出し回路(ページバッファ)、
14a,14b…ラッチ回路、
15…カラムデコーダ、
17…コマンドレジスタ、
18…アドレスレジスタ、
19…動作ロジックコントローラ、
50…データ入出力バッファ、
51…データ入出力端子、
52…データ線、
L1,L2…ラッチ。
Claims (12)
- 複数の状態に対応する互いに異なる複数のしきい値電圧を各メモリセルに設定することにより多値の状態を記録する不揮発性のメモリセルアレイと、上記メモリセルアレイへの書き込みを制御する制御回路とを備えた不揮発性半導体記憶装置において、
上記制御回路は、所定のプログラム開始電圧からプログラム電圧を所定の増分電圧だけ順次増加させながらベリファイして上記メモリセルをプログラムするときに、前に行ったプログラムにおけるベリファイ処理がパスしたときのプログラムパルス数に基づいて、上記プログラム開始電圧を決定して設定しプログラムすることを特徴とする不揮発性半導体記憶装置。 - 上記ベリファイ処理がパスしたときのプログラムパルス数は、書き込み完了時のプログラムパルス数であることを特徴とする請求項1記載の不揮発性半導体記憶装置。
- 上記制御回路は、上記プログラム開始電圧を、上記書き込み完了時のプログラムパルス数とその予め決められた基準値との差分に基づいて決定することを特徴とする請求項2記載の不揮発性半導体記憶装置。
- 上記ベリファイ処理がパスしたときのプログラムパルス数は、最初に書き込みパスしたときのプログラムパルス数であることを特徴とする請求項1記載の不揮発性半導体記憶装置。
- 上記制御回路は、上記プログラム開始電圧を、上記最初の書き込みパスしたときのプログラムパルス数とその予め決められた基準値との差分に基づいて決定することを特徴とする請求項4記載の不揮発性半導体記憶装置。
- 上記制御回路は、上記プログラムするときの増分電圧を、上記書き込み完了時のプログラムパルス数と、上記最初の書き込みパスしたときのプログラムパルス数とに基づいて決定して設定することを特徴とする請求項1乃至5のうちのいずれか1つに記載の不揮発性半導体記憶装置。
- 複数の状態に対応する互いに異なる複数のしきい値電圧を各メモリセルに設定することにより多値の状態を記録する不揮発性のメモリセルアレイと、上記メモリセルアレイへの書き込みを制御する制御回路とを備えた不揮発性半導体記憶装置の書き込み方法において、
所定のプログラム開始電圧からプログラム電圧を所定の増分電圧だけ順次増加させながらベリファイして上記メモリセルをプログラムするときに、前に行ったプログラムにおけるベリファイ処理がパスしたときのプログラムパルス数に基づいて、上記プログラム開始電圧を決定して設定しプログラムするステップを含むことを特徴とする不揮発性半導体記憶装置の書き込み方法。 - 上記ベリファイ処理がパスしたときのプログラムパルス数は、書き込み完了時のプログラムパルス数であることを特徴とする請求項7記載の不揮発性半導体記憶装置の書き込み方法。
- 上記プログラムするステップは、上記プログラムするためのプログラム開始電圧を、上記書き込み完了時のプログラムパルス数とその予め決められた基準値との差分に基づいて決定することを特徴とする請求項8記載の不揮発性半導体記憶装置の書き込み方法。
- 上記ベリファイ処理がパスしたときのプログラムパルス数は、最初に書き込みパスしたときのプログラムパルス数であることを特徴とする請求項7記載の不揮発性半導体記憶装置の書き込み方法。
- 上記プログラムするステップは、上記プログラムするためのプログラム開始電圧を、上記最初の書き込みパスしたときのプログラムパルス数とその予め決められた基準値との差分に基づいて決定することを特徴とする請求項10記載の不揮発性半導体記憶装置の書き込み方法。
- 上記プログラムするステップは、上記プログラムするときの増分電圧を、上記書き込み完了時のプログラムパルス数と、上記最初の書き込みパスしたときのプログラムパルス数とに基づいて決定して設定することを特徴とする請求項7乃至11のうちのいずれか1つに記載の不揮発性半導体記憶装置の書き込み方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008270937A JP5292052B2 (ja) | 2008-10-21 | 2008-10-21 | 不揮発性半導体記憶装置とその書き込み方法 |
US12/582,504 US20100097855A1 (en) | 2008-10-21 | 2009-10-20 | Non-volatilization semiconductor memory and the write-in method thereof |
TW098135557A TWI426516B (zh) | 2008-10-21 | 2009-10-21 | 非揮發性半導體記憶裝置及其寫入方法 |
CN200910208291A CN101752000A (zh) | 2008-10-21 | 2009-10-21 | 非易失性半导体存储装置及其写入方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008270937A JP5292052B2 (ja) | 2008-10-21 | 2008-10-21 | 不揮発性半導体記憶装置とその書き込み方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010102751A true JP2010102751A (ja) | 2010-05-06 |
JP5292052B2 JP5292052B2 (ja) | 2013-09-18 |
Family
ID=42108554
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008270937A Active JP5292052B2 (ja) | 2008-10-21 | 2008-10-21 | 不揮発性半導体記憶装置とその書き込み方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20100097855A1 (ja) |
JP (1) | JP5292052B2 (ja) |
CN (1) | CN101752000A (ja) |
TW (1) | TWI426516B (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012014808A (ja) * | 2010-07-02 | 2012-01-19 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2012048791A (ja) * | 2010-08-27 | 2012-03-08 | Toshiba Corp | 多値不揮発性半導体メモリシステム |
JP2012181907A (ja) * | 2011-02-28 | 2012-09-20 | Sk Hynix Inc | 不揮発性メモリ装置およびその動作方法 |
US9064580B2 (en) | 2012-01-06 | 2015-06-23 | Powerchip Technology Corporation | Nonvolatile semiconductor memory device and write-in method thereof |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5151439B2 (ja) * | 2007-12-12 | 2013-02-27 | ソニー株式会社 | 記憶装置および情報再記録方法 |
JP5364750B2 (ja) * | 2011-03-25 | 2013-12-11 | 株式会社東芝 | メモリシステム、及び不揮発性メモリデバイスの制御方法 |
JP5929456B2 (ja) * | 2012-04-17 | 2016-06-08 | ソニー株式会社 | 記憶制御装置、記憶装置、情報処理システム、および、それらにおける処理方法 |
CN103390421B (zh) * | 2012-05-09 | 2016-08-17 | 华邦电子股份有限公司 | 控制方法及运用该控制方法的电子装置 |
TWI533303B (zh) * | 2014-03-07 | 2016-05-11 | Toshiba Kk | Nonvolatile memory and memory systems |
KR20160000034A (ko) * | 2014-06-23 | 2016-01-04 | 에스케이하이닉스 주식회사 | 반도체 장치 |
CN105529048B (zh) * | 2014-09-28 | 2019-11-26 | 华邦电子股份有限公司 | 快闪存储器装置及快闪存储器的写入方法 |
DE102014115885B4 (de) * | 2014-10-31 | 2018-03-08 | Infineon Technologies Ag | Funktionstüchtigkeitszustand von nicht-flüchtigem Speicher |
JP2018147535A (ja) * | 2017-03-07 | 2018-09-20 | 東芝メモリ株式会社 | 半導体記憶装置及びメモリシステム |
US10818358B2 (en) | 2017-09-22 | 2020-10-27 | Toshiba Memory Corporation | Memory system including a semiconductor memory having a memory cell and a write circuit configured to write data to the memory cell |
CN111863101B (zh) * | 2019-04-29 | 2022-08-30 | 北京兆易创新科技股份有限公司 | 一种非易失性存储器的编程方法和装置 |
CN111863100A (zh) * | 2019-04-29 | 2020-10-30 | 北京兆易创新科技股份有限公司 | 一种非易失性存储器的编程方法和装置 |
CN110491434B (zh) * | 2019-08-23 | 2021-04-02 | 上海华虹宏力半导体制造有限公司 | 一种闪存存储器装置及其编程方法 |
US11049578B1 (en) * | 2020-02-19 | 2021-06-29 | Sandisk Technologies Llc | Non-volatile memory with program verify skip |
CN111727477A (zh) * | 2020-05-06 | 2020-09-29 | 长江存储科技有限责任公司 | 3d nand闪存的控制方法和控制器 |
US11461050B2 (en) * | 2021-01-20 | 2022-10-04 | Vmware, Inc. | Managing data lifecycles through decay |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0935499A (ja) * | 1995-07-15 | 1997-02-07 | Toshiba Corp | 不揮発性半導体記憶装置 |
JPH10199263A (ja) * | 1996-12-30 | 1998-07-31 | Sony Corp | 不揮発性半導体記憶装置 |
JP2002288988A (ja) * | 2001-03-28 | 2002-10-04 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置 |
JP2005327435A (ja) * | 2004-05-14 | 2005-11-24 | Hynix Semiconductor Inc | フラッシュメモリ装置及びその駆動方法 |
JP2009283117A (ja) * | 2008-05-23 | 2009-12-03 | Hynix Semiconductor Inc | 不揮発性メモリ装置のプログラム方法 |
JP2010182402A (ja) * | 2009-02-04 | 2010-08-19 | Hynix Semiconductor Inc | 不揮発性メモリ装置及びその動作方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3987715B2 (ja) * | 2001-12-06 | 2007-10-10 | 富士通株式会社 | 不揮発性半導体メモリおよび不揮発性半導体メモリのプログラム電圧制御方法 |
JP2003346485A (ja) * | 2002-05-23 | 2003-12-05 | Fujitsu Ltd | 不揮発性半導体記憶装置及び不揮発性半導体記憶装置の書き込み方法 |
JP3878573B2 (ja) * | 2003-04-16 | 2007-02-07 | 株式会社東芝 | 不揮発性半導体記憶装置 |
DE112004002927B4 (de) * | 2004-07-30 | 2011-07-21 | Spansion LLC (n.d.Ges.d. Staates Delaware), Calif. | Halbleiterbauelement und Verfahren zum Beschreiben desselben |
KR100729359B1 (ko) * | 2005-09-23 | 2007-06-15 | 삼성전자주식회사 | 낸드 플래시 메모리 장치 및 그것의 프로그램 방법 |
JP2007193885A (ja) * | 2006-01-18 | 2007-08-02 | Sharp Corp | 多値フラッシュメモリの書き込み方法 |
KR100854970B1 (ko) * | 2007-01-08 | 2008-08-28 | 삼성전자주식회사 | 멀티 레벨 셀 플래시 메모리 장치 및 그것의 프로그램 방법 |
KR100805840B1 (ko) * | 2006-09-01 | 2008-02-21 | 삼성전자주식회사 | 캐시를 이용한 플래시 메모리 장치 및 그것의 프로그램방법 |
KR100851853B1 (ko) * | 2006-11-22 | 2008-08-13 | 삼성전자주식회사 | 플래시 메모리 장치 및 그것의 프로그램 및 프로그램 검증방법 |
US7570520B2 (en) * | 2006-12-27 | 2009-08-04 | Sandisk Corporation | Non-volatile storage system with initial programming voltage based on trial |
-
2008
- 2008-10-21 JP JP2008270937A patent/JP5292052B2/ja active Active
-
2009
- 2009-10-20 US US12/582,504 patent/US20100097855A1/en not_active Abandoned
- 2009-10-21 TW TW098135557A patent/TWI426516B/zh active
- 2009-10-21 CN CN200910208291A patent/CN101752000A/zh active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0935499A (ja) * | 1995-07-15 | 1997-02-07 | Toshiba Corp | 不揮発性半導体記憶装置 |
JPH10199263A (ja) * | 1996-12-30 | 1998-07-31 | Sony Corp | 不揮発性半導体記憶装置 |
JP2002288988A (ja) * | 2001-03-28 | 2002-10-04 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置 |
JP2005327435A (ja) * | 2004-05-14 | 2005-11-24 | Hynix Semiconductor Inc | フラッシュメモリ装置及びその駆動方法 |
JP2009283117A (ja) * | 2008-05-23 | 2009-12-03 | Hynix Semiconductor Inc | 不揮発性メモリ装置のプログラム方法 |
JP2010182402A (ja) * | 2009-02-04 | 2010-08-19 | Hynix Semiconductor Inc | 不揮発性メモリ装置及びその動作方法 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012014808A (ja) * | 2010-07-02 | 2012-01-19 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2012048791A (ja) * | 2010-08-27 | 2012-03-08 | Toshiba Corp | 多値不揮発性半導体メモリシステム |
US8605500B2 (en) | 2010-08-27 | 2013-12-10 | Kabushiki Kaisha Toshiba | Multilevel nonvolatile semiconductor memory system |
JP2012181907A (ja) * | 2011-02-28 | 2012-09-20 | Sk Hynix Inc | 不揮発性メモリ装置およびその動作方法 |
US9064580B2 (en) | 2012-01-06 | 2015-06-23 | Powerchip Technology Corporation | Nonvolatile semiconductor memory device and write-in method thereof |
Also Published As
Publication number | Publication date |
---|---|
CN101752000A (zh) | 2010-06-23 |
TWI426516B (zh) | 2014-02-11 |
JP5292052B2 (ja) | 2013-09-18 |
US20100097855A1 (en) | 2010-04-22 |
TW201017671A (en) | 2010-05-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5292052B2 (ja) | 不揮発性半導体記憶装置とその書き込み方法 | |
KR101515645B1 (ko) | 플래시 멀티-레벨 임계값 분배 방식 | |
JP4510072B2 (ja) | 不揮発性半導体記憶装置とその書き込み方法 | |
US7907452B2 (en) | Non-volatile memory cell programming method | |
JP5085079B2 (ja) | Nandフラッシュメモリ装置及びそのプログラム方法 | |
JP4744819B2 (ja) | マルチレベルセルを有するフラッシュメモリ装置とその読み出し方法及びプログラム方法 | |
US9064580B2 (en) | Nonvolatile semiconductor memory device and write-in method thereof | |
JP4902002B1 (ja) | 不揮発性半導体記憶装置 | |
US20080144370A1 (en) | Method of programming multi-level cells and non-volatile memory device including the same | |
US8520435B2 (en) | Nonvolatile memory device and method of operating the same | |
JP2022519866A (ja) | フラッシュメモリデバイス | |
JP2018147535A (ja) | 半導体記憶装置及びメモリシステム | |
US9053793B2 (en) | Semiconductor memory device and method of operating the same | |
JP2011150749A (ja) | 不揮発性半導体記憶装置 | |
JP5784788B2 (ja) | 不揮発性半導体記憶装置とその書き込み方法 | |
US8000154B2 (en) | Non-volatile memory device and method of controlling a bulk voltage thereof | |
JP2009301679A (ja) | 不揮発性半導体記憶装置とその書き込み方法 | |
KR20100089507A (ko) | 플래시 메모리 소자의 프로그램 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110222 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121023 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121129 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130521 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130610 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5292052 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |