JP2010182402A - 不揮発性メモリ装置及びその動作方法 - Google Patents
不揮発性メモリ装置及びその動作方法 Download PDFInfo
- Publication number
- JP2010182402A JP2010182402A JP2010018053A JP2010018053A JP2010182402A JP 2010182402 A JP2010182402 A JP 2010182402A JP 2010018053 A JP2010018053 A JP 2010018053A JP 2010018053 A JP2010018053 A JP 2010018053A JP 2010182402 A JP2010182402 A JP 2010182402A
- Authority
- JP
- Japan
- Prior art keywords
- program
- verification
- voltage
- page
- programmed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5628—Programming or writing circuits; Data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
- G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
- G11C2211/562—Multilevel memory programming aspects
- G11C2211/5621—Multilevel programming verification
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
- G11C2216/12—Reading and writing aspects of erasable programmable read-only memories
- G11C2216/14—Circuits or methods to write a page or sector of information simultaneously into a nonvolatile memory, typically a complete row or word line in flash memory
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Read Only Memory (AREA)
Abstract
【課題】不揮発性メモリ装置のプログラム時間のうち、検証動作に必要とされる時間を最小化させることができる 不揮発性メモリ装置及びその動作方法を提供する。
【解決手段】単一ページに含まれたプログラム対象セルのうち、基準電圧以上にプログラムされたセルが発生する場合1ビットパス信号を出力するページバッファ部と、プログラムパルスの印加回数をカウンティングするカウンタと、第1ページに対するプログラム動作のうち、前記1ビットパス信号伝達の時まで印加されたプログラムパルスの個数を格納するプログラムパルスの印加回数格納部と、前記プログラムパルスの印加回数を基礎にして第2ページに対するプログラム開始電圧を設定するプログラム開始電圧設定部と、を含む。
【選択図】図15
【解決手段】単一ページに含まれたプログラム対象セルのうち、基準電圧以上にプログラムされたセルが発生する場合1ビットパス信号を出力するページバッファ部と、プログラムパルスの印加回数をカウンティングするカウンタと、第1ページに対するプログラム動作のうち、前記1ビットパス信号伝達の時まで印加されたプログラムパルスの個数を格納するプログラムパルスの印加回数格納部と、前記プログラムパルスの印加回数を基礎にして第2ページに対するプログラム開始電圧を設定するプログラム開始電圧設定部と、を含む。
【選択図】図15
Description
本発明は不揮発性メモリ装置及びその動作方法に関する。
最近、電気的にプログラムと消去が可能であり、かつ一定の周期ことにデータを再作成しなければならないリフレッシュ機能が必要でない不揮発性メモリ素子に対する需要が増加している。
前記不揮発性メモリセルは、電気的なプログラム/消去動作が可能な素子であり、薄い酸化膜に印加される強い電場によって電子が移動しながらセルのしきい値電圧を変化させ、プログラム及び消去動作を遂行する。
前記不揮発性メモリセルのプログラム動作の時にはプログラム対象セルが検証電圧以上にプログラムされたかどうかを確認する検証動作を遂行するようになる。シングルレベルセルプログラム方式では、互いに異なる二つの状態のセルのみが存在するので、前記検証電圧は一つであるが、マルチレベルセルプログラム方式では多くの状態のセルが一つのページに存在するようになるので、前記検証電圧も複数になる。例えば、2ビットマルチレベルセルプログラム方式で上位ビットMSBプログラム動作を遂行する場合には、三種類の検証電圧を基準として検証動作を遂行するようになる。
ISPP(INCREMENTAL STEP PULSE PROGRAM)プログラム方式によると、一度のパルスが印加された後、三度の検証動作を遂行する必要がある。この時、各検証動作を同時に遂行せず、セルのプログラム速度を考慮して一部検証動作のみを遂行するブラインド検証方法が知られている。ただし、不揮発性メモリ装置のプログラム/消去回数が増加する場合、プログラム速度が増加する傾向があって、これを考慮したプログラム方法が必要な状況である。
したがって、本発明は前記問題を鑑みてなされたものであって、その目的は、不揮発性メモリ装置のプログラム時間のうち、検証動作に必要とされる時間を最小化させることができるプログラム方法を提供することである。さらに、前記最適化されたプログラム方法の遂行のために改善した構造のページバッファ及び不揮発性メモリ装置を提供することである。
前記目的を達成するための本発明の不揮発性メモリ装置は、単一ページに含まれたプログラム対象セルのうち、基準電圧以上にプログラムされたセルが発生する場合、1ビットパス信号を出力するページバッファ部と、プログラムパルスの印加回数をカウンティングするカウンターと、第1ページに対するプログラム動作のうち、前記1ビットパス信号伝達の時まで印加されたプログラムパルスの個数を格納するプログラムパルスの印加回数格納部と、前記プログラムパルスの印加回数を基礎にして第2ページに対するプログラム開始電圧を設定するプログラム開始電圧設定部とを含むことを特徴とする。
また、 前記目的を達成するための本発明の不揮発性メモリ装置の動作方法は、プログラム/消去動作回数増加によるプログラム速度増加の特性を補償するダミープログラムパルス印加方式において、第1ページに対してプログラム動作を遂行する段階と、検証電圧以上にプログラムされたセルが発生する前までプログラムパルスの印加回数をカウンティングし、前記プログラム動作及び検証動作を繰り返し遂行する段階と、前記検証電圧以上にプログラムされたセルが発生すればブラインド検証方法によってプログラム、及び検証動作を遂行して前記第1ページに対するプログラム動作を完了する段階と、前記検証電圧以上にプログラムされたセルが発生された時点までのプログラムパルスの印加回数に応じて第2ページに対するプログラム開始電圧を設定する段階と、前記設定されたプログラム開始電圧に応じて第2ページに対してプログラム動作を遂行する段階とを含むことを特徴とする。
以上のように本発明によれば、ダミープログラムパルス印加方式のプログラム方法とブラインド検証方法を適用するプログラム方法において、検証動作に必要とされる時間を最小化することができるという効果がある。ずなわち、第1ページに対するプログラム結果を基礎として第2ページに対するプログラム動作の時、最適のプログラム開始電圧を設定することができるいう効果がある。さらに、新しく改善した構造の不揮発性メモリ装置によって前記プログラム方法をより效率的に適用することができるという効果がある。
以下、添付された図面を参照して本発明の好ましい実施例を詳しく説明する。
図1は、通常的な不揮発性メモリ装置のマルチレベルセルプログラム方法を説明するための図面である。
下位ビットプログラム(LSB PGM)動作では、プログラム動作によって互いに異なる二つのセル分布が現われる。すなわち、検証電圧(LPV1)以上にプログラムされたセルの分布を第2状態とし、そうでないセルの分布を第1状態とする。
このように、下位ビットプログラム動作を遂行した状態で上位ビットプログラ(MSB PGM)M動作を遂行するようになる。上位ビットプログラム動作によって互いに異なるしきい値電圧を持つ四つのセル分布(第3ないし第6状態)が現われる。この時、各分布別に検証電圧が異なっているため、低い順序から整列すれば、第1検証電圧MPV1、第2検証電圧MPV2、第3検証電圧MPV3を挙げることができる。すなわち、第3検証電圧MPV3以上にプログラムされた状態を第6状態、第3検証電圧より低いが第2検証電圧MPV2以上にプログラムされた状態を第5状態、第2検証電圧より低いが第1検証電圧MPV1以上にプログラムされた状態を第4状態、第1検証電圧より低くプログラムされた状態を第3状態とする。また、前記第4状態にプログラムしようとするセルを第1検証対象セル、第5状態にプログラムしようとするセルを第2検証対象セル、第6状態にプログラムしようとするセルを第3検証対象セルにロ定義する。このように上位ビットプログラム動作では下位ビットプログラム動作に比べてさらに多くの検証電圧を基準に検証動作を遂行しなければならない。
図2は、通常的な不揮発性メモリ装置のISPPプログラム方法の概念を説明するための図面である。
ISPPプログラム方法によれば、プログラムパルスを繰り返して印加するが、繰り返しの度に検証動作を遂行し、プログラムパルスをステップ電圧Vstepほど増加させて印加する。
図示されたように、最初にはプログラム開始電圧Vstartを印加し、次にプログラムパルス印加の時にはステップ電圧Vstepほど増加されたプログラムパルスを印加する。そして、プログラムパルスの印加ごとに検証動作を遂行する。したがって、一度のプログラムパルスに印加に必要とされる時間は、プログラムパルス印加時間tPULSEと検証時間tVFYの合と同じである。
一方、消去状態のセルに対してプログラム開始電圧Vstartを最初に印加する場合、セルの分布を固有分布ΔVthiと定義する。図面では固有分布がおおよそ4Vの場合が図示されている。プログラム開始電圧Vstart、ステップ電圧Vstep、第1検証電圧PV1を基準としてプログラム動作を遂行すれば、各しきい値電圧が第1検証電圧PV1以上で、固有分布ΔVthiの最大値より低いセルの分布が形成される。この時、プログラムが完了したセルの分布はステップ電圧Vstepの大きさと同じである。
理論的には、プログラム動作の完了に必要なパルス印加回数Npgmは、固有分布ΔVthiとステップ電圧Vstepの比によって決められる。例えば、固有分布ΔVthiが4Vで、ステップ電圧Vstepが1Vであれば、総4回のパルスが印加されなければならない。
全体プログラム動作に必要とされる時間tPROGは、前記パルス印加回数Npgmと一度のプログラムパルスの印加に必要とされる時間tPULSE+tVFYの倍と同じである。このようなISPPプログラムの特性によれば、ステップ電圧Vstepを増加させるほどパルス印加回数Npgmが減少するので、全体プログラム動作に必要とされる時間tPROGは減少される。しかし、プログラムが完了したセルの分布はステップ電圧Vstepと同じであるから、全体分布が広くなるという問題が発生する。
図3は、通常的なISPPプログラム方法でプログラムパルス印加によるしきい値電圧の移動を示した図面である。
プログラム開始電圧Vstartが16Vで、ステップ電圧Vstepが1V、固有分布ΔVthiが4Vであると仮定する。プログラムしようとする目標電圧は1V〜2Vで、検証電圧は1Vである。
最初プログラムパルス印加の時のプログラム電圧VPgmは16Vになる。最初プログラムパルス印加の時には、前記固有分布ΔVthiによって各セルのしきい値電圧が決められる。前記最初プログラムパルス印加以後、1V以上にプログラムされたセルはページバッファに格納されたデータが変更され、以後プログラムパルスがそれ以上印加されない。
二番目のプログラムパルス印加の時に、1Vよりしきい値電圧の低いセルは、プログラムパルス印加によってしきい値電圧がさらに上昇する。好ましくは、1Vよりしきい値電圧の低いセルが1Vずつしきい値電圧が上昇するようになる。最初プログラムパルス印加の時のセルの分布が全体的に1Vほど上昇したことが分かる。ただし、前に説明したように最初プログラムパルスの時1V以上にプログラムされたセルに対してはプログラムパルスがさらに印加されないので、しきい値電圧の変化がない。
三番目、四番目のプログラムパルス印加の時にも前記と同様に1Vずつしきい値電圧が上昇することが分かる。そして、プログラムが完了状態のしきい値電圧の分布はステップ電圧の大きさと同じである。
図4は、通常的なISPPプログラム方法でプログラム開始電圧の設定による分布変化を示した図面である。
プログラム開始電圧Vstartが16Vの場合と17Vの場合、固有分布ΔVthiは4V、ステップ電圧(Vstepは1V)プログラム動作が完了した時、しきい値電圧の分布状態が異なっていくことが分かる。すなわち、プログラム開始電圧が大きくなれば、最大しきい値電圧値がさらに大きくなるようになる。プログラム開始電圧Vstartが16Vの場合の最大しきい値電圧値は2Vであるが、プログラム開始電圧Vstartが17Vの場合の最大しきい値電圧値は3Vになる。この時、プログラムが終了状態での最大しきい値電圧値は異なるが、しきい値電圧の分布自体は1Vで同一であることが分かる。前に説明したようにしきい値電圧の分布はステップ電圧Vstepによって決められるからである。
このようにプログラム開始電圧の変化に応じてプログラムの終了状態は異なるようになる。この時、プログラムパルスの印加回数及びプログラム動作に必要とされる時間は同じである。このような特性に照らして見る時、色々のしきい値電圧分布状態を必要とするMLCプログラム動作では、一つのプログラム開始電圧を基準としてプログラム動作を遂行する必要がある。すなわち、目標とするしきい値電圧がもっとも低いセルを基準としてプログラム開始電圧を設定するとオーバープログラムを防止することができる。
例えば、目標とするしきい値電圧が1V〜2Vの場合、17Vをプログラム開始電圧に設定すれば、図示されたように一度のプログラムパルス印加で2V〜3Vのしきい値電圧を持つセルが発生するところ、このようなセルはオーバープログラムされたものと見る。したがって、16Vをプログラム開始電圧に設定してプログラム動作を遂行する。
図5は、プログラム消去動作回数による不揮発性メモリ装置のプログラム速度変化の概念を示した図面である。
不揮発性メモリ装置を使用すれば、プログラム動作と消去動作を数回繰り返すようになる。この時プログラム動作はページ単位で、消去動作はブロック単位で進行される。プログラム/消去動作の回数が増加するほど不揮発性メモリ装置のプログラム速度が速くなる傾向がある。すなわち、プログラム/消去動作回数の増加によって不揮発性メモリセルのフローティングゲートにトラップされるチャージの量が増加するので、一般セルに比べてプログラム速度が増加する。この時プログラム速度は、第1回のプログラムパルス印加によるしきい値電圧の変化量に定義されうる。
したがって、ISPPのプログラムパルス印加の回数Npgmを決定する要素である固有分布ΔVthiにプログラム/消去回数の増加による変化量を追加して考慮しなければならない。この時、前記変化量はプログラム/消去回数が増加するほど大きくなる。このような特性を考慮してプログラム開始電圧を設定するとしたら、プログラム/消去回数が最小の場合に比べてプログラム開始電圧を低く設定しなければならない。すなわち、不揮発性メモリ装置の最初動作の時からプログラム/消去回数の増加によるプログラム速度を考慮してプログラム開始電圧を低く印加するのである。このような構成によると、最初動作の時から特定プログラム/消去回数の到達前までは実質的にダミー(Dummy)プログラムパルスを印加するようになるような効果が発生するので、全体的にプログラム動作に必要とされる時間が増加することになるという問題が発生する。
図6は、通常的な不揮発性メモリ装置の検証方法のうち、ブラインド検証方法の概念を説明するための図面である。
前記検証方法は、MLCプログラム方法に適用される。図示された検証方法は、2ビットマルチレベルセルプログラム時の検証方法である。全部三つの検証電圧(PV1、PV2、PV3)を基準として検証動作を遂行する。前記三つの検証電圧を基準にそれぞれ検証動作を遂行するので、原則的には一度のプログラムパルス印加後、三度の検証動作を遂行しなければならない。
しかし、前に言及したようにプログラム開始電圧はしきい値電圧がもっとも低い状態を基準に設定されるので、最初プログラムパルス印加の時には第2検証電圧PV2及び第3検証電圧PV3以上にプログラムされるセルは発生しなくなる。すなわち、プログラムパルスがある程度印加された後、第2検証電圧、第3検証電圧以上にプログラムされるセルが発生するようになる。したがって、検証動作で所要される時間を短縮させるために、最初幾つかの区間の間はプログラムパルス後第1検証電圧を基準とした検証動作のみを遂行する。このように一部検証動作を略すると言ってブラインド(Blind)検証方法と言う。ただし、このようなブラインド検証方法の概念に加えて、前に説明したプログラム/消去検証回数によるプログラム速度の変化を考慮したプログラムパルス印加方法を適用する場合、次のような問題が発生する。
図7は、通常的な不揮発性メモリ装置の上位ビットプログラムに対するプログラム/検証方法を説明するための図面である。
第1プログラム/検証方法によれば、前に説明したブラインド検証方法によって最初プログラム電圧か後に第1検証電圧MPV1を基準とする検証動作のみを実施する。原則的には第2検証電圧、第3検証電圧等を基準とする検証動作も同時に実施するであるが、前に説明したブラインド検証方法によって第1検証電圧を基準とする検証動作のみを実施する。
プログラムパルス印加、及び第1検証電圧を基準とする検証動作のみを3回ぐらい実施した後、第1検証電圧のみならず第2検証電圧を基準とする検証動作も実施する。また、第1及び第2検証電圧を基準とする検証動作を3回ぐらい実施した後、第1検証電圧及び第2検証電圧はもちろん第3検証電圧を基準にした検証動作を実施する。一方、第1検証電圧のみを基準とする検証動作が実施される回数、第1及び第2検証電圧のみを基準とする検証動作が実施される回数はあらかじめ設定されている。
次に、第2プログラム/検証方法についてよく調べて見る。前記第2プログラム/検証方法はプログラム/消去回数の増加に応じてプログラム速度が増加する傾向を補償するためにプログラム開始パルスを低めて印加する。すなわち、図示されたように第1プログラム/検証方法に比べてプログラム開始パルスを低めて印加するようになる。ただし、これはプログラム/消去回数によって問題を現わすことができる。
すなわち、プログラム/消去回数が高い場合には、プログラム速度が早いために低いプログラムパルスの印加にもしきい値電圧の変化量が大きい。したがって、低いプログラム電圧の印加の時にも検証動作を遂行する必要がある。また、しきい値電圧が一部上昇した時点以後(A以後)には、第1及び第2検証電圧を基準にした検証動作を実施する必要がある。しかし、プログラム/消去回数が少ない場合にはプログラムの速度が遅いために低いプログラムパルスの印加に対するしきい値電圧の変化量が小さい方である。したがって、低いプログラム電圧の印加の時に検証動作を遂行しなければならない必要は少なくなる。また、しきい値電圧の上昇幅が小さいから、プログラムパルスがある程度印加された以後(A以後)にも第1検証電圧を基準とした検証動作以外に、第2検証電圧を基準とした検証動作まで実施する必要は少なくなる。
図8は、本発明の一実施例による不揮発性メモリ装置のプログラム/検証方法を説明するための図面である。
本発明では、プログラム/消去回数増加によるプログラム速度の上昇傾向を反映して最初プログラム開始電圧を低く印加する。ただし、このような状態で前に説明したブラインド検証方法を断片的に適用する場合、プログラム/消去回数が低い初期動作では第1検証電圧を基準とする検証動作の外に不要に第2検証電圧を基準とする検証動作を実施するようになるような場合が存在する。これを防止するために本発明では第1検証電圧以上にプログラムされたセルが検出された場合に限ってブラインド検証方法を適用する。すなわち、図示されたように第1検証電圧以上にプログラムされたセルが検出される前までは第1検証電圧を基準とする第1検証動作と、ISPPプログラム動作を交互に遂行する。そして第1検証電圧以上にプログラムされたセルが検出された直後には、前に説明したブラインド検証方法を遂行する。
図9は、本発明の一実施例による不揮発性メモリ装置の動作方法を示した順序図である。
まず、プログラム開始電圧によってプログラム動作を遂行する(段階910)。この時、前記プログラム開始電圧は通常的に印加されるプログラム開始電圧より低く設定する。すなわち、プログラム/消去回数増加によるプログラム速度の増加傾向を反映してあらかじめ低く設定されたプログラム開始電圧を印加する。
次に、第1検証対象セルが第1検証電圧以上にプログラムされたかどうかを確認する第1検証動作を遂行する(段階920)。前に説明したように第1検証対象セルは、図1の第4状態、すなわち、第2検証電圧より低く第1検証電圧より大きくプログラムするセルを意味する。
次に、前記第1検証動作の結果、第1検証電圧以上にプログラムされたセルがあるかどうかを確認する(段階922)。通常的な不揮発性メモリ装置のページバッファ構造による検証動作を調べて見る。特定セルが第1検証電圧以上にプログラムされれば、該セルがターンオンされて該セルが含まれたセルストリングの電流経路が遮断される。したがって、ハイレベルでフリーチャージされたビットラインの電圧レベルがそのまま維持され、これはそのまま感知ノードに伝達される。前記感知ノードの電圧レベルがハイレベル状態なので、これによってレジスタに格納されたデータが変換される。全体ページバッファで、このようにデータ変換が発生するセルが一つでも発生した場合、第1検証電圧以上にプログラムされたと判断する。このように第1検証電圧以上にプログラムされたセルが一つ以上ある場合を1ビットパスといい、本発明では1ビットパスの要否を判断するための回路を追加的に構成しようとする。回路についの詳細はのちほど説明する(図14、図15)。
一方、前記段階の結果によってブラインド検証方法を遂行するかどうかを判断することになる。すなわち、前記検証の結果、第1検証電圧以上にプログラムされたセルがある場合にはブラインド検証方法を始めて、そうでない場合にはプログラム電圧をステップ電圧ほど増加させて、前記プログラム動作(段階910)と第1検証動作段階(920)を繰り返し遂行する。また、プログラムパルスの印加回数を1ほど増加させる(段階924)。前記増加されたプログラムパルスの印加回数は、以後説明されるプログラム方法の実施に適用される(図12)。
前記第1検証の結果、第1検証電圧以上にプログラムされたセルが発生した場合には、直前のプログラム動作の時印加されたプログラム電圧をステップ電圧ほど増加させてプログラム動作を繰り返し遂行する(段階932)。この時、前記動作の遂行の前に、第1検証動作実行回数i及び第2検証動作実行回数jをそれぞれ0に初期化する(段階930)。
次に、すべての検証動作が完了したかどうかを確認する(段階940)。すなわち、第1検証動作ないし第3検証動作によってすべての検証対象セルが目的のとおりプログラムされたかどうかを確認する。通常的な不揮発性メモリ装置では各検証動作が遂行された後にはページバッファの各レジスタに格納されたデータによって、該検証電圧以上にプログラムされたという情報を現わすパス信号、または該検証電圧が以上にプログラムされていないセルがあるという情報を現わすフェイル信号が生成される。このようなパス/フェイル信号を根拠として第1ないし第3検証動作がすべて完了したかどうかを確認する。
前記検証動作がすべて完了した場合には、各検証対象セルが各検証電圧以上にプログラムされたことを意味するので、これ以上プログラム動作を遂行せずプログラム動作を終了する。実施例によっては前記プログラム動作の繰り返し回数を特定回数に制限する場合もある。その場合には該回数内に検証動作が完了されなければ、メモリセルの特性が不良であると判断してバッドブロック(BAd BLock)処理動作を遂行するようになる。
次に、前記検証動作が完了されていしないと判断された場合には、順次第1ないし第3検証動作を実施する。まず、プログラム動作及び第1検証動作のみを第1臨界値回数ほど実施する(段階950、952、954、932)。これはブラインド検証方法を遂行することで、プログラム電圧の印加回数が低い初期には第1臨界値ほど第1検証動作のみを遂行する。この時、第1検証動作の遂行後には第1検証動作実行回数が第1臨界値より大きいかどうかを判断して(段階952)、判断結果、第1検証動作実行回数が第1臨界値より小さいか同じである場合にはプログラム電圧をステップ電圧ほど増加させてプログラム動作を繰り返すようになる。この時、第1検証動作の実行回数が1ほど増加される(段階954)。
すなわち、図8のようにプログラム動作と第1検証動作を第1臨界値ほど繰り返すようになる。前記第1臨界値は、セルの特性等によって実施者が最適の値を選択する。好ましくは、前記第1臨界値は3回とする。一方、前記第1検証動作の中にはページバッファのレジスタに格納されたデータによってパス/フェイルの可否を確認するようになり、その結果は次のプログラム動作遂行後、すべての検証動作が完了したかどうかを確認する動作(段階940)に使用される。
次に、前記第1検証動作が第1臨界値ほど遂行された場合には、プログラム動作、第1検証動作遂行後に第2検証対象セルが第2検証電圧以上にプログラムされたかを確認する第2検証動作を遂行する(段階960)。そして、第1検証動作及び第2検証動作を第2臨界値回数ほど実施する(段階960、962、964)。同様にブラインド検証方法を遂行する。この時、第2検証動作の遂行後には、第2検証動作実行回数が第2臨界値より大きいかを判断して(段階962)、判断結果第2検証動作実行回数が第2臨界値より小さいか同じである場合にはプログラム電圧をステップ電ほど位増加させてプログラム動作を繰り返すようになる。すなわち、図8のようにプログラム動作と第1検証動作、第2検証動作を第2臨界値ほど繰り返すようになる。前記第2臨界値は、セルの特性等によって実施者が最適の値を選択する。好ましくは、前記第2臨界値は3回とする。一方、前記第2検証動作の中にはページバッファのレジスタに格納されたデータによってパス/フェイルの可否を確認するようになり、その結果は次のプログラム動作遂行後すべての検証動作が完了したかを確認する動作(段階940)に使用される。
次に、前記第2検証動作が第2臨界値ほど遂行された場合には、プログラム動作、第1検証動作、第2検証動作遂行後に第3検証対象セルが第3検証電圧以上にプログラムされたかを確認する第3検証動作を遂行する(段階970)。前記第3検証動作の中にはページバッファのレジスタに格納されたデータによってパス/フェイルの可否を確認するようになり、その結果は次のプログラム動作遂行後すべての検証動作が完了したか確認する動作(段階940)に使用される。
第3検証動作遂行の時には別途のブラインド検証方法を遂行する必要がないので、臨界値より大きいの可否を判断しない。そして、第3検証動作遂行の後には、プログラム電圧をステップ電圧ほど増加させ、プログラム動作を遂行して(段階932)、検証動作の完了可否(段階940)によってプログラム動作の繰り返し可否を判断するようになる。一方、実施例によって第3検証動作の回数が特定臨界値より大きいどうかを判断する段階を追加することができる。第3検証動作の回数が該臨界値を超過した場合には、該セルをバッドブロック処理する方法で実施することができる。
整理すれば、第1ないし第3検証動作を遂行する際に、一度のプログラム動作の後第1ないし第3検証動作をすべて遂行するのではなく、ブラインド検証方法によって検証動作を遂行する。ただし、プログラム消去回数を考慮してプログラム開始電圧を低く設定しているところ、第1検証電圧以上にプログラムされたセルが発生した時点からブラインド検証方法を適用する。
図10は、本発明のまた他の実施例による不揮発性メモリ装置の動作方法を示した順序図で、図11は本発明のまた他の実施例による不揮発性メモリ装置のプログラム/検証方法を説明するための図面である。
全体的な方法は、図9とほぼ同じである。ただし、第1ないし第3検証動作の遂行中、特定検証動作が完了すれば該検証動作は遂行しないことを特徴とする。すなわち、図11に図示されたように検証動作の遂行中に第1検証対象セルが第1検証電圧以上にすべてプログラムされれば、つまり、第1検証動作が完了すれば該検証動作は遂行せず、残りの検証動作を遂行するのである。したがって、全体的な構成はほほ同じであり、ただ、各検証動作遂行の前に各検証動作が完了したかどうかを別に判断する段階を追加した。
まず、プログラム開始電圧によってプログラム動作を遂行する(段階1010)。この時、前記プログラム開始電圧は通常的に印加されるプログラム開始電圧より低く設定する。すなわち、プログラム/消去回数増加によるプログラム速度の増加傾向を反映してあらかじめ低く設定されたプログラム開始電圧を印加する。
次に、第1検証対象セルが第1検証電圧以上にプログラムされたかを確認する第1検証動作を遂行する(段階1020)。
次に、前記第1検証動作の結果、第1検証電圧以上にプログラムされたセルがあるかどうかを確認する(段階1022)。前記段階の結果によってブラインド検証方法を遂行するか否めかを判断するようになる。すなわち、前記検証の結果第1検証電圧以上にプログラムされたセルがある場合にはブラインド検証方法を始め、そうでない場合にはプログラム電圧をステップ電圧位増加させ、前記プログラム動作(段階1010)と第1検証動作段階(1020)を繰り返し遂行する。また、プログラムパルスの印加回数を1ほど増加させる(段階1024)。前記増加されたプログラムパルス印加の回数は以後説明されるプログラム方法の実施に適用される(図12)。
前記第1検証の結果、第1検証電圧以上にプログラムされたセルが発生した場合には、直前プログラム動作の時印加されたプログラム電圧をステップ電圧ほど増加させてプログラム動作を繰り返し遂行する(段階1032)。この時、前記動作の遂行の前に、第1検証動作の実行回数i及び第2検証動作の実行回数jをそれぞれ0に初期化する(段階1030)。
次に、第1検証動作の遂行の前に直前プログラム動作によって第1検証動作が完了したかどうかを確認する(段階1040)。直前プログラム動作の時の第1検証動作遂行段階(1020、1040)中にはページバッファのレジスタに格納されたデータによってパス/フェイルの要否を確認するようになり、その結果を利用して第1検証動作が完了したかどうかを確認する。前記第1検証動作が完了した場合には第2検証動作が完了したかどうかを確認する(段階1060)に移動し、第1検証動作が完了していない場合には第1検証動作を実施する(段階1050)。
前記第1検証動作は、第1臨界値回数ほど実施される(段階1052、1054、1032)。これはブラインド検証方法を遂行することで、詳細な動作は図9の実施例と同じである。すなわち、第1検証動作の遂行後には第1検証動作の実行回数が第1臨界値より大きいかどうかを判断して(段階1052)、判断結果、第1検証動作の実行回数が第1臨界値より少ないか同じである場合にはプログラム電圧をステップ電圧ほど増加させてプログラム動作を繰り返すようになる。すなわち、図11のようにプログラム動作と第1検証動作を第1臨界値ほど繰り返すようになる。前記第1臨界値は、セルの特性等によって実施者が最適の値を選択する。
一方、前記第1検証動作中にはページバッファのレジスタに格納されたデータによってパス/フェイルの可否を確認するようになり、その結果は次のプログラム動作遂行後第1検証動作が完了したかどうかを確認する動作(段階1040)に使用される。
次に、前記第1検証動作が第1臨界値ほど遂行された場合、または前記第1検証動作が完了した場合には、第2検証動作の遂行前に直前プログラム動作によって第2検証動作が完了したかどうかを確認する(段階1060)。直前プログラム動作の時の第2検証動作遂行(段階1072)中にはページバッファのレジスタに格納されたデータによってパス/フェイルの可否を確認するようになり、その結果を利用して第2検証動作が完了したかどうかを確認する。そして、第2検証動作を第2臨界値回数ほど実施する(段階1070、1072、1074、1032)。同様にブラインド検証方法を遂行する。この時、第2検証動作の遂行後には第2検証動作の実行回数が第2臨界値より大きいかどうかを判断して(段階1074)、判断結果第2検証動作の実行回数が第2臨界値より少ないか同じである場合には、プログラム電圧をステップ電圧ほど増加させてプログラム動作を繰り返すようになる。すなわち、図11のようにプログラム動作と第1検証動作、第2検証動作を第2臨界値ほど繰り返すようになる。前記第2臨界値は、セルの特性等によって実施者が最適の値を選択する。一方、前記第2検証動作中にはページバッファのレジスタに格納されたデータによってパス/フェイルの可否を確認するようになり、その結果は次のプログラム動作遂行後第2検証動作が完了したかどうかを確認する動作(段階1060)に使用される。
次に、前記第2検証動作が第2臨界値ほど遂行された場合、または、前記第2検証動作が完了した場合には、第3検証動作の遂行の前に直前プログラム動作によって第3検証動作が完了したかどうかを確認する(段階1080)。直前プログラム動作の時に第3検証動作遂行(段階1090)中にはページバッファのレジスタに格納されたデータによってパス/フェイルの可否を確認するようになり、その結果を利用して第3検証動作が完了したかどうかを確認する。前記第3検証動作の完了した場合はプログラム動作を終了する。一般に第3検証電圧が一最も大きいので、第3検証動作の完了の前に第1及び第2検証動作が完了するようになる。したがって、第3検証動作が完了すれば全体検証動作が完了したとしてプログラム動作を終了する。
第3検証動作の遂行の時には別途のブラインド検証方法を遂行する必要がないので臨界値より大きいかどうかを判断しない。そして、第3検証動作の遂行後にはプログラム電圧をステップ電圧ほど増加させてプログラム動作を遂行し、(段階1032)、前記第3検証動作の完了可否(段階1080)によってプログラム動作の繰り返し可否を判断するようになる。一方、前記第3検証動作中にはページバッファのレジスタに格納されたデータによってパス/フェイルの可否を確認するようになり、その結果は次のプログラム動作遂行後第3検証動作が完了したかどうかを確認する動作(段階1090)に使用される。一方、実施例によって第3検証動作の回数が特定臨界値より大きいかどうかを判断する段階を追加することができる。第3検証動作の回数が該臨界値を超過した場合には該セルをバッドブロック処理する方法で実施することができる。
整理すれば、第1ないし第3検証動作を遂行する際に、一度のプログラム動作後第1ないし第3検証動作をすべて遂行するのではなく、ブラインド検証方法によって検証動作を遂行する。ただし、プログラム消去の回数を考慮してプログラム開始電圧を低く設定しているところ、第1検証電圧以上にプログラムされたセルが発生した時点からブラインド検証方法を適用する。そして、各検証動作別に検証動作が完了すれば次のプログラム動作の時には該検証動作を遂行しないこともある。
図12は、本発明のまた他の実施例による不揮発性メモリ装置の動作方法を示した順序図で、図13は本発明のまた他の実施例による不揮発性メモリ装置の動作方法の概念を示した図面である。本実施例では図9または図10の実施例によるプログラム方法を使用するが、各ページ別プログラム開始電圧を設定することにおいて特徴的な構成を含んでいる。
まず、第1ページに対してプログラム動作を完了する段階(1210)。前に説明した図9のプログラム方法または図10のプログラム方法を使用して第1ページに対してプログラム動作を完了する。すなわち、前に説明したように1ビットパス時点を基準としてブラインド検証方法を適用してプログラム動作を完了する。
次に、前記プログラム動作の時第1検証電圧以上にプログラムされたセルが発生するまで印加されたプログラムパルス回数Aを算出する(段階1220)。すなわち、1ビットパスパスが発生する時までのプログラムパルス印加の回数Aを算出する。図13の場合、第1ページに対するプログラム動作の時、1ビットパス発生時点まで総5個のプログラムパルスが印加されたことが分かる。前記プログラムパルスの印加回数Aは、図9のプログラム方法の段階924または図10のプログラム方法の段階1024を通じて算出される。
次に、前記算出されたプログラムパルスの印加回数に応じて第2ページに対するプログラム開始電圧を設定する(段階1230)。
本発明では前記算出されたプログラムパルスの印加回数に応じて第2ページに対するプログラム開始電圧を設定しようとする。不揮発性メモリ装置ではページ単位でプログラム動作が遂行され、ブロック単位で消去動作が遂行される。したがって、同一ブロック内に含まれた各ページは同じプログラム/消去動作回数を持つようになり、プログラム/消去動作回数によるプログラム速度の特性は大体同じである。したがって、第1ページに対して設定したプログラム開始電圧を同一ブロックに含まれた隣接したページである第2ページに対しても印加しようとする。
一方、1ビットパス発生の時のプログラムパルスの印加回数は該ページのプログラム速度の特性を意味する。1ビットパス発生の時のプログラムパルスの印加回数がすくなければ、プログラム速度の特性が相対的に速いことを意味し、前記プログラムパルスの印加回数が大きければプログラム速度の特性が相対的に遅いということを意味する。本発明のようにプログラム/消去動作の回数を考慮してプログラム開始電圧を低く設定してプログラム動作を遂行すれば、第1ページに対するプログラム動作の時1ビットパス発生時のプログラムパルスの印加回数が多くなる。以後、第2ページに対するプログラム動作の時にはこのような特性を考慮して第2ページに対してはプログラム開始電圧を増加させて印加する。
前記臨界値Nは好ましくは2に設定する。前記プログラムパルスの印加回数Aが臨界値Nより大きい場合には、前記プログラムパルスの印加回数Aと臨界値Nの差ほどステップ電圧Vstepを掛けた値を第1ページに対するプログラム開始電圧Vstart_1値に加えて第2ページに対するプログラム開始電圧Vstart_2に設定する。すなわち、次の数式1、
(数式1)
Vstart_2=Vstart_1+(A−N)×Vstep
によってプログラム開始電圧を設定する。
(数式1)
Vstart_2=Vstart_1+(A−N)×Vstep
によってプログラム開始電圧を設定する。
前記プログラムパルスの印加回数Aが臨界値Nより小さい場合には、第1ページに対するプログラム開始電圧Vstart_1値を第2ページに対するプログラム開始電圧Vstart_2に設定する。すなわち、次の数式2、
(数式2)
Vstart_2=Vstart_1
によってプログラム開始電圧を設定する。
(数式2)
Vstart_2=Vstart_1
によってプログラム開始電圧を設定する。
図13を例をあげて説明すると、第1ページに対するプログラム動作で1ビットパス発生時点までのプログラムパルスの印加回数は5であり、これは臨界値2より3ほど大きいので、第1ページに対するプログラム開始電圧に3倍のステップ電圧を加えて第2ページに対するプログラム開始電圧の設定する。
次に、前記設定されたプログラム開始電圧に応じて第2ページに対してプログラム動作を遂行する(段階1240)。
このように第1ページのプログラム結果を根拠として第2ページのプログラム開始電圧を可変的に設定するので、ダミープログラムパルスの印加に必要とされる時間を短縮させることができる。すなわち、図13の場合のように第2ページに対するプログラム動作の時三度のダミープログラムのパルス印加及び検証動作に所要される時間を減少させることができる。
図14は、本発明の一実施例による不揮発性メモリ装置のページバッファを示した図面である。図示されたページバッファは、一つの実施例であり、実施者の選択によって変更可能な構成であることは自明である。
前記ページバッファ1400は、ビットライン選択部1410、ビットラインセンシングブ1412、感知ノードフリーチャージ部1414、データ入力部1416、接地電圧供給部1418、第1レジスタ1420、第2レジスタ1430、第3レジスタ1440、第1データ送信部1450、第2データ送信部1460、感知ノードディスチャージ部1470、パス完了判断部1480、1ビットパス判断部1490を含む。
前記ビットライン選択部1410は、第1ビットライン選択信号BSLeに応答してイーブンビットラインBLeと感知ノードSOを接続させるNMOSトランジスタN1415と、第2ビットライン選択信号BSLoに応答してオードビットラインBLoと感知ノードSOを接続させるNMOSトランジスタN1417を含む。
また、前記ビットライン選択部1410は、特定レベルの可変電圧VIRPWRを印加する可変電圧入力端、第1ディスチャージ信号DISCHeに応答して前記イーブンビットラインBLeと可変電圧入力端を接続させるNMOSトランジスタN1411、第2ディスチャージ信号DISCHoに応答して前記オードビットラインBLoと可変電圧入力端を接続させるNMOSトランジスタN1413を含む。
前記構成によって特定ビットラインと感知ノードを選択的に接続させることができる。前記ビットラインセンシングブ1412は、ビットラインセンシング信号PBSENSEに応答してターンオンされ、前記ビットライン選択部1410と感知ノードSOに接続されたNMOSトランジスタN1412を含む。
検証/読出し動作の時にセンシング電圧を印加して特定メモリセルの状態が感知ノードに伝達されるようにする。一方、実施例によって前記ビットラインセンシングブ1412を除去し、前記ビットライン選択部1410のビットライン選択トランジスタN1415、N1417が同じ動作を遂行可能にすることができる。
前記感知ノードフリーチャージ部1414は、フリーチャージ信号Prechbに応答して前記感知ノードSOにハイレベル電圧VDDを印加する。このために、前記電源電圧端子VDDと感知ノードの間に接続されたPMOSトランジスタP1414を含む。したがって、ローレベルのフリーチャージ信号に応答して前記感知ノードSOにハイレベルの電源電圧が印加される。
前記データ入力部1416は、外部データの伝達を受けて第1レジスタに伝達する。このために入力駆動信号YADRVによって外部データを伝達するNMOSトランジスタN1416、第1データ入力信号DATALOADによって前記外部データを第1レジスタの第1ノードCBに伝達するNMOSトランジスタN1417、第2データ入力信号DATALOAD_Nによって前記外部データを第1レジスタの第2ノードCB_Nに伝達するNMOSトランジスタN1419を含む。
前記接地電圧供給部1418は、感知ノードの電圧レベルによって接地電圧を前記各レジスタ1420、1430、1440に印加させる。このために、前記感知ノードがゲートに接続されて、前記各レジスタと接地端子の間に接続されたNMOSトランジスタN1418を含む。したがって、感知ノードの電圧レベルによって接地電圧が各レジスタに印加される。
前記第1レジスタ1420は、データが格納されるラッチ部1422、データ設定信号CRST、CSETによって前記接地電圧供給部1418から伝達される接地電圧を前記ラッチ部1422に伝達するデータ設定部1426を含む。前記ラッチ部1422は入力端子と出力端子が互いに接続された第1インバータIV1422、第2インバータIV1424を含む。第1インバータIV1422の入力端子と第2インバータIV1424の出力端子の接続ノードを第1ノードCBとし、第1インバータIV1422の出力端子と第2インバータIV1424の入力端子の接続ノードを第2ノードCB_Nとする。したがって、前記第1ノードCBと第2ノードCB_Nには互いに相反したレベルのデータが格納される。
前記データ設定部1426は、第1データ設定信号CRSTによって前記接地電圧供給部1418で伝達する接地電圧を前記第1ノードCBに印加させるNMOSトランジスタN1426、第2データ設定信号CSETによって前記接地電圧供給部1418で伝達する接地電圧を前記第2ノードCB_Nに印加させるNMOSトランジスタN1428を含む。
前記第2レジスタ1430は、データが格納されるラッチ部1432、データ設定信号MRST、MSETによって前記接地電圧供給部1418から伝達される接地電圧を前記ラッチ部1432に伝達するデータ設定部1436を含む。前記ラッチ部1432は、入力端子と出力端子が互いに接続された第1インバータIV1432、第2インバータIV1434を含む。第1インバータIV1432の入力端子と第2インバータIV1434の出力端子の接続ノードを第1ノードMBとし、第1インバータIV1432の出力端子と第2インバータIV1434の入力端子の接続ノードを第2ノードMB_Nとする。したがって、前記第1ノードMBと第2ノードMB_Nには互いに相反したレベルのデータが格納される。
前記データ設定部1436は、第1データ設定信号MRSTによって前記接地電圧供給部1418から伝達される接地電圧を前記第1ノードMBに印加させるNMOSトランジスタN1436、第2データ設定信号MSETによって前記接地電圧供給部1418から伝達される接地電圧を前記第2ノードMB_Nに印加させるNMOSトランジスタN1438を含む。
前記第3レジスタ1440は、データが格納されるラッチ部1442、データ設定信号TRST、TSETによって前記接地電圧供給部1418から伝達される接地電圧を前記ラッチ部1442に伝達するデータ設定部1446を含む。
前記ラッチ部1442は、入力端子と出力端子が互いに接続された第1インバータIV1442、第2インバータIV1444を含む。第1インバータIV1442の入力端子と第2インバータIV1444の出力端子の接続ノードを第1ノードTBとし、第1インバータIV1442の出力端子と第2インバータIV1444の入力端子の接続ノードを第2ノードTB_Nとする。したがって、前記第1ノードTBと第2ノードTB_Nには互いに相反したレベルのデータが格納される。
前記データ設定部1446は、第1データ設定信号TRSTによって前記接地電圧供給部1418から伝達される接地電圧を前記第1ノードTBに印加させるNMOSトランジスタN1446、第2データ設定信号TSETによって前記接地電圧供給部1418から伝達される接地電圧を前記第2ノードTB_Nに印加させるNMOSトランジスタN1448を含む。
前記第1データ送信部1450は、第1データ送信信号CTRAN_Nによって前記第1レジスタ1420の第1ノードCBに格納されたデータを前記感知ノードに伝達するNMOSトランジスタN1452、第2データ送信信号CTRANによって前記第1レジスタ1420の第2ノードCB_Nに格納されたデータを前記感知ノードに伝達するNMOSトランジスタN1454を含む。したがって、特定データ送信信号の印加によって特定ノードに格納されたデータを巻くのノードに伝送することができる。
前記第2データ送信部1460は、データ送信信号MTRANによって前記第2レジスタ1430の第2ノードMB_Nに格納されたデータを前記感知ノードに伝達するNMOSトランジスタN1460を含む。
前記感知ノードディスチャージ部1470は、第1感知ノードディスチャージ信号TSOSET_Nと第3レジスタ1440の第1ノードTBのレベルによって前記感知ノードを接地でディスチャージさせる第1ディスチャージ部1472、第2感知ノードディスチャージ信号TSOSETと第3レジスタ1440の第2ノードTB_Nのレベルによって前記感知ノードを接地でディスチャージさせる第2ディスチャージ部1476を含む。
前記第1ディスチャージ部1472は、感知ノードと接地の間に直列接続される第1、及び第2NMOSトランジスタN1472、N1474を含む。この時、図示されたように、接地と接続される第1NMOSトランジスタN1472は第1ノードTBのレベルによってターンオンされ、感知ノードと接続される第2NMOSトランジスタN1474は第1感知ノードディスチャージ信号TSOSET_Nのレベルによってターンオンされるように構成する。また、実施例によって接地と接続される第1NMOSトランジスタN1472は、第1感知ノードディスチャージ信号TSOSET_Nのレベルによってターンオンされるように構成し、感知ノードと接続される第2NMOSトランジスタN1474は第1ノードTBのレベルによってターンオンされるように構成することができる。したがって、前記第1感知ノードディスチャージ信号TSOSET_Nが印加され、前記第1ノードTBに格納されたデータがハイレベルデータの場合に限って、前記感知ノードが接地でディスチャージされる。
前記第2ディスチャージ部1476は、感知ノードと接地の間に直列接続される第3及び第4NMOSトランジスタN1476、N1478を含む。この時図示されたように、接地と接続される第3NMOSトランジスタN1476は第2ノードTB_Nのレベルによってターンオンされ、感知ノードと接続される第4NMOSトランジスタN1478は第2感知ノードディスチャージ信号TSOSETのレベルによってターンオンされるように構成する。また、実施例によって接地と接続される第3NMOSトランジスタN1476は第2感知ノードディスチャージ信号TSOSETのレベルによってターンオンされるように構成し、感知ノードと接続される第4NMOSトランジスタN1478は第2ノードTB_Nのレベルによってターンオンされるように構成することができる。したがって、前記第2感知ノードディスチャージ信号TSOSETが印加され、前記第2ノードTB_Nに格納されたデータがハイレベルデータの場合に限って、前記感知ノードが接地でディスチャージされる。
前記パス完了判断部1480は、接地端子と第1検証信号出力端PBVER1の間に直列接続された第1及び第2NMOSトランジスタN1482、N1484を含む。この時、第1NMOSトランジスタN1482は第2レジスタの第1ノードMBによってターンオンされ、第2NMOSトランジスタN1484は前記感知ノードSOによってターンオンされる。したがって、前記感知ノードにハイレベル電圧が印加され、前記第2レジスタの第1ノードMBにハイレベルデータが印加された場合、前記第1検証信号出力端PBVER1に接地電圧が出力される。第1検証信号出力端PBVER1に接地電圧が印加される場合は、検証が完了しなかったことを意味するフェイル信号が出力されることとする。通常的にプログラム対象データの場合、第2ノードMB_Nに‘0’データが格納され、プログラム対象データがプログラムが完了すれば前記‘0’データが‘1’データに変換される。すなわち、すべてのセルのプログラムが完了すれば、第1ノードMBには‘0’データが格納される。したがって、すべてのセルのプログラムが完了すれば各パス完了判断部1480の第1NMOSトランジスタN1482がターンオフされるので、第1検証信号出力端PBVER1がフローティング状態になる。
前記パス完了判断部1480の構成は、本発明の出願人が出願した大韓民国特許出願(2008−0044127)にもパス/フェイルチェック部(280、1290)として開示されている。前記パス完了判断部1480を利用して各検証対象セルが各検証電圧以上にプログラムされたかどうかを確認することができる。ただし、その詳細な構成に対する説明は前記文献に記載している内容をもって代わる。
前記1ビットパス判断部1490は、接地端子と第2検証信号出力端PBVER2の間に直列接続された第1及び第2NMOSトランジスタN1492、N1494を含む。この時、第1NMOSトランジスタN1492は第2レジスタの第2ノードMB_Nによってターンオンされ、第2NMOSトランジスタN1494は前記感知ノードSOによってターンオンされる。
通常的にプログラム対象データの場合、第2ノードMB_Nに‘0’データが格納され、プログラム対象データがプログラムが完了すれば前記‘0’データが‘1’データに変換される。すなわち、通常的な読出し動作または検証動作によれば、いずれか一つのセルが検証電圧以上にプログラムされる場合、感知ノードSOの電圧レベルがハイレベルを維持するようになる。それによって接地電圧供給部1418が駆動されて接地電圧がデータ設定部1436に伝達され、この時第1データ設定信号MRSTが印加されることによって前記第2ノードMB_Nに格納された‘0’データが‘1’データに変換される。したがって、第1検証対象セルが第1検証電圧以上にプログラムされれば、前記感知ノードにハイレベル電圧が印加され、前記第1レジスタの第2ノードMB_Nにハイレベルデータが印加されるので、前記第2検証信号出力端PBVER2に接地電圧が出力される。
一方、消去対象セルらの場合、初期動作時から前記第2ノードMB_Nに‘1’データが格納されているが、消去対象セルらは読出し動作の時感知ノードの電圧レベルがローレベルを維持するはずなので、このセルらによって前記1ビットパス判断部1490が接地電圧を前記第2検証信号出力端PBVER2に出力しない。したがって、第2検証信号出力端PBVER2に接地電圧が印加される場合は、第1検証電圧以上にプログラムされたセルが一つ以上発生した、すなわち、1ビットパスが発生したという意味に解釈される。
図15は、本発明の一実施例による不揮発性メモリ装置で1ビットパス判断部の接続関係を示した図面である。
前記不揮発性メモリ装置1500は、複数のページバッファ(1510、1520、1530)、前記第1検証信号出力端PBVER1の状態によってパス完了の可否を確認する信号を出力する第1論理組合部1540、前記第2検証信号出力端PBVER2の状態によってパス完了の可否を確認する信号を出力する第2論理組合部1550を含む。
通常、一つのページバッファはイーブンビットライン、及びオードビットラインを介して二つの互いに異なるセルと接続されるので、単一ページに含まれたセルの1/2の個数ほどページバッファが含まれる。前に説明したように各ページバッファは、パス完了判断部1532及び1ビットパス判断部1534をそれぞれ含み、各ページバッファのパス完了判断部1532の出力端は、前記第1検証信号出力端PBVER1に並列接続され、各ページバッファの1ビットパス判断部1534の出力端は前記第2検証信号出力端PBVER2に並列接続される。前記パス完了判断部1532、及び1ビットパス判断部1534の構成は図14にて説明したパス完了判断部1480及び1ビットパス判断部1490の構成とそれぞれ同じである。
前記第1論理組合部1540は、前記第1検証信号出力端PBVER1の信号及び第1チェック信号IOCHK1によってパス完了の確認可否を確認する信号を出力する。このために、反転された第1チェック信号IOCHK1_Nによって第1検証信号出力端をハイレベルでフリーチャージさせる第1プールアップ素子P1540を含む。前記第1プールアップ素子P1540では、前記第1検証信号出力端PBVER1と電源電圧端子の間に接続され、反転された第1チェック信号IOCHK1_Nをゲートに入力を受けるPMOSトランジスタP1540が含まれる。また、前記第1検証信号出力端PBVER1の信号、及び第1チェック信号IOCHK1を入力とするNANDゲートNAND1540、前記NANDゲートNAND1540の出力を反転して出力するインバータIV1540を含む。
前記第1論理組合部1540の動作を説明すると、まず、ハイレベルの第1チェック信号IOCHK1の印加により、第1プールアップ素子P1540が前記第1検証信号出力端PBVER1をハイレベルでフリーチャージさせる。また、前記NANDゲートNAND1540にハイレベル信号が入力される。前に説明したようにプログラム対象セルが各検証電圧以上にプログラムが完了すれば、該ページバッファのパス完了判断部1532の出力端は、フローティング状態になる。しかし、検証電圧以上にプログラムされていないセルがある場合、NMOSトランジスタN1532、N1533がターンオンされ、前記第1検証信号出力端PBVER1が接地される。前記第1検証信号出力端PBVER1がフローティング状態にある場合、第1プールアップ素子P1540によるフリーチャージレベルがそのまま維持され、すべてのプログラム対象セルが検証電圧以上にプログラムされたという意味のパス完了信号IOVER1が出力される。すなわち、ハイレベルのパス完了信号IOVER1が出力されれば、すべてのプログラム対象セルが検証電圧以上にプログラムされたという意味で、ローレベルのパス完了信号IOVER1が出力されれば、検証電圧以上にプログラムされていないセルがあるという意味である。このような論理組合部の詳細な構成は実施者の選択によって変更可能である。
前記第2論理組合部1550は、前記第2検証信号出力端PBVER2の信号及び第2チェック信号IOCHK2によって1ビットパスの可否を確認する信号を出力する。このために反転された第2チェック信号IOCHK2_Nによって第2検証信号出力端をハイレベルでフリーチャージさせる第2プールアップ素子P1550を含む。前記第2プールアップ素子P1550では前記第2検証信号出力端PBVER2と電源電圧端子の間に接続され、反転された第2チェック信号IOCHK2_Nをゲートに入力を受けるPMOSトランジスタP1550が含まれる。また、前記第2検証信号出力端PBVER2の信号及び第2チェック信号IOCHK2を入力とするNANDゲートNAND1550、前記NANDゲートNAND1550の出力を反転して出力するインバータIV1550を含む。
前記第2論理組合部1550の動作を説明すると、まず、ハイレベルの第2チェック信号IOCHK2の印加により、第2プールアップ素子P1550が前記第2検証信号出力端PBVER2をハイレベルでフリーチャージさせる。また、前記NANDゲートNAND1550にハイレベル信号が入力される。
プログラム動作のために、第2ノードMB_Nに‘0’または‘1’データが格納される。‘0’データがプログラム対象セルで、‘1’データが消去対象セルである。したがって、プログラム対象セルによって前記NMOSトランジスタN1534はターンオフされ、各1ビットパス判断部1534の出力端はフローティング状態になる。また、消去対象セルの感知ノードはローレベル状態を維持するはずなので、前記NMOSトランジスタN1535等がターンオフされて各1ビットパス判断部1534の出力端はフローティング状態になる。すなわち、プログラム動作によって検証電圧以上にプログラムされたセルが発生する前までは第2検証信号出力端PBVER2はフローティング状態を維持する。
以後、前に説明したように第1検証電圧以上にプログラムされたセルが発生すれば、該ページバッファの1ビットパス判断部1534の出力端は接地状態になる。すなわち、NMOSトランジスタN1534、N1535がターンオンされ、前記第2検証信号出力端PBVER2が接地される。したがって、第2プールアップ素子P1550によるフリーチャージレベルが第2検証信号出力端PBVER2によって接地され、前記NANDゲートNAND1550の一端子にローレベル信号が入力される。これによって検証電圧以上にプログラムされたセルが一つ以上発生したという1ビットパス信号IOVER2が出力される。すなわち、ローレベルの1ビットパス信号IOVER2が出力されれば、検証電圧以上にプログラムされたセルが一つ以上発生したという意味で、ハイレベルの1ビットパス信号IOVER2が出力されれば、検証電圧以上にプログラムされたセルが発生しなかったという意味になる。このような論理組合部の詳細な構成は実施者の選択によって変更可能である。
図16は、本発明の一実施例による不揮発性メモリ装置を示した図面である。前記不揮発性メモリ装置1600は、制御部1610、高電圧発生器1620、メモリセルアレイ1630、ページバッファ部1640を含む。
前記制御部1610は、不揮発性メモリ装置のプログラム動作、読出し動作、消去動作等各種動作を遂行する。外部から入力される命令語、アドレス、データ等の入力を受けて、当該動作を遂行する。また、高電圧発生器1620を制御して各動作にあたる高電圧(プログラム電圧、パス電圧、読出し電圧など)をメモリセルオレイに印加させる。また、プログラム動作の時に遂行される検証動作では各メモリセルが基準電圧以上にプログラムされたかの可否を確認するところ、パス完了信号が入力されればプログラム動作が終了するように制御する。また、本発明では第1ページのプログラム対象セルが基準電圧以上にプログラムの完了したセルが発生した時点、すなわち、1ビットパス時点まで印加されたプログラムパルスの印加回数を測定し、それによって第2ページに対するプログラム開始電圧を設定する。このために、前記制御部1610はプログラム開始電圧設定部1616、プログラムパルスの印加回数格納部1614、カウンタ1612を含む。
前記カウンタ1612は、プログラムパルスが印加されるだびにプログラムパルスの印加回数を1ずつ増加させてその回数をカウンティングする。そして、図15の第2論理組合部1550から出力される1ビットパス信号IOVER2入力の時のプログラムパルスの印加回数を前記プログラムパルスの印加回数格納部1614に格納させる。これは、第1ページに対するプログラムパルスの印加回数になる。一方、第1ページに対するプログラム動作は、第1論理組合部1560から出力されるパス完了信号IOVER1が出力になるまで続く。
前記プログラムパルスの印加回数格納部1614は、第1ページの1ビットパス時点まで印加されたプログラムパルスの印加回数を格納する。
前記プログラム開始電圧設定部1616は、第1ページに対するプログラム動作の時1ビットパス時点まで印加されたプログラムパルスの印加回数を基礎として第2ページに対するプログラム開始電圧を設定する。詳細なプログラム開始電圧設定方法は図12の説明と同様である。
前記高電圧発生器1620は、制御部1610によって不揮発性メモリ装置の各種動作に必要な高電圧を生成してメモリセルアレイ1630、ページバッファ部1640などに伝達する。特に、前記プログラム開始電圧設定部1616で設定したプログラム開始電圧によってプログラム電圧を生成して前記メモリセルアレイ1630に伝達する。
前記ページバッファ部1640は、図15で説明したように、単一ページに含まれたプログラム対象セルのうち、基準電圧以上にプログラムされたセルが発生する場合、1ビットパス信号を出力する。また、単一ページに含まれたプログラム対象セル全体が基準電圧以上にプログラムされた場合1ビット完了信号を出力する。このような構成によって第1ページに対するプログラム結果を基礎として第2ページに対するプログラム動作の時最適のプログラム開始電圧を設定することができる。
以上説明したように、本発明の最も好ましい実施形態について説明したが、本発明は、上記記載に限定されるものではなく、特許請求の範囲に記載され、又は明細書に開示された発明の要旨に基づき、当業者において様々な変形や変更が可能なのはもちろんであり、斯かる変形や変更が、本発明の範囲に含まれることは言うまでもない。
1400、1510、1520、1530:ページバッファ
1480、1532:パス確認判断部
1490、1534:1ビットパス判断部
1500:不揮発性メモリ装置
1540:第1論理組合部
1550:第2論理組合部
1480、1532:パス確認判断部
1490、1534:1ビットパス判断部
1500:不揮発性メモリ装置
1540:第1論理組合部
1550:第2論理組合部
Claims (10)
- 単一ページに含まれたプログラム対象セルのうち、基準電圧以上にプログラムされたセルが発生する場合1ビットパス信号を出力するページバッファ部と、
プログラムパルスの印加回数をカウンティングするカウンタと、
第1ページに対するプログラム動作のうち、前記1ビットパス信号の伝達の時まで印加されたプログラムパルスの個数を格納するプログラムパルスの印加回数格納部と、
前記プログラムパルスの印加回数を基礎にして第2ページに対するプログラム開始電圧を設定するプログラム開始電圧設定部と、を含むことを特徴とする不揮発性メモリ装置。 - 前記カウンタは、前記1ビットパス信号の出力時点までカウンティングしたプログラムパルスの印加回数を前記プログラムパルスの印加回数格納部に伝達することを特徴とする請求項1に記載の不揮発性メモリ装置。
- 前記プログラム開始電圧設定部は、前記プログラムパルスの印加回数が臨界値より大きい場合、前記プログラムパルスの印加回数と臨界値の差ほどステップ電圧を掛けた値を前記第1ページに対するプログラム開始電圧値に加えて前記第2ページに対するプログラム開始電圧に設定し、
前記プログラムパルスの印加回数が臨界値より少ないか同じである場合、前記第1ページに対するプログラム開始電圧値を前記第2ページに対するプログラム開始電圧に設定することを特徴とする請求項1に記載の不揮発性メモリ装置。 - プログラム/消去動作回数の増加によるプログラム速度増加の特性を補償するダミープログラムパルス印加方式の不揮発性メモリ装置の動作方法において、
第1ページに対してプログラム動作を遂行する段階と、
検証電圧以上にプログラムされたセルが発生する前までプログラムパルスの印加回数をカウンティングして前記プログラム動作及び検証動作を繰り返し遂行する段階と、
前記検証電圧以上にプログラムされたセルが発生すれば、ブラインド検証方法によってプログラム及び検証動作を遂行して前記第1ページに対するプログラム動作を完了する段階と、
前記検証電圧以上にプログラムされたセルが発生された時点までのプログラムパルスの印加回数に応じて第2ページに対するプログラム開始電圧を設定する段階と、
前記設定されたプログラム開始電圧によって第2ページに対してプログラム動作を遂行する段階と、を含むことを特徴とする不揮発性メモリ装置の動作方法。 - 前記検証電圧以上にプログラムされたセルが発生すれば、ブラインド検証方法によってプログラム及び検証動作を遂行して前記第1ページに対するプログラム動作を完了する段階は、
プログラム動作及び第1検証動作を第1臨界値回数ほど繰り返し遂行する段階と、
前記プログラム動作及び第1検証動作の実行回数が前記第1臨界値を超過した場合、前記プログラム動作、第1検証動作及び第2検証動作を第2臨界値回数ほど繰り返し遂行する段階と、
前記プログラム動作、第1検証動作及び第2検証動作の実行回数が前記第2臨界値を超過した場合、前記プログラム動作、第1検証動作、第2検証動作及び第3検証動作を繰り返し遂行する段階と、を含むことを特徴とする請求項4に記載の不揮発性メモリ装置の動作方法。 - 前記検証電圧以上にプログラムされたセルが発生すれば、ブラインド検証方法によってプログラム及び検証動作を遂行して前記第1ページに対するプログラム動作を完了する段階は、
プログラム動作及び第1検証動作を第1臨界値回数ほど繰り返し遂行する段階と、
前記プログラム動作及び第1検証動作の実行回数が前記第1臨界値を超過した場合、前記プログラム動作、第1検証動作及び第2検証動作を第2臨界値回数ほど繰り返し遂行する段階と、
前記プログラム動作、第1検証動作及び第2検証動作の実行回数が前記第2臨界値を超過した場合、前記プログラム動作、第1検証動作、第2検証動作及び第3検証動作を繰り返し遂行する段階とを含むが、
前記第1検証動作は、第1検証対象セルがすべて第1検証電圧以上にプログラムされるまでに遂行し、前記第2検証動作は第2検証対象セルがすべて第2検証電圧以上にプログラムされるまでに遂行し、前記第3検証動作は第3検証対象セルがすべて第3検証電圧以上にプログラムされるまでに遂行することを特徴とする請求項4に記載の不揮発性メモリ装置の動作方法。 - 前記検証電圧以上にプログラムされたセルが発生された時点までのプログラムパルスの印加回数に応じて第2ページに対するプログラム開始電圧を設定する段階は、
前記プログラムパルスの印加回数が臨界値より大きい場合、前記プログラムパルスの印加回数と臨界値の差ほどステップ電圧を掛けた値を前記第1ページに対するプログラム開始電圧値に加えて前記第2ページに対するプログラム開始電圧で設定する段階を含むことを特徴とする請求項4に記載の不揮発性メモリ装置の動作方法。 - 前記検証電圧以上にプログラムされたセルが発生された時点までのプログラムパルスの印加回数に応じて第2ページに対するプログラム開始電圧を設定する段階は、
前記プログラムパルスの印加回数が臨界値より少ないか同じである場合、前記第1ページに対するプログラム開始電圧値を前記第2ページに対するプログラム開始電圧に設定する段階を含むことを特徴とする請求項4に記載の不揮発性メモリ装置の動作方法。 - プログラム/消去動作回数の増加によるプログラム速度増加の特性を補償するダミープログラムパルス印加方式の不揮発性メモリ装置の動作方法において、
第1ページに対してプログラム及び検証動作をしながら、検証電圧以上にプログラムされたセルが1ビット以上発生する前までプログラムパルスの印加回数をカウンティングする段階と、
第1ページ以後のプログラムする第2ページに対し、先行された前記第1ページのプログラム及び検証動作でカウンティングし、前記検証電圧以上にプログラムされたセルが発生された時点までのプログラムパルスの印加回数に応じてプログラム開始電圧を設定する段階と、
前記設定されたプログラム開始電圧によって前記第2ページに対してプログラム及び検証動作をしながら、検証電圧以上にプログラムされたセルが1ビット以上発生する前までプログラムパルスの印加回数をカウンティングする段階と、を含むことを特徴とする不揮発性メモリ装置の動作方法。 - 前記検証電圧以上にプログラムされたセルが発生された時点までのプログラムパルスの印加回数に応じて次にプログラムする前記第2ページに対するプログラム開始電圧を設定する段階は、
前記プログラムパルスの印加回数が臨界値より大きい場合、前記プログラムパルスの印加回数と臨界値の差ほどステップ電圧を掛けた値を前記第1ページに対するプログラム開始電圧値に加えて前記第2ページに対するプログラム開始電圧で設定する段階を含むことを特徴とする請求項9に記載の不揮発性メモリ装置の動作方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090008792A KR101074539B1 (ko) | 2009-02-04 | 2009-02-04 | 불휘발성 메모리 장치 및 그 동작 방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010182402A true JP2010182402A (ja) | 2010-08-19 |
Family
ID=42397602
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010018053A Pending JP2010182402A (ja) | 2009-02-04 | 2010-01-29 | 不揮発性メモリ装置及びその動作方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8174896B2 (ja) |
JP (1) | JP2010182402A (ja) |
KR (1) | KR101074539B1 (ja) |
CN (1) | CN101794618B (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010102751A (ja) * | 2008-10-21 | 2010-05-06 | Powerchip Semiconductor Corp | 不揮発性半導体記憶装置とその書き込み方法 |
JP2010170644A (ja) * | 2009-01-23 | 2010-08-05 | Hynix Semiconductor Inc | 不揮発性メモリ装置の動作方法 |
JP2011119016A (ja) * | 2009-12-03 | 2011-06-16 | Samsung Electronics Co Ltd | フラッシュメモリ装置及びそのプログラム方法 |
JP2012181907A (ja) * | 2011-02-28 | 2012-09-20 | Sk Hynix Inc | 不揮発性メモリ装置およびその動作方法 |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101005145B1 (ko) * | 2009-03-06 | 2011-01-04 | 주식회사 하이닉스반도체 | 불휘발성 메모리 소자의 프로그램 방법 |
KR20120004742A (ko) * | 2010-07-07 | 2012-01-13 | 주식회사 하이닉스반도체 | 비휘발성 메모리 및 이의 프로그램 방법 |
KR101211840B1 (ko) * | 2010-12-30 | 2012-12-12 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치의 프로그램 방법 |
JP2013143155A (ja) * | 2012-01-06 | 2013-07-22 | Powerchip Technology Corp | 不揮発性半導体記憶装置とその書き込み方法 |
KR101496865B1 (ko) * | 2013-05-28 | 2015-03-23 | 중소기업은행 | 프로그램 로드 시 전력소모를 줄이기 위한 칼럼 디코더를 포함하는 메모리 |
US9646705B2 (en) * | 2013-06-12 | 2017-05-09 | Samsung Electronics Co., Ltd. | Memory systems including nonvolatile memory devices and dynamic access methods thereof |
US9543001B1 (en) * | 2015-12-31 | 2017-01-10 | Macronix International Co., Ltd. | Programming memory cells |
KR102626054B1 (ko) * | 2018-11-05 | 2024-01-18 | 에스케이하이닉스 주식회사 | 메모리 컨트롤러 및 이를 포함하는 메모리 시스템 |
CN111863101B (zh) * | 2019-04-29 | 2022-08-30 | 北京兆易创新科技股份有限公司 | 一种非易失性存储器的编程方法和装置 |
CN111951856B (zh) * | 2019-05-14 | 2023-06-02 | 兆易创新科技集团股份有限公司 | 一种部分编程的方法和装置 |
KR20210118462A (ko) * | 2019-05-22 | 2021-09-30 | 양쯔 메모리 테크놀로지스 씨오., 엘티디. | 다중 레벨 셀 nand 플래시 메모리 장치를 프로그램하는 방법 및 mlc nand 플래시 메모리 장치 |
KR20210027783A (ko) * | 2019-09-03 | 2021-03-11 | 에스케이하이닉스 주식회사 | 저장 장치 및 그 동작 방법 |
CN113409864B (zh) * | 2021-06-29 | 2024-02-06 | 芯天下技术股份有限公司 | 加快nor flash编程速度的方法、装置、电子设备 |
CN113707204B (zh) * | 2021-08-31 | 2023-08-08 | 长江存储科技有限责任公司 | 存储器编程方法及系统 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4424952B2 (ja) * | 2003-09-16 | 2010-03-03 | 株式会社ルネサステクノロジ | 不揮発性半導体記憶装置 |
US7120051B2 (en) * | 2004-12-14 | 2006-10-10 | Sandisk Corporation | Pipelined programming of non-volatile memories using early data |
US7187585B2 (en) * | 2005-04-05 | 2007-03-06 | Sandisk Corporation | Read operation for non-volatile storage that includes compensation for coupling |
KR100908518B1 (ko) | 2006-09-29 | 2009-07-20 | 주식회사 하이닉스반도체 | 멀티 레벨 셀의 프로그램 방법 |
KR100965029B1 (ko) | 2008-05-13 | 2010-06-21 | 주식회사 하이닉스반도체 | 불휘발성 메모리 장치 및 그 프로그램 검증 방법 |
KR100954949B1 (ko) | 2008-05-14 | 2010-04-27 | 주식회사 하이닉스반도체 | 불휘발성 메모리 장치의 멀티 레벨 셀 프로그램 방법 |
KR101014926B1 (ko) * | 2008-05-20 | 2011-02-15 | 주식회사 하이닉스반도체 | 불휘발성 메모리 장치의 프로그램 검증 방법 |
KR101074564B1 (ko) * | 2009-02-04 | 2011-10-17 | 주식회사 하이닉스반도체 | 불휘발성 메모리 장치 |
US8422305B2 (en) * | 2009-06-29 | 2013-04-16 | Hynix Semiconductor Inc. | Method of programming nonvolatile memory device |
-
2009
- 2009-02-04 KR KR1020090008792A patent/KR101074539B1/ko active IP Right Grant
- 2009-12-28 US US12/647,593 patent/US8174896B2/en active Active
-
2010
- 2010-01-29 JP JP2010018053A patent/JP2010182402A/ja active Pending
- 2010-01-29 CN CN201010108251.3A patent/CN101794618B/zh active Active
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010102751A (ja) * | 2008-10-21 | 2010-05-06 | Powerchip Semiconductor Corp | 不揮発性半導体記憶装置とその書き込み方法 |
JP2010170644A (ja) * | 2009-01-23 | 2010-08-05 | Hynix Semiconductor Inc | 不揮発性メモリ装置の動作方法 |
JP2011119016A (ja) * | 2009-12-03 | 2011-06-16 | Samsung Electronics Co Ltd | フラッシュメモリ装置及びそのプログラム方法 |
JP2012181907A (ja) * | 2011-02-28 | 2012-09-20 | Sk Hynix Inc | 不揮発性メモリ装置およびその動作方法 |
Also Published As
Publication number | Publication date |
---|---|
CN101794618B (zh) | 2014-09-10 |
US20100195400A1 (en) | 2010-08-05 |
KR101074539B1 (ko) | 2011-10-17 |
US8174896B2 (en) | 2012-05-08 |
KR20100089504A (ko) | 2010-08-12 |
CN101794618A (zh) | 2010-08-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101074539B1 (ko) | 불휘발성 메모리 장치 및 그 동작 방법 | |
US8305813B2 (en) | Nonvolatile memory device and method of operating the same | |
US7978532B2 (en) | Erase method of flash memory device | |
US8085602B2 (en) | Page buffer circuit, nonvolatile memory device including the page buffer circuit, and method of operating the nonvolatile memory device | |
US8456912B2 (en) | Nonvolatile memory device and method for operating the same | |
US7782681B2 (en) | Operation method of flash memory device capable of down-shifting a threshold voltage distribution of memory cells in a post-program verify operation | |
KR101005117B1 (ko) | 불휘발성 메모리 장치의 동작 방법 | |
US7561474B2 (en) | Program verifying method and programming method of flash memory device | |
US8023330B2 (en) | Method of erasing a nonvolatile memory device | |
US8085587B2 (en) | Non-volatile memory device and method of verifying a program operation in the same | |
US8018775B2 (en) | Nonvolatile memory device and method of verifying the same | |
US8279675B2 (en) | Nonvolatile memory device and method of programming the same | |
US8238163B2 (en) | Nonvolatile memory device | |
JP2009070539A (ja) | 不揮発性メモリ装置及びそのマルチレベルセルプログラム方法 | |
US7403431B2 (en) | Method of reading a flash memory device | |
US8351270B2 (en) | Nonvolatile memory device and method of programming the device | |
KR100938044B1 (ko) | 불휘발성 메모리 장치 및 그 멀티 레벨 셀 프로그램 방법 |