CN110491434B - 一种闪存存储器装置及其编程方法 - Google Patents

一种闪存存储器装置及其编程方法 Download PDF

Info

Publication number
CN110491434B
CN110491434B CN201910781710.5A CN201910781710A CN110491434B CN 110491434 B CN110491434 B CN 110491434B CN 201910781710 A CN201910781710 A CN 201910781710A CN 110491434 B CN110491434 B CN 110491434B
Authority
CN
China
Prior art keywords
read
memory cell
flash memory
current
reading
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910781710.5A
Other languages
English (en)
Other versions
CN110491434A (zh
Inventor
于涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201910781710.5A priority Critical patent/CN110491434B/zh
Publication of CN110491434A publication Critical patent/CN110491434A/zh
Application granted granted Critical
Publication of CN110491434B publication Critical patent/CN110491434B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60—Protecting data
    • G06F21/602—Providing cryptographic facilities or services
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
    • G06F21/79—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data in semiconductor storage media, e.g. directly-addressable memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Bioethics (AREA)
  • General Health & Medical Sciences (AREA)
  • Read Only Memory (AREA)

Abstract

本发明公开了一种闪存存储器装置及其编程方法，所述编程方法包括提供闪存存储单元阵列；预先设定读取条件；根据读取条件，将所要存储的加密信息写入至闪存存储单元阵列中；对写入至闪存存储单元阵列中的加密信息进行校验；以及保存加密信息和读取条件。本发明具有提高信息存储安全性的优点。

Description

一种闪存存储器装置及其编程方法
技术领域
本发明涉及半导体制备技术领域，尤其是涉及一种闪存存储器装置及其编程方法。
背景技术
随着半导体技术的不断发展，越来越多的信息被存储于芯片之中，而对敏感或关键信息存储的安全性的需求也越来越大，也由此产生了一系列的密码技术和加密算法，而现代密码系统的安全性并不依赖密码算法的保密性，只依赖系统密钥的安全性，密钥的泄露会导致整个保密系统的失效。目前，芯片的密钥大多以明文或者密文形式保存于非易失性存储器之中，但这种方式往往容易遭受系统攻击或物理攻击而获得密钥信息。
现有技术对于保存在非易失性存储器中的密钥安全性较差。
发明内容
本发明的目的在于提供一种闪存存储器装置及其编程方法，以解决现有技术中的密钥等加密信息在闪存存储器阵列中存储为固定的“0”和/或“1”代码，所述加密信息容易被微探针和/或电子反射衬度等技术手段进行物理破解，导致降低信息存储安全性的问题。
为了解决上述问题，本发明通过以下技术方案实现：
一种闪存存储器装置的编程方法，包括：提供闪存存储单元阵列；预先设定读取条件；根据所述读取条件，将所要存储的加密信息写入至所述闪存存储单元阵列中；对写入至所述闪存存储单元阵列中的所述加密信息进行校验；以及保存所述加密信息和所述读取条件。
进一步的，所述闪存存储单元阵列包括多个沿第一方向排列的第一闪存存储单元子阵列和/或多个沿第二方向排列的第二闪存存储单元子阵列；每一所述第一闪存存储单元子阵列包括多个存储单元；每一所述第二闪存存储单元子阵列包括多个存储单元。
进一步的，所述将所要存储的加密信息写入至所述闪存存储单元阵列中的步骤包括：通过调整每一所述存储单元的编程电压和/或编程时间将所述加密信息对应存储至每一所述第一闪存存储单元子阵列和/或每一所述第二闪存存储单元子阵列中的所述存储单元中，使得每一所述第一闪存存储单元子阵列和/或每一所述第二闪存存储单元子阵列中的各个所述存储单元具有相同或不同的读取电流。
进一步的，所述保存所述加密信息和所述读取条件的步骤包括：将所述加密信息和所述读取条件分别保存至服务器和/或网络数据库中。
进一步的，所述读取条件包括：读取电压、读取速度和预先设定的参考电流中的一种或其任意一组合。
进一步的，还包括：根据所述读取条件对所述闪存存储单元阵列中的加密信息进行解密，得到解密信息。
进一步的，所述根据所述读取条件对所述闪存存储单元阵列中加密信息进行解密的步骤包括：当所述读取条件为预先设定的参考电流时，将每一所述存储单元的读取电流与所述预先设定的参考电流进行比较，当所述读取电流小于所述预先设定的参考电流时，输出信息“0”，则对应于当前经比较的所述读取电流的所述存储单元所存储的信息为“0”；
当所述读取电流大于或等于所述预先设定的参考电流时，输出信息“1”，则对应于当前经比较的所述读取电流的所述存储单元所存储的信息为“1”。
进一步的，所述根据所述读取条件对所述闪存存储单元阵列中加密信息进行解密的步骤包括：当所述读取条件为读取电压时，则调节每一所述存储单元的所述读取电压，以对应改变每一所述存储单元的读取电流，将所述读取电流与预先设定的参考电流进行比较，当所述读取电流小于所述预先设定的参考电流时，输出信息“0”，则对应于当前经比较的所述读取电流的所述存储单元所存储的信息为“0”；
当所述读取电流大于或等于所述预先设定的参考电流时，输出信息“1”，则对应于当前经比较的所述读取电流的所述存储单元所存储的信息为“1”。
进一步的，所述读取电压和读取电流的关系如下：
Iread＝A×(VCG×a-VFG0)2
其中，Iread表示一个存储单元的读取电流，A表示常数，VCG表示该存储单元的读取电压，VFG0表示该存储单元的初始浮置栅极电压，a表示该存储单元的控制栅极与浮置栅极之间的电压耦合系数。
进一步的，所述根据所述读取条件对所述闪存存储单元阵列中加密信息进行解密的步骤包括：当所述读取条件为读取速度时，则调节每一所述存储单元的所述读取时间，以对应改变每一所述存储单元的读取电流在比较器中电容的充电时间，将在指定读取时间内，所述读取电流在比较器中电容上的充电电压与参考电流的预充充电电压进行比较，当所述读取电流在较短读取时间内，其在所述比较器中电容上的充电电压小于所述参考电流预充充电电压时，输出信息“0”，则对应于当前经比较的所述读取电流的所述存储单元所存储的信息为“0”；
当所述读取电流在较长读取时间内，其在所述比较器中电容上的充电电压大于或等于所述参考电流的预充充电电压时，输出信息“1”，则对应于当前经比较的所述读取电流的所述存储单元所存储的信息为“1”。
另一方面，本发明还提供一种闪存存储器装置，包括：闪存存储单元阵列，分别与所述存储单元中阵列连接的控制器、比较器和寄存器件；
在对所述闪存存储单元阵列进行编程时，所述控制器用于根据预先设定的读取条件，将所要存储的加密信息写入至所述闪存存储单元阵列中；
所述寄存器件用于保存所述加密信息和所述读取条件；
在对所述闪存存储单元阵列进行读取时，所述寄存器件用于将其保存所述加密信息和所述读取条件输出；
所述控制器用于根据其接收到的所述加密信息和读取条件，控制所述闪存存储单元阵列输出读取电流，并且，所述控制器还用于将其接收到的所述读取条件向所述比较器输出；
所述比较器用于根据其接收到的所述读取条件以及所述读取电流对写入至所述闪存存储单元阵列中的所述加密信息进行解密，并输出解密信息。
进一步的，所述闪存存储单元阵列包括多个沿第一方向排列的第一闪存存储单元子阵列和/或多个沿第二方向排列的第二闪存存储单元子阵列；每一所述第一闪存存储单元子阵列包括多个存储单元；每一所述第二闪存存储单元子阵列包括多个存储单元。
进一步的，在对所述闪存存储单元阵列进行编程时，所述控制器通过调整每一所述存储单元的编程电压和/或编程时间将所述加密信息对应存储至每一所述第一闪存存储单元子阵列和/或每一所述第二闪存存储单元子阵列中的所述存储单元中，使得每一所述第一闪存存储单元子阵列和/或每一所述第二闪存存储单元子阵列中的各个所述存储单元具有相同或不同的读取电流。
进一步的，所述寄存器件为服务器和/或网络数据库。
进一步的，所述读取条件包括：读取电压、读取速度和预先设定的参考电流中的一种或其任意一组合。
进一步的，在对所述闪存存储单元阵列进行读取，且当所述读取条件为预先设定的参考电流时，
所述寄存器件具体用于将其保存所述加密信息和所述预先设定的参考电流输出；
所述控制器具体用于将其接收到的所述预先设定的参考电流向所述比较器输出，以及控制所述存储单元阵列将各个所述存储单元的读取电流向所述比较器输出；
所述比较器具体用于将接收到的所述读取电流分别与所述预先设定的参考电流进行比较，当所述读取电流小于所述预先设定的参考电流时，输出信息“0”，则对应于当前经比较的所述读取电流的所述存储单元所存储的信息为“0”；
当所述读取电流大于或等于所述预先设定的参考电流时，输出信息“1”，则对应于当前经比较的所述读取电流的所述存储单元所存储的信息为“1”。
进一步的，在对所述闪存存储单元阵列进行读取，且当所述读取条件为读取电压时，所述寄存器件具体用于将其保存的所述加密信息和所述读取电压和预先设定的参考电流输出；
所述控制器具体用于根据其接收到的读取电压和所述加密信息，对应调节所述存储单元的读取电压，以改变所述存储单元所输出的读取电流，并将经调节的所述存储单元的所述读取电流以及其接收到的所述预先设定的参考电流向所述比较器输出；
所述比较器具体用于将接收到的所述经调节的所述读取电流分别与所述预先设定的参考电流进行比较，当所述读取电流小于所述预先设定的参考电流时，输出信息“0”，则对应于当前经比较的所述读取电流的所述存储单元所存储的信息为“0”；
当所述读取电流大于或等于所述预先设定的参考电流时，输出信息“1”，则对应于当前经比较的所述读取电流的所述存储单元所存储的信息为“1”。
进一步的，所述读取电压和读取电流的关系如下：
Iread＝A×(VCG×a-VFG0)2
其中，Iread表示一个存储单元的读取电流，A表示常数，VCG表示该存储单元的读取电压，VFG0表示该存储单元的初始浮置栅极电压，a表示该存储单元的控制栅极与浮置栅极之间的电压耦合系数。
进一步的，在对所述闪存存储单元阵列进行读取，且当所述读取条件为读取速度时，则调节每一所述存储单元的所述读取时间，以对应改变每一所述存储单元的读取电流在比较器中电容的充电时间，将在指定读取时间内，所述读取电流在比较器中电容上的充电电压与参考电流的预充充电电压进行比较，当所述读取电流在较短读取时间内，其在所述比较器中电容上的充电电压小于所述参考电流预充充电电压时，输出信息“0”，则对应于当前经比较的所述读取电流的所述存储单元所存储的信息为“0”；
当所述读取电流在较长读取时间内，其在所述比较器中电容上的充电电压大于或等于所述参考电流的预充充电电压时，输出信息“1”，则对应于当前经比较的所述读取电流的所述存储单元所存储的信息为“1”。
本发明与现有技术相比，具有以下优点：
本发明通过提供闪存存储单元阵列；预先设定读取条件；根据所述读取条件，将所要存储的加密信息写入至所述闪存存储单元阵列中；对写入至所述闪存存储单元阵列中的所述加密信息进行校验；以及保存所述加密信息和所述读取条件。其中，将所述加密信息和所述读取条件保存至外部服务器或网络数据库中，并且利用耦合系数的随机性，不同存储单元的读取电流在不同读取电压下的相对关系是变化的。因此即使采用微探针和/或电子反射衬度等技术手段对本实施例所述的闪存存储单元阵列进行物理破解时，其仅能破解得到所述闪存存储单元阵列中各个存储单元在某些条件下的读取电流，并不能得到加密时的读取条件，因此在得不到正确所述加密时的读取条件的时候，很难得到不同存储单元之间正确的相对读取电流大小，也就很难得到正确的“0/1”信息。即难以破解本实施例所要存储的加密信息，由此可知，其进一步提高了信息存储安全性。即本发明通过改变编程电压和/或编程时间在闪存存储单元阵列中产生一个较宽的读取电流分布范围，用于存储由“0”和/或“1”信息组成的加密信息。其中加密信息中的“0”和/或“1”信息是由存储单元的读取电流、预先设定的参考电流或读取速度决定的，而读取电流可以通过改变读取电压来改变。因此对加密信息，不仅保存其加密内容，而且保存其读取条件。因为读取电压，读取速度及参考电流可以动态的改变读取加密信息中的“0”和/或“1”信息的结果，加上工艺的随机性，使得存储在闪存存储单元阵列中的加密信息或数据难以被物理复制，使得信息存储更加安全。另外，本发明还对写入至所述闪存存储单元阵列中的所述加密信息进行校验，其提高了所述闪存存储器装置的编程方法的信息存储的准确性。
附图说明
图1为本发明一实施例提供的一种闪存存储器装置的编程方法的流程示意图；
图2为本发明一实施例提供的一种闪存存储器装置中的一个闪存存储单元子阵列的编程方法示意图；
图3为本发明一实施例提供的一种闪存存储器装置中的一个存储单元的主要结构示意图；
图4为本发明一实施例提供的一种闪存存储器装置中的两个存储单元具有不同的耦合系数时的读取电流随读取电压变化而变化的示意图；
图5为本发明一实施例提供的一种闪存存储器装置在执行加密信息写入过程时的主要结构示意图；
图6为本发明一实施例提供的一种闪存存储器装置在执行加密信息读取过程时的主要结构示意图。
具体实施方式
承如背景技术所述，现有的密钥等加密信息在闪存存储器阵列中存储为固定的“0”和/或“1”代码，所述加密信息容易被微探针和/或电子反射衬度等技术手段进行物理破解，存在信息存储安全性低的问题。
为了解决上述问题，本发明的核心思想在于提供了一种闪存存储器装置及其编程方法，所述编程方法包括提供闪存存储单元阵列；预先设定读取条件；根据所述读取条件，将所要存储的加密信息写入至所述闪存存储单元阵列中；对写入至所述闪存存储单元阵列中的所述加密信息进行校验；以及保存所述加密信息和所述读取条件。其中，将所述加密信息和所述读取条件保存至外部服务器或网络数据库中，并且利用耦合系数的随机性，不同存储单元的读取电流在不同读取电压下的相对关系是变化的。因此即使采用微探针和/或电子反射衬度等技术手段对本实施例所述的闪存存储单元阵列进行物理破解时，其仅能破解得到所述闪存存储单元阵列中各个存储单元在某些条件下的读取电流，并不能得到加密时的读取条件，因此在得不到正确所述加密时的读取条件时候，难得到不同存储单元之间正确的相对读取电流大小，也就很难得到正确的“0/1”信息。即难以破解本实施例所要存储的加密信息，由此可知，其进一步提高了信息存储安全性。即本发明通过改变编程电压和/或编程时间在闪存存储单元阵列中产生一个较宽的读取电流分布范围，用于存储由“0”和/或“1”信息组成的加密信息。其中加密信息中的“0”和/或“1”信息是由存储单元的读取电流、预先设定的参考电流或读取速度决定的，而读取电流可以通过改变读取电压来改变。因此对加密信息，不仅保存其加密内容，而且保存其读取条件。因为读取电压，读取速度及参考电流可以动态的改变读取加密信息中的“0”和/或“1”信息的结果，加上工艺的随机性，使得存储在闪存存储单元阵列中的加密信息或数据难以被物理复制，使得信息存储更加安全。另外，本发明还对写入至所述闪存存储单元阵列中的所述加密信息进行校验，其提高了所述闪存存储器装置的编程方法的信息存储的准确性。
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
为了清楚，不描述实际一实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际一实施例的开发中，必须作出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个一实施例改变为另一个一实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。
需说明的是，附图均采用非常简化的形式且均使用非精准的比率，仅用以方便、明晰地辅助说明本发明一实施例的目的。
如图1所示，本实施例提供的一种闪存存储器装置的编程方法，包括：
步骤S100、提供闪存存储单元阵列；其中所述闪存存储单元阵列包括多个沿第一方向排列的第一闪存存储单元子阵列和/或多个沿第二方向排列的第二闪存存储单元子阵列；每一所述第一闪存存储单元子阵列包括多个存储单元；每一所述第二闪存存储单元子阵列包括多个存储单元。在本实施例中，所述第一方向和所述第二方向相互垂直。
步骤S101、预先设定读取条件，在本实施例中，所述读取条件包括读取电压、读取速度和预先设定的参考电流中的一种或其任意一组合。
步骤S102、根据所述读取条件，将所要存储的加密信息写入至所述闪存存储单元阵列中；具体的，包括：通过调整每一所述存储单元的编程电压和/或编程时间将所述加密信息对应存储至每一所述第一闪存存储单元子阵列和/或每一所述第二闪存存储单元子阵列中的所述存储单元中，使得每一所述第一闪存存储单元子阵列和/或每一所述第二闪存存储单元子阵列中的各个所述存储单元具有相同或不同的读取电流。例如，图2示出了一个闪存存储单元子阵列的编程方法示意图，如图2所示，其中该所述闪存存储单元子阵列101可以为所述第一闪存存储单元子阵列或第二闪存存储单元子阵列。继续参考图2，该所述闪存存储单元子阵列101包含多个所述存储单元，通过调整每一加载在所述存储单元的控制栅极上的编程电压，来对应改变每一所述存储单元的读取电流的大小；即可实现使得该所述闪存存储单元子阵列101从左到右依次排列的存储单元的读取电流分别为1uA、5uA、23uA、10uA……15uA、5uA、20uA、30uA和6uA；由此可知，可以实现该闪存存储单元子阵列101中的各个所述存储单元之间具有相同或不同的读取电流的目的，闪存存储单元子阵列101的读取电流分布范围为1uA～30uA，即可以通过调整编程电压实现使得所述闪存存储单元子阵列具有较宽的读取电流分布范围，相邻的两个存储单元的读取电流可以相差较大值，例如，相邻两个存储单元的读取电流分别为1uA与5uA，两者之间的读取电流则相差4uA；相邻两个存储单元的读取电流分别为5uA与23uA，则两者之间的读取电流则相差18uA，这样的加密设计，当在对其所存储的加密信息进行读取时，其较容易更改或重新设定读取条件，使得破解所述加密信息的过程变得更加复杂，实现使得该闪存存储器装置所存储的信息更加安全的目的。例如，以预先设定的参考电流为读取条件对所述加密信息进行读取时，可以以预先设定的参考电流为8uA时对所述加密信息进行读取，则所述存储单元的读取电流大于或等于8uA的则输出信息为“1”，所述存储单元的读取电流小于8uA的则输出信息为“0”，例如，对上述闪存存储单元子阵列101所读取的加密信息为：0、0、1、1……1、0、1、1和0；若预先设定的参考电流为20uA时，对上述闪存存储单元子阵列101所读取的加密信息为：0、0、1、0……0、0、1、1和0；由此可知，当获取不到本实施例所述的预先设定的读取条件时，即使使用现有技术的微探针和/或电子反射衬度等技术手段得到了本闪存存储器装置中的闪存存储单元阵列所存储的信息(此处的信息不完全代表加密信息，其表示闪存存储单元阵列各个存储单元的读取电流值)，但由于不知道读取条件(密钥)，因此其破解不到正确的加密信息，由此可知，本实施例解决了现有技术中的密钥等加密信息在闪存存储器阵列中存储为固定的“0”和/或“1”代码，所述加密信息容易被微探针和/或电子反射衬度等技术手段进行物理破解的问题，提高了信息存储安全性。
步骤S103、对写入至所述闪存存储单元阵列中的所述加密信息进行校验；在本实施例中，可以通过采用预先设定的读取条件对经写入完成的所述闪存存储单元阵列进行读取操作，读出加密信息与想要存储的加密信息进行对比，若一致，则校验完成，若不一致，则根据校验得到的不一致的结果对应更改所述闪存存储单元阵列中的存储单元的编程电压，之后完成更改操作后，重复进行所述步骤S103，直到读出加密信息与想要存储的加密信息相一致。步骤S103提高了所述闪存存储器装置的编程方法的信息存储的准确性。
步骤S104、保存所述加密信息和所述读取条件，在本实施例中，可以将所述加密信息和所述读取条件存储至除了外部的寄存器件中，所述寄存器件包含但不限于为服务器和/或网络数据库。这样的存储读取条件的方式，可以当采用微探针和/或电子反射衬度等技术手段对本实施例所述的闪存存储单元阵列进行物理破解时，其仅能破解得到所述闪存存储单元阵列中各个存储单元的读取电流，并不能得到所述加密信息和所述读取条件，因此在得不到正确所述加密信息和所述读取条件时候，难以破解本实施例所要存储的加密信息，由此可知，其进一步提高了信息存储安全性。
进一步的，本实施例提供的所述闪存存储器装置的编程方法还包括：根据所述读取条件对所述闪存存储单元阵列中的加密信息进行解密，得到解密信息。
进一步的，所述根据所述读取条件对所述闪存存储单元阵列中加密信息进行解密的步骤包括：当所述读取条件为预先设定的参考电流时，将每一所述存储单元的读取电流与所述预先设定的参考电流进行比较，当所述读取电流小于所述预先设定的参考电流时，输出信息“0”，则对应于当前经比较的所述读取电流的所述存储单元所存储的信息为“0”；
当所述读取电流大于或等于所述预先设定的参考电流时，输出信息“1”，则对应于当前经比较的所述读取电流的所述存储单元所存储的信息为“1”。
具体的读取例子可继续参考图2，所述闪存存储单元子阵列101从左到右依次排列的存储单元的读取电流分别为1uA、5uA、23uA、10uA……15uA、5uA、20uA、30uA和6uA；以预先设定的参考电流为读取条件对所述加密信息进行读取时，可以以预先设定的参考电流为8uA时对所述加密信息进行读取，则所述存储单元的读取电流大于或等于8uA的则输出信息为“1”，所述存储单元的读取电流小于8uA的则输出信息为“0”，例如，对上述闪存存储单元子阵列101所读取的加密信息为：0、0、1、1……1、0、1、1和0；若预先设定的参考电流为20uA时，对上述闪存存储单元子阵列101所读取的加密信息为：0、0、1、0……0、0、1、1和0。重复此过程，将本实施例提供的闪存存储单元阵列中的所有第一闪存存储单元子阵列或所述第二闪存存储单元子阵列中的加密信息均读取出来，即可得到写入至所述闪存存储单元阵列的加密信息。
进一步的，所述根据所述读取条件对所述闪存存储单元阵列中加密信息进行解密的步骤包括：当所述读取条件为读取电压时，则调节每一所述存储单元的所述读取电压，以对应改变每一所述存储单元的读取电流，将所述读取电流与预先设定的参考电流进行比较，当所述读取电流小于所述预先设定的参考电流时，输出信息“0”，则对应于当前经比较的所述读取电流的所述存储单元所存储的信息为“0”；
当所述读取电流大于或等于所述预先设定的参考电流时，输出信息“1”，则对应于当前经比较的所述读取电流的所述存储单元所存储的信息为“1”。
进一步的，如图3和图4所示，所述读取电压和读取电流的关系如下：
Iread＝A×(VCG×a-VFG0)2
其中，Iread表示一个存储单元的读取电流，A表示常数，VCG表示该存储单元的读取电压，VFG0表示该存储单元的初始浮置栅极13电压，a表示该存储单元的控制栅极14与浮置栅极13之间的电压耦合系数。如图3所示，一个存储单元包括半导体衬底10设置在所述半导体衬底10上的浮置栅极13，设置在所述浮置栅极13之上的控制栅极14，以及位于所述浮置栅极13两侧的所述半导体衬底10内的源极11和漏极12，其中，形成源极11和漏极12的位置可以互换。
所述读取电压和读取电流的关系与工艺的随机性相关联，即在同一读取电压(VCG或Vread)下读取电流相等(Iread)的两个存储单元(cell)，由于工艺的随机性，即两个存储单元的控制栅极(CG)14对浮置栅极(FG)13的耦合系数a不等，随着控制栅极14的读取电压的改变两个存储单元的读取电流改变量是不同的。耦合系数a大的存储单元，其读取电流因此随其控制栅极14的读取电压的变化较大；耦合系数a小的存储单元，其随控制栅极14的读取电压的变化较小，因此不同的读取电压，其读取电流的相对关系也在改变。继续参考图4，图4中示出了两个具有不同耦合系数的存储单元的读取电压和读取电流的变化曲线，其中一个存储单元的耦合系数为0.5，另一个存储单元的耦合系数为0.6，当这两个存储单元的读取电压都设定为4V时，这两个存储单元的读取电流相等，当这两个存储单元的读取电压都设定为6V时，这两个存储单元的读取电流不相等，耦合系数为0.5的存储单元的读取电流小于耦合系数为0.6的存储单元的读取电流；当这两个存储单元的读取电压都设定为2V时，这两个存储单元的读取电流不相等，耦合系数为0.5的存储单元的读取电流大于耦合系数为0.6的存储单元的读取电流。由此进一步可知，利用耦合系数的随机性，不同存储单元的读取电流在不同读取电压下的相对关系是变化的。因此即使采用微探针和/或电子反射衬度等技术手段对本实施例所述的闪存存储单元阵列进行物理破解时，其仅能破解得到所述闪存存储单元阵列中各个存储单元的读取电流，并不能得到所述加密信息和所述读取条件，因此在得不到正确所述加密信息和所述读取条件时候，难以得到不同存储单元之间正确的相对读取电流大小，也就很难得到正确的“0/1”信息。即难以破解本实施例所要存储的加密信息，由此可知，其进一步提高了信息存储安全性。
进一步的，所述根据所述读取条件对所述闪存存储单元阵列中加密信息进行解密的步骤包括：当所述读取条件为读取速度时，则调节每一所述存储单元的所述读取时间，以对应改变每一所述存储单元的读取电流在比较器中电容的充电时间，将在指定读取时间内，所述读取电流在比较器中电容上的充电电压与参考电流的预充充电电压进行比较(预充时间较长，充电电压一般为固定值)，当所述读取电流在较短读取时间内，其在所述比较器中电容上的充电电压小于所述参考电流预充充电电压时，输出信息“0”，则对应于当前经比较的所述读取电流的所述存储单元所存储的信息为“0”；
当所述读取电流在较长读取时间内，其在所述比较器中电容上的充电电压大于或等于所述参考电流的预充充电电压时，输出信息“1”，则对应于当前经比较的所述读取电流的所述存储单元所存储的信息为“1”。
另一方面，基于上述实施例，本发明还提供一种闪存存储器装置，结合图5和图6所示，所述闪存存储器装置包括：闪存存储单元阵列100，分别与所述存储单元阵列100连接的控制器200、比较器300和寄存器件(图中未示出)；
在对所述闪存存储单元阵列100进行编程(执行写入操作)时，所述控制器200用于根据预先设定的读取条件，将所要存储的加密信息写入至所述闪存存储单元阵列100中；
所述寄存器件用于保存所述加密信息和所述读取条件；
在对所述闪存存储单元阵列100进行读取(执行解密操作)时，所述寄存器件用于将其保存所述加密信息和所述读取条件输出；
所述控制器200用于根据其接收到的所述加密信息和读取条件，控制所述闪存存储单元阵列100输出读取电流，并且，所述控制器200还用于将其接收到的所述读取条件向所述比较器300输出；
所述比较器300用于根据其接收到的所述读取条件以及所述读取电流对写入至所述闪存存储单元阵列100中的所述加密信息进行解密，并输出解密信息。
进一步的，所述闪存存储单元阵列100包括多个沿第一方向排列的第一闪存存储单元子阵列和/或多个沿第二方向排列的第二闪存存储单元子阵列；每一所述第一闪存存储单元子阵列包括多个存储单元；每一所述第二闪存存储单元子阵列包括多个存储单元。
进一步的，在对所述闪存存储单元阵列100进行编程时，所述控制器200通过调整每一所述存储单元的编程电压和/或编程时间将所述加密信息对应存储至每一所述第一闪存存储单元子阵列和/或每一所述第二闪存存储单元子阵列中的所述存储单元中，使得每一所述第一闪存存储单元子阵列和/或每一所述第二闪存存储单元子阵列中的各个所述存储单元具有相同或不同的读取电流。
进一步的，所述寄存器件为服务器和/或网络数据库。
进一步的，所述读取条件包括：读取电压、读取速度和预先设定的参考电流中的一种或其任意一组合。
进一步的，在对所述闪存存储单元阵列100进行读取时，且当所述读取条件为预先设定的参考电流时，
所述寄存器件具体用于将其保存所述加密信息和所述预先设定的参考电流输出；
所述控制器200具体用于将其接收到的所述预先设定的参考电流向所述比较器300输出，以及控制所述存储单元阵列将各个所述存储单元的读取电流向所述比较器300输出；
所述比较器300具体用于将接收到的所述读取电流分别与所述预先设定的参考电流进行比较，当所述读取电流小于所述预先设定的参考电流时，输出信息“0”，则对应于当前经比较的所述读取电流的所述存储单元所存储的信息为“0”；
当所述读取电流大于或等于所述预先设定的参考电流时，输出信息“1”，则对应于当前经比较的所述读取电流的所述存储单元所存储的信息为“1”。
进一步的，在对所述闪存存储单元阵列100进行读取，且当所述读取条件为读取电压时，所述寄存器件具体用于将其保存的所述加密信息和所述读取电压和预先设定的参考电流输出；
所述控制器200具体用于根据其接收到的读取电压和所述加密信息，对应调节所述存储单元的读取电压，以改变所述存储单元所输出的读取电流，并将经调节的所述存储单元的所述读取电流以及其接收到的所述预先设定的参考电流向所述比较器300输出；
所述比较器300具体用于将接收到的所述经调节的所述读取电流分别与所述预先设定的参考电流进行比较，当所述读取电流小于所述预先设定的参考电流时，输出信息“0”，则对应于当前经比较的所述读取电流的所述存储单元所存储的信息为“0”；
当所述读取电流大于或等于所述预先设定的参考电流时，输出信息“1”，则对应于当前经比较的所述读取电流的所述存储单元所存储的信息为“1”。
进一步的，所述读取电压和读取电流的关系如下：
Iread＝A×(VCG×a-VFG0)2
其中，Iread表示一个存储单元的读取电流，A表示常数，VCG表示该存储单元的读取电压，VFG0表示该存储单元的初始浮置栅极电压，a表示该存储单元的控制栅极与浮置栅极之间的电压耦合系数。
所述读取电压和读取电流的关系与工艺的随机性相关联，即在同一读取电压下读取电流相等的两个存储单元，由于工艺的随机性，即两个存储单元的控制栅极对浮置栅极的耦合系数a不等，随着控制栅极的读取电压的改变两个存储单元的读取电流改变量是不同的。耦合系数a大的存储单元，其读取电流因此随其控制栅极的读取电压的变化较大；耦合系数a小的存储单元，其随控制栅极的读取电压的变化较小，因此不同的读取电压，其读取电流的相对关系也在改变。继续参考图4，图4中示出了两个具有不同耦合系数的存储单元的读取电压和读取电流的变化曲线，其中一个存储单元的耦合系数为0.5，另一个存储单元的耦合系数为0.6，当这两个存储单元的读取电压都设定为4V时，这两个存储单元的读取电流相等，当这两个存储单元的读取电压都设定为6V时，这两个存储单元的读取电流不相等，耦合系数为0.5的存储单元的读取电流小于耦合系数为0.6的存储单元的读取电流；当这两个存储单元的读取电压都设定为2V时，这两个存储单元的读取电流不相等，耦合系数为0.5的存储单元的读取电流大于耦合系数为0.6的存储单元的读取电流。由此进一步可知，利用耦合系数的随机性，不同存储单元的读取电流在不同读取电压下的相对关系是变化的。因此即使采用微探针和/或电子反射衬度等技术手段对本实施例所述的闪存存储单元阵列进行物理破解时，其仅能破解得到所述闪存存储单元阵列中各个存储单元的读取电流，并不能得到所述加密信息和所述读取条件，因此在得不到正确所述加密信息和所述读取条件时候，难以得到不同存储单元之间正确的相对读取电流大小，也就很难得到正确的“0/1”信息。即难以破解本实施例所要存储的加密信息，由此可知，其进一步提高了信息存储安全性。
进一步的，在对所述闪存存储单元阵列100进行读取，且当所述读取条件为读取速度时，则调节每一所述存储单元的所述读取时间，以对应改变每一所述存储单元的读取电流在比较器中电容的充电时间，将在指定读取时间内，所述读取电流在比较器中电容上的充电电压与参考电流的预充充电电压进行比较(预充时间较长，充电电压一般为固定值)，当所述读取电流在较短读取时间内，其在所述比较器中电容上的充电电压小于所述参考电流预充充电电压时，输出信息“0”，则对应于当前经比较的所述读取电流的所述存储单元所存储的信息为“0”；当所述读取电流在较长读取时间内，其在所述比较器中电容上的充电电压大于或等于所述参考电流的预充充电电压时，输出信息“1”，则对应于当前经比较的所述读取电流的所述存储单元所存储的信息为“1”。
综上所述，本发明提供了一种闪存存储器装置及其编程方法，所述编程方法包括提供闪存存储单元阵列；预先设定读取条件；根据所述读取条件，将所要存储的加密信息写入至所述闪存存储单元阵列中；对写入至所述闪存存储单元阵列中的所述加密信息进行校验；以及保存所述加密信息和所述读取条件。
其中，将所述加密信息和所述读取条件保存至外部服务器或网络数据库中，并且利用耦合系数的随机性，不同存储单元的读取电流在不同读取电压下的相对关系是变化的。因此即使采用微探针和/或电子反射衬度等技术手段对本实施例所述的闪存存储单元阵列进行物理破解时，其仅能破解得到所述闪存存储单元阵列中各个存储单元的读取电流，并不能得到所述加密信息和所述读取条件，因此在得不到正确所述加密信息和所述读取条件时候，难以得到不同存储单元之间正确的相对读取电流大小，也就很难得到正确的“0/1”信息。即难以破解本实施例所要存储的加密信息，由此可知，其进一步提高了信息存储安全性。
即本发明通过改变编程电压和/或离子注入时间在闪存存储单元阵列中产生一个较宽的读取电流分布范围，用于存储由“0”和/或“1”信息组成的加密信息。其中加密信息中的“0”和/或“1”信息是由存储单元的读取电流、预先设定的参考电流或读取速度决定的，而读取电流可以通过改变读取电压来改变。因此对加密信息，不仅保存其加密内容，而且保存其读取条件。因为读取电压，读取速度及参考电流可以动态的改变读取加密信息中的“0”和/或“1”信息的结果，加上工艺的随机性，使得存储在闪存存储单元阵列中的加密信息或数据难以被物理复制，使得信息存储更加安全。
另外，本发明还对写入至所述闪存存储单元阵列中的所述加密信息进行校验，其提高了所述闪存存储器装置的编程方法的信息存储的准确性。
上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。

Claims (15)

1.一种闪存存储器装置的编程方法，其特征在于，包括：
提供闪存存储单元阵列，所述闪存存储单元阵列包括多个沿第一方向排列的第一闪存存储单元子阵列和/或多个沿第二方向排列的第二闪存存储单元子阵列；每一所述第一闪存存储单元子阵列包括多个存储单元；每一所述第二闪存存储单元子阵列包括多个存储单元；
预先设定读取条件；
根据所述读取条件，将所要存储的加密信息写入至所述闪存存储单元阵列中，包括：通过调整每一所述存储单元的编程电压和/或编程时间将所述加密信息对应存储至每一所述第一闪存存储单元子阵列和/或每一所述第二闪存存储单元子阵列中的所述存储单元中，使得每一所述第一闪存存储单元子阵列和/或每一所述第二闪存存储单元子阵列中的各个所述存储单元具有相同或不同的读取电流；
对写入至所述闪存存储单元阵列中的所述加密信息进行校验；
保存所述加密信息和所述读取条件；
根据所述读取条件对所述闪存存储单元阵列中的加密信息进行解密，得到解密信息，包括：当所述读取条件为读取电压时，调节每一所述存储单元的所述读取电压，以对应改变每一所述存储单元的读取电流，将所述读取电流与预先设定的参考电流进行比较；所述读取电压和读取电流的关系如下：
Iread＝A×(VCG×a-VFG0)2
其中，Iread表示一个存储单元的读取电流，A表示常数，VCG表示该存储单元的读取电压，VFG0表示该存储单元的初始浮置栅极电压，a表示该存储单元的控制栅极与浮置栅极之间的电压耦合系数。
2.如权利要求1所述的闪存存储器装置的编程方法，其特征在于，所述保存所述加密信息和所述读取条件的步骤包括：将所述加密信息和所述读取条件分别保存至服务器和/或网络数据库中。
3.如权利要求1所述的闪存存储器装置的编程方法，其特征在于，所述读取条件包括：读取电压、读取速度和预先设定的参考电流中的一种或其任意一组合。
4.如权利要求1所述的闪存存储器装置的编程方法，其特征在于，所述根据所述读取条件对所述闪存存储单元阵列中加密信息进行解密的步骤还包括：当所述读取条件为预先设定的参考电流时，将每一所述存储单元的读取电流与所述预先设定的参考电流进行比较，当所述读取电流小于所述预先设定的参考电流时，输出信息“0”，则对应于当前经比较的所述读取电流的所述存储单元所存储的信息为“0”；
当所述读取电流大于或等于所述预先设定的参考电流时，输出信息“1”，则对应于当前经比较的所述读取电流的所述存储单元所存储的信息为“1”。
5.如权利要求1所述的闪存存储器装置的编程方法，其特征在于，所述将所述读取电流与预先设定的参考电流进行比较的方法包括：当所述读取电流小于所述预先设定的参考电流时，输出信息“0”，则对应于当前经比较的所述读取电流的所述存储单元所存储的信息为“0”；
当所述读取电流大于或等于所述预先设定的参考电流时，输出信息“1”，则对应于当前经比较的所述读取电流的所述存储单元所存储的信息为“1”。
6.如权利要求1所述的闪存存储器装置的编程方法，其特征在于，所述根据所述读取条件对所述闪存存储单元阵列中加密信息进行解密的步骤包括：当所述读取条件为读取速度时，则调节每一所述存储单元的所述读取时间，以对应改变每一所述存储单元的读取电流在比较器中电容的充电时间，将在指定读取时间内，所述读取电流在比较器中电容上的充电电压与参考电流的预充充电电压进行比较，当所述读取电流在较短读取时间内，其在所述比较器中电容上的充电电压小于所述参考电流预充充电电压时，输出信息“0”，则对应于当前经比较的所述读取电流的所述存储单元所存储的信息为“0”；
当所述读取电流在较长读取时间内，其在所述比较器中电容上的充电电压大于或等于所述参考电流的预充充电电压时，输出信息“1”，则对应于当前经比较的所述读取电流的所述存储单元所存储的信息为“1”。
7.一种用于进行如权利要求1～6任一项所述的编程方法的闪存存储器装置，其特征在于，包括：闪存存储单元阵列，分别与所述存储单元中阵列连接的控制器、比较器和寄存器件；
在对所述闪存存储单元阵列进行编程时，所述控制器用于根据预先设定的读取条件，将所要存储的加密信息写入至所述闪存存储单元阵列中；
所述寄存器件用于保存所述加密信息和所述读取条件；
在对所述闪存存储单元阵列进行读取时，
所述寄存器件用于将其保存所述加密信息和所述读取条件输出；
所述控制器用于根据其接收到的所述加密信息和读取条件，控制所述闪存存储单元阵列输出读取电流，并且，所述控制器还用于将其接收到的所述读取条件向所述比较器输出；
所述比较器用于根据其接收到的所述读取条件以及所述读取电流对写入至所述闪存存储单元阵列中的所述加密信息进行解密，并输出解密信息。
8.如权利要求7所述的闪存存储器装置，其特征在于，所述闪存存储单元阵列包括多个沿第一方向排列的第一闪存存储单元子阵列和/或多个沿第二方向排列的第二闪存存储单元子阵列；每一所述第一闪存存储单元子阵列包括多个存储单元；每一所述第二闪存存储单元子阵列包括多个存储单元。
9.如权利要求8所述的闪存存储器装置，其特征在于，在对所述闪存存储单元阵列进行编程时，所述控制器通过调整每一所述存储单元的编程电压和/或编程时间将所述加密信息对应存储至每一所述第一闪存存储单元子阵列和/或每一所述第二闪存存储单元子阵列中的所述存储单元中，使得每一所述第一闪存存储单元子阵列和/或每一所述第二闪存存储单元子阵列中的各个所述存储单元具有相同或不同的读取电流。
10.如权利要求9所述的闪存存储器装置，其特征在于，
所述寄存器件为服务器和/或网络数据库。
11.如权利要求10所述的闪存存储器装置，其特征在于，所述读取条件包括：读取电压、读取速度和预先设定的参考电流中的一种或其任意一组合。
12.如权利要求11所述的闪存存储器装置，其特征在于，在对所述闪存存储单元阵列进行读取，且当所述读取条件为预先设定的参考电流时，
所述寄存器件具体用于将其保存所述加密信息和所述预先设定的参考电流输出；
所述控制器具体用于将其接收到的所述预先设定的参考电流向所述比较器输出，以及控制所述存储单元阵列将各个所述存储单元的读取电流向所述比较器输出；
所述比较器具体用于将接收到的所述读取电流分别与所述预先设定的参考电流进行比较，当所述读取电流小于所述预先设定的参考电流时，输出信息“0”，则对应于当前经比较的所述读取电流的所述存储单元所存储的信息为“0”；
当所述读取电流大于或等于所述预先设定的参考电流时，输出信息“1”，则对应于当前经比较的所述读取电流的所述存储单元所存储的信息为“1”。
13.如权利要求12所述的闪存存储器装置，其特征在于，在对所述闪存存储单元阵列进行读取，且当所述读取条件为读取电压时，
所述寄存器件具体用于将其保存的所述加密信息和所述读取电压和预先设定的参考电流输出；
所述控制器具体用于根据其接收到的读取电压和所述加密信息，对应调节所述存储单元的读取电压，以改变所述存储单元所输出的读取电流，并将经调节的所述存储单元的所述读取电流以及其接收到的所述预先设定的参考电流向所述比较器输出；
所述比较器具体用于将接收到的所述经调节的所述读取电流分别与所述预先设定的参考电流进行比较，当所述读取电流小于所述预先设定的参考电流时，输出信息“0”，则对应于当前经比较的所述读取电流的所述存储单元所存储的信息为“0”；
当所述读取电流大于或等于所述预先设定的参考电流时，输出信息“1”，则对应于当前经比较的所述读取电流的所述存储单元所存储的信息为“1”。
14.如权利要求13所述的闪存存储器装置，其特征在于，
所述读取电压和读取电流的关系如下：
Iread＝A×(VCG×a-VFG0)2
其中，Iread表示一个存储单元的读取电流，A表示常数，VCG表示该存储单元的读取电压，VFG0表示该存储单元的初始浮置栅极电压，a表示该存储单元的控制栅极与浮置栅极之间的电压耦合系数。
15.如权利要求14所述的闪存存储器装置，其特征在于，在对所述闪存存储单元阵列进行读取，且当所述读取条件为读取速度时，则调节每一所述存储单元的所述读取时间，以对应改变每一所述存储单元读取电流在比较器中电容的充电时间，将在指定读取时间内，所述读取电流在比较器中电容上的充电电压与参考电流的预充充电电压进行比较；当所述读取电流在较短读取时间内，其在比较器中电容上的充电电压小于所述参考电流的预充充电电压时，输出信息“0”，则对应于当前经比较的所述读取电流的所述存储单元所存储的信息为“0”；
当所述读取电流在较长读取时间内，其在比较器中电容上的充电电压大于或等于所述参考电流的预充充电电压时，输出信息“1”，则对应于当前经比较的所述读取电流的所述存储单元所存储的信息为“1”。
CN201910781710.5A 2019-08-23 2019-08-23 一种闪存存储器装置及其编程方法 Active CN110491434B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910781710.5A CN110491434B (zh) 2019-08-23 2019-08-23 一种闪存存储器装置及其编程方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910781710.5A CN110491434B (zh) 2019-08-23 2019-08-23 一种闪存存储器装置及其编程方法

Publications (2)

Publication Number Publication Date
CN110491434A CN110491434A (zh) 2019-11-22
CN110491434B true CN110491434B (zh) 2021-04-02

Family

ID=68553033

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910781710.5A Active CN110491434B (zh) 2019-08-23 2019-08-23 一种闪存存储器装置及其编程方法

Country Status (1)

Country Link
CN (1) CN110491434B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111404686B (zh) * 2020-04-21 2023-10-10 珠海创飞芯科技有限公司 一种基于otp存储阵列的puf密钥生成系统和方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101752000A (zh) * 2008-10-21 2010-06-23 力晶半导体股份有限公司 非易失性半导体存储装置及其写入方法
CN103578550A (zh) * 2012-07-31 2014-02-12 三星电子株式会社 产生随机数的存储系统与产生随机数的方法
CN109524047A (zh) * 2018-10-15 2019-03-26 上海华虹宏力半导体制造有限公司 快闪存储器的字节编程方法及其字节编程重试方法
CN109558339A (zh) * 2017-09-12 2019-04-02 力旺电子股份有限公司 安全系统及安全系统的操作方法
US10269434B2 (en) * 2017-09-15 2019-04-23 Toshiba Memory Corporation Memory system
CN110136766A (zh) * 2019-05-21 2019-08-16 长江存储科技有限责任公司 一种非易失性存储器及其编程方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7342832B2 (en) * 2005-11-16 2008-03-11 Actel Corporation Bit line pre-settlement circuit and method for flash memory sensing scheme
JP2011198436A (ja) * 2010-03-23 2011-10-06 Toshiba Corp 半導体記憶装置
JP2018156702A (ja) * 2017-03-16 2018-10-04 東芝メモリ株式会社 半導体記憶装置及びメモリシステム

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101752000A (zh) * 2008-10-21 2010-06-23 力晶半导体股份有限公司 非易失性半导体存储装置及其写入方法
CN103578550A (zh) * 2012-07-31 2014-02-12 三星电子株式会社 产生随机数的存储系统与产生随机数的方法
CN109558339A (zh) * 2017-09-12 2019-04-02 力旺电子股份有限公司 安全系统及安全系统的操作方法
US10269434B2 (en) * 2017-09-15 2019-04-23 Toshiba Memory Corporation Memory system
CN109524047A (zh) * 2018-10-15 2019-03-26 上海华虹宏力半导体制造有限公司 快闪存储器的字节编程方法及其字节编程重试方法
CN110136766A (zh) * 2019-05-21 2019-08-16 长江存储科技有限责任公司 一种非易失性存储器及其编程方法

Also Published As

Publication number Publication date
CN110491434A (zh) 2019-11-22

Similar Documents

Publication Publication Date Title
US10680809B2 (en) Physical unclonable function for security key
CN107689237B (zh) 电子装置及其存储器电路与其操作方法
US10855477B2 (en) Non-volatile memory with physical unclonable function and random number generator
US8406053B1 (en) On chip dynamic read for non-volatile storage
EP3407335A1 (en) Non-volatile memory based physically unclonable function with random number generator
US8239732B2 (en) Error correction coding in flash memory devices
US10097348B2 (en) Device bound encrypted data
US9722774B2 (en) Non-leaky helper data: extracting unique cryptographic key from noisy F-PUF fingerprint
KR102154187B1 (ko) 메모리 장치, 메모리 시스템 및 메모리 시스템의 동작 방법
US20120188824A1 (en) Programming non-volatile storage with fast bit detection and verify skip
US20080273388A1 (en) Adjusting resistance of non-volatile memory using dummy memory cells
US20110126080A1 (en) Data coding for improved ecc efficiency
US20140254262A1 (en) Internal data load for non-volatile storage
US9208889B2 (en) Non-volatile memory including bit line switch transistors formed in a triple-well
EP3407336B1 (en) Unchangeable phyisical unclonable function in non-volatile memory
KR101653262B1 (ko) 멀티-비트 메모리의 프로그램 방법 및 그것을 이용한 데이터 저장 시스템
CN108958650B (zh) 电子系统及其操作方法
US9569371B2 (en) Memory device, memory system, and operating method of memory system
CN110491434B (zh) 一种闪存存储器装置及其编程方法
US11307777B2 (en) Memory system and operating method thereof
KR20100013962A (ko) 불휘발성 메모리 장치의 프로그램 방법
US12007912B2 (en) NAND page buffer based security operations
US11386018B2 (en) Memory system and operating method thereof
US20240071526A1 (en) Advanced window program-verify
CN114201783A (zh) 存储器系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant