CN111863100A - 一种非易失性存储器的编程方法和装置 - Google Patents

一种非易失性存储器的编程方法和装置 Download PDF

Info

Publication number
CN111863100A
CN111863100A CN201910356938.XA CN201910356938A CN111863100A CN 111863100 A CN111863100 A CN 111863100A CN 201910356938 A CN201910356938 A CN 201910356938A CN 111863100 A CN111863100 A CN 111863100A
Authority
CN
China
Prior art keywords
verification
programming
program
voltage step
memory cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910356938.XA
Other languages
English (en)
Inventor
刘言言
许梦
付永庆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GigaDevice Semiconductor Beijing Inc
Beijing Zhaoyi Innovation Technology Co Ltd
Hefei Geyi Integrated Circuit Co Ltd
Original Assignee
Beijing Zhaoyi Innovation Technology Co Ltd
Hefei Geyi Integrated Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Zhaoyi Innovation Technology Co Ltd, Hefei Geyi Integrated Circuit Co Ltd filed Critical Beijing Zhaoyi Innovation Technology Co Ltd
Priority to CN201910356938.XA priority Critical patent/CN111863100A/zh
Publication of CN111863100A publication Critical patent/CN111863100A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/34Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436Arrangements for verifying correct programming or erasure
    • G11C16/3454Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459Circuits or methods to verify correct programming of nonvolatile memory cells
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/10Programming or data input circuits

Landscapes

  • Read Only Memory (AREA)

Abstract

本发明提供一种非易失性存储器的编程方法和装置,包括:接收编程指令,根据编程指令中的地址信息获取存储区域内存储的存储单元的第一编程验证电压档位;使用与第一编程验证电压档位对应的第一编程验证电压对存储单元进行编程验证;如果验证未通过,则对存储单元进行编程操作,并将验证次数加1,得到新的验证次数;根据新的验证次数确定第二编程验证电压档位,第二编程验证电压档位是存储单元下次编程操作时使用的编程验证电压档位。通过根据验证次数调整编程验证电压,可以使存储单元的阈值电压在编程过程中轻易的达到编程验证电压之上,缩短存储单元的编程时间,提高非易失性存储器的编程效率。

Description

一种非易失性存储器的编程方法和装置
技术领域
本发明涉及数据存储技术领域,特别是涉及一种非易失性存储器的编程方法和装置。
背景技术
非易失性存储器是指断电以后,存储器内的信息仍然可以保存的存储芯片,非易失性存储器由浮栅晶体管构成,对存储器中的每个存储单元而言浮栅晶体管中的浮栅层中存储的电荷量决定了存储单元的阈值电压,而存储单元的阈值电压决定了存储单元中存储的数据是0,还是1。
现有技术中,对非易失性存储器中的存储单元进行编程操作,编程操作需要将该存储单元的阈值电压编程到编程验证电压之上,但是被编程的存储单元的阈值电压会随着编程次数的增加而降低,随着编程次数的增加,在相同条件下,把单元编程到相同的阈值电压范围,所需的时间会越来越长,甚至编程不到编程验证电压之上,降低了编程的性能。
发明内容
本发明提供了一种非易失性存储器的编程方法和装置,以解决现有技术中非易失性存储器的编程性能随擦写次数的增加而逐渐下降的问题。
为了解决上述问题,本发明实施例的第一方面,提供一种非易失性存储器的编程方法,包括:
接收编程指令,所述编程指令中包含需要对所述非易失性存储器内的存储单元进行编程操作的地址信息;
根据所述地址信息,获取与所述存储单元对应的第一编程验证电压档位;
根据所述第一编程验证电压档位,获取与所述第一编程验证电压档位对应的第一编程验证电压,使用所述第一编程验证电压对所述存储单元进行编程验证;
若验证未通过,则对所述存储单元进行编程操作,并将验证次数加1获得新的验证次数;
根据所述新的验证次数确定第二编程验证电压档位,所述第二编程验证电压档位是下次对所述存储单元进行编程操作时使用的编程验证电压档位。
本发明实施例的第二方面,提供一种非易失性存储器的编程装置,包括:
接收模块,用于接收编程指令,所述编程指令中包含需要对所述非易失性存储器内的存储单元进行编程操作的地址信息;
获取模块,用于根据所述地址信息,获取与所述存储单元对应的第一编程验证电压档位;
验证模块,用于根据所述第一编程验证电压档位,获取与所述第一编程验证电压档位对应的第一编程验证电压,使用所述第一编程验证电压对所述存储单元进行编程验证;
编程模块,用于若验证未通过,则对所述存储单元进行编程操作,并将验证次数加1获得新的验证次数;
确定模块,用于根据所述新的验证次数确定第二编程验证电压档位,所述第二编程验证电压档位是下次对所述存储单元进行编程操作时使用的编程验证电压档位。
与现有技术相比,本发明具有以下优点:
本发明实施例提供的非易失性存储器的编程方法和装置,根据非易失性存储器中存储单元在编程过程中的执行编程验证的验证次数,调整存储单元的编程验证电压,可以使得存储单元在每次编程过程中的阈值电压都可以轻易达到编程验证电压之上,缩短存储单元的编程时间,提高非易失性存储器的编程性能。
附图说明
图1为现有技术中非易失性存储器的编程方法的步骤流程图;
图2为现有技术中非易失性存储器系统的结构框图;
图3为本发明实施例所提供的产生编程验证电压的电路图;
图4为本发明实施例所提供的一种非易失性存储器的编程方法流程图;
图5为本发明实施例所提供的另一种非易失性存储器的编程方法流程图;
图6为本发明实施例所提供的一种非易失性存储器的编程装置的结构示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图和具体实施方式对本发明作进一步详细的说明。
为了更方便的介绍本发明实施例,在此首先针对现有技术中非易失性存储器的编程方法的步骤流程进行说明。参照图1,图1为现有技术中非易失性存储器的编程方法的步骤流程图。接收编程指令后,首先对存储单元进行编程验证,验证存储单元的阈值电压是否在编程验证电压之上,如果验证通过,则说明待编程的存储单元的阈值电压已经符合要求;如果编程验证没有通过,则使用编程电压对非易失性存储器中待编程的存储单元进行编程操作,编程结束后,验证次数加1,得到新的验证次数,然后判断新的验证次数是否达到出厂时设定的最大验证次数,如果达到最大验证次数,则结束整个编程操作,否则,进入编程验证状态,重复编程操作,直至编程验证通过或达到最大验证次数,结束编程操作。
在非易失性存储器的编程过程中,存储单元的阈值电压需编程到编程验证电压之上。但是,采用现有技术提供的方案时,当非易失性存储器使用比较久后,随着编程次数的增加,对非易失性存储器内各存储单元的编程操作次数增加,使用同一编程电压编程时,存储单元的阈值电压会越来越低,逐渐接近甚至低于编程验证电压,导致编程过程中的阈值电压不易达到编程验证电压之上,从而使编程时间越来越长,编程效率降低,有些存储单元的阈值电压甚至无法编程到编程验证电压之上,导致编程不成功,降低了非易失性存储器的性能。
其次,对本发明的应用场景进行介绍,本发明主要应用于非易失性存储器的编程中。参照图2,图2为现有技术中非易失性存储器系统的结构框图,非易失性存储器系统主要包括控制器CPU,用于控制整个系统的运行;存储器控制器,用于执行数据在非易失性存储器的存储和检索,以及用于存储数据的非易失性存储器。
为了更清楚的介绍本发明实施例,在此结合图3介绍如何产生编程验证电压。图3为本发明实施例所提供的产生编程验证电压的电路图,参照图3,图3采用运算放大器进行电压的放大,图中301表示参考电压,参考电压301可以由设置的编程验证电压档位控制产生。302表示由参考电压301产生的编程验证电压。图中pump为电荷泵电路,用于调整运算放大器的输出电压,得到符合需求的编程验证电压。
图4为本发明实施例所提供的一种非易失性存储器的编程方法流程图:参照图4,本实施例中,非易失性存储器的编程方法包括:
步骤S401、接收编程指令,编程指令中包含需要对非易失性存储器内的存储单元进行编程操作的地址信息。
其中,该编程指令是由控制器CPU发送的指令信息,该编程指令中包含需要执行编程操作的非易失性存储器中的某个具体的存储单元的地址信息。该编程指令用于控制存储器控制器对该地址信息指向的存储单元执行编程操作。编程操作是指对存储单元施加编程电压,使存储单元的阈值电压达到编程验证电压之上,当存储单元的阈值电压达到编程验证电压以上后,表示该存储单元已经达到编程要求。
示例的,在接收到编程指令后,解析该编程指令,获取编程指令中的地址信息,根据该地址信息,确定需要执行编程操作的存储单元。
步骤S402、根据地址信息,获取与存储单元对应的第一编程验证电压档位。
其中,第一编程验证电压档位为具体的档位值,每个档位对应一个具体的编程验证电压值,存储器控制器可根据第一编程验证电压档位产生具体的编程验证电压,用于在编程过程中执行编程验证操作。
示例的,在编程操作之前,预先在非易失性存储器中设置一个存储区域,用于存储该非易失性存储器中每个存储单元的第一编程验证电压档位。在获取得到存储单元的地址信息后,根据该地址信息,读取存储区域内存储的与该地址信息对应的存储单元的第一编程验证电压档位。
步骤S403、根据第一编程验证电压档位,获取与第一编程验证电压档位对应的第一编程验证电压,使用第一编程验证电压对存储单元进行编程验证。
其中,编程验证的目的是判断执行编程操作的存储单元的阈值电压是否达到编程验证电压之上。如果存储单元的阈值电压在编程验证电压之上,表示该存储单元已经达到编程要求,不需要执行编程操作。如果该存储单元的阈值电压在编程验证电压之下,则表示该存储单元未达到编程要求,需要执行编程操作。
示例的,在获取得到第一编程验证电压档位后,获取与第一编程验证电压档位对应的第一编程验证电压,使用该第一编程验证电压对存储单元进行编程验证。参照图3,图3中的参考电压由第一编程验证电压档位控制产生时,相应的,然后由该参考电压产生第一编程验证电压。本实施例中通过使用该第一编程验证电压,对该存储单元进行编程验证。
步骤S404、若验证未通过,则对存储单元进行编程操作,并将验证次数加1获得新的验证次数。
其中,验证未通过,指的是存储单元的阈值电压未达到编程验证电压之上,需要对该存储单元执行编程操作,以使存储单元的阈值电压达到编程验证电压之上。编程操作是指对存储单元施加编程电压,提高存储单元的阈值电压,以使存储单元的阈值电压达到编程验证电压之上。具体的编程操作可参照现有技术中对非易失性存储器中的存储单元执行编程操作的方法,本实施例对此不做约束。
示例的,在验证未通过时,对该存储单元执行编程操作,将验证次数加1获得新的验证次数。其中,在每次编程操作过程中,验证次数的初始值为零,对该存储单元执行一次编程验证操作,对应的将验证次数加1,得到新的验证次数。
步骤S405、根据新的验证次数确定第二编程验证电压档位,第二编程验证电压档位是下次对该存储单元进行编程操作时使用的编程验证电压档位。
其中,第二编程验证电压档位是在本次编程操作过程中确定,在下次编程操作过程中对该存储单元执行编程操作时使用的编程验证电压档位,即第二编程验证电压档位为该存储单元下次执行编程操作中使用的第一编程验证电压档位。
示例的,验证未通过,在得到新的验证次数之后,根据新的验证次数确定第二编程验证电压档位。
需要说明的是,第二编程验证电压档位对应的第二编程验证电压可以小于第一编程验证电压,从而在下次对存储单元进行编程操作时使用第二编程验证电压进行编程验证。在存储单元的阈值电压随着编程次数的增加,存储单元的阈值电压越来越低的情况下,通过改变编程验证电压,使第二编程验证电压小于第一编程验证电压,从而使编程过程中的阈值电压可以轻易达到编程验证电压之上,从而使编程时间缩短,提高了编程效率。
本实施例提供的非易失性存储器的编程方法,接收编程指令,获取与存储单元对应的第一编程验证电压档位,获取与第一编程验证电压档位对应的第一编程验证电压,使用第一编程验证电压对存储单元进行编程验证,若验证未通过,则对存储单元执行编程操作,并将验证次数加1获得新的验证次数,同时根据新的验证次数,确定第二编程验证电压档位后。其中,在对该存储单元执行下次编程操作时使用与第二编程验证电压档位对应的编程验证电压。本实施例提供的非易失性存储器的编程方法,根据非易失性存储器中存储单元在编程过程中的编程验证次数,调整对存储单元进行编程验证时使用的编程验证电压,可以使得存储单元在每次编程操作过程中的阈值电压都轻易的达到编程验证电压之上,缩短存储单元的编程时间,提高编程效率,进一步提高非易失性存储器的性能。
图5为本发明实施例所提供的另一种非易失性存储器的编程方法流程图,参照图5,本实施例中非易失性存储器的编程方法,包括:
步骤S501、在非易失性存储器内设置存储区域,存储区域用于存储非易失性存储器中的存储单元的第一编程验证电压档位。
其中,存储区域可以是非易失性存储器中任意的某个存储区域。
示例的,在编程操作前,在非易失性存储器中设置特定的存储区域,用于存储非易失性存储器中各存储单元的第一编程验证电压档位。
步骤S502、接收编程指令,编程指令中包含需要对非易失性存储器内的存储单元进行编程操作的地址信息。
步骤S503、根据地址信息,获取与存储单元对应的第一编程验证电压档位。
步骤S504、根据第一编程验证电压档位,获取与第一编程验证电压档位对应的第一编程验证电压,使用第一编程验证电压对存储单元进行编程验证。
步骤S505、判断验证是否通过。
其中,当存储单元的阈值电压在第一编程验证电压之上时,编程验证通过;存储单元的阈值电压在第一编程验证电压之下时,编程验证未通过。
示例的,判断编程验证是否通过,若编程验证通过则执行步骤S508、若编程验证未通过,则执行步骤S506。
步骤S506、对存储单元进行编程操作,并将验证次数加1获得新的验证次数。
示例的,在验证未通过时,对存储单元执行编程操作,将验证次数加1获得新的验证次数。
步骤S507、确定新的验证次数是否小于第一验证次数。
其中,第一验证次数是预先设置的数值,指的是在每次编程操作中,执行编程验证的最大次数,第一验证次数可根据需求自行设置。
示例的,在获得新的验证次数后,判断新的验证次数是否小于第一验证次数。若新的验证次数小于第一验证次数,则返回执行步骤S504,若新的验证次数不小于第一验证次数,则执行步骤S508。
步骤S508、根据新的验证次数,确定第二编程验证电压档位。
具体的,根据新的验证次数,确定第二编程验证电压档位,可以通过如下方式实现:
一种方式为:若新的验证次数大于预设的第二验证次数且小于等于第一验证次数,则将第一编程验证电压档位减N,得到第二编程验证电压档位,其中N为正整数。
其中,第二验证次数小于第一验证次数,第二验证次数可根据需求自行设定。电压档位N是预先设置的每次减少的电压档位数,N为任意正整数。
需要说明的是,当新的验证次数大于第二验证次数且小于等于第一验证次数时,说明非易失性存储器中对应的存储单元性能下降比较明显,编程时间较长,此时在每次编程过程中,当验证次数大于第二验证次数时,对编程验证电压档位减少N档,以减少下次编程操作过程中的编程验证电压,在下次编程操作过程中,由于编程验证电压的下降,存储单元的阈值电压可以更容易的达到编程验证电压之上,使得存储单元的编程时间减少,编程效率提高。
另一种方式为:若新的验证次数小于等于第二验证次数,则将第一编程验证电压档位确定为第二编程验证电压档位。
需要说明的是,当新的验证次数小于或等于第二验证次数时,说明对应存储单元的性能下降并不明显,每次编程过程中的编程时间较短,此时并不需要降低编程验证电压,依旧以第一编程验证电压档位作为下次编程操作时使用的编程验证电压档位。
步骤S509、将第二编程验证电压档位作为第一编程验证电压档位存储在存储区域。
示例的,当获得第二编程验证电压档位后,将第二编程验证电压档位作为新的第一编程验证电压档位,并将新的第一编程验证电压档位存储在存储区域内,以供该存储单元下次执行编程操作时,读取该新的第一编程验证电压档位,进行编程验证。
本实施例所提供的非易失性存储器的编程方法,在非易失性存储器中设置存储区域,用于存储该非易失性存储器中每个存储单元在执行编程操作时使用的第一编程验证电压档位,在对非易失性存储器中的存储单元执行编程操作时,采用第一编程验证电压档位对应的第一编程验证电压,对存储单元进行编程验证,根据编程操作过程中的验证次数确定第二编程验证电压档位,并将第二编程验证电压档位存储在存储区域内,也即用第二编程验证电压档位替代第一编程验证电压档位存储在该存储区域,在该存储单元的下次编程操作过程中,可使用第二编程验证电压档位对应的编程验证电压,对该存储单元进行编程验证,可以根据编程验证的次数及时调整编程验证电压档位,在存储单元的每次编程过程中,可以使存储单元的阈值电压尽快的达到编程验证电压以上,缩短存储单元的编程时间,提高编程效率,并进一步提高非易失性存储器的性能。
图6为本发明实施例提供的一种非易失性存储器的编程装置的结构示意图,参见图6,图6所示的编程装置包括:接收模块601、获取模块602、验证模块603、编程模块604和确定模块605。
接收模块601用于接收编程指令,编程指令中包含需要对非易失性存储器内的存储单元进行编程操作的地址信息;获取模块602用于根据地址信息,获取与存储单元对应的第一编程验证电压档位;验证模块603用于根据第一编程验证电压档位,获取与第一编程验证电压档位对应的第一编程验证电压,使用第一编程验证电压对存储单元进行编程验证;编程模块604用于若验证未通过,则对存储单元进行编程操作,并将验证次数加1获得新的验证次数;确定模块605用于根据新的验证次数,确定第二编程验证电压档位,第二编程验证电压档位是下次对存储单元进行编程操作时使用的编程验证电压档位。
本实施例提供的非易失性存储器的编程装置,接收编程指令,获取与存储单元对应的第一编程验证电压档位,获取与第一编程验证电压档位对应的第一编程验证电压,使用第一编程验证电压对存储单元进行编程验证,若验证未通过,则对存储单元执行编程操作,并将验证次数加1获得新的验证次数,同时根据新的验证次数,确定第二编程验证电压档位。其中,在对该存储单元执行下次编程操作时使用与第二编程验证电压档位对应的编程验证电压进行编程验证。本实施例提供的非易失性存储器的编程装置,根据非易失性存储器中存储单元在编程操作过程中的验证次数,调整对存储单元进行编程验证时使用的编程验证电压,可以使得存储单元在每次编程操作过程中的阈值电压都轻易的达到编程验证电压之上,缩短存储单元的编程时间,提高编程效率,进一步提高非易失性存储器的性能。
可选的,验证模块603还用于在对存储单元进行编程操作,并将验证次数加1获得新的验证次数之后,若新的验证次数小于第一验证次数,则重复执行根据第一编程验证电压档位,获取与第一编程验证电压档位对应的第一编程验证电压,使用第一编程验证电压对存储单元进行编程验证,第一验证次数为最大验证次数;确定模块605还用于若验证通过,则根据新的验证次数,确定第二编程验证电压档位。
可选的,确定模块605具体用于若新的验证次数大于第二验证次数且小于等于第一验证次数,则将第一编程验证电压档位减N,得到第二编程验证电压档位,其中N为正整数;或者,若新的验证次数小于等于第二验证次数,则将第一编程验证电压档位确定为第二编程验证电压档位。
可选的,装置还可以包括设置模块。
设置模块用于在接收编程指令之前,在非易失性存储器内设置存储区域,该存储区域用于存储非易失性存储器中的存储单元的第一编程验证电压档位。
可选的,装置还可以包括存储模块。
存储模块用于在根据新的验证次数,确定第二编程验证电压档位之后,将第二编程验证电压档位作为第一编程验证电压档位存储在存储区域。
本实施例所提供的非易失性存储器的编程装置,在非易失性存储器中设置存储区域,用于存储该非易失性存储器中每个存储单元在执行编程操作时使用的第一编程验证电压档位,在对非易失性存储器中的存储单元执行编程操作时,采用与第一编程验证电压档位对应的第一编程验证电压,对存储单元进行编程验证,根据编程操作过程中的验证次数确定第二编程验证电压档位,并将第二编程验证电压档位存储在存储区域内,也即用第二编程验证电压档位替代第一编程验证电压档位存储在该存储区域,在该存储单元的下次编程操作过程中,可使用第二编程验证电压档位对应的编程验证电压,对该存储单元进行编程验证,可以根据编程验证的次数及时调整编程验证电压档位,在存储单元的每次编程过程中,可以使存储单元的阈值电压尽快的达到编程验证电压之上,缩短存储单元的编程时间,提高编程效率,并进一步提高非易失性存储器的性能。
本说明书中的各个实施例均采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似的部分互相参见即可。对于系统实施例而言,由于其与方法实施例基本相似,所以描述的比较简单,相关之处参见方法实施例的部分说明即可。
以上对本发明所提供的一种非易失性存储器的编程方法和装置进行了详细介绍,本文中应用了具体个例对本发明的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本发明的方法及其核心思想;同时,对于本领域的一般技术人员,依据本发明的思想,在具体实施方式及应用范围上均会有改变之处,综上所述,本说明书内容不应理解为对本发明的限制。

Claims (10)

1.一种非易失性存储器的编程方法,其特征在于,所述方法包括:
接收编程指令,所述编程指令中包含需要对所述非易失性存储器内的存储单元进行编程操作的地址信息;
根据所述地址信息,获取与所述存储单元对应的第一编程验证电压档位;
根据所述第一编程验证电压档位,获取与所述第一编程验证电压档位对应的第一编程验证电压,使用所述第一编程验证电压对所述存储单元进行编程验证;
若验证未通过,则对所述存储单元进行编程操作,并将验证次数加1获得新的验证次数;
根据所述新的验证次数确定第二编程验证电压档位,所述第二编程验证电压档位是下次对所述存储单元进行编程操作时使用的编程验证电压档位。
2.根据权利要求1所述的编程方法,其特征在于,在所述对所述存储单元进行编程操作,并将验证次数加1获得新的验证次数之后,还包括:
若所述新的验证次数小于第一验证次数,则重复执行所述根据所述第一编程验证电压档位,获取与所述第一编程验证电压档位对应的第一编程验证电压,使用所述第一编程验证电压对所述存储单元进行编程验证,所述第一验证次数为最大验证次数;
若验证通过,则根据所述新的验证次数,确定所述第二编程验证电压档位。
3.根据权利要求2所述的编程方法,其特征在于,所述根据所述新的验证次数,确定所述第二编程验证电压档位,包括:
若所述新的验证次数大于第二验证次数且小于等于所述第一验证次数,则将所述第一编程验证电压档位减N,得到所述第二编程验证电压档位,其中N为正整数;或者,
若所述新的验证次数小于等于所述第二验证次数,则将所述第一编程验证电压档位确定为所述第二编程验证电压档位。
4.根据权利要求1至3任一项所述的编程方法,其特征在于,在所述接收编程指令之前,还包括:
在所述非易失性存储器内设置存储区域,所述存储区域用于存储所述非易失性存储器中的存储单元的第一编程验证电压档位。
5.根据权利要求4所述的编程方法,其特征在于,在所述根据所述新的验证次数确定第二编程验证电压档位之后,还包括:
将所述第二编程验证电压档位作为所述第一编程验证电压档位存储在所述存储区域。
6.一种非易失性存储器的编程装置,其特征在于,包括:
接收模块,用于接收编程指令,所述编程指令中包含需要对所述非易失性存储器内的存储单元进行编程操作的地址信息;
获取模块,用于根据所述地址信息,获取与所述存储单元对应的第一编程验证电压档位;
验证模块,用于根据所述第一编程验证电压档位,获取与所述第一编程验证电压档位对应的第一编程验证电压,使用所述第一编程验证电压对所述存储单元进行编程验证;
编程模块,用于若验证未通过,则对所述存储单元进行编程操作,并将验证次数加1获得新的验证次数;
确定模块,用于根据所述新的验证次数确定第二编程验证电压档位,所述第二编程验证电压档位是下次对所述存储单元进行编程操作时使用的编程验证电压档位。
7.根据权利要求6所述的编程装置,其特征在于,
所述验证模块还用于,在所述对所述存储单元进行编程操作,并将验证次数加1获得新的验证次数之后,若所述新的验证次数小于第一验证次数,则重复执行所述根据所述第一编程验证电压档位,获取与所述第一编程验证电压档位对应的第一编程验证电压,使用所述第一编程验证电压对所述存储单元进行编程验证,所述第一验证次数为最大验证次数;
所述确定模块,还用于若验证通过,则根据所述新的验证次数,确定所述第二编程验证电压档位。
8.根据权利要求7所述的编程装置,其特征在于,
所述确定模块具体用于,若所述新的验证次数大于第二验证次数且小于等于所述第一验证次数,则将所述第一编程验证电压档位减N,得到所述第二编程验证电压档位,其中N为正整数;或者,
若所述新的验证次数小于等于所述第二验证次数,则将所述第一编程验证电压档位确定为所述第二编程验证电压档位。
9.根据权利要求6至8任一项所述的编程装置,其特征在于,还包括:
设置模块,用于在所述接收编程指令之前,在所述非易失性存储器内设置存储区域,所述存储区域用于存储所述非易失性存储器中的存储单元的第一编程验证电压档位。
10.根据权利要求9所述的编程装置,其特征在于,还包括:
存储模块,用于在所述根据所述新的验证次数确定第二编程验证电压档位之后,将所述第二编程验证电压档位作为所述第一编程验证电压档位存储在所述存储区域。
CN201910356938.XA 2019-04-29 2019-04-29 一种非易失性存储器的编程方法和装置 Pending CN111863100A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910356938.XA CN111863100A (zh) 2019-04-29 2019-04-29 一种非易失性存储器的编程方法和装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910356938.XA CN111863100A (zh) 2019-04-29 2019-04-29 一种非易失性存储器的编程方法和装置

Publications (1)

Publication Number Publication Date
CN111863100A true CN111863100A (zh) 2020-10-30

Family

ID=72966397

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910356938.XA Pending CN111863100A (zh) 2019-04-29 2019-04-29 一种非易失性存储器的编程方法和装置

Country Status (1)

Country Link
CN (1) CN111863100A (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008152866A (ja) * 2006-12-18 2008-07-03 Spansion Llc 不揮発性記憶装置、および不揮発性記憶装置の制御方法
CN101752000A (zh) * 2008-10-21 2010-06-23 力晶半导体股份有限公司 非易失性半导体存储装置及其写入方法
CN102725798A (zh) * 2009-11-25 2012-10-10 桑迪士克技术有限公司 使用数量减少的验证操作来编程非易失性存储器
US20130016558A1 (en) * 2011-07-12 2013-01-17 Samsung Electronics Co., Ltd. Method of storing data in nonvolatile memory device and method of operating nonvolatile memory device
US20130336057A1 (en) * 2012-06-19 2013-12-19 Samsung Electronics Co., Ltd. Nonvolatile memory device and related method of operation
CN104916323A (zh) * 2014-03-13 2015-09-16 旺宏电子股份有限公司 编程多个存储单元及存储器的方法及该存储器
CN107017028A (zh) * 2015-12-18 2017-08-04 三星电子株式会社 非易失性存储器设备以及对其进行编程的方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008152866A (ja) * 2006-12-18 2008-07-03 Spansion Llc 不揮発性記憶装置、および不揮発性記憶装置の制御方法
CN101752000A (zh) * 2008-10-21 2010-06-23 力晶半导体股份有限公司 非易失性半导体存储装置及其写入方法
CN102725798A (zh) * 2009-11-25 2012-10-10 桑迪士克技术有限公司 使用数量减少的验证操作来编程非易失性存储器
US20130016558A1 (en) * 2011-07-12 2013-01-17 Samsung Electronics Co., Ltd. Method of storing data in nonvolatile memory device and method of operating nonvolatile memory device
US20130336057A1 (en) * 2012-06-19 2013-12-19 Samsung Electronics Co., Ltd. Nonvolatile memory device and related method of operation
CN104916323A (zh) * 2014-03-13 2015-09-16 旺宏电子股份有限公司 编程多个存储单元及存储器的方法及该存储器
CN107017028A (zh) * 2015-12-18 2017-08-04 三星电子株式会社 非易失性存储器设备以及对其进行编程的方法

Similar Documents

Publication Publication Date Title
US9466379B2 (en) Semiconductor device and operating method thereof
US7379342B2 (en) Flash memory device being programmed and verified using voltage higher than target/read threshold voltage to achieve uniform threshold voltage characteristic
US7274599B2 (en) NOR flash memory device using bit scan method and related programming method
US20100046300A1 (en) Reduction of quick charge loss effect in a memory device
JP5741427B2 (ja) 半導体記憶装置の試験方法及び半導体記憶装置
US20120230109A1 (en) Method of Setting Trim Codes for a Flash Memory and Related Device
KR20100056860A (ko) 비휘발성 메모리 소자의 프로그램 방법
JP2012022767A (ja) 不揮発性メモリブロックのソフトプログラム
US9257188B2 (en) Nonvolatile memory and memory system
JP7295267B2 (ja) マルチレベルセルnand型フラッシュメモリデバイスのプログラム方法及びmlc nand型フラッシュメモリデバイス
JP4510073B2 (ja) 記憶装置、および該記憶装置のリファレンスセル調整方法
CN111863093B (zh) 一种非易失性存储器的擦除方法和装置
KR101193060B1 (ko) 반도체 메모리 장치 및 그 구동 방법
JP2010027162A (ja) 不揮発性半導体メモリおよび不揮発性半導体メモリのデータ書込み方法
KR101212745B1 (ko) 플래시 메모리 장치 및 프로그램 검증 방법
JP5380510B2 (ja) 不揮発性半導体記憶装置
CN111863100A (zh) 一种非易失性存储器的编程方法和装置
CN111863101B (zh) 一种非易失性存储器的编程方法和装置
US8064262B2 (en) Semiconductor device and method using stress information
CN105097030A (zh) 存储器的编程校验方法和编程校验装置
CN109427405B (zh) 一种NOR Flash的编程方法和编程装置
CN111727477A (zh) 3d nand闪存的控制方法和控制器
CN106935269B (zh) 一种存储单元的编程方法
US20130033919A1 (en) Nonvolatile memory system and program method thereof
CN112102867B (zh) 非易失性存储装置及其抹除操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20201030

WD01 Invention patent application deemed withdrawn after publication