CN111863093B - 一种非易失性存储器的擦除方法和装置 - Google Patents

一种非易失性存储器的擦除方法和装置 Download PDF

Info

Publication number
CN111863093B
CN111863093B CN201910357582.1A CN201910357582A CN111863093B CN 111863093 B CN111863093 B CN 111863093B CN 201910357582 A CN201910357582 A CN 201910357582A CN 111863093 B CN111863093 B CN 111863093B
Authority
CN
China
Prior art keywords
erasing
verification
voltage
erase
verification voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910357582.1A
Other languages
English (en)
Other versions
CN111863093A (zh
Inventor
刘言言
许梦
付永庆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhaoyi Innovation Technology Group Co ltd
Hefei Geyi Integrated Circuit Co Ltd
Original Assignee
GigaDevice Semiconductor Beijing Inc
Hefei Geyi Integrated Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GigaDevice Semiconductor Beijing Inc, Hefei Geyi Integrated Circuit Co Ltd filed Critical GigaDevice Semiconductor Beijing Inc
Priority to CN201910357582.1A priority Critical patent/CN111863093B/zh
Publication of CN111863093A publication Critical patent/CN111863093A/zh
Application granted granted Critical
Publication of CN111863093B publication Critical patent/CN111863093B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/10Programming or data input circuits
    • G11C16/14Circuits for erasing electrically, e.g. erase voltage switching circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/34Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells

Abstract

本发明提供一种非易失性存储器的擦除方法和装置,包括:接收擦除指令,根据擦除指令中的地址信息获取存储区域内存储的存储单元的第一擦除验证电压档位;使用与第一擦除验证电压档位对应的第一擦除验证电压对存储单元进行擦除验证;如果验证未通过,则对存储单元进行擦除操作,并将验证次数加1,得到新的验证次数;根据新的验证次数确定第二擦除验证电压档位,第二擦除验证电压档位是存储单元下次擦除操作时使用的擦除验证电压档位。通过根据验证次数调整擦除验证电压,可以使存储单元的阈值电压在擦除过程中轻易的达到擦除验证电压之下,缩短存储单元的擦除时间,提高非易失性存储器的擦除效率。

Description

一种非易失性存储器的擦除方法和装置
技术领域
本发明涉及数据存储技术领域,特别是涉及一种非易失性存储器的擦除方法和装置。
背景技术
非易失性存储器是指断电以后,存储器内的信息仍然可以保存的存储芯片,非易失性存储器由浮栅晶体管构成,对存储器中的每个存储单元而言浮栅晶体管中的浮栅层中存储的电荷量决定了存储单元的阈值电压,而存储单元的阈值电压决定了存储单元中存储的数据是0,还是1。
现有技术中,对非易失性存储器中的存储单元进行擦除操作,擦除操作需要将该存储单元的阈值电压擦除到擦除验证电压之下,但是被擦除的存储单元的阈值电压会随着擦除次数的增加而降低,随着擦除次数的增加,在相同条件下,把单元擦除到相同的阈值电压范围,所需的时间会越来越长,甚至擦除不到擦除验证电压之下,降低了擦除的性能。
发明内容
本发明提供了一种非易失性存储器的擦除方法和装置,以解决现有技术中非易失性存储器的性能随擦写次数的增加而逐渐下降后造成擦除时间长,擦除效率低的问题。
为了解决上述问题,本发明实施例的第一方面,提供一种非易失性存储器的擦除方法,包括:
接收擦除指令,所述擦除指令中包含需要对所述非易失性存储器内的存储单元进行擦除操作的地址信息;
根据所述地址信息,获取与所述存储单元对应的第一擦除验证电压档位;
根据所述第一擦除验证电压档位,获取与所述第一擦除验证电压档位对应的第一擦除验证电压,使用所述第一擦除验证电压对所述存储单元进行擦除验证;
若验证未通过,则对所述存储单元进行擦除操作,并将验证次数加1获得新的验证次数;
根据所述新的验证次数,确定第二擦除验证电压档位,所述第二擦除验证电压档位是下次对所述存储单元进行擦除操作时使用的擦除验证电压档位。
本发明实施例第二方面,提供一种非易失性存储器的擦除装置,包括:
接收模块,用于接收擦除指令,所述擦除指令中包含需要对所述非易失性存储器内的存储单元进行擦除操作的地址信息;
获取模块,用于根据所述地址信息,获取与所述存储单元对应的第一擦除验证电压档位;
验证模块,用于根据所述第一擦除验证电压档位,获取与所述第一擦除验证电压档位对应的第一擦除验证电压,使用所述第一擦除验证电压对所述存储单元进行擦除验证;
擦除模块,用于若验证未通过,则对所述存储单元进行擦除操作,并将验证次数加1获得新的验证次数;
确定模块,用于根据所述新的验证次数,确定第二擦除验证电压档位,所述第二擦除验证电压档位是下次对所述存储单元进行擦除操作时使用的擦除验证电压档位。
与现有技术相比,本发明具有以下优点:
本发明实施例提供的非易失性存储器的擦除方法和装置,根据非易失性存储器中存储单元在擦除过程中的擦除验证次数,调整存储单元的擦除验证电压,可以使得存储单元在每次擦除过程中的阈值电压都能轻易的达到擦除验证电压之下,缩短存储单元的擦除时间,提高擦除效率,进一步提高非易失性存储器的性能。
附图说明
图1为现有技术中非易失性存储器的擦除方法的步骤流程图;
图2为现有技术中非易失性存储器系统的结构框图;
图3为本发明实施例所提供的产生擦除验证电压的电路图;
图4为本发明实施例所提供的一种非易失性存储器的擦除方法流程图;
图5为本发明实施例所提供的另一种非易失性存储器的擦除方法流程图;
图6为本发明实施例所提供的一种非易失性存储器的擦除装置的结构示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图和具体实施方式对本发明作进一步详细的说明。
为了更方便的介绍本发明实施例,在此首先针对现有技术中非易失性存储器的擦除方法的步骤流程进行说明。参照图1,图1为现有技术中非易失性存储器的擦除方法的步骤流程图。接收擦除指令后,首先对存储单元进行擦除验证,验证存储单元的阈值电压是否在擦除验证电压之下,如果验证通过,则说明待擦除的存储单元的阈值电压已经符合要求;如果擦除验证没有通过,则使用擦除电压对非易失性存储器中待擦除的存储单元进行擦除操作,擦除结束后,验证次数加1,得到新的验证次数,然后判断新的验证次数是否达到出厂时设定的最大验证次数,如果达到最大验证次数,则结束整个擦除操作,否则,进入擦除验证状态,重复擦除操作,直至擦除验证通过或达到最大验证次数,结束擦除操作。
在非易失性存储器的擦除过程中,存储单元的阈值电压需擦除到擦除验证电压之下。但是,采用现有技术提供的方案时,当非易失性存储器使用比较久后,随着擦除次数的增加,对非易失性存储器内各存储单元的擦写操作次数增加,使用同一擦除电压擦除时,存储单元的阈值电压会越来越高,逐渐接近甚至高于擦除验证电压,导致擦除过程中的阈值电压不易降低到擦除验证电压之下,从而使擦除时间越来越长,擦除效率降低,有些存储单元的阈值电压甚至无法擦除到擦除验证电压之下,导致擦除不成功,降低了非易失性存储器的性能。
其次,对本发明的应用场景进行介绍,本发明主要应用于非易失性存储器的擦除中。参照图2,图2为现有技术中非易失性存储器系统的结构框图,非易失性存储器系统主要包括控制器CPU,用于控制整个系统的运行;存储器控制器,用于执行数据在非易失性存储器的存储和检索,以及用于存储数据的非易失性存储器。
为了更清楚的介绍本发明实施例,在此结合图3介绍如何产生擦除验证电压。图3为本发明实施例所提供的产生擦除验证电压的电路图,参照图3,图3采用运算放大器进行电压的放大,图中301表示参考电压,参考电压301可以由设置的擦除验证电压档位控制产生。302表示由参考电压301产生的擦除验证电压。图中pump为电荷泵电路,用于调整运算放大器的输出电压,得到符合需求的擦除验证电压。
图4为本发明实施例所提供的一种非易失性存储器的擦除方法流程图;参照图4,本实施例中非易失性存储器的擦除方法,包括:
步骤S401、接收擦除指令,擦除指令中包含需要对非易失性存储器内的存储单元进行擦除操作的地址信息。
其中,该擦除指令是由控制器CPU发送的指令信息,该擦除指令中包含需要执行擦除操作的非易失性存储器中的某个具体的存储单元的地址信息。该擦除指令用于控制存储器控制器对该地址信息指向的存储单元执行擦除操作。擦除操作是指对存储单元施加擦除电压,使存储单元的阈值电压达到擦除验证电压以下,当存储单元的阈值电压达到擦除验证电压以下后,表示该存储单元中的数据已经被擦除。
示例的,在接收到擦除指令后,解析该擦除指令,获取擦除指令中的地址信息,根据该地址信息,确定需要执行擦除操作的存储单元。
步骤S402、根据地址信息,获取与存储单元对应的第一擦除验证电压档位。
其中,第一擦除验证电压档位为具体的档位值,每个档位对应一个具体的擦除验证电压值,存储器控制器可根据第一擦除验证电压档位产生具体的擦除验证电压,用于在擦除过程中执行擦除验证操作。
示例的,在擦除操作之前,预先在非易失性存储器中设置一个存储区域,用于存储该非易失性存储器中每个存储单元的第一擦除验证电压档位。在获取得到存储单元的地址信息后,根据该地址信息,读取存储区域内存储的与该地址信息对应的存储单元的第一擦除验证电压档位。
步骤S403、根据第一擦除验证电压档位,获取与第一擦除验证电压档位对应的第一擦除验证电压,使用第一擦除验证电压对存储单元进行擦除验证。
其中,擦除验证的目的是判断执行擦除操作的存储单元的阈值电压是否达到擦除验证电压之下。如果存储单元的阈值电压在擦除验证电压以下,表示该存储单元已经达到擦除要求,不需要执行擦除操作。如果该存储单元的阈值电压在擦除验证电压以上,则表示该存储单元未达到擦除要求,需要执行擦除操作。
示例的,在获取得到第一擦除验证电压档位后,获取与第一擦除验证电压档位对应的第一擦除验证电压,使用该第一擦除验证电压对存储单元进行擦除验证。参照图3,图3中的参考电压由第一擦除验证电压档位控制产生时,相应的,然后由该参考电压产生第一擦除验证电压。本实施例中通过使用该第一擦除验证电压,对该存储单元进行擦除验证。
步骤S404、若验证未通过,则对该存储单元进行擦除操作,并将验证次数加1获得新的验证次数。
其中,验证未通过,指的是存储单元的阈值电压未达到擦除验证电压之下,需要对该存储单元执行擦除操作,以使存储单元的阈值电压达到擦除验证电压之下。擦除操作是对存储单元施加擦除电压,降低存储单元的阈值电压。具体的擦除操作可参照现有技术中对非易失性存储器中的存储单元执行擦除操作的方法,本实施例对此不做约束。
示例的,在验证未通过时,对该存储单元执行擦除操作,将验证次数加1获得新的验证次数。其中,在每次擦除过程中,验证次数的初始值为零,对该存储单元执行一次擦除验证操作,对应的将验证次数加1,得到新的验证次数。
步骤S405、根据新的验证次数,确定第二擦除验证电压档位,第二擦除验证电压档位是下次对该存储单元进行擦除操作时使用的擦除验证电压档位。
其中,第二擦除验证电压档位是在本次擦除过程中确定,在下次擦除过程中对该存储单元执行擦除操作时使用的擦除验证电压档位,即第二擦除验证电压档位为该存储单元下次执行擦除操作中使用的第一擦除验证电压档位。
示例的,验证未通过,在得到新的验证次数之后,根据新的验证次数确定第二擦除验证电压。
需要说明的是,第二擦除验证电压档位对应的第二擦除验证电压可以大于第一擦除验证电压,从而在下次对存储单元进行擦除操作时使用第二擦除验证电压进行擦除验证。在存储单元的阈值电压随着擦除次数的增加,存储单元的阈值电压越来越高的情况下,通过改变擦除验证电压,使第二擦除验证电压大于第一擦除验证电压,从而使擦除过程中的阈值电压能轻易降低到擦除验证电压之下,从而使擦除时间缩短,提高了擦除效率。
本实施例提供的非易失性存储器的擦除方法,接收擦除指令,获取与存储单元对应的第一擦除验证电压档位,获取与第一擦除验证电压档位对应的第一擦除验证电压,使用第一擦除验证电压对存储单元进行擦除验证,若验证未通过,则对存储单元执行擦除操作,并将验证次数加1获得新的验证次数,同时根据新的验证次数,确定第二擦除验证电压档位。其中,在对该存储单元执行下次擦除操作时使用与第二擦除验证电压档位对应的擦除验证电压。本实施例提供的非易失性存储器的擦除方法,根据非易失性存储器中存储单元在擦除过程中的验证次数,调整对存储单元进行擦除验证时使用的擦除验证电压,可以使得存储单元在每次擦除操作过程中的阈值电压都轻易的达到擦除验证电压之下,缩短存储单元的擦除时间,提高擦除效率,进一步提高非易失性存储器的性能。
图5为本发明实施例所提供的另一种非易失性存储器的擦除方法流程图,参照图5,本实施例中非易失性存储器的擦除方法,包括:
步骤S501、在非易失性存储器内设置存储区域,存储区域用于存储非易失性存储器中的存储单元的第一擦除验证电压档位。
其中,存储区域可以是非易失性存储器中任意的某个存储区域。
示例的,在擦除操作前,在非易失性存储器中设置特定的存储区域,用于存储非易失性存储器中各存储单元的第一擦除验证电压档位。
步骤S502、接收擦除指令,擦除指令中包含需要对非易失性存储器内的存储单元进行擦除操作的地址信息。
步骤S503、根据地址信息,获取与存储单元对应的第一擦除验证电压档位。
步骤S504、根据第一擦除验证电压档位,获取与第一擦除验证电压档位对应的第一擦除验证电压,使用第一擦除验证电压对存储单元进行擦除验证。
步骤S505、判断验证是否通过。
其中,当存储单元的阈值电压在第一擦除验证电压之下时,擦除验证通过;存储单元的阈值电压在第一擦除验证电压之上时,擦除验证未通过。
示例的,判断擦除验证是否通过,若擦除验证通过则执行步骤S508、若擦除验证未通过,则执行步骤S506。
步骤S506、对存储单元进行擦除操作,并将验证次数加1获得新的验证次数。
示例的,在验证未通过时,对存储单元执行擦除操作,将验证次数加1获得新的验证次数。
步骤S507、确定新的验证次数是否小于第一验证次数。
其中,第一验证次数是预先设置的数值,指的是在每次擦除操作中,执行擦除验证的最大次数,第一验证次数可根据需求自行设置。
示例的,在获得新的验证次数后,判断新的验证次数是否小于第一验证次数。若新的验证次数小于第一验证次数,则返回执行步骤S504,若新的验证次数不小于第一验证次数,则执行步骤S508。
步骤S508、根据新的验证次数,确定第二擦除验证电压档位。
具体的,根据新的验证次数,确定第二擦除验证电压档位,可以通过如下方式实现:
一种方式为:若新的验证次数大于预设的第二验证次数且小于等于第一验证次数,则将第一擦除验证电压档位加N,得到第二擦除验证电压档位,其中N为正整数。
其中,第二验证次数小于第一验证次数,第二验证次数可根据需求自行设定。电压档位N是预先设置的每次增加的电压档位数,N为任意正整数。
需要说明的是,当新的验证次数大于第二验证次数且小于等于第一验证次数时,说明非易失性存储器中对应的存储单元性能下降比较明显,擦除时间较长,此时在每次擦除过程中,当验证次数大于第二验证次数时,对擦除验证电压档位增加N档,以增加下次擦除操作过程中的擦除验证电压,在下次擦除过程中,由于擦除验证电压的升高,存储单元的阈值电压可以更加容易的达到擦除验证电压之下,使得存储单元的擦除时间减少,擦除效率提高。
另一种方式为:若新的验证次数小于等于第二验证次数,则将第一擦除验证电压档位确定为第二擦除验证电压档位。
需要说明的是,当新的验证次数小于或等于第二验证次数时,说明对应存储单元的性能下降并不明显,每次擦除过程中的擦除时间较短,此时并不需要提高擦除验证电压,依旧以第一擦除验证电压档位作为下次擦除操作时使用的擦除验证电压档位。
步骤S509、将第二擦除验证电压档位作为第一擦除验证电压档位存储在存储区域。
示例的,当获得第二擦除验证电压档位后,将第二擦除验证电压档位作为新的第一擦除验证电压档位,并将新的第一擦除验证电压档位存储在存储区域内,以供该存储单元下次执行擦除操作时,读取该新的第一擦除验证电压档位,进行擦除验证。
本实施例所提供的非易失性存储器的擦除方法,在非易失性存储器中设置存储区域,用于存储该非易失性存储器中每个存储单元在执行擦除操作时使用的第一擦除验证电压档位,在对非易失性存储器中的存储单元执行擦除操作时,采用第一擦除验证电压档位对应的第一擦除验证电压,对存储单元进行擦除验证,根据擦除操作过程中的验证次数确定第二擦除验证电压档位,并将第二擦除验证电压档位存储在存储区域内,也即用第二擦除验证电压档位替代第一擦除验证电压档位存储在该存储区域,在该存储单元的下次擦除操作过程中,可使用第二擦除验证电压档位对应的擦除验证电压,对该存储单元进行擦除验证,可以根据擦除验证的次数及时调整擦除验证电压档位,在存储单元的每次擦除过程中,可以使存储单元的阈值电压尽快的达到擦除验证电压以下,缩短存储单元的擦除时间,提高擦除效率,并进一步提高非易失性存储器的性能。
图6为本发明实施例提供的一种非易失性存储器的擦除装置的结构示意图,参见图6,图6所示的擦除装置包括:接收模块601、获取模块602、验证模块603、擦除模块604和确定模块605。
接收模块601用于接收擦除指令,擦除指令中包含需要对非易失性存储器内的存储单元进行擦除操作的地址信息;获取模块602用于根据地址信息,获取与存储单元对应的第一擦除验证电压档位;验证模块603用于根据第一擦除验证电压档位,获取与第一擦除验证电压档位对应的第一擦除验证电压,使用第一擦除验证电压对存储单元进行擦除验证;擦除模块604用于若验证未通过,则对存储单元进行擦除操作,并将验证次数加1获得新的验证次数;确定模块605用于根据新的验证次数,确定第二擦除验证电压档位,第二擦除验证电压档位是下次对存储单元进行擦除操作时使用的擦除验证电压档位。
本实施例提供的非易失性存储器的擦除装置,接收擦除指令,获取与存储单元对应的第一擦除验证电压档位,获取与第一擦除验证电压档位对应的第一擦除验证电压,使用第一擦除验证电压对存储单元进行擦除验证,若验证未通过,则对存储单元执行擦除操作,并将验证次数加1获得新的验证次数,同时根据新的验证次数,确定第二擦除验证电压档位。其中,在对该存储单元执行下次擦除操作时使用与第二擦除验证电压档位对应的擦除验证电压进行擦除验证。本实施例提供的非易失性存储器的擦除方法,根据非易失性存储器中存储单元在擦除过程中的验证次数,调整对存储单元进行擦除验证时使用的擦除验证电压,可以使得存储单元在每次擦除操作过程中的阈值电压都轻易的达到擦除验证电压之下,缩短存储单元的擦除时间,提高擦除效率,进一步提高非易失性存储器的性能。
可选的,验证模块603还用于在对存储单元进行擦除操作,并将验证次数加1获得新的验证次数之后,若新的验证次数小于预设的第一验证次数,则重复执行根据第一擦除验证电压档位,获取与第一擦除验证电压档位对应的第一擦除验证电压,使用第一擦除验证电压对存储单元进行擦除验证,第一验证次数为最大验证次数;确定模块605还用于若验证通过,则根据新的验证次数,确定第二擦除验证电压档位。
可选的,确定模块605具体用于若新的验证次数大于预设的第二验证次数且小于等于第一验证次数,则将第一擦除验证电压档位加N,得到第二擦除验证电压档位,其中N为正整数;或者,若新的验证次数小于等于第二验证次数,则将第一擦除验证电压档位确定为第二擦除验证电压档位。
可选的,装置还可以包括设置模块。
设置模块用于在接收擦除指令之前,在所述非易失性存储器内设置存储区域,该存储区域用于存储非易失性存储器中的存储单元的第一擦除验证电压档位。
可选的,装置还可以包括存储模块。
存储模块用于在根据新的验证次数,确定第二擦除验证电压档位之后,将第二擦除验证电压档位作为第一擦除验证电压档位存储在存储区域。
本实施例所提供的非易失性存储器的擦除装置,在非易失性存储器中设置存储区域,用于存储该非易失性存储器中每个存储单元在执行擦除操作时使用的第一擦除验证电压档位,在对非易失性存储器中的存储单元执行擦除操作时,采用第一擦除验证电压档位对应的第一擦除验证电压,对存储单元进行擦除验证,根据擦除操作过程中的验证次数确定第二擦除验证电压档位,并将第二擦除验证电压档位存储在存储区域内,也即用第二擦除验证电压档位替代第一擦除验证电压档位存储在该存储区域,在该存储单元的下次擦除操作过程中,可使用第二擦除验证电压档位对应的擦除验证电压,对该存储单元进行擦除验证,可以根据擦除验证的次数及时调整擦除验证电压档位,在存储单元的每次擦除过程中,可以使存储单元的阈值电压尽快的达到擦除验证电压以下,缩短存储单元的擦除时间,提高擦除效率,并进一步提高非易失性存储器的性能。
本说明书中的各个实施例均采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似的部分互相参见即可。对于系统实施例而言,由于其与方法实施例基本相似,所以描述的比较简单,相关之处参见方法实施例的部分说明即可。
以上对本发明所提供的一种非易失性存储器的擦除方法和装置进行了详细介绍,本文中应用了具体个例对本发明的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本发明的方法及其核心思想;同时,对于本领域的一般技术人员,依据本发明的思想,在具体实施方式及应用范围上均会有改变之处,综上所述,本说明书内容不应理解为对本发明的限制。

Claims (8)

1.一种非易失性存储器的擦除方法,其特征在于,包括:
接收擦除指令,所述擦除指令中包含需要对所述非易失性存储器内的存储单元进行擦除操作的地址信息;
根据所述地址信息,获取与所述存储单元对应的第一擦除验证电压档位;
根据所述第一擦除验证电压档位,获取与所述第一擦除验证电压档位对应的第一擦除验证电压,使用所述第一擦除验证电压对所述存储单元进行擦除验证;
若验证未通过,则对所述存储单元进行擦除操作,并将验证次数加1获得新的验证次数;
若所述新的验证次数小于预设的第一验证次数,则重复执行所述根据所述第一擦除验证电压档位,获取与所述第一擦除验证电压档位对应的第一擦除验证电压,使用所述第一擦除验证电压对所述存储单元进行擦除验证,所述第一验证次数为最大验证次数;
若验证通过,则根据所述新的验证次数,确定第二擦除验证电压档位,其中,所述第二擦除验证电压档位对应的第二擦除验证电压大于所述第一擦除验证电压,所述第二擦除验证电压档位是下次对所述存储单元进行擦除操作时使用的擦除验证电压档位。
2.根据权利要求1所述的擦除方法,其特征在于,所述根据所述新的验证次数,确定所述第二擦除验证电压档位,包括:
若所述新的验证次数大于预设的第二验证次数且小于等于所述第一验证次数,则将所述第一擦除验证电压档位加N,得到所述第二擦除验证电压档位,其中N为正整数;或者,
若所述新的验证次数小于等于所述第二验证次数,则将所述第一擦除验证电压档位确定为所述第二擦除验证电压档位。
3.根据权利要求1至2中任一项所述的擦除方法,其特征在于,在所述接收擦除指令之前,还包括:
在所述非易失性存储器内设置存储区域,所述存储区域用于存储所述非易失性存储器中的存储单元的第一擦除验证电压档位。
4.根据权利要求3所述的擦除方法,其特征在于,在所述根据所述新的验证次数,确定第二擦除验证电压档位之后,还包括:
将所述第二擦除验证电压档位作为第一擦除验证电压档位存储在所述存储区域。
5.一种非易失性存储器的擦除装置,其特征在于,包括:
接收模块,用于接收擦除指令,所述擦除指令中包含需要对所述非易失性存储器内的存储单元进行擦除操作的地址信息;
获取模块,用于根据所述地址信息,获取与所述存储单元对应的第一擦除验证电压档位;
验证模块,用于根据所述第一擦除验证电压档位,获取与所述第一擦除验证电压档位对应的第一擦除验证电压,使用所述第一擦除验证电压对所述存储单元进行擦除验证;
所述验证模块,还用于在所述对所述存储单元进行擦除操作,并将验证次数加1获得新的验证次数之后,若所述新的验证次数小于预设的第一验证次数,则重复执行所述根据所述第一擦除验证电压档位,获取与所述第一擦除验证电压档位对应的第一擦除验证电压,使用所述第一擦除验证电压对所述存储单元进行擦除验证,所述第一验证次数为最大验证次数;
擦除模块,用于若验证未通过,则对所述存储单元进行擦除操作,并将验证次数加1获得新的验证次数;
确定模块,用于若验证通过,则根据所述新的验证次数,确定第二擦除验证电压档位,所述第二擦除验证电压档位是下次对所述存储单元进行擦除操作时使用的擦除验证电压档位;
所述确定模块,还用于若验证通过,则根据所述新的验证次数,确定所述第二擦除验证电压档位。
6.根据权利要求5所述的擦除装置,其特征在于,所述确定模块,具体用于若所述新的验证次数大于预设的第二验证次数且小于等于所述第一验证次数,则将所述第一擦除验证电压档位加N,得到所述第二擦除验证电压档位,其中N为正整数;或者,
若所述新的验证次数小于等于所述第二验证次数,则将所述第一擦除验证电压档位确定为所述第二擦除验证电压档位。
7.根据权利要求5至6中任一项所述的擦除装置,其特征在于,还包括:
设置模块,用于在所述接收擦除指令之前,在所述非易失性存储器内设置存储区域,所述存储区域用于存储所述非易失性存储器中的存储单元的第一擦除验证电压档位。
8.根据权利要求7所述的擦除装置,其特征在于,还包括:
存储模块,用于在所述根据所述新的验证次数,确定第二擦除验证电压档位之后,将所述第二擦除验证电压档位作为第一擦除验证电压档位存储在所述存储区域。
CN201910357582.1A 2019-04-29 2019-04-29 一种非易失性存储器的擦除方法和装置 Active CN111863093B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910357582.1A CN111863093B (zh) 2019-04-29 2019-04-29 一种非易失性存储器的擦除方法和装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910357582.1A CN111863093B (zh) 2019-04-29 2019-04-29 一种非易失性存储器的擦除方法和装置

Publications (2)

Publication Number Publication Date
CN111863093A CN111863093A (zh) 2020-10-30
CN111863093B true CN111863093B (zh) 2022-08-09

Family

ID=72965416

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910357582.1A Active CN111863093B (zh) 2019-04-29 2019-04-29 一种非易失性存储器的擦除方法和装置

Country Status (1)

Country Link
CN (1) CN111863093B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113360421B (zh) * 2021-06-23 2023-03-31 武汉新芯集成电路制造有限公司 闪存的擦除方法及系统、计算机存储介质

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08203286A (ja) * 1995-01-24 1996-08-09 Mitsubishi Denki Semiconductor Software Kk 不揮発性半導体記憶装置
KR100290283B1 (ko) * 1998-10-30 2001-05-15 윤종용 불휘발성 반도체 메모리 장치 및 그의 워드 라인 구동 방법
JP2002157890A (ja) * 2000-11-16 2002-05-31 Mitsubishi Electric Corp 不揮発性半導体記憶装置および不揮発性半導体記憶装置のデータ消去方法
KR20100064005A (ko) * 2008-12-04 2010-06-14 주식회사 하이닉스반도체 플래시 메모리 소자의 소거 방법
CN102930899B (zh) * 2009-02-11 2015-11-25 北京兆易创新科技股份有限公司 一种非易失存储器的擦除方法及装置
CN103390424A (zh) * 2012-05-08 2013-11-13 北京兆易创新科技股份有限公司 一种存储器的擦除/编程方法及装置
CN105006252A (zh) * 2014-04-17 2015-10-28 晶豪科技股份有限公司 抹除非易失性存储器的方法

Also Published As

Publication number Publication date
CN111863093A (zh) 2020-10-30

Similar Documents

Publication Publication Date Title
US9466379B2 (en) Semiconductor device and operating method thereof
JP6856400B2 (ja) 半導体記憶装置及びメモリシステム
KR101785448B1 (ko) 비휘발성 메모리 장치 및 이의 프로그램 방법
JP2008527611A (ja) 閾値幅調節のためのマルチレベルonoフラッシュプログラムアルゴリズム
US20060268620A1 (en) Program method of flash memory device
US8363477B2 (en) Method of setting trim codes for a flash memory and related device
KR20100056860A (ko) 비휘발성 메모리 소자의 프로그램 방법
US20100046300A1 (en) Reduction of quick charge loss effect in a memory device
JP5741427B2 (ja) 半導体記憶装置の試験方法及び半導体記憶装置
US20120002485A1 (en) Semiconductor memory device
CN101800077A (zh) 一种对闪存进行数据编程的方法和装置
CN111863093B (zh) 一种非易失性存储器的擦除方法和装置
US9257188B2 (en) Nonvolatile memory and memory system
JP2006260753A (ja) フラッシュメモリデバイスを動作させる方法
US20100259994A1 (en) Flash memory and data erasing method of the same
JP7295267B2 (ja) マルチレベルセルnand型フラッシュメモリデバイスのプログラム方法及びmlc nand型フラッシュメモリデバイス
KR101212745B1 (ko) 플래시 메모리 장치 및 프로그램 검증 방법
CN111863100A (zh) 一种非易失性存储器的编程方法和装置
CN105575427B (zh) 一种非易失性存储器的擦除方法
TWI528368B (zh) 抹除非揮發性記憶體之方法
CN111863101B (zh) 一种非易失性存储器的编程方法和装置
CN101354922B (zh) 电压供应电路、包括该电路的闪存设备以及电压供应方法
CN106935269B (zh) 一种存储单元的编程方法
US10438673B1 (en) Erasing method and storage medium
CN109427405B (zh) 一种NOR Flash的编程方法和编程装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: Room 101, Floor 1-5, Building 8, Yard 9, Fenghao East Road, Haidian District, Beijing 100094

Patentee after: Zhaoyi Innovation Technology Group Co.,Ltd.

Patentee after: HEFEI GEYI INTEGRATED CIRCUIT Co.,Ltd.

Address before: 100083 12 Floors, Block A, Tiangong Building, Science and Technology University, 30 College Road, Haidian District, Beijing

Patentee before: GIGADEVICE SEMICONDUCTOR(BEIJING) Inc.

Patentee before: HEFEI GEYI INTEGRATED CIRCUIT Co.,Ltd.