JP5337157B2

JP5337157B2 - 試験装置、及び試験方法

Info

Publication number: JP5337157B2
Application number: JP2010519652A
Authority: JP
Inventors: 賢仁田村
Original assignee: Advantest Corp
Current assignee: Advantest Corp
Priority date: 2008-07-09
Filing date: 2009-07-09
Publication date: 2013-11-06
Anticipated expiration: 2029-07-09
Also published as: WO2010004754A1; CN102317803A; JPWO2010004754A1; US20110128044A1

Description

本発明は、試験装置、試験方法、および位相シフタに関する。本発明は、特に、ＤＮＬを抑える試験装置、試験方法、位相シフタに関する。なお、本出願は、下記の日本出願に関連する。文献の参照による組み込みが認められる指定国については、下記の出願に記載された内容を参照により本出願に組み込み、本出願の一部とする。
特願２００８−１７９１６５出願日２００８年７月９日

下記特許文献１は、試験装置において、再生クロックに基づくストローブ信号を被試験デバイスの出力データのタイミング変動に追従させることを目的として、再生クロックと出力データとを同期させる。

公開特許公報特開２００５−２８５１６０号公報

しかしながら、ＰＬＬ（Phase-locked loop）を用いてクロックリカバリーを行うので以下のような問題が発生する。実際の仕様では、ループレイテンシを数ｎｓにおさえたいが、ＰＬＬのアクティブなローパスフィルタの帯域は数ＭＨｚが限界であり、数十ｎｓの位相遅れとなってしまう。また、ループレイテンシが遅れることにより、タイミングコンパレータにおけるタイミングマージンが少なくなり、ジッタトレランスの悪化の原因となる。

また、ＰＬＬでは、位相シフトの範囲は有限でありトラッキングレンジに制限がある。また、位相シフトの範囲以上に位相を進めたい場合は、ストローブ信号の周期の単位で一度位相を戻す必要がある。それにより、所定の位相に戻すまでの時間だけ位相が不安定になり、ＰＡＳＳ（パス）／ＦＡＩＬ（フェイル）も不定になってしまう。しがって、被試験デバイスを正確に試験することができない。

上記課題を解決するために、本発明の第１の形態においては、被試験デバイスを試験する試験装置であって、基準周波数を有し、前記被試験デバイスの動作を制御する基準クロックを発生する基準クロック源と、前記被試験デバイスが出力する出力データの位相と略等しい再生クロックを生成する再生クロック生成回路と、前記再生クロックに基づくストローブ信号が指示するタイミングで前記出力データの出力値を取得するデータ取得部と、前記データ取得部が取得した前記出力値を予め定められた期待値と比較する比較器と、前記比較器の比較結果に基づき前記被試験デバイスの良否を判定する判定部とを備え、前記再生クロック生成回路は、前記被試験デバイスが出力した前記出力データの位相と前記再生クロックの位相とを比較する位相比較器と、前記位相比較器の出力に基づき、前記再生クロックの位相が前記出力データの位相に同期するように制御信号を発生する制御信号発生部と、前記制御信号により前記基準クロックの位相を連続的に移相する位相シフタとを有する。あるいは、被試験デバイスを試験する試験装置であって、前記被試験デバイスの動作を制御する基準クロックを発生する基準クロック源と、前記被試験デバイスが出力する出力データの位相と略等しい再生クロックを生成する再生クロック生成回路と、前記再生クロックに基づくストローブ信号が指示するタイミングで前記出力データの出力値を取得するデータ取得部と、前記データ取得部が取得した前記出力値を予め定められた期待値と比較する比較器と、前記比較器の比較結果に基づき前記被試験デバイスの良否を判定する判定部とを備え、前記再生クロック生成回路は、前記被試験デバイスが出力した前記出力データの位相と前記再生クロックの位相とを比較する位相比較器と、前記位相比較器の出力に基づき、前記基準クロックの位相を連続的に移相する位相シフタと有する。

前記制御信号発生部は、前記制御信号として第１制御電圧および第２制御電圧を発生してもよく、前記位相シフタは、前記基準クロックの位相を所定角度だけ移相する移相器と、前記基準クロックと前記第１制御電圧とを乗算する第１乗算器と、前記移相器の出力と前記第２制御電圧とを乗算する第２乗算器と、前記第１乗算器および前記第２乗算器の各出力を加算する加算部とを含んでもよい。あるいは、前記位相比較器の出力に基づき、前記再生クロックの位相が前記出力データの位相に同期するように制御信号を発生する制御信号発生部をさらに備え、前記制御信号発生部は、前記制御信号として第１制御電圧および第２制御電圧を発生し、前記位相シフタは、前記基準クロックの位相を所定角度だけ移相する移相器と、前記基準クロックと前記第１制御電圧とを乗算する第１乗算器と、前記移相器の出力と前記第２制御電圧とを乗算する第２乗算器と、前記第１乗算器および前記第２乗算器の各出力を加算する加算部とを含んでもよい。

前記移相器は、前記基準クロックの位相を略９０度移相してもよい。前記位相シフタは、前記加算部の出力に含まれる高周波を除去するローパスフィルタをさらに含んでもよい。前記位相シフタは、前記加算部からの出力を分周する分周器をさらに含んでもよい。前記再生クロック生成回路からの前記再生クロックを分周する分周器をさらに備えてもよく、前記データ取得部には、前記分周器により分周された前記再生クロックに基づく前記ストローブ信号が指示するタイミングで前記出力データの出力値を取得してもよい。

上記課題を解決するために、本発明の第２の形態においては、被試験デバイスを試験する試験方法であって、前記被試験デバイスの動作を制御する基準クロックを発生する基準クロック発生段階と、前記被試験デバイスが出力する出力データの位相と略等しい再生クロックを生成する再生クロック生成段階と、前記再生クロックに基づくストローブ信号が指示するタイミングで前記出力データの出力値を取得するデータ取得段階と、前記データ取得段階で取得した前記出力値を予め定められた期待値と比較する比較段階と、前記比較段階の比較結果に基づき前記被試験デバイスの良否を判定する判定段階とを備え、前記再生クロック生成段階は、前記被試験デバイスが出力した前記出力データの位相と前記再生クロックの位相とを比較する位相比較段階と、前記位相比較段階の出力に基づき、前記再生クロックの位相が前記出力データの位相に同期するように制御信号を発生する制御信号発生段階と、前記制御信号により前記基準クロックの位相を連続的に移相する位相シフト段階とを有する。あるいは、被試験デバイスを試験する試験方法であって、基準周波数を有し、前記被試験デバイスの動作を制御する基準クロックを発生する基準クロック発生段階と、前記被試験デバイスが出力する出力データの位相と略等しい再生クロックを生成する再生クロック生成段階と、前記再生クロックに基づくストローブ信号が指示するタイミングで前記出力データの出力値を取得するデータ取得段階と、前記データ取得段階で取得した前記出力値を予め定められた期待値と比較する比較段階と、前記比較段階の比較結果に基づき前記被試験デバイスの良否を判定する判定段階とを備え、前記再生クロック生成段階は、前記被試験デバイスが出力した前記出力データの位相と前記再生クロックの位相とを比較する位相比較段階と、前記位相比較段階の出力に基づき、前記基準クロックの位相を連続的に移相する位相シフト段階とを有する。

前記位相比較段階の出力に基づき、前記再生クロックの位相が前記出力データの位相に同期するように制御信号を発生する制御信号発生段階をさらに備え、前記制御信号発生段階では、前記制御信号として第１制御電圧および第２制御電圧を発生し、前記位相シフト段階は、前記基準クロックの位相を所定角度だけ移相する移相段階と、前記基準クロックと前記第１制御電圧とを乗算する第１乗算段階と、前記移相段階での出力と前記第２制御電圧とを乗算する第２乗算段階と、前記第１乗算段階および前記第２乗算段階での各出力を加算する加算段階と、を含んでもよい。前記移相段階では、前記基準クロックの位相を略９０度移相してもよい。前記位相シフト段階は、前記加算段階の出力に含まれる高周波を除去するローパスフィルタリング段階をさらに含んでもよい。前記位相シフト段階は、前記加算段階からの出力を分周する分周段階をさらに含んでもよい。前記再生クロック生成段階からの前記再生クロックを分周する分周段階をさらに備え、前記データ取得段階では、前記分周段階により分周された前記再生クロックに基づく前記ストローブ信号が指示するタイミングで前記出力データの出力値を取得してもよい。

上記課題を解決するために、本発明の第３の形態においては、交流の入力信号が入力され、前記入力信号の位相を所定角度だけ移相する移相部と、前記入力信号および第１制御電圧が入力され、前記入力信号と前記第１制御電圧とを乗算する第１乗算部と、前記移相部の出力信号および第２制御電圧が入力され、前記移相部の前記出力信号と前記第２制御電圧とを乗算する第２乗算部と、前記第１乗算部および前記第２乗算部の各出力信号が入力され、前記各出力信号を加算する加算部とを備え、前記第１制御電圧および前記第２制御電圧により前記入力信号の位相を連続的に移相する。

前記移相部は、前記入力信号の位相を略９０度移相してもよい。前記加算部の出力に含まれる高周波を除去するローパスフィルタをさらに備えてもよい。

なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。

第１の実施の形態にかかるＩＱ変調器を用いた位相シフタ１０１の構成を示す。基準クロック、及び位相シフタ１０１の各構成部から出力される信号の信号波形の一例を示す。第１制御電圧及び第２制御電圧と移相させる角度との関係を示す。第２の実施の形態にかかる試験装置１１０の構成の一例を示す。第１制御電圧及び第２制御電圧とトラッキングレンジの関係を示す。分周器を位相シフタ１０１の中に設けたときの試験装置１１０のブロック図を示す。

１０１位相シフタ
１０２移相器
１０３第１乗算器
１０４第２乗算器
１０５加算器
１０６ローパスフィルタ
１０７基準クロック源
１１０試験装置
１１１レベルコンパレータ
１１２再生クロック生成回路
１１３データ取得部
１１４比較器
１１５判定部
１２１位相比較器
１２２制御信号発生部
１３０分周器
１５０ＤＵＴ
１００１信号波形
１００２信号波形
１００３信号波形
１００４信号波形
１００５信号波形
１００６信号波形

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

（第１の実施の形態）
図１は、第１の実施の形態にかかるＩＱ変調器を用いた位相シフタ１０１の構成を示す。位相シフタ１０１は、移相器１０２、第１乗算器１０３、第２乗算器１０４、加算器１０５、ローパスフィルタ１０６の各構成部を備える。

また、図１においては、位相シフタ１０１に信号波形を入力する基準クロック源１０７も示す。基準クロック源１０７は交流の信号を発生する。基準クロック源１０７が発生する交流の信号を基準クロックと呼ぶ。この基準クロックの周波数を基準周波数とする。基準クロック源１０７は、発生した基準クロックを移相器１０２、第１乗算器１０３に出力する。

図２は、基準クロック、及び位相シフタ１０１の各構成部から出力される信号の信号波形の一例を示す。図２の信号波形１００１は、基準クロック源１０７から出力される基準クロックの波形を示す。なお、基準クロックは矩形波でなくてもよい。

移相器１０２は、入力された基準クロックの位相を９０°移相させる。移相器１０２には、９０°移相した基準クロックを第２乗算器１０４に出力する。図２の信号波形１００２は、移相器１０２から出力される信号の信号波形を示す。信号波形１００２は、基準クロックの波形、つまり、信号波形１００１の位相より９０°遅延しているのがわかる。なお、移相器１０２は、９０°に限らず、所定の角度だけ移相するようにしてもよい。また、略９０°移相するようにしてもよい。

第１乗算器１０３には、基準クロック源１０７により発生された基準クロックと第１制御電圧が入力される。第１乗算器１０３は、入力された基準クロックと第１制御電圧を乗算する。基準クロックに第１制御電圧を乗算することにより、基準クロックの振幅を変える。第１乗算器１０３は乗算した信号を加算器１０５に出力する。

図２の信号波形１００３は、第１乗算器１０３から出力される信号の信号波形を示す。信号波形１００３は、信号波形１００１の位相と同じ位相であるが、振幅が異なることがわかる。図２では、信号波形１００３の振幅は、信号波形１００１の振幅と比べて小さい。

第２乗算器１０４には、移相器１０２により９０°移相された基準クロックと第２制御電圧が入力される。第２乗算器１０４は、入力された９０°移相された基準クロックと第２制御電圧を乗算する。９０°移相された基準クロックに第１制御電圧を乗算することにより、９０°移相された基準クロックの振幅を変える。第２乗算器１０４は、乗算した信号を加算器１０５に出力する。

図２の信号波形１００４は、第２乗算器１０４から出力される信号の信号波形を示す。信号波形１００４は、移相器１０２から出力される信号の信号波形１００２と同じ位相であるが、振幅が異なることがわかる。図２では、信号波形１００４の振幅は、信号波形１００２の振幅と比べて小さい。

加算器１０５は、第１乗算器１０３から出力された信号と、第２乗算器１０４から出力された信号とを加算する。加算器１０５は、加算した信号をローパスフィルタ１０６に出力する。図２の信号波形１００５は、加算器１０５から出力される信号の信号波形を示す。信号波形１００５は、信号波形１００３と信号波形１００５とが加算された信号波形であることがわかる。

ローパスフィルタ１０６は、クロック周波数の高周波を除去するパッシブなフィルタであってもよい。これにより、カットオフ周波数が数ＧＨｚ以上となる。ローパスフィルタは、加算器１０５から入力された信号の高周波を除去して出力する。図２の信号波形１００６は、ローパスフィルタ１０６から出力される信号の信号波形を示す。信号波形１００６は、加算器１０５から出力された信号の信号波形１００５の高周波が除去された波形であることがわかる。

点線で示された波形は基準クロックの位相を示しており、信号波形１００６を見ると、基準クロックの位相より３０°位相が遅延していることがわかる。この基準クロックをどのくらいの角度で移相させるかは、第１乗算器１０３、第２乗算器１０４に入力される第１制御電圧、第２制御電圧の値によって変えることができる。

図３は、第１制御電圧及び第２制御電圧と移相させる角度との関係を示す。第１制御電圧（Ｉ側）をｘ軸方向にとり、第２制御電圧（Ｑ側）をｙ軸方向にとる。ここで、第２制御電圧をｙ軸方向にとる理由は、第２制御電圧が９０°移相された基準クロックと乗算されることによる。

第１制御電圧の値及び第２制御電圧の値で示される点と原点（０，０）とを通る線と、ｘ軸とのなす角が移相させる角度となる。つまり、このなす角が位相シフタ１０１からの出力位相となる。第１制御電圧と第２制御電圧の値に応じて移相される角度が決まる。このように、第１制御電圧、第２制御電圧の値を変えることによって、任意の角度に移相することができる。また、３６０°全ての角度に移相することができる。

従来は、多段の遅延バッファによって位相をシフトしていたので、ノイズフロアが悪化してしまい、ランダムジッタが増える。これにより、遅延時間のリニアリティー誤差が大きかった。また、多段の遅延バッファによって遅延された各遅延信号をマルチプレクサがいずれかの遅延信号を選択して出力していたが、マルチプレクサによって選択される遅延信号が通ってきた経路の長さ如何によって、ＤＮＬ（Differential Nonlinearity）が大きく、遅延量の増加に伴い悪化して、遅延時間のリニアリティー誤差が大きかった。

これに対して、第１の実施の形態の位相シフタ１０１によれば、シフトしたいクロック信号を移相器１０２に入力して、直交する２つの信号を作り、第１制御電圧及び第２制御電圧の値によって、それぞれの信号の振幅を変えた後合成するので、任意の位相に連続的にシフトすることができる。また、シフト量は３６０°全ての位相にシフトすることができる。さらに、第１制御電圧及び第２制御電圧のリニアリティーは、遅延時間のリニアリティーに比べ簡単に改善することができるので、リニアリティー誤差を少なくすることができる。

（第２の実施の形態）
図４は、第２の実施の形態にかかる試験装置１１０の構成の一例を示す。なお、第１の実施の形態と同様の構成部について同一の符号を付している。試験装置１１０は、基準クロック源１０７、レベルコンパレータ１１１、再生クロック生成回路１１２、データ取得部１１３、比較器１１４、判定部１１５を備える。

基準クロック源１０７が発生する基準クロックは、被試験デバイス、つまり、ＤＵＴ１５０の動作の制御に使用される。即ち、基準クロック源１０７は、ＤＵＴ１５０の動作を制御する基準クロックを発生する。ＤＵＴ１５０は、基準クロック源１０７が発生した基準クロックに基づいて動作して出力データを出力する。

レベルコンパレータ１１１は、ＤＵＴ１５０から出力される出力データと予め定められた比較電圧とを比較して、２値の出力データを生成する。レベルコンパレータ１１１は、生成した出力データを、後述する再生クロック生成回路１１２の位相比較器１２１、及びデータ取得部１１３に出力する。

再生クロック生成回路１１２は、基準クロック源１０７が発生した基準クロックに基づいて、基準クロックの基準周波数に略等しく、且つ、出力データの位相と略等しい位相の再生クロックを生成する。再生クロック生成回路１１２は、生成した再生クロックをデータ取得部１１３に出力する。

データ取得部１１３は、送られてきた再生クロックに基づくストローブ信号が指示するタイミングで、ＤＵＴ１５０の出力データの出力値を取得する。データ取得部１１３は、取得した出力値を比較器１１４に出力する。データ取得部１１３は、タイミングコンパレータであってもよい。

この再生クロックに基づくストローブ信号とは、再生クロックの位相を遅延させた信号であってもよい。また、再生クロックそのものであってもよい。再生クロックの位相を遅延させた信号をストローブ信号とする場合は、データ取得部１１３に遅延回路を設け、この遅延回路が再生クロックからストローブ信号を生成するようにしてもよい。または、データ取得部１１３と再生クロック生成回路１１２の間に遅延回路を設け、この遅延回路が再生クロックからストローブ信号を生成してデータ取得部１１３に出力するようにしてもよい。

比較器１１４は、データ取得部１１３から送られてきた出力値と予め定められた期待値とを比較してフェイルデータ又はパスデータを判定部１１５に出力する。判定部１１５は、比較器１１４の比較結果に基づいてＤＵＴ１５０の良否を判定する。また、比較器１１４は、期待値を外部から取得し、取得した期待値と出力値とを比較してもよい。

次に、再生クロック生成回路１１２について説明する。再生クロック生成回路１１２は、位相シフタ１０１、位相比較器１２１、制御信号発生部１２２を備える。なお、第２の実施の形態では位相シフタ１０１から出力される信号を再生クロックと呼ぶ。つまり、位相シフタ１０１は再生クロックを生成する。

位相比較器１２１には、レベルコンパレータ１１１から出力される出力データと位相シフタ１０１から出力される再生クロックとが入力される。位相比較器１２１は、入力された出力データと再生クロックの位相とを比較する。そして、位相比較器１２１は、位相のずれを比較結果として制御信号発生部１２２に出力する。

制御信号発生部１２２は、位相比較器１２１から出力された比較結果に基づいて、再生クロックの位相が出力データの位相に同期するような制御信号を発生する。そして、制御信号発生部１２２は、発生した制御信号を位相シフタ１０１に出力する。制御信号発生部１２２は、制御信号として第１制御電圧と第２制御電圧を発生する。そして、制御信号発生部１２２は、第１制御電圧を位相シフタ１０１の第１乗算器１０３に、第２制御電圧を位相シフタ１０１の第２乗算器１０４に出力する。

位相シフタ１０１は、制御信号発生部１２２から出力された制御信号に基づいて基準クロックの位相を連続的に移相して再生クロックを生成する。具体的には、位相シフタ１０１の第１乗算器１０３は、出力された第１制御電圧と基準クロックとを乗算して加算器１０５に出力する。また、第２乗算器１０４は入力された第２制御電圧と位相が９０°移相した基準クロックとを乗算して加算器１０５に出力する。

加算器１０５は、入力された信号を加算してローパスフィルタ１０６に出力する。ローパスフィルタ１０６は高周波をカットして出力する。このローパスフィルタ１０６から出力された信号が再生クロックとして、データ取得部１１３、位相比較器１２１に入力される。

図５は、第１制御電圧及び第２制御電圧とトラッキングレンジの関係を示す。第１制御電圧（Ｉ側）をｘ軸方向にとり、第２制御電圧（Ｑ側）をｙ軸方向にとる。ここで、第２制御電圧をｙ軸方向にとる理由は、第２制御電圧が９０°移相された基準クロックと乗算されることによる。第１制御電圧及び第２制御電圧で決まる角度が移相させる角度であり、位相シフタ１０１からの出力位相となる。図５を見るとわかるように、第１制御電圧、第２制御電圧の値を変えることにより、不連続点を作ることなく位相を回し続けることができるので、トラッキングレンジを無限大にすることが可能となる。

このように、位相比較器１２１は、ＤＵＴ１５０の出力データと再生クロックとの位相を比較する。制御信号発生部１２２は、この比較結果に基づいて、出力データの位相と再生クロックの位相とが同期するように、第１制御電圧及び第２制御電圧を発生させて第１乗算器１０３、第２乗算器１０４にそれぞれ出力する。これにより、位相シフタ１０１は精度よく出力データの位相と同期した位相の再生クロックを生成することができ、再生クロック、ストローブ信号をＤＵＴ１５０の出力データのタイミング変動に追従させることができる。さらに、被試験デバイスを正確に試験することができる。

また、ＩＱ変調器での位相遅れは数十ｐｓオーダとなり、クロックリカバリーにＩＱ変調器を用いたので、ループレイテンシを小さくすることができる。また、ＩＱ変調器を用いることにより、カットオフ周波数が数ＧＨｚ以上のローパスフィルタを用いることができるので、位相遅れは数十ｐｓとなり、ループレイテンシを小さくすることができる。また、データ取得部１１３におけるタイミングマージンが小さくなり、ジッタトレランスの悪化を少なくすることができる。また、ＩＱ変調器を用いることにより、トラッキングレンジを無限大にすることができる。したがって、試験装置の試験性能を向上させることができる。

なお、上記第２の実施の形態を、以下のような態様に変形してもよい。

（１）１つの基準クロック源１０７により発生された基準クロックを位相シフタ１０１に入力し、また、該基準クロックを用いてＤＵＴ１５０の動作を制御するようにしたが、位相シフタに入力される基準クロックを発生させるクロック源とは別個にＤＵＴ１５０の動作を制御する基準クロックを発生する基準クロック源を設けるようにしてもよい。

（２）上記変形例（１）において、位相シフタ１０１に入力される基準クロックの周波数と、ＤＵＴ１５０の動作を制御する基準クロックの周波数とが同一でなくてもよい。位相シフタ１０１に入力される基準クロックの周波数と、ＤＵＴ１５０の動作を制御する基準クロックの周波数とが略等しくてもよい。

（３）分周器をローパスフィルタ１０６の後に設けるようにしてもよい。図６は、分周器を位相シフタ１０１の中に設けたときの試験装置１１０のブロック図を示す。この場合は、分周器１３０が出力する信号を再生クロックと呼び、分周器１３０は再生クロックをデータ取得部１１３及び位相比較器１２１に出力する。

また、分周器１３０を、再生クロック生成回路１１２の外側に設けるようにしてもよい。この場合は、再生クロック生成回路１１２は再生クロックを位相比較器１２１及び分周器１３０に出力し、分周器は分周した再生クロックをデータ取得部１１３に出力する。

これにより、位相シフタ１０１に入力される基準クロックの周波数と、ＤＵＴ１５０の動作を制御する基準クロックとの周波数を、分周器１３０による分周に応じて異ならせることができる。例えば、分周器１３０により周波数を１／Ｎ倍にする場合は、ＤＵＴの動作を制御する基準クロックの周波数を、位相シフタ１０１に入力される基準クロックの周波数の１／Ｎ倍にすることができる。なお、Ｎは自然数であってよい。

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。

Claims

被試験デバイスを試験する試験装置であって、
前記被試験デバイスの動作を制御する基準クロックを発生する基準クロック源と、
前記被試験デバイスが出力する出力データの位相と略等しい再生クロックを生成する再生クロック生成回路と、
前記再生クロックに基づくストローブ信号が指示するタイミングで前記出力データの出力値を取得するデータ取得部と、
前記データ取得部が取得した前記出力値を予め定められた期待値と比較する比較器と、
前記比較器の比較結果に基づき前記被試験デバイスの良否を判定する判定部と
を備え、
前記再生クロック生成回路は、
前記被試験デバイスが出力した前記出力データの位相と前記再生クロックの位相とを比較する位相比較器と、
前記位相比較器の出力に基づき、前記再生クロックの位相が前記出力データの位相に同期するように、制御信号として第１制御電圧および第２制御電圧を発生する制御信号発生部と、
前記位相比較器の出力に基づき、前記基準クロックの位相を移相した前記再生クロックを出力する位相シフタと
を有し、
前記位相シフタは、
前記基準クロックの位相を所定角度だけ移相する移相器と、
前記基準クロックと前記第１制御電圧とを乗算する第１乗算器と、
前記移相器の出力と前記第２制御電圧とを乗算する第２乗算器と、
前記第１乗算器および前記第２乗算器の各出力を加算する加算部と、
を含む試験装置。
前記移相器は、前記基準クロックの位相を略９０度移相する
請求項１に記載の試験装置。
前記位相シフタは、前記加算部の出力に含まれる高周波を除去するローパスフィルタをさらに含む
請求項１または２に記載の試験装置。
前記位相シフタは、前記加算部からの出力を分周する分周器をさらに含む
請求項１から３のいずれか一項に記載の試験装置。
前記再生クロック生成回路からの前記再生クロックを分周する分周器をさらに備え、
前記データ取得部は、前記分周器により分周された前記再生クロックに基づく前記ストローブ信号が指示するタイミングで前記出力データの出力値を取得する
請求項１から４のいずれか一項に記載の試験装置。
被試験デバイスを試験する試験方法であって、
基準周波数を有し、前記被試験デバイスの動作を制御する基準クロックを発生する基準クロック発生段階と、
前記被試験デバイスが出力する出力データの位相と略等しい再生クロックを生成する再生クロック生成段階と、
前記再生クロックに基づくストローブ信号が指示するタイミングで前記出力データの出力値を取得するデータ取得段階と、
前記データ取得段階で取得した前記出力値を予め定められた期待値と比較する比較段階と、
前記比較段階の比較結果に基づき前記被試験デバイスの良否を判定する判定段階と、
を備え、
前記再生クロック生成段階は、
前記被試験デバイスが出力した前記出力データの位相と前記再生クロックの位相とを比較する位相比較段階と、
前記位相比較段階の出力に基づき、前記再生クロックの位相が前記出力データの位相に同期するように、制御信号として第１制御電圧および第２制御電圧を発生する制御信号発生段階と、
前記位相比較段階の出力に基づき、前記基準クロックの位相を移相した前記再生クロックを出力する位相シフト段階と
を有し、
前記位相シフト段階は、
前記基準クロックの位相を所定角度だけ移相する移相段階と、
前記基準クロックと前記第１制御電圧とを乗算する第１乗算段階と、
前記移相段階での出力と前記第２制御電圧とを乗算する第２乗算段階と、
前記第１乗算段階および前記第２乗算段階での各出力を加算する加算段階と、
を含む試験方法。
前記移相段階では、前記基準クロックの位相を略９０度移相する
請求項６に記載の試験方法。
前記位相シフト段階は、前記加算段階の出力に含まれる高周波を除去するローパスフィルタリング段階をさらに含む
請求項６または７に記載の試験方法。
前記位相シフト段階は、前記加算段階からの出力を分周する分周段階をさらに含む
請求項６から８のいずれか一項に記載の試験方法。
前記再生クロック生成段階からの前記再生クロックを分周する分周段階をさらに備え、
前記データ取得段階では、前記分周段階により分周された前記再生クロックに基づく前記ストローブ信号が指示するタイミングで前記出力データの出力値を取得する
請求項６から９のいずれか一項に記載の試験方法。