JPH0771033B2 - ダイバーシチ受信回路 - Google Patents

ダイバーシチ受信回路

Info

Publication number
JPH0771033B2
JPH0771033B2 JP1075918A JP7591889A JPH0771033B2 JP H0771033 B2 JPH0771033 B2 JP H0771033B2 JP 1075918 A JP1075918 A JP 1075918A JP 7591889 A JP7591889 A JP 7591889A JP H0771033 B2 JPH0771033 B2 JP H0771033B2
Authority
JP
Japan
Prior art keywords
phase
data
signal
detection
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1075918A
Other languages
English (en)
Other versions
JPH02253727A (ja
Inventor
茂樹 斉藤
泰 山尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP1075918A priority Critical patent/JPH0771033B2/ja
Priority to PCT/JP1990/000393 priority patent/WO1990011656A1/ja
Priority to DE69015535T priority patent/DE69015535T2/de
Priority to EP90904948A priority patent/EP0419674B1/en
Priority to US07/613,704 priority patent/US5203023A/en
Priority to KR1019900702532A priority patent/KR960004318B1/ko
Priority to CA002029876A priority patent/CA2029876C/en
Publication of JPH02253727A publication Critical patent/JPH02253727A/ja
Priority to KR907002532A priority patent/KR920700502A/ko
Publication of JPH0771033B2 publication Critical patent/JPH0771033B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Radio Transmission System (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、無線伝送におけるダイバーシチ受信回路に利
用され、特に、角度変調された搬送波によりディジタル
信号の伝達を行う回線において、その伝送特性を向上さ
せるためのダイバーシチ受信回路に関する。
〔従来の技術〕
無線通信回路では、伝送媒体として電波を用いているた
め、フェージングや干渉等によって受信信号のレベル変
動や位相変動が発生し、伝送特性が劣化することがあ
る。このような伝送特性の劣化に対しては、ダイバーシ
チ受信方式が有効であることが知られている。
最も代表的なダイバーシチ受信方式は、互いに独立に変
動する複数のフェージング波の中から、受信レベルが最
も高いフェージング波を瞬時瞬時選択して受信する選択
ダイバーシチ受信方式である。これは受信レベルが高い
程、、S/N(信号/雑音)が高くかつ位相変動が少なく
なり、伝送品質が高くなると予想されることに基づいて
いる。
第13図に従来の典型的な2ブランチ選択ダイバーシチ受
信回路を示す。二つのアンテナ39および39aは互いに独
立したフェージング波を得られるように適当な距離をあ
けて受信機38および38aが設置されている。受信レベル
の検出手段としては、中間周波数の増幅器としてログア
ンプ33および33aを使用する。ログアンプ33および33aは
受信レベルのデシベル値に比例した直流電圧を出力する
手段を備えており、二つのログアンプ33および33aの出
力電圧をレベル比較器35で比較することによって、受信
レベルの比較を行うことができる。さらに、その比較出
力によって、受信レベルが高い方の検波器37または37a
から検波出力をダイバーシチスイッチ35で選択する。こ
れによりS/Nが高くかつ位相変動の少ない検波出力を絶
えず出力端子36に得ることができる。なお、第13図にお
いて、31および32は変調信号入力(1)端子および変調
信号入力(2)端子である。
〔発明が解決しようとする問題点〕
しかし、受信レベルをブランチ判定の情報として用いた
場合、以下の欠点が生じる。
まず、ログアンプ33および33aの特性として広い受信レ
ベルにわたるレベル検出性能が要求される。しかし、現
実のログアンプは受信レベルが特に高い領域や特に低い
領域ではレベル検出特性が飽和したり、中間の領域にお
いても直線からのずれを生じることが多い。このような
領域では、ブランチ間の受信レベルが異なるにもかかわ
らず出力電圧の差が少なくなり正確な受信レベルの比較
ができなくなる。また、広い受信レベルにわたりログア
ンプのレベル検出特性をブランチ間で一致させることが
難しいため、不一致の程度が著しい領域では受信レベル
の比較結果に誤りが発生し、ダイバーシチの効果が減少
する欠点がある。
次に、第13図において、片ブランチのログアンプ33aま
たは検波器37aが調整不良あるいは経年変化による劣化
等で歪が増え、このブランチの検波特性が劣化したよう
な場合を考えると、受信レベルのみを比較して検波器37
aの方に切り替えるとかえってS/Nが低下したり位相変動
が大きくなる欠点がある。
また、受信レベルの比較によるダイバーシチは、受信レ
ベルの低下以下の原因で伝送特性が劣化する場合におい
ては効果がなかった。例えば、同一チャネル干渉に対す
る効果を考えると、一般的には受信レベルが高い方が干
渉波の影響が少ないので、アイバーシチ効果を得ること
ができる。しかし、干渉波もフェージングによってレベ
ルが変動するので、第14図(a)に示すように受信レベ
ルが高い方が受信レベルが低い同図(b)に比べてC/I
(希望波レベル/干渉波レベル)が小さくなり、誤りが
発生する確率が高くなる場合が存在する。このような場
合、受信レベル比較によるダイバーシチを用いてもその
効果を得ることができない欠点がある。
さらに、二つのブランチの受信入力信号レベルがいずれ
も低い場合、受信レベル比較は熱雑音によって動作し、
平均受信レベルの正確な比較出力が得られなくなる。例
えば、第15図(a)、(b)および(c)に示すよう
に、希望波レベルがほとんど同じでも熱雑音が多い場
合、その雑音ベクトルによってレベルが変動する。そし
てこの比較出力によってダイバーシチを行うと逆に伝送
特性を劣化させる場合が生じる欠点がある。
本発明の目的は、前記の欠点を除去することにより、受
信レベルを検出することなくダイバーシチ効果を得るこ
とができ、さらに、フェージングのみならず伝送回線に
影響する全ての要因に対してその効果を得ることが可能
なダイバーシチ受信回路を提供することにある。
〔問題点を解決するための手段〕
本発明は、角度変調された搬送波によりディジタル信号
の伝達を行う通信回線で、変動の小さい信号を選択する
選択手段を備えたダイバーシチ回路において、前記選択
手段は、ダイバーシチ方式に対応して、複数の角度変調
波と基準移送信号との瞬時の相対位相を示す複数の相対
位相データと、複数の検波データとを出力する一つある
いは複数の位相検出手段と、複数の前記相対位相データ
を比較して比較データを出力する位相データ比較手段
と、この位相データ比較手段からの比較データに基づい
て、複数の前記検波データのうちから一つを選択、ある
いは前記検波データに重み付けをして合成する選択・合
成手段とを備えたことを特徴とする。
また本発明は、選択手段として、角度変調波と基準位相
信号との瞬時の相対位相を示す相対位相データと、検波
データを出力する複数の位相検出手段と、複数の前記相
対位相データを比較して比較データを出力する位相デー
タ比較手段と、この位相データ比較手段からの比較デー
タに基づいて、複数の前記位相検出手段から出力される
検波データのうち一つを選択、あるいは各検波データに
重み付けをして合成する選択・合成回路とを含むことが
できる。
また本発明は、選択手段として、τ時間ずつ遅延させて
同じデータをn回伝送する角度変調波を入力としてこと
角度変調波と基準位相信号との瞬時の相対位相を示す相
対位相データと、検波データとを出力する一つの位相検
出手段と、この位相検出手段の時刻t1における相対位相
データと時刻t1から(k・τ)時間前の相対位相データ
(k=1、2…、n=1とする)とを比較して比較デー
タを出力する位相データ比較手段と、この位相データ比
較手段からの比較データに基づいて、前記位相検出手段
の時刻t1における検波データと時刻t1から(k・τ)時
間前の検波データのうちから一つを選択、あるいは各検
波データに重み付けをして合成する選択・合成回路とを
含むことができる。
〔作用〕
本発明においては、位相検出手段、位相データ比較手段
および選択・合成手段により、フェージング等によって
独立にレベルおよび位相が変動する複数の角度変調波か
ら位相情報を検出し、その位相情報を比較して、複数の
検波データから単一データを選択、あるいは各検波デー
タに重み付けをして合成して出力する。これは、前記位
相情報は、例えば第7図にその一例を示すように、伝送
特性と一定の関係を有することの知見に基づいている。
これにより、本発明によるダイバーシチ回路は、角度変
調波から位相情報をダイバーシチの選択・合成情報とし
て用いるので、受信レベル検出が不要となる。また、位
相情報は伝送特性と直接関係があるので、フェージング
だけでなく干渉や熱雑音のように伝送特性が独立に変化
するものに対してもダイバーシチの効果を得ることが可
能となる。
〔実施例〕
以下、本発明の実施例について図面を参照して説明す
る。
第1図は本発明の第一実施例を示すブロック構成図で、
ダイバーシチブランチ数n=2の場合を示す。
本第一実施例は、角度変調された搬送波によりディジタ
ル信号の伝送を行う通信回線で、変動の小さい信号を選
択する選択手段を備えたダイバーシチ回路において、前
記選択手段として、本発明の特徴とするところの、変調
信号入力(1)端子1および変調信号入力(2)端子2
にそれぞれ入力される二つの変調信号と、基準位相信号
との瞬時の相対位相を示す二つの相対位相データと、二
つの検波データとを出力する二つの位相検出手段3およ
び3aと、二つの前記相対位相データを比較して比較デー
タを出力する位相データ比較手段としての位相データ比
較回路4と、この位相データ比較回路4からの比較デー
タに基づいて、二つの前記検波データのうちから一つを
選択、あるいは前記検波データに重み付けをして合成し
て出力端子6へ出力する選択・合成手段としての選択・
合成回路5とを含んでいる。そして、位相検出手段3お
よび3aは、それぞれ相対位相データを出力する相対位相
検出回路8および8aと、検波データを出力する検波回路
7および7aとを含んでいる。
次に、各回路の具体的構成とその動作について説明す
る。
第2図は位相検出手段3の一例を示すブロック構成図
で、位相検出手段3aも同じである。
検波回路7は角度変調波としてQPSK信号を例にとって構
成した場合の同期検波回路であり、乗算器7−1、7−
2および7−3と、ローパスフィルタ(LPF)7−4、
7−5および7−6と、π/2位相シフト回路(π/2)7
−7と、電圧制御発振器(VCO)7−8と、識別回路7
−9とを含み、再生した搬送波で角度変調波の検波を行
っている。
相対位相検出回路8は、n個の遅延線(D)9−1〜9
−nを含む位相シフト回路9と、(n+1)個のフリッ
プフロップ10−1〜10−(n+1)を含むサンプル回路
10とを含んでいる。
位相シフト回路9では、再生搬送波を基準位相信号とし
てその半周期をn分割するように遅延線9−1〜9−n
を用いてシフトし信号C0〜Cnを出力する。次に、サンプ
ル回路10においてそれらの位相シフトした信号C0〜Cn
角度変調波をフリップフロップ10−1〜10−(n+1)
でサンプルし、そのサンプル出力を相対位相データ{Q0
…Qn}として出力する。その相対位相データによって角
度変調波の位相が基準位相信号の位相に対してどこに位
置しているかを決定できる。
第3図(a)および(b)に相対位相検出回路3の動作
原理を示す。例えば、搬送波の周波数が45kHz(1周期
=2197.8nsec)の場合、各遅延線9−1〜9−nの遅延
量を109.9nsecに設定すれば、搬送波の半周期を18度づ
つシフトした再生搬送波が得られる。これらの位相シフ
トした信号C0〜Cnによって第3図(a)に示すように、
搬送波の1周期が20の位相領域に分割される。ここで、
第3図(b)に示すように、角度変調波の信号の立ち上
がりエッジが図中に示す位相領域に位置している場合、
サンプル回路10としてフリップフロップ10−1〜10−
(n+1)を使用すれば、その相対位相データ{Q0
Qn}は0000111111となる。この相対位相データ{Q0
Qn}は角度変調波の位相の位置によってすべて異なるた
め、逆にこの相対位相データ{Q0…Qn}から角度変調波
と再生搬送波の位相関係を求めることができる。
なお、位相シフト回路9としては、複数の遅延線を接続
して構成する他に、シフトレジスタを使用することもで
きる。この場合の位相検出手段3の具体的回路例を第4
図に示す。シフトレジスタを使用する場合、まず、検波
回路7内の電圧制御発振器(VCO)7−8として搬送波
周波数fcのm倍の周波数を出力できるようにし、さらに
分周器(1/m)7−10によりm分周して再生搬送波を求
めるように構成する。電圧制御発振器7−8の出力信号
を位相シフト回路9のシフトレジスタのクロックとして
用いれば、再生搬送波を電圧制御発振器7−8の出力信
号の1周期ごとにシフトさせることができる。また、サ
ンプル回路10は、フリップフロップの他にEX−OR回路と
ローパスフィルタを用いても構成できる。
位相データ比較回路4では位相検出手段3と位相検出手
段3aとのそれぞれの相対位相データを比較し、選択・合
成回路5によってどちらか一方の検波データを選択す
る。比較方法としては、その時点においてあらかじめ取
りうる位相の領域が既知の場合、その位相値からの偏差
が最も少ないブランチを選択するようにする。
例えば、QPSK信号の場合、信号空間上における信号位相
は第5図に示すように四つの位相点のみで示される。な
お、QPSK信号をロールオフフィルタで帯域制限した場合
でも最適識別タイミングにおいてのみ注目すれば、やは
り四つの位相点のみで示される。復調側でI軸あるいは
Q軸に相当する搬送波が再生できればこの四つの位相領
域は既知となる。このQPSK信号がフェージング等が存在
する伝送回線を通過すると、第6図に示すように位相が
四つの位相点からランダムに変動する。
従って、位相の偏差が大きい程、フェージングによる影
響も大きいと考えられる。斜線で示した位相領域にずれ
る回数をフェージング周波数に対して測定すると第7図
に示すようになる。フェージング周波数が大きい程、位
相が変動する頻度が増加し、位相偏差の大きさによって
フェージングによる影響が予測できることがわかる。
以上はフェーシングによって位相が変動する場合を示し
たが、この方法はフェージングだけでなく、熱雑音や干
渉のような他の要因で位相が変動する場合においても、
その変動が二つのブランチで独立ならばデイバーシチ効
果が期待できる。
ブランチの判定の方法としては、次に示す方法が考えら
れる。
(1)ビットストリームから判断する方法 ある一定期間の連続したビット(ビットストリー
ム)の間、本来取りえない位相領域に変動するビットの
数を計測し、その計数値が少ない方のブランチをより品
質の高い検波が行われていると判定し、そのビットスト
リームのデータを選択する。ただし、ビットストリーム
の設定の方法は、第8図(a)および(b)に示すよう
に時刻をt1〜t11、およびデータをD1〜D11としたとき、
第8図(c)に示すように、1ビットずつシフトしなが
ら設定し、選択されたビットストリームの中心における
データを選択する方法と、第8図(d)に示すようにビ
ットストリームごとに設定し、そのビットストリーム全
体のデータを選択する方法が考えられる。なお、本方法
と逆の論理となる「ある一定期間の連続したビットの
間、本来取りうるべき位相領域に留まるビットの数を計
測し、その計数値が多い方を選択する方法」も考えられ
る。
位相の遷移にある一定の規則がある角度変調波の場
合、ある一定期間の連続したビットの位相データから、
次のビットにおいて遷移しうる、あるいは遷移しえない
位相領域が推定できる。従って、次のビットでその位相
領域からの偏差が最も小さい、あるいは最も大きいブラ
ンチをより品質の高い検波が行われていると判定する。
そして、そのときの判定したブランチのデータを選択す
る。
(2)1ビットごとに瞬時に判断する方法 1ビットあるいは数ビットおきに、本来取りうるべき位
相領域に近い位相領域にいるブランチをより品質の高い
検波が行われていると判定し、そのブランチにおいて判
定に用いたビットによる出力データを選択する。また、
それぞれの位相領域に重み付けをすることも考えられ
る。
第9図(a)および(b)は前記(2)の方法を具体的
に示したものである。第9図(a)に示すように、信号
空間上における位相領域に重み番号を付け、各位相検出
手段からの絶対位相データに対する重み番号を求める。
これは第9図(b)に示すように、組合せ論理回路4−
1および4−2で容易に構成できる。次に減算回路4−
3により各ブランチの重み番号の引き算を行い符号ビッ
トから重み番号の大小を比較する。そこで、重み番号の
小さい方が取りうるべき位相領域に近いと判断し、その
方のブランチからの検波データを選択する。重み番号が
等しい場合、はどちらか一方に設定するか、前回の検波
データに設定するかすればよい。
以上示したように、本第一実施例は受信レベルを必要と
しないので、ログアンプが不要となり回路の簡単化と無
調整化とが実現できるとともに、ダイバーシチが動作す
る受信レベルの範囲がログアンプによって制限されるこ
とがなくなり、広い受信レベルでダイバーシチ効果を得
ることができる。
また、本第一実施例では検波特性と直接関係のある位相
情報によってブランチの判定を行っているので、正確な
判定が行えるとともに常に特性の良い方のブランチを選
択できる。例えば、受信機が劣化した場合、受信レベル
の比較では劣化した方のブランチを誤って選択する場合
もあるが、本第一実施例を用いれば受信レベルに無関係
に常に良好なダイバーシチ効果が得られる。
さらに、フェージングだけでなく干渉や熱雑音等の伝送
特性を劣化させるその他の要因に対しても、複数のブラ
ンチ間の相関が小さい場合はダイバーシチ効果が期待で
きる。例えば、第13図で説明したように、受信レベルの
比較ではC/Iが小さいブランチを選択する場合が生ずる
が、本第一実施例のように直接位相を比較すれば常に確
実にC/Iの大きいブランチを選択できる。
また、第15図に示すように、二つの受信レベルがいずれ
も低い場合、受信レベル比較は熱雑音によって誤動作す
る場合があった。しかし、本第一実施例では熱雑音が多
い場合でも常に熱雑音のベクトルの影響が少ないブラン
チを選択するので、従来ダイバーシチ効果がなかった低
レベルでの領域においてもダイバーシチ効果を得ること
ができる。
なお、以上の本第一実施例の動作説明においては、選択
・合成回路5として選択回路として動作する場合につい
て説明を行ったが、検波データの代わりに識別回路を通
す前の検波出力を合成する場合についても同様に構成で
きる。合成の方法としては位相データ比較回路4におい
て求めた位相偏差の大きさあるいは位相変動の頻度が少
ない順に重みをつけて合成する。この重みのデータは各
サンプル回路10の出力データから組合せ論理回路を用い
て容易に算出できる。これをD/A変換器によってアナロ
グ値にすることもできる。合成回路としてはアナログ乗
算器やディジタル乗算器をデータの形態に合わせて使用
できる。
また、相対位相検出回路8としては、第10図に示す構成
も利用できる。ここでは検波回路で検波して求めたI信
号およびQ信号の電圧が多段のコンパレータ8−21〜2n
および8−31〜3n、あるいはA/D変換器を通してディジ
タルデータに変換される。そのデータから計算回路8−
1により相対位相データを計算等で求めることができ
る。検波回路7としては、同期検波回路の他に第11図に
示す遅延検波回路も使用できる。この遅延検波回路は、
π/2位相シフト回路(π/2)7−11と、乗算器7−12お
よび7−13と、識別回路7−14と、1ビット遅延回路7
−15とを含んでいる。そして、入力する角度変調波と、
それを1ビット遅延回路7−15によりデータ信号の1ビ
ット分だけ遅延させた信号とを乗算することでデータ信
号の位相差成分に関する検波出力が得られる。この場
合、位相シフト回路9へ入力する基準位相信号としては
角度変調波をデータ信号の1ビット分だけ遅延させた信
号を用いる。
また、本第一実施例はダイバーシチブランチ数n=2で
あったが、n=3以上の場合についても同様の効果を得
ることができる。
第12図(a)および(b)は本発明の第二実施例を示す
ブロック構成図で、同図(a)は送信側および同図
(b)は受信側を示す。
本第二実施例は第一実施例が受信機そのものにブランチ
を割り当てる構成であったのに対して、時間的にブラン
チを割り当てるタイムダイバーシチと呼ばれるものであ
る。これは、先ず第12図(a)に示すように、送信側
で、データ入力端子21に入力された同じデータを遅延回
路(T)22で時間をずらして切換回路23により複数回
(ここでは2回とするが3回以上も可)、変調回路24、
送信機25およびアンテナ26を介して伝送する。例えば、
D1、D2、D3の順に入力されたデータは、D1、D2、D3
D1′、D2′、D3′のダイバーシチ変調波として伝送され
る。そして受信側では受信レベルの高いときのデータを
より正確なデータとして選択する。同じデータを2回伝
送するため伝送効率は低くなるが、受信機が一つで済む
利点がある。
本第二実施例における位相検出手段3は、第一実施例に
示した回路の一つと同じで、角度変調波を検波し、検波
データを出力する検波回路7と、相対位相データを出力
する相対位相検出回路8とを含んでいる。ただし、位相
検出手段3の変調信号入力端子27への入力としてはτ時
間だけ遅延させて同じデータを2回伝送する角度変調波
を考えている。この位相検出手段3から出力される相対
位相データは二つに分岐され、一つは直接、他の一つは
遅延回路(τ)29によりτ時間だけ遅延させて位相デー
タ比較回路4で、第一実施例と同様に比較される。ま
た、検出データも二つに分岐され、片方は遅延回路28に
よりτ時間遅延させられる。そして位相データ比較回路
4および選択・合成回路5で、位相偏差が小さい方の検
波データを選択するか、あるいは位相偏差の大きさによ
って各検波データに重み付けをして合成する。
本発明の特徴は、第12図(b)において、位相検出手段
3、位相データ比較回路4、および選択・合成回路5を
設けたことにある。
本第二実施例においても受信レベルを必要としないの
で、ログアンプが不要となり回路の簡単化と無調整化と
が実現できるとともに、ダイバーシチが動作する受信レ
ベルの範囲がログアンプによって制限されることがなく
なり広い受信レベルでダイバーシチ効果を得ることがで
きる。さらに、検波特性と直接関係のある位相情報によ
ってブランチの判定を行っているので、正確な判定が行
える。そのため、フェージングだけでなく干渉や熱雑音
等の伝送特性を劣化させるその他の要因に対しても、複
数のブランチ間の相関がない場合はダイバーシチ効果が
期待できる。
また本第二実施例は位相検出手段が一つでよいことか
ら、ダイバーシチ回路の構成がさらに簡単になる。
なお、第一実施例で述べた位相データ比較回路4におけ
るブランチ判定の方法およびその回路、選択・合成回路
5、検波回路7、および相対位相検出回路8は、本第二
実施例においても同様に適用できる。
〔発明の効果〕
以上説明したように、本発明は、ブランチを選択する方
法として角度変調波の位相情報を用いているので、受信
レベル検出比較回路が不要となる。その結果、受信レベ
ル検出回路の調整や広いダイナミックレンジを持ったロ
グアンプが不必要となり、受信回路が簡単化できるとと
もに、受信レベル検出回路の調整の不完全のためにダイ
バーシチ効果が減少するといった問題が発生する恐れが
ない。さらに、位相検出は全てディジタル回路で実現で
きるので、無調整化が実現でき、しかも信頼性が極めて
高い。などの効果がある。
また、フェージングだけでなく干渉妨害および熱雑音等
にもダイバーシチの効果があるため、伝送特性の高品質
化が望める。以上から、本発明は無線通信一般に適用可
能でその効果は極めて実用的である。熱雑音に対しても
ダイバーシチ効果が得られることは、無線機の受信感度
が高くなることを意味し、僅かな感度の増加も重要とさ
れる衛星通信では特にその効果は大きい。
【図面の簡単な説明】
第1図は本発明の第一実施例を示すブロック構成図。 第2図はその位相検出手段の一例を示すブロック構成
図。 第3図(a)および(b)はその相対位相検出回路の動
作原理の説明図。 第4図はその位相検出手段の他の例を示すブロック構成
図。 第5図はQPSK信号の信号空間上における信号位相を示す
説明図。 第6図はフェージング等の存在する伝送回線を通過した
ときのQPSK信号の位相を示す説明図。 第7図はフェージング周波数に対する位相変動の頻度を
示す特性図。 第8図(a)〜(d)はブランチの判定方法の説明図。 第9図(a)は位相領域への重み付けを示す説明図。 第9図(b)はその位相データ比較回路の一例を示すブ
ロック構成図。 第10図はその相対位相検出回路の一例を示すブロック構
成図。 第11図はその遅延検波回路の一例を示すブロック構成
図。 第12図(a)および(b)は本発明の第二実施例を示す
ブロック構成図。 第13図は従来例を示すブロック構成図。 第14図(a)および(b)は同一チャネル干渉時の信号
ベクトルの説明図。 第15図(a)〜(c)は受信レベルが低い場合の信号ベ
クトルの説明図。 1、31……変調信号入力(1)端子、2、32……変調信
号入力(2)端子、3、3a……位相検出手段、4……位
相データ比較回路、4−1、4−2……組み合せ論理回
路、4−3……減算回路、5……選択・合成回路、6、
36……出力端子、7、7a……検波回路、7−1〜7−
4、7−12、7−13……乗算器、7−4〜7−6……ロ
ーパスフィルタ、7−7、7−11……π/2位相シフト回
路(π/2)、7−8電圧制御発振器(VCO)、7−9、
7−14……識別回路、7−10……分周器(1/m)、7−1
5……1ビット遅延回路、8、8a……相対位相検出回
路、8−1……計算回路、8−21〜8−2n、8−31〜8
−3n……コンパレータ、9……位相シフト回路、9−1
〜9−n……遅延線、10……サンプル回路、10−1〜10
−(n+1)……フリップフロップ、21……データ入力
端子、22、28、29……遅延回路、23……選択回路、24…
…変調回路、25……送信機、26、39、39a……アンテ
ナ、27……変調信号入力端子、33、33a……ログアン
プ、34……レベル比較器、35……ダイバーシチスイッ
チ、37、37a……検波器、38、38a……受信機。

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】同一のディジタル信号により角度変調され
    た複数の入力信号から変動の小さい信号を選択する選択
    手段を備えたダイバーシチ回路において、 前記選択手段は、 複数の入力信号のそれぞれの検波データを出力するとと
    もにそれぞれの入力信号について期待される位相を示す
    基準位相信号を抽出する複数の検波手段と、 上記基準位相信号とそれぞれの入力信号との瞬時の位相
    差を示す相対位相データを出力する複数の相対位相検出
    手段と、 複数の前記相対位相データを比較して比較データを出力
    する位相データ比較手段と、 この位相データ比較手段からの比較データに基づいて、
    複数の前記検波データのうちから一つを選択、あるいは
    前記検波データに重み付けをして合成する選択・合成手
    段と を含むことを特徴とするダイバーシチ受信回路。
  2. 【請求項2】同一のディジタル信号により角度変調され
    た同一の信号がτ時間ずつ遅延されてn回伝送される複
    数の入力信号から変動の小さい信号を選択する選択手段
    を備えたダイバーシチ回路において、 前記選択手段は、 入力信号の検波データを出力するととも入力信号につい
    て期待される位相を示す基準位相信号を抽出する一つの
    検波手段と、 この基準位相信号と入力信号との瞬時の位相差を示す相
    対位相データを出力する一つの相対位相検出手段と、 この相対位相検出手段の時刻t1における相対位相データ
    と時刻t1からk・τ(k=1、2、…、n−1)時間前
    の相対位相データとを比較して比較データを出力する位
    相データ比較手段と、 前記検波手段の時刻t1における検波データと時刻t1から
    k・τ時間前の検波データのうちから一つを選択または
    各検波データに重み付けをして合成する選択・合成手段
    と を備えたことを特徴とするダイバーシチ受信回路。
  3. 【請求項3】相対位相検出手段は、基準位相信号の位相
    を複数nの位相にシフトする位相シフト手段と、この位
    相シフト手段でn分割された各位相の基準位相信号によ
    り入力信号をサンプンリングして相対位相データをディ
    ジタル情報として出力するサンプリング手段とを備える
    請求項1または2記載のダイバーシチ受信回路。
JP1075918A 1989-03-28 1989-03-28 ダイバーシチ受信回路 Expired - Lifetime JPH0771033B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP1075918A JPH0771033B2 (ja) 1989-03-28 1989-03-28 ダイバーシチ受信回路
KR1019900702532A KR960004318B1 (ko) 1989-03-28 1990-03-26 다이버시티 수신회로
DE69015535T DE69015535T2 (de) 1989-03-28 1990-03-26 Diversity-empfängerschaltung.
EP90904948A EP0419674B1 (en) 1989-03-28 1990-03-26 Diversity receiving circuit
US07/613,704 US5203023A (en) 1989-03-28 1990-03-26 Phase likelihood comparison diversity receiver
PCT/JP1990/000393 WO1990011656A1 (fr) 1989-03-28 1990-03-26 Circuit recepteur en diversite
CA002029876A CA2029876C (en) 1989-03-28 1990-03-26 Diversity receiver
KR907002532A KR920700502A (ja) 1989-03-28 1990-11-28

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1075918A JPH0771033B2 (ja) 1989-03-28 1989-03-28 ダイバーシチ受信回路

Publications (2)

Publication Number Publication Date
JPH02253727A JPH02253727A (ja) 1990-10-12
JPH0771033B2 true JPH0771033B2 (ja) 1995-07-31

Family

ID=13590178

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1075918A Expired - Lifetime JPH0771033B2 (ja) 1989-03-28 1989-03-28 ダイバーシチ受信回路

Country Status (1)

Country Link
JP (1) JPH0771033B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5280637A (en) * 1991-09-18 1994-01-18 Motorola, Inc. Phase combining method and apparatus for use in a diversity receiver
US5490177A (en) * 1994-03-23 1996-02-06 Motorola, Inc. Method and apparatus for determining signal quality
JP5333166B2 (ja) * 2009-11-19 2013-11-06 富士電機株式会社 非接触icカードリーダライタ装置、その受信制御装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58150338A (ja) * 1982-03-02 1983-09-07 Nippon Telegr & Teleph Corp <Ntt> 位相合成ダイバ−シテイ用位相差検出方式

Also Published As

Publication number Publication date
JPH02253727A (ja) 1990-10-12

Similar Documents

Publication Publication Date Title
KR960004318B1 (ko) 다이버시티 수신회로
US4628507A (en) Bit error detection circuit for PSK-modulated carrier wave
EP0464814B1 (en) Demodulator circuit for demodulating PSK modulated signals
US4566100A (en) Bit error rate measuring system
GB2260454A (en) Automatic frequency control
US6864734B2 (en) Semiconductor integrated circuit
JP3403849B2 (ja) 多重無線装置の受信部に設けられるクロック位相検出回路及びクロック再生回路
US6377634B1 (en) Circuit for reproducing bit timing and method of reproducing bit timing
US6148186A (en) Method of combining received signal of diversity type radio device and diversity type radio device
JPH0771033B2 (ja) ダイバーシチ受信回路
JPH0365827A (ja) ダイバーシチ受信回路
US6091789A (en) Method and device for phase modulated signals
JPH0568062A (ja) 周波数オフセツト補償方式
JP5509672B2 (ja) ダイバーシチ受信装置及びダイバーシチ受信方法
JP2506748B2 (ja) デイジタル信号伝送方法
US6587523B1 (en) Radio signal receiving apparatus and a method of radio signal reception
JP2990044B2 (ja) 遅延検波器
JP2853920B2 (ja) 伝送路状態検出装置
EP1143676B1 (en) Diversity receiver free from decoding error, and clock regeneration circuit for diversity receiver
JP3361930B2 (ja) 遅延検波回路
JPH09214461A (ja) ディジタル多重無線の交差偏波伝送受信機
JP3182376B2 (ja) ダイバーシチ受信装置
JPH06152669A (ja) クロック再生回路
JPH0648828B2 (ja) 回線モニタ回路
JPH05252217A (ja) 遅延検波方式

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080731

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080731

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090731

Year of fee payment: 14

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090731

Year of fee payment: 14