WO2015025965A1 - 無線通信装置、集積回路および無線通信方法 - Google Patents

無線通信装置、集積回路および無線通信方法 Download PDF

Info

Publication number
WO2015025965A1
WO2015025965A1 PCT/JP2014/072062 JP2014072062W WO2015025965A1 WO 2015025965 A1 WO2015025965 A1 WO 2015025965A1 JP 2014072062 W JP2014072062 W JP 2014072062W WO 2015025965 A1 WO2015025965 A1 WO 2015025965A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
unit
digital
phase
frequency
Prior art date
Application number
PCT/JP2014/072062
Other languages
English (en)
French (fr)
Inventor
明秀 崔
雅則 古田
板倉　哲朗
Original Assignee
株式会社 東芝
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社 東芝 filed Critical 株式会社 東芝
Priority to JP2015532924A priority Critical patent/JP6151361B2/ja
Publication of WO2015025965A1 publication Critical patent/WO2015025965A1/ja
Priority to US15/048,297 priority patent/US9686109B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/10—Frequency-modulated carrier systems, i.e. using frequency-shift keying
    • H04L27/16—Frequency regulation arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22—Demodulator circuits; Receiver circuits
    • H04L27/227—Demodulator circuits; Receiver circuits using coherent demodulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26

Definitions

  • Embodiments described herein relate generally to a wireless communication device, an integrated circuit, and a wireless communication method.
  • a conventional analog synchronous PSK / FSK demodulator includes a mixer for frequency-converting an RF signal received by an antenna, a channel selection filter, and a VCO (Voltage Control Oscillator) for supplying a local oscillation signal to the mixer. And a phase-locked loop that supplies the control voltage of a voltage controlled oscillator (VCO: Voltage Control Oscillator) from the output of the channel selection filter and synchronizes the phase of the VCO frequency and the RF signal frequency.
  • VCO Voltage Control Oscillator
  • the VCO when a high-power interference wave is present, the VCO is drawn into the interference wave frequency instead of the RF signal frequency, so that the interference wave resistance cannot be said to be sufficient. For example, even if it is considered that the interference wave is suppressed by the BPF at the front stage of the mixer, if the interference wave frequency is close to the RF signal, a very steep cutoff characteristic that cannot be realized even by an external component is required. , Did not solve the problem.
  • the problem to be solved by the present invention is to provide a wireless communication device, an integrated circuit, and a wireless communication method having high interference wave resistance.
  • an analog control loop unit that generates an analog control signal for adjusting the phase of the voltage controlled oscillation signal in accordance with the phase of the received signal;
  • a digital control loop unit having a frequency determined by a frequency of a reference signal and a predetermined frequency setting code signal, and generating a digital control signal having an opposite phase to the analog control signal;
  • a voltage-controlled oscillator that generates the voltage-controlled oscillation signal based on the analog control signal and the digital control signal;
  • a data slicer that generates a digital signal obtained by digitally demodulating the received signal based on a result of comparing the digital control signal with a predetermined threshold;
  • a wireless communication device is provided in which the gain of the digital control loop unit is higher than the gain of the analog control loop unit.
  • FIG. 1 is a block diagram showing a schematic configuration of a receiver 1 according to a first embodiment.
  • (A) is data included in the received signal
  • (b) is an analog control signal V MIX of the analog control loop
  • (c) is a digital control signal D ctl of the digital control loop
  • (d) is an output signal of the channel selection filter 30.
  • the figure which shows the waveform of D' ctl respectively.
  • FIG. 4 is a timing diagram when there is a frequency offset between a received signal and a VCO signal.
  • A is the data of the received signal in the preamble part of the received signal
  • (b) is the analog control signal V MIX in the preamble part
  • (c) is a diagram showing the waveform of the digital control signal D ctl in the preamble part.
  • the figure which shows the phase-voltage characteristic of the analog control signal VMIX The block diagram which shows schematic structure of the receiver 1 which concerns on 4th Embodiment.
  • the figure which shows the transfer characteristic of FIG. The block diagram which shows schematic structure of the receiver 1 which concerns on 5th Embodiment.
  • FIG. 6 is a waveform diagram illustrating the operation principle of the phase shift unit 51.
  • FIG. 20 is a block diagram of a modification of FIG. 19.
  • FIG. 1 is a block diagram showing a schematic configuration of a receiver 1 in the wireless communication apparatus according to the first embodiment.
  • the receiver 1 in FIG. 1 includes an analog control loop unit 2, a digital control loop unit 3, a voltage controlled oscillator 4, and a data slicer 5.
  • the receiver 1 of FIG. 1 is used, for example, when receiving a PSK signal.
  • the wireless communication apparatus according to the following embodiments may include only a receiver, or may include a configuration other than a receiver such as a transmitter. Further, the wireless communication device may be a stationary communication device or a portable wireless terminal.
  • the analog control loop unit 2 generates an analog control signal V MIX for adjusting the phase of the voltage controlled oscillation signal in accordance with the phase of the received signal received by the antenna 6.
  • the digital control loop unit 3 has a frequency determined by the frequency of the reference signal and a predetermined frequency setting code signal, can cancel the fluctuation of the phase of the voltage control oscillation signal, and is a digital control signal having a phase opposite to that of the analog control signal V MIX Generate D ctl .
  • the analog control loop unit 2 controls the frequency of the voltage controlled oscillation signal to be tracked by the received signal, whereas the digital control loop blocks the control and changes the frequency of the voltage controlled oscillation signal to the reference signal and the frequency. Control is performed to track the set frequency determined by the set code signal.
  • the difference between the analog control signal V MIX generated by the analog control loop unit 2 and the digital control signal D ctl generated by the digital control loop unit 3 is the difference in phase. It becomes a dynamic signal.
  • the voltage controlled oscillator 4 (VCO) generates a voltage controlled oscillation signal (hereinafter referred to as a VCO signal) based on the analog control signal V MIX and the digital control signal D ctl .
  • the data slicer 5 compares the digital control signal D ctl with a predetermined threshold in synchronization with the reference signal CLK symbol from the first reference signal source 20, and generates a digital signal corresponding to the received signal.
  • This digital signal is a signal obtained by digitally demodulating the received signal, and it is not necessary to provide a separate digital demodulator.
  • the analog control loop unit 2 includes a low noise amplifier 11, a frequency converter 12, and a low pass filter 13.
  • the low noise amplifier 11 amplifies the signal received by the antenna 6.
  • the frequency converter 12 generates a phase difference signal between the received signal and the VCO signal.
  • the low-pass filter 13 removes unnecessary high-frequency components contained in the output signal of the frequency converter 12 and generates an analog control signal V MIX .
  • the digital control loop includes a first reference signal source 20, a second reference signal source 21, a phase-to-digital converter (TDC) 22, a binary counter 23, a digital adder 24, A digital differentiator 25, a digital subtractor 26, and a loop gain control unit 27 are included.
  • TDC phase-to-digital converter
  • the phase-digital converter 22 detects the phase of the VCO signal in synchronization with the reference signal F REF from the second reference signal source 21.
  • the binary counter 23 performs a counting operation in synchronization with, for example, the rising edge of the VCO signal.
  • the digital adder 24 adds the output signal of the phase-digital converter 22 and the count signal of the binary counter 23 to detect the phase of the VCO signal.
  • the binary counter 23 roughly measures the phase of the VCO signal, and the phase-digital converter 22 finely detects the phase of the VCO signal. Can be detected.
  • the digital differentiator 25 differentiates the output signal of the digital adder 24 and converts the signal representing the phase of the VCO signal into a frequency signal.
  • the digital subtractor 26 detects the difference between the output signal of the digital differentiator 25 and the frequency setting code signal FCW to generate a frequency error signal.
  • the loop gain control unit 27 generates a digital control signal Dctl based on the output signal of the digital subtractor 26.
  • the digital control loop unit 3 is configured by an AD (All Digital) PLL. Although the operation principle of the ADPLL is omitted, the set frequency F VCO in the digital control loop unit 3 is expressed by the following equation (1), where the frequency of the reference signal is F ref .
  • channel selection is performed by matching the set frequency F VCO represented by the equation (1) with the carrier frequency of the received signal.
  • the receiver 1 of FIG. 1 sets the loop gain of the digital control loop unit 3 sufficiently higher than the loop gain of the analog control loop unit 2.
  • the receiver 1 of FIG. 1 can demodulate and digitally convert the PSK modulation signal, and can improve the tolerance to the interference wave superimposed on the modulation signal.
  • FIG. 2 is a diagram for explaining the demodulation principle of the BPSK signal.
  • BPSK signal BPSK-modulated received signal
  • VCO VCO
  • the analog control loop unit 2 drives the analog control signal V MIX to the plus side when the phase of the VCO signal is delayed by ⁇ / 2 compared to the phase of the received signal. Then, when it has advanced by ⁇ / 2, it is driven to the minus side to try to track the phase of the received signal Data.
  • the digital control loop unit 3 performs an operation that hinders the operation of the analog control loop unit 2. Moreover, since the digital control loop unit 3 has a higher gain than the analog control loop unit 2, the digital control signal D ctl is opposite to the phase of the analog control signal V MIX as shown in FIG. Become phase. As a result, the analog control signal V MIX and the digital control signal D ctl are differential signals whose phases are opposite to each other (reverse). When the digital control signal D ctl operates on the plus side, 1 (+ ⁇ / 2), minus If it is determined that 0 ( ⁇ / 2) is obtained, the BPSK signal can be demodulated.
  • the digital control signal D ctl generated by the loop gain control unit 27 in FIG. 1 is a value that has already been digitally converted. If the data slicer 5 is provided, binary data of 0 and 1 can be easily generated. As shown in FIG. 3, the data slicer 5 is a digital comparator that operates with a reference clock synchronized with the symbol rate of the received signal. By setting the threshold to an appropriate level, 1 (+ ⁇ / 2) and 0 ( ⁇ / 2) can be correctly determined.
  • the receiver 1 in FIG. 1 has a much higher resistance to interference waves than the conventional analog synchronous FSK / PSK receiver 1.
  • the loop gain of the digital control loop unit 3 is higher on the low frequency (carrier frequency) side and lower on the high frequency (interference wave frequency) side, unnecessary components due to the interference wave can be suppressed by the gain difference.
  • the digital signal digitally demodulated by the data slicer 5 can be generated, and a separate digital demodulator is not required, so that the configuration inside the receiver 1 can be simplified.
  • a filter for suppressing an interference wave is provided inside the digital control loop unit 3.
  • FIG. 4 is a block diagram showing a schematic configuration of the receiver 1 in the wireless communication apparatus according to the second embodiment.
  • the same reference numerals are given to components common to FIG. 1, and different points will be mainly described below.
  • the receiver 1 in FIG. 4 includes a digital control loop unit 3 having a configuration partially different from that in FIG.
  • the internal configuration of the analog control loop unit 2 in FIG. 4 is the same as that of the analog control loop unit 2 in FIG.
  • the 4 has an integrator 28, a loop filter 29, and a channel selection filter 30 in addition to the configuration of the digital control loop unit 3 of FIG.
  • the integrator 28 converts the frequency error signal generated by the digital subtractor 26 into a phase error signal. This phase error signal is input to the loop gain control unit 27.
  • the loop gain control unit 27 is configured by connecting a proportional path with a gain ⁇ and an integral path with a gain ⁇ in parallel.
  • the digital control loop unit 3 operates as a type II ADPLL with two origin poles and one zero as a whole.
  • the loop gain of Type II ADPLL attenuates with a second-order slope (40 dB / dec) as it goes to the higher frequency side.
  • the loop filter 29 removes a frequency component higher than the received signal and smoothes it to generate a digital control signal Dctl.
  • the channel selection filter 30 is connected to the subsequent stage of the loop filter 29 and suppresses the interference wave component included in the digital control signal Dctl.
  • the interference wave component to be suppressed is mainly an interference wave component in the vicinity of the channel selection frequency.
  • the frequency and amplitude of the received signal, VCO signal, and jamming wave signal at the input terminal of the frequency converter 12 are ⁇ RF , ⁇ VCO , ⁇ Blk , A RF , A VCO , and A Blk .
  • the output V MIX is expressed by the following equation (2). Note that the second harmonic component generated by multiplication is ignored in consideration of the subsequent filter processing.
  • the first term on the right side of equation (2) is a signal component to be demodulated that takes a value of ⁇ (A RF A VCO / 2),
  • the term becomes an unnecessary component due to the interference wave.
  • This unnecessary component appears in the difference frequency between the VCO signal and the interference wave.
  • the unnecessary component of the second term of the equation (2) appears at 3 MHz.
  • FIG. 5 is a timing chart showing an example of this case.
  • 5A shows data included in the received signal
  • FIG. 5B shows the analog control signal V MIX of the analog control loop
  • FIG. 5C shows the digital control signal D ctl of the digital control loop
  • FIG. 5D Respectively show waveforms of the output signal D ′ ctl of the channel selection filter 30.
  • the loop filter 29 and the channel selection filter 30 according to the present embodiment can be configured with a complete digital circuit because each input signal is a digital signal. More specifically, the loop filter 29 and the channel selection filter 30 can be constituted by IIR filters or FIR filters.
  • FIG. 6 is a block diagram showing an example of an IIR filter
  • FIG. 7 is a block diagram showing an example of an FIR filter.
  • the channel selection filter 30 desirably combines IIR and FIR as appropriate according to the required group delay characteristic specifications, etc. However, since the loop filter 29 is in a digital control loop composed of ADPLL, the stability of the loop is considered. It is desirable to use an IIR filter with a small delay amount.
  • the loop filter 29 and the channel selection filter 30 are provided at the subsequent stage of the loop gain control unit 27, unnecessary components superimposed on the digital control signal Dctl generated by the digital control loop unit 3 are provided. And the error rate during reception can be reduced.
  • the channel selection filter 30 is digitized, it is possible to realize a reduction in area and power consumption of the entire receiver 1 as compared with the case where the analog channel selection filter 30 is provided. Further, since the loop filter 29 and the channel selection filter 30 can be constituted by the IIR filter or FIR filter shown in FIGS. 6 and 7, the configuration can be simplified, and the receiver 1 can be easily designed.
  • the third embodiment described below is provided with a function for canceling the frequency offset between the received signal and the VCO signal.
  • FIG. 8 is a block diagram showing a schematic configuration of the receiver 1 in the wireless communication apparatus according to the third embodiment.
  • the same reference numerals are given to the same components as those in FIG. 1 and FIG. 4, and the differences will be mainly described below.
  • the receiver 1 in FIG. 8 includes a digital control loop unit 3 having a configuration partially different from that in FIGS.
  • the internal configuration of the analog control loop unit 2 in FIG. 8 is the same as that of the analog control loop unit 2 in FIG.
  • the frequency offset canceling unit 31 performs processing for eliminating a shift (offset) between the frequency of the received signal and the frequency of the VCO signal.
  • the frequency offset canceling unit 31 includes a differentiator 32 that differentiates the output signal of the channel selection filter 30, an adder 33, a gain control unit 34, and an integrator 35.
  • the frequency of each reference signal source varies even though it is a minute amount of several to several tens of ppm. If there is a frequency offset between the received signal and the VCO signal, the output signal of the frequency converter 12 will contain a phase error that increases with time.
  • FIG. 9 is a timing chart when there is a frequency offset between the received signal and the VCO signal.
  • FIG. 9A is data included in the received signal
  • FIG. 9B is an analog control signal V MIX
  • FIG. c) shows the waveform of the digital control signal D ctl , respectively.
  • the signal level of the analog control signal V MIX gradually increases and diverges
  • the signal level of the digital control signal D ctl having a differential relationship is It gradually gets smaller and diverges. For this reason, the digital control signal D ctl becomes smaller than the threshold value, and 0 and 1 cannot be correctly detected by the data slicer 5.
  • the frequency offset canceling unit 31 corrects the frequency setting code signal FCW for each symbol included in the received signal by using a preamble part provided immediately before the data part.
  • the preamble portion includes a carrier signal that is not modulated
  • the data portion includes a carrier wave signal in which data is modulated.
  • the phase error accumulated every period T REF of the reference signal is It is expressed by the following equation (3).
  • FIG. 10A shows the received signal data in the preamble part of the received signal
  • FIG. 10B shows the analog control signal V MIX in the preamble part
  • FIG. 10C shows the digital control signal D ctl in the preamble part. Each waveform is shown.
  • FIG. 11 is a diagram showing the phase-voltage characteristics of the analog control signal V MIX .
  • the output D out of the differentiator can detect a value proportional to the frequency offset.
  • the frequency offset canceling unit 31 adjusts the frequency setting code signal FCW in a negative feedback loop including a gain control unit and a digital integrator so that the detected frequency offset becomes zero.
  • the frequency offset canceling unit 31 as a whole is a primary control system having one origin pole by a digital integrator.
  • the frequency offset canceling unit 31 is provided to cancel the frequency offset between the reception signal and the VCO signal, the phase error is not accumulated in the digital control signal D ctl and the reception demodulation is performed. The increase in error rate can be suppressed.
  • FIG. 12 is a block diagram showing a schematic configuration of the receiver 1 in the wireless communication apparatus according to the fourth embodiment.
  • the same reference numerals are given to the components common to FIG. 8, and the differences will be mainly described below.
  • a high-speed settling gain control unit (first high-speed settling gain control unit) 41 is newly added to the digital control loop unit 3 of FIG. 1 is configured.
  • the fast settling gain control unit 41 performs gain adjustment by multiplying the output signal of the frequency offset cancellation unit 31 by ⁇ .
  • the output signal of the high-speed settling gain control unit 41 is added to the output signal of the loop filter 29 by the digital adder 42 to generate the final digital control signal D ctl .
  • the output signal of the frequency offset canceling unit 31 is not only used for correcting the frequency setting code signal FCW, but also the digital control signal D output from the loop filter 29. It is also used to correct ctl .
  • the transfer function of the signal on the path from the input of the frequency setting code signal FCW in the data control loop to the voltage controlled oscillator 4 is as shown in the waveform w1 of FIG. 3 has a low-pass filter characteristic determined by a loop band of 3.
  • every time the frequency offset canceling unit 31 corrects the value of the frequency setting code signal FCW, it takes time to cancel the frequency offset by the response time determined by this transfer function. That is, the loop band of the frequency offset canceling unit 31 is limited.
  • the transfer function of the signal on the path from the output of the loop filter 29 to the input of the voltage controlled oscillator 4 has a high-pass filter characteristic as shown by a waveform w2 in FIG. Having the characteristics of a high-pass filter means that if the output signal of the frequency offset canceling unit 31 is superimposed on this path, the effect of the frequency offset can be quickly reflected.
  • the output signal of the frequency offset canceling unit 31 is gain-adjusted by the high-speed settling gain control unit 41 formed of a digital multiplier, and then combined with the output signal of the loop filter 29 to obtain the effect of the frequency offset. To appear quickly.
  • the frequency offset canceling unit 31 since the output signal of the frequency offset canceling unit 31 is combined with the output signal of the loop filter 29 having the characteristics of the high-pass filter, the frequency offset can be adjusted very quickly.
  • FIG. 14 is a block diagram showing a schematic configuration of the receiver 1 in the wireless communication apparatus according to the fifth embodiment.
  • the same components as those in FIG. 4 are denoted by the same reference numerals, and different points will be mainly described below.
  • phase shift unit 51 is for preventing accumulation of phase errors.
  • the output signal of the phase shift unit 51 is added together with the output signal of the integrator 28 by the adder 52 and input to the loop gain control unit 27.
  • FIG. 15 is a waveform diagram illustrating the operating principle of the phase shift unit 51.
  • FIG. 15A shows a case where the phase shift unit 51 is not provided
  • FIG. 15B shows a case where the phase shift unit 51 is provided.
  • the waveform w2 of the digital control signal D ctl is out of phase with the waveform w1 of the analog control signal V MIX , so the digital control signal D ctl is 100, From the second symbol, it differs from the data value of the received signal.
  • the phase shift unit 51 shifts the phase of the digital control signal Dctl for each symbol according to the output data of the data slicer 5. For example, if the output data of the data slicer 5 is 1, the phase of the digital control signal Dctl is shifted by + ⁇ / 2, and if the output data of the data slicer 5 is 0, the phase of the digital control signal Dctl is ⁇ / 2. Shift. As a result, when the data 111 is included in the received signal, the phase shift unit 51 shifts the phase of the digital control signal Dctl by + ⁇ / 2 for each symbol, as shown in FIG. The data 111 is output from the data slicer 5.
  • the phase shift unit 51 shifts the phase of the digital control signal D ctl according to the output data of the data slicer 5. Even if data of the same value appears continuously in the signal, the phase error is not accumulated and can be correctly demodulated.
  • the 14 has the loop filter 29 and the channel selection filter 30, at least one of the loop filter 29 and the channel selection filter 30 may be omitted.
  • FIG. 16 is a block diagram showing a schematic configuration of the receiver 1 in the wireless communication apparatus according to the sixth embodiment.
  • the same reference numerals are given to components common to FIG. 14, and the differences will be mainly described below.
  • phase offset canceling unit 53 detects the phase difference with a phase having good linearity.
  • the output signal of the phase offset cancellation unit 53 is added to the output signal of the integrator 28 by the adder 54 and input to the adder 52.
  • the phase difference between the received signal and the VCO signal is zero, and the data can be demodulated at the point where the phase-voltage characteristic of the frequency converter 12 is the most linear.
  • the phase offset canceling unit 53 performs processing for returning the initial value to the optimum value.
  • the phase offset cancellation unit 53 performs phase offset cancellation processing using a preamble unit provided for each symbol of the received signal.
  • Omega VCO of omega RF and VCO signal of the received signal is assumed to be almost the same.
  • the phase offset canceling unit 53 sweeps the phase of the VCO signal from 0 to 2 ⁇ , for example, with a resolution of about ⁇ / 8, and stores the digital control signal D ctl and the gradient at that time.
  • the digital control signal D ctl changes while alternately taking the maximum value and the minimum value, and is optimal when the slope is negative between the maximum value and the minimum value. It is a phase state.
  • phase offset canceling unit 53 since the phase offset canceling unit 53 is provided in the digital control loop unit 3, data demodulation can be performed in a highly linear phase state in the digital control signal Dct1. Demodulation can be performed without being affected by the phase offset between the signal and the VCO signal.
  • phase shift unit 51 includes the phase shift unit 51 and the phase offset cancel unit 53, but the phase shift unit 51 may be omitted. Further, at least one of the loop filter 29 and the channel selection filter 30 may be omitted.
  • the seventh embodiment described below includes all the characteristic configurations of the first to sixth embodiments described above.
  • FIG. 18 is a block diagram showing a schematic configuration of the receiver 1 in the wireless communication apparatus according to the seventh embodiment.
  • 18 has a high-speed settling gain control unit (first high-speed settling gain control unit) 41 for the frequency offset canceling unit 31 as well as FIG.
  • a control unit (second high-speed settling gain control unit) 56 and a high-speed settling gain control unit (third high-speed settling gain control unit) 59 for the phase offset cancellation unit 53 are included.
  • a digital differentiator 57 is provided after the high-speed settling gain control unit 56 for the phase shift unit 51, and similarly, a digital differentiator 60 is provided after the high-speed settling gain control unit 59 for the phase offset cancellation unit 53. It has been.
  • the output signal of the fast settling gain control unit 41 for the frequency offset canceling unit 31 and the output signal of the digital differentiator 57 are synthesized by the digital adder 58.
  • the output signal from the digital adder 58 and the output signal from the digital differentiator 60 are combined by a digital adder 61.
  • the output signal of the digital adder 61 and the output signal of the loop filter 29 are combined by the digital adder 62 to generate a final digital control signal D ctl .
  • the digital control signal D ctl is a signal that takes into account frequency offset cancellation, phase error accumulation prevention, and phase offset cancellation.
  • This signal is a digital adder 24 on the path having the characteristics of a high-pass filter. Therefore, it is possible to cancel the frequency offset, prevent phase error accumulation, and cancel the phase offset at extremely high speed.
  • FIG. 19 is a block diagram showing a schematic configuration of a wireless communication apparatus 71 according to the eighth embodiment.
  • the wireless communication device 71 in FIG. 19 includes a baseband unit 72, an RF unit 73, and an antenna unit 74.
  • the baseband unit 72 includes a control circuit 75, a transmission processing circuit 76, and a reception processing circuit 77. Each circuit in the baseband unit 72 performs digital signal processing.
  • the control circuit 75 performs, for example, processing of a MAC (Media Access Control) layer.
  • the control circuit 75 may perform processing of a network layer higher than the MAC layer. Further, the control circuit 75 may perform processing related to MIMO (Multi-Input Multi-Output). For example, the control circuit 75 may perform propagation path estimation processing, transmission weight calculation processing, stream separation processing, and the like.
  • MIMO Multi-Input Multi-Output
  • the transmission processing circuit 76 generates a digital transmission signal.
  • the reception processing circuit 77 performs processing such as analysis of a preamble and a physical header after performing digital demodulation and decoding.
  • the RF unit 73 includes a transmission circuit 78 and a reception circuit 79.
  • the transmission circuit 78 includes a transmission filter (not shown) that extracts a signal in the transmission band, a mixer (not shown) that uses the oscillation signal of the VCO 4 to upconvert the signal that has passed through the transmission filter to a radio frequency, and after the upconversion. And a preamplifier (not shown) for amplifying the above signal.
  • the receiving circuit 79 has the same configuration as that of the receiver 1 according to any one of the first to seventh embodiments described above.
  • the receiving circuit 79 includes the TDC 22, the ADPLL unit 80, the receiving RF unit 81, and the VCO 4.
  • the ADPLL unit 80 includes, for example, the binary counter 23 in FIG. 1, the digital adder 24, the digital differentiator 25, the digital subtractor 26, and the loop gain control unit 27.
  • the reception RF unit 81 includes, for example, the low noise amplifier 11 shown in FIG. 1, the frequency converter 12, and the low pass filter 13. In the RF unit 73 of FIG. 19, the transmission circuit 78 and the reception circuit 79 share the VCO 4, but separate VCOs may be provided.
  • a switch for connecting either the transmission circuit 78 or the reception circuit 79 to the antenna unit 74 may be provided in the RF unit 73. With such a switch, the antenna unit 74 can be connected to the transmission circuit 78 during transmission, and the antenna unit 74 can be connected to the reception circuit 79 during reception.
  • the transmission processing circuit 76 in FIG. 19 outputs only one system of transmission signals, depending on the wireless system, the transmission processing circuit 76 may output the I signal and the Q signal separately.
  • the block configuration of the wireless communication apparatus 71 in this case is as shown in FIG.
  • the wireless communication device 71 in FIG. 20 is different from that in FIG. 19 in the configuration from the transmission processing circuit 76 to the transmission circuit 78.
  • the transmission processing circuit 76 generates two digital baseband signals (hereinafter, digital I signal and digital Q signal).
  • a DA conversion circuit 82 that converts a digital I signal into an analog I signal and a DA conversion circuit 83 that converts a digital Q signal into an analog Q signal are provided.
  • the transmission circuit 78 up-converts the analog I signal and the analog Q signal with a mixer (not shown).
  • the RF unit 73 and the baseband unit 72 shown in FIGS. 19 and 20 may be formed as one chip, or the RF unit 73 and the baseband unit 72 may be formed as separate chips. Further, a part of the RF unit 73 and the baseband unit 72 may be configured by discrete components, and the rest may be configured by one or a plurality of chips.
  • the RF unit 73 and the baseband unit 72 may be configured by software reconfigurable software.
  • the functions of the RF unit 73 and the baseband unit 72 may be realized by software using a digital signal processor.
  • a bus, a processor unit, and an external interface unit are provided in the wireless communication device 71 shown in FIGS. 19 and 20.
  • the processor unit and the external interface unit are connected via a bus, and firmware operates in the processor unit.
  • the firmware can be updated by a computer program.
  • the processor unit operates the firmware, the processor unit can perform processing operations of the RF unit 73 and the baseband unit 72 illustrated in FIGS. 19 and 20.
  • the transmitting antenna unit 74 and the receiving antenna unit 74 may be provided separately, or the I signal antenna unit 74 and the Q signal antenna unit 74 may be provided separately.
  • transmission and reception may be switched with a transmission / reception selector switch.
  • the wireless communication device 71 shown in FIGS. 19 and 20 can be applied to a stationary wireless communication device 71 such as an access point, a wireless router, or a computer, and can also be applied to a portable wireless terminal such as a smartphone or a mobile phone. It can also be applied to peripheral devices that perform wireless communication with a host device such as a mouse or a keyboard, can also be applied to a card-like member with a built-in wireless function, and can also be applied to a wearable terminal that wirelessly communicates biological information.
  • the wireless method of wireless communication between the wireless communication devices 71 shown in FIG. 19 or FIG. 20 is not particularly limited, and the third generation or later cellular communication, wireless LAN, Bluetooth (registered trademark), proximity wireless communication Various things are applicable.
  • FIG. 21 shows an example in which wireless communication is performed between the PC 84 that is a host device and a mouse 85 that is a peripheral device.
  • the wireless communication device 71 shown in FIG. 19 or 20 is connected to both the PC 84 and the mouse 85.
  • the mouse 85 performs wireless communication using the power of the built-in battery.
  • a wireless method capable of low-consumption wireless communication such as Bluetooth Low Energy established in the Bluetooth (registered trademark) 4.0 standard.
  • FIG. 22 shows an example in which wireless communication is performed between the wearable terminal 86 and a host device (for example, PC 84).
  • the wearable terminal 86 is worn on the human body, and is not limited to the type that is worn on the arm as shown in FIG. Various things are possible, such as those that are worn on the body and those that are placed inside the body such as a pacemaker.
  • the wireless communication device 71 shown in FIG. 19 or 20 is built in both the wearable terminal 86 and the PC 84.
  • the PC 84 is a computer or a server. Since the wearable terminal 86 is attached to the human body, the space for the built-in battery is limited. Therefore, it is desirable to adopt a wireless method capable of wireless communication with low power consumption such as Bluetooth Low Energy described above.
  • the type of information transmitted and received by wireless communication is not particularly limited. However, it is desirable to change the wireless system between the case where information with a large amount of data such as moving image data is transmitted and received and the case where information with a small amount of data such as operation information of the mouse 85 is transmitted and received. It is necessary to perform wireless communication with an optimal wireless system according to the amount of information.
  • a notification unit that notifies the user of the operation state of wireless communication may be provided.
  • the operation state may be displayed on a display device such as an LED, the operation state may be notified by vibration of a vibrator, or the operation state may be obtained from sound information from a speaker, a buzzer, or the like. May be notified.
  • At least a part of the receiver 1 described in the above-described embodiment may be configured by hardware or software.
  • a program for realizing at least a part of the functions of the receiver 1 may be stored in a recording medium such as a flexible disk or a CD-ROM, and read and executed by a computer.
  • the recording medium is not limited to a removable medium such as a magnetic disk or an optical disk, but may be a fixed recording medium such as a hard disk device or a memory.
  • a program that realizes at least a part of functions of the receiver 1 may be distributed via a communication line (including wireless communication) such as the Internet. Further, the program may be distributed in a state where the program is encrypted, modulated or compressed, and stored in a recording medium via a wired line such as the Internet or a wireless line.
  • a communication line including wireless communication
  • the program may be distributed in a state where the program is encrypted, modulated or compressed, and stored in a recording medium via a wired line such as the Internet or a wireless line.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Circuits Of Receivers In General (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Noise Elimination (AREA)

Abstract

［課題］妨害波耐性の高い無線通信装置を提供する。 ［解決手段］無線通信装置は、受信信号の位相に合わせて、電圧制御発振信号の位相を調整するためのアナログ制御信号を生成するアナログ制御ループ部と、基準信号の周波数と所定の周波数設定コード信号とにより定まる周波数を持ち、電圧制御発振信号の位相の揺れを相殺可能で、電圧制御発振信号と逆位相のデジタル制御信号を生成するデジタル制御ループ部と、アナログ制御信号およびデジタル制御信号に基づいて、電圧制御発振信号を生成する電圧制御型発振器と、デジタル制御信号を所定の閾値と比較した結果に基づいて、受信信号をデジタル復調したデジタル信号を生成するデータスライサと、を備える。

Description

無線通信装置、集積回路および無線通信方法
　本発明の実施形態は、無線通信装置、集積回路および無線通信方法に関する。
　従来のアナログ同期式ＰＳＫ／ＦＳＫ復調器は、アンテナで受信したＲＦ信号を周波数変換するためのミキサと、チャネル選択フィルタと、ミキサに局部発振信号を供給するためのＶＣＯ（Voltage Control Oscillator）とを備えており、電圧制御型発振器（ＶＣＯ：Voltage Control Oscillator）の制御電圧をチャネル選択フィルタの出力から供給し、ＶＣＯ周波数とＲＦ信号周波数とを位相同期させる位相同期ループを採用していた。
　この種の復調器では、大電力の妨害波が存在した場合、ＶＣＯがＲＦ信号周波数の代わりに妨害波周波数に引き込まれてしまうため、妨害波耐性が十分とは言えなかった。例えば、ミキサの前段のＢＰＦで妨害波を抑制することを考えても、妨害波周波数がＲＦ信号に近接している場合、外付け部品でも実現不可能なほど非常に急峻な遮断特性を要するため、問題の解決とはなっていなかった。
特許第２５４８３３６号公報
　本発明が解決しようとする課題は、妨害波耐性の高い無線通信装置、集積回路および無線通信方法を提供することである。
　本実施形態では、受信信号の位相に合わせて、電圧制御発振信号の位相を調整するためのアナログ制御信号を生成するアナログ制御ループ部と、
　基準信号の周波数と所定の周波数設定コード信号とにより定まる周波数を持ち、前記アナログ制御信号と逆位相のデジタル制御信号を生成するデジタル制御ループ部と、
　前記アナログ制御信号および前記デジタル制御信号に基づいて、前記電圧制御発振信号を生成する電圧制御型発振器と、
　前記デジタル制御信号を所定の閾値と比較した結果に基づいて、前記受信信号をデジタル復調したデジタル信号を生成するデータスライサと、を備え、
　前記デジタル制御ループ部の利得は、前記アナログ制御ループ部の利得よりも高い無線通信装置が提供される。
第１の実施形態に係る受信機１の概略構成を示すブロック図。 ＢＰＳＫ信号の復調原理を説明する図。 データスライサの内部構成の一例を示す図。 第２の実施形態に係る受信機１の概略構成を示すブロック図。 （ａ）は受信信号に含まれるデータ、（ｂ）はアナログ制御ループのアナログ制御信号ＶＭＩＸ、（ｃ）はデジタル制御ループのデジタル制御信号Ｄｃｔｌ、（ｄ）はチャネル選択フィルタ３０の出力信号Ｄ'ｃｔｌの波形をそれぞれ示す図。 ＩＩＲフィルタの一例を示すブロック図。 ＦＩＲフィルタの一例を示すブロック図。 第３の実施形態に係る受信機１の概略構成を示すブロック図。 受信信号とＶＣＯ信号の間に周波数オフセットがある場合のタイミング図。 （ａ）は受信信号のプリアンブル部での受信信号のデータ、（ｂ）はプリアンブル部でのアナログ制御信号ＶＭＩＸ、（ｃ）はプリアンブル部でのデジタル制御信号Ｄｃｔｌの波形をそれぞれ示す図。 アナログ制御信号ＶＭＩＸの位相－電圧特性を示す図。 第４の実施形態に係る受信機１の概略構成を示すブロック図。 図１２の伝達特性を示す図。 第５の実施形態に係る受信機１の概略構成を示すブロック図。 位相シフト部５１の動作原理を説明する波形図。 第６の実施形態に係る受信機１の概略構成を示すブロック図。 第６の実施形態の動作を説明する信号波形図。 第７の実施形態に係る受信機１の概略構成を示すブロック図。 第８の実施形態による無線通信装置７１の概略構成を示すブロック図。 図１９の一変形例のブロック図。 ＰＣとマウスとの無線通信の一例を示す図。 ＰＣとウェアラブル端末との無線通信の一例を示す図。
　以下、図面を参照しながら、本発明の実施形態について説明する。
　（第１の実施形態）
　図１は第１の実施形態に係る無線通信装置内の受信機１の概略構成を示すブロック図である。図１の受信機１は、アナログ制御ループ部２と、デジタル制御ループ部３と、電圧制御型発振器４と、データスライサ５とを備えている。図１の受信機１は、例えばＰＳＫ信号を受信する場合に用いられる。以下の実施形態による無線通信装置は、受信機だけを含んでいてもよいし、送信機等の受信機以外の構成を含んでいてもよい。また、無線通信装置は、据置型の通信装置でもよいし、携帯可能な無線端末でもよい。
　アナログ制御ループ部２は、アンテナ６で受信された受信信号の位相に合わせて、電圧制御発振信号の位相を調整するためのアナログ制御信号ＶＭＩＸを生成する。
　デジタル制御ループ部３は、基準信号の周波数と所定の周波数設定コード信号とにより定まる周波数を持ち、電圧制御発振信号の位相の揺れを相殺可能で、アナログ制御信号ＶＭＩＸと逆位相のデジタル制御信号Ｄｃｔｌを生成する。
　アナログ制御ループ部２は、電圧制御発振信号の周波数を受信信号にトラッキングさせる制御を行うのに対して、デジタル制御ループは、その制御を阻止して、電圧制御発振信号の周波数を基準信号と周波数設定コード信号とで定まる設定周波数にトラッキングさせる制御を行う。このような相反する制御を行う結果として、アナログ制御ループ部２で生成されたアナログ制御信号ＶＭＩＸと、デジタル制御ループ部３で生成されたデジタル制御信号Ｄｃｔｌとは、互いに位相が反転する差動信号になる。
　電圧制御型発振器４（ＶＣＯ）は、アナログ制御信号ＶＭＩＸおよびデジタル制御信号Ｄｃｔｌに基づいて、電圧制御発振信号（以下、ＶＣＯ信号）を生成する。
　データスライサ５は、第１基準信号 源２０からの基準信号ＣＬＫｓｙｍｂｏｌに同期させて、デジタル制御信号Ｄｃｔｌを所定の閾値と比較して、受信信号に応じたデジタル信号を生成する。このデジタル信号は、受信信号をデジタル復調した信号であり、別にデジタル復調器を設ける必要がなくなる。
　アナログ制御ループ部２は、低雑音増幅器１１と、周波数変換器１２と、低域通過フィルタ１３とを有する。低雑音増幅器１１は、アンテナ６での受信信号を増幅する。周波数変換器１２は、受信信号とＶＣＯ信号との位相差信号を生成する。低域通過フィルタ１３は、周波数変換器１２の出力信号に含まれる不要な高周波成分を除去して、アナログ制御信号ＶＭＩＸを生成する。
　デジタル制御ループは、第１基準信号源２０と、第２基準信号源２１と、位相－デジタル変換器（ＴＤＣ：Time-to-Digital Converter）２２と、バイナリカウンタ２３と、デジタル加算器２４と、デジタル微分器２５と、デジタル減算器２６と、ループ利得制御部２７とを有する。
　位相－デジタル変換器２２は、第２基準信号源２１からの基準信号ＦＲＥＦに同期させて、ＶＣＯ信号の位相を検出する。バイナリカウンタ２３は、ＶＣＯ信号の例えば立ち上がりエッジに同期させてカウント動作を行う。
　デジタル加算器２４は、位相－デジタル変換器２２の出力信号とバイナリカウンタ２３のカウント信号とを加算して、ＶＣＯ信号の位相を検出する。バイナリカウンタ２３は、ＶＣＯ信号の位相をラフに計測し、位相－デジタル変換器２２は、ＶＣＯ信号の位相を細かく検出するため、両者の出力信号をデジタル加算器２４で加算することで、ＶＣＯ信号の位相を検出可能となる。
　デジタル微分器２５は、デジタル加算器２４の出力信号を微分処理して、ＶＣＯ信号の位相を表す信号を周波数信号に変換する。
　デジタル減算器２６は、デジタル微分器２５の出力信号と周波数設定コード信号ＦＣＷとの差分を検出して周波数誤差信号を生成する。ループ利得制御部２７は、デジタル減算器２６の出力信号に基づいて、デジタル制御信号Ｄｃｔｌを生成する。
　デジタル制御ループ部３は、ＡＤ（All Digital）ＰＬＬで構成されている。ＡＤＰＬＬの動作原理については割愛するが、デジタル制御ループ部３における設定周波数ＦＶＣＯは、基準信号の周波数をＦｒｅｆとすると、以下の（１）式で表される。
　　ＦＶＣＯ＝ＦＣＷ×Ｆｒｅｆ　　…（１）
　図１の受信機１では、（１）式で表される設定周波数ＦＶＣＯを受信信号のキャリア周波数に合わせることでチャネル選択を行う。しかしながら、例えば受信信号がＢＰＳＫ変調されている場合、その位相が±π／２でシフトするため、それに追従させようとするアナログ制御ループ部２と、一定の位相に留めようとするデジタル制御ループ部３との制御動作間に矛盾が生じる。そこで、図１の受信機１は、デジタル制御ループ部３のループ利得をアナログ制御ループ部２のループ利得よりも十分高く設定する。これにより、図１の受信機１は、ＰＳＫ変調信号を復調かつデジタル変換するとともに、変調信号に重畳されてくる妨害波に対する耐性を高めることができる。
　図２はＢＰＳＫ信号の復調原理を説明する図である。ＢＰＳＫ変調された受信信号（ＢＰＳＫ信号）とＶＣＯ信号とが周波数変換器１２に入力されると、周波数変換器１２の出力信号は、図２（ａ）の丸印で示す２点の位相を行き来することになる。すなわち、図２（ｂ）のタイミング図に示すように、アナログ制御ループ部２は、ＶＣＯ信号の位相が受信信号の位相に比べてπ／２遅れたら、アナログ制御信号ＶＭＩＸをプラス側に駆動し、π／２進んだらマイナス側に駆動し、受信信号Ｄａｔａの位相にトラッキングさせようとする。
　一方、デジタル制御ループ部３は、このアナログ制御ループ部２の動作を妨げる動作を行う。しかも、デジタル制御ループ部３の方がアナログ制御ループ部２よりも利得が高いため、デジタル制御信号Ｄｃｔｌは、図２（ｂ）に示すように、アナログ制御信号ＶＭＩＸの位相とは正反対の位相になる。結果的に、アナログ制御信号ＶＭＩＸとデジタル制御信号Ｄｃｔｌは互いに位相が正反対（逆）の差動信号となり、デジタル制御信号Ｄｃｔｌがプラス側に動作したときを１（＋π／２）、マイナス側に動作したときを０（－π／２）と判定すれば、ＢＰＳＫ信号を復調できることになる。
　図１のループ利得制御部２７で生成されるデジタル制御信号Ｄｃｔｌは、すでにデジタル変換された値であり、データスライサ５を設ければ、容易に０と１の二値データを生成できる。データスライサ５は、図３に示すように、受信信号のシンボルレートに同期した基準クロックで動作するデジタルコンパレータであり、閾値を適切なレベルに設定することで、１（＋π／２）と０（－π／２）の判定を正しく行うことができる。
　このように、図１の受信機１は、デジタル制御ループ部３内の位相－デジタル変換器２２でデジタル変換を行うため、本来は周波数変換器１２の後段側に必要となるＡ／Ｄ変換器が不要となり、内部構成を簡略化できる。
　また、図１の受信機１の最大の特徴は、従来のアナログ同期式のＦＳＫ／ＰＳＫ受信機１と比べて、妨害波に対する耐性が格段に高いことである。デジタル制御ループ部３のループ利得をアナログ制御ループ部２のループ利得より高めれば高めるほど、大きな電力の妨害波が存在しても、電圧制御型発振器４が妨害波周波数に引き込まれることを防止できる。
　さらに、デジタル制御ループ部３のループ利得は、低周波数（キャリア周波数）側ほど高く、高周波数（妨害波周波数）側の方が低いため、その利得差だけ妨害波による不要成分を抑圧できる。
　また、図１の受信機１では、データスライサ５でデジタル復調されたデジタル信号を生成することができ、別個にデジタル復調器が不要となることから、受信機１内部の構成を簡略化できる。
　（第２の実施形態）
　以下に説明する第２の実施形態は、デジタル制御ループ部３の内部に、妨害波を抑圧するためのフィルタを設けるものである。
　図４は第２の実施形態に係る無線通信装置内の受信機１の概略構成を示すブロック図である。図４では、図１と共通する構成部分には同一符号を付しており、以下では相違点を中心に説明する。
　図４の受信機１は、図１と一部異なる構成のデジタル制御ループ部３を備えている。なお、図４のアナログ制御ループ部２の内部構成は、図１のアナログ制御ループ部２と同様である。
　図４のデジタル制御ループ部３は、図１のデジタル制御ループ部３の構成に加えて、積分器２８と、ループフィルタ２９と、チャネル選択フィルタ３０とを有する。積分器２８は、デジタル減算器２６で生成した周波数誤差信号を位相誤差信号に変換する。この位相誤差信号がループ利得制御部２７に入力される。
　ループ利得制御部２７は、利得αの比例パスと利得ρの積分パスとを並列接続して構成されている。これにより、デジタル制御ループ部３は、全体として、原点極２つ、零点１つのタイプIIのＡＤＰＬＬとして動作する。タイプIIのＡＤＰＬＬのループ利得は、高周波数側に行くほど２次の傾き（４０ｄＢ／ｄｅｃ）で減衰する。
　ループフィルタ２９は、受信信号よりも高い周波数成分を除去して平滑化し、デジタル制御信号Ｄｃｔｌを生成する。
　チャネル選択フィルタ３０は、ループフィルタ２９の後段に接続されており、デジタル制御信号Ｄｃｔｌに含まれる妨害波成分を抑圧する。抑圧する妨害波成分は、主に、チャネル選択周波数の近傍にある妨害波成分である。
　周波数変換器１２の入力端での受信信号、ＶＣＯ信号、妨害波信号の周波数および振幅をそれぞれωＲＦ、ωＶＣＯ、ωＢｌｋ、ＡＲＦ、ＡＶＣＯ、ＡＢｌｋとすると、周波数変換器１２のかけ算処理により、その出力ＶＭＩＸは以下の（２）式で表される。なお、かけ算で発生する２倍波成分はその後のフィルタ処理を考慮して無視する。
　ＶＭＩＸ＝｛ＡＲＦｃｏｓ(ωＲＦｔ＋φｍ)＋ＡＢｌｋｃｏｓ(ωＢｌｋｔ)｝
　　　　　×ＡＶＣＯｃｏｓ(ωＶＣＯｔ)
　　　　＝(ＡＲＦＡＶＣＯ／２)ｃｏｓ(ωＲＦｔ－ωＶＣＯｔ＋φｍ)
　　　　　＋(ＡＢｌｋＡＶＣＯ／２)ｃｏｓ(ωＢｌｋｔ－ωＶＣＯｔ)
　　　　＝(ＡＲＦＡＶＣＯ／２)ｃｏｓ(φｍ)
　　　　　＋(ＡＢｌｋＡＶＣＯ／２)ｃｏｓ{(ωＢｌｋ－ωＶＣＯ)ｔ}　　…（２）
　よって、ＢＰＳＫ変調の場合、φｍ＝±π／２なので、（２）式の右辺第１項は、±(ＡＲＦＡＶＣＯ／２)の値を取る復調すべき信号成分となり、右辺第２項は妨害波による不要成分となる。この不要成分は、ＶＣＯ信号と妨害波の差周波数に現れる。例えば、ＶＣＯ信号の周波数が２．４ＧＨｚで、妨害波が２．４０３ＧＨｚに存在するときは、（２）式の第２項の不要成分は３ＭＨｚに現れる。
　無線通信では、所望の受信信号よりも妨害波の電力の方が大きく、受信信号をそのまま復調すると誤り率が大きく劣化してしまう場合がままある。図５はこの場合の一例を示すタイミング図である。図５（ａ）は受信信号に含まれるデータ、図５（ｂ）はアナログ制御ループのアナログ制御信号ＶＭＩＸ、図５（ｃ）はデジタル制御ループのデジタル制御信号Ｄｃｔｌ、図５（ｄ）はチャネル選択フィルタ３０の出力信号Ｄ'ｃｔｌの波形をそれぞれ示している。
　図５（ｂ）のアナログ制御信号ＶＭＩＸと図５（ｃ）のデジタル制御信号Ｄｃｔｌのいずれにも不要成分が重畳されており、デジタル制御信号Ｄｃｔｌをデータスライサ５に入力すると、１と０を正しく判定できなくなる。これに対して、チャネル選択フィルタ３０の出力信号Ｄ'ｃｔｌは、図５（ｄ）に示すように、妨害波が抑圧されており、この出力信号Ｄ'ｃｔｌをデータスライサ５に入力すると、データスライサ５で１と０を正しく判定できる。
　本実施形態に係るループフィルタ２９とチャネル選択フィルタ３０は、それぞれの入力信号がデジタル信号であるため、完全なデジタル回路で構成可能である。より具体的には、ループフィルタ２９とチャネル選択フィルタ３０は、ＩＩＲフィルタまたはＦＩＲフィルタで構成可能である。
　図６はＩＩＲフィルタの一例を示すブロック図、図７はＦＩＲフィルタの一例を示すブロック図である。これらのブロック図は一例であり、種々の変更が可能である。
　チャネル選択フィルタ３０は、求められる群遅延特性の仕様などによってＩＩＲやＦＩＲを適宜組み合わせるのが望ましいが、ループフィルタ２９は、ＡＤＰＬＬからなるデジタル制御ループ内にあるため、ループの安定性を考慮すると、遅延量の少ないＩＩＲフィルタで構成するのが望ましい。
　このように、第２の実施形態では、ループ利得制御部２７の後段にループフィルタ２９とチャネル選択フィルタ３０を設けるため、デジタル制御ループ部３で生成されるデジタル制御信号Ｄｃｔｌに重畳される不要成分を除去でき、受信時の誤り率を低減できる。
　また、本実施形態では、チャネル選択フィルタ３０をデジタル化するため、アナログのチャネル選択フィルタ３０を設ける場合よりも、受信機１全体の小面積化と低電力化を実現できる。また、ループフィルタ２９とチャネル選択フィルタ３０は、図６や図７に示したＩＩＲフィルタやＦＩＲフィルタで構成できるため、構成を簡略化でき、受信機１の設計が容易になる。
　（第３の実施形態）
　以下に説明する第３の実施形態は、受信信号とＶＣＯ信号の周波数オフセットをキャンセルする機能を設けたものである。
　図８は第３の実施形態に係る無線通信装置内の受信機１の概略構成を示すブロック図である。図８では、図１や図４と共通する構成部分には同一符号を付しており、以下では相違点を中心に説明する。
　図８の受信機１は、図１や図４と一部異なる構成のデジタル制御ループ部３を備えている。図８のアナログ制御ループ部２の内部構成は、図１のアナログ制御ループ部２と同様である。
　図８のデジタル制御ループ部３は、図４のデジタル制御ループ部３の構成に加えて、周波数オフセットキャンセル部３１を有する。周波数オフセットキャンセル部３１は、受信信号の周波数とＶＣＯ信号の周波数とのずれ（オフセット）をなくす処理を行う。
　周波数オフセットキャンセル部３１は、図８に示すように、チャネル選択フィルタ３０の出力信号を微分処理する微分器３２と、加算器３３と、利得制御部３４と、積分器３５とを有する。
　通常の無線通信では、送信機と受信機１の基準信号源がそれぞれ異なるため、各基準信号源の周波数も、数～数十ｐｐｍという微量ではあるが、ばらついてしまう。受信信号とＶＣＯ信号の間に周波数オフセットがあると、周波数変換器１２の出力信号は、時間に応じて増大する位相誤差を含むことになる。
　図９は受信信号とＶＣＯ信号の間に周波数オフセットがある場合のタイミング図であり、図９（ａ）は受信信号に含まれるデータ、図９（ｂ）はアナログ制御信号ＶＭＩＸ、図９（ｃ）はデジタル制御信号Ｄｃｔｌの波形をそれぞれ示している。上述した周波数オフセットがあると、図９（ｂ）に示すように、アナログ制御信号ＶＭＩＸの信号レベルが徐々に大きくなって発散し、差動の関係にあるデジタル制御信号Ｄｃｔｌの信号レベルは徐々に小さくなって発散する。このため、デジタル制御信号Ｄｃｔｌは閾値よりも小さくなってしまい、データスライサ５で０と１を正しく検出できなくなる。
　そこで、周波数オフセットキャンセル部３１は、受信信号に含まれる各シンボルごとに、データ部の直前に設けられるプリアンブル部を用いて、周波数設定コード信号ＦＣＷを補正する。プリアンブル部は、変調されていない搬送波信号を含んでおり、データ部は、データが変調された搬送波信号を含んでいる。
　例えば、プリアンブル部がＢＰＳＫ変調されていない周波数ωＲＦの単純な正弦波信号の場合、受信信号とＶＣＯ信号の周波数オフセットをωｏｓとすると、基準信号の周期ＴＲＥＦごとに蓄積される位相誤差は、以下の（３）式で表される。
　　ΔΦ＝ωｏｓ×ＴＲＥＦ　　…（３）
　図１０（ａ）は受信信号のプリアンブル部での受信信号のデータ、図１０（ｂ）はプリアンブル部でのアナログ制御信号ＶＭＩＸ、図１０（ｃ）はプリアンブル部でのデジタル制御信号Ｄｃｔｌの波形をそれぞれ示している。また、図１１はアナログ制御信号ＶＭＩＸの位相－電圧特性を示す図である。
　図１０（ｃ）のように、周波数変換器１２の位相－電圧特性の原点付近の利得をＡとすると、上述した（３）式の位相誤差によるアナログ制御ループの制御電圧の変動分ΔＶＭＩＸは、以下の（４）式で表される。
　ΔＶＭＩＸ＝Ａ×ΔΦ＝Ａ×ωＯＳ×ＴＲＥＦ　　…（４）
　デジタル制御信号Ｄｃｔｌは、（４）式と差動の関係にあるため、周波数オフセットキャンセル回路内の微分器の出力Ｄｏｕｔは、以下の（５）式で表される。
　Ｄｏｕｔ＝Ａ×ωｏｓ×ＴＲＥＦ　　…（５）
　（５）式からわかるように、微分器の出力Ｄｏｕｔは、周波数オフセットに比例した値を検出できる。周波数オフセットキャンセル部３１は、検出された周波数オフセットがゼロになるように、利得制御部とデジタル積分器で構成される負帰還ループは周波数設定コード信号ＦＣＷを調整する。周波数オフセットキャンセル部３１は、全体としては、デジタル積分器による原点極が１つの１次制御系である。
　このように、第３の実施形態は、周波数オフセットキャンセル部３１を設けて、受信信号とＶＣＯ信号との周波数オフセットをキャンセルするため、デジタル制御信号Ｄｃｔｌに位相誤差が累積されなくなり、受信復調時の誤り率の増大を抑制できる。
　（第４の実施形態）
　以下に説明する第４の実施形態は、第３の実施形態における周波数オフセットキャンセルによる処理結果を高速に反映させるものである。
　図１２は第４の実施形態に係る無線通信装置内の受信機１の概略構成を示すブロック図である。図１２では、図８と共通する構成部分には同一符号を付しており、以下では相違点を中心に説明する。
　図１２の受信機１は、図８のデジタル制御ループ部３内に、新たに高速セトリング利得制御部（第１高速セトリング利得制御部）４１を追加しており、それ以外は図８の受信機１と同様に構成されている。
　高速セトリング利得制御部４１は、周波数オフセットキャンセル部３１の出力信号にγを乗じて利得調整を行う。高速セトリング利得制御部４１の出力信号は、デジタル加算器４２にて、ループフィルタ２９の出力信号と加算されて、最終的なデジタル制御信号Ｄｃｔｌが生成される。
　このように、図１２のデジタル制御ループ部３では、周波数オフセットキャンセル部３１の出力信号を、周波数設定コード信号ＦＣＷを補正するために用いるだけでなく、ループフィルタ２９から出力されるデジタル制御信号Ｄｃｔｌを補正するためにも用いている。このようにする理由は、データ制御ループ内の周波数設定コード信号ＦＣＷの入力から電圧制御型発振器４に至る経路上の信号の伝達関数は、図１３の波形ｗ１に示すように、デジタル制御ループ部３のループ帯域で決まるローパスフィルタの特性を有する。このため、周波数オフセットキャンセル部３１が周波数設定コード信号ＦＣＷの値を補正するたびに、この伝達関数で定まる応答時間だけ、周波数オフセットのキャンセルに時間がかかってしまう。すなわち、周波数オフセットキャンセル部３１のループ帯域が制限されてしまう。
　これに対して、ループフィルタ２９の出力から電圧制御型発振器４の入力に至る経路上の信号の伝達関数は、図１３の波形ｗ２に示すように、ハイパスフィルタの特性を有する。ハイパスフィルタの特性を有するということは、この経路上に周波数オフセットキャンセル部３１の出力信号を重畳すれば、周波数オフセットの効果を迅速に反映させることができることを意味する。
　そこで、本実施形態は、周波数オフセットキャンセル部３１の出力信号を、デジタル乗算器からなる高速セトリング利得制御部４１で利得調整した上で、ループフィルタ２９の出力信号と合成して、周波数オフセットの効果が迅速に現れるようにしている。
　このように、第４の実施形態では、周波数オフセットキャンセル部３１の出力信号を、ハイパスフィルタの特性を有するループフィルタ２９の出力信号と合成するため、極めて迅速に周波数オフセット調整をすることができる。
　（第５の実施形態）
　以下に説明する第５の実施形態は、ＦＳＫ変調された信号を受信する際に利用可能なものである。
　図１４は第５の実施形態に係る無線通信装置内の受信機１の概略構成を示すブロック図である。図１４では、図４と共通する構成部分には同一符号を付しており、以下では相違点を中心に説明する。
　図１４の受信機１は、図４の構成に加えて、デジタル制御ループ部３内に位相シフト部５１と、加算器５２とを設けている。この位相シフト部５１は、位相誤差の蓄積を防止するためのものである。位相シフト部５１の出力信号は、積分器２８の出力信号とともに加算器５２で加算されて、ループ利得制御部２７に入力される。
　ＰＳＫ変調された信号を受信する場合、受信信号とＶＣＯ信号の周波数オフセットを補正すれば、位相誤差が蓄積されることはなく、アナログ制御信号ＶＭＩＸとデジタル制御信号Ｄｃｔｌが発散することはない。ところが、ＦＳＫ変調の場合、例えばデータとして１（受信信号周波数がωＲＦ＋Δωｍ）が連続して続いたり、逆に０（受信信号周波数がωＲＦ－Δωｍ）が連続して続くと、位相誤差が蓄積されて、アナログ制御信号ＶＭＩＸとデジタル制御信号Ｄｃｔｌが発散してしまう。これを防止するのが位相シフト部５１である。
　図１５は位相シフト部５１の動作原理を説明する波形図である。図１５（ａ）は位相シフト部５１を設けない場合、図１５（ｂ）は位相シフト部５１を設ける場合を示している。例えば、受信信号に含まれるデータが１１１の場合、デジタル制御信号Ｄｃｔｌの波形ｗ２は、アナログ制御信号ＶＭＩＸの波形ｗ１とは位相が逆になるため、デジタル制御信号Ｄｃｔｌは、１００となり、２シンボル目から、受信信号のデータの値と異なってしまう。
　そこで、位相シフト部５１は、各シンボルごとに、データスライサ５の出力データに応じて、デジタル制御信号Ｄｃｔｌの位相をシフトさせる。例えば、データスライサ５の出力データが１であれば、デジタル制御信号Ｄｃｔｌの位相を＋π／２シフトさせ、データスライサ５の出力データが０であれば、デジタル制御信号Ｄｃｔｌの位相を－π／２シフトさせる。これにより、受信信号中にデータ１１１が含まれる場合は、図１５（ｂ）に示すように、位相シフト部５１は、各シンボルごとに、デジタル制御信号Ｄｃｔｌの位相を＋π／２シフトさせ、結果として、データ１１１がデータスライサ５から出力される。
　このように、第５の実施形態では、ＦＳＫ変調された信号を受信する際に、データスライサ５の出力データに応じて、位相シフト部５１でデジタル制御信号Ｄｃｔｌの位相をシフトさせるため、受信信号中に同じ値のデータが連続して現れても、位相誤差が蓄積されることがなく、正しく復調できる。
　なお、図１４のデジタル制御ループ部３は、ループフィルタ２９とチャネル選択フィルタ３０を有するが、ループフィルタ２９とチャネル選択フィルタ３０の少なくとも一方は省略してもよい。
　（第６の実施形態）
　以下に説明する第６の実施形態は、位相オフセットキャンセルを行う機能を設けたものである。
　図１６は第６の実施形態に係る無線通信装置内の受信機１の概略構成を示すブロック図である。図１６では、図１４と共通する構成部分には同一符号を付しており、以下では相違点を中心に説明する。
　図１６の受信機１は、図１４の構成に加えて、デジタル制御ループ部３内に位相オフセットキャンセル部５３と、加算器５４とを設けている。この位相オフセットキャンセル部５３は、周波数変換器１２で位相差を検出する際に、線形性のよい位相で位相差を検出するようにする。位相オフセットキャンセル部５３の出力信号は、加算器５４にて、積分器２８の出力信号と加算されて、加算器５２に入力される。
　すなわち、上述した第１～第５の実施形態では、受信信号とＶＣＯ信号の位相差がゼロであり、周波数変換器１２の位相－電圧特性の最も線形性のよい点でデータを復調できていたが、図１７に示すように、線形性の悪い位相差を初期値として復調を開始しなければならない場合もあり得る。そこで、位相オフセットキャンセル部５３は、初期値を最適値に戻す処理を行う。
　位相オフセットキャンセル部５３は、受信信号の各シンボルごとに設けられるプリアンブル部を用いて位相オフセットキャンセル処理を行う。受信信号のωＲＦとＶＣＯ信号のωＶＣＯはほぼ一致しているものとする。この状態で、位相オフセットキャンセル部５３は、ＶＣＯ信号の位相を０から２πまで、例えばπ／８程度の分解能でスイープさせつつ、そのときのデジタル制御信号Ｄｃｔｌと傾きを記憶する。これにより、デジタル制御信号Ｄｃｔｌは、図１７に示すように、最大値と最小値を交互に取りながら変化し、最大値と最小値の中間で、かつ傾きがマイナスになったときが最適な位相状態である。
　このように、第６の実施形態では、デジタル制御ループ部３内に位相オフセットキャンセル部５３を設けるため、デジタル制御信号Ｄｃｔｌ中の線形性の高い位相状態でデータ復調を行うことができ、受信信号とＶＣＯ信号の位相オフセットによる影響を受けずに復調処理を行える。
　図１６のデジタル制御ループ部３は、位相シフト部５１と位相オフセットキャンセル部５３とを有するが、位相シフト部５１を省略してもよい。また、ループフィルタ２９とチャネル選択フィルタ３０の少なくとも一方を省略してもよい。
　（第７の実施形態）
　以下に説明する第７の実施形態は、上述した第１～第６の実施形態の特徴的な構成をすべて包含するものである。
　図１８は第７の実施形態に係る無線通信装置内の受信機１の概略構成を示すブロック図である。図１８の受信機１は、図１２と同様に周波数オフセットキャンセル部３１用の高速セトリング利得制御部（第１の高速セトリング利得制御部）４１を有する他に、位相シフト部５１用の高速セトリング利得制御部（第２の高速セトリング利得制御部）５６と、位相オフセットキャンセル部５３用の高速セトリング利得制御部（第３の高速セトリング利得制御部）５９とを有する。
　位相シフト部５１用の高速セトリング利得制御部５６の後段にはデジタル微分器５７が設けられ、同様に、位相オフセットキャンセル部５３用の高速セトリング利得制御部５９の後段にはデジタル微分器６０が設けられている。
　周波数オフセットキャンセル部３１用の高速セトリング利得制御部４１の出力信号とデジタル微分器５７の出力信号とはデジタル加算器５８にて合成される。デジタル加算器５８の出力信号とデジタル微分器６０の出力信号とはデジタル加算器６１にて合成される。デジタル加算器６１の出力信号とループフィルタ２９の出力信号とはデジタル加算器６２にて合成されて、最終的なデジタル制御信号Ｄｃｔｌが生成される。デジタル制御信号Ｄｃｔｌは、周波数オフセットのキャンセルと、位相誤差の蓄積防止と、位相オフセットのキャンセルとを考慮に入れた信号であり、この信号はハイパスフィルタの特性を持つ経路上のデジタル加算器２４にて合成されることから、極めて高速に周波数オフセットのキャンセルと、位相誤差の蓄積防止と、位相オフセットのキャンセルとを行うことができる。
　（第８の実施形態）
　上述した第１～第７の実施形態では、受信機１の構成および動作を説明したが、以下に説明する第８の実施形態では、第１～第７の実施形態のいずれかの受信機１の構成に加えて、送信機も備えた無線通信装置のハードウェア構成例について説明する。第８の実施形態による無線通信装置内の受信機１は、上述した第１～第７の実施形態のいずれかで構成されるため、その詳細な説明は省略する。
　図１９は第８の実施形態による無線通信装置７１の概略構成を示すブロック図である。図１９の無線通信装置７１は、ベースバンド部７２と、ＲＦ部７３と、アンテナ部７４とを備えている。
　ベースバンド部７２は、制御回路７５と、送信処理回路７６と、受信処理回路７７とを有する。ベースバンド部７２内の各回路は、デジタル信号処理を行う。
　制御回路７５は、例えば、ＭＡＣ（Media Access Control）層の処理を行う。制御回路７５は、ＭＡＣ層よりも上位のネットワーク階層の処理を行ってもよい。また、制御回路７５は、ＭＩＭＯ(Multi-Input Multi-Output)に関する処理を行ってもよい。例えば、制御回路７５は、伝搬路推定処理、送信ウェイト計算処理、およびストリームの分離処理などを行ってもよい。
　送信処理回路７６は、デジタル送信信号を生成する。受信処理回路７７は、デジタル復調や復号を行った後に、プリアンブルおよび物理ヘッダの解析などの処理を行う。
　ＲＦ部７３は、送信回路７８と、受信回路７９とを有する。送信回路７８は、送信帯域の信号を抽出する不図示の送信フィルタと、ＶＣＯ４の発振信号を利用して送信フィルタを通過後の信号を無線周波数にアップコンバートする不図示のミキサと、アップコンバート後の信号を増幅する不図示のプリアンプとを含んでいる。受信回路７９は、上述した第１～第７の実施形態のいずれかによる受信機１と同様の構成である。すなわち、受信回路７９は、ＴＤＣ２２と、ＡＤＰＬＬ部８０と、受信ＲＦ部８１と、ＶＣＯ４とを有する。ＡＤＰＬＬ部８０は、例えば図１のバイナリカウンタ２３と、デジタル加算器２４と、デジタル微分器２５と、デジタル減算器２６と、ループ利得制御部２７とを有する。受信ＲＦ部８１は、例えば図１の低雑音増幅器１１と、周波数変換器１２と、低域通過フィルタ１３とを有する。図１９のＲＦ部７３は、送信回路７８と受信回路７９では、ＶＣＯ４を共用しているが、それぞれ別個のＶＣＯを設けてもよい。
　アンテナ部７４で無線信号の送受信を行う場合には、送信回路７８および受信回路７９のいずれか一方をアンテナ部７４に接続するためのスイッチがＲＦ部７３に設けられていてもよい。このようなスイッチがあれば、送信時にはアンテナ部７４を送信回路７８に接続し、受信時にはアンテナ部７４を受信回路７９に接続することができる。
　図１９の送信処理回路７６は、一系統の送信信号のみを出力しているが、無線方式によっては、Ｉ信号とＱ信号に分けて出力する場合もある。この場合の無線通信装置７１のブロック構成は例えば図２０のようになる。図２０の無線通信装置７１は、送信処理回路７６から送信回路７８までの構成が図１９とは異なっている。
　送信処理回路７６は、２系統のデジタルベースバンド信号（以下、デジタルＩ信号とデジタルＱ信号）を生成する。
　送信処理回路７６と送信回路７８の間には、デジタルＩ信号をアナログＩ信号に変換するＤＡ変換回路８２と、デジタルＱ信号をアナログＱ信号に変換するＤＡ変換回路８３とが設けられている。送信回路７８は、不図示のミキサにて、アナログＩ信号とアナログＱ信号をアップコンバートする。
　図１９および図２０に示したＲＦ部７３とベースバンド部７２はワンチップ化してもよいし、ＲＦ部７３とベースバンド部７２とで別個のチップにしてもよい。また、ＲＦ部７３とベースバンド部７２の一部はディスクリート部品で構成し、残りを１つまたは複数のチップで構成してもよい。
　さらに、ＲＦ部７３とベースバンド部７２は、ソフトウェア的に再構成可能なソフトウェア無線機で構成してもよい。この場合、デジタル信号処理プロセッサを用いて、ソフトウェアにてＲＦ部７３とベースバンド部７２の機能を実現すればよい。この場合、図１９および図２０に示した無線通信装置７１の内部に、バス、プロセッサ部および外部インタフェース部が設けられる。プロセッサ部と外部インタフェース部はバスを介して接続され、プロセッサ部ではファームウェアが動作する。ファームウェアは、コンピュータプログラムにより更新が可能である。プロセッサ部がファームウェアを動作させることで、プロセッサ部にて図１９および図２０に示したＲＦ部７３とベースバンド部７２の処理動作を行うことができる。
　図１９および図２０に示した無線通信装置７１は、一つのアンテナ部７４しか備えていないが、アンテナの数には特に制限はない。送信用のアンテナ部７４と受信用のアンテナ部７４を別個に設けてもよいし、Ｉ信号用のアンテナ部７４とＱ信号用のアンテナ部７４を別個に設けてもよい。アンテナ部７４が一つだけのときは、送受切替スイッチで、送信と受信を切り替えればよい。
　図１９および図２０に示した無線通信装置７１は、アクセスポイントや無線ルータ、コンピュータなどの据置型の無線通信装置７１にも適用できるし、スマートフォンや携帯電話等の携帯可能な無線端末にも適用できるし、マウスやキーボードなどのホスト装置と無線通信を行う周辺機器にも適用できるし、無線機能を内蔵したカード状部材にも適用できるし、生体情報を無線通信するウェアラブル端末にも適用できる。図１９または図２０に示した無線通信装置７１同士での無線通信の無線方式は、特に限定されるものではなく、第３世代以降のセルラー通信、無線ＬＡＮ、Ｂｌｕｅｔｏｏｔｈ（登録商標）、近接無線通信など、種々のものが適用可能である。
　図２１はホスト装置であるＰＣ８４と周辺機器であるマウス８５との間で無線通信を行う例を示しており、ＰＣ８４とマウス８５の双方に、図１９または図２０に示した無線通信装置７１が内蔵されている。マウス８５は、内蔵バッテリの電力を利用して無線通信を行うが、バッテリを内蔵するスペースは限られているため、できるだけ低消費電力で無線通信を行う必要がある。このため、Bluetooth（登録商標）４．０の規格の中で策定されたBluetooth Low Energyなどの低消費無線通信が可能な無線方式を用いて無線通信を行うのが望ましい。
　図２２はウェアラブル端末８６とホスト装置（例えばＰＣ８４）との間で無線通信を行う例を示している。ウェアラブル端末８６は、人間の身体に装着されるものであり、図２２のように腕に装着するタイプだけでなく、シールタイプなどの身体に貼り付けるものや、眼鏡タイプおよびイヤホンタイプなどの腕以外の身体に装着するものや、ペースメーカなどの身体の内部に入れるものなど、種々のものが考えられる。図２２の場合も、ウェアラブル端末８６とＰＣ８４の両方に、図１９または図２０に示した無線通信装置７１が内蔵されている。なお、ＰＣ８４とは、コンピュータやサーバなどである。ウェアラブル端末８６は、人間の身体に取り付けられるため、内蔵バッテリのためのスペースが限られている。よって、上述したBluetooth Low Energy等の低消費電力での無線通信が可能な無線方式を採用するのが望ましい。
　また、図１９または図２０に示した無線通信装置７１同士で無線通信を行う場合、無線通信によって送受される情報の種類は特に限定されない。ただし、動画像データのようなデータ量の多い情報を送受する場合と、マウス８５の操作情報のようにデータ量の少ない情報を送受する場合とでは、無線方式を変えるのが望ましく、送受される情報量に応じて最適な無線方式で無線通信を行う必要がある。
　さらに、図１９または図２０に示した無線通信装置７１同士で無線通信を行う場合、無線通信の動作状態をユーザに報知する報知部を設けてもよい。報知部の具体例としては、例えば、ＬＥＤ等の表示装置に動作状態を表示してもよいし、バイブレータの振動により動作状態を報知してもよいし、スピーカやブザー等による音声情報より動作状態を報知してもよい。
　上述した実施形態で説明した受信機１の少なくとも一部は、ハードウェアで構成してもよいし、ソフトウェアで構成してもよい。ソフトウェアで構成する場合には、受信機１の少なくとも一部の機能を実現するプログラムをフレキシブルディスクやＣＤ－ＲＯＭ等の記録媒体に収納し、コンピュータに読み込ませて実行させてもよい。記録媒体は、磁気ディスクや光ディスク等の着脱可能なものに限定されず、ハードディスク装置やメモリなどの固定型の記録媒体でもよい。
　また、受信機１の少なくとも一部の機能を実現するプログラムを、インターネット等の通信回線（無線通信も含む）を介して頒布してもよい。さらに、同プログラムを暗号化したり、変調をかけたり、圧縮した状態で、インターネット等の有線回線や無線回線を介して、あるいは記録媒体に収納して頒布してもよい。
　本発明の態様は、上述した個々の実施形態に限定されるものではなく、当業者が想到しうる種々の変形も含むものであり、本発明の効果も上述した内容に限定されない。すなわち、特許請求の範囲に規定された内容およびその均等物から導き出される本発明の概念的な思想と趣旨を逸脱しない範囲で種々の追加、変更および部分的削除が可能である。
　１　受信機、２　アナログ制御ループ部、３　デジタル制御ループ部、４　電圧制御型発振器、５　データスライサ、６　アンテナ、１１　低雑音増幅器、１２　周波数変換器、１３　低域通過フィルタ、２０　第１基準信号源、２１　第２基準信号源、２２　位相－デジタル変換器、２３　バイナリカウンタ、２４　デジタル加算器、２５　デジタル微分器、２６　デジタル減算器、２７　ループ利得制御部、２８　積分器、２９　ループフィルタ、３０　チャネル選択フィルタ、３１　周波数オフセットキャンセル部、３２　微分器、３３　加算器、３４　利得制御部、３５　積分器、４１　高速セトリング利得制御部、４２　デジタル加算器、５１　位相シフト部、５２　加算器、５３　位相オフセットキャンセル部、５４　加算器、５６，５９　高速セトリング利得制御部、５７　デジタル微分器、５８　デジタル加算器、６０　デジタル微分器、６１，６２　デジタル加算器、７１　無線通信装置、７２　ベースバンド部、７３　ＲＦ部、７４　アンテナ部、７５　制御回路、７６　送信処理回路、７７　受信処理回路、７８，７９　ＤＡ変換器、８０，８１　ＡＤ変換器、８２　送信回路、８３　受信回路

Claims (15)

  1. 　受信信号の位相に合わせて、電圧制御発振信号の位相を調整するためのアナログ制御信号を生成するアナログ制御ループ部と、
    　基準信号の周波数と所定の周波数設定コード信号とにより定まる周波数を持ち、前記アナログ制御信号と逆位相のデジタル制御信号を生成するデジタル制御ループ部と、
    　前記アナログ制御信号および前記デジタル制御信号に基づいて、前記電圧制御発振信号を生成する電圧制御型発振器と、
    　前記デジタル制御信号を所定の閾値と比較した結果に基づいて、前記受信信号をデジタル復調したデジタル信号を生成するデータスライサと、を備え、
    　前記デジタル制御ループ部の利得は、前記アナログ制御ループ部の利得よりも高い無線通信装置。
  2. 　前記アナログ制御ループ部は、
    　前記受信信号と前記電圧制御発振信号との位相差信号を生成する周波数変換器と、
    　前記周波数変換器の出力信号を帯域制限して前記アナログ制御信号を生成する低域通過フィルタと、を有し、
    　前記デジタル制御ループ部は、
    　前記基準信号に同期させて、前記電圧制御発振信号の位相を検出する位相－デジタル変換器と、
    　前記位相－デジタル変換器の出力信号を微分処理して周波数情報に変換するデジタル微分器と、
    　前記デジタル微分器の出力信号と前記周波数設定コード信号との差分を検出して周波数誤差信号を生成するデジタル減算器と、
    　前記デジタル減算器の出力信号に基づいて、前記デジタル制御信号を生成するループ利得制御部と、を有する請求項１に記載の無線通信装置。
  3. 　前記ループ利得制御部の出力信号を平滑化して前記デジタル制御信号を生成する第１フィルタ部と、
    　前記第１フィルタ部の出力信号に含まれる妨害波成分を除去した信号を前記データスライサに供給する第２フィルタ部と、を備え、
    　前記データスライサは、前記第２フィルタ部の出力信号を前記所定の閾値と比較した結果に基づいて前記デジタル信号を生成する請求項２に記載の無線通信装置。
  4. 　前記受信信号の周波数と前記電圧制御発振信号の周波数との誤差がなくなるように前記周波数設定コード信号を補正する周波数オフセットキャンセル部を備える請求項２または３に記載の無線通信装置。
  5. 　前記受信信号は、変調されていない搬送波信号を含むプリアンブル部と、前記搬送波信号にデータを変調した変調部と、シンボルごとに含んでおり、
    　前記周波数オフセットキャンセル部は、シンボルごとに、前記受信信号中の前記プリアンブル部に基づいて前記周波数設定コード信号を補正する請求項４に記載の無線通信装置。
  6. 　前記周波数オフセットキャンセル部で前記周波数設定コード信号を補正するための補正信号に基づいて、前記ループ利得制御部から出力された前記デジタル制御信号を調整する第１高速セトリング利得制御部を備え、
    　前記電圧制御型発振器には、前記第１高速セトリング利得制御部で補正後の前記デジタル制御信号が入力される請求項４または５に記載の無線通信装置。
  7. 　前記受信信号は、ＦＳＫ（Frequency-Shift Keying）信号であり、
    　前記デジタル制御信号の位相がシンボルごとに単調増加方向または単調減少方向に変化するように、前記データスライサで生成された前記デジタル信号に基づいて前記デジタル減算器の出力信号の位相を調整する位相シフト部を備える請求項２乃至６のいずれかに記載の無線通信装置。
  8. 　前記位相シフト部で前記デジタル減算器の出力信号の位相を調整するための位相調整信号に基づいて、前記ループ利得制御部から出力された前記デジタル制御信号を調整する第２高速セトリング利得制御部を備える請求項７に記載の無線通信装置。
  9. 　前記アナログ制御信号の周波数と前記デジタル制御信号の周波数とが一致している状態で、前記アナログ制御信号が最大振幅値と最小振幅値との中間値を取るタイミングに合わせて、前記デジタル制御信号の位相を調整する位相オフセットキャンセル部を備える請求項２乃至７のいずれかに記載の無線通信装置。
  10. 　前記位相オフセットキャンセル部で前記デジタル制御信号の位相を調整するための位相調整信号に基づいて、前記ループ利得制御部から出力された前記デジタル制御信号を調整する第３高速セトリング利得制御部を備える請求項９に記載の無線通信装置。
  11. 　前記受信信号は、変調されていない搬送波信号を含むプリアンブル部と、前記搬送波信号にデータを変調した変調部と、シンボルごとに含むＦＳＫ（Frequency-Shift Keying）信号であり、
    　前記位相オフセットキャンセル部は、前記プリアンブル部における前記搬送波信号を用いて前記デジタル制御信号の位相を調整する請求項９または１０に記載の無線通信装置。
  12. 　ＲＦ部と、ベースバンド部とを備えた無線通信装置であって、
    　前記ＲＦ部は、送信回路と、受信回路と、を有し、
    　前記ベースバンド部は、送信処理回路と、受信処理回路と、を有し、
    　前記受信回路は、
    　受信信号の位相に合わせて、電圧制御発振信号の位相を調整するためのアナログ制御信号を生成するアナログ制御ループ部と、
    　基準信号の周波数と所定の周波数設定コード信号とにより定まる周波数を持ち、前記アナログ制御信号と逆位相のデジタル制御信号を生成するデジタル制御ループ部と、
    　前記アナログ制御信号および前記デジタル制御信号に基づいて、前記電圧制御発振信号を生成する電圧制御型発振器と、を有し、
    　前記受信処理回路は、前記デジタル制御信号を所定の閾値と比較した結果に基づいて、前記受信信号をデジタル復調したデジタル信号を生成するデータスライサと、を有し、
    　前記デジタル制御ループ部の利得は、前記アナログ制御ループ部の利得よりも高い無線通信装置。
  13. 　請求項１乃至１２のいずれかに記載の無線通信装置を含む集積回路。
  14. 　請求項１３に記載の集積回路と、
    　少なくとも１つのアンテナと、を備える無線通信装置。
  15. 　アナログ制御ループ部を用いて、受信信号の位相に合わせて電圧制御発振信号の位相を調整するためのアナログ制御信号を生成するステップと、
    　デジタル制御ループ部を用いて、基準信号の周波数と所定の周波数設定コード信号とにより定まる周波数を持ち前記アナログ制御信号と逆位相のデジタル制御信号を生成するステップと、
    　前記アナログ制御信号および前記デジタル制御信号に基づいて、前記電圧制御発振信号を生成するステップと、
    　前記デジタル制御信号を所定の閾値と比較した結果に基づいて、前記受信信号をデジタル復調したデジタル信号を生成するステップと、を備え、
    　前記デジタル制御ループ部の利得は、前記アナログ制御ループ部の利得よりも高い無線通信方法。
PCT/JP2014/072062 2013-08-23 2014-08-22 無線通信装置、集積回路および無線通信方法 WO2015025965A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015532924A JP6151361B2 (ja) 2013-08-23 2014-08-22 無線通信装置、集積回路および無線通信方法
US15/048,297 US9686109B2 (en) 2013-08-23 2016-02-19 Wireless communication device, integrated circuitry, and wireless communication method

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013-173844 2013-08-23
JP2013173844 2013-08-23

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US15/048,297 Continuation US9686109B2 (en) 2013-08-23 2016-02-19 Wireless communication device, integrated circuitry, and wireless communication method

Publications (1)

Publication Number Publication Date
WO2015025965A1 true WO2015025965A1 (ja) 2015-02-26

Family

ID=52483735

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/072062 WO2015025965A1 (ja) 2013-08-23 2014-08-22 無線通信装置、集積回路および無線通信方法

Country Status (3)

Country Link
US (1) US9686109B2 (ja)
JP (1) JP6151361B2 (ja)
WO (1) WO2015025965A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016027742A1 (ja) * 2014-08-22 2016-02-25 株式会社 東芝 無線通信装置、集積回路および無線通信方法
US9515684B2 (en) 2014-12-16 2016-12-06 Kabushiki Kaisha Toshiba Receiver and voltage controlled oscillator
JP2017011621A (ja) * 2015-06-25 2017-01-12 株式会社東芝 無線通信装置、集積回路および無線通信方法
CN114079605A (zh) * 2020-08-13 2022-02-22 立锜科技股份有限公司 通信信号解调装置及通信信号解调方法
US11870394B2 (en) 2019-07-02 2024-01-09 Sony Semiconductor Solutions Corporation Demodulator and wireless receiver including the same

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10033491B2 (en) * 2015-11-25 2018-07-24 Electronics And Telecommunications Research Institute Data transmission device for human body communication, preamble generation method thereof, and frame synchronization method thereof
US10139438B2 (en) * 2016-08-25 2018-11-27 Intel Corporation Apparatus and method for calibrating high speed serial receiver analog front end and phase detector
JP2018037798A (ja) * 2016-08-30 2018-03-08 株式会社東芝 無線通信装置および集積回路
KR102633143B1 (ko) 2016-12-23 2024-02-02 삼성전자주식회사 무선 채널 분류를 기초로 디지털 루프 필터 이득을 조절하는 자동 주파수 제어기, 상기 자동 주파수 제어기를 포함하는 무선 통신 장치, 자동 주파수 제어 방법 및 무선 통신 방법
US11171655B2 (en) * 2019-06-27 2021-11-09 Intel Corporation Multi-chip synchronization with applications in multiple-input multiple-output (MIMO) radar systems
US11296733B2 (en) 2019-12-19 2022-04-05 Samsung Electronics Co., Ltd. Communication apparatus and method

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5034695A (en) * 1989-06-16 1991-07-23 Owen Joseph C Full threshold FM demodulator
JPH04103078A (ja) * 1990-08-22 1992-04-06 Ricoh Co Ltd 光ディスク装置用復調器
JPH07183924A (ja) * 1993-12-22 1995-07-21 Matsushita Electric Ind Co Ltd 自動周波数制御回路
JPH07297868A (ja) * 1994-04-28 1995-11-10 Matsushita Electric Ind Co Ltd 復調装置
JP2009081813A (ja) * 2007-09-27 2009-04-16 Oki Semiconductor Co Ltd 受信周波数制御回路
JP2010251821A (ja) * 2009-04-10 2010-11-04 Panasonic Corp Ｆｓｋ受信装置、ｆｓｋ受信方法、及びプログラム

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2548336B2 (ja) * 1988-10-13 1996-10-30 松下電器産業株式会社 Ｆｍ復調器
US5633898A (en) 1993-12-22 1997-05-27 Matsushita Electric Industrial Co., Ltd. Automatic frequency control apparatus for FSK receiver and FSK receiver including the same
US6429693B1 (en) 2000-06-30 2002-08-06 Texas Instruments Incorporated Digital fractional phase detector
US7180377B1 (en) * 2005-01-18 2007-02-20 Silicon Clocks Inc. Method and apparatus for a hybrid phase lock loop frequency synthesizer
US7420427B2 (en) * 2005-03-28 2008-09-02 Texas Instruments Incorporated Phase-locked loop with a digital calibration loop and an analog calibration loop
JP5044434B2 (ja) * 2008-02-14 2012-10-10 株式会社東芝 位相同期回路及びこれを用いた受信機
KR101695311B1 (ko) * 2010-12-23 2017-01-11 한국전자통신연구원 아날로그 위상에러 보상기를 장착한 프랙셔널 디지털 위상고정루프
US9000858B2 (en) * 2012-04-25 2015-04-07 Qualcomm Incorporated Ultra-wide band frequency modulator

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5034695A (en) * 1989-06-16 1991-07-23 Owen Joseph C Full threshold FM demodulator
JPH04103078A (ja) * 1990-08-22 1992-04-06 Ricoh Co Ltd 光ディスク装置用復調器
JPH07183924A (ja) * 1993-12-22 1995-07-21 Matsushita Electric Ind Co Ltd 自動周波数制御回路
JPH07297868A (ja) * 1994-04-28 1995-11-10 Matsushita Electric Ind Co Ltd 復調装置
JP2009081813A (ja) * 2007-09-27 2009-04-16 Oki Semiconductor Co Ltd 受信周波数制御回路
JP2010251821A (ja) * 2009-04-10 2010-11-04 Panasonic Corp Ｆｓｋ受信装置、ｆｓｋ受信方法、及びプログラム

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016027742A1 (ja) * 2014-08-22 2016-02-25 株式会社 東芝 無線通信装置、集積回路および無線通信方法
US9735790B2 (en) 2014-08-22 2017-08-15 Kabushiki Kaisha Toshiba Radio communication device and radio communication method
US9515684B2 (en) 2014-12-16 2016-12-06 Kabushiki Kaisha Toshiba Receiver and voltage controlled oscillator
JP2017011621A (ja) * 2015-06-25 2017-01-12 株式会社東芝 無線通信装置、集積回路および無線通信方法
US9647830B2 (en) 2015-06-25 2017-05-09 Kabushiki Kaisha Toshiba Wireless communication apparatus, integrated circuit and wireless communication method
US11870394B2 (en) 2019-07-02 2024-01-09 Sony Semiconductor Solutions Corporation Demodulator and wireless receiver including the same
CN114079605A (zh) * 2020-08-13 2022-02-22 立锜科技股份有限公司 通信信号解调装置及通信信号解调方法
CN114079605B (zh) * 2020-08-13 2023-05-23 立锜科技股份有限公司 通信信号解调装置及通信信号解调方法

Also Published As

Publication number Publication date
JP6151361B2 (ja) 2017-06-21
US9686109B2 (en) 2017-06-20
US20160173303A1 (en) 2016-06-16
JPWO2015025965A1 (ja) 2017-03-02

Similar Documents

Publication Publication Date Title
JP6151361B2 (ja) 無線通信装置、集積回路および無線通信方法
US20180269885A1 (en) Oscillator, semiconductor device and wireless communication apparatus
US9742552B2 (en) Phase locked loop, wireless communication apparatus and wireless communication method
US20100097151A1 (en) Phase noise correction device and its method
JP2018037798A (ja) 無線通信装置および集積回路
US9735790B2 (en) Radio communication device and radio communication method
WO2006118056A1 (ja) ２点変調型位相変調装置、ポーラ変調送信装置、無線送信装置及び無線通信装置
US8258826B2 (en) Automatic frequency control circuit
US9954702B2 (en) Radio communication device and radio communication method
US9647830B2 (en) Wireless communication apparatus, integrated circuit and wireless communication method
TW201929474A (zh) 相位同步裝置
US9954567B2 (en) Baseband integrated circuit and radio communication device
JP6124382B1 (ja) 発振装置、ｒｆフロントエンド回路及び携帯型無線通信端末装置
JP3088359B2 (ja) π／４シフトＤＱＰＳＫデジタル復調器
JP2010219935A (ja) 受信機
JP6327593B2 (ja) 無線送受信回路及び携帯型無線通信端末装置
JP3419658B2 (ja) ディジタル無線通信用復調装置
JP2004349789A (ja) 周波数変換装置及び周波数変換方法
JP2020167440A (ja) 発振装置
JP2018125868A (ja) 発振装置
JP2013176010A (ja) 受信装置、及び、受信方法
KR20120007867A (ko) 제로크로싱복조 기반 수신기 및 이의 구동 방법
CN106664274A (zh) 信号处理装置和方法
JPH02214245A (ja) ４位相角変調波遅延検波装置
JP2002076957A (ja) スケルチ装置、角度復調装置、スケルチ方法及び記録媒体

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14838478

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2015532924

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14838478

Country of ref document: EP

Kind code of ref document: A1