JP4488855B2

JP4488855B2 - 半導体回路装置

Info

Publication number: JP4488855B2
Application number: JP2004278594A
Authority: JP
Inventors: 淳小川; 基紹白岩
Original assignee: Panasonic Corp; Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp; Panasonic Holdings Corp
Priority date: 2004-09-27
Filing date: 2004-09-27
Publication date: 2010-06-23
Anticipated expiration: 2024-09-27
Also published as: US20090207943A1; US7542527B2; US20060067435A1; JP2006094245A

Description

本発明は、周波数変調信号の１つであるＦＳＫ信号を用いたＦＳＫ無線通信によるデータ通信において、送信側と受信側との間に発生する周波数オフセットを検出および補正する半導体回路装置に関するものである。

従来から、データ通信の一方式として、ＦＭ（周波数変調）信号の１つであるＦＳＫ（周波数シフトキーイング）信号を用いたＦＳＫ無線通信により各種データを無線伝送するデータ通信が広く利用されている。

このＦＳＫ無線通信によるデータ通信においては、データ伝送する場合は、そのデジタル信号の１、０に対応させて搬送波を周波数偏移させることにより周波数変調された高周波信号を、電波として送信し、この高周波信号をＦＳＫ受信機によって受信し伝送されたデータを復調する場合は、周波数電圧変換回路によって電圧変換された復調ベースバンド信号の周波数成分を、コンパレータによって比較してデジタル値を決定し、このデジタル値に基づいて伝送元のデータを得るようにしている。

以上のような周波数変調方式では、送信側と受信側との間に、それらの双方の水晶発振子、局部発振器（以下ＰＬＬとする）などにおける周波数生成誤差によって、周波数オフセットが発生する。この周波数オフセットは、周波数電圧変換されて復調ベースバンド信号となったときに直流オフセット成分となる。

一方、従来のＦＳＫ受信機において、ＦＳＫ復調はアナログ方式で行われているので、周波数オフセットはデータ判定を行うコンパレータの基準電圧の変動と等価となる。また、周波数オフセットをもつことにより、搬送波がフィルタを通過する際に搬送波の周波数がフィルタのカットオフ周波数付近までシフトするため、特に狭帯域の伝送帯による通信を行う場合にはフィルタによる減衰の影響が顕著になる。これらは双方ともに、ＦＳＫ受信機の受信特性に大きな悪影響を与える要因となっている。

上記のように、従来のＦＳＫ受信機（例えば、特許文献１を参照）においては、ＦＳＫ復調がアナログ方式であり、この場合には、周波数電圧変換された復調ベースバンド信号をＣ結合で取り出して復調ベースバンド信号上の直流オフセット成分を除去することにより、直流オフセットによる復調誤差を補正して受信特性への悪影響を回避していた。

また、このようにＣ結合により復調ベースバンド信号上の直流オフセット成分を除去した信号に対して、Ｃ結合前の直流オフセットをもった復調ベースバンド信号とで差分をとることにより、周波数電圧変換された復調ベースバンド信号上の直流オフセット成分を検出し、そのオフセット量だけデータ判定用コンパレータにおける基準電圧を補正して、等価的に周波数オフセットの補正を行っていた。
特開２０００−３４９８４０号公報

しかしながら上記のような従来の周波数オフセットの補正方法では、ＦＳＫ受信機においては、従来検出手段や補正手段等を含むすべての回路がアナログ方式で構成されているが、この場合には、各回路のそれぞれで動作特性のばらつきが多く存在し、またノイズにより復調ベースバンド信号上からの直流オフセット成分の検出精度が悪化し、直流オフセットの検出および補正が正確にできず、結果として、動作的にノイズに対して弱いものとなって、ＦＳＫ無線通信によるデータ通信システムの動作上の安定性が低下するという問題点を有していた。

また、上記のように一度ノイズによって誤動作すると、回路的に発振状態になってしまう可能性もあり、システム全体の消費電力が増大するとともに、データ通信システムとして、さらに安定性が悪化し、データ通信の信頼性が著しく低下するという問題点をも有していた。

本発明は、上記従来の問題点を解決するもので、システム全体の消費電力を増大させることなく、データ通信システムとして、ノイズに対しても動作的にさらに高い安定性を確保することができ、データ通信の信頼性をより向上させることができる半導体回路装置を提供する。

上記の課題を解決するために、本発明の請求項１に記載の半導体回路装置は、デジタルデータに基づいて搬送波が周波数変調された高周波信号から、前記デジタルデータを復調する半導体回路装置であって、前記高周波信号に対してＰＬＬの発振出力を基準周波数信号として周波数変換されたアナログ信号からデジタル変換して得られたデジタル信号を、直交復調するデジタル直交復調器と、前記デジタル直交復調器からのデジタル出力信号をチャンネル選択フィルタに通した後に、その周波数を電圧変換して前記デジタルデータに対応する復調ベースバンド信号を出力する周波数電圧変換回路と、前記周波数電圧変換回路から出力された前記復調ベースバンド信号の最大値を保持する最大値保持回路と、前記復調ベースバンド信号の最小値を保持する最小値保持回路と、前記復調ベースバンド信号の最大値と前記ベースバンド信号の最小値を平均化する平均化回路と、前記平均化回路から前記復調ベースバンド信号上の周波数オフセット量を検出する周波数オフセット検出手段と、前記周波数オフセット検出手段により検出された前記周波数オフセットを、前記復調ベースバンド信号のデータを判断するしきい値へのフィードバック信号として、前記復調ベースバンド信号上の周波数オフセット量を補正するオフセット補正手段とを備えたことを特徴とする。

以上により、小さな回路規模で精度良く周波数オフセットを検出し、またデータ判定のしきい値にフィードバックすることにより、正確に復調ベースバンド信号のデータ判定を行うことができ、受信特性を改善することができる。

また、本発明の請求項２に記載の半導体回路装置は、請求項１記載の半導体回路装置であって、前記周波数オフセット検出手段によって検出された前記周波数オフセット量を周波数換算する周波数換算回路と、前記周波数換算回路によって算出された前記周波数オフセット量に対応する周波数換算値に基づいて、前記チャンネル選択フィルタのバンド幅を補正するフィルタバンド幅補正手段とを備えたことを特徴とする。

また、本発明の請求項３に記載の半導体回路装置は、請求項１記載の半導体回路装置であって、前記周波数換算回路によって算出された前記周波数オフセット量に対応する周波数換算値に基づいて、前記デジタル直交復調器に対して前記復調ベースバンド信号上の周波数オフセット量を補正する復調器オフセット補正手段を備えたことを特徴とする。

また、本発明の請求項４に記載の半導体回路装置は、請求項１記載の半導体回路装置であって、前記周波数換算回路によって算出された前記周波数オフセット量に対応する周波数換算値に基づいて、前記ＰＬＬの発振出力の周波数を制御し、前記復調ベースバンド信号上の周波数オフセット量を補正するＰＬＬ周波数補正手段を備えたことを特徴とする。

以上により、フィルタのカットオフ周波数に対して、フィルタの中心周波数と一致する方向への補正を行うことができ、受信特性を改善することができる。
また、本発明の請求項５に記載の半導体回路装置は、請求項１記載の半導体回路装置であって、前記周波数オフセット検出手段によって検出された前記周波数オフセット量に対して任意のゲインを持たせ、前記復調ベースバンド信号のデータを判断するしきい値へのフィードバック信号とするフィードバックゲイン回路を備えたことを特徴とする。

以上により、フィードバックゲイン回路で補正量を加減することにより、システムの安定度を向上することができる。
また、本発明の請求項６に記載の半導体回路装置は、請求項１記載の半導体回路装置であって、前記周波数オフセット検出手段を周期的に動作させるための動作制御回路と、前記動作制御回路による前記周波数オフセット検出手段の動作周期をカウントするタイマーカウンタとを備えたことを特徴とする。

また、本発明の請求項７に記載の半導体回路装置は、請求項６記載の半導体回路装置であって、前記タイマーカウンタのカウント周期を任意の値にするための設定値を保持するカウント周期記憶装置を備えたことを特徴とする。

また、本発明の請求項８に記載の半導体回路装置は、請求項７記載の半導体回路装置であって、前記周波数オフセット検出手段によって検出された前記周波数オフセット値を記憶する周波数オフセット値記憶装置と、前記周波数オフセット値記憶装置の値を任意の周期によって更新するよう制御する動作制御回路とを備えたことを特徴とする。

以上により、システムを任意もしくは自動で間欠的に動作させることにより、システムでの消費電力を抑えることができる。
また、本発明の請求項９に記載の半導体回路装置は、請求項８記載の半導体回路装置であって、前記周波数オフセット値記憶装置に蓄えられた周波数オフセット値と、前記周波数オフセット検出手段によって現在検出されている周波数オフセット値の大きさを比較する比較器と、前記比較器による比較結果を基に周波数オフセット値の変動量を判断し、その判断結果に応じて、前記タイマーカウンタのカウント設定値を前記カウント周期記憶装置に保持させて、前記動作制御回路による前記周波数オフセット検出手段の動作周期を変更する手段とを備えたことを特徴とする。

また、本発明の請求項１０に記載の半導体回路装置は、請求項９記載の半導体回路装置であって、前記比較器による比較結果における前記周波数オフセット値の符号を基に判断された移動方向と移動量に応じて、前記周波数オフセット値の更新を制御するための制御信号を生成する動作制御回路を備えたことを特徴とする。

以上により、周波数オフセット値の変化量によって制限を設けることにより、システムの安定度を向上することができる。
また、本発明の請求項１１に記載の半導体回路装置は、請求項６記載の半導体回路装置であって、前記タイマーカウンタの周期を判断する周期判断回路と、前記周期判断回路によって判断された周期によって、前記復調ベースバンド信号の特定のビットをマスクするビットマスク回路とを備えたことを特徴とする。

以上により、システムを任意もしくは自動で間欠的に動作させることにより、システムでの消費電力を抑えることができる。

以上のように本発明によれば、小さな回路規模で精度良く周波数オフセットを検出し、またデータ判定のしきい値にフィードバックすることにより、正確に復調ベースバンド信号のデータ判定を行うことができ、受信特性を改善することができる。

また、フィルタのカットオフ周波数に対して、フィルタの中心周波数と一致する方向への補正を行うことができ、受信特性を改善することができる。
また、フィードバックゲイン回路で補正量を加減することにより、システムの安定度を向上することができる。

また、システムを任意もしくは自動で間欠的に動作させることにより、システムでの消費電力を抑えることができる。
また、周波数オフセット値の変化量によって制限を設けることにより、システムの安定度を向上することができる。

以上のように、ノイズの混入により起こる復調ベースバンド信号上の直流オフセット成分の検出精度悪化を抑えるとともに、その検出精度の悪化による誤動作を原因として起こる不安定な動作状態を抑え、復調ベースバンド信号における周波数オフセット成分を、高精度で検出して正確に補正することができる。

以上の結果、システム全体の消費電力を増大させることなく、データ通信システムとして、ノイズに対しても動作的にさらに高い安定性を確保することができ、データ通信の信頼性をより向上させることができる。

以下、本発明の実施の形態を示す半導体回路装置について、図面を参照しながら具体的に説明する。
（実施の形態１）
本発明の実施の形態１の半導体回路装置を説明する。

図１は本実施の形態１の半導体回路装置の一構成例を示すブロック図であり、ＦＳＫ方式による受信機の周波数オフセット補正をデータ判定結果に対して行う回路構成を示す。図２は本実施の形態１の半導体回路装置の他の構成例を示すブロック図であり、ＦＳＫ方式による受信機の周波数オフセット補正を入力搬送波に対して行う回路構成を示す。図３は本実施の形態１の半導体回路装置のさらに他の構成例を示すブロック図であり、ＦＳＫ方式による受信機の周波数オフセット補正動作の安定化を行う回路構成を示す。

図１に示すように、高周波信号としてＦＳＫ信号を受信するアンテナ１、アンテナ１より受信されたＦＳＫ信号であるアンテナ受信データＳ１、アンテナ受信データＳ１を受信できるレベルまで増幅する低雑音増幅器（ＬＮＡ）２、低雑音増幅器２より出力される増幅受信データＳ２、増幅受信データＳ２を中間周波数まで周波数変換するミキサー（ＭＩＸＥＲ）３、ＭＩＸＥＲ３に対して基準周波数を生成するＰＬＬ４、ＰＬＬ４より生成された基準周波数信号Ｓ４、ＭＩＸＥＲ３において増幅受信データＳ２が基準周波数信号Ｓ４により周波数変換された中間周波数の周波数変換後ＦＳＫ信号Ｓ３、中間周波数帯を通過帯域とするアナログバンドバスフィルタ（ＢＰＦ）５、アナログＢＰＦ５によってノイズ除去されたフィルタ通過後ＦＳＫ信号Ｓ５、フィルタ通過後ＦＳＫ信号Ｓ５をアナログ信号からデジタル信号に変換するＡＤコンバータ６、ＡＤコンバータ６によってデジタル変換されたＡＤ変換後ＦＳＫ信号Ｓ６、ＡＤ変換後ＦＳＫ信号Ｓ６をデジタル形式にて直交復調を行うデジタル直交復調器７、デジタル直交復調器７によって生成されたＩ（同相）信号Ｓ７、およびＱ（直交）信号Ｓ８、Ｉ信号Ｓ７とＱ信号Ｓ８をそれぞれチャンネル幅で帯域制限するチャンネル選択フィルタ８、９、チャンネル選択フィルタ８によって帯域制限されたフィルタ通過後Ｉ信号Ｓ９、およびフィルタ通過後Ｑ信号Ｓ１０、チャンネル選択されたフィルタ通過後Ｉ信号Ｓ９およびフィルタ通過後Ｑ信号Ｓ１０によってベースバンド復調を行う周波数電圧変換回路１０、周波数電圧変換された復調ベースバンド信号Ｓ１１、復調ベースバンド信号Ｓ１１の最大値を保持する最大値保持回路１１、復調ベースバンド信号Ｓ１１の最小値を保持する最小値保持回路１２、最大値保持回路１１の最大値保持値Ｓ１２と最小値保持回路１２の最小値保持値Ｓ１３から平均値を算出する平均化回路１３、平均化回路１３の出力である周波数オフセット値（量）Ｓ１４、周波数オフセット値Ｓ１４によって復調ベースバンド信号Ｓ１１のデータ判定を行うデータ判定部１４、データ判定部１４によって２値化された２値化後復調データＳ１５を有している。

また、図２に示すように、図１の構成に、さらに周波数オフセット値Ｓ１４を周波数換算する周波数換算回路１５、周波数換算回路１５の出力である周波数オフセット周波数換算値Ｓ１６によって、チャンネル選択フィルタ８、９に供給する動作クロックの周波数を切り替え、チャンネル選択フィルタ８、９の各バンド幅を補正するフィルタバンド幅補正手段としてのクロック生成部１６、クロック生成部１６より出力されるフィルタ動作クロック信号Ｓ１７を有している。

またさらに、図３において、平均化回路１３の出力である周波数オフセット量Ｓ１００と、周波数オフセット量Ｓ１００に任意のゲインを持たせるためのフィードバックゲイン回路１００と、フィードバックゲイン後の出力値であるフィードバックゲイン値Ｓ１０１とを有している。

まず、図１に示す半導体回路装置について、その詳細な動作を説明する。
高周波信号であるＦＳＫ信号は搬送周波数帯に変調されており、アンテナ１によって受信される。受信されたＦＳＫ信号であるアンテナ受信データＳ１は、復調動作が行えるのに十分なレベルまで低雑音増幅器２によって増幅されて、増幅受信データＳ２として出力される。ＦＳＫ方式で使用されているメガヘルツレベルの高周波帯の信号は、デジタル処理の負荷が大きくなるのでＭＩＸＥＲ３によってキロヘルツレベルの中間周波数に周波数変換される。ここでＭＩＸＥＲ３に対して中間周波数に周波数変換する際の局部発振信号として基準周波数信号Ｓ４を生成するのがＰＬＬ４であり、基準周波数信号Ｓ４をＭＩＸＥＲ３に供給することで、基準周波数Ｓ４に応じた中間周波数に周波数変換することが可能となっている。

このように周波数変換された周波数変換後ＦＳＫ信号Ｓ３は、周波数変換後の搬送波に含まれるノイズ成分および妨害波成分を除去するため、アナログＢＰＦ５によってフィルタ通過後ＦＳＫ信号Ｓ５となる。ここでフィルタ通過後ＦＳＫ信号Ｓ５は、デジタル処理を行うために、ＡＤコンバータ６によってデジタル変換されてＡＤ変換後ＦＳＫ信号Ｓ６となる。ＦＳＫ信号の復調方式はさまざまな方法があるが、ここでは直交復調を行いＩＱ信号によって周波数電圧変換を行う方法を一例として選択している。

まず、直交復調をするためデジタル信号であるＡＤ変換後ＦＳＫ信号Ｓ６は、デジタル直交復調器７によって、同相成分であるＩ信号Ｓ７と直交成分であるＱ信号Ｓ８とに復調される。それぞれチャンネル幅のバンド幅を持つチャンネル選択フィルタ８、９によって、隣接チャネル以上の妨害波を除去されてフィルタ通過後Ｉ信号Ｓ９およびフィルタ通過後Ｑ信号Ｓ１０として、周波数電圧変換回路１０に送られる。周波数電圧変換回路１０によって電圧に変換された復調ベースバンド信号Ｓ１１は、任意のビットレンジのデジタル信号であり、これをしきい値判定によって２値化するデータ判定部１４から、デジタル復調信号である２値化後復調データＳ１５として出力される。

ここで、デジタル信号である復調ベースバンド信号Ｓ１１の任意の時間の最大値を最大値保持回路１１によって保持し、同じように、復調ベースバンド信号Ｓ１１の最小値を最小値保持回路１２で保持し、それぞれの出力である最大値保持値Ｓ１２および最小値保持値Ｓ１３を平均化した値つまり中間値をとると、その値は０点からのずれ量なので、それがそのまま周波数オフセット量Ｓ１４として、これらの構成要素からなる周波数オフセット検出手段から出力される。この周波数オフセット量Ｓ１４の値をデータ判定部１４に送り、そのオフセット補正手段により、周波数オフセット量Ｓ１４をデータ判定時のしきい値として、周波数オフセット量を考慮したデータ判定が可能となり、より正確にまたデジタル値で行っているので高精度に行うことが可能になる。

同様に、図２において、周波数オフセット量Ｓ１４をデジタル値そのものではなく、その周波数オフセット量Ｓ１４のデジタル値を周波数換算する周波数換算回路１５は、例えば１キロヘルツ単位で換算する場合、周波数オフセット量Ｓ１４の分解能によって周波数オフセット量Ｓ１４のビットのマスク、もしくはテーブル参照などで周波数換算する方法などを用い、相応する周波数値を出力しており、その出力が周波数オフセット周波数換算値Ｓ１６である。周波数オフセット周波数換算値Ｓ１６を、チャンネル選択フィルタ８、９に対してクロックを供給するクロック生成部１６に送ると、その値に従ってクロック周波数の分周比を切り替えることによって、チャンネル選択フィルタ８、９に供給されるクロック周波数を切り替える。

チャンネル選択フィルタ８、９は、クロック周波数によってフィルタ特性が決定されるフィルタ、例えばＣＩＣフィルタのようなフィルタであれば、そのクロック周波数によってフィルタのカットオフ周波数を任意に切り替えることが可能となる。これによって周波数オフセット分だけ、クロック生成部１６で生成されるクロック周波数が切り替えられることによって、フィルタの中心周波数をシフトし、フィルタでの減衰によるＦＳＫ信号の劣化を防ぎ、受信特性の悪化を防ぐことができる。

また、周波数オフセット周波数換算値Ｓ１６をデジタル直交復調器７にフィードバックし、直交復調では、０度と９０度の位相変化をかけることによって直交復調とされているが、ここで、復調器オフセット補正手段により、周波数オフセット分の周波数偏移を掛け合わせ、デジタル直交復調器に対して復調ベースバンド信号上の周波数オフセット量を補正する。例えば、ｓｉｎテーブルなどを持ちその周波数分のｓｉｎとｃｏｓの掛け算を行うことによって実現することができる。

またさらに、周波数オフセット周波数換算値Ｓ１６をＰＬＬ４にフィードバックし、ＰＬＬ周波数補正手段により、ＰＬＬ４内のプリスケーラで生成される基準周波数を周波数オフセット分シフトすることで、周波数オフセットを考慮した周波数がＰＬＬ４から基準周波数信号Ｓ４として出力され、これはＭＩＸＥＲ３によって周波数変換される周波数自体が周波数オフセットを考慮した値となって、システム全体の周波数オフセットを補正し、これによってＦＳＫ信号の劣化を防ぎ、受信特性の悪化を防ぐ。

また、図３において、周波数オフセット量Ｓ１００が、例えば最大値出力である最大値保持値Ｓ１２が、ノイズによって実際は１００ヘルツのオフセットにもかかわらず、４００ヘルツとなってしまうことも考えられる。そういった場合、検出されたオフセットに対して即値で４００ヘルツ分フィードバックをかけてしまうと、返って実際の周波数よりも３００ヘルツずれた周波数に補正してしまうため、システムを不安定化させてしまうことになる。

そこで、フィードバックゲイン回路１００では、任意にフィードバックゲイン値を持たせ、例えば８分の１を検出した周波数オフセット量Ｓ１００にかけてフィードバックをかけると５０ヘルツのオフセット量をフィードバックかけるため、実際の周波数により近づいたところに補正され、システムとしても動作が安定する。

これらは実際のシステムに応じて、例えばノイズの多い場面で使用されるときはゲインを大きくし、安定した信号受信を期待できるところではゲインを小さくするという形で使いわけると、安定した信号受信を期待できる場所ではより正確な補正が可能となる。
（実施の形態２）
本発明の実施の形態２の半導体回路装置を説明する。

図４は本実施の形態２の半導体回路装置の一構成例を示すブロック図である。図４に示すように、復調ベースバンド信号Ｓ１１の出力をマスクすることによって、周波数オフセット検出手段の動作を制御する動作制御回路２０１、動作制御回路２０１の動作周期を作るタイマーカウンタ２０２、タイマーカウンタ２０２に任意のカウント周期を設定することができるカウント周期記憶装置としてのタイマーカウント値設定レジスタ２０３、タイマーカウント値設定レジスタ２０３の出力であるタイマーカウント値レジスタ出力Ｓ２０５、タイマーカウンタ２０２からの動作許可信号であるタイマー周期信号Ｓ２０４、動作制御回路２０１からのマスク後復調ベースバンド信号Ｓ２０１、平均化回路１３の出力である周波数オフセット量Ｓ２０２、動作制御回路２０１からの取り込みタイミング信号である保持回路更新許可信号Ｓ２０６、保持回路更新許可信号Ｓ２０６のタイミングによって平均化出力である周波数オフセット量Ｓ２０２を保持する周波数オフセット値記憶装置としての保持回路２０４、保持回路２０４の出力である保持回路保持値Ｓ２０３を有している。

図４に示す半導体回路装置について、その詳細な動作を説明する。
タイマーカウンタ２０２は、任意の周期でカウントしその周期毎に動作許可信号であるタイマー周期信号Ｓ２０４を出力する。動作許可信号であるタイマー周期信号Ｓ２０４を受けた動作制御回路２０１は、これまでマスクしていた復調ベースバンド信号Ｓ１１を最大値保持回路１１および最小値保持回路１２に送る。これによりはじめて、平均化出力である周波数オフセット量Ｓ２０２が出力され保持回路２０４によって保持される。保持回路２０４が周波数オフセット量Ｓ２０２を取り込むタイミング（更新周期）は、動作制御回路２０１より出力された取り込みタイミング信号である保持回路更新許可信号Ｓ２０６のタイミングで保持する。これによりタイマーカウンタ２０２の周期によって間欠動作することができる。

タイマーカウント値設定レジスタ２０３にソフトウェアによって任意の値を設定する。設定された値は任意のタイミングでタイマーカウンタ２０２にロードされる。タイマーカウンタ２０２は、ロードされた周期によって動作し、同様に動作制御信号となるマスク後復調ベースバンド信号Ｓ２０１、保持回路更新許可信号Ｓ２０６を制御する。上記構成によって、回路の消費電力を削減することができる。またタイマーカウンタ値設定レジスタ２０３を設けることで、任意の周期の設定がソフトウェアで可能になり、ソフトウェアでシステムの安定を確認した場合に、間欠動作期間を長くすることでプログラマブルに消費電力を抑えていくことができる。
（実施の形態３）
本発明の実施の形態３の半導体回路装置を説明する。

図５は本実施の形態３の半導体回路装置の一構成例を示すブロック図である。図６は本実施の形態３の半導体回路装置の他の構成例を示すブロック図である。
図５に示すように、平均化出力である周波数オフセット量Ｓ２０２と保持回路２０４の保持回路保持値Ｓ２０３を比較する比較器３０１と、比較値Ｓ３０１と、比較値Ｓ３０１から周波数オフセット値の移動量を判断する移動量判断回路３０２と、移動量判断回路３０２からの制御信号である移動量判断結果Ｓ３０２とを有している。また、図６に示すように、比較値Ｓ３０１より周波数オフセットの移動方向および移動量を判断する移動方向移動量判断回路４０１、移動方向移動量判断回路４０１からの出力信号であり保持回路２０４に対する保持回路更新許可信号となる移動方向移動量判断結果Ｓ４０１を有している。

図５に示す半導体回路装置について、その詳細な動作を説明する。
図５において、実施の形態２でも説明したように、タイマーカウンタ２０２の周期を任意で設定することによって、回路の動作を間欠的に行うことで消費電力を低減していた。ここでは、タイマーカウンタ周期を自動的にシステムの安定状態を検出して自動で周期を切り替えて消費電力の低減をはかる。具体的には、保持回路２０４の保持回路保持値Ｓ２０３と保持される前の平均化回路１３からの出力である周波数オフセット量Ｓ２０２、つまり時間軸上で、現在のデータと１周期前のデータを比較器３０１によって比較する。比較器は比較値Ｓ３０１を出力する。

ここではたとえば差分とするが、特に差分である必要はない。この比較値Ｓ３０１の大きさを基に、移動量判断回路３０２が移動量によって、タイマーカウンタ２０２の値を制御する。例えば移動量が小さくなった場合にはタイマーカウンタ２０２の周期を大きくして消費電力を抑える。移動量が大きくなった場合には通信相手が変わったなどの要因が考えられるので、タイマーカウンタ２０２の動作周期を短くし、保持回路の更新頻度を多くする。これによって回路の低消費電力化を自動で実現することを可能とする。

図６に示す半導体回路装置について、その詳細な動作を説明する。
図６において、図５における構成に、さらに移動方向を判断する手段を加える。つまり、移動方向移動量判断回路４０１において、比較器３０１からの比較値Ｓ３０１に対して、周波数オフセットの移動方向、具体的には最上位ビットの符号を判定し、符号が反転していてかつ移動量が大きい場合には保持値更新許可信号とする移動方向移動量判断結果Ｓ４０１を発行せず、動作制御回路２０１により今の保持値を保持するようにする。これによって、補正値が発振することを防ぎ、より安定的なシステムが構築できる。
（実施の形態４）
本発明の実施の形態４の半導体回路装置を説明する。

図７は本実施の形態４の半導体回路装置の一構成例を示すブロック図である。図７に示すように、タイマーカウンタ２０２からの周期信号であるタイマーカウンタ周期信号Ｓ５０１、タイマーカウンタ周期信号Ｓ５０１を基にタイマーカウンタ２０２による周期を判断する周期判断回路５０１、周期判断回路５０１からの制御信号である周期判断結果Ｓ５０２、周期判断結果Ｓ５０２によって動作制御回路２０１からの復調ベースバンド信号Ｓ２０１１に対してビットマスクを行うビットマスク回路５０２、ビットマスク回路の出力であるビットマスクデータＳ５０３を有している。

図７に示す半導体回路装置について、その詳細な動作を説明する。
図７において、移動量判断回路３０２によって出力される移動量判断結果Ｓ３０２によるタイマーカウンタ周期制御信号に従って、タイマーカウンタ２０２の周期が自動で切り替えられる。このタイマーカウンタ２０２からのタイマーカウンタ周期信号Ｓ５０１によって、周期判断回路５０１はカウント周期を判断する。そして、周期判断回路５０１は、あらかじめ決められている周期判断の基準より周期が大きくなったと判断した場合には、安定的に動作していると判断し、周期判断結果Ｓ５０２を制御信号として送る。この周期判断結果Ｓ５０２は周期が安定的になり長くなったことを伝える制御信号である。周期判断結果Ｓ５０２によってシステムの安定状態を検知すると、ビットマスク回路５０２は下位ビットをマスクし上位の数ビットのみをモニターする。

これによって、回路の消費電力を低減するだけでなく、上位数ビットが動いたときだけ、つまり大きな変化を見せたときだけ最大値および最小値は変化があることとなる。ビットマスク回路５０２によってマスクされたビットマスクデータＳ５０３は、数ビットのみの信号となるので下位ビットがない。また小さい変化ばかりの場合はビットが変化しないので、回路動作での電力消費が少なくなる。また平均化出力も変化しないので、結果として、周波数オフセット量は変化がほとんどなくなる。上記の回路によって、安定動作するための動作電流の削減が可能となる。

本発明の半導体回路装置は、システム全体の消費電力を増大させることなく、データ通信システムとして、ノイズに対しても動作的にさらに高い安定性を確保することができ、データ通信の信頼性をより向上させることができるもので、データ通信分野において、周波数変調方式を用いた例えばＦＳＫ復調における通信システムにおいて有用であり、特に狭帯域でかつ低コストおよび低消費電力を必要とする無線機分野において有用である。

本発明の実施の形態１の半導体回路装置を用いたＦＳＫ無線機の概略構成を示すブロック図同実施の形態１の半導体回路装置を用いたＦＳＫ無線機の他の概略構成を示すブロック図同実施の形態１の半導体回路装置におけるフィードバックゲイン回路の構成を示すブロック図本発明の実施の形態２の半導体回路装置における間欠動作制御部の概略構成を示すブロック図本発明の実施の形態３の半導体回路装置における異動量判断回路の構成を示すブロック図本発明の実施の形態３の半導体回路装置における平均値保持回路の構成を示すブロック図本発明の実施の形態４の半導体回路装置における消費電力低減化回路の概略構成を示すブロック図

符号の説明

１アンテナ
２低雑音増幅器（ＬＮＡ）
３ＭＩＸＥＲ
４ＰＬＬ
５アナログＢＰＦ
６ＡＤコンバータ
７デジタル直交復調器
８チャンネル選択フィルタ
９チャンネル選択フィルタ
１０周波数電圧変換回路
１１最大値保持回路
１２最小値保持回路
１３平均化回路
１４データ判定部
１５周波数換算回路
１６クロック生成部
１００フィードバックゲイン回路
２０１動作制御回路
２０２タイマーカウンタ
２０３タイマーカウント値設定レジスタ
２０４保持回路
３０１比較器
３０２移動量判断回路
４０１移動方向移動量判断回路
５０１周期判断回路
５０２ビットマスク回路
Ｓ１アンテナ受信データ
Ｓ２増幅受信データ
Ｓ３周波数変換後ＦＳＫ信号
Ｓ４ＰＬＬ４からの基準周波数
Ｓ５フィルタ通過後ＦＳＫ信号
Ｓ６ＡＤ変換後ＦＳＫ信号
Ｓ７Ｉ（同相）信号
Ｓ８Ｑ（直交）信号
Ｓ９フィルタ通過後Ｉ信号
Ｓ１０フィルタ通過後Ｑ信号
Ｓ１１、Ｓ２０１１復調ベースバンド信号
Ｓ１２最大値保持値
Ｓ１３最小値保持値
Ｓ１４周波数オフセット量
Ｓ１５２値化後復調データ
Ｓ１６周波数オフセット周波数換算値
Ｓ１７フィルタ動作クロック信号
Ｓ１００周波数オフセット量
Ｓ１０１フィードバックゲイン値
Ｓ２０１マスク後復調ベースバンド信号
Ｓ２０２周波数オフセット量
Ｓ２０３保持回路保持値
Ｓ２０４タイマー周期信号
Ｓ２０５タイマーカウント値レジスタ出力
Ｓ２０６保持回路更新許可信号
Ｓ３０１比較値
Ｓ３０２移動量判断結果
Ｓ４０１移動方向移動量判断結果
Ｓ５０１タイマーカウンタ周期信号
Ｓ５０２周期判断結果
Ｓ５０３ビットマスクデータ

Claims

デジタルデータに基づいて搬送波が周波数変調された高周波信号から、前記デジタルデータを復調する半導体回路装置であって、前記高周波信号に対してＰＬＬの発振出力を基準周波数信号として周波数変換されたアナログ信号からデジタル変換して得られたデジタル信号を、直交復調するデジタル直交復調器と、前記デジタル直交復調器からのデジタル出力信号をチャンネル選択フィルタに通した後に、その周波数を電圧変換して前記デジタルデータに対応する復調ベースバンド信号を出力する周波数電圧変換回路と、前記周波数電圧変換回路から出力された前記復調ベースバンド信号の最大値を保持する最大値保持回路と、前記復調ベースバンド信号の最小値を保持する最小値保持回路と、前記復調ベースバンド信号の最大値と前記ベースバンド信号の最小値を平均化する平均化回路と、前記平均化回路から前記復調ベースバンド信号上の周波数オフセット量を検出する周波数オフセット検出手段と、前記周波数オフセット検出手段により検出された前記周波数オフセットを、前記復調ベースバンド信号のデータを判断するしきい値へのフィードバック信号として、前記復調ベースバンド信号上の周波数オフセット量を補正するオフセット補正手段とを備えたことを特徴とする半導体回路装置。
請求項１記載の半導体回路装置であって、前記周波数オフセット検出手段によって検出された前記周波数オフセット量を周波数換算する周波数換算回路と、前記周波数換算回路によって算出された前記周波数オフセット量に対応する周波数換算値に基づいて、前記チャンネル選択フィルタのバンド幅を補正するフィルタバンド幅補正手段とを備えたことを特徴とする半導体回路装置。
請求項１記載の半導体回路装置であって、前記周波数換算回路によって算出された前記周波数オフセット量に対応する周波数換算値に基づいて、前記デジタル直交復調器に対して前記復調ベースバンド信号上の周波数オフセット量を補正する復調器オフセット補正手段を備えたことを特徴とする半導体回路装置。
請求項１記載の半導体回路装置であって、前記周波数換算回路によって算出された前記周波数オフセット量に対応する周波数換算値に基づいて、前記ＰＬＬの発振出力の周波数を制御し、前記復調ベースバンド信号上の周波数オフセット量を補正するＰＬＬ周波数補正手段を備えたことを特徴とする半導体回路装置。
請求項１記載の半導体回路装置であって、前記周波数オフセット検出手段によって検出された前記周波数オフセット量に対して任意のゲインを持たせ、前記復調ベースバンド信号のデータを判断するしきい値へのフィードバック信号とするフィードバックゲイン回路を備えたことを特徴とする半導体回路装置。
請求項１記載の半導体回路装置であって、前記周波数オフセット検出手段を周期的に動作させるための動作制御回路と、前記動作制御回路による前記周波数オフセット検出手段の動作周期をカウントするタイマーカウンタとを備えたことを特徴とする半導体回路装置。
請求項６記載の半導体回路装置であって、前記タイマーカウンタのカウント周期を任意の値にするための設定値を保持するカウント周期記憶装置を備えたことを特徴とする半導体回路装置。
請求項７記載の半導体回路装置であって、前記周波数オフセット検出手段によって検出された前記周波数オフセット値を記憶する周波数オフセット値記憶装置と、前記周波数オフセット値記憶装置の値を任意の周期によって更新するよう制御する動作制御回路とを備えたことを特徴とする半導体回路装置。
請求項８記載の半導体回路装置であって、前記周波数オフセット値記憶装置に蓄えられた周波数オフセット値と、前記周波数オフセット検出手段によって現在検出されている周波数オフセット値の大きさを比較する比較器と、前記比較器による比較結果を基に周波数オフセット値の変動量を判断し、その判断結果に応じて、前記タイマーカウンタのカウント設定値を前記カウント周期記憶装置に保持させて、前記動作制御回路による前記周波数オフセット検出手段の動作周期を変更する手段とを備えたことを特徴とする半導体回路装置。
請求項９記載の半導体回路装置であって、前記比較器による比較結果における前記周波数オフセット値の符号を基に判断された移動方向と移動量に応じて、前記周波数オフセット値の更新を制御するための制御信号を生成する動作制御回路を備えたことを特徴とする半導体回路装置。
請求項６記載の半導体回路装置であって、前記タイマーカウンタの周期を判断する周期判断回路と、前記周期判断回路によって判断された周期によって、前記復調ベースバンド信号の特定のビットをマスクするビットマスク回路とを備えたことを特徴とする半導体回路装置。