JPH08149046A - スペクトラム拡散受信装置 - Google Patents

スペクトラム拡散受信装置

Info

Publication number
JPH08149046A
JPH08149046A JP6285565A JP28556594A JPH08149046A JP H08149046 A JPH08149046 A JP H08149046A JP 6285565 A JP6285565 A JP 6285565A JP 28556594 A JP28556594 A JP 28556594A JP H08149046 A JPH08149046 A JP H08149046A
Authority
JP
Japan
Prior art keywords
signal
circuit
clock
pulse
counter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6285565A
Other languages
English (en)
Inventor
Goro Shinozaki
吾朗 篠崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu General Ltd
Original Assignee
Fujitsu General Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu General Ltd filed Critical Fujitsu General Ltd
Priority to JP6285565A priority Critical patent/JPH08149046A/ja
Publication of JPH08149046A publication Critical patent/JPH08149046A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】 信号に混入しているノイズを除去し、通信デ
ータに対する誤り率を低減させることを目的とする。 【構成】 スペクトラム拡散変調信号を逆拡散し相関信
号を出力する相関器2と、相関器2からの信号を遅延検
波する乗算器4と、乗算器4からLPF5を通して遅延
検波信号を分岐させ、分岐させた一方に対して、予め設
定されたレベルと比較する比較部6と、比較部6からの
入力をラッチしてデータを復調するラッチ部7と、前記
分岐させた他方に対して絶対値をとって出力する絶対値
回路8と、絶対値回路8の出力と予め設定されたレベル
と比較する比較部9と、比較部9からの入力に位相同期
したパルスを発生させるPLL回路10と、前記パルス
を分周器16で分周し入力されたパルスに対して、タイ
ミングを調整してクロック信号を生成し、ラッチ部7に
入力するクロック信号生成部15とで構成される。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、スペクトラム拡散信号
受信装置に関し、特に直接拡散方式を用いたスペクトラ
ム拡散信号を受信するスペクトラム拡散信号受信装置の
データ復調回路に関する。
【0002】
【従来の技術】従来のスペクトラム拡散信号受信装置の
データ復調回路においては、図4に示すように、受信部
で受信された信号の信号帯域成分を抽出して中間周波信
号に変換されたスペクトラム拡散変調信号(SS入力信
号)が入力端子1に入力されており、相関器2では入力
端子1を介して入力されたスペクトラム拡散変調信号を
逆拡散して相関信号を出力し、乗算器4で相関器2から
入力された信号と、相関器2から遅延線3を介して入力
された信号とを乗算し遅延検波して出力し、ローパスフ
ィルタ(LPF)5で高周波成分を除去して分岐させ
て、一方を比較部6に入力し、他方をクロック信号生成
部30に入力していた。
【0003】図5は、図4の各部の信号波形を示す説明
図であり、相関器2から出力される相関信号に対して、
一方を乗算器4に入力し、他方を遅延線3でスペクトラ
ム拡散変調信号の1データ期間分遅延させて乗算器4に
入力し、乗算器4で遅延検波するようにしており、乗算
器4から信号波形aに示すような遅延検波信号が出力さ
れる。比較部6では予め設定された基準レベル(Re
f.)L1と信号波形aの比較を行い、信号波形bに示
すような再生データパルスを出力してラッチ部7に入力
しており、信号波形aに基準レベルL1を超えるノイズ
が含まれているときは、信号波形bもノイズが含まれた
状態で再生される。
【0004】ラッチ部7としては単安定マルチバイブレ
ータを用いるようにしているため、ノイズによってもト
リガーされるため、信号波形cに示すような信号とな
り、クロック信号生成部30で生成されたタイミングク
ロック、信号波形eの立ち上がりで信号波形cがラッチ
されて出力されるため、復調データ出力としては信号波
形fが出力端子11から出力される。例えば、ノイズの
多い環境での信号の伝送、又はノイズの飛び込みにより
相関出力信号にパルス状のノイズが発生することがあ
り、この相関出力信号を遅延検波すると図5(a)に示
すように遅延検波信号にもパルス状のノイズが重畳され
る。図5において、入力端子1から入力されたSS入力
信号は、ディジタルデータの1010に対応した信号を
示しているが、遅延検波信号に含まれているノイズのた
め復調データ出力は1110のディジタルデータとして
出力されており、このように遅延検波信号にノイズが含
まれているときはノイズのため誤ったデータが復調され
る。
【0005】
【発明が解決しようとする課題】通信距離の増大や、フ
ェージングにより受信電界強度が低下した場合、あるい
は妨害電波が混入した場合等においてはCN比が低下
し、相関出力信号に含まれるノイズが増大し、再生デー
タのビット誤り率が増大するため、頻繁にノイズによる
誤りが発生し通信が阻害されるといった問題点があっ
た。本発明は、スペクトラム拡散信号受信装置のデータ
復調回路において、信号に混入しているノイズを除去し
て送信されてきたデータが正しく復調されるようにし
て、通信データに対する誤り率を低減させることを目的
とする。
【0006】
【課題を解決するための手段】本願第1の発明は、受信
したスペクトラム拡散変調信号を逆拡散し相関信号を出
力する相関手段と、この相関手段からの信号と同信号を
遅延させた信号とを乗算し遅延検波して出力する遅延検
波手段と、この遅延検波手段からローパスフィルタを通
して出力される遅延検波信号を分岐させ、分岐させた遅
延検波信号の一方に対して、予め設定された第1の基準
レベルと比較して再生データパルスを出力する第1の比
較手段と、前記分岐させた遅延検波信号の他方からタイ
ミングクロックを生成するクロック信号生成手段と、前
記第1の比較手段からの再生データパルスを前記クロッ
ク信号生成手段からのタイミングクロックでラッチして
データを復調して出力するラッチ手段とからなるスペク
トラム拡散受信装置において、前記クロック信号生成手
段が、前記分岐させた遅延検波信号の絶対値をとって出
力する絶対値回路と、この絶対値回路の出力と予め設定
された第2の基準レベルと比較して再生データパルスを
出力する第2の比較部と、この第2の比較部からの再生
データパルスに位相同期したパルスを発生させるPLL
回路と、このPLL回路で発生させたパルスを分周する
分周器と、この分周器で分周されたパルスに対して、タ
イミングを調整してタイミングクロックを生成するクロ
ック信号生成部とからなることを特徴とする。
【0007】本願第2の発明は、前記クロック信号生成
部が、前記PLL回路からのパルスをカウントするカウ
ンタを含む回路からなり、前記第2の比較部から入力さ
れる再生データパルスにより前記カウンタをリセットし
て、所定のタイミングでタイミングクロックを出力する
ことを特徴とする。本願第3の発明は、前記クロック信
号生成部が、前記PLL回路からのパルスをカウントし
て各々所定期間で信号を出力する第1のカウンタと第2
のカウンタと、前記第1のカウンタ及び前記第2のカウ
ンタからの両入力の排他的論理和をとって信号を出力す
るゲート回路とからなるものである。
【0008】本願第4の発明は、前記PLL回路が、前
記第2の比較部からの入力と基準信号との位相差を比較
する位相比較器と、この位相比較器からの位相比較結果
を積分して出力するローパスフィルタと、このローパス
フィルタからの入力により発振周波数を変化させてクロ
ック信号を出力する電圧制御発振器と、この電圧制御発
振器からのクロック信号を分周して基準信号として前記
位相比較器に入力する分周器とからなり、前記ローパス
フィルタの時定数を選択して設定することによりノイズ
を低減させることを特徴とする。
【0009】
【作用】本願第1の発明においては、遅延検波信号の正
負のピーク信号を絶対値回路で正方向のみのピーク信号
にし、第2の比較部で第2の基準レベルと比較して再生
データパルスを出力してPLL回路に入力して、PLL
回路で前記第2の比較部からの再生データパルスに位相
同期したパルスを発生させ、前記パルスを分周器で分周
し、この分周され入力されたパルスに対してクロック信
号生成部でタイミングを調整してタイミングクロックを
生成し、ラッチ信号としてラッチ手段に入力し、ラッチ
手段で比較手段からの再生データパルスをラッチしてデ
ータを復調するようにしている。
【0010】遅延検波信号の正負のピーク信号部分は拡
散利得があるため、この部分にノイズが重畳されること
は少なく、従って、遅延検波信号の正負のピーク信号に
位相同期したパルスをPLL回路で発生させれば、ノイ
ズの影響を受けないようにすることが可能となり、PL
L回路で安定したパルスを発生させることができる。ク
ロック信号生成部では、PLL回路で発生させたパルス
を分周し、タイミングを調整してタイミングクロックを
生成し、ラッチ信号としてラッチ手段に入力して、ラッ
チ手段で第1の比較手段から入力される再生データパル
スの略中央部でデータをラッチして復調できるようにし
ており、従って、信号に混入しているノイズを除去し、
通信データに対する誤り率を低減させることが可能とな
る。
【0011】本願第2の発明においては、前記第1の発
明において、クロック信号生成部をカウンタを含む回路
で構成するようにしており、第2の比較部から入力され
る再生データパルスで前記カウンタをリセットして、P
LL回路からのパルスをカウントしてタイミングクロッ
クを出力するようにしており、カウンタのカウント数を
予め設定しておけば、所定のタイミングでタイミングク
ロックを出力することが可能となる。
【0012】本願第3の発明においては、前記第1及び
第2の発明において、クロック信号生成部を前記PLL
回路からのパルスをカウントして各々所定期間で信号を
出力する第1のカウンタと第2のカウンタと、前記第1
のカウンタ及び前記第2のカウンタからの両入力の排他
的論理和をとって信号を出力するゲート回路とから構成
している。例えば、第2の比較部からの再生データパル
スを第1のカウンタ及び第2のカウンタに入力し、第1
のカウンタ及び第2のカウンタでは各々再生データパル
スのピーク信号の立ち上がりから所定期間をカウントし
てHレベルの信号を出力し、ゲート回路で両入力の排他
的論理和をとることにより、第1のカウンタでタイミン
グクロックの立ち上がりを設定し、第2のカウンタでタ
イミングクロックの立ち下がりを設定するようにし、第
1のカウンタのカウント期間を調整することにより、ラ
ッチ手段で第1の比較手段から入力される再生データパ
ルスの略中央部でデータをラッチして復調することが可
能となり、ノイズの影響を受けないようにすることがで
きる。
【0013】本願第4の発明においては、前記第1〜第
3の発明において、PLL回路を、第2の比較部からの
入力と基準信号との位相差を比較する位相比較器と、こ
の位相比較器からの位相比較結果を積分して出力するロ
ーパスフィルタと、このローパスフィルタからの入力に
より発振周波数を変化させてクロック信号を出力する電
圧制御発振器と、この電圧制御発振器からのクロック信
号を分周して基準信号として前記位相比較器に入力する
分周器とで構成しており、前記ローパスフィルタの時定
数を選択して設定することにより、前記位相比較器迄の
信号処理回路で発生したノイズを低減させることが可能
となる。
【0014】
【実施例】図1は、本発明のスペクトラム拡散信号受信
装置の一実施例を示すブロック図であり、図2は、図1
のクロック信号生成部の一実施例を示すブロック図であ
り、以下、図1及び図2を参照して実施例について説明
する。受信部で受信された信号の信号帯域成分を抽出し
て中間周波信号に変換されたスペクトラム拡散変調信号
(SS入力信号)が入力端子1に入力されており、入力
端子1を介して相関器2に入力される。相関器2には例
えばSAWマッチドフィルタを使用し、SAWマッチド
フィルタに予め設定された位相パターンにスペクトラム
拡散変調信号入力がマッチしたときに、1データ期間毎
にピークを有する相関検出信号が相関器2から出力され
る。また、スペクトラム拡散変調信号は情報信号である
ディジタルデータを2相位相変調しており、相関検出信
号のピークの位相はディジタルデータの位相に応じて反
転し出力される。
【0015】図3は、図1の各部の信号波形を示す説明
図であり、以下、図3を参照して実施例について説明す
る。相関器2からの相関検出信号は分岐させて一方をそ
のまま乗算器4に入力し、他方を遅延線3で1データ期
間遅延させて乗算器4に入力し、乗算器4で両入力を遅
延検波しており、両入力のピーク部分の位相が異なる場
合はマイナス側にピークを持ち、両入力のピーク部分の
位相が同じ場合はプラス側にピークを持った遅延検波信
号が乗算器4から出力される。乗算器4からの出力はロ
ーパスフィルタ(LPF)5で高周波成分が除去されて
波形aとして出力され、分岐させて一方を比較部6に入
力し、他方を絶対値回路8に入力している。比較部6で
は予め設定された基準レベル(Ref.) L1と比較し、波
形bに示す再生データパルスを出力してラッチ部7に入
力している。
【0016】絶対値回路8では入力信号(波形a)の絶
対値をとり、波形cに示す信号を出力して比較部9に入
力している。なお、波形cにおいては、波形aに示す相
関信号波形のピークを三角形状として略して表示してい
る。比較部9では予め設定された基準レベル(Ref.) L
2と比較して波形dに示す再生データパルスを出力し、
PLL回路10に入力している。PLL回路10は、比
較部9からの入力と基準信号との位相差を比較する位相
比較器11と、位相比較器11からの位相比較結果を積
分して出力するローパスフィルタ(LPF)12と、ロ
ーパスフィルタ12からの入力により発振周波数を変化
させてクロック信号を出力する電圧制御発振器(VC
O)13と、電圧制御発振器13からのクロック信号を
分周して基準信号として位相比較器11に入力する分周
器14とで構成され、ローパスフィルタ12の積分回路
の時定数を選択して設定することにより、再生データパ
ルスのピーク信号に位相同期し、ノイズを除去した安定
したクロック信号を出力することができ、発生させたク
ロック信号を分周器16で分周してクロック信号生成部
15に入力している。
【0017】クロック信号生成部15は、分周器16か
ら入力されるクロック信号をカウントして各々所定期間
で信号を出力するカウンタ21とカウンタ22と、カウ
ンタ21及び22からの両入力の排他的論理和をとって
出力するゲート回路23とで構成しており、比較部9か
ら再生データパルス波形dをリセット信号として入力
し、再生データパルス波形dのピーク信号の立ち上がり
でカウンタ21及びカウンタ22をリセットし、分周器
16から入力されるクロック信号を入力端子20を介し
て分岐させてカウンタ21及びカウンタ22に入力し、
カウンタ21及びカウンタ22は入力されたクロック信
号をカウントする。カウンタ21は予め設定された期間
nでHレベルの信号を出力し、カウンタ22は予め設定
された期間mでHレベルの信号を出力するようにし、ゲ
ート回路23で前記両入力の排他的論理和をとって出力
し、波形eに示す信号を出力端子24を介して出力し、
タイミングクロックとしてラッチ部7に入力している。
【0018】ラッチ部7では比較部6から入力される再
生データパルス波形bをタイミングクロック、波形eの
立ち上がりでラッチして出力するようにしており、ラッ
チ部7からは波形fに示す復調データが出力端子17を
介して出力される。電圧制御発振器13の発振周波数を
高くし、分周器16を介してタイミングクロックの周波
数より十分高いクロック信号をクロック信号生成部15
に入力して、クロック信号生成部15から出力するタイ
ミングクロックの立ち上がりを微調整できるようにする
と良い。また、カウンタ21でタイミングクロックの立
ち上がりを設定し、カウンタ22でタイミングクロック
の立ち下がりを設定するようにしており、カウンタ21
のカウント期間を調整することにより、ラッチ部7で比
較部6から入力される再生データパルス、波形bの略中
央部でデータをラッチして復調することが可能となり、
ノイズの影響を受けないようにすることができる。
【0019】通信距離の増大や、フェージングにより受
信電界強度が低下した場合、あるいは妨害電波が混入し
た場合等においてはCN比が低下し、相関出力信号に含
まれるノイズが増大し、波形b、波形c及び波形dにも
各々ノイズ成分が混入した状態で復調される。しかし、
遅延検波信号波形aの正負のピーク信号部分は拡散利得
があるため、この部分にノイズが重畳されることは少な
く、従って、遅延検波信号の正負のピーク信号に位相同
期したパルスをPLL回路10で発生させれば、ノイズ
の影響を受けないようにすることができる。さらに、P
LL回路10のローパスフィルタ12の時定数を選択し
て設定することにより、位相比較器11迄の信号処理回
路で発生したノイズを低減させることが可能となり、P
LL回路10で安定したクロック信号を発生させること
ができる。このクロック信号に基づいてクロック信号生
成部15でタイミングクロックを生成するようにしてお
り、このタイミングクロックで比較部6で再生されたデ
ータパルス、波形bのピーク信号の中央部を各々ラッチ
して出力するようにしているため、従って、相関出力信
号に混入しているノイズ等を除去して通信データに対す
る誤り率を低減させることが可能となる。
【0020】
【発明の効果】以上説明したように、本発明によれば、
遅延検波信号の正負のピーク信号部分は拡散利得がある
ため同部分にノイズが重畳されることは少なく、PLL
回路で遅延検波信号のピーク信号に位相同期したクロッ
ク信号を発生させ、このクロック信号に基づきタイミン
グクロックを生成して、再生されたデータパルスのピー
ク信号をラッチして復調データを出力するようにしてお
り、従ってノイズの影響を受けないようにすることがで
き、更に、PLL回路のローパスフィルタの時定数を選
択して設定することにより、信号処理回路で生じたノイ
ズを低減させることが可能となり、通信データに対する
誤り率を低減させることが可能なスペクトラム拡散信号
受信装置を提供することができる。
【図面の簡単な説明】
【図1】本発明のスペクトラム拡散信号受信装置の一実
施例を示すブロック図である。
【図2】図1のクロック信号生成部の一実施例を示すブ
ロック図である。
【図3】図1の各部の信号波形を示す説明図である。
【図4】従来のスペクトラム拡散信号受信装置を示すブ
ロック図である。
【図5】図4の各部の信号波形を示す説明図である。
【符号の説明】
1 入力端子 2 相関器 3 遅延線 4 乗算器 5 ローパスフィルタ 6 比較部 7 ラッチ部 8 絶対値回路 9 比較部 10 PLL回路 11 位相比較器 12 ローパスフィルタ 13 電圧制御発振器 14 分周器 15 クロック信号生成部 16 分周器 17 出力端子 20 入力端子 21 カウンタ 22 カウンタ 23 ゲート回路 24 出力端子

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 受信したスペクトラム拡散変調信号を逆
    拡散し相関信号を出力する相関手段と、この相関手段か
    らの信号と同信号を遅延させた信号とを乗算し遅延検波
    して出力する遅延検波手段と、この遅延検波手段からロ
    ーパスフィルタを通して出力される遅延検波信号を分岐
    させ、分岐させた遅延検波信号の一方に対して、予め設
    定された第1の基準レベルと比較して再生データパルス
    を出力する第1の比較手段と、前記分岐させた遅延検波
    信号の他方からタイミングクロックを生成するクロック
    信号生成手段と、前記第1の比較手段からの再生データ
    パルスを前記クロック信号生成手段からのタイミングク
    ロックでラッチしてデータを復調して出力するラッチ手
    段とからなるスペクトラム拡散受信装置において、前記
    クロック信号生成手段が、前記分岐させた遅延検波信号
    の絶対値をとって出力する絶対値回路と、この絶対値回
    路の出力と予め設定された第2の基準レベルと比較して
    再生データパルスを出力する第2の比較部と、この第2
    の比較部からの再生データパルスに位相同期したパルス
    を発生させるPLL回路と、このPLL回路で発生させ
    たパルスを分周する分周器と、この分周器で分周された
    パルスに対して、タイミングを調整してタイミングクロ
    ックを生成するクロック信号生成部とからなることを特
    徴とするスペクトラム拡散信号受信装置。
  2. 【請求項2】 前記クロック信号生成部が、前記PLL
    回路からのパルスをカウントするカウンタを含む回路か
    らなり、前記第2の比較部から入力される再生データパ
    ルスにより前記カウンタをリセットして、所定のタイミ
    ングでタイミングクロックを出力することを特徴とする
    請求項1記載のスペクトラム拡散信号受信装置。
  3. 【請求項3】 前記クロック信号生成部が、前記PLL
    回路からのパルスをカウントして各々所定期間で信号を
    出力する第1のカウンタと第2のカウンタと、前記第1
    のカウンタ及び前記第2のカウンタからの両入力の排他
    的論理和をとって信号を出力するゲート回路とからなる
    請求項1又は請求項2記載のスペクトラム拡散信号受信
    装置。
  4. 【請求項4】 前記PLL回路が、前記第2の比較部か
    らの入力と基準信号との位相差を比較する位相比較器
    と、この位相比較器からの位相比較結果を積分して出力
    するローパスフィルタと、このローパスフィルタからの
    入力により発振周波数を変化させてクロック信号を出力
    する電圧制御発振器と、この電圧制御発振器からのクロ
    ック信号を分周して基準信号として前記位相比較器に入
    力する分周器とからなり、前記ローパスフィルタの時定
    数を選択して設定することによりノイズを低減させるこ
    とを特徴とする請求項1、請求項2又は請求項3記載の
    スペクトラム拡散信号受信装置。
JP6285565A 1994-11-18 1994-11-18 スペクトラム拡散受信装置 Pending JPH08149046A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6285565A JPH08149046A (ja) 1994-11-18 1994-11-18 スペクトラム拡散受信装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6285565A JPH08149046A (ja) 1994-11-18 1994-11-18 スペクトラム拡散受信装置

Publications (1)

Publication Number Publication Date
JPH08149046A true JPH08149046A (ja) 1996-06-07

Family

ID=17693204

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6285565A Pending JPH08149046A (ja) 1994-11-18 1994-11-18 スペクトラム拡散受信装置

Country Status (1)

Country Link
JP (1) JPH08149046A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106559076A (zh) * 2015-09-24 2017-04-05 半导体元件工业有限责任公司 扩频时钟发生器的校准及其方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106559076A (zh) * 2015-09-24 2017-04-05 半导体元件工业有限责任公司 扩频时钟发生器的校准及其方法
CN106559076B (zh) * 2015-09-24 2021-12-24 半导体元件工业有限责任公司 扩频时钟发生器的校准及其方法

Similar Documents

Publication Publication Date Title
JP2744644B2 (ja) 拡散スペクトル受信機における遅延ロックループ回路
AU2001286987B2 (en) Digital-data receiver synchronization method and apparatus
US5260969A (en) Spectrum diffusion communication receiving apparatus
AU2001286987A1 (en) Digital-data receiver synchronization method and apparatus
US5090023A (en) Spread spectrum communication system
US4628271A (en) Differential phase shift keying demodulator
US5179574A (en) Spread PN code signal receiver
US4918707A (en) Spread spectrum demodulating device for spread spectrum communication system
JPH08149046A (ja) スペクトラム拡散受信装置
US5903593A (en) Spread spectrum signal receiver
JP3340558B2 (ja) 信号検出装置およびそれを用いたクロック再生装置
JP2000165295A (ja) スペクトラム拡散通信方式の同期捕捉判定方法、及び同期捕捉判定回路、並びに同期捕捉回路
US6700941B1 (en) Digital demodulation apparatus
JP2770995B2 (ja) スペクトラム拡散通信用受信装置
GB2313750A (en) Digital delay locked loop
JP2570042B2 (ja) スペクトル拡散信号の同期捕捉方式
EP0369375B1 (en) Spread spectrum communication receiving apparatus
JP2627320B2 (ja) スペクトラム拡散信号復調回路
JP2801171B2 (ja) クロック信号同期回路
JPH07321700A (ja) スペクトラム拡散信号受信装置
JP2650572B2 (ja) スペクトル拡散方式における復調装置
JP3234446B2 (ja) スペクトル拡散信号復調装置
JP2650557B2 (ja) 同期型スペクトル拡散変調波の復調装置
JPH07297757A (ja) スペクトル拡散受信装置
JP2770966B2 (ja) スペクトラム拡散通信用受信装置