JPH0248824A - 位相同期回路 - Google Patents

位相同期回路

Info

Publication number
JPH0248824A
JPH0248824A JP1004043A JP404389A JPH0248824A JP H0248824 A JPH0248824 A JP H0248824A JP 1004043 A JP1004043 A JP 1004043A JP 404389 A JP404389 A JP 404389A JP H0248824 A JPH0248824 A JP H0248824A
Authority
JP
Japan
Prior art keywords
signal
phase
loop filter
output
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1004043A
Other languages
English (en)
Other versions
JP2855628B2 (ja
Inventor
Kenichiro Kasai
河西　謙一郎
Takeshi Kawasaki
健 川崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP1004043A priority Critical patent/JP2855628B2/ja
Priority to KR1019890006112A priority patent/KR900012476A/ko
Priority to US07/456,609 priority patent/US5021749A/en
Publication of JPH0248824A publication Critical patent/JPH0248824A/ja
Application granted granted Critical
Publication of JP2855628B2 publication Critical patent/JP2855628B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0895—Details of the current generators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
    • H03L7/1075—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the loop filter, e.g. changing the gain, changing the bandwidth

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は位相同期回路に関するものであり、特にそのル
ープフィルタに関するものである。
［従来の技術］ 第２図は位相同期回路を示すブロック図である。同図に
おいて１は位相誤差検出を行なう位相比較器、２はルー
プフィルタ、３は電圧制御発振器、４は入力信号、５は
出力信号である。信号５はさらに前記１の位相比較器へ
フィードバックされ、位相同期の為のループ回路が構成
される。また６は位相進み信号、７は位相遅れ信号、１
０は前記２のループフィルタの出力信号であり、前記３
の電圧制御発振器へ入力され、発振制御信号となる。
位相同期回路は前記４と５との間に位相差を検出すると
、前記６あるいは７のいずれか一方の信号をアクティブ
にして、ループフィルタ２を介して電圧制御発振器３を
位相差が減少するように制御する。
第３図は従来の位相同期回路におけるループフィルタの
例を示す０本ループフィルタは駆動電流Ｉ０の定電流源
８および９からなるチャージポンプと、抵抗Ｒ（抵抗値
Ｒ，）とキャパシタＣ（容量値Ｃ，）とからなる低域フ
ィルタにより構成される。
今、時間幅１．の進み位相差が検出されたとすると、位
相進み信号６がアクティブになり、ＳＷｌがＯＮする。
この結果、ループフィルタの出力１０の電圧レベルは瞬
時に（ｆａ　ＸＲＩ＋　）だけ上昇し、さらにキャパシ
タＣが電流源８により充電される分だけの電圧上昇が徐
々に加わる。この電圧上昇分はｔ１時間後には（Ｉａ　
Ｘ　ｔ＋　）　／Ｃ。
になる０位相差がなくなればＳＷＩが０ＦＦＬ、キャパ
シタＣの端子間に保持される電圧が、そのままループフ
ィルタの出力１０になる。
逆に位相遅れ信号７がアクティブになった場合には、Ｓ
Ｗ２がＯＮして（Ｉｏ　ｘＲｏ　）の電圧降下を生じる
と共に、キャパシタＣに保持される電荷も徐々に放電さ
れ１位相差を検出している期間は低下し続ける０位相差
がなくなればＳＷ２は０ＦＦＬ、再びキャパシタＣの端
子間電圧がループフィルタの出力ｌＯになる。
ループフィルタは上述したように、位相比較器で検出さ
れる位相差に応じた電圧を出力する位相−電圧変換器と
してとらえることもできる。変換された電圧出力により
電圧制御発振器は制御され、位相差は絶えず補正される
ことになる。
〔発明が解決しようとする課題〕
しかるに、前述した従来の位相同期回路は、幾つかの点
で課題を残している。第一は集積回路化する場合の問題
である。従来のループフィルタは低域フィルタとして抵
抗ＲとキャパシタＣの構成をとるが、抵抗値にばらつき
があると、当然ながら前述の（ＩａＸＲｏ）の電圧変化
分にもばらつきを生じる。従って安定したループフィル
タの特性を得る為には、抵抗Ｒのばらつきは極力押える
必要がある。
一方、集積化する場合に用いられる容量値としては１面
積上の制約から高さ数十ＰＦ程度になる。従って前述の
定電流Ｉ０で、キャパシタＣを位相差に従いｔ、の期間
充放電する時の電圧レベルの変化分（ｒｅ　Ｘｊ、）／
ｃｏを変えることなく、従来のループフィルタの構成の
まま、これを集積化する為には、Ｃ０に合わせて工。を
小さくする必要がある。この時、前述の（Ｉａ　ＸＲ６
）も小さくなるから、この値も変えない為にはＲｏを大
きくせざるを得なくなる６ 具体的に伝達関数Ｈ（Ｓ）が で表わされる位相同期回路について考えてみる。
（３，１１式において、Ｗｎは自然角周波数、ζはダン
ピング係数と称され、各々次式で表わされる。
＝　−ＣＲＷ　ｎ　　　　　ｆ３．３１式ここでＣ，Ｒ
はループフィルタを構成する容量、抵抗であり、Ｋは位
相同期回路の閉ループ利得を示す、閉ループ利得にはチ
ャージポンプの定電流源の充放電流Ｉと電圧制御発振器
の変換係数Ｋｖとの積で与えられ。
Ｋ＝ＩＸＫｖ　　　　　　　　（３，４１式である０位
相同期回路の設計は、一般に最適なＷｎ、この値を決定
し、それに合わせてループフィルタの定数を選定する０
例えばフロッピーディスク装置において用いられるデー
タセパレータの位相同期回路では、リードデータ入力の
有するジッター（ピークシフト）に追従しないように、
Ｗｎ＝３０Ｘ　１０”　　［ｒａｄ／ｓ　］ζ＝０，７ 程度に選ばれる。上記のＷｎ、この値が得られるループ
フィルタ定数を求めてみる。電圧制御発振器の変換係数
Ｋｖは、Ｋ　ｖ　＝　７５　Ｘ　１０　”　　［Ｈｗ／
Ｖコ、Ｃ＝５０ＰＦと仮定する。この時。
（３，２ｒ式より Ｋ　＝　ＣＷ　ｎ　” ＝０．０４５ 従って電流源電流■は Ｉ＝に／ｋＶ ＝０．６　［μＡ］ となる、一方＋３．３１式より抵抗Ｒは＝９３３．３　
　［ＫΩ］ と求まり、かなりの高抵抗になることが導かれる。
以上のように集積化する場合の抵抗Ｒとしては、ばらつ
きが少なく、高抵抗であることが要求される。ところで
集積回路で使われる抵抗として、ウェル抵抗やポリ抵抗
があるが、前者は比較的高抵抗であり、面積上有利であ
るが、ばらつきは大きくなる。一方後者の場合は、精度
は良くなるが、逆に面積的に不利になる。従っていずれ
にしても従来のループフィルタの構成のままに、位相同
期回路を集積化することには、困難を伴なうことになる
。
第２の問題は、電源ＯＮ後のロックインに関わる。電源
ＯＮ直後は、ループフィルタのキャパシタＣの端子間電
圧はゼロであるから、第２図における電圧制御発振器３
の発振制御信号ｌＯもゼロレベルになる。従って電圧制
御発振器３は電源ＯＮ時には、いわゆるロック周波数（
中心周波数）からは大きくはずれており、この状態から
ロック状態に至るまでには、時間がかかることになる。
このロックイン時間を短縮する為に、ループフィルタの
ゲインを高くすると、ロック後の入カシツタにも追従し
易くなり、好ましくない、逆に耐ジッタ感度を鈍くする
と、ロックインに時間がかかり、極端な場合には正常な
ロックインに至らないという状況も存在した。
そこで本発明は、このような問題点を解決するものであ
り、その目的とするところは、集積回路化が容易であり
、かつ電源ＯＮ後のロックインが、高速にしかも確実に
行なわれる位相同期回路を提供することにある。
［課題を解決するための手段］ 本発明の位相同期回路は、 入力信号と電圧制御発振器の出力信号との位相誤差検出
を行なう位相比較器の出力を、ループフィルタを介して
前記電圧制御発振器の制御入力に接続するようにした位
相同期回路において、前記ループフィルタは、 ａ）前記ループフィルタの出力端子と正側電源電位との
間に接続された第１の容量素子、ｂ）前記ループフィル
タの出力端子と負側電源電位との間に接続された第２の
容量素子、Ｃ）第１の信号により、前記第１、第２の容
量素子の一方に並列に接続する第３の容量素子と前記第
３の容量素子の接続を切換える切換手段、ｄ）第２の信
号により、前記第１、第２の容量素子の一方に並列に接
続する第４の容量素子と前記第４の容量素子の接続を切
換える切換手段、ｅ）前記第１の信号により、前記第１
、第２、第３、第４の容量素子を充電する電流源。
ｆ）前記第２の信号により、前記第１、第２、第３、第
４の容量素子を放電する電流源、を備えたことを特徴と
する。
〔実　施　例〕
以下、本発明の実施例を図面に基づいて説明する。第１
は本発明の位相同期回路におけるループフィルタの構成
を示している。同図において前述した第３図と同一部に
は、同一符号を付す。
電源ＯＮ時には１位相誤検出信号６．７は出力されるこ
とはなく、５Ｗ１−３Ｗ４は第１図に示す状態にある。
この時、ループフィルタの出力１０は電源間（Ｖ　００
−　Ｖ　ｓｓ間）をＣ１，ｃ４ノ並列容量と、Ｃ２、Ｃ
３の並列容量とで分圧した電圧レベルとなる。つまり、
■。。と出力１０の間にＣ３とＣ４、出力１０とＶ□の
間に０２とＣ８が接続される。従って例えばＣ１＝Ｃ＊
、Ｃｓ＝Ｃ４とすれば、電源ＯＮ時の出力１０は瞬時に
ｖ　ＤＯ／　２　（ｖ　ｓｓ　＝　ｏ　ｖ　）となる、
電圧制御発振器は発振制御信号がＶ０／２である時に、
ロック周波数で発振するようにしておけば、電源ＯＮ時
に本発明の位相同期回路が速やかにロックインされるこ
とは明らかである。
次に位相遅れ信号７がアクティブになった場合について
説明する。この時ＳＷ２がＯＮＬ、ＳＷ４は負側電源電
位Ｖａｎに切換わる。よってＶ。Ｄと出力１０の間ニＣ
１、出力１０とｖ、、の間ニＣ１、Ｃ８、Ｃ１が接続さ
れる。つまりループフィルタの出力ｌＯは、電源間を０
１とＣ１、Ｃｚ、　Ｃ４の並列容量とで分圧した電圧レ
ベルに瞬時に降下し、その後電流源９により放電し、出
力レベルはさらに下がる。この結果電圧制御発振器は、
その発振周波数を高め位相の遅れを補正することになる
。
ここでロック状態から、位相遅れ検出による容量分圧比
の変化によって生じる電圧変化分ΔＶａを求めてみる。
ロック状態の発振制御信号の電圧レベルがＶ　、、／　
２である場合について言うと、　Ｃ，＝Ｃ２、Ｃ，＝Ｃ
，の関係が成り立つならば、であるから、△Ｖａは となる。
第３図に示した従来のループフィルタでは、位相遅れ検
出時の上記と等価の電圧変化分△ｖｂは、ΔＶｂ＝　Ｉ
　６　Ｘ　Ｒｏ　　　　　　　＋３．７１式と表わされ
ることは明らかである。　（３，６１式と（３，７）式
とを比較すれば、等測的になる関係が成り立つことがわ
かる。　（３，４１式は本発明におけるループフィルタ
では、容量比と定電流源の電流値とで、見掛は上の抵抗
値が決まることを示している。
位相進み信号６がアクティブになった場合は。
ＳＷｌがＯＮＬ、ＳＷ３は正側電源電位ＶＤＤに切換わ
る。よってＶｌｌ＋と出力１０の間にＣ，、Ｃ，、Ｃ４
、出力１０とＶ□の間にＣ１が接続される。この時ルー
プフィルタの出力１０は、電源間をＣＩ、＋３、Ｃ４の
並列容量と６２とで分圧した電圧レベルに瞬時に上昇し
、同時に電流源８により充電される。この場合の前述の
△Ｖａに相当する電圧変化分ΔＶａ′は と表わされ、Ｃｓ＝Ｃ４であるから結局△ｖｂ＝△Ｖａ
’となる。
従来のループフィルタにおけるΔｖｂの電圧変化分は、
本発明におけるループフィルタでは（３，２）式、ある
いは＋３．５１式で表わされることを示したが、この値
は電源電圧が一定であれば、単純に容量比だけで決まる
。集積回路において容量比は極めて精度良く実現できる
ことは周知の通りである。従ってΔＶａあるいは△Ｖａ
′のばらつきは当然少なくできる。
さらにループフィルタの見掛は上の抵抗値は（３，４１
式で表わされ、工。を小さ（すれば自ずとその値は大き
くなる。従って従来のループフィルタのように、抵抗値
を大きくするに合わせ抵抗部を形成する面積が比例して
増大することはない６例えば前述したＷｎ　＝　３０　
Ｋ　［ｒａｄ／ｓ　］　、　　ζ＝０．７の特性が得ら
れるループフィルタの選定を本発明に従い行なうものと
する。
チャージポンプの定電流源電流を前述の場合に比べ局の
値、つまりＩ＝０．３　［μＡ］としてみる。Ｗｎは（
３，２１式で表わされる為、■を騒にした、つまり閉ル
ープ利得Ｋが％になったことに比例させて容量Ｃ（ここ
ではＣ＝ＣＩ＋Ｃ２＋Ｃ１＋Ｃ４）も小さくすればＷｎ
の値は不変である。従ってＣ＝２５ｐＦにする。
一方抵抗Ｒは例えば（３，８１式で示される。ダンピン
グ係数ζは、Ｗｎが同じであればループフィルクの時定
数ζ＝ＣＲが同じならば不変である。
今、容量Ｃを％にした訳であるから、抵抗Ｒを２倍にす
れば良いことになる。　＋３．８１式は変形すると となるから、逆に２倍の抵抗値を実現する容量比は、上
式にＩ＝０．３μＡ、Ｒ＝　（９３３，３ｘ２）ＫΩ、
Ｖ　Ｄ、＝　５　Ｖを代入シテ求ｔ６．（Ｃ，＋ｃ、＋
　ｃ、＋　Ｃ４）　ノ総和を２５ｐＦとした時、（３，
１（ｌ１式を解いて Ｃ４＝２．８　　ｐＦ と求まる。具体的にループフィルタを構成する容量値は
、Ｃ＋＝Ｃｔ＝９．　７ｐＦ、　Ｃｓ：ｃ４：＝Ｓ２．
８ｐＦとすれば良い、確認の為にこれらの値を＋３．８
１式に代入すると抵抗Ｒは Ｒ＝１８６．６　［ＫΩ］ となり、確かに抵抗値は２倍の値を実現している。
本発明では、このようにループフィルタの時定数ζ＝Ｃ
Ｒを一定にしたまま、集積化に都合が良いように容量Ｃ
を小さ（することが、容易に可能である。
〔発明の効果］ 以上述べたように、本発明によればループフィルタを含
めて位相同期回路を集積化する上で、精度的、面積的に
極めて有利であり、コストパフォーマンスが著しく向上
する。さらに電源投入時に電圧制御発振器の発振制御信
号のレベルが瞬時に決まる為、ロックイン動作が高速に
、しかも確実に行われる効果も合わせ有する。
本発明の位相同期回路はフロッピーディスク製雪のデー
タセパレータに対してだけでなく、種々の電子機器に於
ける位相同期回路に適用できる。
【図面の簡単な説明】
第１図は本発明の一実施例を示す回路構成図。 第２図は位相同期回路の一例を示すブロック図。 第３図は従来のループフィルタの回路構成図。 １　・　・　・　・　・　・ ２　・　・　・　・　・　・ ３　・　・　・　・　・　・ ４　・　・　・　・　・　・ ５　・　・　・　・　・　・ ６　・　・　・　・　・　・ ７　・　・　・　・　・ ８、９　・　・　・　・ １０　・　・　・　・　・　・ Ｒ・　・　・　・　・　・ Ｃ，Ｃ，〜Ｃ４・　・ ＳＷＩ　〜５Ｗ４ ｖｏ。・　・　・　・　・ Ｖ　ｓｓ・　・　・　・　・ ・位相比較器 ・ループフィルタ ・電圧制御発振器 ・入力信号 ・出力信号 ・位相進み信号 ・位相遅れ信号 ・電流源 ・発振制御信号 抵抗 ・容量 スイッチ ・正側電源電位 負側電源電位 Ｊ１０ １２国 ＳＳ 以上 出願人　セイコーエプソン株式会社

Claims (1)

  1. 【特許請求の範囲】 入力信号と電圧制御発振器の出力信号との位相誤差検出
    を行なう位相比較器の出力を、ループフィルタを介して
    前記電圧制御発振器の制御入力に接続するようにした位
    相同期回路において、前記ループフィルタは、 ａ）前記ループフィルタの出力端子と正側電源電位との
    間に接続された第１の容量素子、 ｂ）前記ループフィルタの出力端子と負側電源電位との
    間に接続された第２の容量素子、 ｃ）第１の信号により、前記第１、第２の容量素子の一
    方に並列に接続する第３の容量素子と前記第３の容量素
    子の接続を切換える切換手段、ｄ）第２の信号により、
    前記第１、第２の容量素子の一方に並列に接続する第４
    の容量素子と前記第４の容量素子の接続を切換える切換
    手段、ｅ）前記第１の信号により、前記第１、第２、第
    ３、第４の容量素子を充電する電流源、 ｆ）前記第２の信号により、前記第１、第２、第３、第
    ４の容量素子を放電する電流源、 を備えたことを特徴とする位相同期回路。
JP1004043A 1988-05-11 1989-01-11 位相同期回路 Expired - Lifetime JP2855628B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP1004043A JP2855628B2 (ja) 1988-05-11 1989-01-11 位相同期回路
KR1019890006112A KR900012476A (ko) 1988-05-11 1989-05-08 위상 동기회로
US07/456,609 US5021749A (en) 1988-05-11 1989-12-28 Switchable capacitor loop filter for phase locked loop

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP11521688 1988-05-11
JP63-115216 1988-05-11
JP1004043A JP2855628B2 (ja) 1988-05-11 1989-01-11 位相同期回路

Publications (2)

Publication Number Publication Date
JPH0248824A true JPH0248824A (ja) 1990-02-19
JP2855628B2 JP2855628B2 (ja) 1999-02-10

Family

ID=26337746

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1004043A Expired - Lifetime JP2855628B2 (ja) 1988-05-11 1989-01-11 位相同期回路

Country Status (3)

Country Link
US (1) US5021749A (ja)
JP (1) JP2855628B2 (ja)
KR (1) KR900012476A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5374904A (en) * 1992-10-09 1994-12-20 Mitsubishi Denki Kabushiki Kaisha Phase-locked-loop circuit having adjustable reference clock signal frequency and filter capacitance compensation
US6859502B1 (en) 1999-01-19 2005-02-22 Matsushita Electric Industrial Co., Ltd. Transmitting and receiving apparatus capable of the suppression of the microphonic noise in digital transmission system

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5144156A (en) * 1990-06-15 1992-09-01 Seiko Epson Corporation Phase synchronizing circuit with feedback to control charge pump
US5319320A (en) * 1991-08-06 1994-06-07 Seiko Epson Corporation Phase-locked loop having frequency and phase control current pumps
FI93684C (fi) * 1993-04-23 1995-05-10 Nokia Mobile Phones Ltd Menetelmä signaalin käsittelemiseksi ja menetelmän mukainen signaalinkäsittelypiiri
US5646562A (en) * 1993-07-21 1997-07-08 Seiko Epson Corporation Phase synchronization circuit, one-shot pulse generating circuit and signal processing system
SE501604C2 (sv) * 1993-08-13 1995-03-27 Ericsson Telefon Ab L M Metod och anordning för sampling av elektriska signaler
US5794130A (en) * 1994-04-26 1998-08-11 Funai Electric Engineering Company Limited Wireless communication system having improved PLL circuits
US5570398A (en) * 1994-05-02 1996-10-29 Seagate Technology, Inc. Method and apparatus for dynamic pole-zero reconfiguration for use with hard disc drive servos, electronic filters and other circuits
JP3795098B2 (ja) * 1994-05-09 2006-07-12 シリコン システムズ インコーポレーテッド 位相検出器型フェーズ・ロック・ループ
DE19634084A1 (de) * 1996-08-23 1998-02-26 Philips Patentverwaltung Phasenregelkreis
DE19639370A1 (de) * 1996-09-25 1998-03-26 Philips Patentverwaltung Phasenregelkreis
JP3047968B2 (ja) * 1997-08-07 2000-06-05 日本電気株式会社 Ｐｌｌ回路
JP3923150B2 (ja) * 1997-10-16 2007-05-30 日本テキサス・インスツルメンツ株式会社 周波数シンセサイザ
US5959853A (en) * 1998-08-24 1999-09-28 Kos; Marek John Closed-loop switched capacitor network power supply
US6546059B1 (en) * 1999-12-28 2003-04-08 Intel Corporation Adaptive integrated PLL loop filter
DE10048590B4 (de) * 2000-09-30 2008-02-28 Infineon Technologies Ag Phasenregelkreis
GB2384123A (en) * 2002-01-11 2003-07-16 Zarlink Semiconductor Inc Resampling filter for analog PLL
US8063686B1 (en) * 2008-06-27 2011-11-22 Cadence Design Systems, Inc. Phase interpolator circuit with two phase capacitor charging
CN101813784B (zh) * 2010-04-08 2012-05-30 无锡大禹科技有限公司 辐射信号传感器
US8710929B1 (en) 2012-05-15 2014-04-29 Cadence Design Systems, Inc. System and method for combined I/Q generation and selective phase interpolation
WO2016072023A1 (ja) * 2014-11-07 2016-05-12 株式会社ソシオネクスト 半導体集積回路

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5827438A (ja) * 1981-08-12 1983-02-18 Fujitsu Ltd Ｐｌｌ回路

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5374904A (en) * 1992-10-09 1994-12-20 Mitsubishi Denki Kabushiki Kaisha Phase-locked-loop circuit having adjustable reference clock signal frequency and filter capacitance compensation
US6859502B1 (en) 1999-01-19 2005-02-22 Matsushita Electric Industrial Co., Ltd. Transmitting and receiving apparatus capable of the suppression of the microphonic noise in digital transmission system
US7206371B2 (en) 1999-01-19 2007-04-17 Matsushita Electric Industrial Co., Ltd. Transmitting and receiving apparatus capable of the suppression of the microphonic noise in digital transmission system

Also Published As

Publication number Publication date
KR900012476A (ko) 1990-08-04
JP2855628B2 (ja) 1999-02-10
US5021749A (en) 1991-06-04

Similar Documents

Publication Publication Date Title
JPH0248824A (ja) 位相同期回路
US7372339B2 (en) Phase lock loop indicator
TW496039B (en) Self calibrating VCO correction circuit and method of operation
US6097227A (en) Phase locked loop circuit and method of synchronizing internal synchronizing signal with reference signal
US5349309A (en) Second order phase locked loop
US4752749A (en) Fast response tuner
KR20050103367A (ko) 빠른 주파수 락을 위한 위상 동기 루프
US20140312981A1 (en) Frequency-locked loop circuit and semiconductor integrated circuit
JPS61214615A (ja) 集積回路
WO2005002069A2 (en) Fast lock phase lock loop and method thereof
US20090153252A1 (en) Multi-band voltage controlled oscillator controlling module, phase locked loop utilizing which and related method thereof
US6674824B1 (en) Method and circuitry for controlling a phase-locked loop by analog and digital signals
EP0483260B1 (en) Phase detector
US5440274A (en) Phase detector circuit and PLL circuit equipped therewith
JPH0447812A (ja) 周波数シンセサイザ
US20170310328A1 (en) Signal generation circuit and signal generation method
US7161436B2 (en) Charge pump structure for reducing capacitance in loop filter of a phase locked loop
US20080191778A1 (en) Gm/c tuning circuit and filter using the same
US8274317B2 (en) Phase-locked loop circuit comprising voltage-controlled oscillator having variable gain
CN114301451A (zh) 锁相环电路、控制方法、电荷泵及芯片
US6717446B1 (en) High speed programmable charge-pump with low charge injection
US7315214B2 (en) Phase locked loop
EP0896434A1 (en) Phase locked loop circuit
US6172543B1 (en) 90° phase shift circuit
WO1999063670A1 (en) Phase-locked loop with a loop filter

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071127

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081127

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091127

Year of fee payment: 11

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091127

Year of fee payment: 11