JPWO2006016414A1 - 信号形成回路、信号形成方法及び電子機器 - Google Patents

Abstract

信号形成回路は、ＥＭＩを低減することが可能な出力信号を形成する回路であって、最終変調信号を生成するための基準となる基準信号である変調信号を出力する基準信号生成部（３３）と第１及び第２副変調信号を出力する第１及び第２副変調信号生成部（３１，３２）とを備え、変調信号を第１及び第２副変調信号により変調することにより最終変調信号を出力する変調信号発生部（３）と、周期信号形成回路（１）から出力された周期信号を最終変調信号により変調することにより、当該出力信号に起因するスペクトルを低減することによりＥＭＩを低減することが可能な出力信号を出力するクロック変調部（２）とを備える。

Description

本発明は、信号形成回路、信号形成方法及び電子機器に関し、特に、変調波を更に変調する変調波を用いることによりＥＭＩをより効率良く低減するスペクトラム拡散型の信号形成回路、信号形成方法、及び当該信号形成回路を備える電子機器に関する。

電子機器においては、ＥＭＩ（Electro Magnetic Interference ）を低減することが要求されている。ＥＭＩは、特に、クロック（矩形波）、三角波、正弦波等の周期的に変化する信号を用いる回路から放出される電磁波による影響が大きい。

そこで、例えばクロック形成回路（クロックジェネレータ）において、ＥＭＩを低減するための技術の一例として、スペクトラム拡散クロックジェネレータ（ＳＳＣＧ：Spread Spectrum Clock Generator ）が知られている（例えば、特許文献１）。ＳＳＣＧは、変調波を用いてクロックジェネレータにおける発信クロックの周波数をわずかに変動（周波数変調）させることにより、ＥＭＩを低減させる。図１９はこの原理を示す。即ち、スペクトルｓｐ０は、周波数変調の無い正確なクロックの周波数スペクトルを示す。この場合、スペクトルｓｐ０は、発信周波数ｆ０において最も高い周波数成分を有する。このクロックを周波数変調すると、その周波数スペクトルｓｐ１は、図１９に示すように変化する。これにより、変調幅以内の周波数に、単位時間に占める割合が低くなるために、スペクトルｓｐ１のピークが小さくなり、ＥＭＩを低減させることができる。

図２０（Ａ）乃至図２０（Ｃ）は、ＳＳＣＧの変調波とクロックのスペクトルとの関係を示し、各々において、左側にＳＳＣＧの変調波を示し、右側にクロックのスペクトルを示す。図２０（Ａ）は、正弦波で変調した場合におけるクロックのスペクトルを示す。この場合、図２１（Ａ）に円で囲んで示すように、頂点付近の密度が高くなるために、スペクトルの両端が高くなる。図２０（Ｂ）は、三角波で変調した場合におけるクロックのスペクトルを示す。この場合、図２１（Ｂ）に示すように、時間に依存せず均一な密度になるために、スペクトルにピークは存在しないはずである。しかし、実際には、変調器の変調波に対する特性劣化（具体的には、ＶＣＯ（電圧制御発振器）の帯域制限）により、三角波の頂点の波形が鈍る結果、スペクトルの両端に多少のピークが存在する。更に、実際には、ＳＳＣＧの後段に接続されるＰＬＬの帯域制限により、三角波の頂点の波形が鈍る結果、スペクトルの両端に多少のピークが存在する。

そこで、変調器の特性を考慮して、変調波として三角波の頂点を強調した波形を用いることが知られている（特許文献２）。図２０（Ｃ）は、この場合における変調波とクロックのスペクトルとの関係を示す。この場合、平坦なスペクトルが得られ、従って、より大きな減衰量が得られる。
米国特許第４，５０７，７９６号明細書 米国特許第５，４８８，６２７号明細書

クロック信号又は搬送波（即ち、被変調波である）をある変調波（周波数ｆ１）で変調した場合におけるスペクトルを厳密に観測すると、図２２（Ａ）に示すように、当該スペクトルは変調周波数ｆ１の間隔で細かいピークを持つ。従って、実際には、図２０（Ｃ）に示すスペクトルも、図２２（Ａ）に示すと同様の細かいピークを持つ。以上に述べた従来のＳＳＣＧの変調方法は、基本的には、図２２（Ｂ）に示すように、変調波の周波数を下げることによりピークの数を増やして単位時間あたりの密度を減らすことにより、スペクトルのピーク（の高さ）を小さくしていると言うことができる。このスペクトルのピークを小さくできれば、ＥＭＩを低減することができる。

従来のＳＳＣＧの変調方法によれば、原理的に、変調波の周波数をより低くしなければスペクトルのピークをより小さくすることはできない。一方、変調周波数ｆ１の下限は、現実的には可聴周波数である約２０ｋＨｚ程度であると考えられる。これより低い周波数になると、変調周波数ｆ１で電子装置の一部又は全体が振動しその振動音が人間に聞こえてしまう可能性がある。従って、従来のＳＳＣＧの変調方法によれば、変調波の周波数の下限に起因して、スペクトルのピークを小さくすることに対する限界が存在する。

また、スペクトルの平坦性を得るために、三角波の頂点を強調した変調波を用いる場合、このような波形の信号を簡単に得ることはできない。即ち、クロック発生回路の構成が極めて複雑になる。また、クロック発生回路の設計時に変調器の種類毎にその特性を考慮する必要があり、煩わしい。

以上のような問題は、クロックに限らず、三角波、正弦波等の周期的な信号を用いる回路において、同様に発生する問題であり、このような回路を備える電子機器においてＥＭＩ低減の障害となっている。

本発明の目的は、少なくとも周期的な信号のスペクトルの平坦性を改善するか又は前記スペクトルのピークを小さくすることによりＥＭＩをより効率良く低減する信号形成回路を提供することにある。

また、本発明の目的は、少なくとも周期的な信号のスペクトルの平坦性を改善するか又は前記スペクトルのピークを小さくすることによりＥＭＩをより効率良く低減する信号形成方法を提供することにある。

また、本発明の目的は、ＥＭＩをより効率良く低減する信号形成回路を備える電子機器を提供することにある。

本発明の信号形成回路は、ＥＭＩを低減することが可能な出力信号を形成する信号形成回路であって、最終変調信号を生成するための基準となる基準信号を変調する副変調信号を出力する少なくとも１個の副変調信号生成部からなり、前記基準信号を少なくとも１個の前記副変調信号により変調することにより生成した前記最終変調信号を出力する変調信号発生部と、周期信号形成回路から出力された周期信号を前記最終変調信号により変調することにより生成した出力信号であって、当該出力信号に起因するスペクトルを低減することにより前記ＥＭＩを低減することが可能な出力信号を出力する信号変調部とを備える。

本発明の信号形成方法は、ＥＭＩを低減することが可能な出力信号を形成する信号形成方法であって、少なくとも１個の副変調信号を生成し、最終変調信号を生成するための基準となる基準信号を前記少なくとも１個の副変調信号により変調することにより、前記最終変調信号を生成し、周期信号を前記最終変調信号により変調することにより、当該出力信号に起因するスペクトルを低減することにより前記ＥＭＩを低減することが可能な出力信号を生成する。

本発明の電子機器は、周期信号を出力する周期信号形成回路と、最終変調信号を生成するための基準となる基準信号を出力する基準信号生成部と、前記基準信号を変調する少なくとも１個の副変調信号を出力する副変調信号生成部とを備え、前記基準信号を前記少なくとも１個の副変調信号により変調することにより生成した前記最終変調信号を出力する変調信号発生部と、前記周期信号形成回路から出力された周期信号を前記最終変調信号により変調することにより生成した出力信号であって、当該出力信号に起因するスペクトルを低減することにより前記ＥＭＩを低減することが可能な出力信号を出力する信号変調部と、前記出力信号に基づいて所定の動作を行う動作部とを備える。

本発明者の検討によれば、ＳＳＣＧには基本的に２つの課題がある。第１に、スペクトルの平坦性を得るためにはどのような形状の変調信号が適当かであり、第２に、変調幅が同一であるとした場合において更にスペクトルのピークを小さくするにはどのようにすれば良いかである。本発明は、ＳＳＣＧをその原理から再検討することにより得た新しい原理に基づくものであり、当該新しい原理をクロック信号のみならず正弦波等の周期的な信号にまで拡大して適用することにより、変調信号の周波数を振動音を生じない範囲内に維持しつつ、スペクトルの平坦性を改善し、スペクトルのピークを小さくすることができる。

本発明においては、変調信号を副変調信号を用いて更に変調する。即ち、クロック信号を多重（２重又はそれ以上）に変調する。副変調の種類は周波数変調又は振幅変調である。変調信号を周波数変調することにより、変調周波数のピークを小さくすることができる。変調信号を振幅変調することにより、スペクトルを平坦化することができる。変調信号を周波数変調しかつ振幅変調しても良く、これにより、変調周波数のピークを小さくし、かつ、スペクトルを平坦化することができる。

本発明の信号形成回路及び信号形成方法によれば、変調信号を少なくとも１個の副変調信号により（副）変調することにより生成した最終変調信号により、クロック信号等の周期的な信号を多重に変調する。従って、変調信号を少なくとも周波数変調又は振幅変調することにより、変調周波数のピークを小さくすることができ、又は、スペクトルを平坦化することができる。これにより、変調周波数を振動音を発生する周波数（約２０ｋＨＺ）より小さくしなくても、スペクトルのピークを小さくすることができ、また、三角波の頂点を強調した変調波を用いなくても、スペクトルを平坦化することができる。従って、スペクトルの平坦化のために、複雑な構成のクロック発生回路を用いなくても良く、変調器の特性を考慮する必要も無い。この結果、スペクトルのピークを小さくすること、又は、スペクトルを平坦化することにより、当該信号形成回路及びこれを使用する電子機器のＥＭＩを低減させることができる。

本発明の電子機器によれば、変調信号を少なくとも１個の副変調信号により変調することにより生成した最終変調信号により、クロック信号等の周期的な信号を多重に変調する信号形成回路を備える。従って、変調信号を少なくとも周波数変調又は振幅変調することにより、前述のように、変調周波数のピークを小さくするか、スペクトルを平坦化することができる。従って、スペクトルの平坦化のために、複雑な構成のクロック発生回路を用いなくても良く、変調器の特性を考慮する必要も無い。この結果、少なくともスペクトルのピークを小さくするか、又は、スペクトルを平坦化することにより、当該電子機器のＥＭＩを低減させることができる。

本発明による信号形成回路の構成を示す。 本発明のクロック変調を説明する図である。 本発明のクロック変調を説明する図である。 本発明のクロック変調を説明する図である。 変調信号発生部における波形を示す。 クロック変調部であるＰＬＬにおける波形を示す。 本発明による他の信号形成回路の構成を示す。 本発明による更に他の信号形成回路の構成を示す。 本発明による更に他の信号形成回路の構成を示す。 本発明による更に他の信号形成回路の構成を示す。 本発明による更に他の信号形成回路の構成を示す。 本発明による更に他の信号形成回路の構成を示す。 本発明による更に他の信号形成回路の構成を示す。 本発明による更に他の信号形成回路の構成を示す。 本発明による更に他の信号形成回路の構成を示す。 本発明による更に他の信号形成回路の構成を示す。 本発明の信号形成回路を備える電子機器の構成を示す。 本発明の信号形成回路を備える他の電子機器の構成を示す。 スペクトラム拡散の説明図である。 スペクトラム拡散の説明図である。 スペクトラム拡散の説明図である。 スペクトラム拡散の説明図である。

符号の説明

１ 周期信号形成回路（発振器）
２ 信号変調部（クロック変調部）
３ 変調信号発生部
３１ 第１副変調信号生成部
３２ 第２副変調信号生成部
３３ 基準信号生成部
３４ 乗算器
１００ 信号形成回路

図１は信号形成回路構成図であり、本発明による信号形成回路の構成の一例を示す。本発明の信号形成回路１００は、信号変調部であるクロック変調部２、変調信号発生部３を備える。クロック変調部２には、周期信号形成回路である発振器１の出力するクロック信号（周期的な矩形波）が入力される。即ち、この例は、最も代表的な周期信号であるクロック信号を変調する一例について示す。この例によれば、比較的簡易な（即ち、回路規模があまり大きくない）構成により、クロック信号を含む殆ど全ての周期信号について、十分なＥＭＩの低減効果を得ることができる。

この例では、発振器１においてクロック信号が生成され、クロック変調部２において変調信号、ＦＭ副変調波である第１副変調信号、ＡＭ副変調波である第２副変調信号が生成される。そして、図２に示すように、変調信号が第１及び第２副変調信号により変調される（周波数変調及び振幅変調される）ことにより、最終変調信号が生成される。更に、クロック信号が最終変調信号により変調されることにより、出力クロック信号が生成される。後述するように、本発明は、クロック信号に限らず、三角波や正弦波のような周期信号に広く適用可能であるが、クロック信号に適用した場合、ＥＭＩの低減において特に大きな効果が得られる。即ち、クロック信号は矩形であるため三角波等よりも（奇数次の）高調波成分を多く含むので、また、デジタル信号で動作する電子機器においては２値信号であるクロック信号の振幅（又は、瞬間的な変化量）が三角波等よりも大きいので、ＥＭＩの影響が出やすいが、これを有効に低減することができる。

変調信号（変調波）は、発振器１の出力するクロック信号（搬送波）の周波数を僅かに変動させるための信号である。副変調信号（副変調波）は、変調信号を更に変調する信号の総称であり、変調信号と区別するために「副」変調信号と言うこととする。この例では、第１及び第２副変調信号と言う２種類の副変調信号を用いる。

変調信号が例えば三角波からなるとすると、第１副変調信号を用いた周波数変調は、図２における横方向（時間軸方向）への変調である。また、第２副変調信号を用いた振幅変調は、図２における縦方向（電圧又は電流軸方向）への変調である。従って、変調信号は２重（２方向に）に副変調される。クロック信号は、２重に副変調された変調信号により変調されるので、いわば３重に変調されると言うことができる。これにより、図２に示すように、クロック信号のスペクトルのピークを小さくし、かつ、平坦化することができる。

発振器１は、所定の周波数、例えば１０ＭＨｚの周波数のクロック信号を生成して出力する。発振器１は、周知の構成のクロック生成装置であって良い。発振器１の出力したクロック信号はクロック変調部２に入力される。クロック変調部２は、発振器１から出力されたクロック信号を最終変調信号により変調することにより、クロック信号に同期した出力クロック信号を生成して出力する。例えば、クロック変調部２は、発振器１から出力されたクロック信号を入力とし、最終変調信号を制御信号とし、出力クロック信号を出力とする位相同期回路（ＰＬＬ：Phase Locked Loop ）からなる。出力クロックは、後述するように、種々の電子機器の動作部（図１７の動作部３００）に入力され、基本クロックとして用いられる。

変調信号発生部３は、この例においては、基準信号生成部３３、ＦＭ（周波数変調）副変調信号生成部である第１副変調信号生成部３１、ＡＭ（振幅変調）副変調信号生成部である第２副変調信号生成部３２、乗算器３４を備える。図３は、変調信号発生部３における各信号の波形を概念的に示す。

基準信号生成部３３は、最終変調信号を生成するための基準となる信号（基準信号）である変調信号ＦＭ（図示せず）を生成して出力する。この例は、基準信号生成部３３を変調信号発生部３の内部に備える例である。この例において、変調信号ＦＭは三角波（左右対称の三角波）である。従って、この例の基準信号生成部３３は三角波発生回路である。変調信号ＦＭは、連続的に変化する信号であれば良く、例えば正弦波であっても良い。この例では、基準信号生成部３３は、第１副変調信号生成部３１から出力された第１副変調信号（ＦＭ副変調波）ＦＭo を入力されることにより、中間変調信号ＦＭsigoを出力する。実際には、中間変調信号ＦＭsigoは、変調信号ＦＭである三角波がＦＭ変調された結果であるので、三角波ではない。中間変調信号ＦＭsigoは乗算器３４に入力される。

第１副変調信号生成部３１は第１副変調信号ＦＭo を出力する。第１副変調信号ＦＭo は、変調信号ＦＭを周波数変調する信号であり、この例では三角波である。変調信号ＦＭを周波数変調することにより、スペクトル上の変調範囲における変調周波数を分散させ、その結果として変調周波数のピークを小さくすることができる。第１副変調信号ＦＭo は、連続的に変化する信号であり、不連続に変化することはない。第１副変調信号ＦＭo の周波数及び位相は他の発振器に依存する必要はない。具体的には、第１副変調信号ＦＭo は、変調信号ＦＭよりも十分に長い周期を有する三角波である。当該周期は、例えば変調信号ＦＭの約１０倍の長さの周期とされる。周波数の副変調幅は、好ましくは変調信号ＦＭの周波数の０．５倍〜１．５倍であれば良い。第１副変調信号ＦＭo は基準信号生成部３３に入力される。

第２副変調信号生成部３２は第２副変調信号ＡＭo を出力する。第２副変調信号ＡＭo は変調信号ＦＭを振幅変調する信号であり、この例では三角波である。変調信号ＦＭを振幅変調することにより、スペクトルの両端におけるピークを減少させて、その結果としてスペクトルを平坦化することができる。第２副変調信号ＡＭo は、連続的に変化する信号（例えば三角波）又は不連続に変化する信号（例えば階段波）のいずれかである。第２副変調信号ＡＭo の周波数及び位相は他の発振器に依存することはない。具体的には、第２副変調信号ＡＭo は、変調信号ＦＭよりも長く第１副変調信号ＦＭo よりも短いか長いか又は等しい周期を有する三角波である。当該周期は、例えば変調信号ＦＭの約２〜３倍の長さの周期とされる。第２副変調信号ＡＭo は乗算器３４に入力される。

ここで、第１及び第２副変調信号ＦＭo 及びＡＭo （ここでは、単に副変調信号と言う）は、各々、三角波以外にも、連続的に変化する信号であれば良く、その場合でも同様にスペクトルの拡散効果を得ることができる。例えば、副変調信号は、任意の振幅Ａｎの正弦波、任意の振幅Ｂｎの余弦波、これらの整数倍の周波数の任意の振幅Ａｎの正弦波及び任意の振幅Ｂｎの余弦波の和により構成された信号（全ての周期信号、又は、ΣＡｎ・ｓｉｎ（ｎωｔ）＋ΣＢｎ・ｃｏｓ（ｎωｔ）、ここで、Σは１〜ｎまで）、のこぎり波（左右非対称の三角波）のいずれかであって良い。また、副変調信号は、例えば一様分布雑音、ガウス分布雑音、二項分布雑音、ポアソン分布雑音、レイリー分布等のいずれかの不規則過程による信号であって良い。更に、副変調信号は、ここに述べた種々の信号の２又は複数の組み合わせにより得られる信号であって良い。

乗算器３４は、基準信号生成部３３から出力された中間変調信号ＦＭsigoと、第２副変調信号生成部３２から出力された第２副変調信号ＡＭo とを乗算することにより、最終変調信号ＭＯＤo を出力する。即ち、乗算器３４は周波数変調された中間変調信号ＦＭsigoを振幅変調するためのものである。これにより、変調信号発生部３は、変調信号ＦＭを第１及び第２副変調信号ＦＭo 及びＡＭo により変調する（周波数変調及び振幅変調する）ことにより、最終変調信号ＭＯＤo を生成して出力する。最終変調信号ＭＯＤo はクロック変調部２であるＰＬＬに入力される。

ＰＬＬ２は、この例においては、分周比Ａの第１分周器２１、分周比Ｂの第２分周器２２、位相比較器２３、ループフィルター２４、電圧電流変換器（ＶＩ）２５、乗算器２６、電流制御発振器（ＩＣＯ）２７を備える。電圧電流変換器２５及び電流制御発振器２７は電圧制御発振器（ＶＣＯ）を構成する。即ち、電圧制御発振器が乗算器２６を備える。図４は、ＰＬＬ２における各信号の波形を概念的に示す。

ＰＬＬ２における入力信号Ｆinの周波数ｆ（Ｆin）と出力信号Ｆout の周波数ｆ（Ｆout ）との関係は、ｆ（Ｆout ）＝ｆ（Ｆin）・Ａ／Ｂである。例えば、Ａは第１分周器２１の分周比であり、Ｂは第２分周器２２の分周比であり、Ａ＝４０、Ｂ＝３とすると、入力クロック信号が１０ＭＨｚのクロック信号である場合、１３３ＭＨｚの出力クロック信号が得られる。

第２分周器２２は、発振器１から出力された周波数ｆ（Ｆin）のクロック信号Ｆinが入力されると、これを分周比Ｂで分周した信号Ｂo を出力する。信号Ｂo の周波数ｆ（Ｂo ）は、周波数ｆ（Ｆin）を分周比Ｂで割った値ｆ（Ｆin）／Ｂとなる。信号Ｂo は位相比較器２３に入力される。

位相比較器２３には、第１分周器２１からもその出力Ａo が入力される。位相比較器２３は、第２分周器２２の出力Ｂo と第１分周器２１の出力Ａo とを比較して、その位相差ＰＨＣo を検出し、これをループフィルター２４に出力する。

ループフィルター２４は、その伝達関数に応じた時定数を持ち、ＰＬＬ制御系のループの応答を決定する。即ち、入力された位相差ＰＨＣo をフィルタリングして出力する。ループフィルター２４の出力ＬＰＦo は電圧電流変換器２５に入力される。

電圧電流変換器２５はループフィルター２４からの出力ＬＰＦo （電圧値）を電流値に変換して乗算器２６に出力する。一般的に、ＭＯＳ回路からなる電圧電流変換器２５においては、出力電流は電圧の２乗に比例する。乗算器２６は、入力された電流値を制御信号Ｍ＿in（図３の信号ＭＯＤo ）倍して電流制御発振器２７に出力する。電流制御発振器２７は、入力された電流値に応じた周波数の出力クロック信号Ｆout を発振出力する。一般的に、ＭＯＳ回路からなる電流制御発振器２７においては、出力信号の周波数は入力電流の１／２乗に比例する。なお、電圧電流変換器２５及び電流制御発振器２７を含むＰＬＬ２は、バイポーラ回路やバイポーラ回路及びＣＭＯＳ回路からなるＢｉＣＭＯＳ回路からなっていても良い。

従って、電流制御発振器２７の出力である出力クロック信号Ｆout の周波数ｆ（Ｆout ）は、乗算器２６へ入力される制御信号をＭ＿inとし、電圧電流変換器２５からの入力電流値をＶioとすると、ｆ（Ｆout ）＝Ｍ＿in＊（Ｖio＊Ｋvco ＋Ｆ０）となる。ここで、Ｋvco は電圧電流変換器２５と電流制御発振器２７とで構成する電圧制御発振器の持つ特性係数であり、Ｆ０は発振器１から出力されたクロック信号の本来の出力周波数である。

出力クロック信号Ｆout は、信号形成回路１００から出力されると共に、第１分周器２１に入力される。第１分周器２１は、周波数ｆ（Ｆout ）＝Ｍ＿in＊（Ｖio＊Ｋvco ＋Ｆ０）のクロック信号が入力されると、これを分周比Ａで分周した信号Ａo を出力する。信号Ａo の周波数ｆ（Ａo ）は、周波数ｆ（Ｆout ）を分周比Ａで割った値（Ｍ＿in＊（Ｖio＊Ｋvco ＋Ｆ０））／Ａとなる。信号Ａo は、前述のように、位相比較器２３に入力される。

なお、乗算器２６に代えて、加算器を用いることも可能である。即ち、出力周波数が一定の場合、電流制御発振器２７の入力は一定となる。周波数変調における変調度は一定であるため、乗算器２６に代えて、加算器を用いることができる。これにより、ＰＬＬ２の回路の規模を小さくすることができる。

図５は、変調信号発生部波形図であり、変調信号発生部３における波形の一例を示す。図６は、ＰＬＬ波形図であり、クロック変調部２であるＰＬＬにおける波形の一例を示す。

図５において、第１副変調信号生成部３１は、変調信号ＦＭよりも十分に長い周期を有する三角波である第１副変調信号（ＦＭ副変調波）ＦＭo を、基準信号生成部３３に入力する。これにより、本来三角波である変調信号ＦＭを生成する基準信号生成部３３は、この例では、変調信号ＦＭを第１副変調信号ＦＭo により周波数変調した中間変調信号ＦＭsigoを出力する。また、第２副変調信号生成部３２は、変調信号ＦＭよりも長く第１副変調信号ＦＭo よりも短い周期を有する三角波である第２副変調信号（ＡＭ副変調波）ＡＭo を出力する。従って、乗算器３４は、中間変調信号ＦＭsigoを第２副変調信号ＡＭo
により振幅変調した最終変調信号ＭＯＤo を出力する。即ち、乗算器３４は、変調信号ＦＭを、第１副変調信号ＦＭo により周波数変調し、かつ、第２副変調信号ＡＭo により振幅変調した最終変調信号ＭＯＤo を出力する。最終変調信号ＭＯＤo は、一定の周期的の信号ではなく、一定の振幅の信号ではない。最終変調信号ＭＯＤo は、図６における信号Ｍ＿inとして、ＰＬＬ２に入力される。

図５から判るように、乗算器３４の出力する最終変調信号ＭＯＤo は、直線的な変化量ではなく、直線的変化からやや外れた変化量を有する。従って、直線的変化よりも、更に、スペクトル上の変調範囲における変調周波数を分散させ、かつ、スペクトルの両端におけるピークを消滅させることができる。この結果、より一層、スペクトルの変調周波数におけるピークを小さくすることができ、かつ、スペクトルを平坦化することができる。

図６において、第２分周器２２は、発振器１からの周波数１０ＭＨｚのクロック信号Ｆinを分周比Ｂ＝３で分周した出力信号Ｂo を出力する。位相比較器２３は、第２分周器２２の出力信号Ｂo と第１分周器２１の出力信号Ａo とを比較して、その位相差ＰＨＣo を検出する。ループフィルター２４は、入力された位相差ＰＨＣo をフィルタリングした結果である信号ＬＰＦo を出力する。電圧電流変換器２５はループフィルター２４からの出力ＬＰＦo （電圧値）を電流値に変換した信号Ｖioを乗算器２６に出力する。乗算器２６は、入力された電流値Ｖioに、図５において得られた制御信号Ｍ＿in（最終変調信号ＭＯＤo ）を乗じて、電流制御発振器２７に出力する。電流制御発振器２７は、入力された電流値に応じた周波数の出力クロック信号Ｆout を発振出力する。出力クロック信号Ｆout の周波数ｆ（Ｆout ）は、ｆ（Ｆout ）＝Ｍ＿in＊（Ｖio＊Ｋvco ＋Ｆ０）となる。出力クロック信号Ｆout は、当該信号形成回路１００から出力されると共に、第１分周器２１において分周比Ａ＝４０で分周されて、周波数（Ｍ＿in＊（Ｖio＊Ｋvco ＋Ｆ０））／４０の信号Ａo として位相比較器２３に入力される。

以上のように、乗算器２６の制御信号Ｍ＿in（最終変調信号ＭＯＤo ）が周波数変調された三角波であるので、スペクトル上の変調範囲における変調周波数を分散させ、その結果としてスペクトルの変調周波数におけるピークを小さくすることができる。これは、図２１（Ｂ）における三角波を時間軸（横軸）方向に変調させた場合、密度が低くなることから判る。これに加えて、乗算器２６の制御信号Ｍ＿inが振幅変調された三角波であるので、スペクトルの両端におけるピークを消滅させて、その結果としてスペクトルを平坦化することができる。これは、図２１（Ｂ）における三角波を電圧又は電流軸（縦軸）方向に変調させた場合、密度が低くなることから判る。

変調信号ＦＭ、第１副変調信号ＦＭo 及び第２副変調信号ＡＭo は、いずれも、発振器１からの入力信号（クロック信号）に対して、位相同期する必要はなく、また、周波数同期する必要はない。しかし、これらの信号をクロック信号に位相同期及び周波数同期させない方が、位相同期及び／又は周波数同期させるよりも好ましい。これは、以下の理由による。第１に、位相同期及び周波数同期させない方が、スペクトル上の変調範囲における変調周波数を分散させることができ、変調周波数のピークを小さくすることができる。第２に、位相同期及び周波数同期させない方が、スペクトルの平坦性を確保することができる。

例えば、一般に、ＳＳＣＧにおいて、変調度±２％で入力周波数１００ＭＨｚの場合、出力信号の周期は９．８ｎＳｅｃ〜１０．２ｎＳｅｃの間で変化する。出力信号の周期が１０．２ｎＳｅｃの時、２５０ｎＳｅｃの時間が経過すると、２４．５周期である。その間、入力信号の周期は２４周期となる。従って、半周器の遅れが生じる。この時、ＰＬＬ２は、遅れを検出していた状態から進みを検出した状態に突然変化し（サイクルスリップを起こし）、それまで下げようとしていた周波数を上げようとする。これにより、周波数的に不連続な点が発生し、スペクトルの平坦性が損なわれる。

しかし、変調信号ＦＭを発振器１からのクロック信号に位相同期及び周波数同期させないことにより、サイクルスリップによるＰＬＬ２の不連続動作点を長い時間では拡散することができ、スペクトルの平坦性を損なわないようにすることができる。また、本発明のように、変調信号ＦＭを第２副変調信号ＡＭo により振幅変調することにより、前記不連続動作点を移動させることができる。これにより、前記不連続動作点を長い時間では拡散することができ、スペクトルの平坦性を損なわないようにすることができる。

変調信号は、必ずしも以上のように第１及び第２副変調信号により２重に変調される必要はなく、１個の副変調信号により１重に変調するのみでも良い。即ち、変調信号が第１又は第２副変調信号のいずれかにより変調される（周波数変調又は振幅変調される）ことにより、最終変調信号が生成されるようにしても良い。

従って、変調信号発生部３が少なくとも１個の副変調信号生成部を備え、変調信号を少なくとも１個の副変調信号により変調することにより最終変調信号を生成するようにしても良い。即ち、クロック信号、変調信号、１個の副変調信号を生成し、変調信号を副変調信号により変調する（周波数変調又は振幅変調する）ことにより、最終変調信号を生成し、クロック信号を最終変調信号により変調することにより、出力クロック信号を生成するようにしても良い。

図７は他の信号形成回路構成図であり、本発明による他の信号形成回路の構成を示す。図７の信号形成回路１００は、図１の信号形成回路１００の構成と類似の構成を有するが、その変調信号発生部３が第１副変調信号生成部３１（のみ）を備え、第２副変調信号生成部３２を備えない点が異なる。また、図７の信号形成回路１００は乗算器３４を持たない。この例によれば、信号形成回路を極めて簡易な構成とすることができる一方、ＥＭＩの低減効果を得られる場合が制限される。即ち、後段の動作部が図１７に示すように１個である（又は小さい）場合（複数の動作部（図１８に示す）が存在しない場合）には、ＥＭＩの低減効果が得られる。

この例では、基準信号生成部３３は、第１副変調信号生成部３１から出力された第１副変調信号を入力されることにより、最終変調信号を出力する。前述のように、第１副変調信号は、変調信号を周波数変調する信号であり、三角波である。従って、最終変調信号は変調信号を三角波で周波数変調した信号となる。変調信号を周波数変調することにより、スペクトル上の変調範囲における変調周波数を分散させ、その結果として変調周波数のピークを小さくすることができる。なお、この例の最終変調信号は、図５における信号ＦＭsigoに等しい信号となる。

図８は更に他の信号形成回路構成図であり、本発明による更に他の信号形成回路の構成を示す。図８の信号形成回路１００は、図１の信号形成回路１００の構成と類似の構成を有するが、その変調信号発生部３が第２副変調信号生成部３２（のみ）を備え、第１副変調信号生成部３１を備えない点が異なる。この例によれば、信号形成回路を極めて簡易な構成とすることができる一方、ＥＭＩの低減効果を得られる場合が制限される。即ち、図１８に示すように後段にＰＬＬを備える場合には、ＥＭＩの低減効果が得られる。

この例では、基準信号生成部３３から出力された変調信号と前記第２副変調信号生成部３２から出力された第２副変調信号とを乗算器３４により乗算することにより、最終変調信号を出力する。前述のように、第２副変調信号は、変調信号を振幅変調する信号であり、三角波である。従って、最終変調信号は変調信号を三角波で振幅変調した信号となる。変調信号を振幅変調することにより、スペクトルの両端におけるピークを減少させて、その結果としてスペクトルを平坦化することができる。なお、この例の最終変調信号は、図５における信号ＭＯＤo から信号ＦＭo の影響を除いた信号となる。即ち、信号ＦＭsigoが周波数変調される前の信号（変調信号ＦＭ）を信号ＡＭo で振幅変調した信号となる。

図９は更に他の信号形成回路構成図であり、本発明による更に他の信号形成回路の構成を示す。図９の信号形成回路１００は、図１の信号形成回路１００の構成と類似の構成を有するが、その変調信号発生部３が第１副変調信号生成部３１（のみ）を備えるが、これを２回の副変調に用いる点が異なる。即ち、この例では、複数の副変調信号生成部３１及び３２が、実際は、当該副変調信号生成部３１及び３２として兼用される１個の副変調信号生成部３１からなる。そして、最終変調信号は、変調信号を、当該１個の副変調信号生成部３１の発生した１個の第１副変調信号を２回（複数回）用いて変調することにより生成される。この例によれば、最も簡易な構成により、ＬＳＩのチップ面積を最小とすることができ、また、クロック信号を含む殆ど全ての周期信号について、十分なＥＭＩの低減効果を得ることができる。

この例では、第１副変調信号生成部３１から出力された第１副変調信号を入力されることにより、基準信号生成部３３は、周波数変調された変調信号を出力する。乗算器３４は、周波数変調された変調信号と第１副変調信号とを乗算することにより、周波数変調された変調信号を振幅変調する。これにより、最終変調信号が出力される。従って、最終変調信号は第１副変調信号により２回変調した信号となる。変調信号を周波数変調及び振幅変調することにより、スペクトル上の変調範囲における変調周波数を分散させ、その結果として変調周波数のピークを小さくすることができる。なお、この例の最終変調信号は、図５における信号ＦＭsigoに類似の信号となる。

なお、図９の例とは逆に、変調信号発生部３が第２副変調信号生成部３２（のみ）を備え、これを２回の副変調（周波数変調及び振幅変調）に用いるようにしても良い。この場合、変調信号発生部３が、実際は、当該副変調信号生成部３１及び３２として兼用される１個の副変調信号生成部３２からなる。

図１０は更に他の信号形成回路構成図であり、本発明による更に他の信号形成回路の構成を示す。図１０の信号形成回路１００は、図１の信号形成回路１００の構成と類似の構成を有するが、その変調信号発生部３が第３及び第４副変調信号生成部３１１及び３２１を備える点が異なる。即ち、この例では、副変調信号生成部３１及び３２に、各々、他の副変調信号生成部３１１及び３２１の出力が入力される。これにより、副変調信号生成部３１及び３２から、各々、他の副変調信号生成部３１１及び３２１の出力を更に変調（副変調）することにより形成された第１及び第２副変調信号が出力される。この例によれば、信号形成回路は複雑な構成となる一方、ＥＭＩの低減効果を図１の信号形成回路よりも更に改善することができる。但し、回路が複雑化するほどには、ＥＭＩの低減効果は改善されない。

この例では、第１及び第３副変調信号生成部３１及び３１１は同一の構成を有し、第２及び第４副変調信号生成部３２及び３２１は同一の構成を有する。第１副変調信号生成部３１から出力された第１副変調信号は第３副変調信号生成部３１１の出力を副変調（周波数変調）したものであり、第２副変調信号生成部３２から出力された第２副変調信号は、第４副変調信号生成部３２１の出力を副変調（振幅変調）したものである。従って、最終変調信号は、一度（副）変調された第１及び第２副変調信号により更に（副）変調される。この最終変調信号により、更にクロック信号が変調される。即ち、クロック信号は３重変調される。

このように、本発明においては、副変調波について、更に副変調することができる。即ち、図１の例はクロック信号を変調及び副変調する２重変調の例であるが、この例は、クロック信号を３重に変調する例である。スペクトルを細かく観察すると、 副変調信号の周波数成分も同様に存在するので、 スペクトルの悪化する一因となる。そこで、本発明によりクロック信号を３重に変調（周波数変調）することにより、 副変調信号の周波数成分を減衰させることができる。振幅変調についても、同様に、 その周波数成分がスペクトルに若干の影響を与えるので、本発明によりクロック信号を３重に変調（振幅変調）することにより、 副変調信号の周波数成分をある程度減衰させることができる。

なお、副副変調波の周波数スペクトルを減衰させるために、クロック信号を４重又はそれ以上に変調することも可能である。しかし、この場合、変調信号発生部３の回路規模が増大する割には、周波数スペクトルを減衰させる効果が低くなってしまう。

また、第１及び第３副変調信号生成部３１及び３１１が相互に異なる構成を有し、第２及び第４副変調信号生成部３２及び３２１が相互に異なる構成を有するようにしても良い。即ち、いずれか一方が周波数変調を行う回路である場合、他方が振幅変調を行う回路であっても良い。更に、同一又は異なる構成の第１及び第３副変調信号生成部３１及び３１１のみを設け、第２及び第４副変調信号生成部３２及び３２１を省略するようにしても良い。また、この逆であっても良い。クロック信号を４重又はそれ以上に変調する場合においても、同様である。

このように、少なくとも１個の副変調信号生成部に他の副変調信号生成部の出力を入力することにより、少なくとも１個の副変調信号生成部から、他の副変調信号生成部の出力を更に（副）変調することにより形成した副変調信号を出力するようにすれば良い。

図１１（Ａ）は更に他の信号形成回路構成図であり、本発明による更に他の信号形成回路の構成を示す。図１１（Ａ）の信号形成回路１００は、図１の信号形成回路１００において、クロック変調部２を、ＰＬＬに代えて、積分器と可変遅延器とで構成した例である。

積分器は、変調信号発生部３から出力された最終変調信号を積分した積分信号を出力する。積分器は、例えば周知の積分回路からなる。なお、積分器は、図１１（Ｂ）に示すように、その出力が２πとなった時点で出力が０πになるようにリセットされ、その出力が０πとなった時点で出力が２πになるようにリセットされる。可変遅延器は、発振器１から出力されたクロック信号を入力とし、最終変調信号を積分した積分信号を制御信号とし、出力クロック信号を出力とする。可変遅延器は、例えば周知のｇｍＣ遅延回路、フェイズインタポレーション回路、複数のインバータの直列接続回路等からなる。

図１から判るように、変調信号発生部３から出力された最終変調信号は、周波数に相当する次元を持つ。この例では、そのような性質の最終変調信号を積分することにより、位相に相当する次元の信号を積分信号として得る。この積分信号を可変遅延器に制御信号として与えることにより、クロック信号の遅延量を、変調信号を周波数変調しかつ振幅変調した最終変調信号に基づいて変化させることができる。従って、この例の信号形成回路１００によっても、図１の信号形成回路１００と同様の結果を得ることができる。

なお、この例のクロック変調部２は、図１の信号形成回路１００に限らず、前述の図７又は図８の信号形成回路１００や、後述する図１７又は図１８の信号形成回路１００に適用することができる。

以上に述べた図１〜図１１は、本発明の信号形成回路をアナログ回路により構成した例であるが、本発明の信号形成回路をデジタル回路により構成することも可能である。図１２〜図１６は、本発明の信号形成回路をデジタル回路により構成した例を示す。

図１２は更に他の信号形成回路構成図であり、本発明による更に他の信号形成回路の構成を示す。また、図１３は変調信号発生部波形図であり、図１２の信号形成回路のデジタル回路により構成される変調信号発生部における波形の一例を示す。この例によれば、比較的簡易な構成のデジタル回路により、クロック信号を含む殆ど全ての周期信号について、十分なＥＭＩの低減効果を得ることができる。

図１２の信号形成回路１００は、図１の信号形成回路１００の構成と類似の構成を有するが、その変調信号発生部３がデジタル回路により構成される点、及び、これに伴ってＰＬＬ２の構成が変更される点が異なる。即ち、この例では、変調信号発生部３は、第３分周器３５、第１三角波生成部３６、第２三角波生成部３７、第４分周器３８、加減算器３９からなる。また、ＰＬＬ２において、電圧電流変換器２５、乗算器２６及び電流制御発振器（ＩＣＯ）２７に代えて電圧制御発振器（ＶＣＯ）２１０を備え、変調信号発生部３からの制御信号を第１分周器２１’及びループフィルター２４’で受ける。

前述のように、通常、ＰＬＬの出力周波数Ｆout は、ｆ（Ｆout ）＝ｆ（Ｆin）・Ａ／Ｂとして決まる。周知のように、周期的に第１分周器２１’の設定値を変更することにより、出力周波数Ｆout を変調することができる。即ち、第１分周器２１’に設定する値として２個の値Ｎ0 、Ｎ1 を用意し、時刻ｔ2nで値Ｎ0 を、時刻ｔ2n+1で値Ｎ1 を第１分周器２１’に設定し、ループフィルター２４’のループ定数を適切に選択する。これにより、ループフィルター２４’の積分特性による過渡応答を利用して、変調を行うことができる。この場合、出力周波数Ｆout は、Ｎ0 ／Ｍ・ＦinからＮ1 ／Ｍ・Ｆinまで、連続的な変化を繰り返す。

図１２の例においては、この変調方法を拡張して、Ｎ0 、Ｎ1 を固定せずに、Ｎk (k=0,1,2...)、及び、設定時刻ｔk （k=0,1,2...）を逐次計算して、その都度、第１分周器２１’に設定する。これにより、出力周波数Ｆout を、図１の例等と同様に、遷移させることができる。

図１２及び図１３の例は、図１の例等と同様に、変調波を周波数変調、振幅変調の双方により副変調する例を示す。このために、この例において、Ｎk は以下のようにして求められる。

基準クロック信号発生回路４は、最終変調信号を生成するための基準となる信号（基準信号）である変調信号（図示せず）を生成して出力する。従って、この例は、基準信号生成部（３３）を信号形成回路１００とは独立に外部に備える例でもある。この例において、基準信号即ち変調信号は、第２のクロック信号である。第２のクロック信号は、副変調の効果を十分に得るために、発振器１の出力するクロック信号（第１のクロック信号）の整数倍でない周波数とされる。

まず、第１三角波生成部３６が、図１３に示すように、周波数副変調波に相当する数列ＦＭk をアップダウンカウンター又は加減算回路などを用いて、基準クロック信号から作成する。次に、第３分周器３５が、生成された数列ＦＭk を用いて、基準クロック信号を分周する。これにより、分周された基準クロック信号は、周波数変調されたクロック信号ｔk となる。クロック信号ｔk を図１３に示す。クロック信号ｔk は変調された周期を持つ。

周波数変調されたクロック信号ｔk は、次段の第２三角波生成部３７にクロック信号として供給される。第２三角波生成部３７は、振幅副変調波を生成する。即ち、第２三角波生成部３７は、周波数変調されたクロック毎に現在の第２三角波生成部３７の出力の値に定数Ｃを加算又は減算することにより、その出力Ｓk を生成する。出力Ｓk を図１３に示す。

第２三角波生成部３７の内部の加減算器（図示せず）のビット数は有限であり、これにより、第２三角波生成部３７の処理可能な最大の数値が存在する。当該数値をＧmax とすると、Ｇmax は、第２三角波生成部３７の内部の加減算器のビット数により決まる。また、このビット数をｎとすると、この第２三角波生成部３７の扱える最小の数値は上記最大の数値Ｇmax −（２＾ｎ−１）となる。

第２三角波生成部３７が加算器として働いている場合に、周波数副変調クロック毎に定数Ｃは加算される。この加算結果が上記のビット数の制限による最大の数値に達した時、第２三角波生成部３７が減算器に切り替わる。これにより、定数Ｃは周波数副変調クロック毎に減算され、以降、上記のビット数の制限による最小の数値に達するまで、減算を続ける。また、減算器の状態で、第２三角波生成部３７の出力が、減算結果が最小の数値に達した時、第２三角波生成部３７が加算器に切り替わり、定数Ｃは周波数副変調クロック毎に加算され、同様にこの演算器の扱える最大の数値Ｇmax に達するまで加算される。

以上の処理を繰り返すことにより、この第２三角波生成部３７の出力の数値は、定数Ｃに応じた最大値への増加及び最小値への減少を、周波数副変調クロック毎に繰り返し、結果的に周波数副変調された三角波を表す数列Ｓk が生成される。

一方、周波数変調されたクロック信号ｔk を２分周することにより、１／２ｔk を得る。信号１／２ｔk を図１３に示す。信号１／２ｔk は、k の値が偶数の場合にはHighとなり、奇数の場合にはLow となる。信号１／２ｔk は、加減算器３９の加算、減算を切り替えるために、これに入力される。即ち、加減算器３９は、k が偶数の場合には加算器に切り替えられ、奇数の場合には減算器に切り替えられる。これにより、加減算器３９は、数列Ｓk について、設定された周波数設定値Ｆn と信号１／２ｔk とを用いて、交互に加減算を繰り返すことにより、Ｎk ＝Ｆn ＋／−Ｓk を得る。これにより、Ｎk なる数列を生成する。

適切なループ定数はk ・Ｎk ／ＦＭk 、又はk ・Ｎk ／ｔk を元のループ定数に乗ずる事により得られる。ここで、k は比例定数である。生成された数列Ｎk を生成された周波数副変調されたクロック毎に第１分周器２１’に設定し、かつ、適切なループ定数をＮk 及びＦＭk によりループフィルター２４’に設定する。これにより、ループフィルター２４’の出力ＬＰＦo は図１３に示すようになる。この出力ＬＰＦo を電圧制御発振器２１０に入力することにより、周波数副変調及び振幅副変調された変調波により変調されたクロック信号Ｆout を生成することができる。従って、本発明によれば、変調波に周波数副変調及び振幅副変調することにより、スペクトルを効果的に拡散及び減衰させることができ、結果的にＥＭＩを大幅に低減することができる。

図１４は更に他の信号形成回路構成図であり、本発明による更に他の信号形成回路の構成を示す。即ち、図１４の信号形成回路は、デジタル回路により構成すると共に、図７の例と同様に、変調波を周波数変調により副変調する例を示す。従って、図１２と図１４との関係は、図１と図７との関係に相当する。

図１４の信号形成回路１００は、図１２の信号形成回路１００の構成と類似の構成を有するが、その変調信号発生部３において、第２三角波生成部３７が省略される点が異なる。これにより、変調信号である基準クロック信号を周波数変調することができ、この結果、変調周波数を分散させ、そのピークを小さくすることができる。

図１５は更に他の信号形成回路構成図であり、本発明による更に他の信号形成回路の構成を示す。即ち、図１５の信号形成回路は、デジタル回路により構成すると共に、図８の例と同様に、変調波を振幅変調により副変調する例を示す。従って、図１２と図１５との関係は、図１と図８との関係に相当する。

図１５の信号形成回路１００は、図１２の信号形成回路１００の構成と類似の構成を有するが、その変調信号発生部３において、第１三角波生成部３６が省略され、これに伴って接続が変更される点が異なる。これにより、変調信号である基準クロック信号を振幅変調することができ、この結果、スペクトルの両端におけるピークを減少させて、スペクトルを平坦化することができる。

図１６は更に他の信号形成回路構成図であり、本発明による更に他の信号形成回路の構成を示す。即ち、図１６の信号形成回路は、デジタル回路により構成すると共に、図１０の例と同様に、変調波を変調するための副変調波を更に副変調する例（多重変調の例）を示す。従って、図１２と図１６との関係は、図１と図１０との関係に相当する。

図１６の信号形成回路１００は、図１２の信号形成回路１００の構成と類似の構成を有するが、その変調信号発生部３において、第１三角波生成部３６の前段に第３三角波生成部３１０が挿入され、第２三角波生成部３７の前段に第４三角波生成部３１２が挿入される点が異なる。これにより、変調信号である基準クロック信号は、一度（副）変調された第１及び第２副変調信号により更に（副）変調される。従って、図１０と同様に、変調信号である基準クロック信号は３重変調される。

このように、信号形成回路をデジタル回路により構成する場合においても、変調波である基準クロック信号を３重（多重）に変調することができる。前述のように、副変調信号の周波数成分もスペクトル特性を悪化させる一因となるので、基準クロック信号を３重に変調することにより、 副変調信号の周波数成分をある程度減衰させることができる。更に、前述のように、変調波である基準クロック信号を４重又はそれ以上に変調することも可能である。しかし、この場合、変調信号発生部３の回路規模が増大する割には、周波数スペクトルを減衰させる効果が低くなってしまう。

図１７は電子機器構成図であり、本発明の信号形成回路１００’を備える電子機器２００の構成の一例を示す。当該電子機器２００は、本発明の信号形成回路１００’と、当該信号形成回路１００’の出力する出力クロック信号に基づいて所定の動作を行う動作部３００とを備える。本発明の信号形成回路１００’は、図１、図７又は図８に示すいずれかの構成を備える。従って、変調信号発生部３は少なくとも１個の副変調信号を出力する副変調信号生成部３１又は３２を備えていれば良い。なお、図１７においては、２個の副変調信号生成部３１及び３２を備える例を示している。

例えば、動作部３００は、例えばパーソナルコンピュータ、ファクシミリ、コピー機、プリンタからなる。これらは、その筐体が大きく、その内部をクロック信号を伝播する配線が長く延びているので、当該配線がアンテナとして動作してしまい易い。そのため、現実には、筐体の内部に電磁波吸収シートを貼って放射された電磁波を吸収することにより、ＥＭＩを低減している。本発明によれば、ＥＭＩを低減しつつ、この電磁波吸収シートの添付を省略したり、薄くすることができ、そのコストを削減することができる。

また、動作部３００は、例えばＤ級アンプからなっていても良い。Ｄ級アンプは、クロック信号を加工して得たデジタル信号をフィルタリングして直接スピーカに入力するために効率が良いとされている。Ｄ級アンプは、大電流のスイッチングを伴うため、電磁波を放射し易いが、本発明によれば、電磁波の放射を抑えることができ、ＥＭＩを低減することができる。

図１８は他の電子機器構成図であり、本発明の信号形成回路を備える他の電子機器２００の構成の一例を示す。図１８の電子機器は、図１７の電子機器の構成と類似の構成を有するが、その動作部３００が、複数のＰＬＬ３０１ａ〜３０１ｎと、これに対応する複数の動作部３０２ａ〜３０２ｎとからなる。信号形成回路１００’は、図１、図８、図１１、図１７に示すいずれかの構成を備える。なお、図１８においては、２個の副変調信号生成部３１及び３２を備える例を示している。

複数の動作部３０２ａ〜３０２ｎは、各々、例えば、ノート型のパーソナルコンピュータ、ファクシミリ、コピー機、プリンタ、Ｄ級アンプ等からなる。複数の動作部３０２ａ〜３０２ｎは、各々、相互に異なる値の動作周波数ｆａ〜ｆｎを有する。従って、複数のＰＬＬ３０１ａ〜３０１ｎは、各々、クロック変調部２からの出力Ｆout に基づいて、対応する動作部３０２ａ〜３０２ｎに対して、動作周波数ｆａ〜ｆｎを供給する。

この時、実際には、信号形成回路１００’の後段に接続されるＰＬＬ３０１の帯域制限により、図２１（Ａ）に示すと同様に、三角波の頂点の波形が鈍る結果、スペクトルの両端に多少のピークが出現してしまう。そこで、この例では、第２副変調信号生成部３２による振幅変調の変化量をより大きくする。これにより、ＰＬＬ３０１の帯域制限による三角波の頂点の波形が鈍る分を補完することができる。この結果、ＥＭＩを低減しつつ、電磁波吸収シートの添付を省略したり、薄くすることができ、そのコストを削減することができる。

なお、本発明の信号形成回路１００’は、図１７及び図１８に示すように、その一部として、発振器１を備える。同様に、図１、図７、図８の各々に示す本発明の信号形成回路が、その一部として、発振器１を備えるようにしても良い。

本発明は、クロック信号に限らず、三角波、正弦波等の周期的に変化する信号を用いる回路に広く適用することができる。従って、本発明は、例えば、データインタフェース駆動回路（又はドライバ）、光ダイオード（即ち、レーザーダイオード又はＬＥＤ）駆動回路、モータ駆動回路、ディスプレイ駆動回路、ＥＬ駆動回路、ＣＣＤ駆動回路等に適用することができる。

データインタフェース駆動回路、例えばシングルエンド回路又は差動データ送出回路の全般においては、配線長が一般に長く、また、データ送出の際に、駆動電流が大きく交流又は脈流（プラス又はマイナスにバイアスされた交流）によって駆動されるため、電磁波を輻射しやすい。光ダイオード駆動回路は、ダイオードを点灯させる際に、交流電流（又は交流電圧）で駆動する場合がある。この場合、駆動電流が大きく、また、交流又は脈流によって駆動されるので、電磁波を輻射しやすい。モータ駆動回路は、モータ駆動電流は非常に大きく、また、交流又は脈流によって駆動されるので、電磁波を輻射しやすい。ディスプレイ駆動回路及びＥＬ駆動回路は、各々のディスプレイの面積が大きいために駆動電流は非常に大きく、また、交流又は脈流によって駆動されるので、電磁波を輻射しやすい。ＣＣＤ駆動回路は、ＣＣＤから画像信号を送出する際に、交流又は脈流によって駆動されるので、電磁波を輻射しやすい。

従って、このような回路は、電磁波を輻射してＥＭＩ特性を劣化させてしまう。しかし、本発明によれば、このような回路又はこのような回路を備える電子機器において、輻射される電磁波の量を少なくして、ＥＭＩを低減することができる。

本発明によれば、信号形成回路及び信号形成方法において、変調信号を少なくとも１個の副変調信号を用いて、少なくとも周波数変調又は振幅変調することにより、クロック信号等の周期的な信号を多重に変調する。これにより、変調周波数を振動音を発生する周波数（約２０ｋＨＺ）より小さくしなくても、又は、三角波の頂点を強調した変調波を用いなくても、変調周波数のピークを小さくすることができ、又は、スペクトルを平坦化することができる。従って、スペクトルの平坦化のために、複雑な構成のクロック発生回路を用いなくても良く、変調器の特性を考慮する必要も無い。この結果、スペクトルのピークを小さくすること、又は、スペクトルを平坦化することにより、当該信号形成回路及びこれを使用する電子機器のＥＭＩを低減させることができる。

本発明によれば、電子機器において、クロック信号等の周期的な信号を多重に変調する本発明の信号形成回路を備えることにより、少なくともスペクトルのピークを小さくするか、又は、スペクトルを平坦化することができる。従って、スペクトルの平坦化のために、複雑な構成のクロック発生回路を用いなくても良く、変調器の特性を考慮する必要も無い。この結果、少なくともスペクトルのピークを小さくするか、又は、スペクトルを平坦化することにより、当該電子機器のＥＭＩを低減させることができる。

Claims (25)

1. ＥＭＩを低減することが可能な出力信号を形成する信号形成回路であって、
   最終変調信号を生成するための基準となる基準信号を変調する副変調信号を出力する少なくとも１個の副変調信号生成部からなり、前記基準信号を少なくとも１個の前記副変調信号により変調することにより生成した前記最終変調信号を出力する変調信号発生部と、
   周期信号形成回路から出力された周期信号を前記最終変調信号により変調することにより生成した出力信号であって、当該出力信号に起因するスペクトルを低減することにより前記ＥＭＩを低減することが可能な出力信号を出力する信号変調部とを備える
   ことを特徴とする信号形成回路。
2. 前記変調信号発生部が、１個の副変調信号生成部を備える
   ことを特徴とする請求項１記載の信号形成回路。
3. 前記副変調信号生成部は前記副変調信号として前記基準信号を周波数変調する信号を出力する
   ことを特徴とする請求項２記載の信号形成回路。
4. 前記副変調信号生成部は前記副変調信号として前記基準信号を振幅変調する信号を出力する
   ことを特徴とする請求項２記載の信号形成回路。
5. 前記変調信号発生部が、相互に同一又は異なる構成を有する複数の副変調信号生成部を備える
   ことを特徴とする請求項１記載の信号形成回路。
6. 前記変調信号発生部が、第１副変調信号を出力する第１副変調信号生成部と、第２副変調信号を出力する第２副変調信号生成部とを備え、前記基準信号を前記第１及び第２副変調信号により変調することにより生成した最終変調信号を出力する
   ことを特徴とする請求項５記載の信号形成回路。
7. 前記複数の副変調信号生成部が、当該複数の副変調信号生成部として兼用される１個の副変調信号生成部からなり、前記基準信号を当該１個の副変調信号生成部の発生した１個の副変調信号を複数回用いて変調することにより生成した最終変調信号を出力する
   ことを特徴とする請求項５記載の信号形成回路。
8. 少なくとも１個の前記副変調信号生成部に他の前記副変調信号生成部の出力を入力することにより、前記少なくとも１個の副変調信号生成部から、前記他の副変調信号生成部の出力を更に変調することにより形成した副変調信号を出力する
   ことを特徴とする請求項５記載の信号形成回路。
9. 前記第１副変調信号生成部は前記第１副変調信号として前記基準信号を周波数変調する信号を出力する
   ことを特徴とする請求項６記載の信号形成回路。
10. 前記変調信号生成部は、前記第１副変調信号生成部から出力された前記第１副変調信号を入力されることにより、前記最終変調信号を出力する
    ことを特徴とする請求項９記載の信号形成回路。
11. 前記第２副変調信号生成部は前記第２副変調信号として前記基準信号を振幅変調する信号を出力する
    ことを特徴とする請求項６記載の信号形成回路。
12. 前記変調信号発生部は、更に、乗算器を備え、
    前記乗算器は、前記変調信号生成部から出力された変調信号と、前記第２副変調信号生成部から出力された前記第２副変調信号とを乗算することにより、前記最終変調信号を出力する
    ことを特徴とする請求項１１記載の信号形成回路。
13. 前記第１副変調信号生成部は前記第１副変調信号として前記基準信号を周波数変調する信号を出力し、
    前記第２副変調信号生成部は前記第２副変調信号として前記基準信号を振幅変調する信号を出力する
    ことを特徴とする請求項６記載の信号形成回路。
14. 前記第１副変調信号は前記基準信号よりも十分に長い周期を有する三角波であり、
    前記第２副変調信号は前記基準信号よりも長く前記第１副変調信号よりも短い周期を有する三角波である
    ことを特徴とする請求項１３記載の信号形成回路。
15. 前記変調信号生成部は、前記第１副変調信号生成部から出力された前記第１副変調信号を入力されることにより、中間変調信号を出力し、
    前記変調信号発生部は、更に、乗算器を備え、
    前記乗算器は、前記変調信号生成部から出力された前記中間変調信号と、前記第２副変調信号生成部から出力された前記第２副変調信号とを乗算することにより、前記最終変調信号を出力する
    ことを特徴とする請求項１３記載の信号形成回路。
16. 前記周期信号形成回路は発振器であり、前記周期信号はクロック信号である
    ことを特徴とする請求項１記載の信号形成回路。
17. 前記基準信号は、三角波、正弦波又はクロックのいずれかである
    ことを特徴とする請求項１記載の信号形成回路。
18. 前記副変調信号は、三角波、正弦波、余弦波、整数倍の周波数の正弦波及び余弦波の和により構成された信号、不規則過程による信号のいずれか、又は、これらの信号の組み合わせにより得られる信号である
    ことを特徴とする請求項１記載の信号形成回路。
19. 前記信号変調部は、前記周期信号形成回路から出力された周期信号を入力とし、前記最終変調信号を制御信号とし、前記出力信号を出力とする位相同期回路からなる
    ことを特徴とする請求項１記載の信号形成回路。
20. 前記信号変調部は、
    前記最終変調信号を積分した積分信号を出力する積分器と、
    前記周期信号形成回路から出力された周期信号を入力とし、前記最終変調信号の積分信号を制御信号とし、前記出力信号を出力とする可変遅延器とからなる
    ことを特徴とする請求項１記載の信号形成回路。
21. ＥＭＩを低減することが可能な出力信号を形成する信号形成方法であって、
    少なくとも１個の副変調信号を生成し、
    最終変調信号を生成するための基準となる基準信号を前記少なくとも１個の副変調信号により変調することにより、前記最終変調信号を生成し、
    周期信号を前記最終変調信号により変調することにより、当該出力信号に起因するスペクトルを低減することにより前記ＥＭＩを低減することが可能な出力信号を生成する
    ことを特徴とする信号形成方法。
22. 前記副変調信号として、第１及び第２副変調信号を生成し、
    変調信号を前記第１及び第２副変調信号により変調することにより、最終変調信号を生成する
    ことを特徴とする請求項２１記載の信号形成方法。
23. 前記周期信号はクロック信号である
    ことを特徴とする請求項２２記載の信号形成方法。
24. 前記副変調信号は、少なくとも、前記基準信号を周波数変調する第１副変調信号、又は、前記基準信号を振幅変調する第２副変調信号のいずれかを含む
    ことを特徴とする請求項２２記載の信号形成方法。
25. 周期信号を出力する周期信号形成回路と、
    最終変調信号を生成するための基準となる基準信号を出力する基準信号生成部と、前記基準信号を変調する少なくとも１個の副変調信号を出力する副変調信号生成部とを備え、前記基準信号を前記少なくとも１個の副変調信号により変調することにより生成した前記最終変調信号を出力する変調信号発生部と、
    前記周期信号形成回路から出力された周期信号を前記最終変調信号により変調することにより生成した出力信号であって、当該出力信号に起因するスペクトルを低減することにより前記ＥＭＩを低減することが可能な出力を出力する信号変調部と、
    前記出力信号に基づいて所定の動作を行う動作部とを備える
    ことを特徴とする電子機器。
    

Images