JP2004501554A - タイミング不確定性を自動補償するためのタイミング制御手段 - Google Patents

タイミング不確定性を自動補償するためのタイミング制御手段 Download PDF

Info

Publication number
JP2004501554A
JP2004501554A JP2001587191A JP2001587191A JP2004501554A JP 2004501554 A JP2004501554 A JP 2004501554A JP 2001587191 A JP2001587191 A JP 2001587191A JP 2001587191 A JP2001587191 A JP 2001587191A JP 2004501554 A JP2004501554 A JP 2004501554A
Authority
JP
Japan
Prior art keywords
register
signal
channel
clock
self
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2001587191A
Other languages
English (en)
Inventor
アブロシモフ，イゴール，アナトリヴィッチ
ディアス，アレキサンドル，ロジェール
Original Assignee
アクイド　コーポレーション　リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from PCT/RU2000/000188 external-priority patent/WO2001091131A1/en
Application filed by アクイド　コーポレーション　リミテッド filed Critical アクイド　コーポレーション　リミテッド
Publication of JP2004501554A publication Critical patent/JP2004501554A/ja
Abandoned legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/10—Distribution of clock signals, e.g. skew
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/106—Data output latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1066—Output synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1087—Data input latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0814—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/14—Channel dividing arrangements, i.e. in which a single bit stream is divided between several baseband channels and reassembled at the receiver
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/0033—Correction by delay
    • H04L7/0037—Delay of clock signal
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2254—Calibration
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Dc Digital Transmission (AREA)

Abstract

本発明は、高性能多重チャネル装置におけるタイミングの不確定さの削減に関するものである。特に、本発明は、立ち上がりエッジと立ち下がりエッジとの非対称性、またデューティサイクルの不正確さのためによる、タイミングの不確定さを最小限にする装置および方法に関するものである。少なくても一つのレジスタを含む多重チャネル装置における、タイミング誤差を補償するためのタイミング制御手段であって、クロック信号を供給するためのクロックと、参照チャネルを介して上記レジスタに参照信号を供給し、レジスタのチャネルのゆがみを取り除くための参照信号生成器とを含んでおり、それぞれの上記レジスタにおいて、対応するフィードバックループは、参照信号に関連するレジスタのチャネルタイミングの相対的な整列順と関連づけられ、上記フィードバックループは、シンボルの列において、参照チャネルの二つのシンボルの境界にて、上記レジスタが所望のシンボルを読み取りする確率の、所望のレベルからのずれを検出するための手段と、上記レジスタにおいてタイミング誤差を補正するフィードバック信号を生成するために、上記確率における所定のレベルからのずれに関する上記決定された情報を用いる、遅延手段の組とを含んでいる。
本発明は自己校正受信器および自己校正送信器において好適に実施できる。また、本発明は、レジスタのチャネル間においてゆがみが低いことを必要とするような、緊密なタイミング制御の必要がある、２つの要素間または回路内のデジタルインターフェイスに適用できる。

Description

（技術分野）
本発明は、高性能多重チャネル装置におけるタイミングの不確定さの削減に関するものである。特に、本発明は、立ち上がりエッジと立ち下がりエッジとの非対称性、またデューティサイクルの不正確さのためによる、タイミングの不確定さを最小限にする装置および方法に関するものである。本発明は、レジスタのチャネル間においてゆがみ（ｓｋｅｗ）が低いことを必要とするような、緊密なタイミング制御の必要がある、２つの要素間または回路内のデジタルインターフェイスに適用できる。
【０００１】
本発明は、特に、データ送信のデジタルシステム、記憶装置へのインターフェイス、半導体装置を試験する試験装置および高速通信伝達、特にダブルデータ伝送速度（ＤＤＲ）を有するシステムに適用できる。
【０００２】
（発明の背景）
トランジスタのライン幅は、１９７１年頃以来、ムーアの法則（Ｍｏｏｒｅ’ｓ Ｌａｗ ）に合わせて減り続けている。これは、１８か月毎にトランジスタの密度が倍になることに関するものである。ＭＯＳＦＥＴのようなトランジスタの速度は、チャネル長さの二乗の逆数に比例しており、多くの集積回路が今や内部では１ＧＨｚ以上の速度で動作可能であることを意味している。少数の究めて複雑なインターフェイス、またはシリアルインターフェイスを除いて、インターフェイスの速度は、最速のチップ動作速度の何分の一かである。別の問題は、インターフェイスの幅である。すなわち、信号線間におけるゆがみの問題により、これまで、幅の広いインターフェイスの高周波数での動作を妨げており、インターフェイスが保有できる帯域幅に対して根本的な制限が生じている。
【０００３】
別の例として、自動試験装置（ＡＴＥ）では、ゆがみ除去（ｄｅｓｋｅｗ）回路系は、高速装置を試験するのに必要なため、かなり複雑であった。その上、装置が試験されるとすぐ、ドライバの雰囲気、すなわちドライバ自身と他の要因とによって生じる熱によって、ゆがみが試験中に変化していた。
【０００４】
米国特許第５、４３０、６６０号には、パルス生成器を自動的に自己校正するアナログ増分（ａｎａｌｏｇｕｅ ｉｎｃｒｅｍｅｎｔｓ ）を用いる技術が記載されている。校正中に、発振器の出力を用いて、少量のデジタル増分、すなわち「スリバー（ｓｌｉｖｅｒｓ ）」や非常に少量のアナログ増分、すなわち「バーニア（ｖｅｒｎｉｅｒｓ）」により、エッジ位置が調整された、出力パルスを生成している。ＲＡＭの内容（ｃｏｎｔｅｎｔｓ）は、トップオクターブ期間（ｔｏｐ ｏｃｔａｖｅ ｐｅｒｉｏｄｓ）の整数（ｉｎｔｅｇｒａｌ ｎｕｍｂｅｒ ）すなわち量子（ｑｕａｎｔａ）として、荒いパルス幅や期間を制御するシリアルビットストリームに変換される。しかし、このゆがみ制御方法は、自動ではなく、生成器を動作回路から切り離したり、校正を行うために生成器の出力を校正入力に接続する操作員を必要とする。
【０００５】
高速通信、特に、データ送信のデジタルシステムにおいて、データ送信速度とタイミングの正確性とを増すことは、増加傾向にある。しかし、周波数が増すと、データを送受信するための種々の装置によって、前のと次の信号（ｓｙｍｂｏｌ）を正確かつ信頼性を持って読み取ることに関して問題が生じる。
【０００６】
フリップフロップ、ラッチや他の蓄積回路のようなデジタル回路装置にとって、信号を正確に読み取ることは、セットアップ時間やホールド時間に対する厳密な要求が保たれてさえいれば可能である。ここで、セットアップ時間とは、データが存在しかつ安定していることが必要とされる期間内のクロックエッジ（ｃｌｏｃｋ ｅｄｇｅ）以前の時間であり、ホールド時間とは、データが存在しかつ安定していることが必要とされる期間内のクロックエッジ後の時間である。こうした要求は、最大クロック周波数が、セットアップ時間とホールド時間との和によって制限される結果となり、それゆえ、セットアップ時間とホールド時間とはできる限り短いことが望ましい。
【０００７】
セットアップ時間とホールド時間との特性を改善する様々な試みが成されているが、セットアップ／ホールド時間の構成要素の徹底的な解析は、利用できる技術において存在しなく、それゆえ、その時生じている現象をより理解することは有用であろう。
【０００８】
図７ａには、リアル（ｒｅａｌ）フリップフロップの模式ブロック図が示されており、ノイズのない、ヒステリシスのない、セットアップ時間とホールド時間とが０の理想的なフリップフロップＦＦから成り立っている。リアルフリップフロップは、さらにデータパスとクロックパスとにおいてそれぞれ、遅延ＴｄとＴｃとを有している。また、クロックパスにおける位相ノイズ（ｐｈａｓｅ ｎｏｉｓｅ ）の源ＮとヒステリシスＨの源とがある。
【０００９】
遅延ＴｄとＴｃとは、温度、供給電圧、伝送（立ち上がりまたは立ち下がりエッジ（ｒｉｓｉｎｇ ｏｒ ｆａｌｌｉｎｇ ｅｄｇｅ））、信号の周波数他のようなパラメータに依存する。ＴｄとＴｃとの組み合わせにより、安定なデータ送信を供するセットアップ／ホールド時間の値が得られる。例えば、それぞれ独立に、Ｔｄが０から１ｎｓまで変化し、Ｔｃが０から１ｎｓまで変化すると仮定すると、クロックに関して、変化が生じた後に１ｎｓより早く、すなわち、セットアップ時間＝１ｎｓ、かつホールド時間＝１ｎｓの値を与える変化の前に１ｎｓ以下で、データを読み取ることは不可能である。さらに、位相ノイズは、位相ノイズの値だけ、セットアップ時間とホールド時間とを延長する。
【００１０】
フリップフロップは、異なった周波数で動作する信号を局部クロック（ｌｏｃａｌ ｃｌｏｃｋ ）に同調させるのに、しばしば用いられる。しかしながら、信号は局部クロックに対して非同期なので、フリップフロップに関連するセットアップ時間とホールド時間の仕様は、確実に乱される。セットアップ時間とホールド時間とが乱されたとき、フリップフロップの出力応答は不確かである。デジタル論理装置の出力が、論理レベル１や論理レベル０ではなく、代わりに論理レベル０と論理レベル１との間の出力レベルである間の期間であると定義すれば、出力は「準安定」状態と仮定できるかもしれない。様々な論理レベルに対応する電圧範囲は、装置の製造業者によって特定される。バイポーラＴＴＬ技術では、例えば、準安定領域は０．８ボルトから２．０ボルトの間に位置するであろう。
【００１１】
フリップフロップに入力される信号が、局部クロックパルスのアクティブエッジ（ａｃｔｉｖｅ ｅｄｇｅ ）と同時に、あるロジックレベルから他のロジックレベルへ転移が行われているときに、準安定問題が生じ、中間の電圧レベルにおいて、フリップフロップのラッチ部位をラッチさせる。クロックされている間に入力データが変化しているので、出力が準安定領域で「切断（ｈａｎｇ−ｕｐ ）」しない限り、この瞬間にフリップフロップが高い論理レベルになるか低い論理レベルになるかを、システム設計者は気にしない。実際、フリップフロップの出力は、正当な論理レベルのとき安定である、しかし、フリップフロップに続く論理回路は、（クロックパルスから正当な出力への期間として述べられた）遅延の仕様（ｄｅｌａｙ ｓｐｅｃｉｆｉｃａｔｉｏｎｓ）に依存する。準安定出力は、この論理回路を停止させるかもしれない。このように、非同期データストリームを同調するのに用いられるフリップフロップの準安定特性は、システム全体の信頼性に影響を与え得る。
【００１２】
準安定出力の問題を緩和する方策の一つは、米国特許第４、９２９、８５０号にて提案されたように、第１フリップフロップと直列の第２フリップフロップを、あるいは直列にフリップフロップをさらに設けることである。第２フリップフロップへのクロックは、第１フリップフロップへのクロックに対して遅延され、こうして、第２フリップフロップへのデータをクロックする前に、正当な論理レベルにおける第１フリップフロップの出力信号が安定する時間が可能になる。多くの適用例に関して、このような遅延は過度である。さらに、第１フリップフロップの出力が、クロック間の遅延よりも長い期間の間、準安定領域に留まっていると、論理回路は依然として働かないかもしれない。
【００１３】
このように、２つの直列に接続したフリップフロップを用いる従来の解決策は、出力が早く必要な適用例には望ましくないものである。第２フリップフロップを利用することによって、全体のクロック期間だけ結果としての出力を遅延する。この出力を早く得るために、二つのフリップフロップの代わりに、デセレクト同調器（ｄｅｓｅｌｅｃｔ ｓｙｎｃｈｒｏｎｉｚｅｒ ）の利用により、内部論理信号を素早く解明することも提案されている。
【００１４】
他の方策が米国特許第６、００２、２８２号に記載されており、これによれば、オンチップバッファ（ｏｎ−ｃｈｉｐ ｂｕｆｆｅｒｓ ）を導入することによる遅延と、デバイスデータ入力ピンに入れられた遅延との差を、閉ループクロック遅延調整システムが補償している。実際の実時間ドリフト（ｄｒｉｆｔ ）を測定することによって、クロックバッファ遅延（ｃｌｏｃｋ ｂｕｆｆｅｒ ｄｅｌａｙ）を調整し、ホールド時間に対する追加の要求もなく、入力セットアップ時間を最小限にする。Ｔｃの値は、セットアップ／ホールド時間の著しい削減を与えるＴｄの同じ値において、立ち上がりエッジにて調整される。
【００１５】
しかし、調整が行われた後でさえも、セットアップ／ホールド時間に影響する位相ノイズや立ち上がりおよび立ち下がりエッジの非対称が依然存在する。
【００１６】
さらに、データ読み取り時刻は周波数に依存する、なぜなら米国特許第６、００２、２８２号に記載されたシステムは、参照（ｒｅｆｅｒｅｎｃｅ ）として、ある程度不正確な高周波数の内部クロックを用いており、それは周波数に依存し、なぜならシステム寄生（ｓｙｓｔｅｍ ｐａｒａｓｉｔｉｃｓ ）のため、高周波数クロックはさらに周波数に依存する位相誤差を有しているからである。
【００１７】
もう一つの誤差源は、ヒステリシスの値に対するセットアップ／ホールド時間を増加させる受信器おけるヒステリシスである。しかし、今まで考慮されて来なかったがデジタルデバイスの動作の正確性に影響を与える、最も重要な現象は、各フリップフロップ、ラッチや同様な装置が、セットアップ時間とホールド時間とに依存する”０”から”１”への転移に内在する確率関数によって規定できることである。
【００１８】
連続する信号Ｓ１−Ｓｎが、図１０ａに示されるようなチャネルを通じて転移され、時刻”０”にて前の信号Ｓ１が、次の信号Ｓ０に変化すると仮定する。
【００１９】
図７ｃを参照にして、信号Ｓ１から信号Ｓ２に転移する時点を、詳細に考えてみよう。
【００２０】
時間が”０”よりはるかに少ない時、信号Ｓ２を読み取る可能性は０％に等しく、同様に、時間が”０”よりはるかに多い時、シンボルＳ２を読み取る可能性は１００％に等しく、０に近い時間間隔の間に、可能性は０％から１００％に平滑に変化し、時間０にて５０％の値である。この現象は、システムノイズ（ｓｙｓｔｅｍ ｎｏｉｓｅ）と他の静的な誤差によって起こり、このために確率的な性質を有している。
【００２１】
これは、次の式によって、近似できる。
【００２２】
【数１】
Figure 2004501554
ここで、ｔ−データを読み込む時刻
Ｐ−確率関数
σ−位相ノイズのｒｍｓ（平均２乗）値
代表的なフリップフロップに対する確率関数の一例が、図７ｂに示されており、ここで、Ｐは確率であり、ｔはデータが読み込まれた実際の時点とデータがフリップフロップのしきい値を通過する時点との時間差である。例えば、２００１年１月６日に公開されたＷＯ００／００８３７に記載された手順を用いて、この確率関数を実験的に計測することは可能である。なお、この中の記載は今後参照として引用される。
【００２３】
データを読み込む様々な時点において、新しいまたは以前のデータを読み取る確率は、全体としてのシステムの位相ノイズの値によって規定される時間の、０から１００％に徐々に変化する、よって、選択範囲ΔＰは、タイミングの不確定さの所定のレベルに一致するであろう。「タイミングの不確定さ」という語句は、位相ノイズ、静的な入力オフセット（ｓｔａｔｉｃ ｉｎｐｕｔ ｏｆｆｓｅｔ ）他を含む様々な理由によって引き起こされるデータを読み取る時点における不確定さに関連し、このような要因の総計によって引き起こされる全体効果を反映している。
【００２４】
このように、本発明の文脈内で用いられ、データを読み込む際の不確定さと密接に関連する、高い重要性を有するもう一つの語句は、「チャネルを通じて送信される一連のシンボル内の２つのシンボルの境界における所要のシンボルを読み取る確率」である。”０”から”１”への転移の確率関数においてデータが読み込まれる時、その時点の配置が制御されていないと、信用性のあるデータが得られないのは、図より明らかである。
【００２５】
データ送信速度が早くなるに従い、タイミングの許容量はさらに厳格になるので、上述した問題は悪化する。例えば、適切な時間に適用されたデータを、データクロックがラッチしないと、データエラーが起こるかもしれない。同様な問題が、高速で制御や他の信号を処理しなければならない、同期性のＤＲＡＭや現代のマイクロプロッセサのような多くの記憶装置において存在する。
【００２６】
不幸にも、デジタル信号を、大変速いデータ送信速度において、適切な時に、高速デジタルインターフェイスにてラッチすることを確実に行うのに適した手段は、これまで存在しなかった。
【００２７】
本発明の出願人の名で出願されたＰＣＴ／ＲＵ００／００１８８においては、多重チャネル装置におけるタイミングエラーを補償するタイミング制御手段が記載されており、タイミング制御手段において、各レジスタに対応するフィードバックループが参照信号に関連して、レジスターのチャネルタイミングの相対的な整合に関連し、前記フィードバックループは、前記レジスタ内のタイミングエラーを補償するフィ−ドバック信号を生成する一連の内の２つの参照チャネルシンボルの境界において所要のシンボルをレジスタによって読み取る確率の所定のレベルから変位を偏差を検知する手段を有している。
【００２８】
”０”から”１”への変位の確率関数の実際の値を計測することによって、ＰＣＴ／ＲＵ００／００１８８に従って、データを読み込む実際の時刻が位相ノイズの値の非常に小さな端数まで等しい正確さをもって決定され得る。データを読み込む時刻の平均位置の変位を非常に正確に（サブピコ秒まで）可能にするこのような不確定さを引き起こす。
【００２９】
しかし、波形が立ち上がりおよび立ち下がりエッジに関して非対称なときには、得られた正確性はしばしば不十分である。高速データ送信に対する他の共通な問題は、ＤＤＲシステムにて特に感知されるデューティサイクルの不同一性である。
【００３０】
（発明の目的）
本発明の目的は、デジタル信号が非常に高速のデータ送信速度にて適切な時間にラッチされ、システムの位相ノイズと同様に、波形の非対称、デューティサイクルの不同一や他の信号エラーに感知されない、多重チャネルを有する高速デジタルインターフェイスを提供することである。
【００３１】
これによって、インターフェイスが、同じチップ内であるか、同じ回路盤内であるか、グローブ（ｇｌｏｖｅ ）内の異なった位置であるかに関わらず、最小または所定のゆがみを有するドライバと受信器とを含んで、インターフェイスは設けられる。
【００３２】
本発明の利点は、潜在的な帯域幅の増加とともに、高速インターフェイスのコストと複雑性との低減である。例えば、ＲＡＭＢＵＳインターフェイスは、本来は９から１８ビットの高速並列送信の供給が利用できる技術を最大限に用いたシリアルインターフェイスである。本発明は、技術的に無理な負荷を含むことなしに、今日入手可能な最速のＲＡＭＢＵＳ部品よりも、１桁か２桁速い帯域幅を与え得る。他のレベルでは、ＡＴＥシステムは、試験ヘッドのコストの大部分を占めるゆがみ制御回路のコストを１桁削減でき得る。
【００３３】
（発明の概略）
本発明は、レジスタにおけるタイミング制御に関するものである。レジスタは任意の数の出力をもつことができる。例えば、本発明によれば、任意の数のレジスタが同じゆがみをもつようにでき、そのゆがみを０に制御しておくこともできる。
【００３４】
一面においては、本発明は、少なくても一つのレジスタを含む多重チャネル装置における、タイミング誤差を補償するためのタイミング制御手段であって、クロック信号を供給するためのクロックと、参照チャネルを介して上記レジスタに参照信号を供給し、レジスタのチャネルのゆがみを取り除くための参照信号生成器とを含んでおり、それぞれの上記レジスタにおいて、対応するフィードバックループは、参照信号に関連するレジスタのチャネルタイミングの相対的な整列順と関連づけられ、上記フィードバックループは、シンボルの列において、参照チャネルの二つのシンボルの境界にて、上記レジスタが所望のシンボルを読み取りする確率の、所望のレベルからのずれを検出するための手段と、上記レジスタにおいてタイミング誤差を補正するフィードバック信号を生成するために、上記確率における所定のレベルからのずれに関する上記決定された情報を用いる、遅延手段の組とを含んでいることを特徴としている。
【００３５】
本発明は、レジスタのクロックに対して位相がオフセットである参照信号を得るために、レジスタのチャネルを用いる。例えば、ｐｃｂトラックなどの安定構造による、遅延されたクロック信号であってもよい。この参照チャネルによるレジスタの出力は、負のフィードバック信号を形成するための検出手段を実装したものである積分器に入力され、そのフィードバック信号はレジスタに入力されるクロックに対して単調な伝達関数を有するような遅延回路に入力される。
【００３６】
アイダイアグラムと呼ばれる図１０ｃのダイアグラムにおいては、タイミングの不確定さの間隔が、図７ｂの確率関数とともに示されている。サンプリング点と参照信号の転移との間の位相オフセットの増加は、パルスの流れを生成し、それとともに、システムは、確率が所定のレベルになるように、例えばその点において不確定さが最大となるように選択された、すなわち２値デジタルシステムにおいて５０％が０で５０％が１となるように選択された所定のレベルになるように調節する。この点は、準安定が生じる点と近いかまたは同じ点であり、影響されやすいレジスタにおける準安定現象を含みうるものである。準安定性に関する記述としては、レニー Ｗｍ ドーバーとトッド ピアソンとによる、ＡＮ１５０４、モトローラインコーポレイテッドの”準安定性とＥＣＬｉｎＰＳ（登録商標） Ｆａｍｉｌｙ”や、ハワード Ｗ ジョンソンとマーティン グラハムとによる、プレンティスホールＰＴＲ，１９９３，エングルウッドクリフス，ニュージャージー１７６３２の、”高速デジタル設計：ブラックマジックのハンドブック”などを参照されたい。
【００３７】
他の一面において、本発明は、自己校正受信器であって、入力と出力とを有する複数のチャネルを備えたレジスタと、上記レジスタにクロック信号を提供するためのクロックと、上記レジスタの少なくても一つの上記チャネルの入力と接続され、上記レジスタのゆがみ補正をするための参照信号を供給する参照信号生成器と、上記レジスタの少なくても一つの出力と接続され、列の中の参照チャネルの二つのシンボルの境界において、上記レジスタが所望のシンボルを読み取りする確率の、所望のレベルからのずれを検出するための検出手段とを含んでおり、上記検出手段の出力は、上記検出手段によって受信された情報を用いて、上記レジスタにおけるタイミングの誤差を補償するフィードバック信号を生成する遅延手段の組に接続されていることを特徴としている。
【００３８】
レジスタにヒステリシスがある場合には、ゆがみが平均付近を変化するというハンチング効果をひきおこす。このハンチングは、典型的には、ＡＬＶＣＨ技術を用いたレジスタの場合に＋／−４５ｐｓとなり、この結果は、他の要因に加えて、インバータを介してレジスタ内部へと入力される非差分外部クロックを用いたことによるように見える。このゆがみ変位を取り除くためには、参照信号を位相変調し、ヒステリシスの幅よりも広い時間領域に拡げたフィードバック信号を生成する必要がある。積分器は、クロック位相を調整するフィードバックシステムにおいて、２値システムで０と１とを同じ数だけ含ませるという効果を有し、ゆがみを取り除く動作の正確さを損なうことなく全てのハンチングを取り除く。
【００３９】
さらに他の一面において、本発明は、データ幅が拡張可能である自己校正送信器において、入力と出力とを有する少なくても一つのチャネルを備えている少なくても一つのレジスタと、上記レジスタにクロック信号を供給するクロック手段と、参照信号を供給して、上記参照信号に対して上記レジスタのチャネル出力をゆがみ補正するための参照信号生成器と、入力の一端は参照信号に接続され、他端はレジスタの出力の認識信号（ｓｅｎｓｅ ｓｉｇｎａｌ）に接続されている位相比較器と、上記位相比較器の出力と関連づけられる、少なくても一つのフィードバックループとを含んでおり、上記フィードバックループは、送信器のチャネルのタイミングの誤差を補償するための遅延手段の組を含んでおり、参照信号は、上記位相比較器の入力に接続され、上記レジスタの少なくても一つの上記チャネルの入力は、上記レジスタをゆがみ補正するための位相比較器に認識信号を供給する、もう一つの信号に接続されていることを特徴としている。
【００４０】
この実施形態においては、位相比較器は、列の中で参照チャネルの二つのシンボルの境界において、上記レジスタが所望のシンボルを読み取りする確率の、所定のレベルからのずれを検出するための検出手段として機能し、それとともに、上記位相比較器によって受信される情報は、上記レジスタにおけるタイミング誤差を補償するフィードバック信号を生成するために用いられる。
【００４１】
さらに、本発明は、高速デジタルデータ送信システムであって、図８ａに示すように立ち上がりと立ち下がりが非対称となり、及び／又は図８ｂに示すように反復使用が不均一となるようなシステムにおいて、タイミングの正確さを増幅する手段をも提供する。偶数回目のデータ送信の時間幅における立ち上がりエッジ及び奇数回目のデータ送信の時間幅における立ち上がりエッジは、以降では説明の便宜のためそれぞれ偶数番目の立ち上がりエッジ及び奇数番目の立ち上がりエッジと称する。
【００４２】
本発明は、この一面において、自己校正送信器であって、第３の実施形態において述べた特徴において、上記位相比較器は、レジスタのゆがみを取り除くために、立ち上がりの認識信号を供給するための少なくても一つのチャネルと、立ち下がりの認識信号を供給するための少なくても一つのチャネルとを含んでおり、上記構成において、校正は、偶数番目の立ち上がりエッジ、偶数番目の立ち下がりエッジ、および奇数番目の立ち上がりエッジにおいて行われる。
【００４３】
ゆえに、本発明を用いているシステムによれば、レジスタ内のゆがみ、例えばデバイスパッケージのバグによるもの、よりも小さなゆがみを得ることも可能であり、また、プリント基板（ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ ｂｏａｒｄ：ｐｃｂ） における補償のためのトラック長や、各線やチャネルにおける遅延や副尺などを不要にできる。
【００４４】
上述した技術は、例えばＲａｍｂｕｓなどのＤＤＲシステムや、データ速度が主クロック周波数の倍数となっているような他のシステムなど、高速送信システムにおいて、パラメータの送信を改善するために有効に用いることができる。
【００４５】
本発明とその利益をより理解するとともに、同一のものが実施され得る方法を示すために、例を示すことによって、一般性を失わずに、次の記述が添付図とともに参照されよう。
【００４６】
（発明の詳細な説明）
図１ａに、最も一般的な方法の本発明の一実施形態を示す。図に示すように、レジスタ１２は、複数の入力２および出力１８のチャンネルを有し、これらのチャンネルの一つであるＤ０−ＤＱ０は、基準信号１１を用いたレジスタのゆがみを除く（ｄｅｓｋｅｗ）ために用いられる。本実施の形態における基準信号１１は、好適には、図１ｂに示す波形の信号を発生する基準生成器３によって供給される。
【００４７】
典型的に、伝達ライン、クロックネットワーク等を含む媒介物は、周波数に依存する。ＲＣネットワークや、誘電率、反射、定常波（ｓｔａｎｄｉｎｇ ｗａｖｅｓ）などの異なった要因は、これらの要因の除去を指示する特別な処置を施すことなく、セットアップ／保持時間を必然的に増加させるように、周波数依存性に寄与する。それゆえ、本発明では、上述のように、基準信号は供給されても、ほとんど変化せず、その履歴パターンが瞬間の読み出しデータに影響しないような完全な解決（ｓｅｔｔｌｅｍｅｎｔ）と考えられる。
【００４８】
このような状態に到達するべく、基準信号は状態を変化させる前に、図１ｂに示すように、すべての反射を、以前の変移（ｔｒａｎｓｉｔｉｏｎ）によって引き起こされた自由に変化する基準信号を得るように散逸させるために、その値をある一定数のクロック周期（ｃｌｏｃｋ ｐｅｒｉｏｄｓ ）の間、同じ論理値を維持させる。
【００４９】
基準信号生成器３は、また、サンプルイネーブル信号（Ｓａｍｐｌｅ Ｅｎａｂｌｅ ｓｉｇｎａｌ）も供給する。サンプルイネーブル信号は、図１ｂに示すように、基準になった端に続くサイクルの間で、クロックシグナルのせいぜい一つの周期に対して活動的（ａｃｔｉｖｅ ｆｏｒ）である。アナログフィードバック電気回路網の場合、得られるサンプルイネーブル信号は、サンプルホールド装置１３に供給される。デジタルフィードバック電気回路網の場合、得られるサンプルイネーブル信号は、単に、レジスタ１２の出力に接続されたフリップ−フロップのクロックイネーブル入力（Ｃｌｏｃｋ Ｅｎａｂｌｅ ｓｉｇｎａｌ ）に接続されている。この場合、フリップ−フロップは、図１ａに示すように、サンプルホールド装置（Ｓａｍｐｌｅ Ｈｏｌｄ Ｄｅｖｉｃｅ）１３の機能を供給する。
【００５０】
さらに、システムは、以下に詳細に述べるように実行される不定の遅延（ｖａｒｉａｂｌｅ ｄｅｌａｙ）８を含んでいる。レジスタの出力は、該レジスタによって望まれた記号を読み出す確率を有するあらかじめ決定されたレベルからのずれを決定するために、検出手段１５に接続されている。検出手段は、図２ｄに示す積分器内および図２ｃに示すローパスフィルタ（ｌｏｗ ｐａｓｓ ｆｉｌｔｅｒ ）内にて、または図５の実施形態に示す位相比較器（ｐｈａｓｅ ｃｏｍｐａｒａｔｏｒ）として実行される。他の適した手段は、当業者によって選択される。検出手段の出力は、図２ｂに示すような例に対して、上記レジスタに生じるタイミングエラーを補正するためのフィードバック信号を発生させる確率のあらかじめ決定されたレベルからのずれについて決定された情報を用いた遅延８を供給する。
【００５１】
図７ｂに関して、より詳細に説明すれば、確率の範囲（ΔＰとして示す）の選択は、基準（Δｔとして示す）に関する瞬間の読み出しデータを置き換える正確さを定義することと同様に、本発明の重要な特徴として考えられ、したがって、系全体を実行すると考えられる。しかしながら、ＵＳ ６，００２，２８２によれば、図４中の積分器は、明らかに、素子（ｅｌｅｍｅｎｔ ）２１６のしきい値によって定義されるある基準を供給することができ、このしきい値は、温度と供給電圧に依存する。それゆえ、図７ｂの曲線上の不定位置、すなわち、基準に関して、瞬間の読み出しデータに対する広い間隔Δτ１ を与える確率の間隔ΔＰ１ 内にある。一方で、ΔＰ２ によって示される確率のあらかじめ決定される狭いレベルは、範囲Δτ２ 内の瞬間の読み出しデータの正確な置き換え、したがって、正確な読み出しデータである。
【００５２】
本発明の第２の実施形態を、図２ａに示す。本実施の形態による自己校正システムは、レジスタ１２内で実行される受信器を含んでいる。レジスタ１２は、この場合、ヒステリシス度、ローパスフィルタ１４、積分器１６、一定の遅延６、不定の遅延８、さらに変調信号の源４を有している。本実施の形態において、基準信号生成器３によって発生する基準信号１１は、一定の遅延６によって減少し、好適には、クロックパス（ｃｌｏｃｋ ｐａｔｈ）上の不定の遅延８のプログラムに組める範囲の中間にある基準変移を中心に送ることができる。
【００５３】
レジスタからの基準チャンネルＤ０−ＤＱ０の出力ＤＱ０は、図２ｃに詳細に示すように、ローパスフィルタ１４の中を通過して、積分器１６（適当な積分器は、図２ｄに示すようなものであるか、または、当業者によって選択されるものである）に達する。積分器１６の出力は、図２ｂに詳細に示すような単調な変移関数を有するアナログの遅延８、または、モトローラ社によって製造されたＭＣ １００Ｅ１９５を制御するために用いられる。レジスタ１２は、例えば、入力電圧ヒステリシス、バスホールド（ｂｕｓｈｏｌｄ ）関数、レジスタの出力状態に依存するセットアップ時間によって引き起こされるタイミング（ｔｉｍｉｎｇ）ヒステリシスを有することが仮定される。
【００５４】
この場合、位相が、他の信号、いわゆる変調信号によって図４ｂに示されるクロック信号を変調する。この変調信号は、ミキサー１０中の源４から、レジスタ１２の出力の中間値を変化させない。多くの場合、この信号は、基準信号の正確さを維持するために、のこぎり状の歯、または、例えば図４ａに示すような三角波、白色雑音でさえあり得る。変調信号は、位相または、クロック信号に付加的な周期信号のようなクロック信号の位相素子を有する他の改ざん（ｍａｎｉｐｕｌａｔｉｏｎ）を課す。図４ｂおよび図４ａにそれぞれ示すクロック信号および変調信号に対して、結果である基準信号１１は図４ｃに示される。
【００５５】
信号ヒステリシスがなければ、図２ａに示すような電気回路網は、変調信号を発生する上述の手段を除くことによって簡素化することができる。
【００５６】
本発明の第２の実施の形態にかかる変調信号を発生するための手段は、図３に基づいて詳細に説明するように実行される。
【００５７】
図３に示すように、変調信号を発生する、または、適用する有利な方法は、ローパスフィルタ２４、逆積分器２６、レジスタ２２および２３を生み出すための同じレジスタの他チャンネルを使うことにある。入力に戻り、そのチャンネルの出力に接続されているローパスフィルタまたは積分器からのフィードバックは、三角波を発生させる。
【００５８】
図３に示すシステムに対して、フィードバックループが開かれた場合に対応する変移関数は、レジスタ１２中のヒステリシスの効果を示す図４ｆのグラフ２で表される。一方、ヒステリシスがない場合には、変移関数は、図４ｆのグラフ１に示すようになっている（変移関数が直線である場合、直線でない場合）。
【００５９】
したがって、本実施の形態にかかる本発明の他の目的は、ヒステリシスを有するシステムをヒステリシスのないシステムに変換することにある。
【００６０】
このことは、上述のシステムの安定な挙動を得るために必要であり、したがって、ヒステリシスループの半分の幅によってゆがみを減少させるために必要である。この場合、レジスタ１２の出力での信号は、図４ｄに示すようなこの出力のランダムな値の変わりに、図４ｅに示すようなパルス幅をランダムに変調させる。双方において、システムが安定な状態に達すると、フィルタ１４の出力での信号の中間値は、“１”および“２”を捕える確率が互いに等しい、すなわち５０／５０である位相ノイズの最大レベルに対応する、レジスタ１２の出力での信号の半分の振幅に等しい。
【００６１】
レジスタ２２と２３との比率は、末端のレジスタ２１と基準源のインピーダンスとの比率によって分割される基準に課される三角変調信号の振幅を決定する。好ましくは、基準信号の変調の深さは、レジスタ２２および２３に対する最適な比率を計算するように、ヒステリシスループ幅をわずかに越えている。本発明の第３の実施の形態は、出力チャンネルのゆがみを除くという問題が、送信器（ｔｒａｎｓｍｉｔｔｅｒ ）に関して、本発明にかかる自己校正を用いることによって解決される方法を説明する。
【００６２】
図５は、本発明の第３の実施の形態による、一つのレジスタによって共有されるよりもずっと大きく、広げられたデータの幅を有する（すなわち、複数のチャンネルを有する）送信器のブロック図である。本発明では、位相比較器は、複合的な駆動レジスタ間の出力ゼロのゆがみを維持するために用いられる。
【００６３】
位相比較器の異なった型は、送信器のゆがみを取り除くために用いられ、例えば、フリップ−フロップが活用される。この場合、クロック入力あるいはデータ入力のどちらかである、このフリップ−フロップの一つの入力に対して、基準信号が接続されている一方、認識信号は、他の入力に接続されている。あるいは、位相比較器２０は、図１ａに示す電気回路網として作られ、図２ｄに示す積分器に付加される。
【００６４】
しかしながら、レジスタのデータ伝達ラインは、位相比較器に対して認識信号として用いられることは、当業者にとって明らかである。この場合、比較器は、以前の周期に関するレジスタの入力のシグナルを用いることによって実行されるいかなる変移も有していない周期を無視するものである。
【００６５】
提案した発明の重要な有益性は、操作の間、「飛行中の（ｏｎ ｔｈｅ ｆｌｙ）」ゆがみを補正し、除去するようになっていることであることに気づくであろう。
【００６６】
自己校正の送信器の詳細な一実施形態を、図６に基づいて説明する。本実施の形態では、位相比較器は、図２ａに示す受信器にて行われる。図２ａおよび図３中と同一の番号によって表されるこの図中の電気回路網の素子は、既に説明したものであるか、または同等のものである。
【００６７】
図６では、レジスタ１２は、変移するレジスタ３０のゆがみを除くために用いられる予備のレジスタである。つまり、双方のレジスタは、積分器３３および１６を供給するローパスフィルタ３２および１４を含むフィードバック回路を有し、補助装置またはアナログの遅延素子８および３７を用いる送信器の基準信号に対して、レジスタ３０の出力およびレジスタ１２の入力のゆがみを除くためのフィードバック信号を発生させるように、連続して接続されている。この状況におけるゆがみの総和は、補助レジスタ１２の内部チャンネル入力（ｉｎｔｒａ−ｃｈａｎｎｅｌ ｉｎｐｕｔ ｓｋｅｗ）のゆがみとレジスタ３０の内部チャンネル出力のゆがみとの総和になる。ここで説明した手段によって、全システムに関する全体のタイミングの不正確さは、パッケージング（ｐａｃｋａｇｉｎｇ ）によるチャンネル間の異なったトラックの長さ（ｄｉｆｆｅｒｅｎｔｉａｌ ｔｒａｃｋ ｌｅｎｇｔｈｓ）に対する補償を行った後、１０ｐｓより少なくなるまで減少し得る。
【００６８】
自己校正送信器のさらに他の実施の形態について、図８に基づいて説明する。本実施の形態では、位相比較器もまた、図２ａに示す受信器中で実行される。図２ａ、３および６中と同一の番号によって表される同図中の電気回路網素子は、既に説明したか、あるいは同等のものである。
【００６９】
図９では、レジスタ１２および５２は、レジスタ３０のゆがみを除くための補助レジスタである。レジスタ５２は、基準クロックに関する送信器３０の出力の立ち下がりエッジを制御するために、送信器の立ち下がりエッジの認識ラインに接続され、また、レジスタ１２は、立ち上がりエッジを制御するために送信器の立ち上がりエッジの認識ラインに接続されている。
【００７０】
補助自己校正受信器５２は、立ち下がりエッジおよび奇数（ｏｄｄ ）の立ち上がりエッジのタイミングを制御するのに役立ち、３つのフィードバック回路を有している。
【００７１】
第１のフィードバック回路は、レジスタ５２の自己校正に役立ち、すでに図６に基づいた説明と同様に、アナログの遅延素子３７を用いたフィードバック信号を発生するための積分器５６を供給するローパスフィルタ５４を含んでいる。
【００７２】
第２のフィードバック回路は、レジスタ３０の奇数番目の立ち上がりエッジのゆがみを除くために役立ち、積分器５５およびデューティサイクル（ｄｕｔｙ ｃｙｃｌｅ）補正段階を供給するローパスフィルタ５５と、周波数ダブラ（ｆｒｅｑｕｅｎｃｙ ｄｏｕｂｌｅｒ ）４１とを含む。
【００７３】
第３のフィードバック回路は、積分器３６を供給するローパスフィルタ３５を含み、送信器３０の供給電圧（Ｖ）を制御し、図８ｂにて説明したように、例えば、高低の供給電圧に対応するしきい変移点を釣り合わせるために役立つ。
【００７４】
補助自己校正受信器１２は、偶数（ｅｖｅｎ）の立ち上がりエッジのタイミングを制御するのに役立ち、二つのフィードバック回路を含んでいる。第１のフィードバック回路は、レジスタ１２の自己校正に対するものであり、アナログの遅延素子８を用いたフィードバック信号を発生するための積分器１６を供給するローパスフィルタ１４を含んでいる。第２のフィードバック回路は、補助装置あるいはアナログの遅延素子３７を用いた電送機の基準信号に関して、レジスタ３０の出力が有する偶数番目の立ち上がりエッジのゆがみを除くための立ち上がりエッジフィードバック信号を発生する。
【００７５】
この状況におけるゆがみの総和は、補助装置１２および５２の内部チャンネル入力のゆがみと、レジスタ３０び内部チャンネル出力のゆがみとの総和になる。ここで述べた手段によると、全システムに関する全体のタイミングの不正確さは、パッケージングによるチャンネル間の異なったトラックの長さに対する補償を行った後、数ピコセカンドより少なくなるまで減少し得る。
【００７６】
（作用）
本発明の作用は、図２ａに示す実施の形態に基づいて説明する。
【００７７】
電源が入った時を、不定の遅延８が最小であると仮定する。これは、システムが最大の負のゆがみを有することを意味する。この状況において、クロックは、基準ラインに対して必要とされるすべてのセットアップに従い、レジスタ１２は安定となる。すなわち、この状況は、作用に関してタイミングの不確定さの領域内にある。逆のフィードバックを仮定すると、レジスタは、出力上に定常的な２値（ｓｔｅａｄｙ ｂｉｎａｒｙ ）を供給する。ローパスフィルタ１４および積分器１６を経た後、積分器の出力上、すなわち、クロック補助装置８の入力上に上昇電圧を引き起こす。このことは、クロック補助装置に、クロック中の伝達の遅延とレジスタ内のデータパスとの違いによって引き起こされる全てのセットアップおよび保持の要求を考慮した後、クロックが基準信号に関するゼロゆがみに到達するまでの遅延値の増加をもたらす。
【００７８】
これは、デジタルであろうとアナログであろうと、フィードバック信号の安定なレベルを生み、レジスタ内のタイミングの不確定さに関する最大のレベル、確率のあらかじめ決定されたレベル、すなわち２値１である出力の５０％および２値０である出力の５０％に対応するレベルに合うものである。上述の作用は、また、当業者にとって明らかであるように、図３に示す実施の形態にも適用できる。図３の実施の形態において、変調信号は、ローパスフィルタ２４、逆積分器２６、レジスタ２２および２３によって形成される三角信号を供給するための同じレジスタの他のチャンネルを用いることによって発生させる。
【００７９】
レジスタはヒステリシス度を有する場合、変調信号は、一方にあるタイミングの不確定さ領域の内外の基準信号を押し出す（図４ａ〜図４ｆ）。このことは、レジスタの対応する出力チャンネル上の連続する２値０から、連続する２値１まで変化する信号を、レジスタの出力が試されたなら、そのとき、現れる複数の１および０は等価であるというように、これら２つの安定な状態によって等価に作り出される位相のノイズ状態とともに、生み出される。
【００８０】
図６に示す第３の実施の形態の作用について説明する。素子８、１２、１４、１６を含む電気回路網は、図２〜図３に関して説明したように、レジスタ１２が送信器の基準信号に関してゼロ入力のゆがみを有するように、同じ方法で操作される。
【００８１】
第３の実施の形態において、レジスタは、一連の信号の中で望まれた信号を読み出すあらかじめ決定された確率、例えば、チャンネルＤ０−ＤＱ０内の位相ノイズの最大値での安定な位置に到達した後、不定の遅延８、３７が最小であると仮定する。このことは、送信器３０が最大の負のゆがみを有することを意味する。この状況において、送信器３０の出力ＤＱ０からのシグナルが、補助受信器１２の入力Ｄ１に対する全てのセットアップの要求に従い、チャンネルＤ１−ＤＱ１もまた安定な状態にある。
【００８２】
逆フィードバックを仮定すると、レジスタ１２のチャンネルＤ１−ＤＱ１が出力ＤＱ１上に安定な２値１を生む。そして、ローパスフィルタ３２および積分器３３を経た後、積分器３３の出力上、すなわちクロック補助装置３７に対する入力上に上昇電圧引き起こす。このことは、クロック補助装置３７に、レジスタ１２のチャンネルＤ１−ＤＱ１内の位相ノイズの最大のレベル、に対応する確立のレベルに合うまでの遅延値を増加をもたらす。つまり、２値１になるレジスタ１２の出力ＤＱ１の５０％と２値０になる出力５０％、すなわち、伝達基準に関係するレジスタ１２の入力Ｄ０条のゆがみがすでにゼロであると仮定すると、送信器３０のチャンネルＤＱ０からの認識信号が伝達基準に関してゼロゆがみに到達する。
【００８３】
したがって、レジスタ３０の出力ＤＱ０と伝達基準との間の最大のゆがみは、補助レジスタ１２の入力内部チャンネルのゆがみによって決定される。さらに、送信器３０の出力ＤＱ１−ＤＱＮは、送信器３０の内部チャンネル出力のゆがみとレジスタ１２の内部チャンネル入力のゆがみとの総和程度である伝達基準に関するゆがみを有する。
【００８４】
図９に示す第４の実施の形態の作用について詳細に説明する。素子８、１２、１４、１６、３０、３２、３３、３７を含んでいる電気回路網のゆがみを除く偶数番目の立ち上がりエッジは、図２ａ、３、６に基づいて説明したものと同じ方法で操作されるものである。
【００８５】
第４の実施の形態によれば、立ち上がりエッジおよび立ち下がりエッジの対称性を提供ために、次の手順で行われる。
【００８６】
まず第１に、立ち下がりエッジの位置は、基準クロックに関して決定される。立ち下がりエッジが基準クロックよりも早くしきいラインと交差すると、供給電圧のパワーが低くなることを意味する。この場合、位相比較器５２によって生み出されるエラー信号はローパスフィルタ３５を通過し、送信器の供給電力のパワーが上昇するように、積分器３６に、送信器３０へ供給する出力電圧を増加させる。
【００８７】
本発明の属する技術の分野におけるスペシャリストにとって明らかなように、例えばゆがみ率や他のもので、供給電圧に影響を与えるパラメータではなく、立ち上がり及び立ち下がりエッジの対称性に影響を与えるパラメータを用いて、上述した補正の手順を行うことも望ましい。
【００８８】
補正のそれぞれのステップは、上述したように、転移点が参照クロックと一致するようになるまで、かつ、位相比較器５２の出力における誤差信号がタイミング不確定性の最大値に相当するようになるまで、転移点を右に移動させる。
【００８９】
反復使用による不規則性を取り除くため、上述の手順は次のように実行される。
【００９０】
それぞれのクロック周期毎にＤＤＲシステムが２ビットの情報を送信する限りにおいて、主クロックのそれぞれのエッジにおいて正確に状態を変化させることのできるドライバ（送信器）、すなわち”ＤＤＲ”型のクロックが、必要とされる。図８ｃのブロック図には、入力のクロック信号の立ち下がりエッジおよび立ち上がりエッジから、クロック周期ごとに二つの立ち上がりエッジを形成できる、クロック倍増器が示されている。
【００９１】
しかし、上記の環境においては、入力クロック信号の高レベル状態の時間と低レベル状態の時間との間でのもっともらしい不均一さや、その他にクロック倍増器や例えば送信器によって引き起こされる不正確さと関連して、不正確さを生じる付加的な要素が生じてしまう。ここで、説明を目的として、偶数番目のデータ送信の時間幅は入力クロックの立ち上がりエッジに相当し、奇数番目のデータ送信の時間幅は入力クロックの立ち下がりエッジに相当するとする。
【００９２】
始めに、図９に示すように、送信器の参照の立ち上がりエッジ又は立ち下がりエッジに相当する、送信器の出力が駆動する認識ラインにおけるトグル間の時間間隔は、等しくはなく、それとともに、図９に示すように、ユニット４１に取り込まれる反復使用補正段階における、しきい値入力の高い電圧レベルに相当するような送信器の参照の前に、奇数番目の立ち上がりエッジは現れる。
【００９３】
上記の場合においては、位相比較器５２によって形成される誤差信号は、ローパスフィルタ５３を介して送信され、さらに積分器５５においてその出力電圧を減少させる。結局、図９に示される、ユニット４１に取り込まれる反復使用補正段階の出力におけるクロック信号の反復使用は、増加する。それ故、奇数番目の立ち上がりエッジは、それが送信器の参照と一致するようになるまで遅延させられる。
【００９４】
したがって、奇数番目の立ち上がりエッジは、送信器の参照エッジとちょうど同じ位置に設定される。上述したように、偶数番目の立ち上がりエッジは同時にゆがみを取り除かれるようになっているので、立ち上がりエッジと立ち下がりエッジとの非対称性によって生じた歪みは、実質的に消去される。
【００９５】
最大のチャネルバンド幅を得るために、または所定のビット誤り率（ｂｉｔ ｅｒｒｏｒ ｒａｔｅ：ＢＥＲ） における可能な最高のデータ率を得るために、図１０ａおよび図１０ｂにおいて示すような次の技術を提案する。特定の応用的な要求に依存して、典型的には、ＢＥＲは１０−３から１０−１５ の範囲である。
【００９６】
図１０ａに示すシステムは、ドライバ６１、受信器６２、およびドライバ６１と受信器６２とに送信するための参照信号を生成する生成器６３を含んでいる。参照信号生成器は、図１０ｂに示すような信号を生成する。
【００９７】
図１０ｃを参照して、メディアを介して送信されるデータのチャネルを説明する。上述したように、チャネルにおけるシンボルの列においてシンボルを読み取りする確率は、図７ｂに示す確率曲線によって記述できる。この曲線を用いることによって、確率が所定のレベルに相当するようになる、例えば５０／５０で必要とされるＢＥＲに相当する場合のように、ドライバの参照より前のデータ読み取りの時間を定義できる。
【００９８】
上記のことを達成するために、必要とされるＢＥＲの高さをもつ、上記曲線上の点を見つけ出す必要がある。ここで、時間”０”と、上記の点によって決定される時間との時間差を、Δとする。ここで、受信器の参照と、ドライバの参照とは、図１０ｂに示すように、時間差Δだけ異なっていることが明らかである。したがって、Δを定義した後には、もし図１０ｃに示すように、一つのシンボルごとに２Δの率でチャネルを介してシンボルが送信されれば、所定のＢＥＲレベルと最大のデータ率とを維持することが可能である。
【００９９】
なお、本発明の属する技術の分野において通常の知識を有する者にとって明らかなように、上述したフィードバックループは、安定供給を行うために負のフィードバックを与えるものであり、また、付加的な回路素子を用いる必要もある。
【０１００】
また、本発明の技術的範囲に属する限り、本発明の他の実施形態や変形例も可能である。それ故、本発明は、信号送信のバンド幅を増幅する通信システムにおいて、ゆがみを補償するために用いられてもよい。また、本発明は、位相ノイズの分布を縮小させるためや、出力遅延に対するクロックの変化における効果を減らしたり、実際のセットアップ時間やホールド時間の変化に対する効果を減らしたりするのに用いることができる。本発明は、信号が光ケーブルやイーサケーブルを介して送信される場合や、低ひずみを必要とするデジタルインターフェイスよりなる特定用途向け集積回路（ａｐｐｌｉｃａｔｉｏｎ ｓｐｅｃｉｆｉｃ ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔｓ：ＡＳＩＣ） を含む種々の他の応用の場合に、信号のタイミングの分散を縮小させるために用いることもできる。
【図面の簡単な説明】
【図１ａ】
図１ａは、本発明に係るタイミング制御手段の全体のブロック図である。
【図１ｂ】
図１ｂは、図１ａのシステムにて生成される、クロック信号、参照信号、サンプルイネーブル信号の波形を示す。
【図２ａ】
図２ａは、本発明の第２の実施例に係る変調信号を用いた、内部レジスタのヒステリシスを回避する手段を備えた自己校正受信器のブロック図である。
【図２ｂ】
図２ｂは、図１ａおよび図２ａ内の可変遅延８として用いられるアナログ単調遅延バーニアの例を示す。
【図２ｃ】
図２ｃは、図２ａ内のローパスフィルタ１４の例である。
【図２ｄ】
図２ｄは、図２ａ内の積分器１６の例である。
【図３】
図３は、同じレジスタから生成された変調信号を用いた、内部レジスタのヒステリシスを回避するための、変調信号源の実装例を示す詳細なブロック図である。
【図４ａ】
図４ａは、積分器２６からの出力信号である変調信号の波形を示す図である。
【図４ｂ】
図４ｂは、図３に示されたシステムに適用可能なクロック信号の波形を示す図である。
【図４ｃ】
図４ｃは、重ね合わせである結果である参照信号の波形を示す図である。
【図４ｄ】
図４ｄは、変調信号が無い場合の図３に示されたレジスタ１２からのＤＱ１出力信号を示す図である。
【図４ｅ】
図４ｅは、変調信号が存在する場合の図３に示されたレジスタ１２からのＤＱ１出力信号を示す図である。
【図４ｆ】
図４ｆは、図３に示したフィードバックループ用の単調遅延バーニア２８とローパスフィルタ２５用との伝達関数のグラフを示す図である。
【図５】
図５は、本発明の第３の実施例に係る自己校正受信器のブロック図である。
【図６】
図６は、補助自己校正受信器が多重駆動レジスタ間で、出力のゆがみが０であるように維持するように用いられる、自己校正受信器のブロック図である。
【図７ａ】
図７ａは、非理想的なフリップフロップの模式説明図である。
【図７ｂ】
図７ｂは、非理想的なフリップフロップの確率関数の例を示す。
【図７ｃ】
図７ｃは、代表的なフリップフロップの「アイダイアグラム」を部分的に示す。
【図８ａ】
図８ａは、電圧データが高いおよび低いときの波形の相違によりどのようにタイミングの不正確さが生じるかを図示している。
【図８ｂ】
図８ｂは、初期クロック信号（上）と、図８ｃに示されるようにしきい値と呼ばれるデューティサイクル補正段階の入力側における制御電圧の異なる値に対応するクロックダブラの入力側におけるクロック信号（真ん中）と、クロックダブラの出力側における結果とであるダブルドクロック（下）の波形を示す。
【図８ｃ】
図８ｃは、本発明に係るデューティサイクル補正段階とクロックダブラとのブロック図である。
【図９】
図９は、一つの補助自己校正受信器が偶数サイクルにて立ち上がりエッジ校正のために用いられ、別の補助自己校正受信器が奇数サイクルにて参照と関連して立ち下がりエッジ校正のために用いられている、自己校正受信器のブロック図である。
【図１０ａ】
図１０ａは、本発明に係るドライバと受信器とを有する自己校正送信システムのブロック図である。
【図１０ｂ】
図１０ｂは、図１０ａのシステムに供給されるクロック信号と参照信号の波形を示す図である。
【図１０ｃ】
図１０ｃは、本発明に係る互いに参照する信号の好ましい変位を図示するアイダイアグラムである。

Claims (54)

  1. 少なくても一つのレジスタ（１２）を含んでいる多重チャネル装置における、タイミング誤差を補償するためのタイミング制御手段であって、
    クロック信号を供給するためのクロックと、
    参照チャネルを介して上記レジスタ（１２）に参照信号を供給し、上記参照信号に対してレジスタのチャネルのゆがみを除去するための参照信号生成器とを含んでおり、
    それぞれの上記レジスタ（１２）において、対応するフィードバックループは、参照信号に関連するレジスタのチャネルタイミングの相対的な整列順と関連づけられ、
    上記フィードバックループは、
    上記参照チャネル（１１）を介して送信されるシンボルの列において、参照チャネルの二つのシンボルの境界にて、上記レジスタ（１２）が所望のシンボルを読み取りする確率の、所望のレベルからのずれを検出するための手段（１５）と、
    上記レジスタにおいてタイミング誤差を補正するフィードバック信号を生成するために、上記確率における所定のレベルからのずれに関する上記決定された情報を用いる、遅延手段（８）の組とを含んでいることを特徴とするタイミング制御手段。
  2. さらに、参照チャネルを介して送信される繰り返しの信号の列における、始めのシンボルの値を保持するための、サンプルホールド装置を含んでいることを特徴とする請求項１記載のタイミング制御手段。
  3. さらに、レジスタ（１２）におけるタイミングの履歴を取り除くための、参照信号（１１）に印加される変調信号（４）を含んでいることを特徴とする、請求項１または２記載のタイミング制御手段。
  4. 上記参照信号は、所定の数のクロック周期ごとに状態を変化させることを特徴とする請求項１ないし３のいずれか１項に記載のタイミング制御手段。
  5. 上記参照信号は、一定の遅延を伴うクロック信号であることを特徴とする請求項１ないし４のいずれか１項に記載のタイミング制御手段。
  6. 上記変調信号は、上記レジスタまたは他のレジスタにおける、チャネルの振動によって生成されることを特徴とする請求項３ないし５のいずれか１項に記載のタイミング制御手段。
  7. 上記遅延手段の組は、単調な伝達関数を有するアナログ遅延要素である可変遅延を含んでいることを特徴とする請求項１ないし６のいずれか１項に記載のタイミング制御手段。
  8. 上記遅延手段の組は、単調な伝達関数を有するデジタル遅延要素である可変遅延を含んでいることを特徴とする請求項１ないし７のいずれか１項に記載のタイミング制御手段。
  9. 上記検出手段は、積分器および／または増幅器および／またはフィルタを含んでいることを特徴とする請求項１ないし８のいずれか１項に記載のタイミング制御手段。
  10. 上記フィルタは、上記積分器の範囲の中へフィードバック信号のバンド幅を減少させるための、ローパスフィルタを含んでいることを特徴とする請求項９に記載のタイミング制御手段。
  11. 上記フィードバックループは、上記積分器に対するデジタル成分を含むことを特徴とする請求項１ないし１０のいずれか１項に記載のタイミング制御手段。
  12. 上記フィードバックループは、連続的な可変フィードバック信号を生成するためのアナログ成分を含むことを特徴とする請求項１ないし１０のいずれか１項に記載のタイミング制御手段。
  13. さらに反復使用補正手段を含んでいることを特徴とする請求項１ないし１２のいずれか１項に記載のタイミング制御手段。
  14. さらに、しきい値を越える時間の違いによって生じるゆがみを補正するための手段を含んでいることを特徴とする請求項１ないし１２のいずれか１項に記載のタイミング制御手段。
  15. 入力と出力とを有する複数のチャネルを備えたレジスタと、
    上記レジスタにクロック信号を提供するためのクロック手段と、
    上記レジスタの少なくても一つの上記チャネルの入力と接続され、上記レジスタのゆがみを補正をするための参照信号を供給する参照信号生成器と、
    上記レジスタの少なくても一つの出力と接続され、上記参照チャネルより、列の中の参照チャネルの二つのシンボルの境界において、上記レジスタが所望のシンボルを読み取りする確率の、所望のレベルからのずれを検出するための検出手段とを含んでおり、
    上記検出手段の出力は、上記検出手段によって受信された情報を用いて、上記レジスタにおけるタイミングの誤差を補償するフィードバック信号を生成する遅延手段の組に接続されていることを特徴とする自己校正受信器。
  16. さらに、参照チャネルを介して送信される繰り返しの信号の列における、始めのシンボルの値を保持するための、サンプルホールド装置を含んでいることを特徴とする請求項１５に記載の自己校正受信器。
  17. 上記参照信号は、所定の数のクロック周期ごとに状態を変化させることを特徴請求項１５または１６に記載のタイミング制御手段。
  18. 上記参照信号は、レジスタ信号に対するクロックであることを特徴とする請求項１５または１６に記載の自己校正受信器。
  19. 上記参照信号は、クロック経路の可変遅延におけるプログラム可能な範囲の中程において、参照転移を好ましくは真ん中に位置させるように、一定の遅延期間で遅延されることを特徴とする請求項１５ないし１８のいずれか１項に記載の自己校正受信器。
  20. 上記検出手段は、積分器および／または増幅器および／またはフィルタを含んでいることを特徴とする請求項１５ないし１９のいずれか１項に記載の自己校正受信器。
  21. 上記フィルタは、上記積分器の範囲の中へフィードバック信号のバンド幅を減少させるための、ローパスフィルタであることを特徴とする請求項２０に記載の自己校正受信器。
  22. 上記レジスタにおけるタイミングの履歴を取り除くための参照信号に適用される、変調信号を含むことを特徴とする請求項１５ないし２１のいずれか１項に記載の自己校正受信器。
  23. 上記変調信号は、上記レジスタまたは他のレジスタにおける、チャネルの振動によって生成されることを特徴とする請求項２２に記載の自己校正受信器。
  24. 位相比較器として用いられることを特徴とする請求項１５ないし２３のいずれか１項に記載の自己校正受信器。
  25. 同一の参照クロックによる複数の位相比較器として用いられることを特徴とする請求項１５ないし２５のいずれか１項に記載の自己校正受信器。
  26. データ幅が拡張可能である自己校正送信器において、
    入力と出力とを有する少なくても一つのチャネルを備えている少なくても一つのレジスタと、
    上記レジスタにクロック信号を供給するクロック手段と、
    参照信号を供給して、上記参照信号に対して上記レジスタのチャネル出力のゆがみを補正するための参照信号生成器と、
    入力の一端は参照信号に接続され、他端はレジスタの出力の認識信号に接続されている位相比較器と、
    上記位相比較器の出力と関連づけられる、少なくても一つのフィードバックループとを含んでおり、
    上記フィードバックループは、送信器のチャネルのタイミングの誤差を補償するための遅延手段の組を含んでおり、
    参照信号は、上記位相比較器の入力に接続され、
    上記レジスタの少なくても一つの上記チャネルの入力は、上記レジスタのゆがみを補正するための位相比較器に認識信号を供給する、もう一つの信号に接続されていることを特徴とする自己校正送信器。
  27. 上記レジスタは、上記レジスタのゆがみを補正するための位相比較器に、データを送信し、および／または認識信号を供給する、複数のチャネルを含んでいることを特徴とする請求項２６に記載の送信器。
  28. 上記位相比較器は、請求項１５ないし２５のいずれか１項に記載の自己校正受信器であることを特徴とする請求項２６または２７記載の自己校正送信器。
  29. 上記位相比較器はフリップフロップであることを特徴とする請求項２６ないし２８のいずれか１項に記載の自己校正送信器。
  30. さらに、参照チャネルを介して送信される繰り返しの信号の列における、始めのシンボルの値を保持するための、サンプルホールド装置を含んでいることを特徴とする請求項２６ないし２９のいずれか１項に記載の自己校正受信器。
  31. 上記参照信号は、所定の数のクロック周期ごとに状態を変化させることを特徴とする請求項２６ないし３０のいずれか１項に記載のタイミング制御手段。
  32. データが転移をもつように保証するフィードバックシステムに対して、よく知られた特性をもち、制御できるようになっているデータのデータチャネルを用いることによって、複数のチャネルを必要でなくしたことを特徴とする請求項２６ないし３１のいずれか１項に記載の自己校正送信器。
  33. 上記自己校正受信器の少なくても一つの他のチャネルの入力は、参照クロックに対してそれらを校正する他のドライバに接続されていることを特徴とする請求項３２に記載の自己校正送信器。
  34. さらに、上記レジスタにおけるタイミングの履歴を取り除くための参照信号に適用される、変調信号を含むことを特徴とする請求項２６ないし３３のいずれか１項に記載の自己校正送信器。
  35. 上記送信器の参照となるものは、非反転のもの、反転されたもの、及び差分されたものの内より選択されることを特徴とする請求項２６ないし３５のいずれか１項に記載の送信器。
  36. 上記レジスタのゆがみを補正するための位相比較器へ認識信号を供給する上記もう一つの信号は、シングルエンドの参照信号、シングルエンドで反転された参照信号、および差分された参照信号の内より選択されることを特徴とする請求項２６ないし３５のいずれか１項に記載の送信器。
  37. 上記位相比較器は、上記レジスタのゆがみを補正する位相比較器へ、立ち上がりの認識信号を供給する少なくても一つのチャネルと、立ち下がりの認識信号を供給する少なくても一つのチャネルとを含んでいることを特徴とする請求項２６ないし３６のいずれか１項に記載の送信器。
  38. 上記レジスタの出力における、立ち上がりの認識信号と立ち下がりの認識信号とは、上記位相比較器に接続されていることを特徴とする請求項３７に記載の送信器。
  39. 上記立ち上がりの認識信号は、さらに反復使用補正のための第２の位相比較器に接続されていることを特徴とする請求項３８に記載の送信器。
  40. セットアップに要する時間とホールドする時間とが０であることを特徴とする装置を作製するための、請求項１ないし１４のいずれか１項に記載のタイミング制御手段を備えた集積回路。
  41. 時間が０であることを特徴とする外部装置へのクロックを生成するための、請求項１ないし１４のいずれか１項に記載のタイミング制御手段を備えた集積回路。
  42. 請求項１ないし１４のいずれか１項に記載のタイミング制御手段、および／または請求項１５ないし２５のいずれか１項に記載の受信器、および／または請求項２６ないし３９のいずれか１項に記載の送信器を備えたインターフェイス。
  43. 請求項１ないし１４のいずれか１項に記載のタイミング制御手段を含んでいる送信器。
  44. ゆがみを減少させるための請求項１ないし１４のいずれか１項に記載の手段を具体化したゆがみ補正関数を含んでいることを特徴とするテストシステム。
  45. 高いバンド幅のフィードバックループと、上記データよりも低いジッタ特性を有するクロックとを用いることを特徴とするジッタを減少させるための手段。
  46. 上記レジスタにクロック信号を供給するステップと、
    上記レジスタをゆがみ補正するための参照信号を供給するステップと、
    列における参照チャネルの二つのシンボルの境界において、上記レジスタが所望のシンボルを読み取りする確率の、所望のレベルからのずれを検出するステップと、
    参照信号に対してクロックのゆがみが０となるまで、上記レジスタにおけるタイミングの誤差を補償するために、ゆがみについて決定された情報を用いて、フィードバック信号をそれぞれの上記レジスタに対して供給するステップとを含んでいることを特徴とする、少なくても一つのレジスタを含んでいる多重チャネル装置におけるタイミング誤差の補償方法。
  47. さらに積分器を用いて上記ずれを扱うことを特徴とする請求項４１に記載の方法。
  48. さらに増幅器を用いて上記ずれを扱うことを特徴とする請求項４６または４７に記載の方法。
  49. さらに、例えばローパスフィルタによりフィルタして、上記積分器の範囲内へフィードバック信号のバンド幅を減少させるステップを含むことを特徴とする請求項４６ないし４８のいずれか１項に記載の方法。
  50. さらに、上記レジスタにおけるタイミングの履歴を取り除くための参照信号に適用される、変調信号を供給するステップを含むことを特徴とする請求項４６ないし４９のいずれか１項に記載の方法。
  51. 上記変調信号は、上記レジスタまたは他のレジスタにおける、チャネルの振動によって生成されることを特徴とする請求項５０に記載の方法。
  52. 上記フィードバック信号は、立ち上がりエッジまたは立ち下がりエッジにより決定される情報を用いて生成されることを特徴とする請求項４６ないし５１のいずれか１項に記載の方法。
  53. 上記立ち上がりエッジおよび立ち下がりエッジは、参照クロックに対して平らにされることを特徴とする請求項５２に記載の方法。
  54. 偶数番目の立ち上がりエッジ、偶数番目の立ち下がりエッジ、および奇数番目の立ち上がりエッジとは、上記参照クロックに対して平らにされることを特徴とする請求項５３記載の方法。
JP2001587191A 2000-05-22 2001-05-22 タイミング不確定性を自動補償するためのタイミング制御手段 Abandoned JP2004501554A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
PCT/RU2000/000188 WO2001091131A1 (en) 2000-05-22 2000-05-22 Timing control means for automatic compensation of timing uncertainties
US22811500P 2000-08-28 2000-08-28
PCT/RU2001/000202 WO2001090864A2 (en) 2000-05-22 2001-05-22 Timing control means for automatic compensation of timing uncertainties

Publications (1)

Publication Number Publication Date
JP2004501554A true JP2004501554A (ja) 2004-01-15

Family

ID=26653587

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001587191A Abandoned JP2004501554A (ja) 2000-05-22 2001-05-22 タイミング不確定性を自動補償するためのタイミング制御手段

Country Status (5)

Country Link
US (1) US6834255B2 (ja)
EP (1) EP1360569A2 (ja)
JP (1) JP2004501554A (ja)
AU (1) AU2001274700A1 (ja)
WO (1) WO2001090864A2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009239567A (ja) * 2008-03-27 2009-10-15 Renesas Technology Corp 半導体装置及び半導体集積回路
WO2010100730A1 (ja) * 2009-03-04 2010-09-10 富士通株式会社 データ転送装置、データ送信装置、データ受信装置および制御方法
WO2011161828A1 (ja) * 2010-06-25 2011-12-29 富士通株式会社 データ伝送システム、データ伝送方法および送信装置
JP2017527159A (ja) * 2014-06-24 2017-09-14 華為技術有限公司Ｈｕａｗｅｉ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｃｏ．，Ｌｔｄ． デジタル送信機の変調回路、デジタル送信機、及び信号変調方法

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4118536B2 (ja) * 2001-07-03 2008-07-16 株式会社東芝 クロック遅延設定方法
US7231306B1 (en) * 2002-04-30 2007-06-12 Rambus Inc. Method and apparatus for calibrating static timing offsets across multiple outputs
US7072355B2 (en) * 2003-08-21 2006-07-04 Rambus, Inc. Periodic interface calibration for high speed communication
US7050919B1 (en) * 2003-11-19 2006-05-23 Analog Devices, Inc. Method and apparatus for autocalibrating a plurality of phase-delayed clock signal edges within a reference clock period
US7400670B2 (en) 2004-01-28 2008-07-15 Rambus, Inc. Periodic calibration for communication channels by drift tracking
US8422568B2 (en) 2004-01-28 2013-04-16 Rambus Inc. Communication channel calibration for drift conditions
US7095789B2 (en) * 2004-01-28 2006-08-22 Rambus, Inc. Communication channel calibration for drift conditions
US7158536B2 (en) 2004-01-28 2007-01-02 Rambus Inc. Adaptive-allocation of I/O bandwidth using a configurable interconnect topology
US6961862B2 (en) * 2004-03-17 2005-11-01 Rambus, Inc. Drift tracking feedback for communication channels
US7061285B2 (en) * 2004-04-15 2006-06-13 Woods Paul R Clock doubler
US7024326B2 (en) * 2004-04-30 2006-04-04 Infineon Technologies Ag Method of optimizing the timing between signals
US7978754B2 (en) * 2004-05-28 2011-07-12 Rambus Inc. Communication channel calibration with nonvolatile parameter store for recovery
US7516029B2 (en) 2004-06-09 2009-04-07 Rambus, Inc. Communication channel calibration using feedback
US7535958B2 (en) * 2004-06-14 2009-05-19 Rambus, Inc. Hybrid wired and wireless chip-to-chip communications
GB2415555B (en) * 2004-06-26 2008-05-28 Plus Design Ltd Signalling method
US7551646B1 (en) * 2004-09-10 2009-06-23 Xilinx, Inc. Data alignment and deskewing module
US7489739B2 (en) * 2004-09-17 2009-02-10 Rambus, Inc. Method and apparatus for data recovery
US7457589B2 (en) * 2004-11-30 2008-11-25 Infineon Technologies Ag Circuit and method for transmitting a signal
US7262637B2 (en) 2005-03-22 2007-08-28 Micron Technology, Inc. Output buffer and method having a supply voltage insensitive slew rate
US7647028B2 (en) * 2005-04-06 2010-01-12 Skyworks Solutions, Inc. Internal calibration system for a radio frequency (RF) transmitter
US7212045B2 (en) * 2005-07-25 2007-05-01 Logan Technology Corp. Double frequency signal generator
US7233170B2 (en) * 2005-08-25 2007-06-19 International Business Machines Corporation Programmable driver delay
JP2007208774A (ja) * 2006-02-03 2007-08-16 Yokogawa Electric Corp 位相制御回路
US7546494B2 (en) * 2006-08-03 2009-06-09 Avalon Microelectronics Inc. Skew-correcting apparatus using dual loopback
US7760836B2 (en) * 2006-08-03 2010-07-20 Avalon Microelectronics, Inc. Skew-correcting apparatus using external communications element
US7536579B2 (en) * 2006-08-03 2009-05-19 Avalon Microelectronics, Inc. Skew-correcting apparatus using iterative approach
US20080253491A1 (en) * 2007-04-13 2008-10-16 Georgia Tech Research Corporation Method and Apparatus for Reducing Jitter in Multi-Gigahertz Systems
US7831856B1 (en) 2008-04-03 2010-11-09 Lattice Semiconductor Corporation Detection of timing errors in programmable logic devices
US8582706B2 (en) * 2009-10-29 2013-11-12 National Instruments Corporation Training a data path for parallel data transfer
US8276014B2 (en) * 2010-02-12 2012-09-25 The Regents Of The University Of Michigan Stalling synchronisation circuits in response to a late data signal
US8774228B2 (en) 2011-06-10 2014-07-08 International Business Machines Corporation Timing recovery method and apparatus for an input/output bus with link redundancy
US9474492B2 (en) 2012-05-22 2016-10-25 Siemens Medical Solutions Usa, Inc. Adaptive ECG trigger signal jitter detection and compensation for imaging systems
US9985618B2 (en) 2015-12-23 2018-05-29 Qualcomm Incorporated Digital duty cycle correction for frequency multiplier
US10551869B2 (en) * 2016-02-26 2020-02-04 Arizona Board Of Regents On Behalf Of Arizona State University Clock skewing strategy to reduce dynamic power and eliminate hold-time violations in synchronous digital VLSI designs
US11217298B2 (en) * 2020-03-12 2022-01-04 Micron Technology, Inc. Delay-locked loop clock sharing

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4929850A (en) * 1987-09-17 1990-05-29 Texas Instruments Incorporated Metastable resistant flip-flop
US5249132A (en) * 1990-10-31 1993-09-28 Tektronix, Inc. Digital pulse generator
US5767715A (en) * 1995-09-29 1998-06-16 Siemens Medical Systems, Inc. Method and apparatus for generating timing pulses accurately skewed relative to clock
JP2967713B2 (ja) * 1995-12-26 1999-10-25 日本電気株式会社 クロックパルス位相制御回路
US6002282A (en) * 1996-12-16 1999-12-14 Xilinx, Inc. Feedback apparatus for adjusting clock delay
US6043694A (en) * 1998-06-24 2000-03-28 Siemens Aktiengesellschaft Lock arrangement for a calibrated DLL in DDR SDRAM applications

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009239567A (ja) * 2008-03-27 2009-10-15 Renesas Technology Corp 半導体装置及び半導体集積回路
WO2010100730A1 (ja) * 2009-03-04 2010-09-10 富士通株式会社 データ転送装置、データ送信装置、データ受信装置および制御方法
US8401139B2 (en) 2009-03-04 2013-03-19 Fujitsu Limited Data transfer unit, data transmission device, data receiving device, and control method
JP5263386B2 (ja) * 2009-03-04 2013-08-14 富士通株式会社 データ転送装置、データ送信装置、データ受信装置および制御方法
WO2011161828A1 (ja) * 2010-06-25 2011-12-29 富士通株式会社 データ伝送システム、データ伝送方法および送信装置
US8744030B2 (en) 2010-06-25 2014-06-03 Fujitsu Limited Data transmission system, data transmission method, and transmission device
JP5573950B2 (ja) * 2010-06-25 2014-08-20 富士通株式会社 データ伝送システム、データ伝送方法および送信装置
JP2017527159A (ja) * 2014-06-24 2017-09-14 華為技術有限公司Ｈｕａｗｅｉ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｃｏ．，Ｌｔｄ． デジタル送信機の変調回路、デジタル送信機、及び信号変調方法

Also Published As

Publication number Publication date
EP1360569A2 (en) 2003-11-12
US6834255B2 (en) 2004-12-21
US20010056332A1 (en) 2001-12-27
WO2001090864A2 (en) 2001-11-29
AU2001274700A1 (en) 2001-12-03
WO2001090864A3 (en) 2003-01-03

Similar Documents

Publication Publication Date Title
JP2004501554A (ja) タイミング不確定性を自動補償するためのタイミング制御手段
US7278069B2 (en) Data transmission apparatus for high-speed transmission of digital data and method for automatic skew calibration
US6820234B2 (en) Skew calibration means and a method of skew calibration
US7809052B2 (en) Test circuit, system, and method for testing one or more circuit components arranged upon a common printed circuit board
US6874097B1 (en) Timing skew compensation technique for parallel data channels
US6390579B1 (en) Pulse width modulator using delay-line technology with automatic calibration of delays to desired operating frequency
Gray et al. A sampling technique and its CMOS implementation with 1 Gb/s bandwidth and 25 ps resolution
US7230981B2 (en) Integrated data jitter generator for the testing of high-speed serial interfaces
US6990597B2 (en) Clock generation circuit, data transfer control device, and electronic instrument
US6452433B1 (en) High phase margin low power flip-flop
KR101447506B1 (ko) 바이어스 및 랜덤 지연 소거
US6535945B1 (en) Method and apparatus for programmable adjustment of computer system bus parameters
EP1746428B1 (en) Timing generator and semiconductor testing apparatus
US20070152727A1 (en) Clock signal generating apparatus and clock signal receiving apparatus
US8008907B2 (en) Delay line calibration circuit comprising asynchronous arbiter element
US6917561B2 (en) Memory controller and method of aligning write data to a memory device
WO2002039629A9 (en) Channel time calibration means
US7336714B2 (en) Phase adjustment apparatus and semiconductor test apparatus
KR20210146451A (ko) 병렬 경로 지연 라인
US11592480B2 (en) Method and apparatus for analyzing phase noise in a signal from an electronic device
US20100171529A1 (en) System and method for on-chip jitter and duty cycle
KR20230117696A (ko) 디지털 클록 데이터 복구 회로 및 방법
US7863990B2 (en) Oscillation circuit, test apparatus and electronic device
US7043683B2 (en) Data transmission update technique in low power modes
EP1298443B1 (en) Circuit and method for adjusting the clock skew in a communications system

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20080319

RD13 Notification of appointment of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7433

Effective date: 20080319

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20080319

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20080321

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080521

A625 Written request for application examination (by other person)

Free format text: JAPANESE INTERMEDIATE CODE: A625

Effective date: 20080521

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20080916

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080909

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20080916

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20100118