JP5263386B2 - データ転送装置、データ送信装置、データ受信装置および制御方法 - Google Patents

Description

本発明は、Ｎビット幅（Ｎは正の整数）の伝送路を介してデータを送信するデータ送信装置と、伝送路を介してデータ送信装置からデータを受信するデータ受信装置を有するデータ転送装置等に関するものである。

図１０は、従来のシステム構成を示す図である。図１０に示すように、このシステムは、システムボード１０ａ，１０ｂと、ＩＯボード２０ａ，２０ｂと、クロスバ３０と、システム管理装置４０を有している。このうち、システムボード１０ａ，１０ｂは、ＣＰＵ（Central Processing Unit）と、メモリと、他のＬＳＩ（Large Scale Integration）との間におけるデータ通信の制御等を行うシステム制御回路を有している。このシステムボード１０ａ，１０ｂは、クロスバ３０に接続され、例えば、ＩＯボード２０ａ，２０ｂとの間でデータ通信を実行する。

ＩＯボード２０ａ，２０ｂは、他のＬＳＩとの間におけるデータ通信の制御等を行うＩＯ制御回路を有している。このＩＯボード２０ａ，２０ｂは、クロスバ３０に接続され、例えば、システムボード１０ａ，１０ｂとの間でデータ通信を実行する。システムボード１０ａ，１０ｂと、ＩＯボード２０ａ，２０ｂがデータ通信を実行する場合には、データを送信する側の装置と、データを受信する側の装置との間でクロックの位相を調整する（例えば、特許文献１参照）。以下の説明において、データを送信する側の装置を送信ＬＳＩと表記し、データを受信する装置を受信ＬＳＩと表記する。

システム管理装置４０は、送信ＬＳＩおよび受信ＬＳＩ（例えば、システム制御回路、ＩＯ制御回路）に接続されており、各制御回路の間で実施されるクロックの位相調整の実行タイミングを制御する処理や、各ＬＳＩで発生したエラーログの回収等を行う。

送信ＬＳＩと受信ＬＳＩは複数の幅を持って、ＬＳＩ間で信号の高速伝送を行い、データのやり取りを実行する。図１１は、送信ＬＳＩと受信ＬＳＩとの接続関係を示す図である。図１１に示すように、送信ＬＳＩ５０と受信ＬＳＩ６０は、Ｎ（Ｎは正の整数）本の信号線により接続されている。すなわち、送信ＬＳＩ５０と受信ＬＳＩ６０は、Ｎビット幅の伝送路を介して、データ通信を実行する。受信ＬＳＩ６０は、データ転送の準備として位相調整を実行する場合には、送信ＬＳＩ５０から送信されるデータパターンとクロックとを受信することにより、位相調整を実行する。

図１２は、従来の送信ＬＳＩ５０と受信ＬＳＩ６０の構成を示す図である。図１２に示すように、送信ＬＳＩ５０は、縮退処理部５１、送信データ処理部５２、パタン生成部５３、位相調整制御回路５４、データ選択回路５５−１〜５５−Ｎ、ＰＬＬ（ＰＬＬ）５６、ラッチ（フリップフロップ回路）５７−１〜５７−Ｎ、クロック出力回路５８、データ出力回路５９−１〜５９−Ｎを有する。

また、受信ＬＳＩ６０は、クロック入力回路６１、データ入力回路６２−１〜６２−Ｎ、ラッチ（フリップフロップ回路）６３−１〜６３−Ｎ、位相調整回路６４−１〜６４−Ｎ、位相調整制御回路６５−１〜６５−Ｎ、位相調整指示回路６６、縮退処理部６７、受信データ処理部６８を有する。

以下において、送信ＬＳＩ５０の各構成の説明を行った後に、受信ＬＳＩ６０の各構成の説明を行う。縮退処理部５１は、送信ＬＳＩ５０と受信ＬＳＩ６０とを結ぶ信号線の障害を検出し、障害の発生していない信号線の情報を使用ビット選択信号として、送信データ処理部５２に出力する処理部である。

送信データ処理部５２は、使用ビット選択信号を取得し、障害の発生していない信号線に対応して、送信データをデータ選択回路に送信する処理部である。各信号線１〜Ｎに障害が発生していない場合には、送信データ処理部５２は、送信データ１〜Ｎを各データ選択回路５５−１〜５５−Ｎに送信する。例えば、信号線Ｎ−Ｍ（Ｍは、正の整数）に障害が発生している場合には、送信データ処理部５２は、データ選択回路Ｎ−Ｍ以外のデータ選択回路に、該当する送信データを出力する。

パタン生成部５３は、トレーニングパターンを生成し、生成したトレーニングパターンをデータ選択回路５５−１〜５５−Ｎに出力する処理部である。位相調整制御回路５４は、システム管理装置４０から、位相調整指示を受信した場合に、送信データ選択信号をデータ選択回路５５−１〜５５−Ｎに出力する処理部である。

データ選択回路５５−ｊ（ｊは１以上、Ｎ以下の正の整数；以下のｊも同様）は、送信データおよびトレーニングパターンを取得し、送信データ選択信号の受信有無に基づいて、送信データまたはトレーニングパターンをラッチ５７−ｊに出力する回路である。具体的に、データ選択回路５５−ｊは、位相調整制御回路５４から送信データ選択信号を取得している場合には、送信データをラッチ５７−ｊに出力する。一方、送信データ選択信号を受信していない場合には、トレーニングパターンをラッチ５７−ｊに出力する。

ＰＬＬ５６は、クロックを生成し、生成したクロックをラッチ５７−１〜５７〜Ｎ、クロック出力回路５８に出力する装置である。ラッチ５７−ｊは、クロックの立ち上がり、立ち下がりにあわせてデータ（送信データまたはトレーニングパターン）を取得し、取得したデータをデータ出力回路５９−ｊに出力する回路である。

クロック出力回路５８は、ＰＬＬ５６から取得したクロックを受信ＬＳＩ６０のクロック入力回路６１に送信する回路である。データ出力回路５９−ｊは、ラッチ５７−ｊから取得したデータ（送信データまたはトレーニングパターン）を受信ＬＳＩ６０のデータ入力回路６２−ｊに送信する回路である。

次に、受信ＬＳＩ６０の構成の説明に移行する。クロック入力回路６１は、送信ＬＳＩ５０のクロック出力回路５８からクロックを受信し、受信したクロックを位相調整回路６４−１〜６４−Ｎに出力する回路である。

データ入力回路６２−ｊは、送信ＬＳＩ５０のデータ出力回路５９−ｊからデータ（送信データまたはトレーニングパターン）を受信し、受信したデータをラッチ６３−ｊに出力する回路である。

ラッチ６３−ｊは、調整後のクロックを位相調整回路６４−ｊから取得し、クロックの立ち上がり、立ち下がりにあわせて、データ入力回路６２−ｊから取得したデータを位相調整制御回路６５−ｊ、受信データ処理部６８に出力する回路である。

位相調整回路６４−ｊは、位相調整制御回路６５−ｊから取得するＴＡＰ値（位相の調整値）に基づいて、クロック入力回路６１から取得するクロックの位相を調整し、調整後のクロックをラッチ６３−ｊに出力する回路である。

図１３は、位相調整回路６４−ｊの構成の一例を示す図である。図１３に示すように、この位相調整回路６４−ｊは、バッファ回路６４ａ、デコーダ６４ｂ、スイッチ６４ｃ、キャパシタ６４ｄを有する。

デコーダ６４ｄが、ＴＡＰ値に応じてスイッチ６４ｃをオン／オフすることで、バッファ回路６４ａを通過する経路（ディレイライン）の負荷容量を変化させる。これにより、ディレイラインの遅延量が制御され、クロック信号の位相が変化する。オンとなるスイッチが多いほど、負荷容量は大きくなり、遅延量も大きくなる。

位相調整制御回路６５−ｊは、位相調整指示回路６６から調整指示を取得した場合に、ラッチ６３−ｊからトレーニングパターンを取得し、取得したトレーニングパターンに基づいて、ＴＡＰ値を判定する回路である。図１４は、位相調整制御回路の構成の一例を示す図である。図１４に示すように、この位相調整制御回路６５−ｊは、期待値生成部６５ａ、データ比較部６５ｂ、制御部６５ｃを有する。期待値生成部６５ａは、トレーニングパターンを生成し、生成したトレーニングパターンを所定のクロックタイミングでデータ比較部６５ｂに出力する処理部である。

データ比較部６５ｂは、ラッチ６３−ｊから取得するトレーニングパターンと、期待値生成部６５ａから取得するトレーニングパターンとを順次比較し、比較結果を制御部６５ｃに順次出力する処理部である。以下の説明において、ラッチ６３−ｊから取得するトレーニングパターンを第１トレーニングパターンと表記し、期待値生成部６５ａから取得するトレーニングパターンを第２トレーニングパターンと表記する。

制御部６５ｃは、データ比較部６５ｂから比較結果を取得し、比較結果に基づいてＴＡＰ値の値を判定し、判定したＴＡＰ値を位相調整回路６４−ｊに出力する処理部である。例えば、第１トレーニングパターンと第２トレーニングパターンが一致していない場合には、制御部６５ｃは、前回出力したＴＡＰ値に所定値を加えたＴＡＰ値を位相調整回路６４−ｊに出力する。第１トレーニングパターンと第２トレーニングパターンが一致している場合には、制御部６５ｃは、前回のＴＡＰ値をから所定値を減算したＴＡＰ値を位相調整回路６４−ｊに出力する。

図１２の説明に戻ると、位相調整指示回路６６は、システム管理装置４０から、位相調整指示を受信した場合に、調整指示を位相調整制御回路６５−１〜６５−Ｎに出力する回路である。

縮退処理部６７は、送信ＬＳＩ５０と受信ＬＳＩ６０とを結ぶ信号線の障害を検出し、障害の発生していない信号線の情報を使用ビット選択信号として、受信データ処理部６８に出力する処理部である。受信データ処理部６８は、使用ビット選択信号を取得し、障害の発生していない信号線から送信されるデータを受信し、各種の処理を実行する処理部である。

続いて、受信ＬＳＩ６０の位相調整について説明する。図１５は、従来の位相調整を説明するための図である。図１５において、ＦＦ入力データ１−Ａは、データ入力回路６２−ｊからラッチ６３−ｊに出力されるトレーニングパターンである。クロック１−Ｂは、位相調整前に、位相調整回路６４−ｊからラッチ６３−ｊに出力されるクロックである。

ＦＦ出力データ１−Ｃは、位相調整前に、ラッチ６３−ｊから位相調整制御回路６５−１に出力されるトレーニングパターンである。期待される受信データ１−Ｄは、期待値生成部６５ａからデータ比較部６５ｂに出力されるトレーニングパターンである。比較結果１−Ｅは、位相調整前に、データ比較部６５ｂから制御部６５ｃに出力されるデータである。

クロック２−Ｂは、位相調整後に、位相調整回路６４−ｊからラッチ６３−ｊに出力されるクロックである。ＦＦ出力データ２−Ｃは、位相調整後に、ラッチ６３−ｊから位相調整制御回路６５−１に出力されるトレーニングパターンである。比較結果２−Ｅは、位相調整後に、データ比較部６５ｂから制御部６５ｃに出力されるデータである。

図１５に示すように、位相調整前では、クロック１−Ｂの立ち上がり、立ち下がりのタイミングが、ＦＦ入力データ１−Ａのデータ波形の中心からずれている。従って、ＦＦ出力データ１−Ｃと、期待される受信データ１−Ｄがずれてしまい、比較結果が全てＮＧとなる。

一方、受信ＬＳＩ６０が、クロックの位相を調整することで、クロック２−Ｂの立ち上がり、立ち下がりのタイミングが、ＦＦ入力データ１−Ａのデータ波形の中心に調整される。従って、ＦＦ出力データ２−Ｃと、期待される受信データ２−Ｄが各タイミングで一致し、比較結果が全てＯＫとなる。これにより、データ転送の準備が終了し、受信ＬＳＩ６０は、送信ＬＳＩ５０からデータを正常に受信することができる。

なお、上述したように、受信ＬＳＩ６０がクロックの位相調整を行った場合でも、温度変化、電圧の変化等による環境変化によりクロックの位相が変化し、クロックの位相が最適ではないものとなる。図１６は、環境変化によるクロックの位相変化を示す図である。

図１６の上段に示すように、位相調整直後では、クロックの立ち上がり、立ち下がりのタイミングが、ＦＦ入力データのデータ波形の中心に調整されている。しかし、図１６の中段に示すように、一定時間経過すると、環境変化により、クロックの立ち上がり、立ち下がりのタイミングが、ＦＦ入力データのデータ波形の中心からずれてしまう。

クロックの立ち上がり、立ち下がりのタイミングが、ＦＦ入力データのデータ波形の中心からずれると、受信ＬＳＩ６０は、データを適切に受信することができないので、データ転送が開始された後にも、定期的に、クロックの位相を調整することが望ましい。従って、従来の送信ＬＳＩ５０、受信ＬＳＩ６０は、データ転送が開始された場合でも、所定時間毎にクロックの位相の再調整を実行している。

図１６の下段に示すように、クロックの位相の再調整を実行することで、クロックの立ち上がり、立ち下がりのタイミングが、ＦＦ入力データのデータ波形の中心に調整される。送信ＬＳＩ５０、受信ＬＳＩ６０が、クロックの位相の再調整を実行する場合には、データ転送を一旦中断して、位相の再調整を実行する。

特開２００６−５０１０２号公報

しかしながら、上述した従来の技術では、所定の時間毎にデータ転送を中断し、クロックの位相調整を実行しているため、一時的にデータ転送が滞ってしまい、データ転送率が低下してしまうという問題があった。

データ転送率が低下すると、送信ＬＳＩ５０、受信ＬＳＩ６０を有するシステム全体の性能低下を招くこととなるので、データ転送を滞らせること無く、クロックの位相を最適に保つことが重要な課題となっている。

開示の技術は、上記に鑑みてなされたものであって、データ転送を滞らせること無く、クロックの位相を最適に保つことが出来るデータ転送装置、データ送信装置、データ受信装置および制御方法を提供することを目的とする。

このデータ転送装置は、Ｎビット幅（Ｎは正の整数）の伝送路を介してデータを送信するデータ送信装置と、前記伝送路を介して前記データを受信するデータ受信装置を有するデータ転送装置において、前記データ送信装置は、クロックを出力するクロック出力部と、Ｘビット幅（Ｘは、Ｎ＞Ｘを満たす正の整数）の転送データを生成する転送データ生成部と、前記Ｎビット幅の伝送路が有するＮ本の伝送線のうち、（Ｎ−Ｘ）本の伝送線間の位相を調整する（Ｎ−Ｘ）ビット幅の位相調整データを生成する位相調整データ生成部と、前記クロックの出力に応じて、前記Ｘビット幅の転送データと前記（Ｎ−Ｘ）ビット幅の位相調整データを、Ｎビット幅のデータとして出力するデータ出力部を有し、前記データ受信装置は、前記データ受信装置における位相調整を制御する位相調整指示部と、前記クロックを入力して受信クロックを出力するクロック入力部と、前記Ｎビット幅のデータを入力するデータ入力部と、前記データ入力部が入力する前記Ｎビット幅のデータのうち、前記Ｘビット幅の転送データを保持する転送データ保持部と、前記データ入力部が入力する前記Ｎビット幅のデータのうち、前記（Ｎ−Ｘ）ビット幅の位相調整データを、位相調整後クロックを用いて保持する位相調整データ保持部と、前記位相調整データ保持部が保持する前記位相調整データと、前記位相調整指示部の制御に基づいて、位相設定値を出力する位相設定部と、前記受信クロックと前記位相設定値を入力し、前記位相設定値に基づいて前記受信クロックの位相が調整された位相調整後クロックを出力する位相調整部を有することを要件とする。

データ転送を滞らせること無く、クロックの位相を最適に保つことが出来る。

図１は、本実施例にかかる送信ＬＳＩと受信ＬＳＩの概要を説明するための図である。 図２は、本実施例にかかる送信ＬＳＩと受信ＬＳＩの構成の一例を示す図である。 図３は、再調整のタイミングを説明するための図である。 図４は、送信ＬＳＩの処理手順を示すフローチャートである。 図５は、受信ＬＳＩの処理手順を示すフローチャートである。 図６は、従来技術における通常運用時および位相調整時の各種信号、データ線１〜Ｎの状態を示す図である。 図７は、本実施例における通常運用時および位相調整時の各種信号、データ線１〜Ｎの状態を示す図である。 図８は、その他の送信ＬＳＩ、受信ＬＳＩの構成を示す図である。 図９は、複数の送信ＬＳＩと受信ＬＳＩとを有するシステムの構成を示す図である。 図１０は、従来のシステム構成を示す図である。 図１１は、送信ＬＳＩと受信ＬＳＩとの接続関係を示す図である。 図１２は、従来の送信ＬＳＩと受信ＬＳＩの構成を示す図である。 図１３は、位相調整回路の構成の一例を示す図である。 図１４は、位相調整制御回路の構成の一例を示す図である。 図１５は、従来の位相調整を説明するための図である。 図１６は、環境変化によるクロックの位相変化を示す図である。

符号の説明

１０ａ，１０ｂ システムボード
２０ａ，２０ｂ ＩＯボード
３０ クロスバ
４０，３００ システム管理装置
５０，１００，４００，６００ａ，６００ｂ，６００ｃ 送信ＬＳＩ
６０，２００，５００，７００ 受信ＬＳＩ
５１，６７，４０１，５０１ 縮退処理部
５２，１０１ 送信データ処理部
５３，１０２ パタン生成部
５４，１０５ 位相調整制御回路
５５−ｊ，１０６−ｊ データ選択回路
５６，１０７ ＰＬＬ
５７−ｊ、６３−ｊ，１０８−ｊ，２０３−ｊ ラッチ
５８，１０９ クロック出力回路
５９−ｊ，１１０−ｊ データ出力回路
６１，２０１ クロック入力回路
６２−ｊ，２０２−ｊ データ入力回路
６４−ｊ，２０４−ｊ 位相調整回路
６４ａ バッファ回路
６４ｂ デコーダ
６４ｃ スイッチ
６４ｄ キャパシタ
６５−ｊ、２０５−ｊ 位相調整制御回路
６５ａ 期待値生成部
６５ｂ データ比較部
６５ｃ 制御部
６６ 位相調整指示回路
６７ 縮退処理部
６８ 受信データ処理部
１０１ａ バッファ
１０３ 使用率監視部
１０４ 再調整タイミング制御部
１０５ａ 使用ビット制御部
１０５ｂ データパタン制御部
２０６ 位相調整指示回路
２０７ 受信データ処理部
７０１ クロックＳＷ
７０２−ｊ 信号線ＳＷ

以下に、本願の開示するデータ転送装置、データ送信装置、データ受信装置および制御方法の実施例を図面に基づいて詳細に説明する。なお、この実施例によりこの発明が限定されるものではない。

まず、本実施例にかかる送信ＬＳＩと受信ＬＳＩの概要について説明する。図１は、本実施例にかかる送信ＬＳＩと受信ＬＳＩの概要を説明するための図である。図１に示すように、本実施例にかかる送信ＬＳＩ１００と受信ＬＳＩ２００は、Ｎ（Ｎは正の整数）本の信号線により接続されている。

データ転送中に、位相調整を実行する場合には、送信ＬＳＩ１００および受信ＬＳＩ２００は、Ｎ本の信号線の一部を一時的に位相調整に使用し、残りの信号線をデータ転送に使用する。例えば、図１に示すように、送信ＬＳＩ１００および受信ＬＳＩ２００は、Ｎ／２本の信号線を用いて、データ転送を継続し、残りのＮ／２本の信号線を用いて、位相調整を実行する。このように、一部の信号線を用いて、クロックの位相調整を実行することで、データ転送を滞らせること無く、クロックの位相を最適に保つことができる。

次に、本実施例にかかる送信ＬＳＩ１００と受信ＬＳＩ２００の構成について説明する。図２は、本実施例にかかる送信ＬＳＩ１００と受信ＬＳＩ２００の構成の一例を示す図である。図２に示すように、送信ＬＳＩ１００および受信ＬＳＩ２００は、システム管理装置３００に接続されている。

送信ＬＳＩ１００は、送信データ処理部１０１、パタン生成部１０２、使用率監視部１０３、再調整タイミング制御部１０４、位相調整制御回路１０５、データ選択回路１０６−１〜１０６−Ｎ、ＰＬＬ１０７、ラッチ（フリップフロップ回路）１０８−１〜１０８−Ｎ、クロック出力回路１０９、データ出力回路１１０−１〜１１０−Ｎを有する。

また、受信ＬＳＩ２００は、クロック入力回路２０１、データ入力回路２０２−１〜２０２−Ｎ、ラッチ（フリップフロップ回路）２０３−１〜２０３−Ｎ、位相調整回路２０４−１〜２０４−Ｎ、位相調整制御回路２０５−１〜２０５−Ｎ、位相調整指示回路２０６、受信データ処理部２０７を有する。

以下において、送信ＬＳＩ１００の各構成の説明を行った後に、受信ＬＳＩ２００の各構成の説明を行う。送信データ処理部１０１は、送信データを保持するバッファ１０１ａを有し、バッファ１０１ａに格納された送信データをデータ選択回路１０６に出力する処理部である。

また、送信データ処理部１０１は、位相調整時に、位相調整制御回路１０５から使用ビット選択信号を取得する。この使用ビット選択信号は、送信データのデータ幅を識別する情報である。送信データ処理部１０１は、使用ビット選択信号に基づいて、送信データを出力するデータ選択回路を判定し、判定したデータ選択回路に送信データを出力する。

パタン生成部１０２は、トレーニングパターンを生成し、生成したトレーニングパターンをデータ選択回路１０６−１〜１０６−Ｎに出力する処理部である。

使用率監視部１０３は、バッファ１０１ａのバッファ使用率を監視する処理部である。例えば、使用率監視部１０３は、バッファ１０１ａの最大記憶容量と、バッファ１０１ａのリードポイントとライトポイントに挟まれたデータ量とを基にして、バッファ使用率を算出する。使用率管理部１０３は、定期的にバッファ使用率を算出し、算出したバッファ使用率を再調整タイミング制御部１０４に出力する。

再調整タイミング制御部１０４は、最後に位相調整を実行してからの時間と、バッファ使用率を基にして、再度位相調整を実行するタイミングと、位相調整に用いる信号線の本数を判定する処理部である。再調整タイミング制御部１０４は、再度位相調整を実行するタイミングと、位相調整に用いる信号線の本数をシステム管理装置３００に出力する。

図３は、再調整のタイミングを説明するための図である。図３に示すように、送信ＬＳＩ１００、受信ＬＳＩ２００は、前回の位相調整が終了してから最大の位相調整周期Ｘの間に次の位相調整を行い、伝送エラーを発生させないようにする必要がある。再調整タイミング制御部１０４は、最小の通常運用時間Ｙ（Ｙ＜Ｘ）を設定し、最小の通常運用時間Ｙ経過後、Ｘ経過するまでの間に、全信号線の位相再調整を行うタイミングを判定する。なお、最小の通常運用時間とは、前回の位相調整が終了した後に、位相調整を行うことなく、データ転送を実行する最低限の運用時間を示す。

ここで、位相再調整の各タイミングについて説明する。まず、前回の位相調整が行われてからの時間を計時し、最小の通常運用時間Ｙを経過した時点で、バッファ使用率が０％の場合について説明する（例えば、図３のＢに対応）。この場合、データ転送を停止しても性能低下は起きないので、再調整タイミング制御部１０４は、全ての信号線で位相調整を行うと判定し、判定結果をシステム管理装置３００に出力する。

前回の位相調整が行われてからの時間を計時し、最小の通常運用時間Ｙを経過してから、次の運用時間となるまでの時間が、最大の位相調整時間Ｚとなった場合に、バッファ使用率が１００％の場合について説明する（図３のＡに対応）。ここで、最大の位相調整時間とは、位相調整が完了するまでの最大時間を示す。この場合、再調整タイミング制御部１０４は、全ての信号線で位相調整を行うと判定し、判定結果をシステム管理装置３００に出力する。

前回の位相調整が行われてからの時間を計時し、最小の通常運用時間Ｙを経過してから、次の運用時間となるまでの間に、バッファ使用率が１００％を下回った場合について説明する（図３のＣに対応）。この場合、再調整タイミング制御部１０４は、Ｎ／２本の信号線で位相調整を行うと判定し、判定結果をシステム管理装置３００に出力する。

位相調整制御回路１０５は、位相調整を制御する回路であり、使用ビット制御部１０５ａとデータパタン制御部１０５ｂを有する。使用ビット制御部１０５ａは、システム管理装置３００から、位相再調整を行う信号線の本数と位相再調整を行うタイミングの情報を取得した場合に、位相再調整を行う信号線の本数に基づいて、使用ビット選択信号を送信データ処理部１０１に出力する。

例えば、Ｎ／２本の信号線で位相調整を行う場合には、使用ビット制御部１０５ａは、はじめに、データ幅「１〜Ｎ／２」を通知する使用ビット選択信号を送信データ処理部１０１に出力する。かかる使用ビット選択信号を取得した送信データ処理部１０１は、データ１〜Ｎをデータ選択回路１０６−１〜１０６−Ｎ／２に出力する。

そして、所定時間経過後、使用ビット制御部１０５ａは、データ幅「Ｎ／２＋１〜Ｎ」を通知する使用ビット選択信号を送信データ処理部１０１に出力する。かかる使用ビット選択信号を取得した送信データ処理部１０１は、データ１〜Ｎをデータ選択回路１０６−Ｎ／２＋１〜１０６−Ｎに出力する。

なお、全ての信号線で位相調整を行う場合には、使用ビット制御部１０５ａは、データ幅「１〜Ｎ」を通知する使用ビット選択信号を送信データ処理部１０１に出力する。かかる使用ビット選択信号を取得した送信データ処理部１０１は、データ１〜Ｎをデータ選択回路１０６−１〜１０６−Ｎに出力する。

データパタン制御部１０５ｂは、システム管理装置３００から、位相再調整を行う信号線の本数と位相再調整を行うタイミングの情報を取得した場合に、位相再調整を行う信号線の本数に基づいて、使用ビット選択信号を送信データ処理部１０１に出力する。

例えば、Ｎ／２本の信号線で位相調整を行う場合には、データパタン制御部１０５ｂは、はじめに、送信データ選択信号をデータ選択回路１０６−１〜１０６＋Ｎ／２に出力する。そして、所定時間経過後、データパタン制御部１０５ｂは、送信データ選択信号をデータ選択回路１０６−Ｎ／２＋１〜１０６−Ｎに出力する。なお、全ての信号線で位相調整を行う場合には、データパタン制御部１０５ｂは、送信データ選択信号の出力を停止する。

データ選択回路１０６−ｊ（ｊは１以上、Ｎ以下の正の整数；以下のｊも同様）は、送信データおよびトレーニングパターンを取得し、送信データ選択信号の受信有無に基づいて、送信データまたはトレーニングパターンをラッチ１０８−ｊに出力する回路である。具体的に、データ選択回路１０６−ｊは、データパタン制御部１０５ｂから送信データ選択信号を取得している場合には、送信データをラッチ１０８−ｊに出力する。一方、送信データ選択信号を受信していない場合には、トレーニングパターンをラッチ１０８−ｊに出力する。

ＰＬＬ１０７は、クロックを生成し、生成したクロックをラッチ１０８−１〜１０８−Ｎ、クロック出力回路１０９に出力する装置である。ラッチ１０８−ｊは、クロックの立ち上がり、立ち下がりにあわせてデータ（送信データまたはトレーニングパターン）を取得し、取得したデータをデータ出力回路１１０−ｊに出力する回路である。

クロック出力回路１０９は、ＰＬＬ１０７から取得したクロックを受信ＬＳＩ２００のクロック入力回路２０１に送信する回路である。データ出力回路１１０−ｊは、ラッチ１０８−ｊから取得したデータ（送信データまたはトレーニングパターン）を受信ＬＳＩ２００のデータ入力回路２０２−ｊに送信する回路である。

次に、受信ＬＳＩ２００の構成の説明に移行する。クロック入力回路２０１は、送信ＬＳＩ１００のクロック出力回路１０９からクロックを受信し、受信したクロックを位相調整回路２０４−１〜２０４−Ｎに出力する回路である。

データ入力回路２０２−ｊは、送信ＬＳＩ１００のデータ出力回路１１０−ｊからデータ（送信データまたはトレーニングパターン）を受信し、受信したデータをラッチ２０３−ｊに出力する回路である。

ラッチ２０３−ｊは、調整後のクロックを位相調整回路２０４−ｊから取得し、クロックの立ち上がり、立ち下がりにあわせて、データ入力回路２０２−ｊから取得したデータを位相調整制御回路２０５−ｊ、受信データ処理部２０７に出力する回路である。

位相調整回路２０４−ｊは、位相調整制御回路２０５−ｊから取得するＴＡＰ値（位相の調整値）に基づいて、クロック入力回路２０１から取得するクロックの位相を調整し、調整後のクロックをラッチ２０３−ｊに出力する回路である。なお、位相調整回路２０４−ｊの構成は、図１３に示した位相調整回路６４−ｊと同様である。

位相調整制御回路２０５−ｊは、位相調整指示回路２０６から調整指示を取得した場合に、ラッチ２０３−ｊからトレーニングパターンを取得し、取得したトレーニングパターンに基づいて、ＴＡＰ値を判定する回路である。位相調整制御回路２０５−ｊの構成は、図１４に示した位相調整制御回路６５−ｊと同様である。

位相調整指示部２０６は、システム管理装置３００から位相再調整を行う信号線の本数と、位相再調整を行うタイミングを受信した場合に、位相再調整を行う信号線の本数に応じて調整指示を位相調整制御回路２０５−１〜２０５−Ｎに出力する処理部である。

例えば、Ｎ／２本の信号線で位相調整を行う場合には、はじめに、位相調整指示回路２０６は、調整指示を位相調整制御回路２０５−Ｎ／２＋１〜２０５−Ｎに出力する。そして、所定時間経過後、位相調整指示回路２０６は、調整指示を位相調整制御回路２０５−１〜２０５−Ｎ／２に出力する。なお、全ての信号線で位相調整を行う場合には、位相調整指示回路２０６は、調整指示を位相調整制御回路２０５−１〜２０５−ｊに出力する。

また、位相調整指示回路２０６は、位相再調整を行う信号線の本数に基づいて、使用ビット選択信号を受信データ処理部２０７に出力する。例えば、Ｎ／２本の信号線で位相調整を行う場合には、データ幅「１〜Ｎ／２」を通知する使用ビット選択信号を受信データ処理部２０７に出力する。そして、所定時間経過後、位相調整指示回路２０６は、データ幅「Ｎ／２＋１〜Ｎ」を通知する使用ビット選択信号を受信データ処理部２０７に出力する。

受信データ処理部２０７は、使用ビット選択信号に基づいて、受信データを取得する処理部である。例えば、使用ビット選択信号に含まれるデータ幅が「１〜Ｎ／２」の場合には、ラッチ２０３−１〜２０３−Ｎ／２から受信データを取得する。使用ビット選択信号に含まれるデータ幅が「Ｎ／２＋１〜Ｎ」の場合には、ラッチ２０３−Ｎ／２＋１〜２０３−Ｎから受信データを取得する。

システム管理装置３００は、送信ＬＳＩ１００の再調整タイミング制御部１０４から位相再調整時の信号線の本数と、位相再調整のタイミングを取得した場合に、取得した信号線の本数と位相再調整のタイミングを送信ＬＳＩ１００、受信ＬＳＩ２００にブロードキャストする装置である。

次に、本実施例にかかる送信ＬＳＩ１００の処理手順と、受信ＬＳＩ２００の処理手順について説明する。図４は、送信ＬＳＩ１００の処理手順を示すフローチャートである。図４に示すように、送信ＬＳＩ１００において、クロック出力回路１０９が受信ＬＳＩ２００にクロックの送信を開始し（ステップＳ１０１）、使用率監視部１０３がバッファ使用率を算出する（ステップＳ１０２）。

再調整タイミング制御部１０４は、バッファ使用率を基にして位相再調整に用いる信号線の本数、位相再調整のタイミングを判定し（ステップＳ１０３）、判定結果をシステム管理装置３００に送信する（ステップＳ１０４）。

位相調整制御回路１０５が、システム管理装置３００から位相再調整に用いる信号線の本数、位相再調整のタイミングを受信し（ステップＳ１０５）、信号線の本数はＮ本か否かを判定する（ステップＳ１０６）。

位相再調整に用いる信号線の本数がＮ本の場合には（ステップＳ１０７，Ｙｅｓ）、送信ＬＳＩ１００はデータ転送を中断し（ステップＳ１０８）、全ての信号線からトレーニングパターンを送信する（ステップＳ１０９）。

一方、位相再調整に用いる信号線の本数がＮ本未満の場合には（ステップＳ１０７，Ｎｏ）、送信ＬＳＩ１００は、Ｘビット幅の送信データを受信ＬＳＩ２００に送信し（ステップＳ１１０）、Ｎ本の信号線のうち、（Ｎ−Ｘ）本の信号線にトレーニングパターンを送信する（ステップＳ１１１）。

そして、送信ＬＳＩ１００は、（Ｎ−Ｘ）本の信号線の位相再調整が終了した場合に、（Ｎ−Ｘ）ビット幅の送信データを受信ＬＳＩに送信し（ステップＳ１１２）、残りのＸ本の信号線にトレーニングパターンを送信する（ステップＳ１１３）。

図５は、受信ＬＳＩ２００の処理手順を示すフローチャートである。図５に示すように、受信ＬＳＩ２００において、クロック入力回路２０１がクロックの受信を開始し、位相調整回路が前回の位相調整にて設定されたＴＡＰ値を用いて、クロックの位相を調整し（ステップＳ２０１）、受信データ処理部２０７がＮビット幅の送信データを受信する（ステップＳ２０２）。

位相調整指示回路２０６が、システム管理装置３００から位相再調整に用いる信号線の本数、位相再調整のタイミングを受信し（ステップＳ２０３）、位相再調整に用いる信号線がＮ本であるか否かを判定する（ステップＳ２０４）。

位相再調整に用いる信号線の本数がＮ本の場合には（ステップＳ２０５，Ｙｅｓ）、受信ＬＳＩ２００はデータ転送を中断し（ステップＳ２０６）、全ての信号線からトレーニングパターンを受信し（ステップＳ２０７）、クロックの位相を再調整する（ステップＳ２０８）。

一方、位相再調整に用いる信号線がＮ本未満の場合には（ステップＳ２０５，Ｎｏ）、受信ＬＳＩ２００はＸビット幅の送信データを受信し（ステップＳ２０９）、Ｎ本の信号線のうち、（Ｎ−Ｘ）本の信号線からトレーニングパターンを受信し（ステップＳ２１０）、（Ｎ−Ｘ）本の信号線に対応したクロックの位相を再調整する（ステップＳ２１１）。

そして、受信ＬＳＩ２００は、（Ｎ−Ｘ）本の信号線の位相調整が終了した場合に、（Ｎ−Ｘ）ビット幅の送信データを受信し（ステップＳ２１２）、Ｘ本の信号線からトレーニングパターンを送信し（ステップＳ２１３）、Ｘ本の信号線に対応したクロックの位相を再調整する（ステップＳ２１４）。

図４および図５に示したように、送信ＬＳＩ１００および受信ＬＳＩ２００は、位相を再度調整する場合に、一部の信号線を用いてクロックの位相調整を実行するので、データ転送を滞らせること無く、クロックの位相を最適に保つことが出来る。

次に、通常運用時および位相調整時の各種信号（使用ビット選択信号、送信データ選択信号）、データ線１〜Ｎの状態について説明する。図６は、従来技術における通常運用時および位相調整時の各種信号、データ線１〜Ｎの状態を示す図である。

図６に示すように、従来の送信ＬＳＩ５０は、通常運用時において、使用ビット選択信号は、データ１〜Ｎ（送信データがＮビット幅）となる。送信データ選択信号がデータ選択回路５５−１〜５５−Ｎに送信される。

また、信号線１〜Ｎ／２には、データ１〜Ｎ／２が送信され、信号線Ｎ／２＋１〜Ｎには、データＮ／２＋１〜Ｎが送信される。位相再調整時には、送信データ選択信号が、データ１〜Ｎに送信されず、信号線１〜Ｎには、トレーニングパターンが送信される。

図７は、本実施例における通常運用時および位相調整時の各種信号、データ線１〜Ｎの状態を示す図である。図７に示すように、本実施例における送信ＬＳＩ１００は、通常運用時において、使用ビット選択信号は、データ１〜Ｎ（送信データがＮビット幅）となる。

また、送信データ選択信号がデータ選択回路１０６−１〜１０６−Ｎに送信される。また、信号線１〜Ｎ／２には、データ１〜Ｎ／２が送信され、信号線Ｎ／２＋１〜Ｎには、データＮ／２＋１〜Ｎが送信される。

位相再調整１を実行する場合には、使用ビット選択信号は、データＮ／２＋１〜Ｎとなり、送信データ選択信号が、データ選択回路１０６−Ｎ／２＋１〜１０６−Ｎに送信される。そして、信号線１〜Ｎ／２には、トレーニングパターンが送信され、信号線Ｎ／２＋１〜Ｎには、データ１〜Ｎが送信される。

位相再調整２を実行する場合には、使用ビット選択信号は、データ１〜Ｎ／２となり、送信データ選択信号が、データ選択回路１０６−１〜１０６−Ｎ／２に送信される。そして、信号線Ｎ／２＋１〜Ｎには、トレーニングパターンが送信され、信号線１〜Ｎ／２には、データ１〜Ｎが送信される。

上述してきたように、本実施例にかかる送信ＬＳＩ１００および受信ＬＳＩ２００は、データ転送中に、位相調整を実行する場合に、Ｎ本の信号線の一部を一時的に位相調整に使用し、残りの信号線をデータ転送に使用するので、データ転送を滞らせること無く、クロックの位相を最適に保つことができる。

ところで、図２に示した、送信ＬＳＩ１００、受信ＬＳＩ２００は、図１２に示した送信ＬＳＩ５０、受信ＬＳＩ６０と同様にして、縮退処理部を設けることにより、信号線に障害が発生した場合に、縮退処理を実行しても良い。

図８は、その他の送信ＬＳＩ４００、受信ＬＳＩ５００の構成を示す図である。図８に示すように、送信ＬＳＩ４００は、送信ＬＳＩ１００の各機能部に加えて、縮退処理部４０１と、ＯＲ回路４０２を有している。

縮退処理部４０１は、信号線１〜Ｎを監視し、障害の発生していない信号線に対応した使用ビット選択信号をＯＲ回路４０２に出力する。ＯＲ回路４０２は、縮退処理部４０１から取得する使用ビット選択信号と、使用ビット制御部１０５ａから取得する使用ビット選択信号とを基にして、障害の発生していない信号線のうち、送信データを送信する信号線に対応した使用ビット選択信号を送信データ処理部１０１に出力する。

縮退処理部５０１は、信号線１〜Ｎを監視し、障害の発生していない信号線に対応した使用ビット信号をＯＲ回路５０２に出力する。ＯＲ回路５０２は、縮退処理部５０１から取得する使用ビット選択信号と、位相調整指示回路２０６から取得する使用ビット選択信号とを基にして、障害の発生していない信号線のうち、送信データを受信する信号線に対応した使用ビット選択信号を受信データ処理部２０７に出力する。

また、本実施例では一例として、１つの送信ＬＳＩと一つの受信ＬＳＩとの間でクロックの位相を再調整する場合について説明したがこれに限定されるものではない。例えば、複数の送信ＬＳＩと一つの受信ＬＳＩとを接続し、受信ＬＳＩがデータ受信先を信号線毎に切り替えても良い。

図９は、複数の送信ＬＳＩと受信ＬＳＩとを有するシステムの構成を示す図（一例）である。図９に示すように、複数の送信ＬＳＩ６００ａ〜６００ｃが、受信ＬＳＩ７００に接続されている。送信ＬＳＩ６００ａ〜６００ｃの構成は、図２に示した送信ＬＳＩ１００と同様である。

受信ＬＳＩ７００は、クロックＳＷ７０１と、信号線ＳＷ７０２−１〜７０２−Ｎを有している。その他の構成は、図２に示した受信ＬＳＩ２００と同様である。クロックＳＷ７０１は、送信ＬＳＩ６００ａ〜６００ｃから送信されるクロックの内、いずれかのクロックを選択し、選択したクロックを、クロック入力回路２０１に出力する装置である。

信号線ＳＷ７０２−ｊは、クロックＳＷ７０１にあわせて、送信ＬＳＩ６００ａ〜６００ｃに接続された信号線からのデータを選択し、選択したデータをデータ入力回路２０２−ｊに出力する装置である。例えば、クロックＳＷ７０１が、送信ＬＳＩ６００ａのクロックを選択している場合には、送信ＬＳＩ６００ａのデータを選択し、データ入力回路２０２−ｊに出力する。

ところで、本実施例において説明した各処理のうち、自動的に行われるものとして説明した処理の全部または一部を手動的に行うこともでき、あるいは、手動的に行われるものとして説明した処理の全部あるいは一部を公知の方法で自動的に行うこともできる。この他、上記文書中や図面中で示した処理手順、制御手順、具体的名称、各種のデータやパラメータを含む情報については、特記する場合を除いて任意に変更することができる。

Claims (10)

1. Ｎビット幅（Ｎは正の整数）の伝送路を介してデータを送信するデータ送信装置と、前記伝送路を介して前記データを受信するデータ受信装置を有するデータ転送装置において、
   前記データ送信装置は、
   クロックを出力するクロック出力部と、
   Ｘビット幅（Ｘは、Ｎ＞Ｘを満たす正の整数）の転送データを生成する転送データ生成部と、
   前記Ｎビット幅の伝送路が有するＮ本の伝送線のうち、（Ｎ−Ｘ）本の伝送線間の位相を調整する（Ｎ−Ｘ）ビット幅の位相調整データを生成する位相調整データ生成部と、
   前記クロックの出力に応じて、前記Ｘビット幅の転送データと前記（Ｎ−Ｘ）ビット幅の位相調整データを、Ｎビット幅のデータとして出力するデータ出力部を有し、
   前記データ受信装置は、
   前記データ受信装置における位相調整を制御する位相調整指示部と、
   前記クロックを入力して受信クロックを出力するクロック入力部と、
   前記Ｎビット幅のデータを入力するデータ入力部と、
   前記データ入力部が入力する前記Ｎビット幅のデータのうち、前記Ｘビット幅の転送データを保持する転送データ保持部と、
   前記データ入力部が入力する前記Ｎビット幅のデータのうち、前記（Ｎ−Ｘ）ビット幅の位相調整データを、位相調整後クロックを用いて保持する位相調整データ保持部と、
   前記位相調整データ保持部が保持する前記位相調整データと、前記位相調整指示部の制御に基づいて、位相設定値を出力する位相設定部と、
   前記受信クロックと前記位相設定値を入力し、前記位相設定値に基づいて前記受信クロックの位相が調整された位相調整後クロックを出力する位相調整部を有することを特徴とするデータ転送装置。
2. 前記データ送信装置はさらに、
   転送データ生成部が生成する前記転送データを格納するバッファ部と、
   前記バッファ部が有するエントリ数に対する前記転送データが格納されるエントリ数の割合であるバッファ使用率を監視する使用率監視部と、
   前記データ出力部が出力する前記Ｘビット幅の転送データと前記（Ｎ−Ｘ）ビット幅の位相調整データのビット幅の割合を、前記バッファ使用率に基づいて変化させる使用ビット制御部を有することを特徴とする請求項１記載のデータ転送装置。
3. 前記データ送信装置はさらに、
   前記データ出力部が前記転送データを出力する転送期間の最小期間である最小データ転送期間と、前記データ出力部が前記位相調整データを出力する最大間隔である最大位相調整期間を計時する計時部を有し、
   前記データ出力部は、前記最小データ転送期間と前記最大位相調整期間に基づいて、前記位相調整データを出力することを特徴とする請求項１又は２記載のデータ転送装置。
4. 前記データ転送装置はさらに、
   前記位相調整指示部に対して前記位相調整を指示するシステム制御装置を有することを特徴とする請求項１〜３のいずれか１項に記載のデータ転送装置。
5. データを受信するデータ受信装置に接続されるとともに、Ｎビット幅（Ｎは正の整数）の伝送路を介して前記データを送信するデータ送信装置において、
   クロックを出力するクロック出力部と、
   Ｘビット幅（Ｘは、Ｎ＞Ｘを満たす正の整数）の転送データを生成する転送データ生成部と、
   前記Ｎビット幅の伝送路が有するＮ本の伝送線のうち、（Ｎ−Ｘ）本の伝送線間の位相を調整する（Ｎ−Ｘ）ビット幅の位相調整データを生成する位相調整データ生成部と、
   前記クロックの出力に応じて、前記Ｘビット幅の転送データと前記（Ｎ−Ｘ）ビット幅の位相調整データを、Ｎビット幅のデータとして出力するデータ出力部をを有することを特徴とするデータ送信装置。
6. 前記データ送信装置はさらに、
   転送データ生成部が生成する前記転送データを格納するバッファ部と、
   前記バッファ部が有するエントリ数に対する前記転送データが格納されるエントリ数の割合であるバッファ使用率を監視する使用率監視部と、
   前記データ出力部が出力する前記Ｘビット幅の転送データと前記（Ｎ−Ｘ）ビット幅の位相調整データのビット幅の割合を、前記バッファ使用率に基づいて変化させる使用ビット制御部を有することを特徴とする請求項５記載のデータ送信装置。
7. 前記データ送信装置はさらに、
   前記データ出力部が前記転送データを出力する転送期間の最小期間である最小データ転送期間と、前記データ出力部が前記位相調整データを出力する最大間隔である最大位相調整期間を計時する計時部を有し、
   前記データ出力部は、前記最小データ転送期間と前記最大位相調整期間に基づいて、前記位相調整データを出力することを特徴とする請求項５又は６記載のデータ送信装置。
8. Ｎビット幅（Ｎは正の整数）の伝送路を介して、データ送信装置が送信するデータを受信するデータ受信装置において、
   位相調整を制御する位相調整指示部と、
   前記データ送信装置が出力するクロックを入力して受信クロックを出力するクロック入力部と、
   前記データ送信装置が出力する前記Ｎビット幅のデータを入力するデータ入力部と、
   前記データ入力部が入力する前記Ｎビット幅のデータのうち、前記Ｘビット幅の転送データを保持する転送データ保持部と、
   前記データ入力部が入力する前記Ｎビット幅のデータのうち、前記（Ｎ−Ｘ）ビット幅の位相調整データを、位相調整後クロックを用いて保持する位相調整データ保持部と、
   前記位相調整データ保持部が保持する前記位相調整データと、前記位相調整指示部の制御に基づいて、位相設定値を出力する位相設定部と、
   前記受信クロックと前記位相設定値を入力し、前記位相設定値に基づいて前記受信クロックの位相が調整された位相調整後クロックを出力する位相調整部を有することを特徴とするデータ受信装置。
9. 前記データ受信装置は、
   前記位相調整指示部に対して前記位相調整を指示するシステム制御装置に接続されることを特徴とする請求項８記載のデータ受信装置。
10. Ｎビット幅（Ｎは正の整数）の伝送路を介してデータを送信するデータ送信装置と、前記伝送路を介して前記データを受信するデータ受信装置を有するデータ転送装置の制御方法において、
    前記データ送信装置が有するクロック出力部が、クロックを出力するステップと、
    前記データ送信装置が有する転送データ生成部が、Ｘビット幅（Ｘは、Ｎ＞Ｘを満たす正の整数）の転送データを生成するステップと、
    前記データ送信装置が有する位相調整データ生成部が、前記Ｎビット幅の伝送路が有するＮ本の伝送線のうち、（Ｎ−Ｘ）本の伝送線間の位相を調整する（Ｎ−Ｘ）ビット幅の位相調整データを生成するステップと、
    前記データ送信装置が有するデータ出力部が、前記クロックの出力に応じて、前記Ｘビット幅の転送データと前記（Ｎ−Ｘ）ビット幅の位相調整データを、Ｎビット幅のデータとして出力するステップと、
    前記データ受信装置が有する位相調整指示部が、前記データ受信装置における位相調整を制御するステップと、
    前記データ受信装置が有するクロック入力部が、前記クロックを入力して受信クロックを出力するステップと、
    前記データ受信装置が有するデータ入力部が、前記Ｎビット幅のデータを入力するステップと、
    前記データ受信装置が有する転送データ保持部が、前記データ入力部が入力する前記Ｎビット幅のデータのうち、前記Ｘビット幅の転送データを保持するステップと、
    前記データ受信装置が有する位相調整データ保持部が、前記データ入力部が入力する前記Ｎビット幅のデータのうち、前記（Ｎ−Ｘ）ビット幅の位相調整データを、位相調整後クロックを用いて保持するステップと、
    前記データ受信装置が有する位相設定部が、前記位相調整データ保持部が保持する前記位相調整データと、前記位相調整指示部の制御に基づいて、位相設定値を出力するステップと、
    前記データ受信装置が有する位相調整部が、前記受信クロックと前記位相設定値を入力し、前記位相設定値に基づいて前記受信クロックの位相が調整された位相調整後クロックを出力するステップを有することを特徴とするデータ転送装置の制御方法。

Images