CN100365935C - 电压发生电路、电压发生装置、半导体器件及其驱动方法 - Google Patents

电压发生电路、电压发生装置、半导体器件及其驱动方法 Download PDF

Info

Publication number
CN100365935C
CN100365935C CNB038246007A CN03824600A CN100365935C CN 100365935 C CN100365935 C CN 100365935C CN B038246007 A CNB038246007 A CN B038246007A CN 03824600 A CN03824600 A CN 03824600A CN 100365935 C CN100365935 C CN 100365935C
Authority
CN
China
Prior art keywords
voltage
switch
terminal
output
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB038246007A
Other languages
English (en)
Other versions
CN1689230A (zh
Inventor
丰田健治
上田路人
森本廉
森田清之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1689230A publication Critical patent/CN1689230A/zh
Application granted granted Critical
Publication of CN100365935C publication Critical patent/CN100365935C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)
  • Electronic Switches (AREA)
  • Logic Circuits (AREA)
  • Dc-Dc Converters (AREA)

Abstract

电压发生电路包含：电容器(4)、与电容器(4)串联连接的强电介质电容器(6)、输出端子(11)、使输出端子(11)接地的电容器(10)、电源电压供给端子(13)、连接电源电压供给端子(13)和2只电容器(4、6)的连接结点(N1)的开关(1)、以及连接连接结点(N1)和输出端子(11)的开关(9)。在第1期间，在使开关(1)及(9)为断开状态的状态下，使端子(3)接地，并把电源电压供给端子(7)，在第2期间，把电源电压供给端子(3)，且使开关(9)为导通状态，在第3期间，使开关(9)为断开状态，使开关(1)为导通状态，且使端子(7)接地，在第4期间，把电源电压供给端子(7)，从前述第1期间直到前述第4期间顺序重复进行。

Description

电压发生电路、电压发生装置、半导体器件及其驱动方法
技术领域
本发明涉及具有使输入的电压升压功能的电压发生电路、电压发生装置及使用该装置的半导体装置及其驱动方法。
背景技术
近年，通过多只MIS晶体管集成构成的LSI的微细化正在快速发展。在MIS晶体管中，大体遵循比例换算规则，使微细化处于进展中，与此相伴，栅极氧化膜已变得极薄。因此，为防止通过栅极氧化膜的泄漏电流增加或可靠性降低，要求电源电压的低电压化。例如，按照最小栅极长度为0.13μm的法则，栅极氧化膜厚度薄为1.5～1.9nm，电源电压低为1.2～1.5V。在MIS晶体管的栅极电位与源极电位相等的情况下，漏极电位只比源极电位低阈值部分，产生阈值损失。据此，有使信号的逻辑振幅变小，引起可靠性下降的危险。
为了抑制这样的可靠性下降，使用供给升压电压的方法是可效的。通过使用升压手段，对MIS晶体管的栅极供给比电源电压还高的电压，防止阈值损失是可能的。可是，希望通过单一电源完成1个系统的供电，准备独立的多种电源是无效率的。作为解决该问题的现有技术有从电源电压生成升压电压的自益(bootstrap)电路。
第14图是示出现有技术的自益电路构成的电路图。第14图所示的自益电路具有作为具有施加来自输入端子110的输入信号Vin的栅极的n沟道型MISFET的第一MIS晶体管101和作为连接在供给电源电压Vdd的电源线N101和第一MIS晶体管101的漏极之间的n沟道型MISFET的第二MIS晶体管102，连接用于作为第一MIS晶体管101和第二MIS晶体管102之间的连接部的结点N102(连接第一MIS晶体管101漏极和第二MIS晶体管源极的结点)输出输出电压Vout的输出端子111。而且，在第二MIS晶体管102的栅极和电源线N101之间配备有作为在栅极上施加电源电压Vdd的n沟道型MISFET的第三MIS晶体管103的同时，在作为第二MIS晶体管102的栅极及第三MIS晶体管103的源极的连接部的结点103和结点N102之间配备有自益电路用的电容器104。在输出端子111和接地之间连接负载电容器105。这样一来，通过设置电容器104及第三MIS晶体管103，以便使第二MIS晶体管102的栅极为高电压，成为悬浮状态(floating)，使第二MIS晶体管102的栅极电压上升到大于等于电源电压是可能的。而且，如以下说明所示，可使结点N102的电压，即，从输出端子111输出的输出电压Vout保持在电源电压Vdd成为可能。
第15图是示出输入电压Vin、输出电压Vout、连接结点N103的电压Vbt的时间变化的图。因为在输入电压Vin为5V时，第一MIS晶体管101为导通状态，所以输出电压Vout成为0V。这时，连接结点N103的电压Vbt只比电源电压Vdd低第三MIS晶体管103的阈值Vt3部分的值(Vdd-Vt3)。随后，一旦使输入电压Vin从5V变化为0V，则由于第一MIS晶体管101移到断开状态，所以输入电压Vout上升。伴随着输出电压Vout上升，通过电容器104，连接结点N103的电压Vbt也上升。而且，一旦电压Vbt上升到(Vdd-Vt3)以上，则第三MIS晶体管103成为断开状态，第二MIS晶体管102的栅极成为悬浮状态。最终，连接结点N103的电压Vbt上升直到(2Vdd-Vt3)。而且，由于在第二MIS晶体管102的栅极上施加足够高的电压，输出电压Vout没有阈值损失地上升直到电源电压Vdd(＝5V)。
可是，为了在上述现有技术的自益电路上因漏电而减少电容器104的电荷，存在所谓难以长时间期间使连接结点N103的电压保持在电源电压以上的升压状态的问题。此外，如果在连接结点N103的电压Vbt上升中，电压Vbt成为悬浮状态，则存在所谓通过第二及第三MIS晶体管102、103各部中存在的寄生电容或寄生电阻的影响使电压Vbt不稳定的问题。
发明内容
本发明的目的是提供通过利用与上述现有技术的升压电路不同的升压机构，可长时间稳定地保持升压状态的电压发生电路、电压发生装置以及使用它的半导体装置及其驱动方法。
为了达到上述目的的第一本发明的电压发生电路具有：第一电容器、与该第一电容器串联连接的作为强电介质电容器的第二电容器、输出端子、使该输出端子接地的第三电容器、电源电压供给端子、连接所述第一电容器及第二电容器的连接结点和所述电源电压供给端子的第一开关、以及连接所述连接结点和所述输出端子的第二开关，在第1期间，在使所述第一开关及所述第二开关为断开状态的状态下，与所述第一电容器的所述连接结点对置的第一端子接地，同时，对与所述第二电容器的所述连接结点对置的第二端子供给电源电压，在所述第1期间后接着的第2期间，在所述第一端子上供给电源电压，而且使所述第二开关为导通状态，在所述第2期间后接着的第3期间，使所述第一开关为导通状态，所述第二开关为断开状态，而且使所述第二端子接地，在所述第3期间后接着的第4期间，在所述第二端子上供给电源电压，从所述第1期间直到第4期间为止重复进行。
用于达到上述目的的第一本发明的电压发生电路的驱动方法，在上述第一本发明的电压发生电路中，包含使所述第一端子接地，在所述第二端子上供给电源电压，而且使所述第一开关及所述第二开关为断开状态的第1期间；在该第1期间之后，在所述第一端子上供给电源电压，而且使所述第二开关为导通状态的第2期间；在该第2期间之后，使所述第一开关为导通状态，使所述第二开关为断开状态，而且使所述第二端子接地的第3期间；和在该第3期间之后，在所述第二端子上供给电源电压的第4期间，从所述第1期间直到所述第4期间为止重复进行。
用于达到上述目的的第一本发明的电压发生装置，具有：第一本发明的电压发生电路；使所述第一开关及所述第二开关为断开状态，使所述第一端子接地，而且在把电源电压供给所述第二端子之后，把电源电压供给所述第一端子，而且使第二开关为导通状态，其后，使所述第一开关以及所述第二开关分别为导通、断开状态，而且使所述第二端子接地，进而在其后，把在所述第二端子上供给电源电压的驱动信号供给所述电压发生电路的控制部；和检测所述输出端子输出电压的电压检测部，所述电压检测部把与检测出的所述输出电压对应的控制信号输出到所述控制部，所述控制部根据所述控制信号输出或停止所述驱动信号。
用于达到上述目的的第一本发明的电压发生装置的驱动方法，该电压发生装置具有第一本发明所述的电压发生电路、把驱动信号供给至该电压发生电路的控制部、和把控制信号供给至该控制部的电压检测部，其特征在于，包含以下所示步骤，即：所述电压检测部检测所述电压发生电路的所述输出端子的输出电压的检测步骤；所述电压检测部在所述输出电压小于等于第一值的情况下，把输出所述驱动信号的许可信号输出到所述控制部，在所述输出电压变为大于等于第二值为止，维持所述许可信号输出的许可步骤；所述控制部在接收了所述许可信号的情况下，把所述驱动信号输出到所述电压发生电路的驱动步骤；所述电压检测部在所述输出电压大于等于所述第二值的情况下，把停止所述驱动信号的输出的停止信号输出到所述控制部，在所述输出电压变为小于等于所述第一值为止，维持所述停止信号的输出的禁止步骤，和所述控制部在接收了所述停止信号的情况下，向所述电压发生电路停止所述驱动信号的输出的停止步骤。
用于达到上述目的的第二本发明的电压发生装置，具有：第一本发明所述的电压发生电路；使所述第一开关及所述第二开关为断开状态，使所述第一端子接地，而且在把电源电压供给所述第二端子之后，把电源电压供给所述第一端子，而且使第二开关为导通状态，其后，使所述第一开关以及所述第二开关分别为导通、断开状态，而且使所述第二端子接地，进而在其后，把在所述第二端子上供给电源电压的驱动信号供给所述电压发生电路的控制部；和检测所述输出端子输出电压的电压检测部，所述电压检测部在检测出的所述输出电压小于等于预定值时输出预定信号，所述控制部把电源电压供给至所述第一端子及所述第二端子，而且在输出用于供给使所述第一开关为导通状态的电压以及使所述第二开关为断开状态的电压的驱动信号的状态下，输入所述预定信号的情况下，使所述第一端子接地，把电源电压供给至所述第二端子，而且输出用于供给使所述第一开关及所述第二开关为断开状态的电压的驱动信号。
用于达到上述目的的第3本发明的电压发生装置，具有：第一本发明所述的第一电压发生电路；由具有第四电容器、与该第四电容器串联连接的作为强电介质电容器的第五电容器、使所述输出端子接地的第六电容器、连接所述第四电容器及第五电容器的第二连接结点和所述电源电压供给端子的第三开关、及连接所述第二连接结点和所述输出端子的第四开关而构成的第二电压发生电路；使所述第一开关及所述第二开关为断开状态，使所述第一端子接地，而且把电源电压供给至所述第二端子之后，把电源电压供给至所述第一端子，而且使第二开关为导通状态，其后使所述第一开关及所述第二开关分别为导通、断开状态，而且使所述第二端子接地，进而其后把用于向所述第二端子供给电源电压的第一驱动信号供给至所述第一电压发生电路的第一控制部；使所述第三开关及所述第四开关为断开状态，使与所述第四电容器的所述第二连接结点对置的第三端子接地，而且在把电源电压供给至与所述第五电容器的所述第二连接结点对置的第四端子之后，把电源电压供给至所述第三端子，而且使第四开关为导通状态，其后使所述第三开关及所述第四开关分别为导通、断开状态，而且使所述第四端子接地，进而在其后，把用于将电源电压供给所述第四端子的第二驱动信号供给至所述第二电压发生电路的第二控制部；和检测所述输出端子的输出电压的电压检测部，所述第一驱动信号的输出定时和所述第二驱动信号的输出定时错开半周期，所述电压检测部把与检测出的所述输出电压对应的控制信号输出到所述第一控制部及第二控制部，所述第一控制部根据所述控制信号输出或停止所述第一驱动信号，所述第二控制部根据所述控制信号输出或停止所述第二驱动信号。
用于达到上述目的的第二本发明的电压发生装置的驱动方法是上述第3本发明的电压发生装置的驱动方法，该方法包含以下步骤，即：所述电压检测部检测所述输出端子的输出电压的检测步骤；所述电压检测部在检测出的所述输出电压小于等于第一值的情况下，把输出所述第一驱动信号及第二驱动信号的许可信号输出到所述第一控制部及第二控制部，直到所述输出电压成为大于等于第二值为止，维持所述许可信号的输出的许可步骤；所述电压检测部在所述输出电压大于等于所述第二值的情况下，把停止所述第一驱动信号及第二驱动信号输出的停止信号输出到所述第一控制部及第二控制部，直到所述输出电压成为小于等于所述第一值为止，维持所述停止信号的输出的禁止步骤；所述第一控制部在接收了所述许可信号的情况下，把所述第一驱动信号输出到所述第一电压发生电路的第一驱动步骤；所述第一控制部在接收了所述停止信号的情况下，停止把所述第一驱动信号输出到所述第一电压发生电路的第一停止步骤；所述第二控制部在接收了所述许可信号的情况下，以与所述第一驱动信号的输出定时错开半周期的定时，把所述第二驱动信号输出到所述第二电压发生电路的第二驱动步骤；和所述第二控制部在接收了所述停止信号的情况下，停止向所述第二电压发生电路的所述第二驱动信号的输出的第二停止步骤。
用于达到上述目的的第一本发明的半导体装置包含设置有第一本发明所述的电压发生电路的电压发生装置，第一旁路晶体管(passtransistor)，以及使所述电压发生装置的输出端子与所述第一旁路晶体管的第一栅极连接的第五开关；通过使所述第五开关成为导通状态，从所述电压发生装置的所述输出端子把电压供给至所述第一栅极，使所述第一旁路晶体管成为导通状态，使输入信号作为输出信号输出。
用于达到上述目的的第二本发明的半导体装置具有：存储单元、第六开关、和经该第六开关与所述存储单元的字线连接的、具有第一本发明所述的电压发生电路的电压发生装置，在所述存储单元的读出时，使所述第六开关成为导通状态。
用于达到上述目的的第3本发明的半导体装置，具有：包含第一本发明所述的电压发生电路的电压发生装置；通过MIS晶体管构成的逻辑电路；连接该逻辑电路和预定电压的、具有比所述MIS晶体管的阈值电压还大的阈值电压的高阈值的n沟道型MISFET；以及连接该高阈值的n沟道型MISFET的栅极和所述电压发生装置的第七开关；该第七开关在所述逻辑电路工作时成为导通状态，在所述逻辑电路待机时成为断开状态。
用于达到上述目的的第4本发明的半导体装置具有：包含第一本发明所述的电压发生电路的电压发生装置；通过MIS晶体管构成的逻辑电路；连接该逻辑电路和预定电压的、具有比所述MIS晶体管的阈值电压还大的阈值电压的高阈值的p沟道型MISFET；以及连接该高阈值的p沟道型MISFET的栅极和所述电压发生装置的第八开关；该第八开关在所述逻辑电路待机时成为导通状态，在所述逻辑电路工作时成为断开状态。
用于达到上述目的的第一本发明的半导体装置的驱动方法，它是驱动上述第3本发明的半导体装置的驱动方法；该方法包含：在所述逻辑电路动作时，使所述第七开关为导通状态，将来自所述电压发生装置的高电压供给至所述高阈值的n沟道型MISFET的栅极的工作步骤；和在所述逻辑电路待机时，使所述第七开关为断开状态，把比阈值低的电压供给至所述高阈值的n沟道型MISFET的栅极的待机步骤。
用于达到上述目的的第二本发明的半导体装置的驱动方法，它是驱动上述第4本发明的半导体装置的驱动方法，该方法包含：在所述逻辑电路待机时，使所述第八开关为导通状态，将来自所述电压发生装置的高电压供给至所述高阈值的p沟道型MISFET栅极的待机步骤；和在所述逻辑电路工作时，使所述第八开关为断开状态，把比阈值低的电压供给至所述高阈值的p沟道型MISFET的栅极的工作步骤。
附图说明
第1图是示出本发明的第1实施方式的电压发生电路的电路图。
第2图是用于说明第1图所示的电压发生电路工作的说明图，
(a)是强电介质电容器(ferroelectric capacitor)和常电介质电容器(paraelectric capacitor)之间的串联连接电路，
(b)是示出强电介质电容器的滞后特性的图。
第3图是示出第1图所示的电压发生电路各端子上所加电压随时间变化的时间图。
第4图是示出第1图所示的电压发生电路的输出电压上升特性的图。
第5图(a)、(b)是分别示出第1图所示的电压发生电路的输出电压及连接结点电压随时间变化的图。
第6图是示出本发明的第2实施方式的电压发生装置构成的方框图。
第7图(a)是示出发明的第3实施方式的电压发生装置构成的方框图，(b)是用于说明输出电压随时间变化和控制操作之间关系的图。
第8图是示出本发明的第4实施方式的电压发生装置构成的方框图。
第9图是示出本发明的第5实施方式的半导体装置构成的方框图。
第10图是示出本发明的第5实施方式的第一变形变的半导体装置构成的方框图。
第11图是示出本发明的第5实施方式的第二变形变的半导体装置构成的方框图。
第12图是示出本发明的第6实施方式的半导体装置构成的方框图。
第13图是示出本发明的第7实施方式的半导体装置构成的方框图。
第14是示出现有技术的自益电路(bootstrap)构成的电路图。
第15是示出第14图所示的自益电路的输入电压、输出电压、连接结点电压随时间变化的图。
具体实施方式
(第1实施方式)
电压发生电路的构成
第1图是概略地示出本发明的第1实施方式的电压发生电路构成的电路图。如第1图所示，本实施方式的电压发生电路设置有作为具有常电介质膜及夹持它的2只电极4a、4b的常电介质电容器的第一电容器4；和作为具有强电介质膜及夹持它的2只电极6a、6b的强电介质电容器的第二电容器6。常电介质电容器4及强电介质电容器6各自一方的电极4a、6a通过连接结点N1相互连接。常电介质电容器4的另一方电极4b与写入端子3连接，强电介质电容器6的另一方电极6b与复位端子7连接。
本电压发生电路配备夹持连接结点N1相互串联连接、分别作为p沟道型MISFET的第一开关(复位控制用晶体管)1及第二开关(输出控制用晶体管)9。复位控制用晶体管1的栅极与复位控制用端子2连接，输出控制用晶体管9的栅极与输出控制用端子8连接。而且，电源电压Vdd经电源电压供给端子13供给复位控制用晶体管1的源极，从与输出控制用晶体管9的漏极连接的输出结点N2，经输出端子11，输出输出电压Vbb。电源电压供给端子13与复位控制用晶体管1及输出控制用晶体管9的各基板区域连接，各晶体管1、9的基板电压成为大体与电源电压Vdd相等的电压。这是为了回避在源极及漏极区域和基板之间形成的pn结的正向偏置。
在与输出控制用晶体管9的漏极连接的输出结点N2和接地之间连接负载电容器10，输出端子11与表示供给本电压发生电路的输出电压的对象的负载电阻12连接。
如后述所示，本电压发生电路在各端子2、3、7、8上在预定定时供给预定电压，从输出端子11输出预定电压Vbb。
在本实施方式中，以第一电容器4作为常电介质电容器，然而第一及第二电容器4、6任一个也可以是强电介质电容器。
在本实施方式中，作为一例使用材料为钽酸锶铋(SrBi2Ta2O9：Y1)、面积为500μm2的强电介质电容器6和电容值100pF的常电介质电容器4。在以下，说明第1图所示的电压发生电路的工作。关于强电介质电容器6的电特性细节后述，首先说明概略动作。
电压发生电路的概略动作
在待机状态，在写入端子3、复位端子7、复位控制用端子2、输出控制用端子8上都施加电源电压Vdd。在该状态下，复位控制用晶体管1、输出控制用晶体管9都处于断开状态。而且，在各端子2、3、7、8上通过在预定定时施加脉冲状接地电压0伏，使本电压发生电路作为工作状态。本电压发生电路的工作状态可以分为以下4个期间。
(1)第1期间(写入期间)
通过在复位端子7上仍旧加上电源电压Vdd，在写入端子3的电压Vwp上加接地电压0V，使强电介质电容器6极化。在该第1期间，复位控制用晶体管1及输出控制用晶体管9的任一个都处于断开状态。该极化状态，即对在强电介质电容器6的电极6b上和在电极6a上分别感应正电荷和负电荷的状态定义为正的极化。对该第1期间称为写入期间。
(2)第2期间(输出期间)
其次，如果在写入端子3上加与复位端子7的电压Vrp相同的电压，即，电源电压Vdd，则连接结点N1的电压升压到因强电介质电容器6的极化产生的电压和电源电压Vdd相加的电压值。其后，通过在输出控制用端子8上加接地电压0V，使作为p沟道型MISFET的输出控制用晶体管9为导通状态，从输出端子11输出在连接结点N1上保持的升压电压。在该第2期间，复位控制用晶体管1也处于断开状态。因为在该第2期间，对在电源电压Vdd加上因强电介质电容器6极化产生的电压的电压进行输出，所以该第2期间称为输出期间。在本实施方式中，在输出结点N2上连接电容值100pF的负载电容器10和电阻值1MΩ的负载电阻12作为负载。
(3)第3期间(逆向反转期间)
在上述的输出期间，通过负载电流从输出结点N2流入连接结点N1，在连接结点N1积蓄电子，使强电介质电容器6的极化变得不稳定，输出电压下降。因此，为了防止这样的输出降低，设置使强电介质电容器6的极化与写入期间的正极化逆向反转、引出在连接结点N1积蓄的电子的期间。
首先，使输出控制用端子8上所加电压返回电源电压Vdd，使输出控制用晶体管9返回断开状态，同时，在复位控制用端子2上施加接地电压0V，使作为p沟道型MISFET的复位控制用晶体管1为导通状态，使连接结点N1的电压为电源电压Vdd。其次，如果在复位端子7上施加接地电压0V，则因为在强电介质电容器6的电极6a上施加电源电压Vdd、在电极6b上施加接地电压0V，所以强电介质电容器6的极化与写入期间的正极化逆向反转。据此，使强化电介质电容器6的极化状态复位。该第3期间称为逆向反转期间。
(4)第4期间(电荷引出期间)
使复位控制用晶体管1仍旧为导通状态，即，使连接结点N1的电压仍旧为电源电压Vdd，在复位端子7上施加电源电压Vdd。据此，强电介质电容器6的电极6a和电极6b成为短路状态，可以引出在连接结点N1上积蓄的电子。该第4期间称为电荷引出期间。使电荷引出期间和上述逆向反转期间一致的期间为复位期间。
串联连接的电容器的极化状态和电压之间的关系
第2图的(a)、(b)分别从第1图抽出电介质电容器6和常电介质电容器4串联连接电路示出的电路图以及示出强电介质电容器6的滞后特性的图。
如第2图(a)所示，在本实施方式中，强电介质电容器6和电容值为Cc的常电介质电容器4相互串联连接。在这里，在与常电介质电容器4的电极4b连接的写入端子3上施加接地电压0V，在与强电介质电容器6的电极6b连接的复位端子7上施加正的电源电压Vdd。这时，在写入端子3和复位端子7之间的电压Vdd被各电容器4、6分配。在这里，如果令在强电介质电容器6上加的电压为Vf，在常电介质电容器4上加的电压为Vc，则下式(1)的关系成立，
Vdd＝Vf+Vc……(1)
令通过强电介质电容器6的极化感应的电荷量为Q。即，在强电介质电容器6的电极6b上和电极6a上分别感应正电荷+Q和负电荷-Q。根据电荷守恒定律，因为作为强电介质电容器6和常电质电容器4连接部的连接结点N1的总电荷为0，所以常电介质电容器4的电极4a上和电极4b上分别感应电荷+Q和-电荷Q。因此，下式(2)的关系成立，
Q＝Cc·Vc……(2)
把式(1)代入式(2)，则下式(3)的关系成立。
Q＝Cc(Vdd-Vf)……(3)
第2图(b)是在表示强电介质电容器6的极化状态的滞后曲线上叠加式(3)表示的直线示出的图。在第2图(b)，滞后曲线和由式(3)表示的直线Lvd之间的交点A表示在强电介质电容器6上所加的电压及电荷量。在这里，电压以复位端子7的电位作为基准表示。即，由于端子3的电位比复位端子7的电位还低，所以在强电介质电容器6上，电极6a的电位成为比电极6b的电位还低(Vf＜0)。
如上述所示，在写入端子3和复位端子7之间施加负电压-Vdd(写入端子3的电位为0V，复位端子7的电位为Vdd)之后，设定写入端子3为电位Vdd，使两者之间的电压返回0V时，直线Lv0和滞后曲线之间交点B表示强电介质电容器6的极化状态。这时，强电介质电容器6的电极6a的电位成为比电极6b的电位还高，其间的电压Vf成为Vh(参照第2图(b))。即，连接结点N1的电位成为只比复位端子7的电位高Vh。其结果，在写入端子3上加电源电压Vdd时，输出电压成为Vdd+Vh，得到大于等于输入电压(电源电压Vdd)的电压，即升压电压。
动作的具体例
第3图是示出本实施方式的电压发生电路的各端子上加的电压随时间变化的时间图。第4图是示出从输出端子11输出的输出电压Vbb的上升特性的图。第5图(a)、(b)分别是示出本实施方式的电压发生电路在第1～第4期间的输出电压Vbb以及连接结点N1的电压Vcp随时间变化的时间图。在第3图、第5图，t1～t4分别与上述的第1～第4期间的对应。以下边参照第3～第5图，对本实施方式的电压发生电路工作的具体例加以说明。
在待机状态，如第3图所示，使写入端子3、输出控制用端子8、复位端子7、复位控制用端子2的各电压Vwp、Vog、Vrp、Vrg都设定在电源电压Vdd，例如设定在1V。
(1)写入期间，
如第3图所示，在写入期间t1，只使写入端子3的电压Vwp设定为接地电压(在本具体例为0V)，在约0.45μsec间保持该状态。在该期间，如第5图(b)的期间t1所示，连接结点N1的电压Vcp成为约0.6V，强电介质电容器6为正极化。可是，为了在该期间输出控制用端子8的电压为Vdd，使输出控制用晶体管9处于断开状态，连接结点N1的电压不输出到输出端子11。在该写入期间，复位控制用端子2的电压也是Vdd，复位控制用晶体管1也处于断开状态。
(2)输出期间
在输出期间t2，使写入端子3的电压Vwp与复位端子7的电压Vrp设定在同电位，即电源电压Vdd，使连接结点N1的电压上升到因强电介质电容器6的极化产生的电压加上电源电压Vdd的电压值。在本具体例，连接结点N1的电压Vcp成为约1.3V(参照第5图(b)的期间t2)。使输出控制端子8的电压Vog设定在接地电压(0V)，约4.5μsec间保持该状态。据此，由于输出控制用晶体管9成为导通状态，连接结点N1保持的升压电压经输出结点N2从输出端子11输出。在该输出期间，复位控制端子2的电压也是Vdd，复位控制用晶体管1维持在断开状态。
(3)逆向反转期间
在逆向反转期间t3，首先使输出控制用端子8上所加的电压返回电源电压Vdd，使输出控制用晶体管9为断开的同时，使复位端子7的电压Vrp及复位控制用端子2的电压Vrg设定在接地电压(0V)，约0.45μsec保持该状态。这时，因为复位控制用晶体管1成为导通状态，连接结点N1的电压Vcp成为电源电压Vdd，复位端子7的电压Vrp设定在接地电压(0V)，所以强电介质电容器6上加上与写入期间t1电压相反的电压，强电介质电容器6的极化在与写入期间的极化相反方向反转。
(4)电荷引出期间
在电荷引出期间t4，使复位控制端子2的电压Vrg保持在接地电压(0V)，使复位控制用晶体管1仍旧维持在导通状态，即，使连接结点N1的电压Vcp仍旧维持在电源电压Vdd，使复位端子7的电压Vrp从0V变化为电源电压Vdd，约4.5μsec间保持该状态。据此，使强电介质电容器6的电极6a和电极6b之间成为短路状态，引出在连接结点N1上积蓄的电子。
以以上的写入期间t1、输出期间t2、逆向反转间t3、以及电荷引出期间t4作为一周期，通过在各期间重复进行向各端子加电压，使输出端子11上连续稳定供给升压电压成为可能。
如第3图所示的时间图所示，通过在电压发生电路的各端子上加电压，如第4图所示，输出连接端子N2，即输出端子11的电压Vbb从输出控制用晶体管9成为导通开始约50μsec输出变稳定，这时的电压约为1.3V。
如第5图(a)所示，因为作为输出结点N2，即输出端子11的电压的输出电压Vbb在写入期间t1，输出结点N2与连接结点N1电分离，所以下降为约1.31V。可是，一旦成为输出期间t2，则因为从连接结点N1供给升压电压，所以回复输出电压Vbb，成为约1.33V。在逆向反转期间t3及电荷引出期间t4，输出结点N2的电压Vbb单调地从约1.33V下降到约1.31V。因此，波动电压(电压变动)小至约为0.02V，输出电压是稳定的。
另一方面，如第5图(b)所示，因为在写入期间t1在写入端子3上加接地电压，所以连接结点N1的电压Vcp成为约0.6V。在输出期间t2，在连接结点N1上保持约1.3V的升压电压。由于在逆向反转期间t3，强电介质电容器6的极化逆向反转，所以连接结点N1的电压Vcp成为约0.9V。其后，因为在电荷引出期间t4，强电介质电容器6的电极6a和电极6b成为短路状态，所以连接结点N1的电压Vcp成为1V。
如以上所示，因为本实施方式的电压发生电路利用强电介质电容器6的极化反转，发生升压电压，所以可以在强电介质电容器6和常电介质电容器4之间的连接部(连接结点N1)上稳定地保持升压电压，从输出端子11连续地输出该升压电压是可能的。
在本实施方式中，作为构成强电介质电容器6的介电膜使用Y1，但不限于此，如果是在电极间的电压和由此感应的电荷之间具有滞后特性的电介质材料，则可得上述的作用结果。例如也可以是强电介质钛酸锆酸铅(Pb(Zr0.45Ti0.55)O3：PZT)，也可以是聚偏二氟乙烯(polyvinylidene fluoride)-三氟化乙烯(ethylene trifluoride)共聚合体(P(VDF/TrFE))等高分子化合物。
(第2实施方式)
第6图是示出本发明第2实施方式的电压发生装置的概略构成方框图。第6图所示的电压发生装置配备有第一控制部21及第一电压发生电路22、和第二控制部23及第二电压发生电路24。在这里，第一及第二电压发生电路22，24是已在第1实施方式说明过的，包含升压功能的电压发生电路。即，本实施方式的电压发生装置，串联连接2个电压发生电路22，24而构成。第一及第二控制部21、23，如第1实施方式所说明地，分别对第一及第二电压发生电路22、24控制加在各端子2、3、7、8上的电压(参照第1图，第3图)。第一级的第一电压发生电路22从供给的电源电压Vdd输出升压的第一输出电压Vout1，第二级的第二电压发生电路24从第一输出电压Vout输出进一步升压的第二输出电压Vout2。
在上述，说明了串联连接2个电压发生电路22、24的情况，然而也可以串联连接3个以上的电压发生电路。也可以构成为不对各自的电压发生电路设置控制部，通过1个控制部控制多个电压发生电路。
这样一来，通过串联连接多个电压发生电路，可以容易地生成比电源电压Vdd只升高任意电压值的电压。
(第3实施方式)
第7图(a)、(b)是分别示出本发明第3实施方式的电压发生装置的概略构成方框图以及输出电压随时间变化的图。如第7图(a)所示，本实施方式的电压发生装置配备具有第1实施方式说明过的升压功能的电压发生电路26、控制电压发生电路26工作的控制部25、和检测从电压发生电路26来的输出电压Vbb的电压检测部27。
控制部25如第1实施方式说明那样，控制在各端子2、3、7、8上所加的电压(参照第1图，第3图)。第7图所示的记号Φ表示电压发生电路26各自的端子2、3、7、8上供给的电压Vrg、Vwp、Vrp、Vog。控制部25根据从电压检测部27供给的信号进行以下说明那样的工作状态变化。
首先，对控制部25根据从电压检测部27来的输出信号工作或停止的情况加以说明。使在第一预定值V1及第二预定值V2为0＜V1＜V2的关系。电压检测部27检测电压发生电路26的输出电压，如果Vbb为V1以下，则输出使控制部25工作的信号，直到Vbb成为大于等于V2为止维持该状态，其后，如果Vbb变为大于等于V2，则输出停止控制部25的信号，直到Vbb再小于等于V1为止，维持该状态。
具体讲，如果如第7图(b)所示，假想第一预定值V1＝1.25(V)，第二预定值V2＝1.35(V)，则控制部25在工作中，从电压发生电路26的输出电压Vbb处于1.25＜Vbb＜1.35的状态开始，上升成为Vbb≥1.35的状态的情况下，电压检测部27输出停止控制部25的信号。其后，降低Vbb直到Vbb≤1.25为止，电压检测部27维持停止控制部25的信号输出，如果Vbb≤1.25，则电压检测部27输出使控制部25工作的信号。Vbb上升，直到Vbb≥1.35为止，电压检测部27维持使控制部25工作的信号，如果Vbb≥1.35，则电压检测部27输出停止控制部25的信号。
为了电压发生装置的工作稳定，在2个工作阈值电压V1、V2设定0.1V之差，然而该值不对本发明的概念有任何约束。即，也可以把2个工作阈值电压V1、V2之差设定在0.1V以外的值，也可以使用1个阈值。例如电压检测部27检测电压发生电路26的输出电压Vbb，如果小于等于预定的阈值V3，则输出使控制部25工作的信号，如果超过阈值V3，则也可以输出停止控制部25的信号。
其次，对控制部25根据从电压检测部27输出的信号，变更在电压发生电路26上供给电压的定时的情况加以说明。这是由于输出端子11的电压Vbb，如第5图(a)所示，在写入期间t1的最后瞬间成为最小值，接着紧临进入输出期间t2之后，成为最大值，观测电压Vbb，调节控制部25把控制用电压供给电压发生电路26的定时，以减小该最小值、最大值之间的宽度(波动)。即，电压检测部27检测从电压发生电路26输出的电压Vbb，如果Vbb小于等于预定值V4，则对控制部25终止电荷引出期间t4，输出开始写入期间t1的信号。例如，使V4为输出电压Vbb在电荷引出期间t4中取得的范围(第5图(a)约大于等于1.307V，约小于等于1.32V)内的值，如果设定在下限值(约1.307V)相近的值，则输出电压Vbb单调地减小，如果在电荷引出期间t4终止之前，成为设定值V4，则电压检测部27检测它，对控制部25终止电荷引出期间t4，输出开始写入期间t1的信号。将其接受，控制部25把与写入期间t1对应的电压供给至电压发生电路26的各端子，如果在预定时间t1之后转移到输出期间t2，则Vbb如第5图(a)所示，不减少到约1.305V(写入期间t1的最小值)，只从V4减少一点点的值成为最小。据此，减少了输出电压Vbb的波动。
如以上所示，在本电压发生装置中，除了电压发生电路26、控制部25之外通过设置电压检测部27使电压发生电路26的输出电压Vbb稳定化，同时，抑制电压发生电路26的耗电成为可能。在本实施方式中，为了使输出电压Vbb稳定化，作为工作、停止转换用基准值设置0.1V的差分(阈值电压V1、V2之差)，然而该差分值可以根据使用本电压发生装置的装置种类设定合适的值。使本实施方式的电压发生装置如第2实施方式那样多级串联连接也是可能的，在该情况下，除了本实施方式的效果之外，可以起着所谓进一步提高升压功能的效果。
(第4实施方式)
第8图是示出本发明第4实施方式的电压发生装置的概略构成的方框图。本实施方式的电压发生装置配备有第一及第二控制部31、34，作为具有在第1实施方式说明的升压功能的电压发生电路的第一及第二电压发生器32、35和第一及第二电压检测部33、36。
在这里，第一及第二控制部31、34，第一及第二电压检测部33、36的工作与第3实施方式说明的控制部25及电压检测部27的工作有以下2点不同。
第一不同点在于，使第3实施方式的电压发生装置2只并列配置，即配置为使这些输出端子与共用输出端子部连接，输出输出电压Vbb。
第二不同点在于，在第一控制部31和第二控制部34中，使各自对应的第一及第二电压发生电路32、35工作的信号Φ、/Φ的定时错开半周期。
例如，在前半的半周期中，第一控制部31对第一电压发生电路进行输出期间t2的电压供给，在后半的半周期中，第二控制部34对第二电压发生电路35进行输出期间t2的电压供给。这种情况下，前半的半周期中第二电压发生电路35不成为符合输出期间t2的状态，输出控制用晶体管9(参照第1图)为断开状态，第二电压发生电路35从输出端子部被开放。后半的半周期中，第一电压发生电路32不成为符合输出期间t2的状态，从输出端子部被开放。因此，在前半的半周期中，只有第一电压发生电路32把电压供给输出端子部，在后半的半周期中只有第二电压发生电路35把电压供给输出端子部。
据此，在第3实施方式的电压发生装置中，正如第1实施方式的说明中所示，与只在输出期间t2(参照第3图)间，相对从连接结点N1(参照第1图)把升压电压供给输出端子，在本实施方式中，因为2个电压发生电路32、35内的各连接结点N1上生成的升压电压交替地供给输出端子，所以与第3实施方式相比，从输出端子部供给升压电压的期间变长，因此输出电压Vbb的波动(电压变动)变小。由于通过2只电压发生电路32、35输出电压，所以使负载电流也变大成为可能。例如，使第一电压发生电路32及第二电压发生电路35各自具有的负载电容器的电容值设定在第1图所示的负载电容器10的电容值的1/2，通过使第一电压发生电路32及第二电压发生电路35的工作周期只错开半周期，在与第4图所示的曲线同样的时间常数下稳定化，而且可以得到波动比第4图所示的波动还小的输出电压。
如以上所示，根据本实施方式的电压发生装置，并列配置2只第3实施方式的电压发生装置，通过使各电压发生装置的电压发生电路32、35的工作周期错开半周期来抑制波动，增大负载电流成为可能。
使本实施方式的电压发生装置如第2实施方式那样多级串联配置也是可能的，在这种情况下，除了本实施方式的效果之外，可以起着所谓进一步提高升压功能的效果。
在上述的本实施方式，对电压发生装置配备有2个电压检测部32、35的情况加以说明，然而也可以具有1个电压检测部，把从电压检测部来的输出信号分别输入控制部31、34。此外，也可以不配备电压检测部33、36。
(第5实施方式)
第9图是示出本发明第5实施方式的半导体装置的概略构成方框图。本实施方式的半导体装置配备包含本发明的电压发生电路的电压发生装置42、电压发生装置42的输出经开关元件43加在栅极上的旁路晶体管44和夹持旁路晶体管44而配置的逻辑电路41、45。
本实施方式的半导体装置的特征为，通过给连接逻辑电路41、45彼此之间的旁路晶体管44的栅极上加升压电压，可以防止从逻辑电路41输出的逻辑信号的电压下降。
在使逻辑电路41的输出经旁路晶体管44输入逻辑电路45之际，在旁路晶体管44的栅极上加电源电压，使旁路晶体管44为导通状态。可是此时输入逻辑电路45的逻辑信号电平因旁路晶体管44的阈值损失而降低。
与此相反，在本实施方式的半导体装置中，因为在旁路晶体管44的栅极上经开关元件43连接配备具有本发明升压功能的电压发生电路的电压发生装置42，所以在使从逻辑电路41输出的逻辑信号输入逻辑电路45之际，如果使开关元件43为导通状态，则通过电压发生装置42可以使比电源电压还高的升压电压施加到旁路晶体管44的栅极上。因此，为了使电压发生装置42的输出比电源电压更高，可以抑制因旁路晶体管44的阈值损失使输入到逻辑电路45的逻辑信号的电平下降。即，使抑制在半导体装置中的信号配线内传输逻辑信号之际的逻辑振幅下降成为可能，可以实现可靠性高的半导体装置。
第一变形例
第10图是示出第5实施方式的第一变形例的半导体装置概略构成的方框图。本变形例的半导体装置是配备以下构件的电压发生装置，即逻辑电路51；传输从逻辑电路51输出的逻辑信号的配线56、57；在逻辑电路51和配线56、57之间连接的旁路晶体管58、59；在旁路晶体管58、59的各栅极上分别经开关元件52、54连接的电压发生装置53、55。电压发生装置53、55是设置有具有本发明升压功能的电压发生电路的电压发生装置。
本变形例的半导体装置从逻辑电路51开始，经配线56、57把逻辑信号供给与配线56、57连接的电路等(未图示)。例如在从逻辑电路51开始把逻辑信号输出到配线56的情况下，使开关元件52导通，与配线56连接的旁路晶体管58的栅极上施加从电压发生装置53升压的电压。为了电压发生装置53的输出电压比电源电压还高，如上述所示，可以抑制从逻辑电路51输出的逻辑信号电平的下降。在从逻辑电路51把逻辑信号输出到配线57的情况下，通过使开关元件54导通，可以起着与上述同样的效果。
在本变形例，从逻辑电路51供给逻辑信号的配线数不限于第10图所示的2条，配线也可以为3条以上，也可以是1条。
第二变形例
第11图是示出第5实施方式第二变形例的半导体装置的概略构成的方框图。本变形例的半导体装置配备有实现多路转换器功能的2级选择栅极部60、70。前级的选择栅极部60配备有分别输入输入信号In1～In4的旁路晶体管64～67、在旁路晶体管64～67的各栅极上经开关元件62连接的电压发生装置61。在这里，在旁路晶体管65、67的栅极和开关元件62之间连接反相器(inverter)63，电压发生装置61是设置有具有本发明升压功能的电压发生电路和电压发生装置。后级的选择栅极部70是包含输入由2只旁通晶体管64、65选择的输入信号In1或In2的旁路晶体管74；输入由2只旁路晶体管66、67选择的输入信号In3或In4的旁路晶体管75；和经开关元件72与旁路晶体管74、75各栅极连接的电压发生装置71。在这里，在旁路晶体管75的栅极和开关元件72之间连接反相器73，电压发生装置71是配备具有本发明升压功能的电压发生电路的电压发生装置。
因为本变形例的半导体装置(多路转换器)通过电压发生装置61、71把比电源电压更高的升压电压供给用于实现多路转换器功能的多只旁路晶体管64～67、74、75的栅极，所以可抑制作为逻辑信号的输入信号In1～In4的信号电平下降，并将从输入信号In1～In4中选择的1个信号作为输出信号Out输出。
本变形例的半导体装置可以作为只通过2个输入信号中任一方的选择电路发挥功能，如果在第11图所示的晶体管64～67、74、75中具有连接输出侧的至少1对旁路晶体管(例如，旁路晶体管64、65)，则可以得到上述的效果。
根据本实施方式及其变形例(第一、第二变形例)的半导体装置，通过把从电压发生装置来的升压电压加到旁路晶体管的栅极上，可以抑制从逻辑电路输出的逻辑信号电平的下降。因此，没有必要设置用于使信号电平的下降回复的放大器等，可以实现半导体装置的低耗电化。
通过在FPGAC(Field Programable Gate’Array，现场可编程栅极阵列)等制造后，可变更电路的LSI内使用本实施方式的半导体装置，使LSI的低耗电化成为可能。
(第6实施方式)
第12是示出本发明第6实施方式的半导体装置的概略构成方框图。本实施方式的半导体装置是在DRAM(Dynamic Randam AccessMemeory，动态随机存取存储器)的字线驱动电路中使用配备本发明的电压发生电路的电压发生装置。如第12图所示，本实施方式的半导体装置配备在存储单元阵列上设置的\多条位线83及字线84、和经开关元件82与各字线84连接的电压发生装置81。各存储单元配备漏极与位线83连接、栅极与字线84连接的旁路晶体管85；和一方的电极与旁路晶体管的源极连接、另一方的电极与供给基板电压Vpp的端子连接的电容器86。在本实施方式中，为了省面积用比第4实施方式小的第3实施方式的电压发生装置作为电压发生装置81。
根据本实施方式的半导体装置，因为通过在DRAM的字线驱动电路上配置本发明的电压发生装置81，可以在各存储单元的旁路晶体管85的栅极上加上比电源电压还高的升压电压，所以可抑制在电容器86上保持的电压的下降，使进行储存器的读出成为可能。这样一来，通过抑制读出时的电容器86的电压下降，可以实现DRAM的可靠性上升。
如果用强电介质作为承担本实施方式的半导体装置(DRAM)的存储单元中存储的电容器86的电介质，则使本半导体装置作为FeRAM发挥功能也是可能的。
如果为了存取存储单元，用旁路晶体管那样地构成的半导体装置，则在DRAM以外的半导体装置上配置本发明的电压发生装置是可能的。例如对由电场效应型晶体管和触发电路(flip-flop)构成的SRAM存储单元或由电场效应晶体管和电阻元件构成的存储器(例如电阻元件由GeSbTe等的相变材料构成的相变存储器或电阻元件由磁隧道结(MTJ：Magnetic Tunnel Junction)元件构成的MRAM(MagnetoresistiveRandom Access Memory，磁阻随机存取存储器)等)的存储单元进行存取的配线，尤其在驱动字线的电路上通过设置配备有本发明电压发生电路的电压发生装置，得到与本实施方式(DRAM)同样的效果。
(第7实施方式)
图13是示出本发明第7实施方式的半导体装置构成的方框图。本发明的实施方式的半导体装置配备有施加来自电源端子的电源电压Vdd并用于把高电平电压Vdd1供给至逻辑电路的电源线99a、和施加来自接地端子的接地电压Vss并把低电平电压Vss1供给至逻辑电路的接地线99b。在半导体装置，配备以下构件，即，在电源端子及电源线99a之间连接的作为p沟道型MISFET的高阈值MIS晶体管93、经开关元件92与高阈值MIS晶体管93的栅极连接的电压发生装置91、作为在接地端子和接地线99b之间连接的n沟道型MISFET的高阈值MIS晶体管96、和经开关元件97与高阈值MIS晶体管96的栅极连接的电压发生装置98。在逻辑电路上设置多个由低阈值p型MIS晶体管94和低阈值n型MIS晶体管95构成的反相器电路。在这里，电压发生装置91、98是配备具有本发明升压功能的电压发生电路的电压发生装置。
如第13图所示，为了在逻辑电路上增大反相器电路的驱动电流，用低阈值MIS晶体管94、95，在漏电流成为问题的部分上使用高阈值MIS晶体管93、96。此外，在本实施方式中，在电源线99a和电源端子之间连接高阈值p型MIS晶体管93，在接地线99b和接地端子之间连接高阈值n型MIS晶体管。这样一来，对用各不同阈值电压的MIS晶体管的电路称为MTC MOS(Multi Threshold CMOS)。
在本实施方式的半导体装置中，在逻辑电路工作时，使开关元件97为导通状态，把电压发生装置98输出的升压电压供给高阈值MIS晶体管96(n沟道型MISFET)的栅极。即，为了驱动逻辑电路，在高阈值MIS晶体管93的栅极上从栅极控制线(未图示)施加比高阀值MIS晶体管93的阈值低的电压(例如0V)，同时，使开关元件为导通状态。据此，因为在高阈值MIS晶体管96的栅极上施加比电源电压Vdd还高的电压，所以高阈值MIS晶体管96成为超驱动状态，可以提高驱动逻辑电路的功能。这样一来，通过本实施方式，可以实现比现有技术的MTCMOS更高的驱动力的MTCOMS。
在逻辑电路待机时，在高阈值MIS晶体管96的栅极上从栅极控制线(未图示)施加比高阈值MIS晶体管96的阈值电压低的电压(例如0V)的同时，使开关元件92为导通状态，使高阈值MIS晶体管93的栅极和电压发生装置92相互连接。据此，因为在高阈值MIS晶体管93的栅极上施加比电源电压Vdd更高的电压，所以可以降低从高阈值MIS晶体管93(p沟道型MISFET)的副阈值区域上的电源端子向接地端子的漏电流。即，通过本实施方式，可以实现比现有技术的MTCMOS抑制在电路待机时的反常漏电(off-leak)功能更高的MTCMOS。
在第13图，在电源线侧和接地线侧双方配置电压发生装置，然而也可以只在任一方上配置。在接地线和接地端子之间配置n沟道型的高阈值MIS晶体管，通过在该栅极上供给由本发明的电压发生装置升压的电压，可以实现比现有技术的MTCMOS更高驱动力的MTCMOS。在电源线和电源端子之间配置p沟道型高阈值MIS晶体管，通过在其栅极上供给由本发明的电压发生装置升压的电压，可以实现比现有技术MTCMOS更高的反常漏电抑制功能的MTCMOS。
要求低耗电化的机器，尤其是对便携电话(PDC：Personal DigitalCellular)或便携信息终端(PDA：Personal Digital Assistance)等的基带部的信号处理用LSI，通过使用本实施方式的半导体装置，使更加低耗电化且高性能化成为可能，可以提供在省能环境内简单的便携机器。
工业上利用的可能性
根据本发明，因为串联连接强电介质电容器和常电介电容器，利用因强电介质电容器极化产生的电压，维持升压功能，所以可以实现可供给稳定的升压电压的电压发生电路、电压发生装置以及使用它的半导体装置及其驱动方法。此外，通过把它们用于各种器件，可提供高功能的器件。

Claims (20)

1.一种电压发生电路，其特征在于，具有：
第一电容器、
与该第一电容器串联连接的作为强电介质电容器的第二电容器、
输出端子、
使该输出端子接地的第三电容器、
电源电压供给端子、
连接所述第一电容器及第二电容器的连接结点和所述电源电压供给端子的第一开关、以及
连接所述连接结点和所述输出端子的第二开关，
在第1期间，在使所述第一开关及所述第二开关为断开状态的状态下，与所述第一电容器的所述连接结点对置的第一端子接地，同时，对与所述第二电容器的所述连接结点对置的第二端子供给电源电压，
在所述第1期间后接着的第2期间，在所述第一端子上供给电源电压，而且使所述第二开关为导通状态，
在所述第2期间后接着的第3期间，使所述第一开关为导通状态，所述第二开关为断开状态，而且使所述第二端子接地，
在所述第3期间后接着的第4期间，在所述第二端子上供给电源电压，
从所述第1期间直到第4期间为止重复进行。
2.根据权利要求1所述的电压发生电路，其特征在于，
所述第一开关及所述第二开关各自由p沟道型MISFET构成，
构成所述第一开关及所述第二开关的所述p沟道MISFET的基板与所述电源电压供给端子连接。
3.一种电压发生电路的驱动方法，其特征在于，
该电压发生电路具有：
第一电容器、
与该第一电容器串联连接的作为强电介质电容器的第二电容器、
输出端子、
使该输出端子接地的第三电容器、
电源电压供给端子、
连接所述第一电容器及第二电容器的连接结点和所述电源电压供给端子的第一开关、以及
连接所述连接结点和所述输出端子的第二开关，
该方法包含
使与所述第一电容器的所述连接结点对置的第一端子接地，在与所述第二电容器的所述连接结点对置的第二端子上供给电源电压，而且使所述第一开关及所述第二开关为断开状态的第1期间；
在该第1期间之后，在所述第一端子上供给电源电压，而且使所述第二开关为导通状态的第2期间；
在该第2期间之后，使所述第一开关为导通状态，使所述第二开关为断开状态，而且使所述第二端子接地的第3期间；和
在该第3期间之后，在所述第二端子上供给电源电压的第4期间，
从所述第1期间直到所述第4期间为止重复进行。
4.一种电压发生电路，其特征在于，
具有2个根据权利要求1所述的电压发生电路，
所述2个电压发生电路中的一个电路的输出端子与所述2个电压发生电路中的另一个电路的电源电压供给端子连接。
5.一种电压发生装置，其特征在于，具有：
根据权利要求1所述的电压发生电路；
使所述第一开关及所述第二开关为断开状态，使所述第一端子接地，而且在把电源电压供给所述第二端子之后，把电源电压供给所述第一端子，而且使第二开关为导通状态，其后，使所述第一开关以及所述第二开关分别为导通、断开状态，而且使所述第二端子接地，进而在其后，把在所述第二端子上供给电源电压的驱动信号供给所述电压发生电路的控制部；和
检测所述输出端子输出电压的电压检测部，
所述电压检测部把与检测出的所述输出电压对应的控制信号输出到所述控制部，
所述控制部根据所述控制信号输出或停止所述驱动信号。
6.根据权利要求5所述的电压发生装置，其特征在于，
所述电压检测部在所述输出电压为第一值以下的情况下，把输出所述驱动信号的许可信号输出到所述控制部，
在所述输出电压变为第二值以上为止，维持所述许可信号的输出，
在所述输出电压为所述第二值以上的情况下，把停止所述驱动信号的输出的停止信号输出到所述控制部，
在所述输出电压变为所述第一值以下为止，维持所述停止信号的输出。
7.一种电压发生装置的驱动方法，该电压发生装置具有权利要求1所述的电压发生电路、把驱动信号供给至该电压发生电路的控制部、和把控制信号供给至该控制部的电压检测部，其特征在于，包含以下所示步骤，即：
所述电压检测部检测所述电压发生电路的所述输出端子的输出电压的检测步骤；
所述电压检测部在所述输出电压小于等于第一值的情况下，把输出所述驱动信号的许可信号输出到所述控制部，在所述输出电压变为大于等于第二值为止，维持所述许可信号输出的许可步骤；
所述控制部在接收了所述许可信号的情况下，把所述驱动信号输出到所述电压发生电路的驱动步骤；
所述电压检测部在所述输出电压大于等于所述第二值的情况下，把停止所述驱动信号的输出的停止信号输出到所述控制部，在所述输出电压变为小于等于所述第一值为止，维持所述停止信号的输出的禁止步骤，和
所述控制部在接收了所述停止信号的情况下，向所述电压发生电路停止所述驱动信号的输出的停止步骤。
8.一种电压发生装置，其特征在于，具有：
根据权利要求1所述的电压发生电路；
使所述第一开关及所述第二开关为断开状态，使所述第一端子接地，而且在把电源电压供给所述第二端子之后，把电源电压供给所述第一端子，而且使第二开关为导通状态，其后，使所述第一开关以及所述第二开关分别为导通、断开状态，而且使所述第二端子接地，进而在其后，把在所述第二端子上供给电源电压的驱动信号供给所述电压发生电路的控制部；和
检测所述输出端子输出电压的电压检测部，
所述电压检测部在检测出的所述输出电压小于等于预定值时输出预定信号，
所述控制部把电源电压供给至所述第一端子及所述第二端子，而且在输出用于供给使所述第一开关为导通状态的电压以及使所述第二开关为断开状态的电压的驱动信号的状态下，输入所述预定信号的情况下，使所述第一端子接地，把电源电压供给至所述第二端子，而且输出用于供给使所述第一开关及所述第二开关为断开状态的电压的驱动信号。
9.一种电压发生装置，其特征在于，具有：
权利要求1所述的第一电压发生电路；
由具有第四电容器、与该第四电容器串联连接的作为强电介质电容器的第五电容器、使所述输出端子接地的第六电容器、连接所述第四电容器及第五电容器的第二连接结点和所述电源电压供给端子的第三开关、及连接所述第二连接结点和所述输出端子的第四开关而构成的第二电压发生电路；
使所述第一开关及所述第二开关为断开状态，使所述第一端子接地，而且把电源电压供给至所述第二端子之后，把电源电压供给至所述第一端子，而且使第二开关为导通状态，其后使所述第一开关及所述第二开关分别为导通、断开状态，而且使所述第二端子接地，进而其后把用于向所述第二端子供给电源电压的第一驱动信号供给至所述第一电压发生电路的第一控制部；
使所述第三开关及所述第四开关为断开状态，使与所述第四电容器的所述第二连接结点对置的第三端子接地，而且在把电源电压供给至与所述第五电容器的所述第二连接结点对置的第四端子之后，把电源电压供给至所述第三端子，而且使第四开关为导通状态，其后使所述第三开关及所述第四开关分别为导通、断开状态，而且使所述第四端子接地，进而在其后，把用于将电源电压供给所述第四端子的第二驱动信号供给至所述第二电压发生电路的第二控制部；和
检测所述输出端子的输出电压的电压检测部，
所述第一驱动信号的输出定时和所述第二驱动信号的输出定时错开半周期，
所述电压检测部把与检测出的所述输出电压对应的控制信号输出到所述第一控制部及第二控制部，
所述第一控制部根据所述控制信号输出或停止所述第一驱动信号，
所述第二控制部根据所述控制信号输出或停止所述第二驱动信号。
10.根据所述权利要求9所述的电压发生装置，其特征在于，
所述电压检测部在所述输出电压小于等于第一值的情况下，把输出所述第一驱动信号及所述第二驱动信号的许可信号输出到所述第一控制部及所述第二控制部，
在所述输出电压成为大于等于第二值为止，维持所述许可信号输出，
在所述输出电压大于等于所述第二值的情况下，使停止所述第一驱动信号及所述第二驱动信号的输出的停止信号输出到所述第一控制部及所述第二控制部，
在所述输出电压成为小于等于所述第一值为止，维持所述停止信号的输出。
11.一种电压发生装置的驱动方法，该电压发生装置具有：
权利要求1所述的第一电压发生电路；
由具有第四电容器、与该第四电容器串联连接的作为强电介质电容器的第五电容器、使所述输出端子接地的第六电容器、连接所述第四电容器及第五电容器的第二连接结点和所述电源电压供给端子的第三开关、及连接所述第二连接结点和所述输出端子的第四开关而构成的第二电压发生电路；
使所述第一开关及所述第二开关为断开状态，使所述第一端子接地，而且把电源电压供给至所述第二端子之后，把电源电压供给至所述第一端子，而且使第二开关为导通状态，其后使所述第一开关及所述第二开关分别为导通、断开状态，而且使所述第二端子接地，进而其后把用于向所述第二端子供给电源电压的第一驱动信号供给至所述第一电压发生电路的第一控制部；
使所述第三开关及所述第四开关为断开状态，使与所述第四电容器的所述第二连接结点对置的第三端子接地，而且在把电源电压供给至与所述第五电容器的所述第二连接结点对置的第四端子之后，把电源电压供给至所述第三端子，而且使第四开关为导通状态，其后使所述第三开关及所述第四开关分别为导通、断开状态，而且使所述第四端子接地，进而在其后，把用于将电源电压供给所述第四端子的第二驱动信号供给至所述第二电压发生电路的第二控制部；和
检测所述输出端子的输出电压的电压检测部，
其特征在于，该方法包含以下步骤，即：
所述电压检测部检测所述输出端子的输出电压的检测步骤；
所述电压检测部在检测出的所述输出电压小于等于第一值的情况下，把输出所述第一驱动信号及第二驱动信号的许可信号输出到所述第一控制部及第二控制部，直到所述输出电压成为大于等于第二值为止，维持所述许可信号的输出的许可步骤；
所述电压检测部在所述输出电压大于等于所述第二值的情况下，把停止所述第一驱动信号及第二驱动信号输出的停止信号输出到所述第一控制部及第二控制部，直到所述输出电压成为小于等于所述第一值为止，维持所述停止信号的输出的禁止步骤；
所述第一控制部在接收了所述许可信号的情况下，把所述第一驱动信号输出到所述第一电压发生电路的第一驱动步骤；
所述第一控制部在接收了所述停止信号的情况下，停止把所述第一驱动信号输出到所述第一电压发生电路的第一停止步骤；
所述第二控制部在接收了所述许可信号的情况下，以与所述第一驱动信号的输出定时错开半周期的定时，把所述第二驱动信号输出到所述第二电压发生电路的第二驱动步骤；和
所述第二控制部在接收了所述停止信号的情况下，停止向所述第二电压发生电路的所述第二驱动信号的输出的第二停止步骤。
12.一种半导体装置，其特征在于，包含
设置有权利要求1所述的电压发生电路的电压发生装置，
第一旁路晶体管，以及
使所述电压发生装置的输出端子与所述第一旁路晶体管的第一栅极连接的第五开关；
通过使所述第五开关成为导通状态，从所述电压发生装置的所述输出端子把电压供给至所述第一栅极，使所述第一旁路晶体管成为导通状态，使输入信号作为输出信号输出。
13.根据权利要求12所述的半导体装置，其特征在于，还配备有供给向所述第一旁路晶体管的输入信号的逻辑电路，或者
传输来自所述第一旁路晶体管的输出信号的配线。
14.根据权利要求12所述的半导体装置，其特征在于，具有
第二旁路晶体管、和
在所述第一旁路晶体管的所述第一栅极和所述第二旁路晶体管的第二栅极之间连接的反相器，
连接所述第一旁路晶体管的输出端子和所述第二旁路晶体管的输出端子，
所述反相器使供给至所述第一栅极的电压反转，供给至所述第二栅极，
根据所述第五开关的导通状态或断开状态，将向所述第一旁路晶体管的输入信号或向所述第二旁路晶体管的输入信号的任一信号作为输出信号。
15.一种半导体装置，其特征在于，具有：
存储单元、
第六开关、和
经该第六开关与所述存储单元的字线连接的、具有权利要求1所述的电压发生电路的电压发生装置，
在所述存储单元的读出时，使所述第六开关成为导通状态。
16.根据权利要求15所述的半导体装置，其特征在于，
所述存储单元由第三旁路晶体管和第七电容器构成。
17.一种半导体装置，其特征在于，具有：
包含权利要求1所述的电压发生电路的电压发生装置；
通过MIS晶体管构成的逻辑电路；
连接该逻辑电路和预定电压的、具有比所述MIS晶体管的阈值电压还大的阈值电压的高阈值的n沟道型MISFET；以及
连接该高阈值的n沟道型MISFET的栅极和所述电压发生装置的第七开关；
该第七开关在所述逻辑电路工作时成为导通状态，在所述逻辑电路待机时成为断开状态。
18.一种半导体装置，其特征在于，具有：
包含权利要求1所述的电压发生电路的电压发生装置；
通过MIS晶体管构成的逻辑电路；
连接该逻辑电路和预定电压的、具有比所述MIS晶体管的阈值电压还大的阈值电压的高阈值的p沟道型MISFET；以及
连接该高阈值的p沟道型MISFET的栅极和所述电压发生装置的第八开关；
该第八开关在所述逻辑电路待机时成为导通状态，在所述逻辑电路工作时成为断开状态。
19.一种半导体装置的驱动方法，其特征在于，
该半导体装置具有：
包含权利要求1所述的电压发生电路的电压发生装置；
通过MIS晶体管构成的逻辑电路；
连接该逻辑电路和预定电压的、具有比所述MIS晶体管的阈值电压还大的阈值电压的高阈值的n沟道型MISFET；以及
连接该高阈值的n沟道型MISFET的栅极和所述电压发生装置的第七开关，
该方法包含：
在所述逻辑电路动作时，使所述第七开关为导通状态，将来自所述电压发生装置的高电压供给至所述高阈值的n沟道型MISFET的栅极的工作步骤；和
在所述逻辑电路待机时，使所述第七开关为断开状态，把比阈值低的电压供给至所述高阈值的n沟道型MISFET的栅极的待机步骤。
20.一种半导体装置的驱动方法，其特征在于，
该半导体装置具有：
包含权利要求1所述的电压发生电路的电压发生装置；
通过MIS晶体管构成的逻辑电路；
连接该逻辑电路和预定电压的、具有比所述MIS晶体管的阈值电压还大的阈值电压的高阈值的p沟道型MISFET；以及
连接该高阈值的p沟道型MISFET的栅极和所述电压发生装置的第八开关，
该方法包含：
在所述逻辑电路待机时，使所述第八开关为导通状态，将来自所述电压发生装置的高电压供给至所述高阈值的p沟道型MISFET栅极的待机步骤；和
在所述逻辑电路工作时，使所述第八开关为断开状态，把比阈值低的电压供给至所述高阈值的p沟道型MISFET的栅极的工作步骤。
CNB038246007A 2002-10-24 2003-09-03 电压发生电路、电压发生装置、半导体器件及其驱动方法 Expired - Fee Related CN100365935C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP310032/2002 2002-10-24
JP2002310032 2002-10-24

Publications (2)

Publication Number Publication Date
CN1689230A CN1689230A (zh) 2005-10-26
CN100365935C true CN100365935C (zh) 2008-01-30

Family

ID=32171033

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB038246007A Expired - Fee Related CN100365935C (zh) 2002-10-24 2003-09-03 电压发生电路、电压发生装置、半导体器件及其驱动方法

Country Status (5)

Country Link
US (1) US7053693B2 (zh)
JP (1) JP3694793B2 (zh)
CN (1) CN100365935C (zh)
AU (1) AU2003261893A1 (zh)
WO (1) WO2004038919A1 (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005029702A1 (ja) * 2003-09-18 2005-03-31 Advantest Corporation 半導体スイッチ回路
JP2005346282A (ja) * 2004-06-01 2005-12-15 Matsushita Electric Ind Co Ltd 電気的に書き換え可能な不揮発性メモリを内蔵したマイクロコンピュータ
JP4291295B2 (ja) * 2005-04-08 2009-07-08 エルピーダメモリ株式会社 論理回路
EP2149884B1 (en) * 2007-05-18 2013-06-19 Fujitsu Semiconductor Limited Semiconductor memory
JP2011044186A (ja) * 2009-08-19 2011-03-03 Oki Semiconductor Co Ltd ワード線駆動装置
KR101212200B1 (ko) * 2011-02-09 2012-12-13 삼성에스디아이 주식회사 배터리 관리 시스템, 배터리 분극 전압 제거 방법 및 배터리 충전 상태 추정 방법
US8773893B2 (en) * 2012-04-15 2014-07-08 Nanya Technology Corp. System for powering up voltage domains after exiting powerdown event
US9997227B2 (en) 2015-12-18 2018-06-12 Intel Corporation Non-volatile ferroelectric logic with granular power-gating
US10868132B2 (en) * 2017-09-18 2020-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device including standard cells with header/footer switch including negative capacitance
US11283453B2 (en) 2019-12-27 2022-03-22 Kepler Computing Inc. Low power ferroelectric based majority logic gate carry propagate and serial adder
US10944404B1 (en) 2019-12-27 2021-03-09 Kepler Computing, Inc. Low power ferroelectric based majority logic gate adder
US11018672B1 (en) 2019-12-27 2021-05-25 Kepler Computing Inc. Linear input and non-linear output majority logic gate
US11374574B2 (en) 2019-12-27 2022-06-28 Kepler Computing Inc. Linear input and non-linear output threshold logic gate
US11165430B1 (en) 2020-12-21 2021-11-02 Kepler Computing Inc. Majority logic gate based sequential circuit
US11381244B1 (en) 2020-12-21 2022-07-05 Kepler Computing Inc. Low power ferroelectric based majority logic gate multiplier
US11705906B1 (en) 2021-05-21 2023-07-18 Kepler Computing Inc. Majority logic gate having ferroelectric input capacitors and a pulsing scheme coupled to a conditioning logic
US11290112B1 (en) 2021-05-21 2022-03-29 Kepler Computing, Inc. Majority logic gate based XOR logic gate with non-linear input capacitors
US11303280B1 (en) 2021-08-19 2022-04-12 Kepler Computing Inc. Ferroelectric or paraelectric based sequential circuit
US11705905B1 (en) 2021-12-14 2023-07-18 Kepler Computing, Inc. Multi-function ferroelectric threshold gate with input based adaptive threshold
US11664370B1 (en) 2021-12-14 2023-05-30 Kepler Corpating inc. Multi-function paraelectric threshold gate with input based adaptive threshold
US11652487B1 (en) 2021-12-23 2023-05-16 Kepler Computing Inc. Parallel pull-up and pull-down networks controlled asynchronously by majority gate or minority gate logic
US11855627B1 (en) 2022-01-13 2023-12-26 Kepler Computing Inc. Asynchronous consensus circuit using multi-function threshold gate with input based adaptive threshold
US11757452B1 (en) 2022-04-20 2023-09-12 Kepler Computing Inc. OR-and-invert logic based on a mix of majority or minority logic gate with non-linear input capacitors and other logic gates
US11765908B1 (en) 2023-02-10 2023-09-19 Kepler Computing Inc. Memory device fabrication through wafer bonding

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02188161A (ja) * 1989-01-12 1990-07-24 Seiko Epson Corp 静的昇圧回路
JPH0541080A (ja) * 1991-08-07 1993-02-19 Olympus Optical Co Ltd 強誘電体メモリ及びその駆動方法
JPH06119773A (ja) * 1992-10-06 1994-04-28 Hitachi Ltd 半導体メモリ
JP2002198497A (ja) * 2000-10-17 2002-07-12 Matsushita Electric Ind Co Ltd 半導体装置及びその駆動方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2755047B2 (ja) * 1992-06-24 1998-05-20 日本電気株式会社 昇圧電位発生回路
FR2742942B1 (fr) * 1995-12-26 1998-01-16 Sgs Thomson Microelectronics Generateur de creneaux de haute tension
KR100280434B1 (ko) * 1998-01-23 2001-03-02 김영환 고전압발생회로
US6720596B2 (en) 2000-10-17 2004-04-13 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for driving the same
JP2003092533A (ja) * 2001-09-18 2003-03-28 Matsushita Electric Ind Co Ltd 半導体回路及びその駆動方法
JP2003273352A (ja) * 2002-03-19 2003-09-26 Matsushita Electric Ind Co Ltd 半導体装置
JP2003318270A (ja) * 2002-04-24 2003-11-07 Nec Micro Systems Ltd バイアス電圧発生回路および半導体集積回路装置
JP4393182B2 (ja) * 2003-05-19 2010-01-06 三菱電機株式会社 電圧発生回路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02188161A (ja) * 1989-01-12 1990-07-24 Seiko Epson Corp 静的昇圧回路
JPH0541080A (ja) * 1991-08-07 1993-02-19 Olympus Optical Co Ltd 強誘電体メモリ及びその駆動方法
JPH06119773A (ja) * 1992-10-06 1994-04-28 Hitachi Ltd 半導体メモリ
JP2002198497A (ja) * 2000-10-17 2002-07-12 Matsushita Electric Ind Co Ltd 半導体装置及びその駆動方法

Also Published As

Publication number Publication date
JP3694793B2 (ja) 2005-09-14
US20040183508A1 (en) 2004-09-23
JPWO2004038919A1 (ja) 2006-02-23
AU2003261893A1 (en) 2004-05-13
US7053693B2 (en) 2006-05-30
WO2004038919A1 (ja) 2004-05-06
CN1689230A (zh) 2005-10-26

Similar Documents

Publication Publication Date Title
CN100365935C (zh) 电压发生电路、电压发生装置、半导体器件及其驱动方法
US7696812B2 (en) Cooperative charge pump circuit and method
US7741898B2 (en) Charge pump circuit for high voltage generation
US7495500B2 (en) Method for using a multiple polarity reversible charge pump circuit
CN101803165B (zh) 使用多个电荷泵浦电路产生提升电压的设备和方法
US5748032A (en) Charge pumping circuit for generating a high output voltage
EP0947990A2 (en) Booster circuit for semiconductor device
CN101098105A (zh) 升压电路
US20020024377A1 (en) Charge pump circuit allowing efficient electric charge transfer
US5886942A (en) Word line driver and semiconductor device
US7869252B2 (en) Ferroelectric memory device, method for driving ferroelectric memory device, and electronic equipment
US6574133B2 (en) Nonvolatile ferroelectric memory device having dummy cell circuit
JP2008159188A (ja) 半導体記憶装置
CN100345075C (zh) 电位发生电路、电位发生装置和用它的半导体装置和其驱动方法
US6191963B1 (en) Charge pump with no diode drop at output stage
US7808303B2 (en) Booster circuit
JP5273681B2 (ja) 複極性可逆型チャージポンプ回路および関連する方法
US7548469B2 (en) Circuit and method of generating a boosted voltage in a semiconductor memory device
JPH01282796A (ja) 不揮発性半導体記憶装置
US6744302B2 (en) Voltage generator circuit for use in a semiconductor device
CN101594052A (zh) 升压电路
JP2956645B2 (ja) 半導体装置
JP2004005924A (ja) 信頼性を改善したメモリー集積回路
JPS63201991A (ja) 半導体ダイナミツクランダムアクセスメモリ−
JPH03280293A (ja) 半導体メモリ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080130

Termination date: 20100903