KR20080079553A - 향상된 셋업 전압 특성을 갖는 기준전압 발생기 및 이를제어하는 방법 - Google Patents

향상된 셋업 전압 특성을 갖는 기준전압 발생기 및 이를제어하는 방법 Download PDF

Info

Publication number
KR20080079553A
KR20080079553A KR1020070019920A KR20070019920A KR20080079553A KR 20080079553 A KR20080079553 A KR 20080079553A KR 1020070019920 A KR1020070019920 A KR 1020070019920A KR 20070019920 A KR20070019920 A KR 20070019920A KR 20080079553 A KR20080079553 A KR 20080079553A
Authority
KR
South Korea
Prior art keywords
voltage
reference voltage
power supply
output terminal
level
Prior art date
Application number
KR1020070019920A
Other languages
English (en)
Other versions
KR100855984B1 (ko
Inventor
이준표
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070019920A priority Critical patent/KR100855984B1/ko
Priority to US12/038,371 priority patent/US7973526B2/en
Publication of KR20080079553A publication Critical patent/KR20080079553A/ko
Application granted granted Critical
Publication of KR100855984B1 publication Critical patent/KR100855984B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
    • G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

스탠바이 전류의 증가없이 셋업 전압 특성을 향상시킬 수 있는 기준전압 발생기 및 이를 제어하는 방법이 개시된다. 상기 기준전압 발생기는, 전원전압과 출력단 사이에 저항을 포함하고, 상기 전원전압을 분배(divide)하여 상기 출력단으로 기준전압을 발생하는 기준전압 발생부, 상기 기준전압을 피드백받아 상기 기준전압의 레벨을 검출하는 전압 검출기, 및 상기 저항에 병렬 연결되고 상기 전압 검출기의 출력신호에 응답하여 상기 저항을 바이패쓰(bypass)시키는 바이패쓰 회로를 구비하는 것을 특징으로 한다.

Description

향상된 셋업 전압 특성을 갖는 기준전압 발생기 및 이를 제어하는 방법{Reference voltage generator having improved set-up voltage characteristics and method for controlling the same}
도 1은 종래의 기준전압 발생기를 나타내는 회로도이다.
도 2는 도 1에 도시된 종래의 기준전압 발생기의 특성을 나타내는 전압 파형도이다.
도 3은 본 발명의 일실시예에 따른 기준전압 발생기를 나타내는 회로도이다.
도 4는 도 3에 도시된 본 발명에 따른 기준전압 발생기 및 도 1에 도시된 종래의 기준전압 발생기의 특성에 대한 시뮬레이션 결과를 나타내는 전압 파형도이다.
본 발명은 반도체 집적회로에 관한 것으로서, 특히 스탠바이 전류의 증가없이 셋업 전압 특성을 향상시킬 수 있는 기준전압 발생기에 관한 것이다.
기준전압이란 일반적으로, 데이터의 로직레벨을 결정하는 기준이 되는 전압이다. 즉, 데이터와 기준전압을 비교하여 기준전압 보다 낮은 데이터는 로직 로우 레벨로, 그리고 기준전압 보다 높은 데이터는 로직 하이레벨로 결정된다. 이에 따라, 만약 기준전압의 레벨이 변동하게 되면 데이터의 로직레벨이 잘못 결정될 수 있다. 또한 기준전압은 DRAM과 같은 메모리장치에서 내부 전원전압을 발생시키기 위한 기준으로 사용되기도 한다.
따라서 기준전압은 공정, 온도, 및 전원전압의 변화에 대해 항상 일정한 값을 가져야 한다. 또한 기준전압을 발생하는 회로는 셋업(set up) 전압 특성이 좋아야 한다. 기준전압을 발생하기 위한 여러가지 형태의 회로들이 있으며 기준전압 발생기의 일예가 미국 등록특허 5,309,083 A에 개시되어 있다.
도 1은 종래의 기준전압 발생기를 나타내는 회로도이고, 도 2는 도 1에 도시된 종래의 기준전압 발생기의 특성을 나타내는 전압 파형도이다.
도 1을 참조하면, 종래의 기준전압 발생기는 전원전압(VDD)을 분배(divide)하여 기준전압(VREF)을 출력단으로 출력하는 전압 분배부(11), 및 전압 분배부(11)에서 발생되는 제어전압(VCON)에 응답하여 기준전압(VREF)의 레벨을 조절하는 기준전압 조절부(13)를 구비한다.
전압 분배부(11)는 저항들(RS,R) 및 엔모스 트랜지스터들(N1,N2)를 포함하여 구성된다. 기준전압 조절부(13)는 피모스 트랜지스터(P1)를 포함하여 구성된다.
그런데 상기와 같은 종래의 기준전압 발생기에서는 저항(RS)에 의해서 기준전압(VREF)의 셋업 전압(VSET)이 결정된다. 즉, 저항(RS)의 저항값을 작게하면 셋업 전압(VSET)이 낮아져서 셋업 전압 특성이 향상되는 반면에 스탠바이 전류가 증가하는 단점이 있다.
따라서 본 발명의 목적은 스탠바이 전류의 증가없이 셋업 전압 특성을 향상시킬 수 있는 기준전압 발생기를 제공하는 데 있다.
본 발명의 다른 목적은 스탠바이 전류의 증가없이 셋업 전압 특성을 향상시킬 수 있는 기준전압 발생기 제어방법을 제공하는 데 있다.
상기 목적을 달성하기 위한 본 발명에 따른 기준전압 발생기는, 전원전압과 출력단 사이에 저항을 포함하고, 상기 전원전압을 분배(divide)하여 상기 출력단으로 기준전압을 발생하는 기준전압 발생부, 상기 기준전압을 피드백받아 상기 기준전압의 레벨을 검출하는 전압 검출기, 및 상기 저항에 병렬 연결되고 상기 전압 검출기의 출력신호에 응답하여 상기 저항을 바이패쓰(bypass)시키는 바이패쓰 회로를 구비하는 것을 특징으로 한다.
바람직한 실시예에 따르면 상기 전압 검출기는, 전압 분배부, 풀업부, 제1인버터, 및 제2인버터를 구비한다.
상기 전압 분배부는 상기 전원전압을 분배하여 분배된 전압을 자신의 출력단으로 출력한다. 상기 풀업부는 상기 전원전압과 상기 전압 분배부의 출력단 사이에 연결되고, 상기 피드백되는 기준전압에 응답하여 상기 전압 분배부의 출력단의 전압레벨을 조절한다. 상기 제1인버터는 상기 전압 분배부의 출력신호를 반전시키고, 상기 제2인버터는 상기 제1인버터의 출력신호를 다시 반전시켜 상기 전압 검출기의 출력신호를 발생한다.
바람직한 실시예에 따르면 상기 바이패쓰 회로는, 상기 저항과 병렬로 연결되고 게이트에 상기 전압 검출기의 출력신호가 인가되는 모스 트랜지스터를 구비한다.
바람직한 실시예에 따르면 상기 기준전압 발생부는, 상기 전원전압을 분배(divide)하여 상기 기준전압을 상기 출력단으로 출력하는 전압 분배부, 및 상기 전압 분배부에서 발생되는 제어전압에 응답하여 상기 기준전압의 레벨을 조절하는 기준전압 조절부를 구비한다.
상기 다른 목적을 달성하기 위한 본 발명에 따른 기준전압 발생기 제어방법은, 전원전압과 출력단 사이에 저항을 포함하고, 상기 전원전압을 분배(divide)하여 상기 출력단으로 기준전압을 발생하는 기준전압 발생부를 제어하는 방법에 있어서, 상기 기준전압을 피드백받아 상기 기준전압의 레벨을 검출하는 단계, 및 상기 검출결과에 따라 상기 저항을 바이패쓰(bypass)시키는 단계를 구비하는 것을 특징으로 한다.
바람직한 실시예에 따르면 상기 검출하는 단계는, 상기 전원전압을 분배하여 분배된 전압을 출력하는 단계; 상기 피드백되는 기준전압에 응답하여 상기 분배된 전압의 레벨을 조절하는 단계; 상기 레벨 조절된 전압신호를 반전시키는 단계; 및 상기 반전된 전압신호를 다시 반전시켜 상기 검출결과 신호를 발생하는 단계를 구비한다.
바람직한 실시예에 따르면 상기 바이패쓰시키는 단계는, 상기 기준전압의 레벨이 소정의 레벨 이하일 때는 상기 저항을 바이패쓰시키는 단계; 및 상기 기준전 압의 레벨이 상기 소정의 레벨 이상이 될 때는 상기 저항을 바이패쓰시키지 않는 단계를 구비한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 대하여, 동일한 참조부호는 동일한 부재임을 나타낸다.
도 3은 본 발명의 일실시예에 따른 기준전압 발생기를 나타내는 회로도이다.
도 3을 참조하면, 본 발명의 일실시예에 따른 기준전압 발생기는 기준전압 발생부(31), 전압 검출기(33), 및 바이패쓰(bypass) 회로(35)를 구비한다. 상기 기준전압 발생기는 본 발명에 따른 제어방법에 따라 제어된다.
기준전압 발생부(31)는 전원전압(VDD)을 분배(divide)하여 출력단(NO)으로 기준전압(VREF)을 발생한다. 전압 검출기(33)는 기준전압(VREF)을 피드백받아 기준전압(VREF)의 레벨을 검출한다. 바이패쓰(bypass) 회로(35)는 기준전압 발생부(31) 내의 저항(RS1)에 병렬 연결되고 전압 검출기(33)의 출력신호(VCCH)에 응답하여 저항(RS1)을 바이패쓰(bypass)시키는 역할을 한다.
전압 검출기(33)는 전압 분배부(331), 풀업(pull up)부(333), 및 제1인버터(335), 및 제2인버터(337)를 구비한다.
전압 분배부(331)는 전원전압(VDD)을 분배하여 분배된 전압을 자신의 출력단(VD)으로 출력한다. 전압 분배부(331)는, 전원전압(VDD)과 출력단(VD) 사이에 직렬 연결되는 복수개의 엔모스 트랜지스터들(N31,N32), 및 출력단(VD)과 접지전압(VSS) 사이에 직렬 연결되는 복수개의 저항들(R2,R3)을 포함하여 구성된다. 엔모 스 트랜지스터들(N31,N32)의 게이트에는 전원전압(VDD)이 인가된다.
도 3에서는 전압 분배부(331)가 2개의 엔모스 트랜지스터(N31,N32)를 포함하는 경우가 도시되어 있으나 필요에 따라 1개 또는 3개 이상의 엔모스 트랜지스터를 포함하여 구성될 수 있음은 자명하다. 또한 전압 분배부(331)가 2개의 저항(R2,R3)을 포함하는 경우가 도시되어 있으나 필요에 따라 1개 또는 3개 이상의 저항을 포함하여 구성될 수 있음은 자명하다.
풀업부(333)는 전원전압(VDD)과 전압 분배부(331)의 출력단(VD) 사이에 연결되고, 피드백되는 기준전압(VREF)에 응답하여 전압 분배부의 출력단(VD)의 전압레벨을 조절한다. 풀업부(333)는 전원전압(VDD)과 전압 분배부(331)의 출력단(VD) 사이에 직렬 연결되고 게이트에 피드백되는 기준전압(VREF)이 인가되는 복수개의 피모스 트랜지스터들(P31,P32)을 포함하여 구성된다. 도 3에서는 풀업부(333)가 2개의 피모스 트랜지스터들(P31,P32)을 포함하는 경우가 도시되어 있으나 필요에 따라 1개 또는 3개 이상의 피모스 트랜지스터를 포함하여 구성될 수 있음은 자명하다.
제1인버터(335)는 전압 분배부(331)의 출력단(VD)의 신호를 반전시켜 출력한다. 제1인버터(335)는 피모스 트랜지스터(P33) 및 엔모스 트랜지스터(N33)를 포함하여 구성된다. 제2인버터(337)는 제1인버터(335)의 출력신호(VCCHB)를 다시 반전시켜 출력신호(VCCH)를 출력한다.
바이패쓰 회로(35)는, 기준전압 발생부(31) 내의 저항(RS1)에 병렬 연결되고 게이트에 전압 검출기(33)의 출력신호(VCCH)가 인가되는 피모스 트랜지스터(P51)를 포함하여 구성된다.
기준전압 발생부(31)는 통상적인 기준전압 발생회로로서, 전압 분배부(311) 및 기준전압 조절부(313)를 구비한다.
전압 분배부(311)는 전원전압(VDD)을 분배(divide)하여 기준전압(VREF)을 출력단(NO)으로 출력한다. 전압 분배부(311)는, 전원전압(VDD)과 기준전압(VREF)이 출력되는 출력단(NO) 사이에 연결되는 저항(RS1), 저항(RS1)에 일단이 연결되는 다른 저항(R1), 및 저항(R1)의 타단과 접지전압(VSS) 사이에 연결되는 엔모스 트랜지스터(N11,N12)를 포함하여 구성된다. 엔모스 트랜지스터(N11)의 게이트에는 기준전압(VREF)이 인가되고 엔모스 트랜지스터(N12)의 게이트에는 전원전압(VDD)이 인가된다. 저항(R1)과 엔모스 트랜지스터(N11)의 접속점으로부터 제어전압(VCON)이 출력된다.
도 3에서는 전압 분배부(311)가 2개의 엔모스 트랜지스터(N11,N12)를 포함하는 경우가 도시되어 있으나 필요에 따라 1개 또는 3개 이상의 엔모스 트랜지스터를 포함하여 구성될 수 있음은 자명하다. 또한 전압 분배부(311)가 2개의 저항(RS1,R1)을 포함하는 경우가 도시되어 있으나 필요에 따라 1개 또는 3개 이상의 저항을 포함하여 구성될 수 있음은 자명하다.
기준전압 조절부(313)는 제어전압(VCON)에 응답하여 기준전압(VREF)의 레벨을 조절하는 역할을 한다. 기준전압 조절부(313)는 기준전압(VREF)과 접지전압(VSS) 사이에 연결되고 제어전압(VCON)에 의해 제어되는 피모스 트랜지스터(P11)를 포함하여 구성된다.
도 4는 도 3에 도시된 본 발명에 따른 기준전압 발생기 및 도 1에 도시된 종 래의 기준전압 발생기의 특성에 대한 시뮬레이션 결과를 나타내는 전압 파형도이다. 시뮬레이션 조건은, 도 3에 도시된 본 발명에 따른 기준전압 발생기 내의 기준전압 발생부(31) 내의 트랜지스터들 및 저항의 크기가 도 1에 도시된 종래의 기준전압 발생기 내의 트랜지스터들 및 저항의 크기와 동일하다고 가정한다. 즉 본 발명에 따른 기준전압 발생기에 흐르는 스탠바이 전류와 종래의 기준전압 발생기에 흐르는 스탠바이 전류가 동일하다고 가정한다.
도 4에서 기존 VREF는 도 1에 도시된 종래의 기준전압 발생기에서 발생되는 기준전압을 나타내고, NEW VREF는 도 3에 도시된 본 발명에 따른 기준전압 발생기에서 발생되는 기준전압을 나타낸다. VCCHB는 도 3에서 전압 검출기(33) 내의 제1인버터(335)의 출력신호를 나타낸다.
이하 도 4의 파형도를 참조하여 도 3에 도시된 본 발명에 따른 기준전압 발생기에서 셋업 전압 특성이 향상되는 동작을 설명한다.
초기에 전압 검출기(33) 내의 전압 분배부(331)의 출력단(VD)의 전압레벨은 로우(low) 레벨이 된다. 따라서 제1인버터(335)의 출력신호(VCCHB)는 파우워 업(power up) 후 전원전압(VDD)의 증가에 따라 함께 소정의 하이(high) 레벨이 된다. 이때에는 제2인버터(337)의 출력신호(VCCH)는 로우 레벨이 되므로 바이패쓰 회로(35)의 피모스 트랜지스터(P51)가 턴온된다. 그 결과 기준전압 발생부(31) 내의 저항(RS1)이 바이패쓰되고 따라서 기준전압 발생부(31)에서 발생되는 기준전압(VREF)은 빨리 소정의 레벨로 셋업(set up)된다.
기준전압(VREF)이 소정의 레벨로 셋업된 이후에는 전압 검출기(33) 내의 풀 업부(333)를 통해 전압 분배부(331)의 출력단(VD)의 전압레벨이 하이 레벨이 된다. 따라서 제1인버터(335)의 출력신호(VCCHB)는 로우 레벨이 되고 제2인버터(337)의 출력신호(VCCH)는 하이 레벨이 된다. 이에 따라 바이패쓰 회로(35)의 피모스 트랜지스터(P51)가 턴오프된다. 그 결과 기준전압 발생부(31) 내의 저항(RS1)은 바이패쓰되지 않고 기준전압 발생부(31)는 정상적으로 동작된다. 기준전압 발생부(31)의 동작은 당업자에게 통상적인 것이므로 여기에서 상세한 설명은 생략된다.
도 4의 파형도에서 볼 수 있듯이, 종래의 기준전압 발생기에서는 셋업 전압(VSET)이 약 1.4볼트인 반면에 본 발명에 따른 기준전압 발생기에서는 셋업 전압(VSET)이 약 1.2볼트로 낮아진다. 다시말해, 본 발명에 따른 기준전압 발생기의 셋업 전압 특성이 종래기술에 비하여 향상됨을 알 수 있다.
본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명에 따른 기준전압 발생기는 스탠바이 전류의 증가없이 셋업 전압 특성을 향상시킬 수 있는 장점이 있다.

Claims (12)

  1. 전원전압과 출력단 사이에 저항을 포함하고, 상기 전원전압을 분배(divide)하여 상기 출력단으로 기준전압을 발생하는 기준전압 발생부;
    상기 기준전압을 피드백받아 상기 기준전압의 레벨을 검출하는 전압 검출기; 및
    상기 저항에 병렬 연결되고 상기 전압 검출기의 출력신호에 응답하여 상기 저항을 바이패쓰(bypass)시키는 바이패쓰 회로를 구비하는 것을 특징으로 하는 기준전압 발생기.
  2. 제1항에 있어서, 상기 전압 검출기는,
    상기 전원전압을 분배하여 분배된 전압을 자신의 출력단으로 출력하는 전압 분배부;
    상기 전원전압과 상기 전압 분배부의 출력단 사이에 연결되고, 상기 피드백되는 기준전압에 응답하여 상기 전압 분배부의 출력단의 전압레벨을 조절하는 풀업부;
    상기 전압 분배부의 출력신호를 반전시키는 제1인버터; 및
    상기 제1인버터의 출력신호를 다시 반전시켜 상기 전압 검출기의 출력신호를 발생하는 제2인버터를 구비하는 것을 특징으로 하는 기준전압 발생기.
  3. 제2항에 있어서, 상기 전압 분배부는,
    상기 전원전압과 상기 자신의 출력단 사이에 직렬 연결되는 복수개의 엔모스 트랜지스터들; 및
    상기 출력단과 접지전압 사이에 직렬 연결되는 복수개의 저항들을 구비하고,
    상기 엔모스 트랜지스터들의 게이트에는 상기 전원전압이 인가되는 것을 특징으로 하는 기준전압 발생기.
  4. 제2항에 있어서, 상기 풀업부는,
    상기 전원전압과 상기 전압 분배부의 출력단 사이에 직렬 연결되고 게이트에 상기 피드백되는 기준전압이 인가되는 복수개의 피모스 트랜지스터들을 구비하는 것을 특징으로 하는 기준전압 발생기.
  5. 제1항에 있어서, 상기 바이패쓰 회로는,
    상기 저항과 병렬로 연결되고 게이트에 상기 전압 검출기의 출력신호가 인가되는 피모스 트랜지스터를 구비하는 것을 특징으로 하는 기준전압 발생기.
  6. 제1항에 있어서, 상기 기준전압 발생부는,
    상기 전원전압을 분배(divide)하여 상기 기준전압을 상기 출력단으로 출력하는 전압 분배부; 및
    상기 전압 분배부에서 발생되는 제어전압에 응답하여 상기 기준전압의 레벨 을 조절하는 기준전압 조절부를 구비하는 것을 특징으로 하는 기준전압 발생기.
  7. 제6항에 있어서, 상기 전압 분배부는,
    상기 전원전압과 상기 기준전압이 출력되는 상기 출력단 사이에 연결되는 적어도 하나의 저항;
    상기 저항에 일단이 연결되는 적어도 하나의 다른 저항; 및
    상기 다른 저항의 타단과 접지전압 사이에 연결되는 적어도 하나의 엔모스 트랜지스터를 구비하고,
    상기 다른 저항의 타단으로부터 상기 제어전압이 출력되는 것을 특징으로 하는 기준전압 발생기.
  8. 제7항에 있어서, 상기 적어도 하나의 엔모스 트랜지스터의 게이트에는 상기 기준전압 또는 전원전압이 인가되는 것을 특징으로 하는 기준전압 발생기.
  9. 제6항에 있어서, 상기 기준전압 조절부는,
    상기 기준전압과 상기 접지전압 사이에 연결되고 상기 제어전압에 의해 제어되는 피모스 트랜지스터를 구비하는 것을 특징으로 하는 기준전압 발생기.
  10. 전원전압과 출력단 사이에 저항을 포함하고, 상기 전원전압을 분배(divide)하여 상기 출력단으로 기준전압을 발생하는 기준전압 발생부를 제어하는 방법에 있 어서,
    상기 기준전압을 피드백받아 상기 기준전압의 레벨을 검출하는 단계; 및
    상기 검출결과에 따라 상기 저항을 바이패쓰(bypass)시키는 단계를 구비하는 것을 특징으로 하는 제어방법.
  11. 제10항에 있어서, 상기 검출하는 단계는,
    상기 전원전압을 분배하여 분배된 전압을 출력하는 단계;
    상기 피드백되는 기준전압에 응답하여 상기 분배된 전압의 레벨을 조절하는 단계;
    상기 레벨 조절된 전압신호를 반전시키는 단계; 및
    상기 반전된 전압신호를 다시 반전시켜 상기 검출결과 신호를 발생하는 단계를 구비하는 것을 특징으로 하는 제어방법.
  12. 제10항에 있어서, 상기 바이패쓰시키는 단계는,
    상기 기준전압의 레벨이 소정의 레벨 이하일 때는 상기 저항을 바이패쓰시키는 단계; 및
    상기 기준전압의 레벨이 상기 소정의 레벨 이상이 될 때는 상기 저항을 바이패쓰시키지 않는 단계를 구비하는 것을 특징으로 하는 제어방법.
KR1020070019920A 2007-02-27 2007-02-27 향상된 셋업 전압 특성을 갖는 기준전압 발생기 및 이를제어하는 방법 KR100855984B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070019920A KR100855984B1 (ko) 2007-02-27 2007-02-27 향상된 셋업 전압 특성을 갖는 기준전압 발생기 및 이를제어하는 방법
US12/038,371 US7973526B2 (en) 2007-02-27 2008-02-27 Reference voltage generator having improved setup voltage characteristics and method of controlling the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070019920A KR100855984B1 (ko) 2007-02-27 2007-02-27 향상된 셋업 전압 특성을 갖는 기준전압 발생기 및 이를제어하는 방법

Publications (2)

Publication Number Publication Date
KR20080079553A true KR20080079553A (ko) 2008-09-01
KR100855984B1 KR100855984B1 (ko) 2008-09-02

Family

ID=39715124

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070019920A KR100855984B1 (ko) 2007-02-27 2007-02-27 향상된 셋업 전압 특성을 갖는 기준전압 발생기 및 이를제어하는 방법

Country Status (2)

Country Link
US (1) US7973526B2 (ko)
KR (1) KR100855984B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8089813B2 (en) * 2008-07-18 2012-01-03 International Business Machines Corporation Controllable voltage reference driver for a memory system
US9292056B2 (en) * 2011-07-28 2016-03-22 Schneider Electric It Corporation Systems and methods for wireless communication of power distribution information
CN103117741A (zh) * 2011-11-16 2013-05-22 国民技术股份有限公司 一种偏置电流产生电路以及尾电流源电路
CN111769817B (zh) * 2020-07-10 2023-07-28 电子科技大学 一种基于pmos的上拉与下拉滤波电路

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2747311B2 (ja) * 1989-02-06 1998-05-06 日本ディジタルイクイップメント株式会社 デジタル光通信装置に使用される光送信装置のイネーブル応答時間を制御する装置および方法
US5852359A (en) 1995-09-29 1998-12-22 Stmicroelectronics, Inc. Voltage regulator with load pole stabilization
KR100302589B1 (ko) * 1998-06-05 2001-09-22 김영환 기준전압발생기의스타트업회로
KR100623335B1 (ko) * 1999-12-30 2006-09-11 매그나칩 반도체 유한회사 전압 강하 변환기
US6480419B2 (en) * 2001-02-22 2002-11-12 Samsung Electronics Co., Ltd. Bit line setup and discharge circuit for programming non-volatile memory
KR100439024B1 (ko) * 2001-03-08 2004-07-03 삼성전자주식회사 기준전압 발생회로
JP2002328732A (ja) * 2001-05-07 2002-11-15 Texas Instr Japan Ltd 基準電圧発生回路
KR100434490B1 (ko) * 2001-05-10 2004-06-05 삼성전자주식회사 온도 변화에 안정적인 기준 전압 발생 회로
KR100452333B1 (ko) * 2002-10-18 2004-10-12 삼성전자주식회사 파워 업 신호 발생기
KR100535114B1 (ko) * 2003-03-28 2005-12-07 주식회사 하이닉스반도체 파워 업 검출 장치
US7161396B1 (en) * 2003-08-20 2007-01-09 Xilinx, Inc. CMOS power on reset circuit
KR20050038848A (ko) 2003-10-23 2005-04-29 주식회사 하이닉스반도체 반도체 소자의 기준 전압 생성 회로
JP2005160251A (ja) * 2003-11-27 2005-06-16 Ntt Power & Building Facilities Inc 電力供給システム
KR20050099308A (ko) 2004-04-09 2005-10-13 삼성전자주식회사 내부 전압 발생회로 및 이를 이용하는 반도체 메모리 장치
KR100968442B1 (ko) * 2004-04-16 2010-07-07 주식회사 하이닉스반도체 저전력 동작모드용 기준전압 발생 장치
TWI273365B (en) * 2004-08-17 2007-02-11 Amic Technology Corp Boost circuit with a voltage detector
US7286417B2 (en) * 2005-06-21 2007-10-23 Micron Technology, Inc. Low power dissipation voltage generator
KR100718044B1 (ko) * 2006-05-26 2007-05-14 주식회사 하이닉스반도체 반도체 장치의 입력회로
KR101215642B1 (ko) * 2007-02-15 2013-01-09 에스케이하이닉스 주식회사 내부전압 검출 회로 및 이를 이용한 내부전압 발생장치

Also Published As

Publication number Publication date
KR100855984B1 (ko) 2008-09-02
US7973526B2 (en) 2011-07-05
US20080203987A1 (en) 2008-08-28

Similar Documents

Publication Publication Date Title
US7579821B2 (en) Voltage generator
KR100818105B1 (ko) 내부 전압 발생 회로
US6084386A (en) Voltage generation circuit capable of supplying stable power supply voltage to load operating in response to timing signal
TW202121098A (zh) 低壓差穩壓器以及調節低壓差穩壓器的方法
US20190050011A1 (en) Regulator circuit
KR100904423B1 (ko) 반도체 메모리 소자
KR100855984B1 (ko) 향상된 셋업 전압 특성을 갖는 기준전압 발생기 및 이를제어하는 방법
JP2000156097A (ja) 電圧調整が可能な内部電源回路を有する半導体メモリ装置
KR102501696B1 (ko) 전압 클램핑 회로, 이를 포함하는 반도체 장치 및 반도체 시스템
US7489578B2 (en) Boosted voltage level detector in semiconductor memory device
KR20120098169A (ko) 반도체 장치의 내부전압 생성회로
KR100455442B1 (ko) 저전압 검출기
US9136018B2 (en) Internal voltage generation circuits
KR100904426B1 (ko) 내부 전압 생성 회로
US9466337B1 (en) Apparatuses and method for supply voltage level detection
KR20130064991A (ko) 기준전압생성회로 및 이를 이용한 내부전압생성회로
KR101003128B1 (ko) 반도체 메모리 장치의 내부 전압 발생 회로
KR100833416B1 (ko) 파워업 리셋 회로
KR100527526B1 (ko) 저전압 동작 특성을 개선한 내부전압 발생장치
KR20080001054A (ko) 내부 전압 발생 장치
KR100675016B1 (ko) 온도 의존성이 낮은 기준전압 발생회로
US20040012990A1 (en) Voltage generator for flash memory device
KR100574916B1 (ko) 반도체 메모리장치의 번인 테스트를 위한 승압 전위 검출장치
KR20080075416A (ko) 반도체 집적 회로의 내부 전압 발생 회로
KR100656434B1 (ko) 반도체 메모리 장치의 누설 전류 감소 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120802

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130731

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee