CN107077876B - 用于读取电阻式存储器的恒定感测电流 - Google Patents

用于读取电阻式存储器的恒定感测电流 Download PDF

Info

Publication number
CN107077876B
CN107077876B CN201580051341.4A CN201580051341A CN107077876B CN 107077876 B CN107077876 B CN 107077876B CN 201580051341 A CN201580051341 A CN 201580051341A CN 107077876 B CN107077876 B CN 107077876B
Authority
CN
China
Prior art keywords
transistor
voltage
load
data
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201580051341.4A
Other languages
English (en)
Other versions
CN107077876A (zh
Inventor
S-O·郑
S·崔
J·金
T·那
J·P·金
S·H·康
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Industry Academic Cooperation Foundation of Yonsei University
Qualcomm Inc
Original Assignee
Industry Academic Cooperation Foundation of Yonsei University
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Industry Academic Cooperation Foundation of Yonsei University, Qualcomm Inc filed Critical Industry Academic Cooperation Foundation of Yonsei University
Publication of CN107077876A publication Critical patent/CN107077876A/zh
Application granted granted Critical
Publication of CN107077876B publication Critical patent/CN107077876B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/08—Control thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/14—Dummy cell management; Sense reference voltage generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0045—Read using current through the cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0054—Read is performed on a reference element, e.g. cell, and the reference sensed value is used to compare the sensed value of the selected cell

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

系统和方法涉及提供恒定感测电流以用于读取电阻式存储器元件(228)。负载电压生成器(202)基于配置成供应不随工艺‑电压‑温度变化而变化的恒定电流的电流镜(206)来提供负载电压。数据电压基于所生成的负载电压、通过使从恒定电流镜像的感测电流通过电阻式存储器元件来生成。参考电压也基于所生成的负载电压并且通过使从恒定电流镜像的参考电流通过参考单元(230、231)来生成。存储在电阻式存储器元件中的逻辑值基于数据电压与参考电压的比较来确定，其中该确定不受工艺‑电压‑温度变化的影响。

Description

用于读取电阻式存储器的恒定感测电流
公开领域
所公开的各方面涉及提供用于读取或感测存储在电阻式存储器位单元中的数据的恒定感测电流，其中该恒定感测电流不随工艺-电压-温度(PVT)变化而变化。
背景
存储器设备常规地包括各自存储数据位的位单元阵列。每个数据位可表示逻辑零(“0”)或逻辑一(“1”)，其可对应于该位单元的状态。在所选择的位单元的读操作期间，接近于地的电压电平可表示“0”而相对较高的电压电平可表示“1”。位线耦合至存储器阵列中的各个位单元并且这些位线将这些位单元耦合至在写/读操作中使用的其他组件。
磁阻式随机存取存储器(MRAM)是一种非易失性存储器技术，其中数据是基于位单元的磁化极性来存储的。与将数据存储为电荷或电流的常规RAM技术形成对比，MRAM使用磁性元件。常规用于MRAM技术的存储元件或位单元的磁隧道结(MTJ)可由两个各自能保持磁矩的、由绝缘(隧道势垒)层分开的磁层形成。常规地，固定层被设置成特定极性。自由层的极性自由地改变以匹配可能被施加的外部磁场的极性。自由层极性的改变将改变MTJ位单元的电阻。例如，当磁化极性是对准或者“平行”时，存在低阻态(RL)，其对应于逻辑“0”。当磁化极性没有对准或者“反平行”时，存在高阻态(RH)，其对应于逻辑“1”。
由此，在磁阻式随机存取存储器(MRAM)中，每个位单元(例如，MTJ位单元)具有基于位单元表示逻辑零(“0”)还是逻辑一(“1”)的电阻值。具体地，位单元的电阻(Rdata)与存储在该位单元中的数据相关。
由此，为了写入逻辑“0”或逻辑“1”，对应的写电流通过MTJ位单元以实现对应的自由层和固定层对准，或者换言之以将MTJ位单元编程为对应的阻态。
为了读取位单元，感测电流通过该位单元并且跨电阻Rdata产生的电压Vdata随后与参考电压Vref相比较。如果Vdata相对于Vref为高，则该位单元被确定为其中存储有逻辑“1”。如果Vdata相对于Vref为低，则该位单元被确定为其中存储有逻辑“0”。跨位单元的电压Vdata与参考电压Vref之差(差分电压ΔV＝Vdata–Vref)因此被用来指示存储在该位单元中的逻辑状态。感测裕量一般指代为了正确地将存储在位单元中的值分别读取为“1”或“0”，ΔV必须被正确地感测为正或负的量。
对于读操作，感测电流需要比用于写入位单元的写电流小，以确保存储在该位单元中的数据在读操作期间不会被无意地翻转或者重新编程。如果读操作导致对存储在位单元中的逻辑值的不期望改变，则这种情景被称为读扰乱。
钳位晶体管(例如，n沟道金属氧化物半导体(NMOS)晶体管)可被用来驱动感测电流通过位单元。钳位晶体管的栅极电压(或钳位电压VG_clamp)被调节或者控制以改变针对读操作通过位单元的感测电流的量。将钳位电压G_clamp维持为低值以保持感测电流为低、以避免读扰乱可能是合乎期望的。
然而，减小钳位电压G_clamp可导致与钳位晶体管的阈值电压(Vth)有关的另一不期望影响。钳位晶体管的阈值电压是为了激活钳位晶体管并使其驱动感测电流而需要被施加到钳位晶体管的栅极的最小电压。如果钳位电压G_clamp过低，则存在钳位电压G_clamp可能低于阈值电压Vth的风险，这将阻止任何感测电流被驱动至位单元。另外，感测电流还取决于钳位电压G_clamp与阈值电压Vth之差。然而，阈值电压Vth可随工艺-电压-温度(PVT)条件而变化。由此，感测电流变得很大程度上取决于PVT变化，这使得感测操作不可预测且不可靠。
此外，将感测电流减小至非常低的值可导致较小的感测裕量。读存取通过率(RAPY)是指产生对位单元的正确读取值的读操作的通过率或百分比的度量。类似地，读扰乱通过率(RDPY)是指不受读扰乱问题影响的读操作的通过率或百分比的度量。对于一些PVT角，例如，感测电流的变化可能导致不期望低的感测电流，这可能降低RAPY。在一些其他PVT角处，例如，感测电流的变化可能导致不期望高的感测电流，这可能导致读扰乱。
克服关于感测电流变化的以上问题的一些常规尝试包括被配置成通过利用电流镜和副本单元生成钳位电压VG_clamp和参考电压Vref的偏置生成器，这些副本单元是被编程为具有对应电阻RL和RH的逻辑状态“0”和“1”的MTJ单元。这些偏置生成器要求电流正流向这些副本单元，其可进而创建读扰乱的另一源。此外，因为在对MRAM位单元的读操作期间电流需要从电流镜生成以通过这些副本单元，所以附加功率在该过程中被消耗。由此，偏置生成器至少因以上缺陷而不是有效的解决方案。
相应地，本领域存在对用于MRAM读操作的可靠且恒定的感测电流的持续需求，其中感测电流不随PVT变化而变化。
概述
所公开的系统和方法涉及使用包括不随工艺-电压-温度变化而变化的恒定电流源的负载生成器来提供恒定感测电流以用于读取电阻式存储器元件(诸如MRAM或MTJ位单元)。
例如，一示例性方面涉及一种读取电阻式存储器位单元的方法，该方法包括：从供应不随工艺-电压-温度变化而变化的恒定电流的电流镜生成负载电压；通过向耦合至电阻式存储器位单元的数据负载晶体管提供负载电压以使得恒定电流被镜像为流过该电阻式存储器位单元的感测电流来生成数据电压；以及通过向耦合至参考单元的参考负载晶体管提供负载电压以使得恒定电流被镜像为流过该参考单元的参考电流来生成参考电压。
另一示例性方面涉及一种装置，包括：电阻式存储器位单元以及配置成生成负载电压的负载电压生成器。该负载电压生成器包括电流镜，其中该电流镜被配置成供应不随工艺-电压-温度变化而变化的恒定电流。数据负载晶体管耦合至电阻式存储器位单元，其中该数据负载晶体管的栅极耦合至负载电压，并且其中该数据负载晶体管被配置成基于被镜像为通过该电阻式存储器位单元的感测电流的恒定电流来生成数据电压。参考负载晶体管耦合至参考单元，其中该参考负载晶体管的栅极耦合至负载电压，并且其中该参考负载晶体管被配置成基于被镜像为通过该参考单元的参考电流的恒定电流来生成参考电压。
又一示例性方面涉及一种系统，包括：电阻式存储器位单元；用于基于不随工艺-电压-温度变化而变化的恒定电流来生成负载电压的装置；用于基于该负载电压和被镜像为通过该电阻式存储器位单元的感测电流的恒定电流来生成数据电压的装置；以及用于基于该负载电压和被镜像为通过参考单元的参考电流的恒定电流来生成参考电压的装置。
附图简要说明
给出附图以帮助对本发明的实施例进行描述，且提供附图仅用于解说实施例而非进行限定。
图1解说了用于读取MRAM位单元的常规电路。
图2解说了用于使用不随工艺-电压-温度变化而变化的感测电流来读取MRAM位单元的示例性电路。
图3解说了根据示例性方面的涉及使用恒定感测电流读取MRAM位单元的方法的流程图。
图4解说了示出其中可有利地采用示例性方面的示例性无线设备的框图。
详细描述
在以下针对本发明的具体实施例的描述和有关附图中公开了本发明的各方面。可以设计出替换实施例而不会脱离本发明的范围。另外，本发明中众所周知的元素将不被详细描述或将被省去以免湮没本发明的相关细节。
措辞“示例性”和/或“示例”在本文中用于意指“用作示例、实例或解说”。本文描述为“示例性”和/或“示例”的任何实施例不必被解释为优于或胜过其他实施例。同样，术语“本发明的各实施例”并不要求本发明的所有实施例都包括所讨论的特征、优点、或工作模式。
本文中所使用的术语仅出于描述特定实施例的目的，而并不旨在限定本发明的实施例。如本文所使用的，单数形式的“一”、“某”和“该”旨在也包括复数形式，除非上下文另有明确指示。还将理解，术语“包括”、“具有”、“包含”和/或“含有”在本文中使用时指明所陈述的特征、整数、步骤、操作、元素、和/或组件的存在，但并不排除一个或多个其他特征、整数、步骤、操作、元素、组件和/或其群组的存在或添加。
此外，许多实施例是根据将由例如计算设备的元件执行的动作序列来描述的。将认识到，本文描述的各种动作能由专用电路(例如，专用集成电路(ASIC))、由正被一个或多个处理器执行的程序指令、或由这两者的组合来执行。另外，本文描述的这些动作序列可被认为是完全体现在任何形式的计算机可读存储介质内，其内存储有一经执行就将使相关联的处理器执行本文所描述的功能性的相应计算机指令集。由此，本发明的各个方面可以用数种不同的形式来体现，所有这些形式都已被构想落在所要求保护的主题内容的范围内。另外，对于本文描述的每个实施例，任何此类实施例的对应形式可在本文中被描述为例如“被配置成执行所描述的动作的逻辑”。
在示例性方面，提供了用于提供用于读取电阻式存储器(例如，MRAM)的恒定感测电流的电路和相关技术。在本公开中，尽管在示例性方面讨论了MRAM位单元，但是将理解，所公开的各方面等同地适用于任何电阻式存储器设备或技术。与常规办法形成对比，示例性恒定感测电流跨PVT角不变，提供了充分的感测裕量，并且还避免了读扰乱。由此，在示例性方面，RAPY被提高。
更具体地，在示例性方面，恒定感测电流生成器或负载电压(VG_load)生成器被配置成提供用于读操作的恒定感测电流，其中该恒定感测电流不随PVT变化而变化。VG_load生成器包括耦合至镜像晶体管(例如，p沟道金属氧化物半导体(PMOS)镜像晶体管)的电流镜。镜像晶体管的栅极电压向数据负载晶体管(例如，在包括位单元的数据分支中的位单元的负载PMOS)提供负载电压VG_load。负载电压VG_load被调节以使通过电流镜的镜像电流Imirror等于感测电流Idata。用来生成前述参考电压Vref的参考电路包括其栅极也由VG_load驱动的参考负载晶体管(例如，在参考分支中所包括的一个或多个参考单元的负载PMOS)。
如前所述，数据钳位晶体管可被用来驱动感测电流通过位单元。数据钳位晶体管的栅极电压(或钳位电压VG_clamp)被调节或者控制以改变针对读操作通过位单元的感测电流的量。参考电路还包括二极管式连接的参考钳位晶体管(例如，NMOS钳位晶体管)，其饱和电流从参考负载晶体管的饱和电流镜像。位单元的数据钳位晶体管的栅极耦合至参考钳位晶体管的栅极。因为镜像晶体管、数据负载晶体管、和参考负载晶体管的栅极电压全部由相同负载电压VG_load驱动，所以镜像电流Imirror＝Idata，其使感测电流跨恒定并且不随PVT变化而变化。
现在参照图1，解说了包括电阻式存储器元件(诸如MRAM位单元128)的常规电路100。更具体地，电路100包括用于读取存储在位单元128(例如，MTJ)中的数据值的感测电路103，该位单元128具有可变电阻Rdata。感测电路103被示为包括数据分支和参考分支，该数据分支包括位单元128，该参考分支包括参考单元130和131。负载电压VG_load和钳位电压VG_clamp是从外部源提供给感测电路103的，并且可随工艺变化、操作条件等而变化。又一信号VG_access可被提供以启用或禁用电路100，例如以节省功率。例如，数据存取晶体管142和参考存取晶体管144和145(例如，由NMOS晶体管形成)可使其栅极耦合至存取信号VG_access，以使得这些晶体管可在电路100未被用在读操作中时被截止以节省功率。
数据分支包括可耦合至数据选择晶体管124(例如，NMOS晶体管)的位单元128，该位单元128可在列多路复用器(未示出)耦合至数据选择晶体管124的栅极、该列多路复用器用于生成被激活或驱动为高以从位单元128存在于存储器阵列(例如，MRAM阵列，未在此视图中示出)中的相同行内的其他位单元中选择位单元128的信号“SEL(选择)”时被启用。
位单元128耦合至数据钳位晶体管120，数据钳位晶体管120的栅极由钳位电压VG_clamp驱动，以供应数据感测电流Idata。位单元128具有数据负载晶体管116(例如，PMOS晶体管)，数据负载晶体管116的栅极耦合至负载电压VG_load并且对应于存储在位单元128中的值的Vdata在Idata通过位单元128时跨数据负载晶体管116形成。数据侧负反馈(或“负反馈”晶体管162(例如，PMOS晶体管))在数据分支中被提供以用于减少数据负载晶体管116的电流的变化。负反馈晶体管162可充当耦合至数据负载晶体管116的源极端子的电阻器。由于源极负反馈效应，通过数据负载晶体管116的电流的变化可被减少。
参考分支包括有效提供参考电阻Rref的一个或多个参考单元，该参考电阻Rref可被用来生成用于感测位单元128的参考电压。如所示出的，参考分支包括两个分开的支路，该两个分开的支路包括参考单元130和131。参考单元130可被编程为对应于逻辑“0”的低电阻(RL)而参考单元131可被编程为对应于逻辑“1”的高电阻(RH)。连接至数据选择晶体管124的相同的列多路复用器输出信号SEL还可连接至激活参考单元130和131的参考选择晶体管126和127。两个参考钳位晶体管122和123使其栅极连接至钳位电压VG_clamp，以提供参考电流Iref0和Iref1。参考电流Iref0和Iref1流过这些参考单元130和131以在节点107处生成跨参考负载晶体管118和119(例如，PMOS晶体管)的有效参考电压Vref，该参考负载晶体管118和119的栅极还耦合至负载电压VG_load。再次，其功能类似于以上所讨论的负反馈晶体管162的参考侧负反馈晶体管164和165耦合至参考负载晶体管118和119。由此，如果节点109处跨位单元128的数据电压Vdata高于节点107处的参考电压Vref，则位单元128被确定为具有电阻RH(即，逻辑“1”)并且如果跨位单元128的电压低于Vref，则位单元128具有电阻RL(即，逻辑“0”)。
然而，如前所述，由于工艺变化，外部供应的VG_load和VG_clamp可能偏离预期值。此外，由于电路100中的晶体管之间的失配，感测裕量可受影响。作为结果，感测电流将变化，由此导致偏离Vdata和Vref的预期值。相应地，存储在位单元128中的值可能不被正确地读出，因为差分电压ΔV＝Vdata–Vref可能是不正确的。
现在参照图2，解说了克服了常规电路100的以上缺陷的示例性电路200。更详细而言，电路200包括感测电路203、以及组件电路VG_load生成器202。最初，将注意，感测电路203可从图1的常规感测电路103配置或修改，其中仅需要微小修改，以纳入提供不因工艺变化的恒定感测电流的示例性方面。由此，图2示出了其中用于提供不因PVT变化的感测电流的上述电路和/或技术可被扩展到现有MRAM电路结构的示例。
首先将描述VG_load生成器202。在VG_load生成器202中提供了镜像晶体管206(例如，PMOS晶体管)。镜像晶体管206可被二极管式连接或被配置为二极管，如所示出的。镜像晶体管206的一个端子(例如，源极/漏极)连接至其栅极并且还连接至电流镜210。镜像晶体管206的另一端子(例如，漏极/源极)耦合至负载晶体管204(例如，PMOS晶体管)，负载晶体管204耦合至正供电电压Vdd。镜像晶体管206的栅极被驱动至负载电压VG_load 208。偏离其中从外部电压源导出负载电压VG_load的电路100中所示的常规结构，在图2的示例性电路200中，负载电压VG_load 208由VG_load生成器202生成并且被供应给数据负载晶体管216和参考负载晶体管218和219的栅极。这确保来自电流镜210的恒定电流Imirror被镜像至位单元228，这将在下文进一步描述。另外，负载PMOS的栅极电压作为负反馈电压VG_degen 205来供应，负反馈电压VG_degen 205耦合至负反馈晶体管262、264和265以用于附加稳定性和对工艺变化的对抗。
现在来到感测电路203，类似于感测电路103，感测电路203也包括数据分支和参考分支，该数据分支包括位单元228，该参考分支包括参考单元230和231。在本公开中，尽管在示例性方面位单元228可被描述为MRAM或MTJ位单元，但是将理解，所公开的各方面可等同地应用于位单元228从任何电阻式存储器设备或技术形成。存取信号VG_access也可被类似地提供以启用或禁用电路203，例如以节省功率。例如，数据存取晶体管242和参考存取晶体管244和245(例如，由NMOS晶体管形成)可使其栅极耦合至存取信号VG_access，以使得这些晶体管可在电路200未用在读操作中时被截止以节省功率。然而，不同于感测电路103，感测电路203从VG_load生成器202导出负载电压VG_load208。此外，感测电路203不具有由外部源供应的钳位电压VG_clamp。相反，在感测电路203中，参考钳位晶体管222和223的栅极连接至共用节点207，该共用节点207还连接至晶体管222和223中的每一者的一个端子、以及数据钳位晶体管220的栅极。参考电压Vref在节点207处生成。
更详细而言，位单元228可耦合至数据选择晶体管224(例如，NMOS晶体管)。位单元228可在耦合至数据选择晶体管224的栅极的控制信号“SEL”(其可以是来自列多路复用器(未在图中示出)的输出)被激活或驱动为高以从位单元228存在于存储器阵列(例如，MRAM阵列，未在此视图中示出)中的相同行内的其他位单元中选择位单元228时被启用。位单元228耦合至数据钳位晶体管220，数据钳位晶体管220的栅极耦合至节点207处的参考电压Vref，如以上所提及的。如前所述，数据负载晶体管216使其栅极连接至从VG_load生成器202获得的VG_load 208，这意味着通过位单元228的感测电流Idata为从流过恒定电流源210的电流Imirror镜像的恒定电流值。因此，将不存在可能由常规方案中的工艺变化产生的感测电流Idata变化。如先前所提及的，数据侧负反馈(或“负反馈”晶体管262(例如，PMOS晶体管))在数据分支中被提供以用于减少数据负载晶体管216的电流的变化。负反馈晶体管262可充当耦合至数据负载晶体管216的源极端子的电阻器。由于源极负反馈效应，通过数据负载晶体管216的感测电流Idata的变化可被进一步减少。另外，因为负反馈晶体管262的栅极耦合至从VG_load生成器202的负载晶体管204的栅极导出的负反馈电压VG_degen 205，所以实现了感测电流Idata的附加稳定性。
参考分支包括参考单元230和231。参考单元230可被编程为对应于逻辑“0”的低电阻(RL)而参考单元231可被编程为对应于逻辑“1”的高电阻(RH)。连接至数据选择晶体管224的相同的列多路复用器输出SEL还可连接至激活参考单元230和231的参考选择晶体管226和227。两个参考钳位晶体管222和223使其栅极连接至共用节点207，如前所述。两个参考钳位晶体管222和223的第一端子(例如，漏极端子)也连接至共用节点207。两个参考钳位晶体管222和223的第二端子(例如，源极端子)连接在一起。这确保参考电流Iref0和Iref1也从Idata适当地镜像。参考电流Iref0和Iref1流过参考单元230和231以在共享节点207处生成跨参考负载晶体管218和219(例如，PMOS晶体管)的有效参考电压Vref，该参考负载晶体管218和219的栅极还耦合至负载电压VG_load 208。再次，其功能类似于以上所讨论的负反馈晶体管262的参考侧负反馈晶体管264和265耦合至参考负载晶体管218和219。
再次参照VG_load生成器202，可以看出电流镜210充当跨所有PVT角流过恒定电流(即，镜像电流Imirror)并且不随PVT变化而变化的电流阱。负载电压VG_load 208由镜像晶体管206(二极管式连接的PMOS)和通过电流镜210的镜像电流Imirror决定。数据负载晶体管216的饱和电流由此从镜像电流Imirror镜像。节点207处的参考电压Vref由二极管式连接的参考钳位晶体管222和223决定。该节点处的参考电压Vref由此设置数据分支的数据钳位晶体管220的饱和电流，因为在节点207处Vref＝VG_clamp，该节点207耦合至参考钳位晶体管222和223的栅极。因此，即使存在PVT变化，数据分支的数据负载晶体管216的饱和电流也可被保持恒定，因为镜像电流Imirror是恒定的。如所见的，因为该镜像电流Imirror因数据负载晶体管210的饱和电流而被镜像成感测电流Idata，所以感测电流Idata也不随PVT变化而变化。由此，关于PVT变化和读扰乱的问题可被避免。
相应地，用于辅助确定跨位单元228的节点209处的数据电压Vdata是否高于节点207处的参考电压Vref的差分电压ΔV＝Vdata–Vref的确定将不受工艺变化影响。由此，如果跨位单元228的电压高于Vref，则位单元228将被确定为具有电阻RH(即，逻辑“1”)；并且如果该跨位单元228的电压低于Vref，则位单元228将被确定为具有电阻RL(即，逻辑“0”)。
将领会，示例性方面包括用于执行本文所公开的过程、功能和/或算法的各种方法。例如，如图3中所解说的，示例性方面可包括一种读取电阻式存储器位单元(例如，228)的方法(300)。在框302，开始用于读取电阻式存储器位单元的方法。在框304，包括使用供应不随工艺-电压-温度变化而变化的恒定电流(例如，Imirror)的电流镜(例如，电流镜210)来生成负载电压(例如，VG_load 205)。框306包括通过向耦合至该电阻式存储器位单元的数据负载晶体管(例如，216)提供该负载电压以使得该恒定电流被镜像为流过该电阻式存储器位单元的感测电流(例如，Idata)来生成数据电压(例如，节点209处的Vdata)。框308包括通过向耦合至参考单元的参考负载晶体管(例如，230、231)提供该负载电压以使得该恒定电流被镜像为流过该参考单元的参考电流(例如，Iref1和Iref2)来生成参考电压(例如，节点207处的Vref)。
参照图4，描绘了根据示例性方面配置的无线设备400的特定解说性方面的框图。无线设备400包括耦合至存储器432的处理器。在一个方面，存储器432可包括MRAM阵列，并且处理器464和存储器432可耦合至图2的电路200以用于操作MRAM阵列的MRAM位单元。图4还示出了耦合至处理器464和显示器428的显示控制器426。编码器/解码器(CODEC)434(例如，音频和/或语音CODEC)可耦合至处理器464。还解说了其它组件，诸如无线控制器440(其可包括调制解调器)。扬声器436和话筒438可耦合至CODEC 434。图4还指示无线控制器440可耦合至无线天线442。在一特定方面，处理器464、显示控制器426、存储器432、CODEC 434、以及无线控制器440被包括在系统级封装或片上系统设备422中。
在一特定方面，输入设备430和电源444耦合至片上系统设备422。此外，在一特定方面，如图4中所解说的，显示器428、输入设备430、扬声器436、话筒438、无线天线442、以及电源444在片上系统设备422的外部。然而，显示器428、输入设备430、扬声器436、话筒438、无线天线442、以及电源444中的每一者可耦合至片上系统设备422的组件，诸如接口或控制器。
应当注意，尽管图4描绘了无线通信设备，但是处理器464和存储器432也可集成到机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、个人数字助理(PDA)、固定位置数据单元、移动电话、智能电话或计算机、和/或半导体管芯中。
本领域技术人员将领会，信息和信号可使用各种不同技术和技艺中的任何一种来表示。例如，贯穿上面说明始终可能被述及的数据、指令、命令、信息、信号、比特、码元、和码片可由电压、电流、电磁波、磁场或磁粒子、光场或光粒子、或其任何组合来表示。
相应地，本发明的实施例可包括实施提供不随PVT变化而变化的恒定感测电流以用于读取电阻式存储器位单元的方法的计算机可读介质。相应地，本发明并不限定于所解说的示例并且任何用于执行本文所描述的功能的装置被包括在本发明的实施例中。
另外，本领域技术人员将领会，结合本文所公开的实施例的各种解说性逻辑框、模块、电路、和算法步骤可被实现为电子硬件、计算机软件、或两者的组合。为清楚地解说硬件与软件的这一可互换性，各种解说性组件、框、模块、电路、以及步骤在上面是以其功能性的形式作一般化描述的。此类功能性是被实现为硬件还是软件取决于具体应用和施加于整体系统的设计约束。技术人员对于每种特定应用可用不同的方式来实现所描述的功能性，但这样的实现决策不应被解读成导致脱离了本发明的范围。
结合本文公开的实施例描述的各个说明性逻辑框、模块、以及电路可用通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其他可编程逻辑器件、分立的门或晶体管逻辑、分立的硬件组件、或其设计成执行本文中描述的功能的任何组合来实现或执行。通用处理器可以是微处理器，但在替换方案中，该处理器可以是任何常规的处理器、控制器、微控制器、或状态机。处理器还可以被实现为计算设备的组合，例如DSP与微处理器的组合、多个微处理器、与DSP核心协同的一个或多个微处理器、或任何其它此类配置。
结合本文所公开的实施例的方法、序列和/或算法可直接在硬件中、在由处理器执行的软件模块中、或在这两者的组合中实施。软件模块可驻留在RAM存储器、闪存存储器、ROM存储器、EPROM存储器、EEPROM存储器、寄存器、硬盘、可移动盘、CD-ROM或者本领域中所知的任何其他形式的存储介质中。示例性存储介质耦合至处理器以使得该处理器能从/向该存储介质读写信息。在替换方案中，存储介质可以被整合到处理器。处理器和存储介质可驻留在ASIC中。ASIC可驻留在用户终端(例如，UE)中。替换地，处理器和存储介质可作为分立组件驻留在用户终端中。
在一个或多个示例性实施例中，所描述的功能可在硬件、软件、固件或其任何组合中实现。如果在软件中实现，则各功能可以作为一条或多条指令或代码存储在计算机可读介质上或藉其进行传送。计算机可读介质包括计算机存储介质和通信介质两者，包括促成计算机程序从一地向另一地转移的任何介质。存储介质可以是能被计算机访问的任何可用介质。作为示例而非限定，此类计算机可读介质可包括RAM、ROM、EEPROM、CD-ROM或其他光盘存储、磁盘存储或其他磁存储设备、或能用于携带或存储指令或数据结构形式的期望程序代码且能被计算机访问的任何其他介质。任何连接也被正当地称为计算机可读介质。例如，如果软件是使用同轴电缆、光纤电缆、双绞线、数字订户线(DSL)、或诸如红外、无线电、以及微波之类的无线技术从web网站、服务器、或其他远程源传送而来，则该同轴电缆、光纤电缆、双绞线、DSL、或诸如红外、无线电、以及微波之类的无线技术就被包括在介质的定义之中。如在此所用的碟或盘包括压缩盘(CD)、激光盘、光盘、数字多功能盘(DVD)、软盘和蓝光盘，其中碟(disk)通常以磁的方式再现数据，而盘(disc)通常用激光以光的方式再现数据。上述的组合应当也被包括在计算机可读介质的范围内。
尽管前述公开示出了本发明的解说性方面，但是应当注意，可在不脱离如由所附权利要求限定的本发明的范围的情况下对本文作出各种改变和修改。根据本文中所描述的本发明实施例的方法权利要求的功能、步骤和/或动作不必按任何特定次序来执行。此外，尽管本发明的要素可能是以单数来描述或主张权利的，但是复数也是已料想了的，除非显式地声明了限定于单数。

Claims (14)

1.一种读取电阻式存储器位单元的方法，所述方法包括：
在镜像晶体管的栅极处生成负载电压，其中所述镜像晶体管为二极管式连接且耦合至电流镜，其中所述电流镜供应不随工艺-电压-温度变化而变化的恒定电流；
通过将所述镜像晶体管的栅极连接至数据负载晶体管的栅极来向所述数据负载晶体管提供所述负载电压以使得所述恒定电流被镜像为流过所述电阻式存储器位单元的感测电流来生成数据电压，所述数据负载晶体管耦合至所述电阻式存储器位单元；
将所述镜像晶体管的栅极与耦合至参考单元的参考负载晶体管的栅极连接以向所述参考负载晶体管提供所述负载电压以使得所述恒定电流被镜像为流过所述参考单元的参考电流；
在耦合至二极管式连接的参考钳位晶体管的第一端子的共用节点处导出参考电压，所述参考钳位晶体管耦合至所述参考单元，其中所述参考钳位晶体管的第二端子以及栅极彼此连接；以及
将所述共用节点与串联耦合至所述电阻式存储器位单元的数据钳位晶体管的栅极耦合。
2.如权利要求1所述的方法，其特征在于，包括将所述镜像晶体管耦合至电压生成器的负载晶体管，以及从所述电压生成器的负载晶体管的栅极导出负反馈电压。
3.如权利要求2所述的方法，其特征在于，进一步包括使用所述负反馈电压来驱动耦合至所述数据负载晶体管的负反馈数据晶体管以及耦合至所述参考负载晶体管的负反馈参考晶体管的栅极。
4.如权利要求1所述的方法，其特征在于，进一步包括基于所述数据电压与所述参考电压的比较来确定所述电阻式存储器位单元的电阻值或逻辑值。
5.如权利要求4所述的方法，其特征在于，所述比较的结果不随工艺-电压-温度变化而变化。
6.如权利要求1所述的方法，其特征在于，所述电阻式存储器位单元为磁阻式随机存取存储器(MRAM)位单元或者磁性隧道结(MTJ)。
7.一种用于存储器的装置，包括：
电阻式存储器位单元；
负载电压生成器，其被配置成生成负载电压，所述负载电压生成器包括电流镜以及耦合至所述电流镜的镜像晶体管，其中所述镜像晶体管为二极管式连接并且所述负载电压在所述镜像晶体管的栅极处生成，其中所述电流镜被配置成供应不随工艺-电压-温度变化而变化的恒定电流；
数据负载晶体管，其耦合至所述电阻式存储器位单元，其中所述数据负载晶体管的栅极连接至所述镜像晶体管的栅极以向所述数据负载晶体管提供所述负载电压，并且其中所述数据负载晶体管被配置成基于被镜像为通过所述电阻式存储器位单元的感测电流的所述恒定电流来生成数据电压；以及
参考负载晶体管，其耦合至参考单元，其中所述参考负载晶体管的栅极连接至所述镜像晶体管的栅极以向所述参考负载晶体管提供所述负载电压，以使得所述恒定电流被镜像为流过所述参考单元的参考电流；
二极管式连接的参考钳位晶体管，其耦合至所述参考单元，其中所述参考钳位晶体管的第一端子耦合至配置成提供参考电压的共用节点，并且其中所述参考钳位晶体管的第二端子以及栅极彼此连接；以及
数据钳位晶体管，其串联耦合至所述电阻式存储器位单元，其中所述共用节点耦合至所述数据钳位晶体管的栅极。
8.如权利要求7所述的装置，其特征在于，包括耦合至所述镜像晶体管的电压生成器的负载晶体管，其中所述电压生成器的负载晶体管的栅极被配置成提供负反馈电压。
9.如权利要求8所述的装置，其特征在于，进一步包括耦合至所述数据负载晶体管的负反馈数据晶体管以及耦合至所述参考负载晶体管的负反馈参考晶体管，其中所述负反馈数据晶体管和所述负反馈参考晶体管的栅极耦合至所述负反馈电压。
10.如权利要求7所述的装置，其特征在于，进一步包括配置成基于所述数据电压与所述参考电压的比较来确定所述电阻式存储器位单元的电阻值或逻辑值的逻辑。
11.如权利要求10所述的装置，其特征在于，所述比较的结果不随工艺-电压-温度变化而变化。
12.如权利要求7所述的装置，其特征在于，所述电阻式存储器位单元为磁阻式随机存取存储器(MRAM)位单元或者磁性隧道结(MTJ)。
13.如权利要求7所述的装置，其特征在于，所述装置被集成在选自由以下各项构成的组的设备中：机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、个人数字助理(PDA)、位置固定数据单元、以及计算机。
14.一种用于存储器的系统，包括：
电阻式存储器位单元；
用于基于不随工艺-电压-温度变化而变化的恒定电流来在镜像晶体管的栅极处生成负载电压的装置；
用于基于所述负载电压和被镜像为通过所述电阻式存储器位单元的感测电流的所述恒定电流来在所述电阻式存储器位单元的数据负载晶体管处生成数据电压的装置，所述数据负载晶体管的栅极连接至所述镜像晶体管的栅极；以及
用于从要通过参考单元的所述恒定电流生成参考电流的装置，其中参考负载晶体管耦合至所述参考单元，并且所述参考负载晶体管的栅极连接至所述镜像晶体管的栅极；
用于在耦合至二极管式连接的参考钳位晶体管的第一端子的共用节点处导出参考电压的装置，所述二极管式连接的参考钳位晶体管耦合至所述参考单元，其中所述参考钳位晶体管的第二端子以及栅极彼此连接；以及
用于向串联耦合至所述电阻式存储器位单元的数据钳位晶体管的栅极提供所述参考电压的装置。
CN201580051341.4A 2014-09-27 2015-09-21 用于读取电阻式存储器的恒定感测电流 Active CN107077876B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/499,155 2014-09-27
US14/499,155 US9502088B2 (en) 2014-09-27 2014-09-27 Constant sensing current for reading resistive memory
PCT/US2015/051208 WO2016048887A2 (en) 2014-09-27 2015-09-21 Constant sensing current for reading resistive memory

Publications (2)

Publication Number Publication Date
CN107077876A CN107077876A (zh) 2017-08-18
CN107077876B true CN107077876B (zh) 2020-10-27

Family

ID=54251742

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580051341.4A Active CN107077876B (zh) 2014-09-27 2015-09-21 用于读取电阻式存储器的恒定感测电流

Country Status (4)

Country Link
US (1) US9502088B2 (zh)
EP (1) EP3201924B1 (zh)
CN (1) CN107077876B (zh)
WO (1) WO2016048887A2 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10032509B2 (en) * 2015-03-30 2018-07-24 Toshiba Memory Corporation Semiconductor memory device including variable resistance element
US10424378B2 (en) * 2016-02-24 2019-09-24 Hewlett Packard Enterprise Development Lp Memristive control circuits with current control components
US9842638B1 (en) 2017-01-25 2017-12-12 Qualcomm Incorporated Dynamically controlling voltage for access operations to magneto-resistive random access memory (MRAM) bit cells to account for process variations
US10431278B2 (en) * 2017-08-14 2019-10-01 Qualcomm Incorporated Dynamically controlling voltage for access operations to magneto-resistive random access memory (MRAM) bit cells to account for ambient temperature
CN108288481B (zh) * 2018-01-19 2021-10-01 上海磁宇信息科技有限公司 一种可调电压的mram读出电路
US10839879B2 (en) * 2018-09-27 2020-11-17 Taiwan Semiconductor Manufacturing Co., Ltd. Read techniques for a magnetic tunnel junction (MTJ) memory device with a current mirror
US10984846B2 (en) 2019-07-10 2021-04-20 Nxp Usa, Inc. Reference generation for voltage sensing in a resistive memory
US11049576B1 (en) * 2019-12-20 2021-06-29 Micron Technology, Inc. Power-on-reset for memory
US11087854B1 (en) * 2020-03-05 2021-08-10 Intel Corporation High current fast read scheme for crosspoint memory
TWI737465B (zh) * 2020-08-27 2021-08-21 華邦電子股份有限公司 電阻式記憶體裝置及其操作方法
US11373719B1 (en) 2021-08-30 2022-06-28 Texas Instruments Incorporated Contact layer traces to program programmable ROM

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6700814B1 (en) * 2002-10-30 2004-03-02 Motorola, Inc. Sense amplifier bias circuit for a memory having at least two distinct resistance states
CN103855303A (zh) * 2012-11-29 2014-06-11 台湾积体电路制造股份有限公司 高可靠性和高密度的电阻转换随机存取存储器的方法和结构
CN103915109A (zh) * 2008-10-31 2014-07-09 美光科技公司 存储器装置、电路和用于操作电路的方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW520501B (en) 2000-12-29 2003-02-11 Amic Technology Taiwan Inc Bias device for a magneto-resistive random access memory
GB2423370B (en) * 2005-02-22 2007-05-02 Ohm Ltd Electromagnetic surveying for resistive or conductive bodies
TWI312154B (en) * 2006-07-20 2009-07-11 Ind Tech Res Inst Multiple state sense amplifier for memory architecture
US7423476B2 (en) 2006-09-25 2008-09-09 Micron Technology, Inc. Current mirror circuit having drain-source voltage clamp
US7522003B2 (en) * 2006-12-26 2009-04-21 Texas Instruments Incorporated Constant margin CMOS biasing circuit
US7889585B2 (en) * 2008-12-18 2011-02-15 Qualcomm Incorporated Balancing a signal margin of a resistance based memory circuit
KR20100132374A (ko) 2009-06-09 2010-12-17 삼성전자주식회사 Ｐｖｔ 변화에 무관한 전류 공급회로, 및 이를 포함하는 반도체 장치들
TWI375224B (en) 2009-11-20 2012-10-21 Ind Tech Res Inst Voltage compensation circuit, multi-level memory device with the same, and voltage compensation method for reading the multi-level memory device
US8335101B2 (en) * 2010-01-21 2012-12-18 Qualcomm Incorporated Resistance-based memory with reduced voltage input/output device
US8422269B2 (en) 2010-02-25 2013-04-16 Kabushiki Kaisha Toshiba Semiconductor memory device
KR101194933B1 (ko) * 2010-12-08 2012-10-25 에스케이하이닉스 주식회사 비휘발성 메모리 장치
KR101855295B1 (ko) 2011-09-08 2018-05-09 삼성전자주식회사 데이터 리드회로, 이를 포함하는 불휘발성 메모리 장치 및 불휘발성 메모리 장치의 데이터 리드 방법
US8693273B2 (en) 2012-01-06 2014-04-08 Headway Technologies, Inc. Reference averaging for MRAM sense amplifiers
US8692580B2 (en) 2012-02-28 2014-04-08 Taiwan Semiconductor Manufacturing Company, Ltd. Sense amplifier
US9042154B2 (en) * 2012-08-28 2015-05-26 Micron Technology, Inc. Non-volatile memory including reference signal path
KR102056853B1 (ko) * 2013-01-18 2020-01-22 삼성전자주식회사 저항성 메모리 장치 및 그에 따른 동작 제어방법
US9147449B2 (en) 2013-02-26 2015-09-29 Macronix International Co., Ltd. Reference and sensing with bit line stepping method of memory
US9530469B2 (en) * 2013-03-15 2016-12-27 Sony Semiconductor Solutions Corporation Integrated circuit system with non-volatile memory stress suppression and method of manufacture thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6700814B1 (en) * 2002-10-30 2004-03-02 Motorola, Inc. Sense amplifier bias circuit for a memory having at least two distinct resistance states
CN103915109A (zh) * 2008-10-31 2014-07-09 美光科技公司 存储器装置、电路和用于操作电路的方法
CN103855303A (zh) * 2012-11-29 2014-06-11 台湾积体电路制造股份有限公司 高可靠性和高密度的电阻转换随机存取存储器的方法和结构

Also Published As

Publication number Publication date
EP3201924A2 (en) 2017-08-09
EP3201924B1 (en) 2020-12-23
WO2016048887A2 (en) 2016-03-31
US9502088B2 (en) 2016-11-22
US20160093351A1 (en) 2016-03-31
CN107077876A (zh) 2017-08-18
WO2016048887A3 (en) 2016-06-16

Similar Documents

Publication Publication Date Title
CN107077876B (zh) 用于读取电阻式存储器的恒定感测电流
US9691462B2 (en) Latch offset cancelation for magnetoresistive random access memory
KR102183055B1 (ko) 저항식 메모리를 위한 감지 증폭기 회로
US9070424B2 (en) Sense amplifier circuitry for resistive type memory
US9570173B2 (en) Semiconductor storage device and memory system
US9613674B2 (en) Mismatch and noise insensitive sense amplifier circuit for STT MRAM
KR100725373B1 (ko) 플래쉬 메모리 장치
US20160093352A1 (en) Reference voltage generation for sensing resistive memory
US9514788B1 (en) Differential amplifier circuit, voltage regulator, and semiconductor memory device including the same
JP2012133857A (ja) 磁気メモリ装置、このためのリファレンスセルのプログラム方法及び検証方法
US8611132B2 (en) Self-body biasing sensing circuit for resistance-based memories
KR20130069029A (ko) 저항성 메모리 장치
US20160093353A1 (en) Dual stage sensing current with reduced pulse width for reading resistive memory
KR101748055B1 (ko) 감지 증폭기를 위한 저전압 전류 레퍼런스 발생기
US8705270B2 (en) Semiconductor memory
KR20150022242A (ko) 반도체 메모리 장치
US9697904B2 (en) Integrated circuit for mirroring and amplifying a sensing current and operation method thereof
US9589610B1 (en) Memory circuit including pre-charging unit, sensing unit, and sink unit and method for operating same
US9852784B2 (en) Bit line clamp voltage generator for STT MRAM sensing
US20160093364A1 (en) Selective current boosting in a static random-access memory
US11120862B2 (en) Non-volatile memory read method for improving read margin
US20150055423A1 (en) Semiconductor memory apparatus
TW201814695A (zh) 非揮發性記憶裝置的感測電路及方法
TWI574260B (zh) 具有電流注入讀出放大器的非易失性存儲裝置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant