TWI737465B - 電阻式記憶體裝置及其操作方法 - Google Patents

電阻式記憶體裝置及其操作方法 Download PDF

Info

Publication number
TWI737465B
TWI737465B TW109129312A TW109129312A TWI737465B TW I737465 B TWI737465 B TW I737465B TW 109129312 A TW109129312 A TW 109129312A TW 109129312 A TW109129312 A TW 109129312A TW I737465 B TWI737465 B TW I737465B
Authority
TW
Taiwan
Prior art keywords
line voltage
bit line
memory cell
dummy transistor
memory device
Prior art date
Application number
TW109129312A
Other languages
English (en)
Other versions
TW202209330A (zh
Inventor
林銘哲
魏敏芝
王炳琨
陳侑廷
傅志正
白昌宗
Original Assignee
華邦電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 華邦電子股份有限公司 filed Critical 華邦電子股份有限公司
Priority to TW109129312A priority Critical patent/TWI737465B/zh
Application granted granted Critical
Publication of TWI737465B publication Critical patent/TWI737465B/zh
Priority to US17/458,559 priority patent/US11908516B2/en
Publication of TW202209330A publication Critical patent/TW202209330A/zh
Priority to US18/399,609 priority patent/US20240233819A9/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0026—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0038—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0028—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/14—Dummy cell management; Sense reference voltage generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0083—Write to perform initialising, forming process, electro forming or conditioning
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/51—Structure including a barrier layer preventing or limiting migration, diffusion of ions or charges or formation of electrolytes near an electrode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/56—Structure including two electrodes, a memory active layer and a so called passive or source or reservoir layer which is NOT an electrode, wherein the passive or source or reservoir layer is a source of ions which migrate afterwards in the memory active layer to be only trapped there, to form conductive filaments there or to react with the material of the memory active layer in redox way
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/82—Array having, for accessing a cell, a word line, a bit line and a plate or source line receiving different potentials

Landscapes

  • Semiconductor Memories (AREA)

Abstract

一種電阻式記憶體裝置包括記憶體晶胞陣列、至少一虛 置電晶體及控制電路。記憶體晶胞陣列包括多個記憶體晶胞。各記憶體晶胞包括電阻轉換元件。虛置電晶體與電阻轉換元件電性絕緣。控制電路耦接至記憶體晶胞陣列及虛置電晶體。控制電路用以提供第一位元線電壓、源極線電壓及字元線電壓給虛置電晶體，以使虛置電晶體輸出飽和電流。控制電路用以依據飽和電流決定驅動記憶體晶胞的第二位元線電壓的大小。另外，一種電阻式記憶體裝置的操作方法亦被提出。

Description

電阻式記憶體裝置及其操作方法
本發明是有關於一種記憶體裝置與記憶體裝置的操作方法，且特別是有關於一種電阻式記憶體裝置、電阻式記憶體裝置的操作方法及其記憶體晶胞陣列。
現行的電阻式隨機存取記憶體(Resistive Random Access Memory，RRAM)的記憶晶胞通常包括電阻轉換元件與電晶體。電阻轉換元件包括相對配置的上電極與下電極以及位於上電極與下電極之間的電阻轉換層。電晶體具有連接到字線的閘極，連接到源極線的源極，連接到電阻轉換元件的第一端的汲極。在電阻轉換元件可反覆地在高低電阻狀態間切換以記憶資料前，首先需進行通道形成(forming)的程序。形成程序包括經由電晶體對電阻轉換元件提供一偏壓，例如正偏壓，使電流從上電極流至下電極，使得電阻轉換層中產生氧空缺(oxygen vacancy)和氧離子 (oxygen ion)而形成電流路徑，使電阻轉換元件自高阻態(high resistance state，HRS)變為低阻態(low resistance state，LRS)，以形成導電燈絲(filament)。通常，在所形成的燈絲中，鄰近上電極處的部分的直徑會小於鄰近下電極處的部分的直徑。之後，可對RRAM進行重置(reset)或設定(set)，使電阻轉換元件分別切換為高阻態與低阻態，以完成資料的記憶。此外，當對現行的RRAM進行重置時，包括經由電晶體對電阻轉換元件提供與設定時極性相反的反向偏壓，使電流從下電極流至上電極。此時，鄰近上電極處的氧空缺與部份氧離子結合而中斷電流路徑，使得燈絲在鄰近上電極處斷開。當對現行的RRAM進行設定時，包括經由電晶體對電阻轉換元件提供與形成程序時極性相同的偏壓，使電流從上電極流至下電極。此時，鄰近上電極處的氧離子脫離，重新形成氧空缺，使得燈絲在鄰近上電極處重新形成。
一般而言，電晶體的驅動能力將影響自記憶晶胞所讀出的電流(簡稱晶胞電流)，然而在燈絲形成之前，並無法得知各記憶晶胞中的電晶體的驅動能力，如此一來將無法準確地提供使電阻轉換元件被寫入至特定電阻狀態所需的位元線電壓，導致現行的RRAM在形成程序與每次寫入操作(包括重置與設定)中必須多次地調整位元線電壓來確保RRAM被寫入至特定電阻狀態，並且在每次寫入操作時需重新調整位元線電壓，因此降低操作速度。此外，由於記憶體陣列中的多個電晶體往往存在製程變異，因此這些電晶體的驅動能力並不一致，從而需要配置額外的電路 來避免相同操作下的晶胞電流的變異過大的問題，進而不利於RRAM的微型化。
本發明提供一種電阻式記憶體裝置、電阻式記憶體裝置的操作方法及記憶體晶胞陣列，用以改善上述的現行RRAM操作速度低與不利於微型化的問題。
本發明的電阻式記憶體裝置包括記憶體晶胞陣列、虛置電晶體及控制電路。記憶體晶胞陣列包括多個記憶體晶胞。各記憶體晶胞包括電阻轉換元件。虛置電晶體與記憶體晶胞的電阻轉換元件電性絕緣。控制電路耦接至記憶體晶胞陣列及虛置電晶體。控制電路用以提供第一位元線電壓、源極線電壓及字元線電壓給虛置電晶體，以使虛置電晶體輸出飽和電流。控制電路用以依據飽和電流決定驅動記憶體晶胞的第二位元線電壓的大小。
本發明的電阻式記憶體裝置的操作方法包括：提供第一位元線電壓、源極線電壓及字元線電壓給虛置電晶體，以判斷虛置電晶體的飽和電流的大小；依據飽和電流的大小，決定提供至記憶體晶胞的第二位元線電壓的大小；以及依據所決定的第二位元線電壓來驅動記憶體晶胞，以使記憶體晶胞的晶胞電流大於目標電流值。
本發明的電阻式記憶體裝置的記憶體晶胞陣列包括多個記憶體晶胞，各該記憶體晶胞包括：下電極層、電阻轉換層以 及上電極層。電阻轉換層配置在下電極層上，且包括多個導通條件不同的區域。上電極層配置在電阻轉換層層上，且用以接收位元線電壓。
在本發明的實施例中，控制電路通過未與記憶體晶胞電性連接的虛置電晶體可得知將與記憶體晶胞電性連接的電晶體元件的特性，從而能準確地對記憶體晶胞施加位元線電壓，以加快操作速度。並且，在本發明的一實施例中，電阻式記憶體裝置的記憶體晶胞陣列可由多個電阻轉換元件所組成，相較於現行的RRAM的記憶體晶胞陣列還需配置多個與電阻轉換元件分別串接的電晶體，本發明的實施例有利於電阻式記憶體裝置的微型化。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
100、500:電阻式記憶體裝置
110:控制電路
120:記憶體晶胞陣列
130:感測電路
140:電壓產生電路
210:記憶體晶胞
212:電阻轉換元件
214:電晶體
220:虛置電晶體
230:虛置電晶體行
310:上電極層
320:電阻轉換層
330:下電極層
410、420、430、440:區域
900:斜坡電壓
Is:飽和電流
Ic:晶胞電流
S100、S110、S120、S201、S202、S203、S204、S205、S206、S207、S208、S610、S6200:方法步驟
S810、S820、S830:階段
VBL、VBLn:位元線電壓
VSL、VSLn:源極線電壓
VWLn:字元線電壓
WL:字元線
圖1繪示本發明一實施例之電阻式記憶體裝置的概要示意圖。
圖2繪示圖1實施例之記憶體晶胞陣列及虛置電晶體行的概要示意圖。
圖3繪示圖2實施例之記憶體晶胞及虛置電晶體內部的結構示意圖。
圖4繪示本發明一實施例之電阻轉換元件的概要示意圖。
圖5繪示圖4實施例之電阻轉換層的導電區域的概要示意圖。
圖6A及圖6B繪示本發明一實施例之製作電阻轉換層的概要流程圖。
圖7繪示本發明一實施例之電阻式記憶體裝置的操作方法的步驟流程圖。
圖8繪示本發明另一實施例之電阻式記憶體裝置的操作方法的步驟流程圖。
圖9繪示本一實施例之斜坡電壓的波形示意圖。
圖1繪示本發明一實施例之電阻式記憶體裝置的概要示意圖。圖2繪示圖1實施例之記憶體晶胞陣列及虛置電晶體行的概要示意圖。圖3繪示圖2實施例之記憶體晶胞及虛置電晶體內部的結構示意圖。請參考圖1至圖3，本實施例之電阻式記憶體裝置100包括控制電路110、記憶體晶胞陣列120、虛置電晶體(dummy transistor)220、感測電路130及電壓產生電路140。控制電路110耦接至記憶體晶胞陣列120與虛置電晶體220。感測電路130及電壓產生電路140耦接至控制電路110及記憶體晶胞陣列120。記憶體晶胞陣列120由多個記憶體晶胞210所組成。虛置電晶體220與記憶體晶胞210的電阻轉換元件電性絕緣。虛置電晶體220的數量小於記憶體晶胞210的數量。在本實施例中，電阻式記憶體裝置100包括多個虛置電晶體220，且這些虛置電晶體 220排列成一行(column)而構成虛置電晶體行230。虛置電晶體行230可鄰近地配置於記憶體晶胞陣列120的外側，而與多個記憶體晶胞210排列成陣列。然而，虛置電晶體的數量與位置並不為此所限。在另一實施例中，電阻式記憶體裝置100只有一個虛置電晶體220。在又一實施例中，多個虛置電晶體220排列成多個行與多個列(row)以構成虛置電晶體陣列。在一實施例中，虛置電晶體220可不與記憶體晶胞210鄰近地配置，從而不與記憶體晶胞210排列成陣列。
在本實施例中，記憶體晶胞210由電阻轉換元件212所組成，其實施方式可以由所屬技術領域的通常知識獲致足夠的教示、建議與實施說明。記憶體晶胞210的兩端分別耦接至位元線電壓(第二位元線電壓)VBL及源極線電壓VSL。在本實施例中，記憶體晶胞210經由耦接至字元線WL的外部電晶體214耦接至源極線電壓VSL。外部電晶體214設置於電阻式記憶體裝置100的外部。在一實施例中，源極線電壓VSL例如是接地電壓。虛置電晶體220的兩端分別耦接至位元線電壓(第一位元線電壓)VBLn及源極線電壓VSLn，且閘極耦接至字元線電壓VWLn。虛置電晶體220用以模擬外部電晶體214，其製程條件或特性與外部電晶體214相同或相似。控制電路110用以對虛置電晶體220提供合適的位元線電壓VBLn、源極線電壓VSLn與字元線電壓VWLn，以使虛置電晶體220輸出飽和電流Is。感測電路130用以感測虛置電晶體220的飽和電流Is，並提供飽和電流Is至控制電路110。控 制電路110依據飽和電流Is來決定驅動記憶體晶胞210的位元線電壓VBL的大小，以使記憶體晶胞210輸出晶胞電流Ic。感測電路130用以感測晶胞電流Ic，並提供晶胞電流Ic至控制電路110，以驗證形成程序或寫入操作是否成功。於一實施例中，控制電路110依據如下表1的查找表來決定施加至記憶體晶胞210的位元線電壓VBL。查找表可以通過多個控制位元來儲存，例如對應於飽和電流區間”>800”的位元線電壓VBL_1可儲存於所述多個控制位元當中的一個選項位元(option bit)，以此類推。
Figure 109129312-A0305-02-0009-1
表1列出飽和電流區間及位元線電壓VBL之間的關係。在表1中，位元線電壓VBL_4>VBL_3>VBL_2>VBL_1。詳細而言，控制電路110判斷虛置電晶體220的飽和電流Is是落在表1所例示的飽和電流區間的哪一個，以對應地查找出用來驅動記憶體晶胞210所需的位元線電壓VBL。舉例而言，若控制電路110判斷虛置電晶體220的飽和電流Is是落在最大的飽和電流區間”>800”，表示虛置電晶體220的驅動能力較強。對應於此，當用以驅動記憶體晶胞210的外部電晶體214類似於上述的虛置電 晶體220時，可以藉由讀出虛置電晶體220的飽和電流Is預測完成記憶體晶胞210的形成程序或設定時所需開啟的燈絲路徑的數量較少。因此，於形成程序或寫入操作時，當記憶體晶胞210被藉由類似於虛置電晶體220的外部電晶體驅動時，施加於記憶體晶胞210的初始位元線電壓被設定為VBL_1。反之，若控制電路110判斷虛置電晶體220的飽和電流Is是落在最小的電流區間”200~400”，表示虛置電晶體220的驅動能力較弱。對應於此，當用以驅動記憶體晶胞210的外部電晶體類似於上述的虛置電晶體220時，可以藉由讀出虛置電晶體220的飽和電流Is預測完成記憶體晶胞210的形成程序或設定時所需開啟的燈絲路徑的數量較多。因此，於形成程序或寫入操作時，當記憶體晶胞210被藉由類似於虛置電晶體220的外部電晶體驅動時，施加於記憶體晶胞210的初始位元線電壓被設定為VBL_4。如此一來，本實施例可依據自虛置電晶體220所讀出的飽和電流Is動態地調整初始位元線電壓，使記憶體晶胞210的寫入操作(例如對記憶體晶胞210進行設定，使晶胞電流Ic大於預設的目標電流值(例如30微安培))可以有效率地執行，且節省電力的消耗。此外，透過本實施例所提供的電阻轉換層，被動態地調整的初始位元線電壓可改變所開啟的燈絲路徑數量，可減低了關於電晶體飽和電流的限制。本實施例的電阻轉換層的具體內容與製作方法將於後面詳盡描述。
在本實施例中，電壓產生電路140用以產生位元線電壓VBL及操作所需之其他電壓至記憶體晶胞陣列120與虛置電晶體 220。上表1記錄了當虛置電晶體220所輸出的飽和電流Is愈大，初始位元線電壓VBL愈小。然而，上表1中所例示的各項數值不用以限定本發明，且查找表也不限於是表1的形式。
在本實施例中，控制電路110可以是具運算能力的處理器。或者，控制電路110可以是透過硬體描述語言(Hardware Description Language，HDL)或是其他任意本領域具通常知識者所熟知的數位電路的設計方式來進行設計，並透過現場可程式邏輯門陣列(Field Programmable Gate Array，FPGA)、複雜可程式邏輯裝置(Complex Programmable Logic Device，CPLD)或是特殊應用積體電路(Application-specific Integrated Circuit，ASIC)的方式來實現的硬體電路。
於另一未繪示出的實施例中，記憶體晶胞210具有串接的一電晶體元件與一電阻轉換元件(1T1R)的結構，其中電晶體元件與虛置電晶體220相同。字元線電壓VWLn經由字元線WL提供至記憶體晶胞210中的電晶體元件，且電阻轉換元件經由電晶體元件耦接至源極線電壓VSL。位於同一列的多個記憶體晶胞210中的電晶體元件與虛置電晶體220分別地耦接至同一條字元線WL。然而，在虛置電晶體220不與記憶體晶胞210排列成陣列的情況下，記憶體晶胞210中的電晶體元件與任一虛置電晶體220是耦接至不同的字元線WL。
在本實施例中，感測電路130及電壓產生電路140的電路結構及其實施方式可以由所屬技術領域的通常知識獲致足夠的 教示、建議與實施說明。
圖4繪示本發明一實施例之電阻轉換元件的概要示意圖。圖5繪示圖4實施例之電阻轉換層的概要示意圖。請參照圖4及圖5，本實施例之電阻轉換元件212包括上電極層310、電阻轉換層320及下電極層330。電阻轉換層320設置在上電極層310與下電極層330之間。上電極層310耦接至位元線電壓VBL。下電極層330耦接至源極線電壓VSL。電阻轉換層320可包括多個導通條件不同的區域。於本實施例中，電阻轉換層320包括摻雜濃度(doping concentration)不相同的多個區域410、420、430、440，摻雜元素可為氧、氫、氮、氬或是鋁等等離子。電阻轉換元件212可更包括阻障層與氧離子儲存層，本發明不限於圖4所例示者。阻障層的材料可包括氧化鋁(AlxOy)、氧化鈦(TixOy)、氧化鉭(TaxOy)、氧化鉿(HfxOy)、氧化鎳(NixOy)、氧化鋯(ZrxOy)或上述之組合。在一些實施例中，阻障層的材料為氧化鋁。氧離子儲存層可用於儲存來自於電阻轉換層320中的氧離子。氧離子儲存層的材料可包括鈦(Ti)、鉭(Ta)、鉿(Hf)、鋯(Zr)。在一些實施例中，氧離子儲存層的材料為鈦。於一未繪示出的實施例中，電阻轉換元件包括第一阻障層與第二阻障層，第一阻障層例如是配置在電阻轉換層上，用以避免氧離子擴散。氧離子儲存層例如是配置在第一阻障層上。第二阻障層例如是配置在氧離子儲存層上。上電極層例如是配置在第二阻障層上。
上電極層310及下電極層330為良好的導體，兩者的材 料可以相同或不相同。上電極層310及下電極層330的材料可包括鈦、鉭、氮化鈦、氮化鉭、其他合適的導電材料或上述之組合。電阻轉換層320的材料例如包括過渡金屬氧化物(Transition Metal Oxide，TMO)。利用在上電極層310及下電極層330分別施加不同的電壓可改變電阻轉換元件212的阻值狀態，以提供儲存資料的功能。亦即，記憶體晶胞210至少具有兩種阻值狀態。
控制電路110驅動記憶體晶胞210的操作可以包括但不限於是形成程序、重置操作及設定操作。在本實施例中，控制電路110可對記憶體晶胞210進行形成程序。在此過程中，記憶體晶胞210兩端的電極持續被施加偏壓(即形成電壓)，以對電阻轉換層320產生一個外加電場。例如，依據表1，控制電路110可決定施加在上電極層310的位元線電壓VBL的大小。此外加電場會將電阻轉換層320中的氧原子分離成氧離子及氧空缺。氧空缺在電阻轉換層320中形成燈絲，作為電流傳遞路徑。當外加電場超過臨界值時，電阻轉換層320會產生介電崩潰現象，從而由高阻態轉變為低阻態。此種崩潰並非永久，其阻值仍可改變。在本實施例中，由於電阻轉換層320包括摻雜濃度不相同的四個區域410、420、430、440，使得這些區域的導通條件不同，因此，依據施加在上電極層310的位元線電壓VBL的大小，可決定形成的導電通道的數量。於一實施例中，區域440的摻雜濃度大於區域430的摻雜濃度，區域430的摻雜濃度大於區域420的摻雜濃度，且區域420的摻雜濃度大於區域410的摻雜濃度。並且，位元線 電壓VBL_1可驅動區域440導通，位元線電壓VBL_2可驅動區域430與440導通，位元線電壓VBL_3可驅動區域420、430與440導通，且位元線電壓VBL_4可驅動區域410、420、430與440導通。
圖6A及圖6B繪示本發明一實施例之製作電阻轉換層的概要流程圖。請參考圖6A及圖6B，在本實施例中，例如是對電阻轉換層320進行離子佈植製程，使電阻轉換層320具有摻雜濃度不相同的區域410、420、430、440。於離子佈植製程中，可僅使用一或兩道光罩來形成區域410、420、430、440。在步驟S610中，使用第一道光罩遮罩區域410，以對區域420進行第一次離子佈植製程。在步驟S620中，使用第二道光罩或將第一道光罩旋轉90度以遮罩區域410與420，以對區域430與440進行第二次離子佈植製程。藉此，區域410、420、430、440的摻雜濃度不相同。
圖7繪示本發明一實施例之電阻式記憶體裝置的操作方法的步驟流程圖。請參考圖1及圖7，本實施例之電阻式記憶體裝置的操作方法至少適用於圖1的電阻式記憶體裝置100，惟本發明並不加以限制。在步驟S100中，控制電路110提供合適的位元線電壓、源極線電壓與字元線電壓給虛置電晶體220，以判斷虛置電晶體220的飽和電流Is的大小。在步驟S110中，控制電路110依據飽和電流Is的大小，決定提供至記憶體晶胞210的位元線電壓VBL的大小。例如，控制電路110依據如表1的查找表來決定提供至記憶體晶胞210的位元線電壓VBL的大小，並且依據所決 定的位元線電壓VBL的大小，來控制電壓產生電路140產生並輸出位元線電壓VBL給記憶體晶胞陣列120。接著，在步驟S120中，控制電路110依據所決定的位元線電壓VBL來驅動記憶體晶胞210，以使記憶體晶胞210的晶胞電流Ic大於目標電流值。
另外，本發明之實施例的電阻式記憶體裝置的操作方法的具體細節可以由圖1至圖6B實施例之敘述中獲致足夠的教示、建議與實施說明。
圖8繪示本發明另一實施例之電阻式記憶體裝置的操作方法的步驟流程圖。請參考圖1、圖5及圖8，本實施例之操作方法大致可區分為三個階段，例如偵測階段S810、決定階段S820及致動階段S830。上述三個階段僅用以例示說明，不用以限定本發明。在偵測階段S810，控制電路110可偵測或測試出虛置電晶體220的性能，例如偵測出虛置電晶體220的飽和電流Is的大小，以產生偵測結果。在決定階段S820，控制電路110依據偵測結果及如表1的查找表來決定需要導通或打斷電阻轉換元件212中多少個區域才能使記憶體晶胞210的晶胞電流Ic大於或小於目標電流值。在致動階段S830，控制電路110確保所導通的區域數量可使記憶體晶胞210的晶胞電流Ic大於目標電流值。
具體而言，在步驟S201中，控制電路110對虛置電晶體行230施加初始電壓。所述初始電壓包括字元線電壓、位元線電壓及/或源極線電壓。在步驟S202中，感測電路130自虛置電晶體行230讀取出多個虛置電晶體220的多個飽和電流Is。在步驟 S203中，控制電路110判斷並運算各虛置電晶體220的飽和電流，以產生虛置電晶體行230的飽和電流Is的中位數，以做為偵測結果。於另一實施例中，控制電路110可將這些飽和電流Is進行運算，以獲得這些飽和電流Is的平均值或多數值，以做為偵測結果。接著，在決定階段S820，控制電路110依據偵測結果及查找表來決定驅動記憶體晶胞210的位元線電壓VBL。
在步驟S204中，控制電路110依據如表1的查找表來決定在形成操作中施加到記憶體晶胞210的位元線電壓VBL。在步驟S205中，控制電路110控制電壓產生電路140依據步驟S204中所決定的位元線電壓VBL的大小，產生並輸出位元線電壓VBL給記憶體晶胞210，使記憶體晶胞210輸出晶胞電流Ic。在步驟S206中，感測電路130感測晶胞電流Ic，並提供晶胞電流Ic至控制電路110。
以執行形成操作為例，在步驟S207中，控制電路110判斷所讀出的記憶體晶胞210的晶胞電流Ic是否大於目標電流值。若是，則結束操作。若否，則在步驟S208中，控制電路110將位元線電壓VBL增加一預定值，並回到步驟S205以對記憶體晶胞210施加增加後的位元線電壓VBL。如圖9所示，若步驟S207的結果為否，則下一次的位元線電壓VBL大於前一次的位元線電壓VBL，即斜坡(ramp)電壓900，其波形僅用以例示說明，不用以限定本發明。其中，在位元線電壓VBL的方波之間還包括源極線電壓VSL，且源極線電壓VSL的準位不隨所施加的次數而改變。 在斜坡電壓900中，位元線電壓VBL的初始準位可依據表1來決定。控制電路110重覆執行步驟S205至S208，直至晶胞電流Ic大於目標電流值為止。因此，在致動階段S830，控制電路110可確保所形成的一或多個導電通道可使記憶體晶胞210的晶胞電流Ic大於目標電流值。
於一實施例中，控制電路110更包括斜坡電壓的自動停止電路，其被配置為判斷增加後的晶胞電流Ic是否大於一自動停止門檻值，若是，則輸出寫入終止的結果，若否則繼續增加位元線電壓到晶胞電流達到自動停止門檻值。
綜上所述，在本發明的實施例中，在形成程序或寫入操作時，當記憶體晶胞被藉由類似於虛置電晶體的電晶體驅動時，控制電路可偵測或測試出虛置電晶體的元件性能，並且依據偵測結果及查找表來決定用以驅動記憶體晶胞的位元線電壓的大小，以使記憶體晶胞的晶胞電流大於目標電流值。因此，控制電路可得知用來驅動記憶體晶胞的電晶體的特性，從而能準確地對記憶體晶胞施加位元線電壓，可加快記憶體晶胞的操作速度，且節省電力的消耗，另一方面也減低了關於電晶體飽和電流的限制。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
S100、S110、S120:方法步驟

Claims (13)

  1. 一種電阻式記憶體裝置，包括：一記憶體晶胞陣列，包括多個記憶體晶胞，各該記憶體晶胞包括一電阻轉換元件；至少一虛置電晶體，與該電阻轉換元件電性絕緣；以及一控制電路，耦接至該記憶體晶胞陣列及該至少一虛置電晶體，用以提供一第一位元線電壓、一源極線電壓及一字元線電壓給該至少一虛置電晶體，以使該至少一虛置電晶體輸出一飽和電流，以及依據該飽和電流決定驅動該些記憶體晶胞的一第二位元線電壓的大小。
  2. 如請求項1所述的電阻式記憶體裝置，其中該控制電路判斷該至少一虛置電晶體的該飽和電流是在多個飽和電流區間的哪一個，以依據該飽和電流區間所對應的該第二位元線電壓來驅動該些記憶體晶胞。
  3. 如請求項2所述的電阻式記憶體裝置，其中該控制電路依據所決定的該第二位元線電壓來驅動該些記憶體晶胞，以使該些記憶體晶胞的晶胞電流大於一目標電流值。
  4. 如請求項1所述的電阻式記憶體裝置，其中該電阻轉換元件包括多個導通條件不同的區域，該第二位元線電壓用以驅動該些導通條件不同的區域的至少一者導通。
  5. 如請求項4所述的電阻式記憶體裝置，其中該電阻轉換元件包括一下電極層、一電阻轉換層、一第一阻障層、一氧離 子儲存層、一第二阻障層及一上電極層，該電阻轉換層配置在該第一阻障層與該下電極層之間，該氧離子儲存層配置在該第一阻障層上，且該上電極層配置在該第二阻障層上。
  6. 如請求項4所述的電阻式記憶體裝置，其中該些導通條件不同的區域的摻雜濃度不同。
  7. 如請求項4所述的電阻式記憶體裝置，其中該第二位元線電壓隨著該飽和電流的增加而減少。
  8. 如請求項1所述的電阻式記憶體裝置，更包括：一感測電路，耦接至該控制電路及該至少一虛置電晶體，用以感測該至少一虛置電晶體的該飽和電流，並且輸出該飽和電流至該控制電路；以及一電壓產生電路，耦接至該控制電路及該記憶體晶胞陣列，用以產生並輸出該第二位元線電壓至該記憶體晶胞陣列。
  9. 一種電阻式記憶體裝置的操作方法，其中該電阻式記憶體裝置包括一記憶體晶胞陣列及至少一虛置電晶體，該記憶體晶胞陣列包括多個記憶體晶胞，各該記憶體晶胞包括一電阻轉換元件，所述操作方法包括：提供一第一位元線電壓、一源極線電壓及一字元線電壓給該至少一虛置電晶體，以判斷該至少一虛置電晶體的一飽和電流的大小，該至少一虛置電晶體與該電阻轉換元件電性絕緣；依據該飽和電流的大小，決定提供至該些記憶體晶胞的一第二位元線電壓的大小；以及 依據所決定的該位元線電壓來驅動該些記憶體晶胞，以使該些記憶體晶胞的晶胞電流大於一目標電流值。
  10. 如請求項9所述的電阻式記憶體裝置的操作方法，其中依據該飽和電流的大小，決定提供至該些記憶體晶胞的該第二位元線電壓的大小的步驟包括：依據一查找表，決定該第二位元線電壓的大小；以及依據所決定的該第二位元線電壓的大小，產生並輸出該第二位元線電壓。
  11. 如請求項10所述的電阻式記憶體裝置的操作方法，其中該查找表包括多個飽和電流區間與各該飽和電流區間所對應的該第二位元線電壓的關係。
  12. 如請求項9所述的電阻式記憶體裝置的操作方法，其中該電阻轉換元件包括多個導通條件不同的區域，該第二位元線電壓用以驅動該些導通條件不同的區域的至少一者導通。
  13. 如請求項12所述的電阻式記憶體裝置的操作方法，其中該第二位元線電壓隨著該飽和電流的增加而減少。
TW109129312A 2020-08-27 2020-08-27 電阻式記憶體裝置及其操作方法 TWI737465B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW109129312A TWI737465B (zh) 2020-08-27 2020-08-27 電阻式記憶體裝置及其操作方法
US17/458,559 US11908516B2 (en) 2020-08-27 2021-08-27 Resistive memory apparatus and operating method thereof and memory cell array thereof
US18/399,609 US20240233819A9 (en) 2020-08-27 2023-12-28 Resistive memory apparatus and operating method thereof and memory cell array thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW109129312A TWI737465B (zh) 2020-08-27 2020-08-27 電阻式記憶體裝置及其操作方法

Publications (2)

Publication Number Publication Date
TWI737465B true TWI737465B (zh) 2021-08-21
TW202209330A TW202209330A (zh) 2022-03-01

Family

ID=78283538

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109129312A TWI737465B (zh) 2020-08-27 2020-08-27 電阻式記憶體裝置及其操作方法

Country Status (2)

Country Link
US (2) US11908516B2 (zh)
TW (1) TWI737465B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230062035A (ko) * 2021-10-29 2023-05-09 에스케이하이닉스 주식회사 전자 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030142578A1 (en) * 2001-06-28 2003-07-31 Sharp Laboratories Of America, Inc. Electrically programmable resistance cross point memory structure
US8395924B2 (en) * 2010-12-08 2013-03-12 Hynix Semiconductor Inc. Non-volatile memory device and method for programming the same
US20150035032A1 (en) * 2013-08-05 2015-02-05 Dong-seok Kang Nonvolatile semiconductor memory device including memory cell array with pseudo separate source line structure
US20160379710A1 (en) * 2013-12-06 2016-12-29 Rambus Inc. 2t-1r architecture for resistive ram
TWI569269B (zh) * 2015-02-17 2017-02-01 華邦電子股份有限公司 寫入和驗證電路及用於寫入並驗證電阻性記憶體的方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999048210A1 (fr) * 1998-03-16 1999-09-23 Hitachi, Ltd. Circuit convertisseur n/a
US9515262B2 (en) 2013-05-29 2016-12-06 Shih-Yuan Wang Resistive random-access memory with implanted and radiated channels
US9502088B2 (en) * 2014-09-27 2016-11-22 Qualcomm Incorporated Constant sensing current for reading resistive memory
US9443587B1 (en) * 2015-07-21 2016-09-13 Winbond Electronics Corp. Resistive memory apparatus and writing method thereof
US9824733B2 (en) * 2015-10-21 2017-11-21 Winbond Electronics Corp. Resistive memory and operating method for performing a forming operation thereof
US9734908B1 (en) * 2016-03-22 2017-08-15 Winbond Electronics Corp. Writing method for resistive memory cell and resistive memory
CN115762599A (zh) 2017-01-20 2023-03-07 合肥睿科微电子有限公司 阻变式随机存取存储器电路及其操作方法
US9842638B1 (en) 2017-01-25 2017-12-12 Qualcomm Incorporated Dynamically controlling voltage for access operations to magneto-resistive random access memory (MRAM) bit cells to account for process variations
US10290327B2 (en) 2017-10-13 2019-05-14 Nantero, Inc. Devices and methods for accessing resistive change elements in resistive change element arrays
KR102506447B1 (ko) * 2018-04-19 2023-03-06 삼성전자주식회사 메모리 셀 어레이를 포함하는 저항성 메모리 장치 및 이를 포함하는 시스템

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030142578A1 (en) * 2001-06-28 2003-07-31 Sharp Laboratories Of America, Inc. Electrically programmable resistance cross point memory structure
US8395924B2 (en) * 2010-12-08 2013-03-12 Hynix Semiconductor Inc. Non-volatile memory device and method for programming the same
US20150035032A1 (en) * 2013-08-05 2015-02-05 Dong-seok Kang Nonvolatile semiconductor memory device including memory cell array with pseudo separate source line structure
US20160379710A1 (en) * 2013-12-06 2016-12-29 Rambus Inc. 2t-1r architecture for resistive ram
TWI569269B (zh) * 2015-02-17 2017-02-01 華邦電子股份有限公司 寫入和驗證電路及用於寫入並驗證電阻性記憶體的方法

Also Published As

Publication number Publication date
US11908516B2 (en) 2024-02-20
TW202209330A (zh) 2022-03-01
US20220068382A1 (en) 2022-03-03
US20240233819A9 (en) 2024-07-11
US20240135990A1 (en) 2024-04-25

Similar Documents

Publication Publication Date Title
US9286979B2 (en) Method and structure for resistive switching random access memory with high reliable and high density
US8869436B2 (en) Resistive switching random access memory structure and method to recreate filament and recover resistance window
US8565004B2 (en) Nonvolatile memory device and method for programming the same
JP5687978B2 (ja) 抵抗変化型不揮発記憶装置、半導体装置及び抵抗変化型不揮発記憶装置の動作方法
KR100764343B1 (ko) 비휘발성 메모리 소자 및 그 제조방법
TWI732723B (zh) 電阻式記憶胞及其相關的陣列結構
TWI834276B (zh) 記憶體胞元及形成包含具有不同總電阻之電流洩漏路徑之電容器之方法
US20110007553A1 (en) Nonvolatile storage device and method for writing into memory cell of the same
TWI720641B (zh) 記憶體裝置及讀取記憶體裝置的方法
US20240233819A9 (en) Resistive memory apparatus and operating method thereof and memory cell array thereof
JP5270809B2 (ja) 不揮発性記憶素子、及び不揮発性記憶装置
TWI744791B (zh) 隨機存取記憶體單元及電阻式隨機存取記憶體單元的操作方法
WO2012108185A1 (ja) 不揮発性記憶素子の駆動方法及び初期化方法、並びに不揮発性記憶装置
US20230044537A1 (en) Resistive random access memory array and operation method therefor, and resistive random access memory circuit
JP2009212380A (ja) 抵抗変化型メモリおよびその作製方法
US20180366197A1 (en) Resistive memory and resistance window recovery method of resistive memory cell thereof
US11176996B2 (en) Resistive random access memory and resetting method thereof
US9934854B2 (en) Memory controllers comparing a difference between measured voltages with a reference voltage difference
CN114171084A (zh) 电阻式内存装置、其操作方法及其内存晶胞阵列
TW201905922A (zh) 電阻式記憶體及其電阻式記憶胞的恢復電阻窗口方法
US20210201996A1 (en) Rewrite method for variable resistance element, and non-volatile storage device using variable resistance element
JP5418147B2 (ja) 素子制御回路、スイッチング素子及び素子制御方法
WO2016167785A1 (en) Determining resistive state of memristors
US9373382B1 (en) Method for healing phase-change memory device and applications thereof
US8908415B2 (en) Resistive memory reset